JP6331365B2 - 検出装置、センサー、電子機器及び移動体 - Google Patents

Description

本発明は、検出装置、センサー、電子機器及び移動体等に関する。

デジタルカメラ、スマートフォン等の電子機器や車、飛行機等の移動体には、外的な要因で変化する物理量を検出するためのジャイロセンサーが組み込まれている。ジャイロセンサーは、角速度等の物理量を検出し、いわゆる手振れ補正、姿勢制御、ＧＰＳ自律航法などに用いられる。

ジャイロセンサーの一つとして、水晶圧電振動ジャイロセンサーなどの振動ジャイロセンサーが知られている。振動ジャイロセンサーでは、回転によって発生するコリオリ力に対応した物理量を検出している。

このような振動ジャイロセンサーでは、外乱等の機械振動で生じる離調周波数の不要信号の発生が問題となる。離調周波数の不要信号を除去する従来技術としては例えば特許文献１、２、３に開示される技術がある。

特許文献１の従来技術では、同期検波回路の後段に設けられたＳＣＦ（スイッチト・キャパシタ・フィルタ）のローパスフィルターにより離調周波数の成分を減衰させることで、離調周波数の不要信号を除去している。

特許文献２の従来技術では、バターワースフィルターとチェビシェフフィルターを直列接続することで構成されるノイズ除去手段に、同期検波後の信号を入力することで、離調周波数の不要信号を除去している。

特許文献３の従来技術では、離調周波数の不要信号と同じ周波数の離調周波数信号を生成し、元の信号から、離調周波数信号をゲイン調整した信号を減算することで、離調周波数の不要信号を除去している。

特開２００７−３２７９４３号公報 特開２００８−２５６６６８号公報 特開２００７−１８７０６号公報

しかしながら、離調周波数の不要信号の除去のために、カットオフ周波数が低いローパスフィルターを用いると、信号帯域が狭くなってしまう。また、信号帯域の確保のために、カットオフ周波数を高くして、離調周波数の成分を減衰するためには、高次のフィルターが必要になり、信号帯域での信号遅延が大きくなってしまう。また、離調周波数の不要信号と同じ周波数の離調周波数信号を生成して元の信号から減算する手法では、回路が複雑であり、回路規模も大きく、高コスト化を招く。

本発明の幾つかの態様によれば、信号遅延等を抑えながら離調周波数の成分を効果的に減衰できる検出装置、センサー、電子機器及び移動体等を提供できる。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または態様として実現することが可能である。

本発明の一態様は、振動子からのフィードバック信号を受けて、前記振動子を駆動する駆動回路と、前記振動子からの信号に基づいて検出処理を行い、検出データを出力する検出回路と、前記検出回路からの前記検出データに対してデジタルフィルター処理を行うデジタル信号処理部と、を含み、前記デジタル信号処理部は、前記振動子の駆動側共振周波数ｆｄと検出側共振周波数ｆｓとの差に対応する離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の成分を減衰するバンドエリミネーションフィルターの処理を、前記検出データに対して行う検出装置に関係する。

本発明の一態様によれば、駆動回路が振動子を駆動し、検出回路が検出処理を行って、検出データを出力する。そしてデジタル信号処理部が、検出データに対するデジタルフィルター処理として、離調周波数の成分を減衰するバンドエリミネーションフィルターの処理を行う。このようなバンドエリミネーションフィルターを用いれば、離調周波数に対応する周波数に、バンドエリミネーションフィルターの中心周波数を設定することで、離調周波数の成分を効果的に減衰できる。また、バンドエリミネーションフィルターを用いれば、高次のローパスフィルター等により離調周波数の不要信号を除去する手法に比べて、信号帯域での信号遅延等を抑制できる。従って、信号遅延等を抑えながら離調周波数の成分を効果的に減衰できる検出装置の提供が可能になる。

また本発明の一態様では、前記バンドエリミネーションフィルターの周波数特性を設定するフィルター係数の情報を記憶する記憶部を含んでもよい。

このようにすれば、記憶部からフィルター係数を読み出し、読み出されたフィルター係数が設定されたバンドエリミネーションフィルターにより、離調周波数の成分を減衰させることが可能になる。

また本発明の一態様では、前記記憶部は、各フィルター係数が複数の振動子の各振動子に対応する複数のフィルター係数の情報を記憶してもよい。

このようにすれば、複数の振動子の各振動子の各離調周波数の特性が異なる場合にも、各離調周波数の特性に応じた各フィルター係数を記憶部に記憶することで、これに対応できるようになる。

また本発明の一態様では、前記デジタル信号処理部は、カットオフ周波数が可変となる帯域制限のローパスフィルターの処理を行い、前記ローパスフィルターの前記カットオフ周波数の可変範囲をｆｃａ〜ｆｃｂとし、前記バンドエリミネーションフィルターの中心周波数をｆｍとした場合に、ｆｃａ＜ｆｍ＜ｆｃｂであってもよい。

このようにすれば、帯域制限のローパスフィルターのカットオフ周波数の可変範囲ｆｃａ〜ｆｃｂを、ｆｃａ＜ｆｍ＜ｆｃｂの関係が成り立つような広い範囲に設定でき、広い範囲の帯域幅の設定が可能になる。そして、設定された帯域幅の中に、離調周波数の不要信号の成分が存在する場合にも、バンドエリミネーションフィルターにより当該不要信号の成分を減衰できるようになる。

また本発明の一態様では、前記デジタル信号処理部は、バンドエリミネーションフィルター部を含み、前記バンドエリミネーションフィルター部は、入力データ、出力データのいずれかと、前記バンドエリミネーションフィルターの複数のフィルター係数のいずれかとの乗算を行う乗算器と、前記乗算器の乗算結果データを記憶する乗算結果用のレジスターと、加算結果用の第１、第２のレジスターと、前記入力データ、前記乗算結果用のレジスターの値のいずれかと、前記入力データ、前記第１のレジスターの値、前記第２のレジスターの値のいずれかとの加算を行い、加算結果データを前記第１、第２のレジスターに出力する加算器と、を含んでもよい。

このようにすれば、複数の乗算器と複数の加算器を設けてバンドエリミネーションフィルターの処理を行う手法に比べて、回路規模を縮小できる。また例えば乗算器と加算器を同時に動作させるパイプライン手法を採用することで、バンドエリミネーションフィルターの処理のシーケンス数等も最小限に抑えることが可能になる。

また本発明の一態様では、前記デジタル信号処理部の前記検出データの出力タイミングとは非同期で、出力データを外部に出力するインターフェース部を含んでもよい。

このようにすれば、外部の処理部等は、デジタル信号処理部の検出データの出力タイミングに依存しないタイミングで、検出データに対応する出力データを取得できるようになる。そして、このような出力データのリサンプリングが行われると、離調周波数の不要信号の成分が信号帯域に折り返して検出性能が低下する事態が生じるおそれがあるが、バンドエリミネーションフィルターの処理を行うことで、このような事態の発生を抑制できる。

また本発明の一態様は、第１の軸回りでの回転角速度を検出するための第１の振動子からの第１のフィードバック信号を受けて、前記第１の振動子を第１の駆動側共振周波数ｆｄ１で駆動する第１の駆動回路と、前記第１の振動子からの信号に基づいて検出処理を行い、第１の検出データを出力する第１の検出回路と、第２の軸回りでの回転角速度を検出するための第２の振動子からの第２のフィードバック信号を受けて、前記第２の振動子を前記第１の駆動側共振周波数ｆｄ１とは異なる第２の駆動側共振周波数ｆｄ２で駆動する第２の駆動回路と、前記第２の振動子からの信号に基づいて検出処理を行い、第２の検出データを出力する第２の検出回路と、前記第１の検出データ及び前記第２の検出データに対してデジタルフィルター処理を行うデジタル信号処理部と、を含み、前記デジタル信号処理部は、前記第１の振動子の前記駆動側共振周波数ｆｄ１と検出側駆動周波数ｆｓ１との差に対応する第１の離調周波数Δｆ１＝｜ｆｄ１−ｆｓ１｜の成分を減衰する第１のバンドエリミネーションフィルターの処理を前記第１の検出データに対して行い、前記第１のバンドエリミネーションフィルターの処理とは周波数特性が異なり、前記第２の振動子の前記駆動側共振周波数ｆｄ２と検出側駆動周波数ｆｓ２との差に対応する第２の離調周波数Δｆ２＝｜ｆｄ２−ｆｓ２｜の成分を減衰する第２のバンドエリミネーションフィルターの処理を前記第２の検出データに対して行う検出装置に関係する。

このようにすれば、軸間干渉の抑制等のために第１の振動子と第２の振動子の振動の周波数を異ならせ、これにより第１の振動子と第２の振動子の離調周波数の特性が異なるものになった場合にも、第１の振動子及び第２の振動子についての離調周波数の成分を減衰できるようになる。

また本発明の一態様では、前記第１のバンドエリミネーションフィルターの周波数特性を設定する第１のフィルター係数の情報と、前記第２のバンドエリミネーションフィルターの周波数特性を設定する第２のフィルター係数の情報を記憶する記憶部を含んでもよい。

このようにすれば、第１の振動子についての第１の検出データに対しては、第１のフィルター係数が設定された第１のバンドエリミネーションフィルターの処理を行うことで、第１の離調周波数の成分を減衰できる。また、第２の振動子についての第２の検出データに対しては、第２のフィルター係数が設定された第２のバンドエリミネーションフィルターの処理を行うことで、第２の離調周波数の成分を減衰できる。

本発明の他の態様は、上記に記載の検出装置と、前記振動子とを含むセンサーに関係する。

本発明の他の態様は、前記第１の振動子と、前記第２の振動子とを含むセンサーに関係する。

本発明の他の態様は、上記に記載の検出装置を含む電子機器に関係する。

本発明の他の態様は、上記に記載の検出装置を含む移動体に関係する。

本実施形態の検出装置、電子機器、ジャイロセンサーの構成例。 検出装置の詳細な構成例。 図３（Ａ）、図３（Ｂ）はバンドエリミネーションフィルターのゲイン特性。 バンドエリミネーションフィルターの群遅延特性。 図５（Ａ）、図５（Ｂ）は帯域制限ローパスフィルターとバンドエリミネーションフィルターを組合わせた場合のゲイン特性、群遅延特性。 図６（Ａ）、図６（Ｂ）は５次のローパスフィルターのゲイン特性、群遅延特性。 バンドエリミネーションフィルターの構成例。 振動子に応じたフィルター係数の設定手法の説明図。 図９（Ａ）、図９（Ｂ）も振動子に応じたフィルター係数の設定手法の説明図。 帯域制限ローパスフィルターのカットオフ周波数の可変範囲とバンドエリミネーションフィルターの中心周波数の関係についての説明図。 図１１（Ａ）はバンドエリミネーションフィルターの他の構成例、図１１（Ｂ）は２次の帯域制限ローパスフィルターの構成例。 比較例である５次のローパスフィルターの構成例。 バンドエリミネーションフィルターの回路構成例。 バンドエリミネーションフィルターの回路の動作説明図。 検出装置の他の構成例。 検出データをリサンプリングして外部に出力する手法の説明図。 検出装置の他の構成例。 全差動スイッチングミキサー方式の検出装置の構成例。 本実施形態の検出装置を適用した移動体の一例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。例えば以下では、振動子が圧電型の振動子（振動ジャイロ）であり、センサーがジャイロセンサーである場合を例にとり説明するが、本発明はこれに限定されない。例えばシリコン基板などから形成された静電容量検出方式の振動子（振動ジャイロ）や、角速度情報と等価な物理量や角速度情報以外の物理量を検出するセンサー等にも本発明は適用可能である。

１．電子機器、ジャイロセンサー
図１に本実施形態の検出装置２０を含むジャイロセンサー５１０（広義にはセンサー）と、ジャイロセンサー５１０を含む電子機器５００の構成例を示す。なお電子機器５００、ジャイロセンサー５１０は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器５００としては、デジタルカメラ、ビデオカメラ、スマートフォン、携帯電話機、カーナビゲーションシステム、ロボット、ゲーム機、時計、健康器具、或いは携帯型情報端末等の種々の機器を想定できる。

電子機器５００はジャイロセンサー５１０と処理部５２０を含む。またメモリー５３０、操作部５４０、表示部５５０を含むことができる。処理部５２０（ＣＰＵ、ＭＰＵ等）はジャイロセンサー５１０等の制御や電子機器５００の全体制御を行う。また処理部５２０は、ジャイロセンサー５１０により検出された角速度情報（広義には物理量）に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、ＧＰＳ自律航法などのための処理を行う。メモリー５３０（ＲＯＭ、ＲＡＭ等）は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部５４０はユーザーが電子機器５００を操作するためのものであり、表示部５５０は種々の情報をユーザーに表示する。

ジャイロセンサー５１０（センサー）は振動子１０、検出装置２０を含む。図１の振動子１０（広義には物理量トランスデューサー）は、水晶などの圧電材料の薄板から形成される音叉型の圧電振動子であり、駆動用振動子１１、１２と、検出用振動子１６、１７を有する。駆動用振動子１１、１２には駆動端子２、４が設けられ、検出用振動子１６、１７には検出端子６、８が設けられている。

検出装置２０は、駆動回路３０、検出回路６０、デジタル信号処理部１１０を含む。駆動回路３０は、振動子１０からのフィードバック信号を受けて、振動子１０を駆動する。例えば、駆動回路３０は、駆動信号（駆動電圧）を出力して振動子１０を駆動する。そして振動子１０からフィードバック信号を受け、これにより振動子１０を励振させる。

検出回路６０は、振動子１０からの信号に基づいて検出処理を行い、検出データを出力する。例えば、検出回路６０は、駆動信号により駆動される振動子１０から検出信号（検出電流、電荷）を受ける。そして検出信号から、振動子１０に印加された物理量に応じた所望信号（コリオリ力信号）を検出（抽出）する。

具体的には、駆動回路３０からの交流の駆動信号（駆動電圧）が駆動用振動子１１の駆動端子２に印加される。すると逆圧電効果によって駆動用振動子１１が振動を開始し、音叉振動により駆動用振動子１２も振動を開始する。この時、駆動用振動子１２の圧電効果によって発生する電流（電荷）が、駆動端子４からフィードバック信号として駆動回路３０にフィードバックされる。これにより振動子１０を含む発振ループが形成される。

駆動用振動子１１、１２が振動すると、検出用振動子１６、１７が図１に示す方向で振動速度ｖで振動する。すると、検出用振動子１６、１７の圧電効果によって発生する電流（電荷）が、検出信号（第１、第２の検出信号）として検出端子６、８から出力される。すると、検出回路６０は、この振動子１０からの検出信号を受け、コリオリ力に応じた信号である所望信号（所望波）を検出する。即ち、検出軸１９を中心に振動子１０（ジャイロセンサー）が回転すると、振動速度ｖの振動方向と直交する方向にコリオリ力Ｆｃが発生する。例えば検出軸１９を中心に回転したときの角速度をωとし、振動子の質量をｍとし、振動子の振動速度をｖとすると、コリオリ力はＦｃ＝２ｍ・ｖ・ωと表される。従って検出回路６０が、コリオリ力に応じた信号である所望信号を検出することで、ジャイロセンサーの回転角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部５２０は、手振れ補正、姿勢制御、或いはＧＰＳ自律航法等のための種々の処理を行うことができる。

デジタル信号処理１１０は、検出回路６０からの検出データに対してデジタルフィルター処理を行う。この場合に本実施形態では、デジタル信号処理部１１０は、駆動側共振周波数ｆｄと検出側共振周波数ｆｓとの差に対応する離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の成分を減衰するバンドエリミネーションフィルターの処理を、検出データに対して行う。このように離調周波数の成分をバンドエリミネーションフィルターにより減衰させることで、離調周波数の不要信号が除去されるようになる。

なお図１では、振動子１０が音叉型である場合の例を示しているが、本実施形態の振動子１０はこのような構造に限定されない。例えばＴ字型やダブルＴ字型等であってもよい。また振動子１０の圧電材料は水晶以外であってもよい。

２．検出装置
図２に本実施形態の検出装置２０の詳細な構成例を示す。

駆動回路３０は、振動子１０からのフィードバック信号ＤＩが入力される増幅回路３２と、自動ゲイン制御を行うゲイン制御回路４０と、駆動信号ＤＱを振動子１０に出力する駆動信号出力回路５０を含む。また同期信号ＳＹＣを検出回路６０に出力する同期信号出力回路５２を含む。なお、駆動回路３０の構成は図２に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

増幅回路３２（Ｉ／Ｖ変換回路）は、振動子１０からのフィードバック信号ＤＩを増幅する。例えば振動子１０からの電流の信号ＤＩを電圧の信号ＤＶに変換して出力する。この増幅回路３２は、キャパシター、抵抗素子、演算増幅器などにより実現できる。

駆動信号出力回路５０は、増幅回路３２による増幅後の信号ＤＶに基づいて、駆動信号ＤＱを出力する。例えば駆動信号出力回路５０は、矩形波（又は正弦波）の駆動信号を出力する。この駆動信号出力回路５０はコンパレーター等により実現できる。

ゲイン制御回路４０（ＡＧＣ）は、駆動信号出力回路５０に制御電圧ＤＳを出力して、駆動信号ＤＱの振幅を制御する。具体的には、ゲイン制御回路４０は、信号ＤＶを監視して、発振ループのゲインを制御する。例えば駆動回路３０では、ジャイロセンサーの感度を一定に保つために、振動子１０（駆動用振動子）に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのゲイン制御回路４０が設けられる。ゲイン制御回路４０は、振動子１０からのフィードバック信号ＤＩの振幅（振動子の振動速度ｖ）が一定になるように、ゲインを可変に自動調整する。

同期信号出力回路５２は、増幅回路３２による増幅後の信号ＤＶを受け、同期信号ＳＹＣ（参照信号）を検出回路６０に出力する。この同期信号出力回路５２は、正弦波（交流）の信号ＤＶの２値化処理を行って矩形波の同期信号ＳＹＣを生成するコンパレーターや、同期信号ＳＹＣの位相調整を行う位相調整回路（移相器）などにより実現できる。

検出回路６０は、増幅回路６１、同期検波回路８１、Ａ／Ｄ変換回路１００を含む。増幅回路６１は、振動子１０からの第１、第２の検出信号ＩＱ１、ＩＱ２を受けて、信号増幅や電荷−電圧変換を行う。同期検波回路８１は、駆動回路３０からの同期信号ＳＹＣに基づいて同期検波を行う。Ａ／Ｄ変換回路１００は、同期検波後の信号のＡ／Ｄ変換を行う。

検出装置２０は、デジタル信号処理部１１０、記憶部１１６を含む。デジタル信号処理部１１０は、検出回路６０からの検出データに対して種々のデジタル信号処理を行う。このデジタル信号処理部１１０は、ロジック回路（ゲートアレイ等）やプロセッサー等により実現できる。

デジタル信号処理部１１０は、カットオフ周波数が可変となる帯域制限のローパスフィルターの処理を行う。このローパスフィルター処理は、帯域制限ＬＰＦ（Low Pass Filter）部１１２により行われる。

ジャイロセンサーを用いるアプリケーションでは、所望信号の周波数帯域幅を制限できることが望まれる。例えばアプリケーションが必要とする帯域幅に所望信号の周波数帯域幅を制限することで、その分だけＳ／Ｎ比を向上できる。そして、この帯域幅は、カーナビゲーションシステムやデジタルスチルカメラなどのアプリケーションに応じて異なる。

このため帯域制限ＬＰＦ部１１２は、所望信号の周波数帯域幅を、アプリケーションに応じた帯域幅に制限するための帯域制限のローパスフィルター処理を行っている。なお帯域制限ＬＰＦ部１１２の構成要素を省略する変形実施も可能である。

またデジタル信号処理部１１０は、駆動側共振周波数ｆｄと検出側共振周波数ｆｓとの差に対応する離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の成分を減衰するバンドエリミネーションフィルターの処理を、検出データに対して行う。このバンドエリミネーションフィルターの処理は、ＢＥＦ（Band Elimination Filter）部１１４により行われる。

このとき、帯域制限ＬＰＦ部１１２による帯域制限のローパスフィルターのカットオフ周波数の可変範囲をｆｃａ〜ｆｃｂとし、バンドエリミネーションの中心周波数をｆｍとした場合に、ｆｃａ＜ｆｍ＜ｆｃｂの関係が成り立つ。

即ち、前述のように帯域制限ＬＰＦ部１１２は、アプリケーションに応じた帯域制限のローパスフィルター処理を行う。そして、帯域幅の制限をアプリケーションに応じて異ならせるため、帯域制限のローパスフィルターのカットオフ周波数は可変となっており、そのカット周波数の可変範囲がｆｃａ〜ｆｃｂとなる。そして、離調周波数に相当するバンドエリミネーションの中心周波数ｆｍは、この可変範囲内にあり、ｆｃａ＜ｆｍ＜ｆｃｂの関係が成り立つ。

なおデジタル信号処理部１１０のデジタルフィルターは、例えばＩＩＲフィルターなどにより実現できる。ＩＩＲフィルターは、レジスター（遅延素子Ｚ^−１）や、フィルター係数を用いた乗算等を行う乗算器や、乗算器の出力に対する加算等を行う加算器を含む。そしてフィルター係数を所与の係数に設定することでデジタルフィルター処理を実現できる。例えば帯域制限ＬＰＦ部１１２のカットオフ周波数の可変範囲ｆｃａ〜ｆｃｂの設定は、このフィルター係数を可変に設定することで実現できる。なお、デジタルフィルターとしてＩＩＲフィルターではなくＦＩＲフィルターを用いるなどの種々の変形実施が可能である。

記憶部１１６は種々の情報を記憶する。例えば記憶部１１６は、バンドエリミネーションフィルター等の周波数特性（中心周波数、半値周波数、ゲイン或いは群遅延等）を設定するフィルター係数の情報を記憶する。具体的には記憶部１１６は、各フィルター係数が複数の振動子（複数のジャイロセンサー）の各振動子に対応する複数のフィルター係数の情報を記憶する。例えば第１の振動子（第１のジャイロセンサー）用に第１のフィルター係数の情報を記憶し、第２の振動子（第２のジャイロセンサー）用に第２のフィルター係数の情報を記憶する。この記憶部１１６は、ＥＰＲＯＭ（Erasable Programmable ROM）、ＯＴＰ（One Time Programmable ROM）などの不揮発性メモリーや、ＳＲＡＭ、ＤＲＡＭなどの揮発性メモリーや、或いはフリップフロップ等の記憶回路などにより実現できる。

３．ＢＥＦによる離調周波数の不要信号の除去
不要信号のうち、離調周波数Δｆ＝｜ｆｄ−ｆｓ｜に起因する不要信号は、センサー信号に検出側共振周波数ｆｓの信号が混入し、このセンサー信号が同期検波回路８１により同期検波されることにより発生する。例えばジャイロセンサーの応答を良くするために、検出用振動子をアイドリング的に微少振幅で固有共振周波数ｆｓにて振動させる場合がある。或いは、ジャイロセンサーの外部からの外部振動が振動子に加わることで、検出用振動子が固有共振周波数ｆｓにて振動してしまう場合がある。そしてこのように検出用振動子が周波数ｆｓで振動すると、同期検波回路８１に入力される信号に周波数ｆｓの信号が混入される。そして同期検波回路８１は、周波数ｆｄの同期信号ＳＹＣに基づき同期検波を行うため、周波数ｆｄとｆｓの差に相当する離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の不要信号が発生してしまう。このような不要信号が発生すると、例えばジャイロセンサーで検出された角速度データを積分処理して、角度データ等を求めた場合に、正確な角度データ等を得ることができないという問題がある。

このような離調周波数の不要信号を、ローパスフィルターを用いて除去する手法が考えられる。

しかしながら、離調周波数Δｆ＝｜ｆｄ−ｆｓ｜は、ｆｄ、ｆｓに比べて十分に小さい。従って、信号帯域を確保しながら、離調周波数の不要信号を除去するためには、急峻な減衰特性が必要になり、高次のローパスフィルターを採用しなければならなくなる。このような高次のローパスフィルターは、信号帯域での信号遅延量が増加したり、回路の大規模化により高コスト化を招くなどの問題がある。

一方、信号帯域での信号遅延量の増加を抑えるために低次のローパスフィルターを採用すると、離調周波数の成分を十分に減衰させるために、カットオフ周波数を低くする必要がある。ところが、カットオフ周波数を低くすると、信号帯域を狭めなければならなくなり、アプリケーションの利便性を損ねるという問題がある。

また従来の手法では、同期検波後のアナログ信号に対して、アナログ回路のローパスフィルターを適用したり、同期検波前のアナログ信号に対して、アナログ回路のバンドパスフィルターを適用していた。

しかしながら、後述するように離調周波数の特性（中心周波数、バラツキ）は、振動子（ジャイロセンサー）の素子ごとに異なる。そして、アナログ回路のローパスフィルターやバンドパスフィルターでは、フィルターの周波数特性を簡素な手法で可変に変化させることが困難である。従って、離調周波数の特性が振動子ごとに異なる場合に、これに適切に対処することが難しいという問題がある。

この点、本実施形態では、ＢＥＦ部１１４によるバンドエリミネーションフィルター（ノッチフィルター）の処理により、離調周波数の成分を減衰させているため、上記のような問題を解消できる。

即ち、バンドエリミネーションフィルターを用いて離調周波数成分を減衰させる本実施形態の手法によれば、例えば２次程度の低次数でフィルターを構成できる。従って、例えば信号帯域での信号遅延量（群遅延）を小さくできるため、信号帯域に与える悪影響を小さくできる。また、低次数のフィルター構成であれば、回路規模を小さくすることができ、低コスト化等を図れるという利点もある。

またＢＥＦ部１１４はデジタル信号処理部１１０に設けられており、デジタルの検出データに対して、デジタルフィルター処理であるバンドエリミネーションフィルター処理を行う。従って、離調周波数の特性が振動子ごとに異なるという問題に簡素に対処できるという利点がある。即ち、デジタルフィルター処理であれば、フィルター係数を変えるだけで、バンドエリミネーションフィルターの周波数特性（中心周波数、半値周波数等）を簡素に変更できる。このため、例えば各振動子に応じたフィルター係数を記憶部１１６に記憶することにより、離調周波数の特性が振動子ごとに異なるという問題に対処できる。

図３（Ａ）は、ＢＥＦ部１１４のバンドエリミネーションフィルターのゲイン特性の例であり、図３（Ｂ）は、中心周波数の半値幅領域を拡大した図である。このバンドエリミネーションフィルターは、中心周波数（ｆｍ）が例えば８００Ｈｚ程度であり、低周波数側の半値周波数が例えば５０５Ｈｚ程度であり、高周波数側の半値周波数が例えば１０８５Ｈｚ程度である。なお、デジタルフィルター処理のサンプリング周波数は１５ｋＨｚ程度としている。また半値周波数は信号成分が半値（−６ｄＢ）となる周波数である。

図３（Ａ）、図３（Ｂ）に示すように、このバンドエリミネーションフィルターによれば、中心周波数である８００Ｈｚにおいて、例えば−５０ｄＢ程度の信号成分の減衰が可能になる。従って、離調周波数Δｆ＝｜ｆｄ−ｆｓ｜が例えば８００Ｈｚ付近である場合に、離調周波数の成分を十分に減衰させることが可能になる。

図４はＢＥＦ部１１４のバンドエリミネーションフィルターの群遅延特性の例である。図４に示すように、このバンドエリミネーションフィルターによれば、ＤＣ帯域での群遅延は０．１６ｍｓ程度、４００Ｈｚの帯域での群遅延は０．２４ｍｓ程度、５００Ｈｚの帯域での群遅延は０．２９ｍｓ程度となっている。従って、所望信号の信号帯域での信号遅延量を十分に小さくすることができる。

図２で説明したように、デジタル信号処理部１１０は、帯域制限ＬＰＦ部１１２とＢＥＦ部１１４を含む。帯域制限ＬＰＦ部１１２は、アプリケーションに応じた帯域制限を行うためのローパスフィルターである。即ち、前述したように帯域制限ＬＰＦ部１１２が、アプリケーション（デジタルスチルカメラ、カーナビゲーションシステム、車等の姿勢制御）が必要とする帯域幅に所望信号の周波数帯域幅を制限することで、Ｓ／Ｎ比を向上させる。

図５（Ａ）、図５（Ｂ）は、帯域制限ローパスフィルターとバンドエリミネーションフィルターを組合わせた場合のゲイン特性、群遅延特性の例である。

図５（Ａ）に示すように、帯域制限ローパスフィルターとバンドエリミネーションフィルターの組合わせにより、バンドエリミネーションフィルターの中心周波数において、例えば−９０ｄＢ程度の信号成分の減衰が可能になる。従って、離調周波数の成分を十分に減衰させることが可能になる。

また図５（Ｂ）に示すように、所望信号の信号帯域での群遅延についても、２．５ｍｓ〜３ｍｓ程度に抑えることができる。

一方、図６（Ａ）、図６（Ｂ）は、本実施形態の比較例として、高次のローパスフィルターにより離調周波数の不要信号を除去する手法の例である。具体的には、５次のローパスフィルターを用いた場合のゲイン特性、群遅延特性の例である。

図６（Ａ）に示すように、離調周波数である８００Ｈｚにおいて、図５（Ａ）と同等の減衰量を得るためには、５次程度の高次のローパスフィルターが必要になる。そして図５（Ｂ）に示すように、このような高次のローパスフィルターを用いると、群遅延が例えば５ｍｓ程度となる。従って、図５（Ｂ）に比べて、群遅延が大きくなり、信号帯域での信号遅延量が増加してしまう。このような信号遅延量の増加は、角速度データ等の検出データを使用する後段のアプリケーション（マイコン等で実行されるアプリケーション）の処理の支障となってしまうおそれがある。また５次などの高次のローパスフィルターでは、回路が大規模化してしまう。

この点、バンドエリミネーションフィルターを用いる本実施形態の手法によれば、信号帯域での信号遅延量の増加を抑えながら、離調周波数の成分を十分な減衰率で減衰できるという利点がある。

図７はＢＥＦ部１１４のバンドエリミネーションフィルター（以下、適宜、ＢＥＦと記載する）の構成例である。図７では、ＢＥＦは２次のＩＩＲフィルターで構成されており、複数のレジスター（遅延素子Ｚ^−１）と複数の加算器と複数の乗算器を含む。図７のＢＥＦの伝達関数は下式のように表すことができる。

上式において、ａ１、ａ２、ｂ１、ｋは、図７に示すＢＥＦのフィルター係数である。またｆｍはＢＥＦの中心周波数であり、ｆｓｐはＢＥＦのデジタルフィルターのサンプリング周波数であり、ｒは半値周波数を決める定数である。

４．フィルター係数の可変設定
さて、離調周波数の中心周波数やバラツキは、振動子（ジャイロセンサー）の素子ごとに異なるという問題がある。例えば図８では、振動子Ａの離調周波数の中心周波数は８００Ｈｚであり、バラツキは±３００Ｈｚである。振動子Ｂの離調周波数の中心周波数は９００Ｈｚであり、バラツキは±２００Ｈｚである。振動子Ｃの離調周波数の中心周波数は９５０Ｈｚであり、バラツキは±２５０Ｈｚである。

このように振動子ごとに離調周波数の特性（中心周波数、バラツキ）が異なると、図３（Ａ）、図３（Ｂ）等に示すようなＢＥＦの周波数特性では、離調周波数の成分を十分に減衰できないおそれがある。

例えば図６（Ａ）のような高次のローパスフィルター（以下、適宜、ＬＰＦと記載する）で離調周波数の不要信号を除去する手法では、このような振動子の素子ごとに離調周波数が異なることは、それほど大きな問題とはならない。しかし、ＢＥＦでは、信号が減衰する周波数範囲（中心周波数を中心とする周波数範囲）が比較的狭いため、振動子ごとに離調周波数が異なることが、問題となる。

そこで本実施形態では図８に示すように、複数の振動子の各振動子ごとに別個にフィルター係数を設定できるようにする。具体的には図２の記憶部１１６が、各フィルター係数が複数の振動子の各振動子に対応する複数のフィルター係数の情報を記憶する。例えば図８では、振動子Ａに対応してフィルター係数ＣＦＡの情報が記憶され、振動子Ｂに対応してフィルター係数ＣＦＢの情報が記憶され、振動子Ｃに対応してフィルター係数ＣＦＣの情報が記憶される。ここで、フィルター係数の情報は例えば図７のフィルター係数ａ１、ａ２、ｂ１、ｋの情報であり、フィルター係数そのものであってもよいし、これらのフィルター係数を特定する情報であってもよい。

そして図９（Ａ）では、例えば検出装置２０（ジャイロセンサー）の製造時に、フィルター係数（ａ１、ａ２、ｂ１、ｋ）の情報を記憶部１１６に記憶しておく。例えば、記憶部１１６を構成する不揮発性メモリー等にフィルター係数の情報を記憶する。そして、検出装置２０の動作時には、記憶部１１６に記憶されたフィルター係数の情報が読み出される。この場合に、例えば、電源投入時に、不揮発性メモリーからレジスターにフィルター係数の情報を転送しておき、デジタルフィルター処理時に、レジスターからフィルター係数の情報を読み出すようにしてもよい。そして検出装置２０は、読み出されたフィルター係数の情報を用いて、上述したＢＥＦの伝達関数に対応する演算処理（乗算、加算）を実行して、図３（Ａ）、図３（Ｂ）のＢＥＦの周波数特性を実現する。

図９（Ａ）の手法によれば、振動子ごとに離調周波数が様々に異なっていても、例えば外部のデバイスから記憶部１１６（レジスター）の記憶内容を変えることで、これに簡素に対応できるという利点がある。

なお図９（Ｂ）に示すように、固定のフィルター係数の中から、各振動子に対応するフィルター係数を選択するようにしてもよい。例えば、振動子Ａの場合には、フィルター係数ａ１Ａ、ａ２Ａ、ｂ１Ａ、ｋＡを選択し、ＢＥＦの中心周波数を、振動子Ａの離調周波数に対応する周波数に設定する。一方、振動子Ｂの場合には、フィルター係数ａ１Ｂ、ａ２Ｂ、ｂ１Ｂ、ｋＢを選択し、ＢＥＦの中心周波数を、振動子Ｂの離調周波数に対応する周波数に設定する。この手法は、回路構成や処理を簡素化できるという利点がある。

５．帯域制限のＬＰＦとＢＥＦ
図１０は、帯域制限のＬＰＦと、離調周波数除去用のＢＥＦの周波数の関係を模式的に示す図である。

図１０において、帯域制限のＬＰＦのカットオフ周波数の可変範囲をｆｃａ〜ｆｃｂとし、離調周波数除去用のＢＥＦの中心周波数をｆｍとする。この場合に本実施形態では、ｆｃａ＜ｆｍ＜ｆｃｂの関係が成り立つ。

例えば帯域幅の広さよりもＳ／Ｎ比を優先する第１のアプリケーションでは、帯域制限のＬＰＦのカットオフ周波数を、ｆｃａ側の低い周波数に設定する。こうすることで所望信号の帯域幅は狭まるものの、Ｓ／Ｎ比については向上できる。

一方、Ｓ／Ｎ比よりも帯域幅の広さを優先する第２のアプリケーションでは、帯域制限のＬＰＦのカットオフ周波数を、ｆｃｂ側の高い周波数に設定する。こうすることでＳ／Ｎ比は低くなるものの、所望信号の帯域幅を広げることができる。

このような様々なアプリケーションに対応するために、図１０では、帯域制限のＬＰＦのカットオフ周波数をｆｃａ〜ｆｃｂの範囲で可変に設定できるようにしている。

一方、このように設定された帯域幅の中に、離調周波数の不要信号の成分が存在すると、所望信号の検出データを用いて後段のアプリケーションが処理を行った場合に、処理結果に誤差が生じるなどの問題が生じる。例えば検出データである角速度データの積分処理を行って角度データを求める場合には、角度データに誤差が発生する。

例えば図１０において、帯域幅を広げるために、カットオフ周波数を高域側のｆｃｂ＝２ｋＨｚに設定したとする。すると、離調周波数＝８００ｋＨｚが、ｆｃｂにより設定された帯域幅の中に入ってしまうため、所望信号の検出データに基づいて処理を行った場合に、処理結果に誤差が生じてしまう。

この点、本実施形態では、設定された帯域幅の中に、離調周波数の不要信号の成分が存在した場合にも、ＢＥＦにより当該不要信号の成分を減衰して除去できる。例えば帯域制限のＬＰＦのカットオフ周波数を高域側のｆｃｂ＝２ｋＨｚに設定して、帯域幅をＤＣ〜ｆｃｂという広い範囲に設定したとする。この場合にも、ｆｃａ＜ｆｍ＜ｆｃｂの関係が成り立つため、帯域幅ＤＣ〜ｆｃｂ内の離調周波数の不要信号の成分を、中心周波数がｆｍに設定されたＢＥＦにより十分に減衰できる。逆の言い方をすれば、本実施形態ではデジタルフィルターのＢＥＦを設けることで、帯域制限のＬＰＦにより設定される帯域幅を広げることに成功している。

例えば、離調周波数の除去用に高次のＬＰＦを用いる図６（Ａ）の比較例の手法では、帯域幅の上限をｆｃｂ＝２ｋＨｚというような高い周波数に設定することが難しい。離調周波数の除去用に図６（Ａ）のような周波数特性の高次のＬＰＦを設けると、この高次のＬＰＦにより、ｆｃｂ＝２ｋＨｚの周波数成分も減衰してしまうからである。従って、この比較例の手法では、離調周波数の不要信号を除去できるものの、所望信号の帯域幅を広げることができないという問題点がある。

これに対して本実施形態では、図１０に示すようにｆｃａ＜ｆｍ＜ｆｃｂという関係になるように帯域幅を広げたとしても、ＢＥＦにより離調周波数の不要信号を除去できる。即ち、離調周波数の不要信号を除去と、広い帯域幅の設定とを両立して実現できる。

なお、ＢＥＦの構成は図７の構成には限定されず、種々の変形実施が可能である。例えば図１１（Ａ）にＢＥＦの構成の変形例を示す。図１１（Ａ）では、レジスター、乗算器、加算器の接続構成は図７とは異なるが、ＢＥＦの伝達関数については、図７の構成の場合の伝達関数と同じになる。

また図１１（Ｂ）に帯域制限のＬＰＦ（帯域制限ＬＰＦ１１２）の構成例を示す。図１１（Ｂ）のＬＰＦは２次のＩＩＲフィルターの構成となる。なお帯域制限のＬＰＦの構成も図１１（Ｂ）に限定されず、レジスター、乗算器、加算器の接続構成を変更したり、フィルターの次数を変更するなどの種々の変形実施が可能である。

図１２は、図６（Ａ）、図６（Ｂ）で説明した比較例となる５次のＬＰＦの構成例である。図１２から明らかなように、離調周波数の除去用に高次のＬＰＦを用いると、回路が大規模化してしまう。これに対して、離調周波数の除去用に図７等のＢＥＦを用いれば、回路の大規模化を最小限に抑えることができる。

６．ＢＥＦ部の構成
図１３に、ＢＥＦ部１１４の具体的な回路構成例を示す。図１３に示すように、ＢＥＦ部１１４は、乗算器ＭＰ、乗算結果用のレジスターＰＲＧ、加算結果用の第１、第２のレジスターＲＧ１、ＲＧ２、加算器ＡＤを含む。またセレクターＳＬ１〜ＳＬ５や、出力用のレジスターＱＲＧを含むことができる。

乗算器ＭＰは、入力データＩＮ、出力データＱのいずれかと、バンドエリミネーションフィルターの複数のフィルター係数（ａ１、ａ２、ｂ１、ｋ）のいずれかとの乗算を行う。バンドエリミネーションフィルターの複数のフィルター係数は記憶部１１６に記憶される。乗算結果用のレジスターＰＲＧは、乗算器ＭＰの乗算結果データＱＭＰを記憶する。加算結果用の第１、第２のレジスターＲＧ１、ＲＧ２は、加算器ＡＤの加算結果データＱＡＤを記憶する。加算器ＡＤは、入力データＩＮ、乗算結果用のレジスターＰＲＧの値のいずれかと、入力データＩＮ、第１のレジスターＲＧ１の値、第２のレジスターＲＧ２の値のいずれかとの加算を行い、加算結果データＱＡＤを第１、第２のレジスターＲＧ１、ＲＧ２に出力する。

より具体的には、乗算器ＭＰの第１、第２の入力にはセレクターＳＬ１、ＳＬ２の出力が接続される。セレクターＳＬ１は、入力データＩＮと出力データＱのいずれかを選択して、乗算器ＭＰの第１の入力に出力する。セレクターＳＬ２は、記憶部１１６に記憶されるフィルター係数（ａ１、ａ２、ｂ１、ｋ）のいずれかを選択して、乗算器ＭＰの第２の入力に出力する。乗算器ＭＰの乗算結果データＱＭＰはレジスターＰＲＧに記憶される。また乗算結果データＱＭＰはセレクターＳＬ５に入力される。

加算器ＡＤの第１、第２の入力にはセレクターＳＬ３、ＳＬ４の出力が接続される。セレクターＳＬ３は、入力データＩＮとレジスターＰＲＧの値のいずれかを選択して、加算器ＡＤの第１の入力に出力する。セレクターＳＬ４は、入力データＩＮ、レジスターＲＧ１の値、レジスターＲＧ２の値のいずれかを選択して、加算器ＡＤの第２の入力に出力する。加算器ＡＤの加算結果データＱＡＤは、レジスターＲＧ１、ＲＧ２に記憶される。また加算結果データＱＡＤはセレクターＳＬ５に入力される。セレクターＳＬ５の出力データはレジスターＱＲＧに記憶される。

図１４は、図１３の回路の動作の詳細を説明する図であり、図７の構成に対応するものである。図１４の乗算器ＭＰ１、ＭＰ２、ＭＰ３、ＭＰ４は、図１３の乗算器ＭＰにより実現される。図１４の加算器ＡＤ１、ＡＤ２、ＡＤ３は、図１３の加算器ＡＤにより実現される。加算器ＡＤ２の出力が入力されるレジスター（Ｚ^−１）が、レジスターＲＧ１に対応し、加算器ＡＤ３の出力が入力されるレジスター（Ｚ^−１）が、レジスターＲＧ２に対応する。レジスターＱＲＧは乗算器ＭＰ４の出力が入力されるレジスターである。

図１３の回路は、下記のシーケンスＳＱ１、ＳＱ２、ＳＱ３、ＳＱ４、ＳＱ５の順で処理を行う。ＳＱ１〜ＳＱ５の各シーケンスは１サンプリングレート内に行われる。各シーケンスはデジタル信号処理部１１０の処理クロックで制御され、通常は１シーケンス＝１処理クロックとなる。
（シーケンスＳＱ１）
シーケンスＳＱ１では、入力データＩＮとフィルター係数ｂ１の乗算が図１３の乗算器ＭＰ（ＭＰ１）により行われる（図１４の（１））。

同時にシーケンスＳＱ１では、入力データＩＮとレジスターＲＧ１の値の加算が加算器ＡＤ（ＡＤ１）により行われる（図１４の（２））。

このシーケンスＳＱ１を図１３で説明すると、乗算器ＭＰが、セレクターＳＬ１により選択された入力データＩＮと、セレクターＳＬ２により選択されたフィルター係数ｂ１との乗算を行う。また加算器ＡＤが、セレクターＳＬ３により選択された入力データＩＮと、セレクターＳＬ４により選択されたレジスターＲＧ１の値の加算を行う。
（シーケンスＳＱ２）
シーケンスＳＱ２では、レジスターＱＲＧの値とフィルター係数ａ１の乗算が乗算器ＭＰ（ＭＰ２）により行われる（図１４の（３））。レジスターＱＲＧにはシーケンスＳＱ１での加算結果（図１４の（２））が保持されている。即ちレジスターＱＲＧをテンポラリーレジスターとして使用している。

同時にシーケンスＳＱ２では、乗算結果のレジスターＰＲＧの値とレジスターＲＧ２の値の加算が加算器ＡＤ（ＡＤ２）により行われる（図１４の（４））。レジスターＰＲＧにはシーケンスＳＱ１での乗算結果（図１４の（１））が保持されている。

このシーケンスＳＱ２を図１３で説明すると、乗算器ＭＰが、セレクターＳＬ１により選択されたレジスターＱＲＧの値と、セレクターＳＬ２により選択されたフィルター係数ａ１の乗算を行う。また加算器ＡＤが、セレクターＳＬ３により選択されたレジスターＰＲＧの値と、セレクターＳＬ４により選択されたレジスターＲＧ２の値の加算を行う。
（シーケンスＳＱ３）
シーケンスＳＱ３では、レジスターＱＲＧの値とフィルター係数ａ２の乗算が乗算器ＭＰ（ＭＰ３）により行われる（（５））。レジスターＱＲＧにはシーケンスＳＱ１での加算結果（（２））が保持されている。即ちレジスターＱＲＧには、書き換えが行われない限り、前のシーケンスでの値が保持されている。

同時にシーケンスＳＱ３では、乗算結果のレジスターＰＲＧの値とレジスターＲＧ１の値の加算が加算器ＡＤ（ＡＤ２）により行われる（（６））。レジスターＰＲＧにはシーケンスＳＱ２の乗算結果（（３））が保持されている。レジスターＲＧ１にはシーケンスＳＱ２での加算結果（（４））が保持されている。レジスターＲＧ１はシーケンスＳＱ１で使用されているため、書き換えても問題無く、ここではテンポラリーレジスターとして使用されている。

このシーケンスＳＱ３を図１３で説明すると、乗算器ＭＰが、セレクターＳＬ１により選択されたレジスターＱＲＧの値と、セレクターＳＬ２により選択されたフィルター係数ａ２の乗算を行う。また加算器ＡＤが、セレクターＳＬ３により選択されたレジスターＰＲＧの値と、セレクターＳＬ４により選択されたレジスターＲＧ１の値の加算を行う。
（シーケンスＳＱ４）
シーケンスＳＱ４では、レジスターＱＲＧの値とフィルター係数ｋの乗算が乗算器ＭＰ（ＭＰ４）により行われる（（７））。レジスターＱＲＧにはシーケンスＳＱ１での加算結果（（２））が保持されている。

同時にシーケンスＳＱ４では、乗算結果のレジスターＰＲＧの値と入力データＩＮの加算が加算器ＡＤ（ＡＤ３）により行われる（（８））。レジスターＰＲＧにはシーケンスＳＱ３の乗算結果（（５））が保持されている。

シーケンスＳＱ３での加算（（６））により、シーケンスＳＱ４においてレジスターＲＧ１の値は確定する。

このシーケンスＳＱ４を図１３で説明すると、乗算器ＭＰが、セレクターＳＬ１により選択されたレジスターＱＲＧの値と、セレクターＳＬ２により選択されたフィルター係数ｋの乗算を行う。また加算器ＡＤが、セレクターＳＬ３により選択されたレジスターＰＲＧの値と、セレクターＳＬ４により選択された入力データＩＮの加算を行う。
（シーケンスＳＱ５）
シーケンスＳＱ４での乗算（（７））により、シーケンスＳＱ５において出力用のレジスターＱＲＧの値が確定する。シーケンスＳＱ４での加算（（８））により、シーケンスＳＱ５においてレジスターＲＧ２の値が確定する。

なお、以上では、乗算器ＭＰと加算器ＡＤを同時に動作させるパイプライン手法によりＢＥＦ部１１４の処理を実現する場合について説明したが、本実施形態はこれに限定されない。例えばパイプラインによらない積和演算器を用いる手法でＢＥＦ部１１４の処理を実現してもよい。但し、積和演算器を用いる手法では、乗算器ＭＰと加算器ＡＤを同時に動作させるパイプライン手法に比べて、シーケンス数が増加したり、必要なテンポラリーレジスターが増加するなどの不利点がある。これに対して図１４の構成では、乗算器ＭＰと加算器ＡＤのパイプライン動作により、シーケンス数やテンポラリーレジスターの数等を最小限に抑えることができるという利点がある。

７．インターフェース部
図１５に検出装置２０の他の構成例を示す。図１５では、デジタル信号処理部１１０の検出データＰＩの出力タイミングとは非同期で、出力データＰＱを外部（処理部５２０）に出力するインターフェース部１８４を設けている。またデジタル信号処理部１１０からのデジタル信号処理後の検出データＰＩに対して、積分誤差低減用の補正処理を行う補正部１２０や、補正処理後のデータを記憶するレジスター１８２が設けられている。

角速度、加速度等の物理量を検出する検出装置２０では、外部に設けられたマイコン等の処理部５２０が、検出された角速度、速度等の積分処理（積算処理）を行って、角度、速度、距離等を求める場合がある。

この場合に検出装置２０で検出された物理量の検出データは有限のビット数のデータであるため、当該検出データの積分処理を行うと、積分誤差が生じてしまう。例えば検出データが角速度データであり、外部の処理部５２０がこの角速度データの積分処理を行った場合に、積分処理により求められる角度データに誤差が生じてしまい、正確な角度データを得ることができないという第１の課題がある。

また、外部の処理部５２０は、検出装置２０のデータの出力レートに同期して、データを取り込まなければならないという第２の課題がある。

このような第１の課題に対応するために、図１５では、処理部５２０での積分処理の誤差を低減する補正処理を行う補正部１２０を設けている。また第２の課題に対応するために、デジタル信号処理部１１０の検出データＰＩの出力タイミングとは非同期で出力データＰＱを出力するインターフェース部１８４を設けている。

具体的には図１５において、検出回路６０は、角速度データ等の検出データをデジタル信号処理１１０に出力する。この検出データは、検出回路６０に設けられたＡ／Ｄ変換回路によりデジタルデータに変換されたデータである。そして、検出回路６０からの検出データに対して、デジタル信号処理部１１０の帯域制限ＬＰＦ部１１２、ＢＥＦ部１１４がデジタルフィルター処理（ＬＰＦ、ＢＥＦ）を行い、デジタルフィルター処理後の検出データＰＩが補正部１２０に出力される。

補正部１２０は、デジタルフィルター処理後の検出データＰＩに対して補正処理を行って、補正処理後のデータ（補正処理により得られたデータ）を出力データＰＱとして出力する。この出力データＰＱは、レジスター１８２、インターフェース部１８４を介して処理部５２０に出力される。処理部５２０は、検出装置２０の外部デバイスであり、例えばマイコンやＡＳＩＣ等により実現できる。

そして図１５では、補正部１２０は、ｍビットの検出データＰＩ（デジタルデータ）を受ける。即ち検出回路６０のＡ／Ｄ変換回路によりデジタル信号に変換されたｍビットの検出データＰＩを受ける。

そして補正部１２０は、出力データＰＱについての積分誤差を低減する補正処理を、検出データＰＩ（物理量データ）に対して行う。そして、ｎビット（ｎ、ｍはｎ＜ｍとなる自然数）の出力データＰＱ（デジタルデータ）を出力する。例えば補正部１２０は、出力データＰＱを積分処理した場合に生じる積分誤差を低減する補正処理を行う。

即ち、外部の処理部５２０は、検出装置２０からの出力データをそのまま使用する場合もあるが、この出力データの積分処理を行ってその積分結果値を使用する場合がある。

しかしながら、有限のビット数の出力データ（角速度）の積分処理を行うと、積分誤差が生じて、積分処理結果（角度）に誤差が生じてしまう。

この場合に、検出装置２０が高いビット数のデータを出力すれば、処理部５２０での積分処理結果の積分誤差を低減することができるが、それには限界がある。また、処理部５２０はマイコン等で実現されるため、処理できるデータのビット数にも制約がある。例えば処理部５２０が１６ビットのマイコンである場合には、例えば２４ビットの角速度データの下位８ビットが切り捨てられ、１６ビットの角速度データが処理部５２０に出力される。処理部５２０は、この１６ビットの角速度データの積分処理を行うことになるため、積分結果値である角度データには誤差が生じてしまう。

また、従来では、外部の処理部５２０が、デジタル信号処理部１１０（検出回路６０）の出力タイミング（デジタルフィルター処理の、Ａ／Ｄ変換回路のサンプリングレート）に同期して、角速度データを取り込む必要があるという問題があった。例えば、データ落ちが生じることなく角速度データを取り込み続ける必要があるたため、処理部５２０の処理が角速度データの取り込み処理に占有され、処理部５２０の処理効率が低下し、他の処理に支障が生じてしまうという問題があった。

そこで図１５では、処理部５２０が出力データＰＱを積分処理した場合に生じる積分誤差を低減するための補正処理を、検出装置２０側で行う。例えばデジタル信号処理部１１０は、ｍ＝２４ビットの検出データＰＩを出力する。そして補正部１２０は、この２４ビットの検出データＰＩに対して上記の積分誤差低減用の補正処理を行う。例えば２４ビットの精度で当該補正処理を行う。そして補正処理により得られたデータを、例えばｎ＝１６ビットの出力データＰＱとして出力する。具体的には補正処理後の２４ビットの検出データＰＩの下位８ビットを小数部として扱い、小数部等の切り捨て処理を行って、１６ビットの出力データＰＱとして出力する。

そして、後段の処理部５２０は、この１６ビットの出力データＰＱの積分処理を行って、例えば角度データを求める。このとき、この１６ビットの出力データＰＱに対しては、積分誤差低減用の補正処理が施されている。従って、出力データＰＱである角速度データを積分処理することで得られる角度データの積分誤差による精度の低下を防止できる。例えば２４ビットの分解能で積分処理を行った場合と同等の精度の角度データを得ることが可能になる。また検出装置２０からは２４ビット（ｍビット）ではなく１６ビット（ｎビット）の出力データＰＱが出力されるため、処理部５２０が例えば１６ビットのマイコンであっても、当該出力データＰＱを受け付けて適正に処理することが可能になる。

例えば本実施形態の比較例の手法として、積分誤差低減用の補正処理を行うことなく、２４ビットの検出データＰＩの小数部の切り捨て処理を行って、１６ビットの出力データＰＱを出力する手法が考えられる。しかしながら、このように単に切り捨て処理だけを行う手法では、後段の処理部５２０が出力データＰＱの積分処理を行った場合に、切り捨て処理による誤差等が蓄積されることで、出力データＰＱの積分処理により得られる積分結果値の精度が低下してしまう。

この点、本実施形態では補正部１２０が、２４ビットの検出データＰＩに対して、例えば２４ビットの精度で積分誤差低減用の補正処理を行い、補正処理後の検出データＰＩに対して切り捨て処理を行って、１６ビットの出力データＰＱを出力する。従って、後段の処理部５２０が、出力データＰＱの積分処理を行った場合に、切り捨て処理による誤差等が蓄積されてしまうことが防止され、積分結果値の精度を向上できるようになる。

また本実施形態では補正部１２０は、出力データＰＱの読み出し要求があった場合に、補正処理後のデータを出力データＰＱとして出力すると共に、検出データＰＩに対する出力データＰＱの誤差の積分処理を行い、積分処理の積分結果値を保持する。即ち、処理部５２０は、デジタル信号処理部１１０の出力タイミング（出力レート）に同期して出力データＰＱを取り込むのではなく、検出装置２０に対して出力データＰＱの読み出し要求を行う。すると、検出装置２０のレジスター１８２に保持されていた出力データＰＱが、インターフェース部１８４を介して、処理部５２０に出力される。具体的にはインターフェース部１８４は、例えばＳＰＩ（Serial Peripheral Interface）等のシリアルインターフェースにより、処理部５２０との通信を行う。そして処理部５２０がレジスター１８２へのアクセスを行うと、このシリアルインターフェースの通信により、出力データＰＱが処理部５２０に取り込まれる。

このとき、補正部１２０は、検出データＰＩに対する出力データＰＱの誤差の積分処理を行い、積分処理により得られる積分結果値を内部レジスターに保持する。ここで検出データＰＩに対する出力データＰＱの誤差は、例えば検出データＰＩと出力データＰＱの差分値である。積分結果値は、この誤差（差分値）を積分処理することで得られる値であり、積分値そのものでもよいし、積分値と等価な値（例えば積分値を定数倍した値）であってもよい。

そして補正部１２０は、内部レジスターに保持された積分結果値（誤差の積分値）に基づいて、出力データＰＱの次の読み出し要求時における補正処理を行う。例えば第１の読み出し要求時において保持された積分結果値を用いて、次の第２の読み出し要求のための補正処理を行う。具体的には補正部１２０は、内部レジスターに保持された積分結果値との比較処理を行い、比較処理の結果値を検出データＰＩに対して加算処理する。例えば積分結果値が所与の値以上と判定された場合には、比較処理の結果値として第１の値（例えば「１」）を検出データＰＩに対して加算処理する。一方、積分結果値が所与の値よりも小さいと判定された場合には、比較処理の結果値として第２の値（例えば「０」）を検出データＰＩに対して加算処理する。即ち、積分結果値が所与の値以上か否かに応じて異なる値が検出データＰＩに加算処理される。加算処理は、加算そのものであってもよいし、加算と等価な処理であってもよい。

そして補正部１２０は、加算処理後の検出データの小数部の切り捨て処理を行って、出力データＰＱを出力する。即ち、切り捨て処理後のデータを出力データＰＱとして出力する。

このように本実施形態では、デジタル信号処理部１１０の出力タイミング（出力レート、サンプリングレート）に同期して出力データＰＱが読み出されるのではなく、処理部５２０から読み出し要求が行われたことを条件に、検出装置２０から出力データＰＱが読み出される。

具体的には図１６に示すように、デジタル信号処理部１１０からはＡ１、Ａ２、Ａ３、Ａ４、Ａ５、Ａ６、Ａ７、Ａ８の出力タイミングで検出データＰＩが出力される。これらのＡ１〜Ａ８の出力タイミングは、デジタル信号処理部１１０のデジタルフィルター処理のサンプリングタイミングで決まるタイミングである。

そして図１６では、Ｂ１、Ｂ２、Ｂ３、Ｂ４に示すように処理部５２０から読み出し要求ＲＤＲＥＱが出されている。Ｂ１、Ｂ２、Ｂ４、Ｂ４の読み出し要求ＲＤＲＥＱのタイミングは、デジタル信号処理部１１０からの検出データＰＩのＡ１〜Ａ８に示す出力タイミングとは非同期である。そしてＢ１、Ｂ２、Ｂ４、Ｂ４の読み出し要求ＲＤＲＥＱにより、Ｃ１、Ｃ２、Ｃ３、Ｃ４に示すように出力データＰＱが出力されて、外部の処理部５２０により取得される。

即ち、インターフェース部１８４は、デジタル信号処理部１１０の検出データＰＩの出力タイミング（Ａ１〜Ａ８）とは非同期で、出力データＰＱを外部に出力することになる（Ｃ１〜Ｃ４）。別の言い方をすれば、デジタル信号処理部１１０のデジタルフィルター処理のサンプリングレートでサンプリングされた検出データＰＩ（Ａ１〜Ａ８）が、リサンプリングされて（Ｃ１、Ｃ２、Ｃ３、Ｃ４）、インターフェース部１８４から処理部５２０に出力されている。

このようにすれば、処理部５２０は、デジタル信号処理部１１０の出力タイミング（Ａ〜Ａ８）に拘束されることなく、自身が所望するタイミングにおいて読み出し要求（Ｂ１〜Ｂ４）を出すことで、自由なタイミング（Ｃ１〜Ｃ４）で出力データＰＱを取り込むことが可能になる。この結果、処理部５２０の処理が出力データＰＱの取り込み処理に占有され、処理部５２０の処理効率が低下してしまうなどの事態を防止できる。

そして、読み出し要求により出力データＰＱが出力されると、そのときの検出データＰＩに対する出力データＰＱの誤差の積分処理が行われて、積分結果値が補正部１２０の内部レジスターに保持される。そして、保持された積分結果値に基づいて、次の読み出し要求時に出力される出力データＰＱについての補正処理が行われる。具体的には、積分結果値と所与の値との比較処理の結果値が検出データＰＩに加算処理されて、小数部の切り捨て処理が行われ、次の読み出し要求時の出力データＰＱとして出力される。これにより、処理部５２０が出力データＰＱの積分処理を行った場合に生じる積分誤差を最小限に抑えることが可能になる。

例えば、第１の読み出し要求（図１６のＢ１）により、第１の検出データＰＩ１（図１６のＡ１）に対応する第１の出力データＰＱ１（図１６のＣ１）が処理部５２０に取り込まれ、次の第２の読み出し要求（Ｂ２）により、第２の検出データＰＩ２（Ａ３）に対応する第２の出力データＰＱ２（Ｃ２）が処理部５２０に取り込まれたとする。

この場合に、第１の検出データＰＩ１（Ａ１）に対する第１の出力データＰＱ１（Ｃ１）の誤差の積分処理が行われ、積分結果値が補正部１２０の内部レジスターに保持される。そして、保持された積分結果値に基づく補正処理が第２の検出データＰＩ２（Ａ３）に対して行われて、次の第２の読み出し要求時（Ｂ２）には、当該補正処理が施された第２の出力データＰＱ２（Ｃ２）が出力される。即ち、第２の出力データＰＱ２には、前回（第１の読み出し要求時）までの誤差の積分結果値が反映されている。従って、処理部５２０が、第１、第２の出力データＰＱ１、ＰＱ２により積分処理を行った場合に、その積分処理の誤差が最小限に抑えられるようになる。

以上のように図１６では、処理部５２０は自由なタイミングで出力データＰＱを取り込むことができると共に、出力データＰＱを積分処理したときの誤差も最小限に抑えることができる。出力データＰＱがジャイロにおける角速度データである場合には、処理部５２０は、２４ビット（ｍビット）よりも低いビット数の１６ビット（ｎビット）の角速度データを、自由なタイミングで検出装置２０から取り込んで積分処理を行い、高い精度で角度データを求めることができる。なお、出力データＰＱは角速度データには限定されず、他の物理量データであってもよい。

ところで、図１６では、デジタルフィルター処理のサンプリングタイミングであるＡ１〜Ａ８のタイミングで、デジタル信号処理部１１０から出力された検出データＰＩが、Ｂ１、Ｂ２、Ｂ３、Ｂ４のタイミングでリサンプリングされて、出力データＰＱとして処理部５２０に出力されている。

そして、このようなリサンプリングが行われると、不要信号の高調波成分が所望信号の信号帯域に折り返し、出力データＰＱに対して、折り返しに起因する誤差が生じるおそれがある。特に、離調周波数の不要信号のレベルは比較的大きいため、離調周波数の成分が、減衰されずにそのまま信号帯域に折り返してしまうと、問題になる。

この点、本実施形態では、デジタル信号処理部１１０が、離調周波数の成分を十分に減衰させるＢＥＦの処理を行っている。従って、図１６に示すようなリサンプリングが行われた場合にも、折り返しによる悪影響を最小限に抑えることができる。従って、処理部５２０による自由なタイミングでの出力データＰＱの取り込みと、リサンプリングによる折り返しの悪影響の低減とを両立して実現できる。

８．多軸ジャイロセンサー
図１７に本実施形態の検出装置２０の変形例を示す。図１７は、複数の軸回りでの回転角速度の検出を行う多軸ジャイロセンサーの検出装置２０の構成例である。この構成例の検出装置２０は、複数の振動子１０-1、１０-2、１０-3の駆動及び検出を行う。ここで、例えば、振動子１０-1（第１の振動子）は、第１の軸（例えばＸ軸）の回りでの回転角速度を検出するための振動子であり、振動子１０-2（第２の振動子）は、第２の軸（例えばＹ軸）の回りでの回転角速度を検出するための振動子である。また振動子１０-3（第３の振動子）は第３の軸（例えばＺ軸）の回りでの回転角速度を検出するための振動子である。

そして図１７では、振動子１０-1用の駆動回路３０-1、検出回路６０-1と、振動子１０-2用の駆動回路３０-2、検出回路６０-2とが設けられる。また振動子１０-3用の駆動回路３０-3、検出回路６０-3が設けられる。なお、図１７は、振動子が３つの場合の例であるが、振動子が２つの場合には、振動子１０-3用の駆動回路３０-3、検出回路６０-3の構成は不要となる。

振動子１０-1用の駆動回路３０-1（第１の駆動回路）は、振動子１０-1からのフィードバック信号ＤＩ１（第１のフィードバック信号）を受け、駆動信号ＤＱ１を出力して、振動子１０-1を駆動する。検出回路６０-1（第１の検出回路）は、振動子１０-1からの信号ＩＱ１１、ＩＱ１２に基づいて検出処理を行い、検出データ（第１の検出データ）をデジタル信号処理部１１０に出力する。この検出データは、検出回路６０-1のＡ／Ｄ変換回路１００-1によりアナログからデジタルに変換されたデータである。

振動子１０-2用の駆動回路３０-2（第２の駆動回路）は、振動子１０-2からのフィードバック信号ＤＩ２（第２のフィードバック信号）を受け、駆動信号ＤＱ２を出力して、振動子１０-2を駆動する。検出回路６０-2（第２の検出回路）は、振動子１０-2からの信号ＩＱ２１、ＩＱ２２に基づいて検出処理を行い、検出データ（第２の検出データ）をデジタル信号処理部１１０に出力する。この検出データは、検出回路６０-2のＡ／Ｄ変換回路１００-2によりアナログからデジタルに変換されたデータである。

振動子１０-3用の駆動回路３０-3（第３の駆動回路）は、振動子１０-3からのフィードバック信号ＤＩ３（第３のフィードバック信号）を受け、駆動信号ＤＱ３を出力して、振動子１０-3を駆動する。検出回路６０-3（第３の検出回路）は、振動子１０-3からの信号ＩＱ３１、ＩＱ３２に基づいて検出処理を行い、検出データ（第３の検出データ）をデジタル信号処理部１１０に出力する。この検出データは、検出回路６０-3のＡ／Ｄ変換回路１００-3によりアナログからデジタルに変換されたデータである。

なお駆動回路３０-1、３０-2、３０-3、検出回路６０-1、６０-2、６０-3の詳細な構成及び動作は、図２等の駆動回路３０、検出回路６０と同様であるため、詳細な説明を省略する。

デジタル信号処理部１１０は、検出回路６０-1、６０-2、６０-3からの検出データ（第１、第２、第３の検出データ）を受け、各軸ごとのデジタル信号処理（ＢＥＦ処理等）を行う。クロック信号生成回路１５０は、例えばＣＲ発振回路等によりクロック信号（クロック信号及びその分周信号）を生成し、デジタル信号処理部１１０やＡ／Ｄ変換回路１００-1、１００-2、１００-3の動作クロック信号として供給する。

多軸ジャイロセンサーでは、いわゆる軸間干渉が問題になる。このため本実施形態では、各軸の振動子１０-1、１０-2、１０-3の振動（発振）の周波数を異ならせている。具体的には、駆動回路３０-1は、振動子１０-1を駆動側共振周波数ｆｄ１（例えば１００ｋＨｚ）で駆動する。駆動回路３０-2は、振動子１０-2を駆動側共振周波数ｆｄ２（例えば１１０ｋＨｚ）で駆動する。駆動回路３０-3は、振動子１０-3を駆動側共振周波数ｆｄ３（例えば１２０ｋＨｚ）で駆動する。このように、各軸に対応する各振動子１０-1、１０-2、１０-3の駆動（振動）の周波数を異ならせることで、軸間干渉により生じる悪影響を抑制している。

しかしながら、各軸に対応する振動子１０-1、１０-2、１０-3を設け、その振動の周波数を異ならせると、振動子１０-1、１０-2、１０-3の離調周波数についても異なった特性（中心周波数、バラツキ）になってしまうおそれがある。

そこで本実施形態では、デジタル信号処理部１１０が各振動子１０-1、１０-2、１０-3ごとに、周波数特性（中心周波数、半値周波数等）が異なるＢＥＦ処理を行う。具体的には、デジタル信号処理部１１０は、振動子１０-1の駆動側共振周波数ｆｄ１と検出側駆動周波数ｆｓ１との差に対応する離調周波数Δｆ１＝｜ｆｄ１−ｆｓ１｜の成分を減衰する第１のＢＥＦの処理を、検出回路６０-1からの検出データに対して行う。またデジタル信号処理部１１０は、振動子１０-2の駆動側共振周波数ｆｄ２と検出側駆動周波数ｆｓ２との差に対応する離調周波数Δｆ２＝｜ｆｄ２−ｆｓ２｜の成分を減衰する第２のＢＥＦの処理を、検出回路６０-2からの検出データに対して行う。この第２のＢＥＦの処理は、第１のＢＥＦの処理とは周波数特性が異なる処理である。またデジタル信号処理部１１０は、振動子１０-3の駆動側共振周波数ｆｄ３と検出側駆動周波数ｆｓ３との差に対応する離調周波数Δｆ３＝｜ｆｄ３−ｆｓ３｜の成分を減衰する第３のＢＥＦの処理を、検出回路６０-3からの検出データに対して行う。この第３のＢＥＦの処理は、第１及び第２のＢＥＦの処理とは周波数特性が異なる処理である。このようにデジタル信号処理部１１０は、振動子１０-1と振動子１０-2とで、周波数特性が異なるＢＥＦ処理を行う。また振動子１０-1及び１０-2と、振動子１０-3とで、周波数特性が異なるＢＥＦ処理を行う。

例えば記憶部１１６は、ＢＥＦの周波数特性を設定するフィルター係数の情報を記憶している。具体的には記憶部１１６は、第１のＢＥＦの周波数特性を設定する第１のフィルター係数の情報と、第２のＢＥＦの周波数特性を設定する第２のフィルター係数の情報を記憶する。また記憶部１１６は、第３のＢＥＦの周波数特性を設定する第３のフィルター係数の情報を記憶する。

第１のフィルター係数は、振動子１０-1の離調周波数ｆｄ１の特性に対応する係数であり、離調周波数ｆｄ１を減衰させる周波数特性（中心周波数、半値周波数等）を有するＢＥＦを構成するための係数（ａ１、ａ２、ｂ１、ｋ）である。第２のフィルター係数は、振動子１０-2の離調周波数ｆｄ２の特性に対応する係数であり、離調周波数ｆｄ２を減衰させる周波数特性を有するＢＥＦを構成するための係数である。第３のフィルター係数は、振動子１０-3の離調周波数ｆｄ３の特性に対応する係数であり、離調周波数ｆｄ３を減衰させる周波数特性を有するＢＥＦを構成するための係数である。

そしてデジタル信号処理部１１０は、振動子１０-1についての処理を行う場には、記憶部１１６から第１のフィルター係数の情報を読み出し、検出回路６０-1（Ａ／Ｄ変換回路１００-1）からの検出データに対して、第１のフィルター係数が設定されたＢＥＦを用いたフィルター処理を行う。またデジタル信号処理部１１０は、振動子１０-2についての処理を行う場には、記憶部１１６から第２のフィルター係数の情報を読み出し、検出回路６０-2（Ａ／Ｄ変換回路１００-2）からの検出データに対して、第２のフィルター係数が設定されたＢＥＦを用いたフィルター処理を行う。振動子１０-3についての処理も同様である。

このようにすれば、振動子１０-1、１０-2、１０-3の振動の周波数（駆動側共振周波数）が異なり、離調周波数の特性が異なる場合にも、適正な周波数特性のＢＥＦにより、離調周波数の成分を十分に減衰することができる。従って、軸間干渉の低減と、離調周波数の不要信号の除去とを両立して実現することが可能なる。

例えば、本実施形態の比較例として、アナログフィルター（アナログのローパスフィルターやバンドパスフィルター）で離調周波数の不要信号を除去する手法も考えられる。しかしながら、この手法では、図１７のような多軸ジャイロセンサーにおいて、軸間干渉の抑制のために各振動子の振動の周波数を異ならせた場合に、各振動子に対応して個別に設計されたアナログフィルターを用意する必要があり、設計や製品管理等が煩雑になるとい問題がある。

これに対して本実施形態では、デジタルフィルターであるＢＥＦにより離調周波数の成分を減衰している。従って、図１７のような多軸ジャイロセンサーで各振動子の振動の周波数を異ならせた場合にも、記憶部１１６に記憶されるフィルター係数の情報を適宜設定することで、これに対応できるという利点がある。

９．検出回路
図１８に検出回路６０の詳細な構成例を示す。図１８は全差動スイッチングミキサー方式の検出回路６０の例である。

検出回路６０は、第１、第２のＱ／Ｖ変換回路６２、６４、第１、第２のゲイン調整アンプ７２、７４、スイッチングミキサー８０、第１、第２のフィルター９２、９４、Ａ／Ｄ変換回路１００を含む。なお、検出回路６０の構成は図１８に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

Ｑ／Ｖ変換回路６２、６４（電荷−電圧変換回路）には振動子１０からの差動の第１、第２の検出信号ＩＱ１、ＩＱ２が入力される。そしてＱ／Ｖ変換回路６２、６４は振動子１０で発生した電荷（電流）を電圧に変換する。これらのＱ／Ｖ変換回路６２、６４は帰還抵抗を有する連続型の電荷−電圧変換回路である。

ゲイン調整アンプ７２、７４は、Ｑ／Ｖ変換回路６２、６４の出力信号ＱＡ１、ＱＡ２をゲイン調整して増幅する。ゲイン調整アンプ７２、７４は、いわゆるプログラマブルゲインアンプであり、設定されたゲインで信号ＱＡ１、ＱＡ２を増幅する。例えばＡ／Ｄ変換回路１００の電圧変換範囲に適合する振幅の信号に増幅する。

スイッチングミキサー８０は、駆動回路３０からの同期信号ＳＹＣに基づいて差動の同期検波を行うミキサーである。具体的にはスイッチングミキサー８０では、ゲイン調整アンプ７２の出力信号ＱＢ１が第１の入力ノードＮＩ１に入力され、ゲイン調整アンプ７４の出力信号ＱＢ２が第２の入力ノードＮＩ２に入力される。そして駆動回路３０からの同期信号ＳＹＣにより差動の同期検波を行って、差動の第１、第２の出力信号ＱＣ１、ＱＣ２を第１、第２の出力ノードＮＱ１、ＮＱ２に出力する。このスイッチングミキサー８０により、前段の回路（Ｑ／Ｖ変換回路、ゲイン調整アンプ）が発生したノイズ（１／ｆノイズ）などの不要信号が高周波帯域に周波数変換される。また、コリオリ力に応じた信号である所望信号が直流信号に落とし込まれる。

フィルター９２には、スイッチングミキサー８０の第１の出力ノードＮＱ１からの第１の出力信号ＱＣ１が入力される。フィルター９４には、スイッチングミキサー８０の第２の出力ノードＮＱ２からの第２の出力信号ＱＣ２が入力される。これらのフィルター９２、９４は、例えば不要信号を除去（減衰）して所望信号を通過させる周波数特性を有するローパスフィルターである。例えばスイッチングミキサー８０により高周波帯域に周波数変換された１／ｆノイズ等の不要信号は、フィルター９２、９４により除去される。またフィルター９２、９４は、例えばパッシブ素子で構成されるパッシブフィルターである。即ち、フィルター９２、９４としては、演算増幅器を用いずに、抵抗素子やキャパシターなどのパッシブ素子で構成されるパッシブフィルターを採用できる。

Ａ／Ｄ変換回路１００は、フィルター９２からの出力信号ＱＤ１とフィルター９４からの出力信号ＱＤ２を受けて、差動のＡ／Ｄ変換を行う。具体的には、Ａ／Ｄ変換回路１００は、フィルター９２、９４をアンチエイリアシング用のフィルター（前置きフィルター）として、出力信号ＱＤ１、ＱＤ２のサンプリングを行ってＡ／Ｄ変換を行う。そして本実施形態では、フィルター９２からの出力信号ＱＤ１及びフィルター９４からの出力信号ＱＤ２は、アクティブ素子を介さずにＡ／Ｄ変換回路１００に入力される。

Ａ／Ｄ変換回路１００としては、例えばデルタシグマ型や逐次比較型などの種々の方式のＡ／Ｄ変換回路を採用できる。デルタシグマ型を採用する場合には、例えば１／ｆノイズ低減のためのＣＤＳ（Correlated double sampling）やチョッパーの機能などを有し、例えば２次のデルタシグマ変調器などにより構成されるＡ／Ｄ変換回路を用いることができる。また逐次比較型を採用する場合には、例えばＤＡＣの素子バラツキよるＳ／Ｎ比の劣化を抑制するＤＥＭ（Dynamic Element Matching）の機能などを有し、容量ＤＡＣ及び逐次比較制御ロジックにより構成されるＡ／Ｄ変換回路を用いることができる。

ＤＳＰ部１１０は、各種のデジタル信号処理を行う。例えばＤＳＰ部１１０は、所望信号のアプリケーションに応じた帯域制限のデジタルフィルター処理や、Ａ／Ｄ変換回路１００等により発生したノイズを除去するデジタルフィルター処理を行う。また、ゲイン補正（感度調整）、オフセット補正などのデジタル補正処理を行う。

図１８の検出装置２０では、全差動スイッチングミキサー方式を採用している。この全差動スイッチングミキサー方式によれば、Ｑ／Ｖ変換回路６２、６４やゲイン調整アンプ７２、７４で発生した１／ｆノイズ等は、スイッチングミキサー８０での周波数変換とフィルター９２、９４によるローパスフィルター特性により除去される。そしてゲイン調整アンプ７２、７４とＡＤ変換回路１００の間には、ゲインは稼げないが１／ｆノイズが発生しないスイッチングミキサー８０や、低ノイズのパッシブ素子により構成されるフィルター９２、９４が設けられる構成となっている。従って、Ｑ／Ｖ変換回路６２、６４やゲイン調整アンプ７２、７４で発生したノイズが除去されると共に、スイッチングミキサー８０やフィルター９２、９４が発生するノイズも最小限に抑えられるため、低ノイズの状態の信号ＱＤ１、ＱＤ２をＡ／Ｄ変換回路１００に入力して、Ａ／Ｄ変換できるようになる。しかも、信号ＱＤ１、ＱＤ２を差動信号としてＡ／Ｄ変換できるため、シングルエンドの信号でＡ／Ｄ変換する場合に比べて、Ｓ／Ｎ比を更に向上できるようになる。

なお本実施形態の検出装置２０は図１８に示すような全差動スイッチングミキサー方式の構成には限定されない。例えば離散型Ｑ／Ｖ変換回路と当該離散型Ｑ／Ｖ変換回路にダイレクトに接続されるＡ／Ｄ変換回路からなるダイレクトサンプリング方式の構成など、種々の構成を採用できる。

図１９に本実施形態の検出装置２０を含む移動体の例を示す。本実施形態の検出装置２０は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図１９は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、振動子１０と検出装置２０を有するジャイロセンサー５１０（センサー）が組み込まれている。ジャイロセンサー５１０は車体２０７の姿勢を検出することができる。ジャイロセンサー５１０の検出信号は車体姿勢制御装置２０８に供給されることができる。車体姿勢制御装置２０８は例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪２０９のブレーキを制御したりすることができる。その他、こういった姿勢制御は二足歩行ロボットや航空機、ヘリコプター等の各種の移動体において利用されることができる。姿勢制御の実現にあたってジャイロセンサー５１０は組み込まれることができる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（センサー、物理量等）と共に記載された用語（ジャイロセンサー、角速度等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、検出装置やセンサーや電子機器や移動体の構成、振動子の構造等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０ 振動子、２０ 検出装置、３０ 駆動回路、３２ 増幅回路、
４０ ゲイン制御回路、５０ 駆動信号出力回路、５２ 同期信号出力回路、
６０ 検出回路、６２、６４ Ｑ／Ｖ変換回路、７２、７４ ゲイン調整アンプ、
８０ スイッチングミキサー、９２、９４ フィルター、１００ Ａ／Ｄ変換回路、
１１０ デジタル信号処理部、１１２ 帯域制限ＬＰＦ部、１１４ ＢＥＦ部、
１１６ 記憶部、１２０ 補正部、１５０ クロック信号生成回路、
１８２ レジスター、１８４ インターフェース部、
２０６ 自動車 ２０７ 車体、２０８ 車体姿勢制御装置、２０９ 車輪、
５００ 電子機器、５１０ ジャイロセンサー、５２０ 処理部、５３０ メモリー、
５４０ 操作部、５５０ 表示部

Claims (11)

1. 振動子からのフィードバック信号を受けて、前記振動子を駆動する駆動回路と、
   前記振動子からの信号に基づいて検出処理を行い、検出データを出力する検出回路と、
   前記検出回路からの前記検出データに対してデジタルフィルター処理を行うデジタル信号処理部と、
   を含み、
   前記デジタル信号処理部は、
   前記振動子の駆動側共振周波数ｆｄと検出側共振周波数ｆｓとの差に対応する離調周波数Δｆ＝｜ｆｄ−ｆｓ｜の成分を減衰するバンドエリミネーションフィルターの処理を、前記検出データに対して行い、
   前記デジタル信号処理部は、バンドエリミネーションフィルター部を含み、
   前記バンドエリミネーションフィルター部は、
   入力データ、出力データのいずれかと、前記バンドエリミネーションフィルターの複数のフィルター係数のいずれかとの乗算を行う乗算器と、
   前記乗算器の乗算結果データを記憶する乗算結果用のレジスターと、
   加算結果用の第１、第２のレジスターと、
   前記入力データ、前記乗算結果用のレジスターの値のいずれかと、前記入力データ、前記第１のレジスターの値、前記第２のレジスターの値のいずれかとの加算を行い、加算結果データを前記第１、第２のレジスターに出力する加算器と、
   を含むことを特徴とする検出装置。
2. 請求項１に記載の検出装置において、
   前記バンドエリミネーションフィルターの周波数特性を設定するフィルター係数の情報を記憶する記憶部を含むことを特徴とする検出装置。
3. 請求項２に記載の検出装置において、
   前記記憶部は、
   各フィルター係数が複数の振動子の各振動子に対応する複数のフィルター係数の情報を記憶することを特徴とする検出装置。
4. 請求項１乃至３のいずれか一項に記載の検出装置において、
   前記デジタル信号処理部は、
   カットオフ周波数が可変となる帯域制限のローパスフィルターの処理を行い、
   前記ローパスフィルターの前記カットオフ周波数の可変範囲をｆｃａ〜ｆｃｂとし、前記バンドエリミネーションフィルターの中心周波数をｆｍとした場合に、ｆｃａ＜ｆｍ＜ｆｃｂであることを特徴とする検出装置。
5. 請求項１乃至４のいずれか一項に記載の検出装置において、
   前記デジタル信号処理部からの前記デジタルフィルター処理後の前記検出データに対して補正処理を行い、前記補正処理により得られたデータである出力データを出力する補正部と、
   前記デジタル信号処理部の前記検出データの出力タイミングとは非同期で、前記補正部からの前記出力データを外部に出力するインターフェース部を含むことを特徴とする検出装置。
6. 第１の軸回りでの回転角速度を検出するための第１の振動子からの第１のフィードバック信号を受けて、前記第１の振動子を第１の駆動側共振周波数ｆｄ１で駆動する第１の駆動回路と、
   前記第１の振動子からの信号に基づいて検出処理を行い、第１の検出データを出力する第１の検出回路と、
   第２の軸回りでの回転角速度を検出するための第２の振動子からの第２のフィードバック信号を受けて、前記第２の振動子を前記第１の駆動側共振周波数ｆｄ１とは異なる第２の駆動側共振周波数ｆｄ２で駆動する第２の駆動回路と、
   前記第２の振動子からの信号に基づいて検出処理を行い、第２の検出データを出力する第２の検出回路と、
   前記第１の検出データ及び前記第２の検出データに対してデジタルフィルター処理を行うデジタル信号処理部と、
   を含み、
   前記デジタル信号処理部は、
   前記第１の振動子の前記駆動側共振周波数ｆｄ１と検出側駆動周波数ｆｓ１との差に対応する第１の離調周波数Δｆ１＝｜ｆｄ１−ｆｓ１｜の成分を減衰する第１のバンドエリミネーションフィルターの処理を前記第１の検出データに対して行い、
   前記第１のバンドエリミネーションフィルターの処理とは周波数特性が異なり、前記第２の振動子の前記駆動側共振周波数ｆｄ２と検出側駆動周波数ｆｓ２との差に対応する第２の離調周波数Δｆ２＝｜ｆｄ２−ｆｓ２｜の成分を減衰する第２のバンドエリミネーションフィルターの処理を前記第２の検出データに対して行い、
   前記デジタル信号処理部は、バンドエリミネーションフィルター部を含み、
   前記バンドエリミネーションフィルター部は、
   入力データ、出力データのいずれかと、前記バンドエリミネーションフィルターの複数のフィルター係数のいずれかとの乗算を行う乗算器と、
   前記乗算器の乗算結果データを記憶する乗算結果用のレジスターと、
   加算結果用の第１、第２のレジスターと、
   前記入力データ、前記乗算結果用のレジスターの値のいずれかと、前記入力データ、前記第１のレジスターの値、前記第２のレジスターの値のいずれかとの加算を行い、加算結果データを前記第１、第２のレジスターに出力する加算器とを、
   含むことを特徴とする検出装置。
7. 請求項６に記載の検出装置において、
   前記第１のバンドエリミネーションフィルターの周波数特性を設定する第１のフィルター係数の情報と、前記第２のバンドエリミネーションフィルターの周波数特性を設定する第２のフィルター係数の情報を記憶する記憶部を含むことを特徴とする検出装置。
8. 請求項１乃至５のいずれか一項に記載の検出装置と、
   前記振動子と、
   を含むことを特徴とするセンサー。
9. 請求項６又は７に記載の検出装置と、
   前記第１の振動子と、
   前記第２の振動子と、
   を含むことを特徴とするセンサー。
10. 請求項１乃至７のいずれか一項に記載の検出装置を含むことを特徴とする電子機器。
11. 請求項１乃至７のいずれか一項に記載の検出装置を含むことを特徴とする移動体。