JP5922102B2 - 直角位相除去を有する速度センサ - Google Patents

Description

本発明は、センサに関する。より詳細には、限定されることなく、高レベルの直角位相除去が可能な慣性センサ、例えば加速度計、ジャイロスコープなどのセンサに関し、そのようなセンサの信号チャネルにおける誤差を最小化する。

多くのタイプの慣性センサが知られている。ＭＥＭＳタイプのリングを組み込んだ角速度センサが知られており、そのような例は、例えば、ＧＢ２３２２１９６に見ることができる。そのような角速度センサにおいて、振動する平面的なリングまたはフープ（ｈｏｏｐ）状の構造体が開示されている。リング状の構造体は、回転速度、直線加速度および角加速度を検出するために、適切な支持取り付け台によって空中につり下げられている。回転速度は、コリオリ（Coriolis force）力によって結合される振動を検出することによって検知され、直線加速度と角加速度は、取り付け台内のリングまたはフープ状の構造体全体の横方向、垂直方向およびロッキング運動によって検知される。

９０°において、要求される速度信号（１°／ｓ未満）に対して、１０００°／ｓを超える高レベルの直角位相バイアスが機械式ＭＥＭＳジャイロスコープに存在し、高価な機械的なトリミングなしには容易には低減されない。このことは、０．０５°未満の復調器の位相精度と等価な、約６０ｄＢまたはそれを超える高レベルの直角位相除去を有する、ＭＥＭＳジャイロスコープの２次チャネルを必要とする。さらに、高レベルの望ましくない直角位相信号により、２次チャネル内の復調回路は、高レベルの非常に短い時間での電圧の著しく速い変化（ｄｖ／ｄｔ）を受ける。

これらの課題を解決し、正確なシステムを生成するためには、高性能な回路、非常に正確な位相、高帯域および速いスルーレートを使用することが必要である。このことは、センサのコストとサイズを増大させる可能性がある。

本発明により、１次素子と２次素子を有するリング型センサを備える角速度センサが提供され、このセンサは、前記１次素子と２次素子に接続された１次チャネルと２次チャネルをさらに備え、１次チャネルは、１次素子内で共振振動を始動および維持する１次ドライバ手段を備え、２次チャネルは、センサの動きに応じて２次素子によって生成される信号を検出するための検出手段を備え、検出手段は、差動増幅器と、センサの動きに応じて出力信号を生成する同期検出器を有し、２次チャネルが、２次チャネル信号における直角位相除去を改善するための手段をさらに備え、前記手段が、同期検出器、受動および能動フィルタ、ならびにデシメータを含む一連の回路を備え、前記出力信号をこの一連の回路を通過させ、それによって高レベルの直角位相信号を抑制する。

本発明により、同期検出器を使用して信号を検出し、受動フィルタリング手段を使用して信号をフィルタし、能動フィルタリング手段を使用して信号をフィルタし、信号のいかなる残留直角位相成分をも抑制するように信号をデシメート（decimate）し、さらに能動フィルタの出力からのオフセットを平均化するステップを含む、ＭＥＭＳ角速度センサの２次チャネル信号内の直角位相除去を低減する方法がさらに提供される。

このように、２次チャネル信号は、全体として８８ｄＢの領域の抑制を実現するように組み合わさる数多くの段を有するため修正されるが、段を適切に変えることによって、様々なレベルの抑制が達成されうる。さらに、利用されるアーキテクチャは、様々な段の要求される性能を最小化するように設計され、要求される位相精度を低減し、要求される帯域幅を低減し、要求されるスルーレートを低減し、したがって、電流消費を低減する。このように、高レベルの直角位相除去を有するセンサが、比較的低い性能の回路を使用して生成される。

次に、本発明が、添付図面を参照して説明される。

高レベルの直角位相除去を低減することができる回路を含む、本発明の一形態による角度センサの概略図である。

図１に示されるように、角速度センサのＭＥＭＳリング構造体１は、共通軸のまわりに延在する内側周辺部（inner）２および外側周辺部（outer）３、駆動部ならびに差動で動作するピックオフ部を備える。センサを支持体（図示せず）上で振動させる圧電１次駆動手段４が設けられている。支持体は、センサを支持し、センサが圧電１次駆動手段の入力に応じて、実質的に不減衰振動モードで振動することができるように複数の弾性支持体梁（図示せず）を含んでよい。これによって、共振器がセンサを含むシステムの回転速度に応じて支持手段に対して動くことができる。

一連の信号６がセンサから入力される検出回路５が設けられている。センサによって出力される信号は、１次ピックオフ信号６ａと２次ピックオフ信号６ｂを含み、これらの信号が差動形態となるようにトランスデューサ・プレートが配置されている。これらの信号は、センサの第１と第２の部分から出力される。１次ピックオフ差動トランスデューサ信号は、搬送周波数で低雑音の差動の正弦波出力信号を供給するために高レベルの利得を提供する差動の電荷増幅器（１次ピックオフ増幅器）７へ入力される。次いで、この信号は、同期検出器８と適切なフィルタリングを通り、１次ピックオフ増幅器出力が制御された固定レベルにあることを確実するために、ＭＥＭＳに印加される駆動レベルを設定する１次ドライバ回路１に制御信号を供給する。また、１次ピックオフ増幅器７の出力は、同期検出器８にクロックを供給するために、リングの周波数をその固有１次共振周波数にロックする１次位相ロック・ループ（ＰＬＬ）と電圧制御発振器（ＶＣＯ）１０にも印加される。また、１次ピックオフ増幅器７の出力は、信号を２倍に増幅し、差動信号の位相を９０°シフトする１次位相シフト回路１１にも印加される。位相シフト回路１１の出力は、１次ドライバ回路１に印加され、この１次ドライバ回路１が、位相シフト回路１１の差動正弦波出力にＡＧＣ制御信号を掛け合わせて、差動のＭＥＭＳドライバ波形を生成する。

センサの第２の部分の出力６ｂは、２次ピックオフ増幅器１３へ入力される。次いで、２次ピックオフ増幅器１３の出力は、２つの同期検出器１４、１５の入力に接続される。直角位相チャネル同期検出器１４は、直角位相信号の量に比例したベースバンド電圧を生成するために使用される。信号（速度）チャネル同期検出器１５は、一連の回路の組、すなわち、機能ブロックの組合せがピックオフ増幅器の出力の高レベルの直角位相信号を除去するように、速度信号に比例するベースバンド信号を生成するために信号を順次処理するディスクリートの機能ブロックと組み合わせて使用される。

直角位相除去回路は、４つの段を備える。

段１は、同期検出器２０であり、高速のスイッチング時間、したがって正確な同期検出を確実にする簡易なスイッチの組を使用する。高速のスイッチング時間を有する簡易なスイッチを使用することで、非常に簡易で、使用する供給電流を最小としながらも、正確な位相同期検出と非常に低い信号歪みを確実にする。

段２は、受動フィルタ２１であり、簡易な１次のＲＣローパス・フィルタであってよい。同期検出器の出力が、さらなる回路、例えば能動フィルタ２２に印加される前に、受動フィルタによって著しく低減される大きなｄｖ／ｄｔの不連続性を含んでいるため、この段２が必要とされる。能動回路に関連する有限の帯域幅とスルーレートによって、非対称の時間応答となり、したがって直角位相の除去が著しく低減されることになるため、能動フィルタは、大きなｄｖ／ｄｔの不連続性を有する信号を処理するのが困難な場合がある。

段３は、能動フィルタ２２であり、簡易な１次のローパス・フィルタであってよい。このフィルタ２２は、復調処理のいかなる遺物（ａｒｔｅｆａｃｔ）をもさらに減衰し、要求される直流信号レベルをさらに平滑にする。能動フィルタ２２内の演算増幅器は、フリッカ雑音を抑えるためにチョップされ、復調器クロックがサンプリング点と一致しないことを確実にするため、復調器クロックから４５°遅れるように構成される。

段４は、通常、直角位相信号によって生成されるリップルをサンプリングし、このリップルを平均化して零にして、さらに能動フィルタ２２の出力からのオフセットを平均化することによって、信号に残留するいかなる直角位相成分をも抑制するように働くデシメータ段２３である。デシメータ２３は、４倍の搬送周波数のレートでサンプリングし、これらのサンプル値を平均化して搬送周波数のレートで出力を提供する。これにより、復調とフィルタリング段に起因するいかなる搬送周波数成分または２倍の搬送周波数成分をも抑制し、直流オフセットを形成することになるこれらの成分のサブサンプリングを回避する。直角位相信号によって生成されるいかなる残留リップルをも、デシメーション処理によってサンプルされ、除去される。

ここで、４つの段が、より詳細に説明される。

段１において、入力搬送周波数は、簡易なスイッチを用いる正確な位相クロック信号を使用して復調され、直流信号を提供するために平均化することのできる全波整流された正弦波を出力する。いかなる直角位相信号も、復調された出力信号に大きなｄｖ／ｄｔの不連続性を有するリップル信号を生成することになる。この信号は、受動フィルタ２２を通され、このフィルタ２２が全波整流された正弦波の平滑化を開始する。非常に大きな直角位相信号により、復調器からのチョップされた正弦波が大きな電圧の不連続性を有し、このことがこの正弦波を多くの能動回路に対する入力として不適切にするため、復調器と受動フィルタは、能動フィルタ２２の前に置かれる。能動回路の有限の帯域幅とスルーレートは、非対称の時間応答を引き起こし、直角位相の抑制を著しく低下させることになる。受動フィルタをはじめに使用することによってこれらの大きな電圧の不連続をはるかに小さなｄｖ／ｄｔの不連続に変換する。次いで、受動フィルタの出力は、能動ローパス・フィルタへの電流を規定し、この能動ローパス・フィルタは、本質的に、不連続をさらに小さな傾きに低減することができる。ここで、演算増幅器から要求される信号は、まさに小信号応答領域内にあり、復調処理のわずかな遺物でさえ能動フィルタ内の演算増幅器の要求性能を低下させる。直角位相の除去をさらに改善するために、復調器内のスイッチは、中間の線路電圧あたりでバランス抵抗を提供するように設計されている。能動フィルタ２２は、要求される直流信号のさらなる平滑化と後続の回路にインターフェイスするための低出力インピーダンスの両方を提供する。また、能動フィルタ内の演算増幅器は、この段のフリッカ雑音を抑えるためにチョップされ、チョッピングがサンプリング点で起こらないことを確実にするため、復調器クロックから４５°遅れるように構成されている。

次いで、能動フィルタ２２の出力は、デシメータ２３に渡され、このデシメータ２３は、直角位相信号によって生成されたリップルをサンプリングし、これを零に平均化することによって、直角位相の抑制を高め、能動フィルタ２２の出力からのオフセットを平均化する。

デシメータは、４倍の搬送周波数でサンプルし、搬送周波数のレートで平均の出力を提供する。復調信号は、搬送周波数の２倍の周波数を含み、したがって、エイリアシングを回避するために最高周波数の２倍でサンプルされなければならない。４を超える他の乗算係数（８，１６など）が機能するが、さらなる遅延と複雑さが付加されるであろうことが理解されるであろう。この方法を使用することによって、復調器とフィルタリング段に起因するいかなる搬送周波数または２倍の搬送周波数成分をも抑制し、直流オフセットを形成することになるこれらのサブサンプリングを回避する。また、この方法は、いかなる残留する直角位相信号をもゼロにして、チョップされたオフセットとして現われる前段の入力オフセットを平均化する。

このように、大きな直角位相信号の非常に高い抑制が達成される。さらに、能動回路に対して、より低い利得帯域幅、スルーレートおよび電源消費といった低減された性能が要求される。

直角位相除去段である段４の出力は、速度チャネル・プログラム利得増幅器と出力バッファ段２５に入力され、その後でＡＤコンバータ２６へ出力されて、センサの動きに応じて要求される信号を生成する。

上記のスキームが、ＭＥＭＳトランスデューサに対する出力が差動でない場合に使用されうることが理解されるであろう。記載された段の順序は、変えられうるが、記載された順序は、回路要件を最小限にし、最適の直角位相除去を達成することが分かった。

本発明は、上記のタイプの角速度センサに関して記載されているが、本発明は、圧電リングの場合などのセンサに等しく適用することができ、圧電性、容量性、誘導性などの他の形態の変換に同じく適用されることが理解されるであろう。

内部の電極と外部の電極が圧電体にだけ関連していることがさらに理解されるであろう。４５°から１３５°等までの逆位相信号が、誘導性、容量性のピックオフなどの非圧電性ピックオフから得ることができる。

１ ＭＥＭＳリング構造体
２ 内側周辺部
４ １次ドライバ
５ 検出回路
６ａ １次ピックオフ信号
６ｂ ２次ピックオフ信号
７ ＰＰＯ差動増幅器
８ ＡＧＣチャネル
１３ ＳＰＯ差動増幅器
２０ 同期検出器
２１ 受動ローパス・フィルタ
２２ 能動ローパス・フィルタ
２３ デシメータ
２５ 速度チャネル・フィルタ
２６ ＡＤコンバータ

Claims (10)

1. １次素子と２次素子を有するリング型センサを備える角速度センサであって、前記センサが、前記１次素子と２次素子に接続された１次チャネルと２次チャネルをさらに備え、前記１次チャネルが、前記１次素子内で共振振動を始動および維持する１次ドライバ手段を備え、前記２次チャネルが、前記センサの動きに応じて前記２次素子によって生成される信号を検出するための検出手段を備え、前記検出手段が、差動増幅器と前記センサの動きに応じて出力信号を生成する同期検出器を有し、前記２次チャネルが、前記２次チャネルの信号における直角位相除去を改善するための手段をさらに備え、前記手段が、同期検出器を備える第１の段、復調された波形の高速エッジを除去する受動ローパス・フィルタを備える第２の段、入力波形の復調によるリップルをさらに低減する能動ローパス・フィルタを備える第３の段、ならびに直角位相信号の残留成分を除去するデシメータを備える第４の段を含む一連の回路を備え、ＡＤコンバータに出力される前に、前記出力信号を前記一連の回路を通過させ、それによって高レベルの直角位相信号を抑制する、角速度センサ。
2. 前記同期検出器がスイッチを備え、前記スイッチによって、スイッチングが、正確な同期復調を確実にすることができる、請求項１に記載のセンサ。
3. 前記１次素子が、前記リング上の０度、９０度、１８０度および２７０度においてピックオフ部ならびに駆動トランスデューサを備え、前記２次素子が、４５度、１３５度、２２５度および３１５度において備える、請求項１又は２に記載のセンサ。
4. 前記リング上の前記４５度と２２５度の素子により発生する信号が、１３５度と３１５度における信号に対して逆位相である、請求項３に記載のセンサ。
5. 前記１次素子及び前記２次素子が、圧電電極である、請求項１から４のいずれか一項に記載のセンサ。
6. 前記２次チャネルの差動増幅器に印加される前記信号が、それぞれ１８０度位相がずれている、請求項１から５のいずれか一項に記載のセンサ。
7. 前記１次チャネルが、前記リング上の前記１次ピックオフ部から信号を受け取る同期検出器を含み、前記同期検出器の出力が前記１次駆動部にフィードバックされ、ＡＧＣによって振幅を制御され、これによって前記１次チャネルの閉ループ動作を可能とする、請求項１から６のいずれか一項に記載のセンサ。
8. 前記２次チャネルが、開ループ方式で動作し、これによってフィードバックを必要としない、請求項１から７のいずれか一項に記載のセンサ。
9. 前記１次チャネルが、前記１次チャネルの前記周波数をＶＣＯによって制御する位相ロック・ループをさらに備える、請求項１から８のいずれか一項に記載のセンサ。
10. ＡＤコンバータに出力される前に、同期検出器を使用して２次チャネル信号を検出する第１のステップと、復調された波形の高速エッジを除去するために、受動ローパスフィルタリング手段を使用して前記２次チャネル信号をフィルタする第２のステップと、入力波形の復調によるリップルをさらに低減するために、能動ローパスフィルタリング手段を使用して前記２次チャネル信号をフィルタする第３のステップと、前記２次チャネル信号のいかなる残留直角位相成分をも抑制するように前記２次チャネル信号をデシメートする第４のステップと、さらに前記能動フィルタリング手段の前記出力からのオフセットを平均化するステップを含む、ＭＥＭＳ角速度センサの前記２次チャネル信号内の直角位相除去を低減する方法。

Images