以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。例えば以下では、振動子が圧電型の振動子(振動ジャイロ)であり、センサーがジャイロセンサーである場合を例にとり説明するが、本発明はこれに限定されない。例えばシリコン基板などから形成された静電容量検出方式の振動子(振動ジャイロ)や、角速度情報と等価な物理量や角速度情報以外の物理量を検出するセンサー等にも本発明は適用可能である。
1.電子機器、ジャイロセンサー
図1に本実施形態の検出装置20を含むジャイロセンサー510(広義にはセンサー)と、ジャイロセンサー510を含む電子機器500の構成例を示す。なお電子機器500、ジャイロセンサー510は図1の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器500としては、デジタルカメラ、ビデオカメラ、スマートフォン、携帯電話機、カーナビゲーションシステム、ロボット、ゲーム機、時計、健康器具、或いは携帯型情報端末等の種々の機器を想定できる。
電子機器500はジャイロセンサー510と処理部520を含む。またメモリー530、操作部540、表示部550を含むことができる。処理部520(CPU、MPU等)はジャイロセンサー510等の制御や電子機器500の全体制御を行う。また処理部520は、ジャイロセンサー510により検出された角速度情報(広義には物理量)に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、GPS自律航法などのための処理を行う。メモリー530(ROM、RAM等)は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部540はユーザーが電子機器500を操作するためのものであり、表示部550は種々の情報をユーザーに表示する。
ジャイロセンサー510(センサー)は振動子10、検出装置20を含む。図1の振動子10(広義には物理量トランスデューサー)は、水晶などの圧電材料の薄板から形成される音叉型の圧電振動子であり、駆動用振動子11、12と、検出用振動子16、17を有する。駆動用振動子11、12には駆動端子2、4が設けられ、検出用振動子16、17には検出端子6、8が設けられている。
検出装置20は、駆動回路30、検出回路60、デジタル信号処理部110を含む。駆動回路30は、振動子10からのフィードバック信号を受けて、振動子10を駆動する。例えば、駆動回路30は、駆動信号(駆動電圧)を出力して振動子10を駆動する。そして振動子10からフィードバック信号を受け、これにより振動子10を励振させる。
検出回路60は、振動子10からの信号に基づいて検出処理を行い、検出データを出力する。例えば、検出回路60は、駆動信号により駆動される振動子10から検出信号(検出電流、電荷)を受ける。そして検出信号から、振動子10に印加された物理量に応じた所望信号(コリオリ力信号)を検出(抽出)する。
具体的には、駆動回路30からの交流の駆動信号(駆動電圧)が駆動用振動子11の駆動端子2に印加される。すると逆圧電効果によって駆動用振動子11が振動を開始し、音叉振動により駆動用振動子12も振動を開始する。この時、駆動用振動子12の圧電効果によって発生する電流(電荷)が、駆動端子4からフィードバック信号として駆動回路30にフィードバックされる。これにより振動子10を含む発振ループが形成される。
駆動用振動子11、12が振動すると、検出用振動子16、17が図1に示す方向で振動速度vで振動する。すると、検出用振動子16、17の圧電効果によって発生する電流(電荷)が、検出信号(第1、第2の検出信号)として検出端子6、8から出力される。すると、検出回路60は、この振動子10からの検出信号を受け、コリオリ力に応じた信号である所望信号(所望波)を検出する。即ち、検出軸19を中心に振動子10(ジャイロセンサー)が回転すると、振動速度vの振動方向と直交する方向にコリオリ力Fcが発生する。例えば検出軸19を中心に回転したときの角速度をωとし、振動子の質量をmとし、振動子の振動速度をvとすると、コリオリ力はFc=2m・v・ωと表される。従って検出回路60が、コリオリ力に応じた信号である所望信号を検出することで、ジャイロセンサーの回転角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部520は、手振れ補正、姿勢制御、或いはGPS自律航法等のための種々の処理を行うことができる。
デジタル信号処理110は、検出回路60からの検出データに対してデジタルフィルター処理を行う。この場合に本実施形態では、デジタル信号処理部110は、駆動側共振周波数fdと検出側共振周波数fsとの差に対応する離調周波数Δf=|fd−fs|の成分を減衰するバンドエリミネーションフィルターの処理を、検出データに対して行う。このように離調周波数の成分をバンドエリミネーションフィルターにより減衰させることで、離調周波数の不要信号が除去されるようになる。
なお図1では、振動子10が音叉型である場合の例を示しているが、本実施形態の振動子10はこのような構造に限定されない。例えばT字型やダブルT字型等であってもよい。また振動子10の圧電材料は水晶以外であってもよい。
2.検出装置
図2に本実施形態の検出装置20の詳細な構成例を示す。
駆動回路30は、振動子10からのフィードバック信号DIが入力される増幅回路32と、自動ゲイン制御を行うゲイン制御回路40と、駆動信号DQを振動子10に出力する駆動信号出力回路50を含む。また同期信号SYCを検出回路60に出力する同期信号出力回路52を含む。なお、駆動回路30の構成は図2に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
増幅回路32(I/V変換回路)は、振動子10からのフィードバック信号DIを増幅する。例えば振動子10からの電流の信号DIを電圧の信号DVに変換して出力する。この増幅回路32は、キャパシター、抵抗素子、演算増幅器などにより実現できる。
駆動信号出力回路50は、増幅回路32による増幅後の信号DVに基づいて、駆動信号DQを出力する。例えば駆動信号出力回路50は、矩形波(又は正弦波)の駆動信号を出力する。この駆動信号出力回路50はコンパレーター等により実現できる。
ゲイン制御回路40(AGC)は、駆動信号出力回路50に制御電圧DSを出力して、駆動信号DQの振幅を制御する。具体的には、ゲイン制御回路40は、信号DVを監視して、発振ループのゲインを制御する。例えば駆動回路30では、ジャイロセンサーの感度を一定に保つために、振動子10(駆動用振動子)に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのゲイン制御回路40が設けられる。ゲイン制御回路40は、振動子10からのフィードバック信号DIの振幅(振動子の振動速度v)が一定になるように、ゲインを可変に自動調整する。
同期信号出力回路52は、増幅回路32による増幅後の信号DVを受け、同期信号SYC(参照信号)を検出回路60に出力する。この同期信号出力回路52は、正弦波(交流)の信号DVの2値化処理を行って矩形波の同期信号SYCを生成するコンパレーターや、同期信号SYCの位相調整を行う位相調整回路(移相器)などにより実現できる。
検出回路60は、増幅回路61、同期検波回路81、A/D変換回路100を含む。増幅回路61は、振動子10からの第1、第2の検出信号IQ1、IQ2を受けて、信号増幅や電荷−電圧変換を行う。同期検波回路81は、駆動回路30からの同期信号SYCに基づいて同期検波を行う。A/D変換回路100は、同期検波後の信号のA/D変換を行う。
検出装置20は、デジタル信号処理部110、記憶部116を含む。デジタル信号処理部110は、検出回路60からの検出データに対して種々のデジタル信号処理を行う。このデジタル信号処理部110は、ロジック回路(ゲートアレイ等)やプロセッサー等により実現できる。
デジタル信号処理部110は、カットオフ周波数が可変となる帯域制限のローパスフィルターの処理を行う。このローパスフィルター処理は、帯域制限LPF(Low Pass Filter)部112により行われる。
ジャイロセンサーを用いるアプリケーションでは、所望信号の周波数帯域幅を制限できることが望まれる。例えばアプリケーションが必要とする帯域幅に所望信号の周波数帯域幅を制限することで、その分だけS/N比を向上できる。そして、この帯域幅は、カーナビゲーションシステムやデジタルスチルカメラなどのアプリケーションに応じて異なる。
このため帯域制限LPF部112は、所望信号の周波数帯域幅を、アプリケーションに応じた帯域幅に制限するための帯域制限のローパスフィルター処理を行っている。なお帯域制限LPF部112の構成要素を省略する変形実施も可能である。
またデジタル信号処理部110は、駆動側共振周波数fdと検出側共振周波数fsとの差に対応する離調周波数Δf=|fd−fs|の成分を減衰するバンドエリミネーションフィルターの処理を、検出データに対して行う。このバンドエリミネーションフィルターの処理は、BEF(Band Elimination Filter)部114により行われる。
このとき、帯域制限LPF部112による帯域制限のローパスフィルターのカットオフ周波数の可変範囲をfca〜fcbとし、バンドエリミネーションの中心周波数をfmとした場合に、fca<fm<fcbの関係が成り立つ。
即ち、前述のように帯域制限LPF部112は、アプリケーションに応じた帯域制限のローパスフィルター処理を行う。そして、帯域幅の制限をアプリケーションに応じて異ならせるため、帯域制限のローパスフィルターのカットオフ周波数は可変となっており、そのカット周波数の可変範囲がfca〜fcbとなる。そして、離調周波数に相当するバンドエリミネーションの中心周波数fmは、この可変範囲内にあり、fca<fm<fcbの関係が成り立つ。
なおデジタル信号処理部110のデジタルフィルターは、例えばIIRフィルターなどにより実現できる。IIRフィルターは、レジスター(遅延素子Z−1)や、フィルター係数を用いた乗算等を行う乗算器や、乗算器の出力に対する加算等を行う加算器を含む。そしてフィルター係数を所与の係数に設定することでデジタルフィルター処理を実現できる。例えば帯域制限LPF部112のカットオフ周波数の可変範囲fca〜fcbの設定は、このフィルター係数を可変に設定することで実現できる。なお、デジタルフィルターとしてIIRフィルターではなくFIRフィルターを用いるなどの種々の変形実施が可能である。
記憶部116は種々の情報を記憶する。例えば記憶部116は、バンドエリミネーションフィルター等の周波数特性(中心周波数、半値周波数、ゲイン或いは群遅延等)を設定するフィルター係数の情報を記憶する。具体的には記憶部116は、各フィルター係数が複数の振動子(複数のジャイロセンサー)の各振動子に対応する複数のフィルター係数の情報を記憶する。例えば第1の振動子(第1のジャイロセンサー)用に第1のフィルター係数の情報を記憶し、第2の振動子(第2のジャイロセンサー)用に第2のフィルター係数の情報を記憶する。この記憶部116は、EPROM(Erasable Programmable ROM)、OTP(One Time Programmable ROM)などの不揮発性メモリーや、SRAM、DRAMなどの揮発性メモリーや、或いはフリップフロップ等の記憶回路などにより実現できる。
3.BEFによる離調周波数の不要信号の除去
不要信号のうち、離調周波数Δf=|fd−fs|に起因する不要信号は、センサー信号に検出側共振周波数fsの信号が混入し、このセンサー信号が同期検波回路81により同期検波されることにより発生する。例えばジャイロセンサーの応答を良くするために、検出用振動子をアイドリング的に微少振幅で固有共振周波数fsにて振動させる場合がある。或いは、ジャイロセンサーの外部からの外部振動が振動子に加わることで、検出用振動子が固有共振周波数fsにて振動してしまう場合がある。そしてこのように検出用振動子が周波数fsで振動すると、同期検波回路81に入力される信号に周波数fsの信号が混入される。そして同期検波回路81は、周波数fdの同期信号SYCに基づき同期検波を行うため、周波数fdとfsの差に相当する離調周波数Δf=|fd−fs|の不要信号が発生してしまう。このような不要信号が発生すると、例えばジャイロセンサーで検出された角速度データを積分処理して、角度データ等を求めた場合に、正確な角度データ等を得ることができないという問題がある。
このような離調周波数の不要信号を、ローパスフィルターを用いて除去する手法が考えられる。
しかしながら、離調周波数Δf=|fd−fs|は、fd、fsに比べて十分に小さい。従って、信号帯域を確保しながら、離調周波数の不要信号を除去するためには、急峻な減衰特性が必要になり、高次のローパスフィルターを採用しなければならなくなる。このような高次のローパスフィルターは、信号帯域での信号遅延量が増加したり、回路の大規模化により高コスト化を招くなどの問題がある。
一方、信号帯域での信号遅延量の増加を抑えるために低次のローパスフィルターを採用すると、離調周波数の成分を十分に減衰させるために、カットオフ周波数を低くする必要がある。ところが、カットオフ周波数を低くすると、信号帯域を狭めなければならなくなり、アプリケーションの利便性を損ねるという問題がある。
また従来の手法では、同期検波後のアナログ信号に対して、アナログ回路のローパスフィルターを適用したり、同期検波前のアナログ信号に対して、アナログ回路のバンドパスフィルターを適用していた。
しかしながら、後述するように離調周波数の特性(中心周波数、バラツキ)は、振動子(ジャイロセンサー)の素子ごとに異なる。そして、アナログ回路のローパスフィルターやバンドパスフィルターでは、フィルターの周波数特性を簡素な手法で可変に変化させることが困難である。従って、離調周波数の特性が振動子ごとに異なる場合に、これに適切に対処することが難しいという問題がある。
この点、本実施形態では、BEF部114によるバンドエリミネーションフィルター(ノッチフィルター)の処理により、離調周波数の成分を減衰させているため、上記のような問題を解消できる。
即ち、バンドエリミネーションフィルターを用いて離調周波数成分を減衰させる本実施形態の手法によれば、例えば2次程度の低次数でフィルターを構成できる。従って、例えば信号帯域での信号遅延量(群遅延)を小さくできるため、信号帯域に与える悪影響を小さくできる。また、低次数のフィルター構成であれば、回路規模を小さくすることができ、低コスト化等を図れるという利点もある。
またBEF部114はデジタル信号処理部110に設けられており、デジタルの検出データに対して、デジタルフィルター処理であるバンドエリミネーションフィルター処理を行う。従って、離調周波数の特性が振動子ごとに異なるという問題に簡素に対処できるという利点がある。即ち、デジタルフィルター処理であれば、フィルター係数を変えるだけで、バンドエリミネーションフィルターの周波数特性(中心周波数、半値周波数等)を簡素に変更できる。このため、例えば各振動子に応じたフィルター係数を記憶部116に記憶することにより、離調周波数の特性が振動子ごとに異なるという問題に対処できる。
図3(A)は、BEF部114のバンドエリミネーションフィルターのゲイン特性の例であり、図3(B)は、中心周波数の半値幅領域を拡大した図である。このバンドエリミネーションフィルターは、中心周波数(fm)が例えば800Hz程度であり、低周波数側の半値周波数が例えば505Hz程度であり、高周波数側の半値周波数が例えば1085Hz程度である。なお、デジタルフィルター処理のサンプリング周波数は15kHz程度としている。また半値周波数は信号成分が半値(−6dB)となる周波数である。
図3(A)、図3(B)に示すように、このバンドエリミネーションフィルターによれば、中心周波数である800Hzにおいて、例えば−50dB程度の信号成分の減衰が可能になる。従って、離調周波数Δf=|fd−fs|が例えば800Hz付近である場合に、離調周波数の成分を十分に減衰させることが可能になる。
図4はBEF部114のバンドエリミネーションフィルターの群遅延特性の例である。図4に示すように、このバンドエリミネーションフィルターによれば、DC帯域での群遅延は0.16ms程度、400Hzの帯域での群遅延は0.24ms程度、500Hzの帯域での群遅延は0.29ms程度となっている。従って、所望信号の信号帯域での信号遅延量を十分に小さくすることができる。
図2で説明したように、デジタル信号処理部110は、帯域制限LPF部112とBEF部114を含む。帯域制限LPF部112は、アプリケーションに応じた帯域制限を行うためのローパスフィルターである。即ち、前述したように帯域制限LPF部112が、アプリケーション(デジタルスチルカメラ、カーナビゲーションシステム、車等の姿勢制御)が必要とする帯域幅に所望信号の周波数帯域幅を制限することで、S/N比を向上させる。
図5(A)、図5(B)は、帯域制限ローパスフィルターとバンドエリミネーションフィルターを組合わせた場合のゲイン特性、群遅延特性の例である。
図5(A)に示すように、帯域制限ローパスフィルターとバンドエリミネーションフィルターの組合わせにより、バンドエリミネーションフィルターの中心周波数において、例えば−90dB程度の信号成分の減衰が可能になる。従って、離調周波数の成分を十分に減衰させることが可能になる。
また図5(B)に示すように、所望信号の信号帯域での群遅延についても、2.5ms〜3ms程度に抑えることができる。
一方、図6(A)、図6(B)は、本実施形態の比較例として、高次のローパスフィルターにより離調周波数の不要信号を除去する手法の例である。具体的には、5次のローパスフィルターを用いた場合のゲイン特性、群遅延特性の例である。
図6(A)に示すように、離調周波数である800Hzにおいて、図5(A)と同等の減衰量を得るためには、5次程度の高次のローパスフィルターが必要になる。そして図5(B)に示すように、このような高次のローパスフィルターを用いると、群遅延が例えば5ms程度となる。従って、図5(B)に比べて、群遅延が大きくなり、信号帯域での信号遅延量が増加してしまう。このような信号遅延量の増加は、角速度データ等の検出データを使用する後段のアプリケーション(マイコン等で実行されるアプリケーション)の処理の支障となってしまうおそれがある。また5次などの高次のローパスフィルターでは、回路が大規模化してしまう。
この点、バンドエリミネーションフィルターを用いる本実施形態の手法によれば、信号帯域での信号遅延量の増加を抑えながら、離調周波数の成分を十分な減衰率で減衰できるという利点がある。
図7はBEF部114のバンドエリミネーションフィルター(以下、適宜、BEFと記載する)の構成例である。図7では、BEFは2次のIIRフィルターで構成されており、複数のレジスター(遅延素子Z−1)と複数の加算器と複数の乗算器を含む。図7のBEFの伝達関数は下式のように表すことができる。
上式において、a1、a2、b1、kは、図7に示すBEFのフィルター係数である。またfmはBEFの中心周波数であり、fspはBEFのデジタルフィルターのサンプリング周波数であり、rは半値周波数を決める定数である。
4.フィルター係数の可変設定
さて、離調周波数の中心周波数やバラツキは、振動子(ジャイロセンサー)の素子ごとに異なるという問題がある。例えば図8では、振動子Aの離調周波数の中心周波数は800Hzであり、バラツキは±300Hzである。振動子Bの離調周波数の中心周波数は900Hzであり、バラツキは±200Hzである。振動子Cの離調周波数の中心周波数は950Hzであり、バラツキは±250Hzである。
このように振動子ごとに離調周波数の特性(中心周波数、バラツキ)が異なると、図3(A)、図3(B)等に示すようなBEFの周波数特性では、離調周波数の成分を十分に減衰できないおそれがある。
例えば図6(A)のような高次のローパスフィルター(以下、適宜、LPFと記載する)で離調周波数の不要信号を除去する手法では、このような振動子の素子ごとに離調周波数が異なることは、それほど大きな問題とはならない。しかし、BEFでは、信号が減衰する周波数範囲(中心周波数を中心とする周波数範囲)が比較的狭いため、振動子ごとに離調周波数が異なることが、問題となる。
そこで本実施形態では図8に示すように、複数の振動子の各振動子ごとに別個にフィルター係数を設定できるようにする。具体的には図2の記憶部116が、各フィルター係数が複数の振動子の各振動子に対応する複数のフィルター係数の情報を記憶する。例えば図8では、振動子Aに対応してフィルター係数CFAの情報が記憶され、振動子Bに対応してフィルター係数CFBの情報が記憶され、振動子Cに対応してフィルター係数CFCの情報が記憶される。ここで、フィルター係数の情報は例えば図7のフィルター係数a1、a2、b1、kの情報であり、フィルター係数そのものであってもよいし、これらのフィルター係数を特定する情報であってもよい。
そして図9(A)では、例えば検出装置20(ジャイロセンサー)の製造時に、フィルター係数(a1、a2、b1、k)の情報を記憶部116に記憶しておく。例えば、記憶部116を構成する不揮発性メモリー等にフィルター係数の情報を記憶する。そして、検出装置20の動作時には、記憶部116に記憶されたフィルター係数の情報が読み出される。この場合に、例えば、電源投入時に、不揮発性メモリーからレジスターにフィルター係数の情報を転送しておき、デジタルフィルター処理時に、レジスターからフィルター係数の情報を読み出すようにしてもよい。そして検出装置20は、読み出されたフィルター係数の情報を用いて、上述したBEFの伝達関数に対応する演算処理(乗算、加算)を実行して、図3(A)、図3(B)のBEFの周波数特性を実現する。
図9(A)の手法によれば、振動子ごとに離調周波数が様々に異なっていても、例えば外部のデバイスから記憶部116(レジスター)の記憶内容を変えることで、これに簡素に対応できるという利点がある。
なお図9(B)に示すように、固定のフィルター係数の中から、各振動子に対応するフィルター係数を選択するようにしてもよい。例えば、振動子Aの場合には、フィルター係数a1A、a2A、b1A、kAを選択し、BEFの中心周波数を、振動子Aの離調周波数に対応する周波数に設定する。一方、振動子Bの場合には、フィルター係数a1B、a2B、b1B、kBを選択し、BEFの中心周波数を、振動子Bの離調周波数に対応する周波数に設定する。この手法は、回路構成や処理を簡素化できるという利点がある。
5.帯域制限のLPFとBEF
図10は、帯域制限のLPFと、離調周波数除去用のBEFの周波数の関係を模式的に示す図である。
図10において、帯域制限のLPFのカットオフ周波数の可変範囲をfca〜fcbとし、離調周波数除去用のBEFの中心周波数をfmとする。この場合に本実施形態では、fca<fm<fcbの関係が成り立つ。
例えば帯域幅の広さよりもS/N比を優先する第1のアプリケーションでは、帯域制限のLPFのカットオフ周波数を、fca側の低い周波数に設定する。こうすることで所望信号の帯域幅は狭まるものの、S/N比については向上できる。
一方、S/N比よりも帯域幅の広さを優先する第2のアプリケーションでは、帯域制限のLPFのカットオフ周波数を、fcb側の高い周波数に設定する。こうすることでS/N比は低くなるものの、所望信号の帯域幅を広げることができる。
このような様々なアプリケーションに対応するために、図10では、帯域制限のLPFのカットオフ周波数をfca〜fcbの範囲で可変に設定できるようにしている。
一方、このように設定された帯域幅の中に、離調周波数の不要信号の成分が存在すると、所望信号の検出データを用いて後段のアプリケーションが処理を行った場合に、処理結果に誤差が生じるなどの問題が生じる。例えば検出データである角速度データの積分処理を行って角度データを求める場合には、角度データに誤差が発生する。
例えば図10において、帯域幅を広げるために、カットオフ周波数を高域側のfcb=2kHzに設定したとする。すると、離調周波数=800kHzが、fcbにより設定された帯域幅の中に入ってしまうため、所望信号の検出データに基づいて処理を行った場合に、処理結果に誤差が生じてしまう。
この点、本実施形態では、設定された帯域幅の中に、離調周波数の不要信号の成分が存在した場合にも、BEFにより当該不要信号の成分を減衰して除去できる。例えば帯域制限のLPFのカットオフ周波数を高域側のfcb=2kHzに設定して、帯域幅をDC〜fcbという広い範囲に設定したとする。この場合にも、fca<fm<fcbの関係が成り立つため、帯域幅DC〜fcb内の離調周波数の不要信号の成分を、中心周波数がfmに設定されたBEFにより十分に減衰できる。逆の言い方をすれば、本実施形態ではデジタルフィルターのBEFを設けることで、帯域制限のLPFにより設定される帯域幅を広げることに成功している。
例えば、離調周波数の除去用に高次のLPFを用いる図6(A)の比較例の手法では、帯域幅の上限をfcb=2kHzというような高い周波数に設定することが難しい。離調周波数の除去用に図6(A)のような周波数特性の高次のLPFを設けると、この高次のLPFにより、fcb=2kHzの周波数成分も減衰してしまうからである。従って、この比較例の手法では、離調周波数の不要信号を除去できるものの、所望信号の帯域幅を広げることができないという問題点がある。
これに対して本実施形態では、図10に示すようにfca<fm<fcbという関係になるように帯域幅を広げたとしても、BEFにより離調周波数の不要信号を除去できる。即ち、離調周波数の不要信号を除去と、広い帯域幅の設定とを両立して実現できる。
なお、BEFの構成は図7の構成には限定されず、種々の変形実施が可能である。例えば図11(A)にBEFの構成の変形例を示す。図11(A)では、レジスター、乗算器、加算器の接続構成は図7とは異なるが、BEFの伝達関数については、図7の構成の場合の伝達関数と同じになる。
また図11(B)に帯域制限のLPF(帯域制限LPF112)の構成例を示す。図11(B)のLPFは2次のIIRフィルターの構成となる。なお帯域制限のLPFの構成も図11(B)に限定されず、レジスター、乗算器、加算器の接続構成を変更したり、フィルターの次数を変更するなどの種々の変形実施が可能である。
図12は、図6(A)、図6(B)で説明した比較例となる5次のLPFの構成例である。図12から明らかなように、離調周波数の除去用に高次のLPFを用いると、回路が大規模化してしまう。これに対して、離調周波数の除去用に図7等のBEFを用いれば、回路の大規模化を最小限に抑えることができる。
6.BEF部の構成
図13に、BEF部114の具体的な回路構成例を示す。図13に示すように、BEF部114は、乗算器MP、乗算結果用のレジスターPRG、加算結果用の第1、第2のレジスターRG1、RG2、加算器ADを含む。またセレクターSL1〜SL5や、出力用のレジスターQRGを含むことができる。
乗算器MPは、入力データIN、出力データQのいずれかと、バンドエリミネーションフィルターの複数のフィルター係数(a1、a2、b1、k)のいずれかとの乗算を行う。バンドエリミネーションフィルターの複数のフィルター係数は記憶部116に記憶される。乗算結果用のレジスターPRGは、乗算器MPの乗算結果データQMPを記憶する。加算結果用の第1、第2のレジスターRG1、RG2は、加算器ADの加算結果データQADを記憶する。加算器ADは、入力データIN、乗算結果用のレジスターPRGの値のいずれかと、入力データIN、第1のレジスターRG1の値、第2のレジスターRG2の値のいずれかとの加算を行い、加算結果データQADを第1、第2のレジスターRG1、RG2に出力する。
より具体的には、乗算器MPの第1、第2の入力にはセレクターSL1、SL2の出力が接続される。セレクターSL1は、入力データINと出力データQのいずれかを選択して、乗算器MPの第1の入力に出力する。セレクターSL2は、記憶部116に記憶されるフィルター係数(a1、a2、b1、k)のいずれかを選択して、乗算器MPの第2の入力に出力する。乗算器MPの乗算結果データQMPはレジスターPRGに記憶される。また乗算結果データQMPはセレクターSL5に入力される。
加算器ADの第1、第2の入力にはセレクターSL3、SL4の出力が接続される。セレクターSL3は、入力データINとレジスターPRGの値のいずれかを選択して、加算器ADの第1の入力に出力する。セレクターSL4は、入力データIN、レジスターRG1の値、レジスターRG2の値のいずれかを選択して、加算器ADの第2の入力に出力する。加算器ADの加算結果データQADは、レジスターRG1、RG2に記憶される。また加算結果データQADはセレクターSL5に入力される。セレクターSL5の出力データはレジスターQRGに記憶される。
図14は、図13の回路の動作の詳細を説明する図であり、図7の構成に対応するものである。図14の乗算器MP1、MP2、MP3、MP4は、図13の乗算器MPにより実現される。図14の加算器AD1、AD2、AD3は、図13の加算器ADにより実現される。加算器AD2の出力が入力されるレジスター(Z−1)が、レジスターRG1に対応し、加算器AD3の出力が入力されるレジスター(Z−1)が、レジスターRG2に対応する。レジスターQRGは乗算器MP4の出力が入力されるレジスターである。
図13の回路は、下記のシーケンスSQ1、SQ2、SQ3、SQ4、SQ5の順で処理を行う。SQ1〜SQ5の各シーケンスは1サンプリングレート内に行われる。各シーケンスはデジタル信号処理部110の処理クロックで制御され、通常は1シーケンス=1処理クロックとなる。
(シーケンスSQ1)
シーケンスSQ1では、入力データINとフィルター係数b1の乗算が図13の乗算器MP(MP1)により行われる(図14の(1))。
同時にシーケンスSQ1では、入力データINとレジスターRG1の値の加算が加算器AD(AD1)により行われる(図14の(2))。
このシーケンスSQ1を図13で説明すると、乗算器MPが、セレクターSL1により選択された入力データINと、セレクターSL2により選択されたフィルター係数b1との乗算を行う。また加算器ADが、セレクターSL3により選択された入力データINと、セレクターSL4により選択されたレジスターRG1の値の加算を行う。
(シーケンスSQ2)
シーケンスSQ2では、レジスターQRGの値とフィルター係数a1の乗算が乗算器MP(MP2)により行われる(図14の(3))。レジスターQRGにはシーケンスSQ1での加算結果(図14の(2))が保持されている。即ちレジスターQRGをテンポラリーレジスターとして使用している。
同時にシーケンスSQ2では、乗算結果のレジスターPRGの値とレジスターRG2の値の加算が加算器AD(AD2)により行われる(図14の(4))。レジスターPRGにはシーケンスSQ1での乗算結果(図14の(1))が保持されている。
このシーケンスSQ2を図13で説明すると、乗算器MPが、セレクターSL1により選択されたレジスターQRGの値と、セレクターSL2により選択されたフィルター係数a1の乗算を行う。また加算器ADが、セレクターSL3により選択されたレジスターPRGの値と、セレクターSL4により選択されたレジスターRG2の値の加算を行う。
(シーケンスSQ3)
シーケンスSQ3では、レジスターQRGの値とフィルター係数a2の乗算が乗算器MP(MP3)により行われる((5))。レジスターQRGにはシーケンスSQ1での加算結果((2))が保持されている。即ちレジスターQRGには、書き換えが行われない限り、前のシーケンスでの値が保持されている。
同時にシーケンスSQ3では、乗算結果のレジスターPRGの値とレジスターRG1の値の加算が加算器AD(AD2)により行われる((6))。レジスターPRGにはシーケンスSQ2の乗算結果((3))が保持されている。レジスターRG1にはシーケンスSQ2での加算結果((4))が保持されている。レジスターRG1はシーケンスSQ1で使用されているため、書き換えても問題無く、ここではテンポラリーレジスターとして使用されている。
このシーケンスSQ3を図13で説明すると、乗算器MPが、セレクターSL1により選択されたレジスターQRGの値と、セレクターSL2により選択されたフィルター係数a2の乗算を行う。また加算器ADが、セレクターSL3により選択されたレジスターPRGの値と、セレクターSL4により選択されたレジスターRG1の値の加算を行う。
(シーケンスSQ4)
シーケンスSQ4では、レジスターQRGの値とフィルター係数kの乗算が乗算器MP(MP4)により行われる((7))。レジスターQRGにはシーケンスSQ1での加算結果((2))が保持されている。
同時にシーケンスSQ4では、乗算結果のレジスターPRGの値と入力データINの加算が加算器AD(AD3)により行われる((8))。レジスターPRGにはシーケンスSQ3の乗算結果((5))が保持されている。
シーケンスSQ3での加算((6))により、シーケンスSQ4においてレジスターRG1の値は確定する。
このシーケンスSQ4を図13で説明すると、乗算器MPが、セレクターSL1により選択されたレジスターQRGの値と、セレクターSL2により選択されたフィルター係数kの乗算を行う。また加算器ADが、セレクターSL3により選択されたレジスターPRGの値と、セレクターSL4により選択された入力データINの加算を行う。
(シーケンスSQ5)
シーケンスSQ4での乗算((7))により、シーケンスSQ5において出力用のレジスターQRGの値が確定する。シーケンスSQ4での加算((8))により、シーケンスSQ5においてレジスターRG2の値が確定する。
なお、以上では、乗算器MPと加算器ADを同時に動作させるパイプライン手法によりBEF部114の処理を実現する場合について説明したが、本実施形態はこれに限定されない。例えばパイプラインによらない積和演算器を用いる手法でBEF部114の処理を実現してもよい。但し、積和演算器を用いる手法では、乗算器MPと加算器ADを同時に動作させるパイプライン手法に比べて、シーケンス数が増加したり、必要なテンポラリーレジスターが増加するなどの不利点がある。これに対して図14の構成では、乗算器MPと加算器ADのパイプライン動作により、シーケンス数やテンポラリーレジスターの数等を最小限に抑えることができるという利点がある。
7.インターフェース部
図15に検出装置20の他の構成例を示す。図15では、デジタル信号処理部110の検出データPIの出力タイミングとは非同期で、出力データPQを外部(処理部520)に出力するインターフェース部184を設けている。またデジタル信号処理部110からのデジタル信号処理後の検出データPIに対して、積分誤差低減用の補正処理を行う補正部120や、補正処理後のデータを記憶するレジスター182が設けられている。
角速度、加速度等の物理量を検出する検出装置20では、外部に設けられたマイコン等の処理部520が、検出された角速度、速度等の積分処理(積算処理)を行って、角度、速度、距離等を求める場合がある。
この場合に検出装置20で検出された物理量の検出データは有限のビット数のデータであるため、当該検出データの積分処理を行うと、積分誤差が生じてしまう。例えば検出データが角速度データであり、外部の処理部520がこの角速度データの積分処理を行った場合に、積分処理により求められる角度データに誤差が生じてしまい、正確な角度データを得ることができないという第1の課題がある。
また、外部の処理部520は、検出装置20のデータの出力レートに同期して、データを取り込まなければならないという第2の課題がある。
このような第1の課題に対応するために、図15では、処理部520での積分処理の誤差を低減する補正処理を行う補正部120を設けている。また第2の課題に対応するために、デジタル信号処理部110の検出データPIの出力タイミングとは非同期で出力データPQを出力するインターフェース部184を設けている。
具体的には図15において、検出回路60は、角速度データ等の検出データをデジタル信号処理110に出力する。この検出データは、検出回路60に設けられたA/D変換回路によりデジタルデータに変換されたデータである。そして、検出回路60からの検出データに対して、デジタル信号処理部110の帯域制限LPF部112、BEF部114がデジタルフィルター処理(LPF、BEF)を行い、デジタルフィルター処理後の検出データPIが補正部120に出力される。
補正部120は、デジタルフィルター処理後の検出データPIに対して補正処理を行って、補正処理後のデータ(補正処理により得られたデータ)を出力データPQとして出力する。この出力データPQは、レジスター182、インターフェース部184を介して処理部520に出力される。処理部520は、検出装置20の外部デバイスであり、例えばマイコンやASIC等により実現できる。
そして図15では、補正部120は、mビットの検出データPI(デジタルデータ)を受ける。即ち検出回路60のA/D変換回路によりデジタル信号に変換されたmビットの検出データPIを受ける。
そして補正部120は、出力データPQについての積分誤差を低減する補正処理を、検出データPI(物理量データ)に対して行う。そして、nビット(n、mはn<mとなる自然数)の出力データPQ(デジタルデータ)を出力する。例えば補正部120は、出力データPQを積分処理した場合に生じる積分誤差を低減する補正処理を行う。
即ち、外部の処理部520は、検出装置20からの出力データをそのまま使用する場合もあるが、この出力データの積分処理を行ってその積分結果値を使用する場合がある。
しかしながら、有限のビット数の出力データ(角速度)の積分処理を行うと、積分誤差が生じて、積分処理結果(角度)に誤差が生じてしまう。
この場合に、検出装置20が高いビット数のデータを出力すれば、処理部520での積分処理結果の積分誤差を低減することができるが、それには限界がある。また、処理部520はマイコン等で実現されるため、処理できるデータのビット数にも制約がある。例えば処理部520が16ビットのマイコンである場合には、例えば24ビットの角速度データの下位8ビットが切り捨てられ、16ビットの角速度データが処理部520に出力される。処理部520は、この16ビットの角速度データの積分処理を行うことになるため、積分結果値である角度データには誤差が生じてしまう。
また、従来では、外部の処理部520が、デジタル信号処理部110(検出回路60)の出力タイミング(デジタルフィルター処理の、A/D変換回路のサンプリングレート)に同期して、角速度データを取り込む必要があるという問題があった。例えば、データ落ちが生じることなく角速度データを取り込み続ける必要があるたため、処理部520の処理が角速度データの取り込み処理に占有され、処理部520の処理効率が低下し、他の処理に支障が生じてしまうという問題があった。
そこで図15では、処理部520が出力データPQを積分処理した場合に生じる積分誤差を低減するための補正処理を、検出装置20側で行う。例えばデジタル信号処理部110は、m=24ビットの検出データPIを出力する。そして補正部120は、この24ビットの検出データPIに対して上記の積分誤差低減用の補正処理を行う。例えば24ビットの精度で当該補正処理を行う。そして補正処理により得られたデータを、例えばn=16ビットの出力データPQとして出力する。具体的には補正処理後の24ビットの検出データPIの下位8ビットを小数部として扱い、小数部等の切り捨て処理を行って、16ビットの出力データPQとして出力する。
そして、後段の処理部520は、この16ビットの出力データPQの積分処理を行って、例えば角度データを求める。このとき、この16ビットの出力データPQに対しては、積分誤差低減用の補正処理が施されている。従って、出力データPQである角速度データを積分処理することで得られる角度データの積分誤差による精度の低下を防止できる。例えば24ビットの分解能で積分処理を行った場合と同等の精度の角度データを得ることが可能になる。また検出装置20からは24ビット(mビット)ではなく16ビット(nビット)の出力データPQが出力されるため、処理部520が例えば16ビットのマイコンであっても、当該出力データPQを受け付けて適正に処理することが可能になる。
例えば本実施形態の比較例の手法として、積分誤差低減用の補正処理を行うことなく、24ビットの検出データPIの小数部の切り捨て処理を行って、16ビットの出力データPQを出力する手法が考えられる。しかしながら、このように単に切り捨て処理だけを行う手法では、後段の処理部520が出力データPQの積分処理を行った場合に、切り捨て処理による誤差等が蓄積されることで、出力データPQの積分処理により得られる積分結果値の精度が低下してしまう。
この点、本実施形態では補正部120が、24ビットの検出データPIに対して、例えば24ビットの精度で積分誤差低減用の補正処理を行い、補正処理後の検出データPIに対して切り捨て処理を行って、16ビットの出力データPQを出力する。従って、後段の処理部520が、出力データPQの積分処理を行った場合に、切り捨て処理による誤差等が蓄積されてしまうことが防止され、積分結果値の精度を向上できるようになる。
また本実施形態では補正部120は、出力データPQの読み出し要求があった場合に、補正処理後のデータを出力データPQとして出力すると共に、検出データPIに対する出力データPQの誤差の積分処理を行い、積分処理の積分結果値を保持する。即ち、処理部520は、デジタル信号処理部110の出力タイミング(出力レート)に同期して出力データPQを取り込むのではなく、検出装置20に対して出力データPQの読み出し要求を行う。すると、検出装置20のレジスター182に保持されていた出力データPQが、インターフェース部184を介して、処理部520に出力される。具体的にはインターフェース部184は、例えばSPI(Serial Peripheral Interface)等のシリアルインターフェースにより、処理部520との通信を行う。そして処理部520がレジスター182へのアクセスを行うと、このシリアルインターフェースの通信により、出力データPQが処理部520に取り込まれる。
このとき、補正部120は、検出データPIに対する出力データPQの誤差の積分処理を行い、積分処理により得られる積分結果値を内部レジスターに保持する。ここで検出データPIに対する出力データPQの誤差は、例えば検出データPIと出力データPQの差分値である。積分結果値は、この誤差(差分値)を積分処理することで得られる値であり、積分値そのものでもよいし、積分値と等価な値(例えば積分値を定数倍した値)であってもよい。
そして補正部120は、内部レジスターに保持された積分結果値(誤差の積分値)に基づいて、出力データPQの次の読み出し要求時における補正処理を行う。例えば第1の読み出し要求時において保持された積分結果値を用いて、次の第2の読み出し要求のための補正処理を行う。具体的には補正部120は、内部レジスターに保持された積分結果値との比較処理を行い、比較処理の結果値を検出データPIに対して加算処理する。例えば積分結果値が所与の値以上と判定された場合には、比較処理の結果値として第1の値(例えば「1」)を検出データPIに対して加算処理する。一方、積分結果値が所与の値よりも小さいと判定された場合には、比較処理の結果値として第2の値(例えば「0」)を検出データPIに対して加算処理する。即ち、積分結果値が所与の値以上か否かに応じて異なる値が検出データPIに加算処理される。加算処理は、加算そのものであってもよいし、加算と等価な処理であってもよい。
そして補正部120は、加算処理後の検出データの小数部の切り捨て処理を行って、出力データPQを出力する。即ち、切り捨て処理後のデータを出力データPQとして出力する。
このように本実施形態では、デジタル信号処理部110の出力タイミング(出力レート、サンプリングレート)に同期して出力データPQが読み出されるのではなく、処理部520から読み出し要求が行われたことを条件に、検出装置20から出力データPQが読み出される。
具体的には図16に示すように、デジタル信号処理部110からはA1、A2、A3、A4、A5、A6、A7、A8の出力タイミングで検出データPIが出力される。これらのA1〜A8の出力タイミングは、デジタル信号処理部110のデジタルフィルター処理のサンプリングタイミングで決まるタイミングである。
そして図16では、B1、B2、B3、B4に示すように処理部520から読み出し要求RDREQが出されている。B1、B2、B4、B4の読み出し要求RDREQのタイミングは、デジタル信号処理部110からの検出データPIのA1〜A8に示す出力タイミングとは非同期である。そしてB1、B2、B4、B4の読み出し要求RDREQにより、C1、C2、C3、C4に示すように出力データPQが出力されて、外部の処理部520により取得される。
即ち、インターフェース部184は、デジタル信号処理部110の検出データPIの出力タイミング(A1〜A8)とは非同期で、出力データPQを外部に出力することになる(C1〜C4)。別の言い方をすれば、デジタル信号処理部110のデジタルフィルター処理のサンプリングレートでサンプリングされた検出データPI(A1〜A8)が、リサンプリングされて(C1、C2、C3、C4)、インターフェース部184から処理部520に出力されている。
このようにすれば、処理部520は、デジタル信号処理部110の出力タイミング(A〜A8)に拘束されることなく、自身が所望するタイミングにおいて読み出し要求(B1〜B4)を出すことで、自由なタイミング(C1〜C4)で出力データPQを取り込むことが可能になる。この結果、処理部520の処理が出力データPQの取り込み処理に占有され、処理部520の処理効率が低下してしまうなどの事態を防止できる。
そして、読み出し要求により出力データPQが出力されると、そのときの検出データPIに対する出力データPQの誤差の積分処理が行われて、積分結果値が補正部120の内部レジスターに保持される。そして、保持された積分結果値に基づいて、次の読み出し要求時に出力される出力データPQについての補正処理が行われる。具体的には、積分結果値と所与の値との比較処理の結果値が検出データPIに加算処理されて、小数部の切り捨て処理が行われ、次の読み出し要求時の出力データPQとして出力される。これにより、処理部520が出力データPQの積分処理を行った場合に生じる積分誤差を最小限に抑えることが可能になる。
例えば、第1の読み出し要求(図16のB1)により、第1の検出データPI1(図16のA1)に対応する第1の出力データPQ1(図16のC1)が処理部520に取り込まれ、次の第2の読み出し要求(B2)により、第2の検出データPI2(A3)に対応する第2の出力データPQ2(C2)が処理部520に取り込まれたとする。
この場合に、第1の検出データPI1(A1)に対する第1の出力データPQ1(C1)の誤差の積分処理が行われ、積分結果値が補正部120の内部レジスターに保持される。そして、保持された積分結果値に基づく補正処理が第2の検出データPI2(A3)に対して行われて、次の第2の読み出し要求時(B2)には、当該補正処理が施された第2の出力データPQ2(C2)が出力される。即ち、第2の出力データPQ2には、前回(第1の読み出し要求時)までの誤差の積分結果値が反映されている。従って、処理部520が、第1、第2の出力データPQ1、PQ2により積分処理を行った場合に、その積分処理の誤差が最小限に抑えられるようになる。
以上のように図16では、処理部520は自由なタイミングで出力データPQを取り込むことができると共に、出力データPQを積分処理したときの誤差も最小限に抑えることができる。出力データPQがジャイロにおける角速度データである場合には、処理部520は、24ビット(mビット)よりも低いビット数の16ビット(nビット)の角速度データを、自由なタイミングで検出装置20から取り込んで積分処理を行い、高い精度で角度データを求めることができる。なお、出力データPQは角速度データには限定されず、他の物理量データであってもよい。
ところで、図16では、デジタルフィルター処理のサンプリングタイミングであるA1〜A8のタイミングで、デジタル信号処理部110から出力された検出データPIが、B1、B2、B3、B4のタイミングでリサンプリングされて、出力データPQとして処理部520に出力されている。
そして、このようなリサンプリングが行われると、不要信号の高調波成分が所望信号の信号帯域に折り返し、出力データPQに対して、折り返しに起因する誤差が生じるおそれがある。特に、離調周波数の不要信号のレベルは比較的大きいため、離調周波数の成分が、減衰されずにそのまま信号帯域に折り返してしまうと、問題になる。
この点、本実施形態では、デジタル信号処理部110が、離調周波数の成分を十分に減衰させるBEFの処理を行っている。従って、図16に示すようなリサンプリングが行われた場合にも、折り返しによる悪影響を最小限に抑えることができる。従って、処理部520による自由なタイミングでの出力データPQの取り込みと、リサンプリングによる折り返しの悪影響の低減とを両立して実現できる。
8.多軸ジャイロセンサー
図17に本実施形態の検出装置20の変形例を示す。図17は、複数の軸回りでの回転角速度の検出を行う多軸ジャイロセンサーの検出装置20の構成例である。この構成例の検出装置20は、複数の振動子10-1、10-2、10-3の駆動及び検出を行う。ここで、例えば、振動子10-1(第1の振動子)は、第1の軸(例えばX軸)の回りでの回転角速度を検出するための振動子であり、振動子10-2(第2の振動子)は、第2の軸(例えばY軸)の回りでの回転角速度を検出するための振動子である。また振動子10-3(第3の振動子)は第3の軸(例えばZ軸)の回りでの回転角速度を検出するための振動子である。
そして図17では、振動子10-1用の駆動回路30-1、検出回路60-1と、振動子10-2用の駆動回路30-2、検出回路60-2とが設けられる。また振動子10-3用の駆動回路30-3、検出回路60-3が設けられる。なお、図17は、振動子が3つの場合の例であるが、振動子が2つの場合には、振動子10-3用の駆動回路30-3、検出回路60-3の構成は不要となる。
振動子10-1用の駆動回路30-1(第1の駆動回路)は、振動子10-1からのフィードバック信号DI1(第1のフィードバック信号)を受け、駆動信号DQ1を出力して、振動子10-1を駆動する。検出回路60-1(第1の検出回路)は、振動子10-1からの信号IQ11、IQ12に基づいて検出処理を行い、検出データ(第1の検出データ)をデジタル信号処理部110に出力する。この検出データは、検出回路60-1のA/D変換回路100-1によりアナログからデジタルに変換されたデータである。
振動子10-2用の駆動回路30-2(第2の駆動回路)は、振動子10-2からのフィードバック信号DI2(第2のフィードバック信号)を受け、駆動信号DQ2を出力して、振動子10-2を駆動する。検出回路60-2(第2の検出回路)は、振動子10-2からの信号IQ21、IQ22に基づいて検出処理を行い、検出データ(第2の検出データ)をデジタル信号処理部110に出力する。この検出データは、検出回路60-2のA/D変換回路100-2によりアナログからデジタルに変換されたデータである。
振動子10-3用の駆動回路30-3(第3の駆動回路)は、振動子10-3からのフィードバック信号DI3(第3のフィードバック信号)を受け、駆動信号DQ3を出力して、振動子10-3を駆動する。検出回路60-3(第3の検出回路)は、振動子10-3からの信号IQ31、IQ32に基づいて検出処理を行い、検出データ(第3の検出データ)をデジタル信号処理部110に出力する。この検出データは、検出回路60-3のA/D変換回路100-3によりアナログからデジタルに変換されたデータである。
なお駆動回路30-1、30-2、30-3、検出回路60-1、60-2、60-3の詳細な構成及び動作は、図2等の駆動回路30、検出回路60と同様であるため、詳細な説明を省略する。
デジタル信号処理部110は、検出回路60-1、60-2、60-3からの検出データ(第1、第2、第3の検出データ)を受け、各軸ごとのデジタル信号処理(BEF処理等)を行う。クロック信号生成回路150は、例えばCR発振回路等によりクロック信号(クロック信号及びその分周信号)を生成し、デジタル信号処理部110やA/D変換回路100-1、100-2、100-3の動作クロック信号として供給する。
多軸ジャイロセンサーでは、いわゆる軸間干渉が問題になる。このため本実施形態では、各軸の振動子10-1、10-2、10-3の振動(発振)の周波数を異ならせている。具体的には、駆動回路30-1は、振動子10-1を駆動側共振周波数fd1(例えば100kHz)で駆動する。駆動回路30-2は、振動子10-2を駆動側共振周波数fd2(例えば110kHz)で駆動する。駆動回路30-3は、振動子10-3を駆動側共振周波数fd3(例えば120kHz)で駆動する。このように、各軸に対応する各振動子10-1、10-2、10-3の駆動(振動)の周波数を異ならせることで、軸間干渉により生じる悪影響を抑制している。
しかしながら、各軸に対応する振動子10-1、10-2、10-3を設け、その振動の周波数を異ならせると、振動子10-1、10-2、10-3の離調周波数についても異なった特性(中心周波数、バラツキ)になってしまうおそれがある。
そこで本実施形態では、デジタル信号処理部110が各振動子10-1、10-2、10-3ごとに、周波数特性(中心周波数、半値周波数等)が異なるBEF処理を行う。具体的には、デジタル信号処理部110は、振動子10-1の駆動側共振周波数fd1と検出側駆動周波数fs1との差に対応する離調周波数Δf1=|fd1−fs1|の成分を減衰する第1のBEFの処理を、検出回路60-1からの検出データに対して行う。またデジタル信号処理部110は、振動子10-2の駆動側共振周波数fd2と検出側駆動周波数fs2との差に対応する離調周波数Δf2=|fd2−fs2|の成分を減衰する第2のBEFの処理を、検出回路60-2からの検出データに対して行う。この第2のBEFの処理は、第1のBEFの処理とは周波数特性が異なる処理である。またデジタル信号処理部110は、振動子10-3の駆動側共振周波数fd3と検出側駆動周波数fs3との差に対応する離調周波数Δf3=|fd3−fs3|の成分を減衰する第3のBEFの処理を、検出回路60-3からの検出データに対して行う。この第3のBEFの処理は、第1及び第2のBEFの処理とは周波数特性が異なる処理である。このようにデジタル信号処理部110は、振動子10-1と振動子10-2とで、周波数特性が異なるBEF処理を行う。また振動子10-1及び10-2と、振動子10-3とで、周波数特性が異なるBEF処理を行う。
例えば記憶部116は、BEFの周波数特性を設定するフィルター係数の情報を記憶している。具体的には記憶部116は、第1のBEFの周波数特性を設定する第1のフィルター係数の情報と、第2のBEFの周波数特性を設定する第2のフィルター係数の情報を記憶する。また記憶部116は、第3のBEFの周波数特性を設定する第3のフィルター係数の情報を記憶する。
第1のフィルター係数は、振動子10-1の離調周波数fd1の特性に対応する係数であり、離調周波数fd1を減衰させる周波数特性(中心周波数、半値周波数等)を有するBEFを構成するための係数(a1、a2、b1、k)である。第2のフィルター係数は、振動子10-2の離調周波数fd2の特性に対応する係数であり、離調周波数fd2を減衰させる周波数特性を有するBEFを構成するための係数である。第3のフィルター係数は、振動子10-3の離調周波数fd3の特性に対応する係数であり、離調周波数fd3を減衰させる周波数特性を有するBEFを構成するための係数である。
そしてデジタル信号処理部110は、振動子10-1についての処理を行う場には、記憶部116から第1のフィルター係数の情報を読み出し、検出回路60-1(A/D変換回路100-1)からの検出データに対して、第1のフィルター係数が設定されたBEFを用いたフィルター処理を行う。またデジタル信号処理部110は、振動子10-2についての処理を行う場には、記憶部116から第2のフィルター係数の情報を読み出し、検出回路60-2(A/D変換回路100-2)からの検出データに対して、第2のフィルター係数が設定されたBEFを用いたフィルター処理を行う。振動子10-3についての処理も同様である。
このようにすれば、振動子10-1、10-2、10-3の振動の周波数(駆動側共振周波数)が異なり、離調周波数の特性が異なる場合にも、適正な周波数特性のBEFにより、離調周波数の成分を十分に減衰することができる。従って、軸間干渉の低減と、離調周波数の不要信号の除去とを両立して実現することが可能なる。
例えば、本実施形態の比較例として、アナログフィルター(アナログのローパスフィルターやバンドパスフィルター)で離調周波数の不要信号を除去する手法も考えられる。しかしながら、この手法では、図17のような多軸ジャイロセンサーにおいて、軸間干渉の抑制のために各振動子の振動の周波数を異ならせた場合に、各振動子に対応して個別に設計されたアナログフィルターを用意する必要があり、設計や製品管理等が煩雑になるとい問題がある。
これに対して本実施形態では、デジタルフィルターであるBEFにより離調周波数の成分を減衰している。従って、図17のような多軸ジャイロセンサーで各振動子の振動の周波数を異ならせた場合にも、記憶部116に記憶されるフィルター係数の情報を適宜設定することで、これに対応できるという利点がある。
9.検出回路
図18に検出回路60の詳細な構成例を示す。図18は全差動スイッチングミキサー方式の検出回路60の例である。
検出回路60は、第1、第2のQ/V変換回路62、64、第1、第2のゲイン調整アンプ72、74、スイッチングミキサー80、第1、第2のフィルター92、94、A/D変換回路100を含む。なお、検出回路60の構成は図18に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
Q/V変換回路62、64(電荷−電圧変換回路)には振動子10からの差動の第1、第2の検出信号IQ1、IQ2が入力される。そしてQ/V変換回路62、64は振動子10で発生した電荷(電流)を電圧に変換する。これらのQ/V変換回路62、64は帰還抵抗を有する連続型の電荷−電圧変換回路である。
ゲイン調整アンプ72、74は、Q/V変換回路62、64の出力信号QA1、QA2をゲイン調整して増幅する。ゲイン調整アンプ72、74は、いわゆるプログラマブルゲインアンプであり、設定されたゲインで信号QA1、QA2を増幅する。例えばA/D変換回路100の電圧変換範囲に適合する振幅の信号に増幅する。
スイッチングミキサー80は、駆動回路30からの同期信号SYCに基づいて差動の同期検波を行うミキサーである。具体的にはスイッチングミキサー80では、ゲイン調整アンプ72の出力信号QB1が第1の入力ノードNI1に入力され、ゲイン調整アンプ74の出力信号QB2が第2の入力ノードNI2に入力される。そして駆動回路30からの同期信号SYCにより差動の同期検波を行って、差動の第1、第2の出力信号QC1、QC2を第1、第2の出力ノードNQ1、NQ2に出力する。このスイッチングミキサー80により、前段の回路(Q/V変換回路、ゲイン調整アンプ)が発生したノイズ(1/fノイズ)などの不要信号が高周波帯域に周波数変換される。また、コリオリ力に応じた信号である所望信号が直流信号に落とし込まれる。
フィルター92には、スイッチングミキサー80の第1の出力ノードNQ1からの第1の出力信号QC1が入力される。フィルター94には、スイッチングミキサー80の第2の出力ノードNQ2からの第2の出力信号QC2が入力される。これらのフィルター92、94は、例えば不要信号を除去(減衰)して所望信号を通過させる周波数特性を有するローパスフィルターである。例えばスイッチングミキサー80により高周波帯域に周波数変換された1/fノイズ等の不要信号は、フィルター92、94により除去される。またフィルター92、94は、例えばパッシブ素子で構成されるパッシブフィルターである。即ち、フィルター92、94としては、演算増幅器を用いずに、抵抗素子やキャパシターなどのパッシブ素子で構成されるパッシブフィルターを採用できる。
A/D変換回路100は、フィルター92からの出力信号QD1とフィルター94からの出力信号QD2を受けて、差動のA/D変換を行う。具体的には、A/D変換回路100は、フィルター92、94をアンチエイリアシング用のフィルター(前置きフィルター)として、出力信号QD1、QD2のサンプリングを行ってA/D変換を行う。そして本実施形態では、フィルター92からの出力信号QD1及びフィルター94からの出力信号QD2は、アクティブ素子を介さずにA/D変換回路100に入力される。
A/D変換回路100としては、例えばデルタシグマ型や逐次比較型などの種々の方式のA/D変換回路を採用できる。デルタシグマ型を採用する場合には、例えば1/fノイズ低減のためのCDS(Correlated double sampling)やチョッパーの機能などを有し、例えば2次のデルタシグマ変調器などにより構成されるA/D変換回路を用いることができる。また逐次比較型を採用する場合には、例えばDACの素子バラツキよるS/N比の劣化を抑制するDEM(Dynamic Element Matching)の機能などを有し、容量DAC及び逐次比較制御ロジックにより構成されるA/D変換回路を用いることができる。
DSP部110は、各種のデジタル信号処理を行う。例えばDSP部110は、所望信号のアプリケーションに応じた帯域制限のデジタルフィルター処理や、A/D変換回路100等により発生したノイズを除去するデジタルフィルター処理を行う。また、ゲイン補正(感度調整)、オフセット補正などのデジタル補正処理を行う。
図18の検出装置20では、全差動スイッチングミキサー方式を採用している。この全差動スイッチングミキサー方式によれば、Q/V変換回路62、64やゲイン調整アンプ72、74で発生した1/fノイズ等は、スイッチングミキサー80での周波数変換とフィルター92、94によるローパスフィルター特性により除去される。そしてゲイン調整アンプ72、74とAD変換回路100の間には、ゲインは稼げないが1/fノイズが発生しないスイッチングミキサー80や、低ノイズのパッシブ素子により構成されるフィルター92、94が設けられる構成となっている。従って、Q/V変換回路62、64やゲイン調整アンプ72、74で発生したノイズが除去されると共に、スイッチングミキサー80やフィルター92、94が発生するノイズも最小限に抑えられるため、低ノイズの状態の信号QD1、QD2をA/D変換回路100に入力して、A/D変換できるようになる。しかも、信号QD1、QD2を差動信号としてA/D変換できるため、シングルエンドの信号でA/D変換する場合に比べて、S/N比を更に向上できるようになる。
なお本実施形態の検出装置20は図18に示すような全差動スイッチングミキサー方式の構成には限定されない。例えば離散型Q/V変換回路と当該離散型Q/V変換回路にダイレクトに接続されるA/D変換回路からなるダイレクトサンプリング方式の構成など、種々の構成を採用できる。
図19に本実施形態の検出装置20を含む移動体の例を示す。本実施形態の検出装置20は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図19は移動体の具体例としての自動車206を概略的に示している。自動車206には、振動子10と検出装置20を有するジャイロセンサー510(センサー)が組み込まれている。ジャイロセンサー510は車体207の姿勢を検出することができる。ジャイロセンサー510の検出信号は車体姿勢制御装置208に供給されることができる。車体姿勢制御装置208は例えば車体207の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪209のブレーキを制御したりすることができる。その他、こういった姿勢制御は二足歩行ロボットや航空機、ヘリコプター等の各種の移動体において利用されることができる。姿勢制御の実現にあたってジャイロセンサー510は組み込まれることができる。
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語(センサー、物理量等)と共に記載された用語(ジャイロセンサー、角速度等)は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、検出装置やセンサーや電子機器や移動体の構成、振動子の構造等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。