JP6284634B2 - オプトエレクトロニクス半導体チップ - Google Patents
オプトエレクトロニクス半導体チップ Download PDFInfo
- Publication number
- JP6284634B2 JP6284634B2 JP2016526490A JP2016526490A JP6284634B2 JP 6284634 B2 JP6284634 B2 JP 6284634B2 JP 2016526490 A JP2016526490 A JP 2016526490A JP 2016526490 A JP2016526490 A JP 2016526490A JP 6284634 B2 JP6284634 B2 JP 6284634B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- encapsulation layer
- conductivity type
- semiconductor chip
- mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 206
- 230000005693 optoelectronics Effects 0.000 title claims description 101
- 239000010410 layer Substances 0.000 claims description 469
- 238000005538 encapsulation Methods 0.000 claims description 201
- 239000000758 substrate Substances 0.000 claims description 105
- 238000000231 atomic layer deposition Methods 0.000 claims description 56
- 239000002344 surface layer Substances 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 24
- 230000005670 electromagnetic radiation Effects 0.000 claims description 22
- 239000012777 electrically insulating material Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 239000002243 precursor Substances 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 7
- 150000002739 metals Chemical class 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000001493 electron microscopy Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002688 persistence Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
- H01L33/56—Materials, e.g. epoxy or silicone resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Chemical Vapour Deposition (AREA)
Description
本発明では、オプトエレクトロニクス半導体チップを提供する。
刊行物：国際公開第２０１２／１７１８１７号明細書には、オプトエレクトロニクス半導体チップが記載されている。
本発明の解決すべき課題は、改善された効率と改善された低電力特性とを有するオプトエレクトロニクス半導体チップを提供することである。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体チップは半導体基体を含む。半導体基体は、例えば、ＩＩＩ族‐Ｖ族半導体材料、例えば窒化物半導体材料によって形成されている。半導体基体は、ｎ導電型領域、及び、ｐ導電型領域、及び、その間の、電磁放射を形成するように構成された活性領域を含む。ｎ導電型領域及びｐ導電型領域は、例えば、半導体基体の半導体材料を相応にドープすることによって形成されている。
半導体基体の活性領域で形成される電磁放射は、例えばＵＶ放射、赤外放射及び／又は可視光である。電磁放射は例えば活性領域への通電によって形成される。電磁放射の少なくとも一部は、半導体基体の外面を通過して、半導体基体から出射される。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体チップは、活性領域で形成された電磁放射を反射するように構成された第１の鏡面層を含む。当該第１の鏡面層は、例えば半導体基体の第１の主表面に設けられる。この場合、動作中に活性領域で形成される電磁放射は、その大部分が、第１の主表面とは反対側の第２の主表面を通過して、オプトエレクトロニクス半導体チップから出射される。その際、半導体基体の活性領域で形成された電磁放射は、その一部が第１の鏡面層へ入射し、この鏡面層によって、半導体基体の外面へ向かう方向、特には第２の主表面へ向かう方向へ反射され、その一部が第２の主表面で出射される。
鏡面層は特には金属によって形成される。例えば、鏡面層は、銀、アルミニウムを含む金属のうちいずれかの金属を含むか又はこれから成る。これらの金属は可視光に対して良好乃至きわめて良好な反射性を有しているが、特にオプトエレクトロニクス半導体チップの動作中にしばしばそうであるように、電磁場が存在する場合に拡散又はエレクトロマイグレーションを起こしやすいという欠点も有する。さらに、こうした金属は特に湿性の環境では酸化することがあり、このため、動作時間が増大するにつれて反射性の低下ひいては半導体基体の効率の低下が進行する。
本発明のオプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体チップは少なくとも３つのカプセル化層を含む。オプトエレクトロニクス半導体チップは、第１のカプセル化層、第２のカプセル化層及び第３のカプセル化層を含む。少なくとも３つのカプセル化層は、それぞれ電気絶縁性を有するように構成され、このため、電気絶縁性材料によって形成される。カプセル化層はそれぞれ１つもしくは複数の層を含んでよい。各カプセル化層は、製造方法の相違及び／又は材料組成の相違及び／又はオプトエレクトロニクス半導体チップでの配置の相違によって、相互に区別される。
各カプセル化層は、特に、第１の鏡面層からオプトエレクトロニクス半導体チップの別の領域への材料の拡散を防止し、及び／又は、第１の鏡面層への雰囲気ガス及び／又は湿分の浸入を阻止もしくは防止し、及び／又は、オプトエレクトロニクス半導体チップの所定の領域を他の領域に対して電気的に絶縁するために設けられる。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、第１の鏡面層はｐ導電型領域の下面に設けられる。ｐ導電型領域の下面とは、例えば、半導体基体の、ｎ導電型領域が設けられるのとは反対側の面である。鏡面層はｐ導電型領域に直接に接触する。第１の鏡面層は、特にオプトエレクトロニクス半導体チップの動作中に電流をｐ導電型領域へ印加するために設けられている。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、活性領域は、ｐ導電型領域の、第１の鏡面層が設けられるのとは反対側の面に設けられ、ｎ導電型領域は、活性領域の、ｐ導電型領域が設けられるのとは反対側の面に設けられる。つまり、活性領域はｐ導電型領域とｎ導電型領域との間に設けられ、第１の鏡面層はｐ導電型領域の、ｎ導電型領域が設けられるのとは反対側の下面に設けられるのである。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、第１のカプセル化層及び第２のカプセル化層及び第３のカプセル化層が半導体基体の外面を部分ごとに覆う。各カプセル化層は部分ごとに半導体基体の外面に沿って延在し、少なくとも１つのカプセル化層が半導体基体に直接に接触する。例えば、第１のカプセル化層の一部が半導体基体に直接に接触する。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、第３のカプセル化層は、第１の鏡面層の、ｐ導電型領域が設けられるのとは反対側の面を完全に覆い、部分的に第１の鏡面層に直接に接触する。この場合、部分的には第３のカプセル化層と第１の鏡面層との間に少なくとも１つの別の層、例えば金属層を設けることができる。ただし、第３のカプセル化層が第１の鏡面層に直接に接触する領域が、少なくとも一部存在する。そこでは、第３のカプセル化層が例えば鏡面層上に直接に被着される。第３のカプセル化層は、鏡面層の、ｐ導電型領域とは反対側の面を隙間なくカバーする。ここで、鏡面層は例えばｐ導電型領域に向かう下面側で直接にｐ導電型領域に接し、第１の鏡面層の他の露出した外面は、第３のカプセル化層によって包囲される。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、第２のカプセル化層と第３のカプセル化層とが、第１の鏡面層の側方の領域で、部分的に相互に直接に接触する。第１の鏡面層の側方の領域は、例えば、横方向で第１の鏡面層に対して間隔を置いて設けられた領域である。横方向とは、第１の鏡面層の主延在面に対して平行に延在する方向である。鏡面層の側方で、特に第３のカプセル化層及び第１の鏡面層が相互に直接に接触する領域に対して間隔を置いて、第２のカプセル化層と第３のカプセル化層とが相互に直接に接触する。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、第３のカプセル化層及び第２のカプセル化層はＡＬＤ層である。つまり、少なくともこれら２つのカプセル化層は、原子層堆積法ＡＬＤ（アトミックレイヤデポジション）によって製造された層であり、場合によっては他のカプセル化層、例えば第１のカプセル化層もそうであってよい。ＡＬＤプロセスによれば、多結晶の構造又はアモルファスの構造を有するきわめて薄い層を形成できる。ＡＬＤによって製造される層は、当該層を製造する反応サイクルの回数に比例して成長するので、こうしたＡＬＤ層では層厚さの正確な制御が可能である。ＡＬＤプロセスによれば、特に均質な層、すなわち、特に均等な厚さ及び／又は特に均等な材料組成を有する層を製造できる。また、ＡＬＤプロセスによれば、単原子の層成長により、きわめて密で結晶構造欠陥の少ない層を製造できる。
したがって、少なくとも、第２のカプセル化層及び第３のカプセル化層は、フラッシュＡＬＤ、光誘導ＡＬＤもしくはその他のＡＬＤなどのＡＬＤプロセスによって製造される。この場合、特には、カプセル化層が１００℃以上の温度で堆積される高温ＡＬＤ法も使用できる。
ＡＬＤプロセスによって製造されるカプセル化層は、電子顕微鏡での検査、乃至、半導体技術における他の分析法によって、例えば従来の化学蒸着法ＣＶＤなどの代替プロセスによって製造された層に対し、一義的に区別できる。つまり、カプセル化層がＡＬＤ層であることの指標は、完成したオプトエレクトロニクス半導体チップで識別可能な相互指標である。
ＡＬＤ層であるカプセル化層は、電気絶縁性材料によって形成され、例えば厚さ０．０５ｎｍから最大で５００ｎｍまで、好ましくは少なくとも３０ｎｍから最大５０ｎｍまで、例えば厚さ４０ｎｍを有する。ここで、カプセル化層は、連続して設けられる複数のサブ層を含むことができる。各カプセル化層は、例えば、Ｔａ２Ｏ５，Ａｌ２Ｏ３，ＡｌＮ，ＳｉＯ２の材料のうち少なくとも１つを含むか又はこれから成る。特に、ＡＬＤ層であるカプセル化層は、これらの材料の組み合わせを含んでもよい。この場合、ＡＬＤ層は、好ましくは、二酸化ケイ素及び／又は窒化ケイ素を含まない。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体チップは、ｎ導電型領域と電磁放射を形成するように構成された活性領域とｐ導電型領域とを含む半導体基体を含む。また、オプトエレクトロニクス半導体チップは、電磁放射を反射するように構成された第１の鏡面層を含む。オプトエレクトロニクス半導体チップはさらに、それぞれ電気絶縁性材料によって形成された、第１のカプセル化層、第２のカプセル化層及び第３のカプセル化層を含む。第１の鏡面層は、ｐ導電型領域の下面に設けられ、活性領域は、ｐ導電型領域の、第１の鏡面層とは反対側の面に設けられ、ｎ導電型領域は、活性領域の、ｐ導電型領域とは反対側の面に設けられる。オプトエレクトロニクス半導体チップのこの実施形態によれば、第１のカプセル化層及び第２のカプセル化層及び第３のカプセル化層は半導体基体の外面を覆い、第３のカプセル化層は、第１の鏡面層のｐ導電型領域とは反対側の面を完全に覆い、かつ、部分的に第１の鏡面層に直接に接触する。第２のカプセル化層と第３のカプセル化層とは、第１の鏡面層の側方の少なくとも一部の領域で部分的に相互に直接に接触し、第２のカプセル化層及び第３のカプセル化層はＡＬＤ層である。
本発明のオプトエレクトロニクス半導体チップは、特には次のような考察を基礎としている。オプトエレクトロニクス半導体チップ、特に発光ダイオードチップは、その持続性を保証するために、周囲からの湿分の作用に対して確実に保護されなければならない。特に、オプトエレクトロニクス半導体チップの鏡面層は、電界におけるマイグレーションや酸化を起こしやすい銀などの材料で形成されているので、例えば、金属製のカプセル化部を設けることによって、湿分の浸入又は他の雰囲気ガスの浸入から保護される。しかし、こうした金属製のカプセル化部は放射吸収性を有することが多いので、オプトエレクトロニクス半導体チップの効率が低下してしまうことがある。
ここで、第１の鏡面層が特にＡＬＤ層である第３のカプセル化層によって完全に覆われる。これは、第１の鏡面層を湿分及び雰囲気ガスから特に有効に保護する保護部となる。第１の鏡面層は、ＡＬＤ層で保証される特に良好な保護部によって、半導体基体の外側面にきわめて近接して導入され、その際にオプトエレクトロニクス半導体チップの製造中に当該第１の鏡面層が損傷する可能性がほとんどなくなる。第１の鏡面層の反射面積をこのように増大できるため、オプトエレクトロニクス半導体チップの効率は増大する。効率のさらなる増大は、ＡＬＤ層であるカプセル化層が特に薄く、放射透過性材料から形成されることにより達成される。したがって、オプトエレクトロニクス半導体チップ内での望ましくない電磁放射の吸収は低減される。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、半導体チップは、第３のカプセル化層の、半導体基体とは反対側の下面に設けられる第２の金属層を含み、ここで、当該第２の鏡面層は半導体基体の外面から横方向で突出する。
第２の鏡面層は第１の鏡面層と同じ材料によって形成される。第２の鏡面層は、オプトエレクトロニクス半導体チップの光吸収性の領域を反射性に構成するために用いられ、これによってオプトエレクトロニクス半導体チップの効率がさらに高まる。第２の鏡面層は導電性を有するように構成される。このようにすれば、第２の鏡面層は、例えば、半導体基体のｎ導電型領域と電気的に接続され、光学特性の調整に加え、半導体基体のｎ導電型領域への電流印加にも用いられる。
少なくとも幾つかのカプセル化層が、第１の鏡面層と第２の鏡面層との間に少なくとも間接的に存在してよい。こうした手段により、例えば第３のカプセル化層及び場合により他のカプセル化層は、第１の鏡面層と第２の鏡面層とを電気的に絶縁する絶縁部を形成する。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、第２の鏡面層は半導体基体の外面から横方向で突出する。少なくとも幾つかのカプセル化層は、第２の鏡面層の、半導体基体に向かう側の面を延在する。第２の鏡面層は、動作中に半導体基体内で形成された電磁放射を反射させるために設けられる。
第２の鏡面層は、半導体基体の主延在面に対して平行に延在する横方向で、半導体基体から突出する。よって、第２の鏡面層は側方で半導体基体から突出することになる。このようにすれば、第２の鏡面層は、半導体基体の側面から出射され、ついで第２の鏡面層の方向に走行する電磁放射を反射することができる。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、第１のカプセル化層が、活性領域を含む半導体基体の外面を、ｐ導電型領域に沿って第１の鏡面層の側面まで延在する。この場合、第１のカプセル化層は、部分的に、第１の鏡面層に直接に接触する。特には、第１のカプセル化層は、第１の鏡面層の側面に直接に接触する。第１のカプセル化層は例えばＡＬＤ層ではない。第１のカプセル化層は、例えば、ＣＶＤプロセスによって製造され、例えば、ＳｉＯ２及び／又はＳｉＮによって形成される複数のサブ層を含む。この場合、ＳｉＮサブ層は好ましくはＳｉＯ２サブ層よりも薄く構成される。各サブ層は、例えば、層成長方向と同方向の垂直方向で上下に並ぶように配置される。第１のカプセル化層は例えばＳｉＯ２で形成される第１のサブ層を有しており、この第１のサブ層の厚さは１３０ｎｍから１７０ｎｍまでであり、特には１５０ｎｍである。この第１のサブ層の上方に、ＳｉＮで形成される第２のサブ層が設けられ、この第２のサブ層の厚さは１０ｎｍから１４ｎｍまで、特には１２ｎｍである。第１のカプセル化層は、ＳｉＯ２で形成されるサブ層とＳｉＮで形成されるサブ層との１つもしくは複数の積層体を含む。
第１のカプセル化層によって、この第１のカプセル化層とは反対側の材料領域、例えば第２のカプセル化層などのＡＬＤ層の形成時に使用される領域も保護される。例えば、第１のカプセル化層とは反対側の半導体基体は、第１のカプセル化層によって、後続のＡＬＤ層としてのカプセル化層の形成時に使用される酸素もしくはオゾンなどの前駆体から保護される。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体チップは第４のカプセル化層を含み、この第４のカプセル化層は、第３のカプセル化層の、半導体基体とは反対側の面を完全に覆い、かつ、第３のカプセル化層に少なくとも部分的に直接に接触する。第４のカプセル化層は、例えばＡＬＤ層でない層であってもよい。この場合、第４のカプセル化層は、ＡＬＤプロセスによってではなく、例えばＣＶＤ法によって堆積される。第４のカプセル化層は例えば第１のカプセル化層と同様に形成され、ＡＬＤ層の製造時に使用される材料に対して、被覆領域を保護する機能を有する。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体チップは、ＡＬＤ層である第５のカプセル化層を含み、この第５のカプセル化層は、半導体基体の外面を少なくともｎ導電型領域の箇所で完全に覆い、かつ、半導体基体の側方で部分的に第２のカプセル化層に直接に接触する。半導体基体のうち、第５のカプセル化層がなければ覆われないはずの露出領域が、第５のカプセル化層によって覆われ、そこで第５のカプセル化層と直接に接触する。第５のカプセル化層は例えば第２のカプセル化層と同様に形成される。第５のカプセル化層は、第２のカプセル化層と同じ厚さ及び同じ材料組成を有する。
第５のカプセル化層は、半導体基体の側方で、すなわち例えば半導体基体に対する横方向で、第２のカプセル化層に直接に接触する。第５のカプセル化層と第２のカプセル化層とは、ＡＬＤ層に直接に接する少なくとも１つの共通のコンタクト点（以下ではトリプルポイントとも称する）を有する。これにより、半導体基体は、ＡＬＤプロセスで製造された複数のカプセル化層によってほぼ完全に包囲される。よって、半導体基体を湿分及び雰囲気ガスから特に良好に保護できる。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、第２のカプセル化層が、第５のカプセル化層に接触する領域に、エッチングプロセスのトラックを有する。特に、第２のカプセル化層の、第５のカプセル化層に向かう側の上面は、第５のカプセル化層に直接に接触し、エッチングプロセスのトラックを有する。
言い換えれば、第２のカプセル化層は、オプトエレクトロニクス半導体チップの製造中、エッチングプロセスに曝される。エッチングプロセスでは、ＡＬＤ層である第２のカプセル化層上に、現行の半導体電子回路の検査手法で識別可能な、特徴的なトラックが設けられる。このトラックは、例えば、第２のカプセル化層の、第５のカプセル化層に向かう側の面に形成される粗面化部である。これにより、第５のカプセル化層は、第２のカプセル化層がエッチングプロセスのトラックを有する領域において、第２のカプセル化層に特に良好に接着される。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、第２のカプセル化層は、第５のカプセル化層に接触する領域において、第２のカプセル化層と第５のカプセル化層とが接触していない領域よりも薄くなっている。第２のカプセル化層の厚さは例えばエッチングプロセスによって低減できる。例えば、第２のカプセル化層のうち、第５のカプセル化層に接触する領域は、第２のカプセル化層と第５のカプセル化層とが接触していない領域よりも、４ｎｍから８ｎｍ、特には５ｎｍから７ｎｍ薄い。ただし、第２のカプセル化層は分断部を有さず、第５のカプセル化層に接触する領域でその厚さが低減されるだけである。第２のカプセル化層は、例えば、エッチングステップ前には第２のカプセル化層に直接に接触している第１のカプセル化層を除去する方法ステップにおいて、エッチングされる。第１のカプセル化層は、例えば二酸化ケイ素を含む層である。二酸化ケイ素とＡＬＤ層としての第２のカプセル化層との間のエッチング時の選択性は、１：８０の領域にある。このようにすれば、第２のカプセル化層がエッチングによって貫通されるおそれが生じない。
エッチングは、例えば、ドライケミカル式で行われる。当該エッチング過程が通常のごとく白金などによって形成可能な金属層で終了しないことにより、半導体基体上、特にｐｎ接合領域すなわち活性領域に、再堆積による金属層が生じない。したがって、通常ならば必要となる洗浄ステップを省略できる。エッチング時の再堆積による低電力特性の低下すなわち潜在的劣化の問題が起こりえなくなるので、オプトエレクトロニクス半導体チップの製造が簡単化され、効率も向上する。この場合、オプトエレクトロニクス半導体チップの低電力特性が第２のカプセル化層のエッチングにより著しく改善されるので、１μＡ程度のきわめて小さい電流強度においても電磁放射を高い効率で形成できる。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、ｐ導電型領域と活性領域とを通って半導体基体のｎ導電型領域まで延在するスルーコンタクトが設けられる。半導体基体は、少なくとも１つのスルーコンタクトを除き、第３のカプセル化層及び第５のカプセル化層によって完全に包囲される。つまり、スルーコンタクトの領域以外の半導体基体は、ＡＬＤ層として形成された複数の層によって完全に包囲される。
少なくとも１つのスルーコンタクトは、少なくとも複数のカプセル化層と、第１の鏡面層と、半導体基体のｐ導電型領域と、活性領域とを貫通する。この場合、特には、オプトエレクトロニクス半導体チップが同種の複数のスルーコンタクトを含んでよい。
スルーコンタクトは、例えば、ｎ型コンタクト材料で充填された半導体基体の凹部を含む。ｎ型コンタクト材料は例えば金属である。ｎ型コンタクト材料は、ｎ導電型領域に直接に接触し、さらに例えば、半導体チップの外部から接触接続可能なオプトエレクトロニクス半導体チップの端子面への電気的な接続を媒介する。
例えば、第１のカプセル化層及び第２のカプセル化層及び第３のカプセル化層及び第４のカプセル化層が直接にｎ型コンタクト材料に接する。例えば、少なくとも複数のカプセル化層がスルーコンタクト内の半導体基体をカバーし、このようにして、ｎ型コンタクト材料を第１の鏡面層と半導体基体のｐ導電型領域と活性領域とから電気的に絶縁するために用いられる。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、半導体チップは、ｎ型コンタクト材料の、ｎ導電型領域とは反対側の下面に設けられる第２の鏡面層を含み、ここで、第３のカプセル化層及び第４のカプセル化層が部分的に第１の鏡面層と第２の鏡面層との間に設けられる。第２の鏡面層は、第１の鏡面層と同じ材料から形成可能である。第２の鏡面層は、オプトエレクトロニクス半導体チップの本来ならば光吸収性の領域に反射性を付与し、これによりオプトエレクトロニクス半導体チップの効率をさらに改善するために用いられる。当該第２の鏡面層は、例えば、ｎ型コンタクト材料の下方に配置され、横方向でスルーコンタクトから突出する。スルーコンタクトの領域で発生した電磁放射は、第２の鏡面層で反射される。第２の鏡面層はｎ型コンタクト材料へ電気的に接続され、ｎ型コンタクト材料に特には直接に接触する。こうした手段により、第２の鏡面層は半導体基体のｎ導電型領域に電気的に接続され、光学特性を調整するためのほか、半導体基体のｎ導電型領域への電流印加のために用いられる。
少なくとも複数のカプセル化層が、少なくとも間接的に、第１の鏡面層と第２の鏡面層との間に設けられる。このようにすれば、例えば第３のカプセル化層及び第４のカプセル化層が第１の鏡面層と第２の鏡面層との間の電気絶縁部を形成する。第２の鏡面層が例えば半導体基体のｎ導電型領域に電気的に接続される場合、第１の鏡面層が半導体基体のｐ導電型領域に電気的に接続される。この場合、第１の鏡面層は、光学特性を調整するためのほか、半導体基体のｐ導電型領域への電流印加のためにも用いられる。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、第２の鏡面層は、半導体基体の外面から横方向で突出する。少なくとも複数のカプセル化層は、第２の鏡面層の、半導体基体に向かう側の面に延在する。第２の鏡面層は、半導体基体内で動作中に形成された電磁放射を反射させるために設けられる。
第２の鏡面層は、横方向で、すなわち、半導体基体の主延在面に対して平行な方向で、半導体基体から突出する。したがって、第２の鏡面層は半導体基体の側面から突出する。このようにすれば、第２の鏡面層は、半導体基体の側面から出射されて続いて第２の鏡面層の方向へ走行する電磁放射を反射することができる。第２の鏡面層の、横方向で半導体基体の外面から突出する領域は、第２の鏡面層のｎ型コンタクト材料の下面の領域（ｎ導電型領域と反対側の領域）には接続しなくてよい。第２の鏡面層のこれら２つの領域は、例えば同じ製造ステップで、例えばマスク技術を用いて形成可能である。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、第１の鏡面層からｎ導電型領域の側面までの横方向の距離は最大で２．５μｍであり、特には最大で１．５μｍである。この場合、側面とは、当該横方向に対してそれぞれ横断方向もしくは垂直方向に延在する面であり、第１の鏡面層乃至ｎ導電型領域の外面となっている。
第１の鏡面層から半導体基体の外面までの距離を小さくするには、第１の鏡面層を、ＡＬＤ層である第３のカプセル化層によって完全に覆うとよい。
例えば、部分的に第３のカプセル化層に直接に接しかつＡＬＤ層である第２のカプセル化層などの別のカプセル化層と組み合わせることにより、第２の鏡面層は、特に良好に外部影響から保護され、半導体基体の外面すなわちｎ導電型領域の側面に特に近接させることができる。このようにすることで、効率、例えば光の増幅率が約１．５％向上する。こうした手段により、例えばカプセル化されるｐ導電型の添加材料による縁部での吸収が防止される。同時に、特にチップの低電力特性に関する潜在的劣化の問題も低減される。
オプトエレクトロニクス半導体チップの少なくとも１つの実施形態によれば、ｐ導電型領域及び第１の鏡面層の側面は部分的に金属製のカプセル化層によって覆われ、少なくとも幾つかのカプセル化層は、少なくとも部分的に、金属製のカプセル化層と側面との間に延在する。つまり、半導体基体のｐ導電型領域は、その一部が、金属製のカプセル化層内へ突出している。当該金属製のカプセル化層は、例えば、オプトエレクトロニクス半導体チップの、半導体基体とは反対側の支持体に対する平坦化層として作用する。当該金属製のカプセル化層は、半導体基体の、例えば支持体に向かう側の面のトポグラフィを整え、これを平坦化することができる。金属製の平坦化層は、例えば、鏡面層からの材料の拡散を防止するカプセル化層である。金属製のカプセル化層は、白金、金、タングステン、チタンなどの金属を含むか又はこれらの金属から形成される。つまり、金属製のカプセル化層は、これらの金属の少なくとも１つを含むか又はこれらの金属の任意の組み合わせから形成される。
以下に、本発明のオプトエレクトロニクス半導体チップ及びその製造方法を図示の実施形態に即して詳細に説明する。
図中、同一の要素もしくは同様の機能を有する要素には同じ参照番号を付してある。ただし、図相互及び図示されている各要素相互の寸法比は縮尺通りでないことに注意されたい。個々の要素には、図示の簡明性のため及び／又は理解しやすさのために、意図的に拡大して示したものがある。
図１Ａには、初期状態として、例えばサファイアから形成された、半導体基体１０を特にエピタキシャルに堆積するための成長基板１が示されている。半導体基体１０は、ｎ導電型領域２と、ｐ導電型領域３と、これらの間に設けられる活性領域４とを含む。成長基板１は例えばウェハとして用意され、ここで、破線Ａ，Ａ’は、製造すべきオプトエレクトロニクス半導体チップのチップパターンを定める。破線Ｂは、製造プロセス中、スルーコンタクトが形成される位置を表す。また、破線Ｃ，Ｃ’は、コンタクト領域のうち、製造中に例えばオプトエレクトロニクス半導体チップのコンタクト接続のためのボンディングパッドが形成される位置を表している。
半導体基体１０は、ここでは例えば、窒化物半導体材料をベースとしている。
次の図１Ｂのステップでは、例えばエピタキシャルに堆積された複数の層をエッチングすることでｐ導電型領域３及び活性領域４及びｎ導電型領域２がパターニングされ、半導体基体１０の外面とスルーコンタクトとが形成される。この場合、半導体基体のｎ導電型領域が部分的に露出される。
次の図１Ｃのステップでは、半導体基体１０の、成長基板１とは反対側の外面の全面にわたって、第１のカプセル化層１１がコーティングされ、この第１のカプセル化層１１は、例えばＣＶＤ法によって製造される電気絶縁層である。第１のカプセル化層１１はカプセル化層体として構成され、例えばＳｉＯ２で形成されるサブ層及びＳｉＮで形成されるサブ層を複数個含む。各サブ層は、垂直方向に、すなわち、横方向に対して垂直な方向で上下に設けられる。横方向とは例えば成長基板１の主延在方向の平面に対して平行な方向である。
例えば、ＳｉＯ２で形成されるサブ層は、１３０ｎｍから１７０ｎｍまでの厚さ、特には１５０ｎｍの厚さを有する。ＳｉＮで形成されるサブ層は、１０ｎｍから１４ｎｍまでの厚さ、特には１２ｎｍの厚さを有する。このようにして、特に、ＡＬＤ層の製造に使用される材料に対して特に不透過性を有するカプセル化層が形成される。
第１のカプセル化層１１は、ｐ導電型領域３と活性領域４の露出した側面とを完全に覆うので、特には、半導体基体のｐｎ接合領域ひいては活性領域４が第１のカプセル化層１１によって保護される。
次の図１Ｄのステップでは、第１のカプセル化層１１の、成長基板１と反対側の上面に、第２のカプセル化層１２が設けられる。第２のカプセル化層１２はＡＬＤ層である。
ＡＬＤ層である第２のカプセル化層１２はＡＬＤプロセスによって形成され、ここで、第２のカプセル化層１２は、少なくとも部分的に、例えば前駆体としてのオゾンを用いて堆積される。この場合、第２のカプセル化層１２の全体を、前駆体としてのオゾンを用いて堆積できる。また、第２のカプセル化層１２が例えば順に積層される少なくとも２つのサブ層を含み、少なくとも１つのサブ層が前駆体としてのオゾンを用いるＡＬＤプロセスによって形成されるように構成してもよい。
前駆体としてオゾンを用いたＡＬＤ層は、湿分に対して特に高い密封性を有すると判明している。前駆体としてオゾンを用いて堆積される層もしくはサブ層とは、例えば、Ａｌ２Ｏ３層もしくはＳｉＯ２層もしくはＴａ２Ｏ５層である。
また、第２のカプセル化層１２を、オゾンフリーの前駆体を用いて堆積されるサブ層を含むように構成するか又はこうしたサブ層から形成することもできる。例えば、この場合、前駆体材料として水又は酸素が用いられる。
第２のカプセル化層１２は、さらに、例えばオゾンを含む前駆体を用いて堆積される第２のサブ層を含む。当該第２のサブ層は第１のサブ層の直上に堆積される。第１のサブ層は例えば５ｎｍから１０ｎｍまでの厚さを有する。第２のサブ層は例えば２５ｎｍから４５ｎｍまでの厚さを有する。
第２のカプセル化層１２も、ｐ導電型領域３の外面及び半導体基体の活性領域４の外面を少なくとも間接的に覆う。第１のカプセル化層と第２のカプセル化層とは、協働して、活性領域４を含む半導体基体１０の外面に、ｐ導電型領域３に沿って延在する１つのカプセル化層積層体（２０）を形成する。
次の図１Ｅのステップでは、フォト技術及びリフトオフ技術を用いて、カプセル化層積層体に開口が設けられ、例えば銀から成る第１の鏡面層２１が堆積される。
次の図１Ｆのステップでは、別のフォト技術を用いて、第１の鏡面層２１上にｐ型端子層３１が堆積される。この層は、オプトエレクトロニクス半導体チップにおいて、後にｐ導電型領域３へのコンタクト接続のためのコンタクト領域４３が形成される領域Ｃ，Ｃ’まで延在する。ｐ型端子層３１は第１の鏡面層２１を完全には覆わず、第１の鏡面層２１の縁部領域が露出されて残る。ｐ型端子層３１は例えばＰｔ／Ａｕ／Ｔｉ層体によって形成することができる。ここで、白金層は、層体のうち第１の鏡面層２１に向かう側に位置するように形成される。
図１Ｇに関連して、第３のカプセル化層１３を、第２のカプセル化層１２と第１の鏡面層２１とｐ型端子層３１の露出した外面とに設けるさらなるステップを説明する。第２のカプセル化層１２と第３のカプセル化層１３とは、部分的に、つまり第１の鏡面層２１の側方領域において、相互に直接に接している。この場合、第３のカプセル化層１３は例えば第２のカプセル化層１２と同様に形成可能なＡＬＤ層である。第３のカプセル化層１３は、半導体基体１０の、成長基板１とは反対側の上面の全体にわたって延在する。
図１Ｈに関連して、第４のカプセル化層１４を設けるステップを説明する。第４のカプセル化層１４は例えばＡＬＤ層ではなく、第１のカプセル化層１１と同様に形成可能である。第４のカプセル化層１４は、成長基板１とは反対側の第３のカプセル化層１３の上面を完全に覆い、例えば当該上面に対してコンフォーマルな形状を有する。
次の図１Ｉのステップでは、領域Ｂにおいて複数のカプセル化層１１−１４に開口を設けることにより、スルーコンタクト４０が形成される。当該スルーコンタクト４０ではｎ導電型領域２が露出している。複数のカプセル化層を除去する際にはフォト技術が用いられる。こうしたフォト技術は、後にｎ型コンタクト材料４１をスルーコンタクト４０に導入する際にも用いられる。
スルーコンタクト４０の領域すなわち領域Ｂでは、それぞれＡＬＤ層である第２のカプセル化層１２と第３のカプセル化層１３とが直接に接している。特には、これら２つの層は、例えば二酸化ケイ素を含む層又は二酸化ケイ素から成る層によっては相互に分離されず、さらに、ＡＬＤ層でない層によっても相互に分離されない。第２のカプセル化層１２及び第３のカプセル化層１３をこうした層によって相互に分離すると、各カプセル化層の除去にエッチング過程が必要となってしまい、さらに手間がかかる。つまり、２つのＡＬＤ層すなわち第２のカプセル化層１２及び第３のカプセル化層１３が直接に接していることによって、スルーコンタクト４０を特に簡単に形成できるのである。
次の図１Ｊのステップでは、ｎ型コンタクト材料４１が領域Ｂのスルーコンタクト４０に導入される。ｎ型コンタクト材料４１は例えば金属によって形成され、チタン及び／又は金などの材料を含むことができる。
次の図１Ｋのステップでは、例えば第１の鏡面層２１と同様に形成可能な第２の鏡面層２２が設けられる。第２の鏡面層２２は、ｎ型コンタクト材料４１の、ｎ導電型領域２とは反対側の下面に設けられ、ここで第１の鏡面層２１と第２の鏡面層２２との間に部分的に各カプセル化層が存在する。例えば、第３のカプセル化層１３及び第４のカプセル化層１４が、直接に第１の鏡面層２１と第２の鏡面層２２との間に位置する。第２の鏡面層２２は部分的に第４のカプセル化層１４に直接に接する。第２のカプセル化層２２の側方領域は、横方向で、スルーコンタクト４０と、半導体基体１０の外面、特にｐ導電型領域３の外面とから突出している。
次の図１Ｌのステップでは、まず、金属製のカプセル化層４２が設けられる。この金属製のカプセル化層は、成長基板１とは反対側の面のトポグラフィを覆い、平坦化層として機能する。金属製のカプセル化層４２は、例えば、Ｐｔ／Ａｕ／Ｔｉ層体を含み、第２の鏡面層２２の材料に対する拡散バリアとして用いられる。金属製のカプセル化層４２は、支持体５０の後続の電解めっきプロセスに際してのシード層として用いられる。このケースでは、支持体５０は例えば銅から形成できる。また、支持体５０はケイ素もしくはゲルマニウム又は他の半導体材料から形成することもできる。支持体５０の、成長基板１とは反対側の面には、後のオプトエレクトロニクス半導体チップのはんだ接続を可能にする裏面メタライゼーション５１が設けられる。
次の図１Ｍのステップでは、成長基板１が剥離され、最初成長基板に面していたｎ導電型領域２の上面が粗面化される。成長基板１の剥離は、例えばレーザーアブレーションプロセスによって行われ、粗面化は例えばＫＯＨを用いたリソグラフィエッチングによって行われる。
次のステップ（図１Ｎ）ではメサエッチングが行われる。このエッチングは第１のカプセル化層１１で停止する。続いて、例えば二酸化ケイ素から成るハードマスク６０がｎ導電型領域２上に被着される。
図１Ｏには、ハードマスク６０がマスク層６０及び第１のカプセル化層１１のドライケミカルエッチングによって除去されることが示されている。マスク層６０の厚さは、第２のカプセル化層１２でエッチストップが生じるよう、第１のカプセル化層１１の厚さに関連して定められる。例えば、エッチストップは、第２のカプセル化層１２のＡｌ２Ｏ３層もしくはＴａ２Ｏ５層での終点検出によって行われる。
第１のカプセル化層１１は当該エッチング過程で除去される。この場合に重要なのは、当該エッチング過程がｐ型端子層３１すなわち例えば白金層で停止するのでなく、電気絶縁性材料で形成された第２のカプセル化層１２で停止するということである。ドライエッチングステップが使用されることにより、二酸化ケイ素でのエッチングに比べて選択性が小さいため、第２のカプセル化層１２はほとんど侵襲を受けず、その厚さが例えば５ｎｍから７ｎｍ低減される。
エッチング時に金属が侵襲を受けないことにより、剥離された金属が例えば半導体基体の活性領域４内に再堆積しない。このため、低電力特性が改善され、低電力特性に関する潜在的劣化の危険が低減される。
次の図１Ｐのステップでは、ＡＬＤ層である第５のカプセル化層１５が例えば第２のカプセル化層１２と同様に形成されて設けられる。この場合、第２のカプセル化層と第５のカプセル化層との間に、これら２つのカプセル化層が相互に直接に接触するコンタクト点ＴＰが形成される。第２のカプセル化層１２は、第５のカプセル化層１５に直接に接触する領域にエッチング表面を有しており、このエッチング表面で厚さが低減されている。
続いて、例えば二酸化ケイ素から成るかもしくは二酸化ケイ素を含む第６のカプセル化層１６が、半導体基体１０の端子パシベーションとして、第５のカプセル化層１５の、支持体５０とは反対側の面に形成される。
さらに、図１Ｑに示されているように、ｐ型端子層３１が露出され、例えばワイヤ接続可能なコンタクト領域４３がｐ型端子層３１上に堆積される。
全体として、図１Ｑに関連して、オプトエレクトロニクス半導体チップを説明する。本発明のオプトエレクトロニクス半導体チップは、
・ｎ導電型領域２、及び、電磁放射を形成するように構成された活性領域４、及び、ｐ導電型領域３を含む、半導体基体１０と、
・電磁放射を反射するように構成された第１の鏡面層２１と、
・電気絶縁性材料によって形成された第１のカプセル化層１１と、
・電気絶縁性材料によって形成された第２のカプセル化層１２と、
・電気絶縁性材料によって形成された第３のカプセル化層１３と
を含み、ここで、
・第１の鏡面層２１は、ｐ導電型領域３の下面に設けられており、
・活性領域４は、ｐ導電型領域３の、第１の鏡面層２１とは反対側の面に設けられており、
・ｎ導電型領域２は、活性領域４の、ｐ導電型領域３とは反対側の面に設けられており、
・第１のカプセル化層１１及び第２のカプセル化層１２及び第３のカプセル化層１３は、半導体基体１０の外面を部分的に覆っており、
・第３のカプセル化層１３は、第１の鏡面層２１の、ｐ導電型領域３とは反対側の面を完全に覆っており、かつ、部分的に第１の鏡面層２１に直接に接触しており、
・第２のカプセル化層１２と第３のカプセル化層１３とは、第１の鏡面層２１の側方の領域で部分的に相互に直接に接触しており、
・第２のカプセル化層１２及び第３のカプセル化層１３は、ＡＬＤ層である。
・ｎ導電型領域２、及び、電磁放射を形成するように構成された活性領域４、及び、ｐ導電型領域３を含む、半導体基体１０と、
・電磁放射を反射するように構成された第１の鏡面層２１と、
・電気絶縁性材料によって形成された第１のカプセル化層１１と、
・電気絶縁性材料によって形成された第２のカプセル化層１２と、
・電気絶縁性材料によって形成された第３のカプセル化層１３と
を含み、ここで、
・第１の鏡面層２１は、ｐ導電型領域３の下面に設けられており、
・活性領域４は、ｐ導電型領域３の、第１の鏡面層２１とは反対側の面に設けられており、
・ｎ導電型領域２は、活性領域４の、ｐ導電型領域３とは反対側の面に設けられており、
・第１のカプセル化層１１及び第２のカプセル化層１２及び第３のカプセル化層１３は、半導体基体１０の外面を部分的に覆っており、
・第３のカプセル化層１３は、第１の鏡面層２１の、ｐ導電型領域３とは反対側の面を完全に覆っており、かつ、部分的に第１の鏡面層２１に直接に接触しており、
・第２のカプセル化層１２と第３のカプセル化層１３とは、第１の鏡面層２１の側方の領域で部分的に相互に直接に接触しており、
・第２のカプセル化層１２及び第３のカプセル化層１３は、ＡＬＤ層である。
本発明は上述した実施形態に限定されない。むしろ、本発明は、発明の詳細な説明及び特許請求の範囲に明示されていないとしても、それぞれの新規な特徴乃至その組み合わせの全て、特に特許請求の範囲に含まれる発明特定事項の組み合わせの全てを含む。
本願は独国特許出願第１０２０１３１０７５３１．２号の優先権を主張するものであり、当該出願の開示内容は引用により本発明に含まれるものとする。
Claims (15)
- オプトエレクトロニクス半導体チップであって、
ｎ導電型領域（２）、及び、電磁放射を形成するように構成された活性領域（４）、及び、ｐ導電型領域（３）を含む、半導体基体（１０）と、
前記電磁放射を反射するように構成された第１の鏡面層（２１）と、
電気絶縁性材料によって形成された第１のカプセル化層（１１）と、
電気絶縁性材料によって形成された第２のカプセル化層（１２）と、
電気絶縁性材料によって形成された第３のカプセル化層（１３）と
を含み、
前記第１の鏡面層（２１）は、前記ｐ導電型領域（３）の下面に設けられており、
前記活性領域（４）は、前記ｐ導電型領域（３）の、前記第１の鏡面層（２１）とは反対側の面に設けられており、
前記ｎ導電型領域（２）は、前記活性領域（４）の、前記ｐ導電型領域（３）とは反対側の面に設けられており、
前記第１のカプセル化層（１１）及び前記第２のカプセル化層（１２）及び前記第３のカプセル化層（１３）は、前記半導体基体（１０）の外面を部分的に覆っており、
前記第３のカプセル化層（１３）は、前記第１の鏡面層（２１）の、前記ｐ導電型領域（３）とは反対側の面を完全に覆っており、かつ、部分的に前記第１の鏡面層（２１）に直接に接触しており、
前記第２のカプセル化層（１２）と前記第３のカプセル化層（１３）とは、前記第１の鏡面層（２１）の側方の領域で部分的に相互に直接に接触しており、
前記第２のカプセル化層（１２）及び前記第３のカプセル化層（１３）は、原子層堆積（ＡＬＤ）層である、
ことを特徴とするオプトエレクトロニクス半導体チップ。 - オプトエレクトロニクス半導体チップであって、
ｎ導電型領域（２）、及び、電磁放射を形成するように構成された活性領域（４）、及び、ｐ導電型領域（３）を含む、半導体基体（１０）と、
前記電磁放射を反射するように構成された第１の鏡面層（２１）と、
第２の鏡面層（２２）と、
それぞれ電気絶縁性材料によって形成された、第１のカプセル化層（１１）及び第２のカプセル化層（１２）及び第３のカプセル化層（１３）と
を含み、
前記第１の鏡面層（２１）は、前記ｐ導電型領域（３）の下面に設けられており、
前記活性領域（４）は、前記ｐ導電型領域（３）の、前記第１の鏡面層（２１）とは反対側の面に設けられており、
前記ｎ導電型領域（２）は、前記活性領域（４）の、前記ｐ導電型領域（３）とは反対側の面に設けられており、
前記第１のカプセル化層（１１）及び前記第２のカプセル化層（１２）及び前記第３のカプセル化層（１３）は、前記半導体基体（１０）の外面を部分的に覆っており、
前記第３のカプセル化層（１３）は、前記第１の鏡面層（２１）の、前記ｐ導電型領域（３）とは反対側の面を完全に覆っており、かつ、部分的に前記第１の鏡面層（２１）に直接に接触しており、
前記第２のカプセル化層（１２）と前記第３のカプセル化層（１３）とは、前記第１の鏡面層（２１）の側方の領域で部分的に相互に直接に接触しており、
前記第２のカプセル化層（１２）及び前記第３のカプセル化層（１３）は、原子層堆積（ＡＬＤ）層であり、
前記第２の鏡面層（２２）は、前記第３のカプセル化層（１３）の、前記半導体基体（１０）とは反対側の下面に設けられており、
前記第２の鏡面層（２２）は、前記半導体基体（１０）の外面から横方向で突出している、
ことを特徴とするオプトエレクトロニクス半導体チップ。 - 前記第１のカプセル化層（１１）は、前記活性領域（４）を含む前記半導体基体（１０）の外面で、前記ｐ導電型領域（３）に沿って前記第１の鏡面層（２１）の側面まで延在しており、
前記第１のカプセル化層（１１）は、前記第１の鏡面層（２１）に直接に接触している、
請求項１又は２記載のオプトエレクトロニクス半導体チップ。 - 第４のカプセル化層（１４）が設けられており、
該第４のカプセル化層（１４）は、前記第３のカプセル化層（１３）の、前記半導体基体（１０）とは反対側の面を完全に覆っており、かつ、少なくとも部分的に前記第３のカプセル化層（１３）に直接に接触している、
請求項１から３までのいずれか１項記載のオプトエレクトロニクス半導体チップ。 - 原子層堆積（ＡＬＤ）層である第５のカプセル化層（１５）が設けられており、
該第５のカプセル化層（１５）は、前記半導体基体（１０）の外面を少なくとも前記ｎ導電型領域（２）の箇所で完全に覆っており、かつ、前記半導体基体（１０）の側方で部分的に前記第２のカプセル化層（１２）に直接に接触している、
請求項１から４までのいずれか１項記載のオプトエレクトロニクス半導体チップ。 - 前記第２のカプセル化層（１２）は、前記第５のカプセル化層（１５）に接触する領域に、エッチングプロセスのトラックを有する、
請求項５記載のオプトエレクトロニクス半導体チップ。 - 前記第２のカプセル化層（１２）は、前記第５のカプセル化層（１５）に接触する領域において、前記第２のカプセル化層（１２）と前記第５のカプセル化層（１５）とが接触しない領域よりも薄くなっている、
請求項５又は６記載のオプトエレクトロニクス半導体チップ。 - 前記ｐ導電型領域（３）と前記活性領域（４）とを通って前記ｎ導電型領域（２）まで延在する少なくとも１つのスルーコンタクト（４０）が設けられており、
前記スルーコンタクト（４０）は、前記ｎ導電型領域（２）に電気的に接触可能なｎ型コンタクト材料（４１）を含み、
前記半導体基体（１０）は、前記少なくとも１つのスルーコンタクト（４０）を除き、前記第３のカプセル化層（１３）及び前記第５のカプセル化層（１５）によって完全に包囲されている、
請求項１から７までのいずれか１項記載のオプトエレクトロニクス半導体チップ。 - 前記第１のカプセル化層（１１）及び前記第２のカプセル化層（１２）及び前記第３のカプセル化層（１３）及び前記第４のカプセル化層（１４）は、部分的に前記ｎ型コンタクト材料（４１）に直接に接している、
請求項８記載のオプトエレクトロニクス半導体チップ。 - 第２の鏡面層（２２）が、前記ｎ型コンタクト材料（４１）の、前記ｎ導電型領域（２）とは反対側の下面に設けられており、
前記第３のカプセル化層（１３）及び前記第４のカプセル化層（１４）が、部分的に前記第１の鏡面層（２１）と前記第２の鏡面層（２２）との間に設けられている、
請求項１から９までのいずれか１項記載のオプトエレクトロニクス半導体チップ。 - 前記第２の鏡面層（２２）は、前記半導体基体（１０）の外面から横方向で突出している、
請求項１０記載のオプトエレクトロニクス半導体チップ。 - 前記第２の鏡面層（２２）は、少なくとも部分的にコンタクト領域（４３）の下方に延在しており、
前記第２の鏡面層（２２）は、少なくとも前記第３のカプセル化層（１３）によって前記コンタクト領域（４３）から電気的に絶縁されており、
前記コンタクト領域（４３）は、前記半導体チップと前記半導体チップの外部とｐ側で接続するために設けられている、
請求項１０又は１１記載のオプトエレクトロニクス半導体チップ。 - 前記第１の鏡面層（２１）の側面から前記ｎ導電型領域（２）の側面までの横方向の距離は、最大で２．５μｍである、
請求項１から１２までのいずれか１項記載のオプトエレクトロニクス半導体チップ。 - 前記ｐ導電型領域（３）及び前記第１の鏡面層（２１）の側面は、部分的に金属製のカプセル化層（４２）によって覆われており、
前記金属製のカプセル化層（４２）と前記側面との間にカプセル化層積層体（２０）が延在している、
請求項１から１３までのいずれか１項記載のオプトエレクトロニクス半導体チップ。 - 前記第１のカプセル化層（１１）と前記第２のカプセル化層（１２）とが協働して前記カプセル化層積層体を形成している、
請求項１４記載のオプトエレクトロニクス半導体チップ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102013107531.2 | 2013-07-16 | ||
| DE102013107531.2A DE102013107531A1 (de) | 2013-07-16 | 2013-07-16 | Optoelektronischer Halbleiterchip |
| PCT/EP2014/063423 WO2015007486A1 (de) | 2013-07-16 | 2014-06-25 | Optoelektronischer halbleiterchip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016531422A JP2016531422A (ja) | 2016-10-06 |
| JP6284634B2 true JP6284634B2 (ja) | 2018-02-28 |
Family
ID=50981550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016526490A Active JP6284634B2 (ja) | 2013-07-16 | 2014-06-25 | オプトエレクトロニクス半導体チップ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10014444B2 (ja) |
| JP (1) | JP6284634B2 (ja) |
| KR (1) | KR102268352B1 (ja) |
| CN (2) | CN105393369B (ja) |
| DE (2) | DE102013107531A1 (ja) |
| TW (1) | TWI557944B (ja) |
| WO (1) | WO2015007486A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102017107198A1 (de) * | 2017-04-04 | 2018-10-04 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines optoelektronischen Halbleiterchip und optoelektronischer Halbleiterchip |
| US11469138B2 (en) * | 2018-05-04 | 2022-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via for coupling attached component upper electrode to substrate |
| CN110731016B (zh) * | 2018-11-13 | 2024-02-09 | 泉州三安半导体科技有限公司 | 发光二极管 |
| US11075128B2 (en) * | 2019-10-03 | 2021-07-27 | Utica Leaseco, Llc | Modules incorporating encapsulation layers |
| JP7440782B2 (ja) | 2022-01-25 | 2024-02-29 | 日亜化学工業株式会社 | 発光素子の製造方法 |
Family Cites Families (103)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU4695096A (en) * | 1995-01-06 | 1996-07-24 | National Aeronautics And Space Administration - Nasa | Minority carrier device |
| JP3531475B2 (ja) | 1998-05-22 | 2004-05-31 | 日亜化学工業株式会社 | フリップチップ型光半導体素子 |
| JP3723434B2 (ja) * | 1999-09-24 | 2005-12-07 | 三洋電機株式会社 | 半導体発光素子 |
| TW465123B (en) * | 2000-02-02 | 2001-11-21 | Ind Tech Res Inst | High power white light LED |
| TWI292227B (en) | 2000-05-26 | 2008-01-01 | Osram Opto Semiconductors Gmbh | Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan |
| US6630689B2 (en) * | 2001-05-09 | 2003-10-07 | Lumileds Lighting, U.S. Llc | Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa |
| US6642652B2 (en) * | 2001-06-11 | 2003-11-04 | Lumileds Lighting U.S., Llc | Phosphor-converted light emitting device |
| US6828596B2 (en) * | 2002-06-13 | 2004-12-07 | Lumileds Lighting U.S., Llc | Contacting scheme for large and small area semiconductor light emitting flip chip devices |
| US6841802B2 (en) * | 2002-06-26 | 2005-01-11 | Oriol, Inc. | Thin film light emitting diode |
| US6744196B1 (en) * | 2002-12-11 | 2004-06-01 | Oriol, Inc. | Thin film LED |
| US20040188696A1 (en) * | 2003-03-28 | 2004-09-30 | Gelcore, Llc | LED power package |
| JP4590905B2 (ja) * | 2003-10-31 | 2010-12-01 | 豊田合成株式会社 | 発光素子および発光装置 |
| KR100576856B1 (ko) * | 2003-12-23 | 2006-05-10 | 삼성전기주식회사 | 질화물 반도체 발광소자 및 제조방법 |
| DE102004029412A1 (de) * | 2004-02-27 | 2005-10-13 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines solchen Halbleiterchips |
| JP4805831B2 (ja) * | 2004-03-18 | 2011-11-02 | パナソニック株式会社 | 半導体発光装置、照明モジュール、照明装置、表面実装部品、および表示装置 |
| JP4330476B2 (ja) | 2004-03-29 | 2009-09-16 | スタンレー電気株式会社 | 半導体発光素子 |
| US9368428B2 (en) * | 2004-06-30 | 2016-06-14 | Cree, Inc. | Dielectric wafer level bonding with conductive feed-throughs for electrical connection and thermal management |
| US20060081858A1 (en) * | 2004-10-14 | 2006-04-20 | Chung-Hsiang Lin | Light emitting device with omnidirectional reflectors |
| US7679097B2 (en) * | 2004-10-21 | 2010-03-16 | Nichia Corporation | Semiconductor light emitting device and method for manufacturing the same |
| TWI422044B (zh) * | 2005-06-30 | 2014-01-01 | Cree Inc | 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置 |
| JP5016808B2 (ja) * | 2005-11-08 | 2012-09-05 | ローム株式会社 | 窒化物半導体発光素子及び窒化物半導体発光素子製造方法 |
| JP4777757B2 (ja) * | 2005-12-01 | 2011-09-21 | スタンレー電気株式会社 | 半導体発光素子及びその製造方法 |
| US7994514B2 (en) * | 2006-04-21 | 2011-08-09 | Koninklijke Philips Electronics N.V. | Semiconductor light emitting device with integrated electronic components |
| US8062925B2 (en) * | 2006-05-16 | 2011-11-22 | Koninklijke Philips Electronics N.V. | Process for preparing a semiconductor light-emitting device for mounting |
| JP5113478B2 (ja) * | 2006-10-13 | 2013-01-09 | 三洋電機株式会社 | 半導体発光素子、照明装置および半導体発光素子の製造方法 |
| JP2008192782A (ja) * | 2007-02-05 | 2008-08-21 | Toyota Central R&D Labs Inc | 電極及びそれを有するｉｉｉ族窒化物系化合物半導体発光素子 |
| DE102007022947B4 (de) * | 2007-04-26 | 2022-05-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
| DE102007019775A1 (de) | 2007-04-26 | 2008-10-30 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| DE102007019776A1 (de) * | 2007-04-26 | 2008-10-30 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente |
| TWI344709B (en) * | 2007-06-14 | 2011-07-01 | Epistar Corp | Light emitting device |
| DE102007043877A1 (de) * | 2007-06-29 | 2009-01-08 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Bauelementen und optoelektronisches Bauelement |
| US8368100B2 (en) * | 2007-11-14 | 2013-02-05 | Cree, Inc. | Semiconductor light emitting diodes having reflective structures and methods of fabricating same |
| US9634191B2 (en) * | 2007-11-14 | 2017-04-25 | Cree, Inc. | Wire bond free wafer level LED |
| JP5220916B2 (ja) * | 2008-04-02 | 2013-06-26 | ソン，ジュンオ | 発光素子及びその製造方法 |
| KR100946523B1 (ko) * | 2008-04-24 | 2010-03-11 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| DE102009018603B9 (de) * | 2008-04-25 | 2021-01-14 | Samsung Electronics Co., Ltd. | Leuchtvorrichtung und Herstellungsverfahren derselben |
| JP5305790B2 (ja) * | 2008-08-28 | 2013-10-02 | 株式会社東芝 | 半導体発光素子 |
| JP5123269B2 (ja) * | 2008-09-30 | 2013-01-23 | ソウル オプト デバイス カンパニー リミテッド | 発光素子及びその製造方法 |
| KR101497953B1 (ko) * | 2008-10-01 | 2015-03-05 | 삼성전자 주식회사 | 광추출 효율이 향상된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법 |
| DE102008050573A1 (de) * | 2008-10-06 | 2010-04-08 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement |
| US8963175B2 (en) * | 2008-11-06 | 2015-02-24 | Samsung Electro-Mechanics Co., Ltd. | Light emitting device and method of manufacturing the same |
| EP2357679B1 (en) * | 2008-11-14 | 2018-08-29 | Samsung Electronics Co., Ltd. | Vertical/horizontal light-emitting diode for semiconductor |
| KR100974776B1 (ko) * | 2009-02-10 | 2010-08-06 | 엘지이노텍 주식회사 | 발광 소자 |
| TWI480962B (zh) * | 2009-04-09 | 2015-04-11 | Lextar Electronics Corp | 發光二極體封裝以及發光二極體晶圓級封裝製程 |
| US7732231B1 (en) * | 2009-06-03 | 2010-06-08 | Philips Lumileds Lighting Company, Llc | Method of forming a dielectric layer on a semiconductor light emitting device |
| DE102009033686A1 (de) | 2009-07-17 | 2011-01-20 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils |
| KR100986570B1 (ko) * | 2009-08-31 | 2010-10-07 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| GB0916700D0 (en) * | 2009-09-23 | 2009-11-04 | Nanoco Technologies Ltd | Semiconductor nanoparticle-based materials |
| JP2011071272A (ja) * | 2009-09-25 | 2011-04-07 | Toshiba Corp | 半導体発光装置及びその製造方法 |
| KR101039896B1 (ko) * | 2009-12-03 | 2011-06-09 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| KR101106151B1 (ko) * | 2009-12-31 | 2012-01-20 | 서울옵토디바이스주식회사 | 발광 소자 및 그것을 제조하는 방법 |
| KR100974787B1 (ko) * | 2010-02-04 | 2010-08-06 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| KR101039999B1 (ko) * | 2010-02-08 | 2011-06-09 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR100986560B1 (ko) * | 2010-02-11 | 2010-10-07 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
| DE102010009717A1 (de) * | 2010-03-01 | 2011-09-01 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip |
| JP2011199221A (ja) * | 2010-03-24 | 2011-10-06 | Hitachi Cable Ltd | 発光ダイオード |
| US8772805B2 (en) * | 2010-03-31 | 2014-07-08 | Seoul Viosys Co., Ltd. | High efficiency light emitting diode and method for fabricating the same |
| DE102010013494A1 (de) * | 2010-03-31 | 2011-10-06 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| KR101020963B1 (ko) * | 2010-04-23 | 2011-03-09 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 |
| DE102010025320B4 (de) * | 2010-06-28 | 2021-11-11 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Bauelement und Verfahren zu dessen Herstellung |
| KR101692410B1 (ko) * | 2010-07-26 | 2017-01-03 | 삼성전자 주식회사 | 발광소자 및 그 제조방법 |
| JP5633477B2 (ja) * | 2010-08-27 | 2014-12-03 | 豊田合成株式会社 | 発光素子 |
| US8198109B2 (en) * | 2010-08-27 | 2012-06-12 | Quarkstar Llc | Manufacturing methods for solid state light sheet or strip with LEDs connected in series for general illumination |
| TWI557934B (zh) * | 2010-09-06 | 2016-11-11 | 晶元光電股份有限公司 | 半導體光電元件 |
| DE102010044986A1 (de) * | 2010-09-10 | 2012-03-15 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips |
| KR101114191B1 (ko) * | 2010-09-17 | 2012-03-13 | 엘지이노텍 주식회사 | 발광소자 |
| US9070851B2 (en) * | 2010-09-24 | 2015-06-30 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
| KR101690508B1 (ko) * | 2010-10-11 | 2016-12-28 | 엘지이노텍 주식회사 | 발광소자 |
| DE102010054898A1 (de) * | 2010-12-17 | 2012-06-21 | Osram Opto Semiconductors Gmbh | Träger für einen optoelektronischen Halbleiterchip und Halbleiterchip |
| KR101154320B1 (ko) * | 2010-12-20 | 2012-06-13 | 엘지이노텍 주식회사 | 발광소자, 발광소자 패키지 및 이를 포함하는 조명 장치 |
| JP5777879B2 (ja) * | 2010-12-27 | 2015-09-09 | ローム株式会社 | 発光素子、発光素子ユニットおよび発光素子パッケージ |
| US8653542B2 (en) * | 2011-01-13 | 2014-02-18 | Tsmc Solid State Lighting Ltd. | Micro-interconnects for light-emitting diodes |
| JP5582054B2 (ja) * | 2011-02-09 | 2014-09-03 | 豊田合成株式会社 | 半導体発光素子 |
| DE102011011140A1 (de) * | 2011-02-14 | 2012-08-16 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips |
| JP5050109B2 (ja) * | 2011-03-14 | 2012-10-17 | 株式会社東芝 | 半導体発光素子 |
| DE102011013821B4 (de) * | 2011-03-14 | 2024-05-23 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips |
| WO2012123840A1 (en) * | 2011-03-14 | 2012-09-20 | Koninklijke Philips Electronics N.V. | Led having vertical contacts redistributed for flip chip mounting |
| TW201240146A (en) * | 2011-03-16 | 2012-10-01 | Hon Hai Prec Ind Co Ltd | Light-emitting semiconductor chip |
| US8241932B1 (en) * | 2011-03-17 | 2012-08-14 | Tsmc Solid State Lighting Ltd. | Methods of fabricating light emitting diode packages |
| TW201240147A (en) * | 2011-03-22 | 2012-10-01 | Hon Hai Prec Ind Co Ltd | Light-emitting semiconductor chip |
| DE102011016302A1 (de) * | 2011-04-07 | 2012-10-11 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| JP4989773B1 (ja) * | 2011-05-16 | 2012-08-01 | 株式会社東芝 | 半導体発光素子 |
| DE102011104515A1 (de) | 2011-06-17 | 2012-12-20 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips |
| US9728676B2 (en) * | 2011-06-24 | 2017-08-08 | Cree, Inc. | High voltage monolithic LED chip |
| US8686429B2 (en) * | 2011-06-24 | 2014-04-01 | Cree, Inc. | LED structure with enhanced mirror reflectivity |
| US8497146B2 (en) * | 2011-08-25 | 2013-07-30 | Micron Technology, Inc. | Vertical solid-state transducers having backside terminals and associated systems and methods |
| US8723206B2 (en) * | 2011-09-09 | 2014-05-13 | Samsung Electronics Co., Ltd. | Semiconductor light emitting device with contact hole passing through active layer |
| US8664679B2 (en) * | 2011-09-29 | 2014-03-04 | Toshiba Techno Center Inc. | Light emitting devices having light coupling layers with recessed electrodes |
| KR101827975B1 (ko) * | 2011-10-10 | 2018-03-29 | 엘지이노텍 주식회사 | 발광소자 |
| KR101868537B1 (ko) * | 2011-11-07 | 2018-06-19 | 엘지이노텍 주식회사 | 발광소자 및 이를 포함하는 발광 소자 패키지 |
| DE102011056888A1 (de) * | 2011-12-22 | 2013-06-27 | Osram Opto Semiconductors Gmbh | Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung |
| WO2013112435A1 (en) * | 2012-01-24 | 2013-08-01 | Cooledge Lighting Inc. | Light - emitting devices having discrete phosphor chips and fabrication methods |
| WO2013137356A1 (ja) * | 2012-03-13 | 2013-09-19 | シチズンホールディングス株式会社 | 半導体発光装置及びその製造方法 |
| JP5985322B2 (ja) * | 2012-03-23 | 2016-09-06 | 株式会社東芝 | 半導体発光装置及びその製造方法 |
| KR20130120615A (ko) * | 2012-04-26 | 2013-11-05 | 엘지이노텍 주식회사 | 발광 소자 및 발광 소자 패키지 |
| KR101946914B1 (ko) * | 2012-06-08 | 2019-02-12 | 엘지이노텍 주식회사 | 발광소자, 발광소자 패키지 및 라이트 유닛 |
| US20140048824A1 (en) * | 2012-08-15 | 2014-02-20 | Epistar Corporation | Light-emitting device |
| EP2701212B1 (en) * | 2012-08-20 | 2020-06-17 | LG Innotek Co., Ltd. | Light emitting diode |
| KR101886156B1 (ko) * | 2012-08-21 | 2018-09-11 | 엘지이노텍 주식회사 | 발광소자 |
| KR101956101B1 (ko) * | 2012-09-06 | 2019-03-11 | 엘지이노텍 주식회사 | 발광소자 |
| US9196807B2 (en) * | 2012-10-24 | 2015-11-24 | Nichia Corporation | Light emitting element |
| US9257481B2 (en) * | 2012-11-26 | 2016-02-09 | Epistar Corporation | LED arrray including light-guiding structure |
| DE102013103079A1 (de) * | 2013-03-26 | 2014-10-02 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
-
2013
- 2013-07-16 DE DE102013107531.2A patent/DE102013107531A1/de not_active Withdrawn
-
2014
- 2014-06-25 CN CN201480040795.7A patent/CN105393369B/zh active Active
- 2014-06-25 CN CN201711284743.6A patent/CN107946428B/zh active Active
- 2014-06-25 JP JP2016526490A patent/JP6284634B2/ja active Active
- 2014-06-25 WO PCT/EP2014/063423 patent/WO2015007486A1/de active Application Filing
- 2014-06-25 DE DE112014003318.9T patent/DE112014003318A5/de active Pending
- 2014-06-25 US US14/905,763 patent/US10014444B2/en active Active
- 2014-06-25 KR KR1020167003831A patent/KR102268352B1/ko active IP Right Grant
- 2014-07-08 TW TW103123445A patent/TWI557944B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR102268352B1 (ko) | 2021-06-24 |
| WO2015007486A1 (de) | 2015-01-22 |
| CN105393369A (zh) | 2016-03-09 |
| US10014444B2 (en) | 2018-07-03 |
| DE112014003318A5 (de) | 2016-05-04 |
| KR20160031011A (ko) | 2016-03-21 |
| DE102013107531A1 (de) | 2015-01-22 |
| TW201511336A (zh) | 2015-03-16 |
| CN105393369B (zh) | 2018-01-12 |
| CN107946428B (zh) | 2020-10-23 |
| CN107946428A (zh) | 2018-04-20 |
| US20160172545A1 (en) | 2016-06-16 |
| JP2016531422A (ja) | 2016-10-06 |
| TWI557944B (zh) | 2016-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI524550B (zh) | 用於製造光電半導體晶片之方法及光電半導體晶片 | |
| JP5883118B2 (ja) | オプトエレクトロニクス半導体チップ | |
| US9876147B2 (en) | Semiconductor light emitting element and method of manufacturing the same | |
| TWI478391B (zh) | 發光二極體晶片及製造發光二極體晶片之方法 | |
| JP6284634B2 (ja) | オプトエレクトロニクス半導体チップ | |
| TWI452724B (zh) | 三族氮化物半導體發光元件之製造方法 | |
| JP6165881B2 (ja) | Ａｌｄ層によって封止したオプトエレクトロニクス半導体チップおよび対応する製造方法 | |
| US20160005930A1 (en) | Optoelectronic semiconductor chip encapsulated with an ald layer and corresponding method of production | |
| US6794685B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| TWI472063B (zh) | 發光二極體晶片 | |
| CN110100319B (zh) | 光电子半导体芯片和用于制造光电子半导体芯片的方法 | |
| US11050002B2 (en) | Method for producing a semiconductor chip and semiconductor chip | |
| TW201236195A (en) | Optoelectronic semiconductor chip | |
| TWI567893B (zh) | 半導體元件之電性接觸結構及半導體元件 | |
| TW201429000A (zh) | 光電半導體晶片及光電半導體晶片之製造方法 | |
| JP2016527712A (ja) | ３ｄ構造のエッチング後の平面層においてエッチングの停止 | |
| JP2000124502A (ja) | 半導体発光素子およびその製造方法 | |
| CN113594310B (zh) | 深紫外led芯片及其制造方法 | |
| KR102051477B1 (ko) | 반도체 발광소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6284634 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |