JP6234388B2 - 2重系制御装置 - Google Patents
2重系制御装置 Download PDFInfo
- Publication number
- JP6234388B2 JP6234388B2 JP2015009355A JP2015009355A JP6234388B2 JP 6234388 B2 JP6234388 B2 JP 6234388B2 JP 2015009355 A JP2015009355 A JP 2015009355A JP 2015009355 A JP2015009355 A JP 2015009355A JP 6234388 B2 JP6234388 B2 JP 6234388B2
- Authority
- JP
- Japan
- Prior art keywords
- pio
- card
- standby
- transmission
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
CPU2重系ユニットとPIOユニットから構成され、CPU2重系ユニットのPIOマスタカードは、A系送受信路、B系送受信路の両方送受信が可能であるシステムが開示されている(例えば、特許文献1)。
実施の形態1は、CPUカードとPIOマスタカードとを備える2重系CPUユニットと、PIOマスタカードとデータの送信、受信を行うリピータカードと、リピータカードと接続されたPIOカードを備えるPIOユニットとから構成され、A系、B系PIOマスタカード間に両系の情報を通知する系状態通知経路を設けて、制御系のポーリング処理が完了した時、制御系から待機系に対して系状態通知経路を経由して、ポーリング処理完了を通知し、待機系のPIOマスタカードはPIOカードとの送信、受信を行い、待機系の送信路の健全性を確認する2重系制御装置に関するものである。
図2は、本発明の実施の形態1の2重系制御装置1の制御系、待機系で行われる処理を時系列で表した処理説明図である。
2重系制御装置1は、2重系CPUユニット10と、PIOユニット30とから構成される。
2重系CPUユニット10は、A系のCPUカード11と、A系のPIOマスタカード13と、B系のCPUカード12と、B系のPIOマスタカード14とを備える。A系のPIOマスタカード13は、PIO制御プロセッサ15と通信制御回路17とを備える。B系のPIOマスタカード14は、PIO制御プロセッサ16と通信制御回路18とを備える。さらに、A系のPIOマスタカード13とB系のPIOマスタカード14との間(具体的には通信制御回路17と通信制御回路18との間)には、A系とB系間で情報を通知する系状態通知経路19が設けられている。
なお、実施の形態1では、16枚のPIOカードを備える例を示しているが、適用するシステムによって、PIOカードの枚数は1枚から必要枚数(複数枚数)まで変わる。
CPUカード11は、PIOマスタカード13に対して、PIOカードとの通信をするために必要な送信データ、送信フレーム数、送信先のスレーブアドレスなどの情報を送信する。PIOマスタカード13のPIO制御プロセッサ15は、このデータに基づいて通信制御回路17に必要な設定情報、送信データを設定する。
PIOマスタカード13は、通信制御回路17に設定された情報、送信データに基づいて、第1PIOカード41〜第16PIOカード42に対してデータの送受信を行う。
判定の結果、指定のスレーブアドレスである場合、第1PIOカード41は制御系のPIOマスタカード13および待機系のPIOマスタカード14に対して応答データを送信し、制御系のPIOマスタカード13および待機系のPIOマスタカード14はこのデータを受信する(*02、*03)。
なお、PIOカードにて固有のスレーブアドレスと異なると判定されたものについては、応答データを返信せず、受信データを破棄する。
制御系PIOマスタカード13は通信制御回路17に、ケーブルの異常情報を格納する。PIO制御プロセッサ15は、この情報をCPUカード11に送信する。CPUカード11は制御ネットワーク50を介して、この情報を保守ツール51に送信する。
保守ツール51は、待機系の送信路27の異常をケーブル異常情報として表示し、ユーザーに通知する。
実施の形態2の2重系制御装置は、PIOマスタカードおよびリピータカードに、送受信路を切り替える送受信路切替回路を設け、制御系のポーリング処理が完了した時、制御系から待機系に対してポーリング処理完了を通知し、待機系は送受信路を切り替え、制御系のPIOマスタカードはPIOカードとの送信、受信を行い、待機系のPIOマスタカードはPIOカードからのデータの受信処理を行い待機系の送信路の健全性を確認するものである。
図4は、本発明の実施の形態2の2重系制御装置200の制御系、待機系で行われる処理を時系列で表した処理説明図である。
図5は、本発明の実施の形態2の2重系制御装置200の送受信路切替回路の動作を説明する切替回路説明図である。
2重系制御装置200は、2重系CPUユニット210と、PIOユニット230とから構成される。
2重系CPUユニット210は、A系のCPUカード11と、A系のPIOマスタカード213と、B系のCPUカード12と、B系のPIOマスタカード214とを備える。A系のPIOマスタカード213は、PIO制御プロセッサ15と送受信路切替回路220とを備える。B系のPIOマスタカード214は、PIO制御プロセッサ16と送受信路切替回路221とを備える。さらに、A系のPIOマスタカード213とB系のPIOマスタカード214と間には、A系とB系間で情報を通知する系状態通知経路219が設けられている。
なお、送受信路切替回路220、221、235、236は、後で説明する送信路と受信路を切り替える機能を備える。
判定の結果、指定のスレーブアドレスである場合、第1PIOカード41は制御系のPIOマスタカード213および待機系のPIOマスタカード214に対して応答データを送信し、制御系のPIOマスタカード213および待機系のPIOマスタカード214はこのデータを受信する(*22、*23)。
送受信路切替回路221と送受信路切替回路236は、この通知を受けて、図5に示すように送受信路を切り替える(*26)。
このとき、待機系では通常のポーリング動作では使用しない送信路27を経由して、第1PIOカード41からのデータを受信する(*29)。このため、待機系の送信路27に異常があれば検知できる。
送受信路切替回路221と送受信路切替回路236は、この通知を受けて、送受信路を切り替えて通常状態へ復帰させる(*30)。
実施の形態3の2重系制御装置は、PIOマスタカードおよびリピータカードに受信路部データを送信路部に転送し、受信路部データと送信路部データを比較する診断回路を設け、制御系のポーリング処理が完了した時、制御系から待機系に対してポーリング処理完了を通知し、待機系はリピータカードの診断回路が受信路部データを送信路部に転送し、このデータをPIOマスタカードの診断回路の送信路部に送信し、PIOマスタカードの診断回路は、送信路部データと受信路部データとを比較して、待機系の送信路の健全性を確認するものである。
図7は、本発明の実施の形態3の2重系制御装置300の制御系、待機系で行われる処理を時系列で表した処理説明図である。
図8は、本発明の実施の形態3の2重系制御装置300の診断回路の動作を説明する説明図である。
2重系制御装置300は、2重系CPUユニット310と、PIOユニット330とから構成される。
2重系CPUユニット310は、A系のCPUカード11と、A系のPIOマスタカード313と、B系のCPUカード12と、B系のPIOマスタカード314とを備える。A系のPIOマスタカード313は、PIO制御プロセッサ15と診断回路322とを備える。B系のPIOマスタカード314は、PIO制御プロセッサ16と診断回路323とを備える。さらに、A系のPIOマスタカード313とB系のPIOマスタカード314と間には、A系とB系間で情報を通知する系状態通知経路319が設けられている。
後で説明するが、診断回路322、337はA系送信路25の健全性を確認する機能を備える。また診断回路323、338は、B系送信路27の健全性を確認する機能を備える。
判定の結果、指定のスレーブアドレスである場合、第1PIOカード41は制御系のPIOマスタカード313および待機系のPIOマスタカード314に対して応答データを送信し、制御系のPIOマスタカード313および待機系のPIOマスタカード314はこのデータを受信する(*42、*43)。
診断回路323と診断回路338は、この通知を受けて、協同して図8に示す動作を行い送信路27の健全性を確認する診断を行う(*46)。
リピータカード332の診断回路338は受信路部データを送信路部に転送する。このとき、PIOマスタカード314の診断回路323の受信路部にも同じデータが存在する。リピータカード332の診断回路338はこのデータをPIOマスタカード314の診断回路323送信路部に送信する。このとき、待機系の送信路27を経由して、データ伝送が行われる。次にPIOマスタカード314の診断回路323は、送信路部データと受信路部データとを比較することで待機系の送信路27の健全性を確認する。
このように、待機系では通常のポーリング動作では使用しない送信路27の健全性を確認する診断が行われ、送信路27に異常があれば検知できる。
実施の形態4の2重系制御装置は、制御系のPIOマスタカードおよびPIOユニットで異常が発生した場合、待機系のPIOマスタカードは、系状態通知経路を経由して、PIOカードにポーリング処理を行うことで、制御系の送受信路、リピータカード、およびPIOカードの異常個所を判定するものである。
このPIOカードに対するポーリング処理を行うことで、制御系であるA系の送信路25、受信路26、リピータカード31、および第1PIOカード41から第16PIOカード42の異常個所を判定することができる。
11,12 CPUカード、
13,14,213,214,313,314 PIOマスタカード、
15,16 PIO制御プロセッサ、17,18 通信制御回路、
19,219,319 系状態通知経路、25,27 送信路、26,28 受信路、
30,230,330 PIOユニット、
31,32,231,232,331,332 リピータカード、
33,34 通信LSI、40 PIOバス、41 第1PIOカード、
42 第16PIOカード、50 制御ネットワーク、51 保守ツール、
220,221,235,236 送受信路切替回路、
322,323,337,338 診断回路。
Claims (5)
- A系、B系CPUカードとA系、B系PIOマスタカードとを備える2重系CPUユニットと、
前記A系、B系PIOマスタカードとデータの送信、受信を行うA系、B系リピータカードと、前記A系、B系リピータカードとPIOバスを経由して接続された1または複数のPIOカードを備えるPIOユニットとから構成され、
通常、制御系の前記PIOマスタカードは前記PIOカードとの送信、受信処理(ポーリング処理)を行い、待機系の前記PIOマスタカードは前記PIOカードからのデータの受信処理を行う2重系制御装置において、
前記A系、B系PIOマスタカード間に両系の情報を通知する系状態通知経路を設けて、前記待機系の送信路を経由してデータ伝送を行い、前記待機系の前記送信路の健全性を確認する2重系制御装置。 - 前記制御系の前記ポーリング処理が完了した時、前記制御系から前記待機系に対して前記系状態通知経路を経由して、ポーリング処理完了を通知し、
前記待機系の前記PIOマスタカードは前記PIOカードとの送信、受信を行い、前記待機系の前記送信路の健全性を確認する請求項1に記載の2重系制御装置。 - 前記A系、B系PIOマスタカードおよび前記A系、B系リピータカードに、送受信路を切り替える送受信路切替回路を設け、
前記制御系の前記ポーリング処理が完了した時、前記制御系から前記待機系に対して前記系状態通知経路を経由して、ポーリング処理完了を通知し、
前記待機系は前記送受信路を切り替え、前記制御系の前記PIOマスタカードは前記PIOカードとの送信、受信を行い、前記待機系の前記PIOマスタカードは前記PIOカードからのデータの受信処理を行い、前記待機系の前記送信路の健全性を確認する請求項1に記載の2重系制御装置。 - 前記A系、B系PIOマスタカードおよび前記A系、B系リピータカードに、受信路部データを送信路部に転送し、前記受信路部データと送信路部データを比較する診断回路を設け、
前記制御系の前記ポーリング処理が完了した時、前記制御系から前記待機系に対して前記系状態通知経路を経由して、ポーリング処理完了を通知し、
前記待機系は前記リピータカードの前記診断回路が前記受信路部データを前記送信路部に転送し、このデータを前記PIOマスタカードの前記診断回路の前記送信路部に送信し、前記PIOマスタカードの前記診断回路は、前記送信路部データと前記受信路部データとを比較して、前記待機系の前記送信路の健全性を確認する請求項1に記載の2重系制御装置。 - 前記制御系のPIOマスタカードおよびPIOユニットで異常が発生した場合、
前記待機系のPIOマスタカードは、前記系状態通知経路を経由して、前記PIOカードに前記ポーリング処理を行うことで、前記制御系の送受信路、前記リピータカード、および前記PIOカードの異常個所を判定する請求項1から請求項4のいずれか1項に記載の2重系制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015009355A JP6234388B2 (ja) | 2015-01-21 | 2015-01-21 | 2重系制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015009355A JP6234388B2 (ja) | 2015-01-21 | 2015-01-21 | 2重系制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016134827A JP2016134827A (ja) | 2016-07-25 |
JP6234388B2 true JP6234388B2 (ja) | 2017-11-22 |
Family
ID=56464663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015009355A Active JP6234388B2 (ja) | 2015-01-21 | 2015-01-21 | 2重系制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6234388B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0721136A (ja) * | 1993-07-05 | 1995-01-24 | Nec Corp | 二重構成信号処理装置 |
JP2000151469A (ja) * | 1998-11-09 | 2000-05-30 | Toshiba Corp | 伝送システム |
JP5199776B2 (ja) * | 2008-08-01 | 2013-05-15 | 日本信号株式会社 | トランスポンダ装置及びトランスポンダシステム |
JP5069664B2 (ja) * | 2008-11-04 | 2012-11-07 | 三菱電機株式会社 | フィールドネットワークシステム |
JP5706347B2 (ja) * | 2012-01-25 | 2015-04-22 | 株式会社東芝 | 二重化制御システム |
-
2015
- 2015-01-21 JP JP2015009355A patent/JP6234388B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016134827A (ja) | 2016-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080313426A1 (en) | Information Processing Apparatus and Information Processing Method | |
JP5554292B2 (ja) | 二重化制御装置 | |
JP5706347B2 (ja) | 二重化制御システム | |
JP2005277978A (ja) | 識別番号自動設定方法及び識別番号自動設定装置 | |
JP6234388B2 (ja) | 2重系制御装置 | |
JP2009040199A (ja) | 運行管理用フォルトトレラントシステム | |
JP2006277646A (ja) | 障害解析システム及び方法並びにプログラム | |
JP5234374B2 (ja) | 差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブル | |
JPWO2019087849A1 (ja) | 通信システム、被制御機器、及び、通信システムの制御方法 | |
WO2011145541A1 (ja) | バス制御装置及びバス制御方法 | |
JP4419617B2 (ja) | 多重ループ型ネットワークの故障箇所判定方法 | |
JP2006172050A (ja) | ホットスタンバイ式2重化システム | |
JP7035511B2 (ja) | プログラマブルコントローラ及び二重化システム | |
JPWO2011074147A1 (ja) | 二重系制御装置 | |
JP2010136038A (ja) | 伝送装置及び冗長構成部の系切替え方法 | |
JP2016191771A (ja) | 多重化表示システム | |
US10574514B2 (en) | Duplex control device and duplex system | |
JP6274436B2 (ja) | 二重化制御システム | |
JP5602071B2 (ja) | Cpu2重化制御システム | |
JP5459117B2 (ja) | データ伝送装置及びデータ伝送方法 | |
JP6851273B2 (ja) | プラント監視制御装置 | |
JP2014071773A (ja) | 二重化制御装置およびその制御方法 | |
JP4096849B2 (ja) | 回線多重化構造を用いた入出力制御システム | |
JP2004334548A (ja) | 分散型監視制御システムの故障監視システム | |
JP2021012517A (ja) | コントローラ冗長化システム及びその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171024 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6234388 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |