JP5602071B2 - Cpu2重化制御システム - Google Patents
Cpu2重化制御システム Download PDFInfo
- Publication number
- JP5602071B2 JP5602071B2 JP2011056323A JP2011056323A JP5602071B2 JP 5602071 B2 JP5602071 B2 JP 5602071B2 JP 2011056323 A JP2011056323 A JP 2011056323A JP 2011056323 A JP2011056323 A JP 2011056323A JP 5602071 B2 JP5602071 B2 JP 5602071B2
- Authority
- JP
- Japan
- Prior art keywords
- master
- pio
- cpu
- control system
- live check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
上記第1システムは、上記フィールドネットワークを介して上記各プロセス入出力手段に接続される制御系の第1マスタを有し、
上記第2システムは、上記フィールドネットワークを介して上記各プロセス入出力手段に接続される待機系の第2マスタを有し、
上記第1マスタに接続されたコネクタを有し、
上記コネクタと上記第2マスタとが上記フィールドネットワークを介して接続され、
上記コネクタと上記各プロセス入出力手段とが上記フィールドネットワークを介して接続され、
上記第1システムは、上記第1マスタと上記第2マスタとの間において、上記フィールドネットワークを介してライブチェックパケットの送受信を行い、当該受信によりライブチェックを行い、
上記第1CPUは、上記第1マスタから上記全てのプロセス入出力手段の異常を検出すると、上記ライブチェックから上記第2マスタが正常であるか否かを判断し、上記第2マスタのライブチェックが正常であると判断するとシステムの切り替えを実施せず、上記第2マスタのライブチェックが正常でないと判断するとシステムの切り替えを実施するものである。
第2システムが正常である場合、全局PIO異常時において、不要なシステム切り替えを実施せずにシステムを健全に動作させる。
以下、本願発明の実施の形態について説明する。図1はこの発明の実施の形態1におけるCPU2重化制御システムの構成を示す図、図2は図1に示したCPU2重化制御システムのライブチェックの動作を説明するための図、図3は図1に示したCPU2重化制御システムの第1システムの通知動作を説明するための図、図4は図1に示したCPU2重化制御システムの動作を説明するためのフローチャート、図5は図1に示したCPU2重化制御システムにおいて切り替えを行う場合を説明した図である。
そして、第1システム1には、第1CPUカード3と、フィールドネットワーク10を介して第1PIO11および第2PIO12に接続されている第1マスタとしての第1PIOマスタ5と、制御ネットワーク22に接続され、他システムと通信を実施する第1NICカード(尚、「NICカード」とは「Network Interface Card」のことを示すものであり、以下、「NICカード」と略して称す)20とを備えている。
そして、制御ネットワーク22に接続されシステムの故障情報や、システムのデータを蓄積して、システムの状態を監視し、システムの状態を画面に表示する監視装置23がある。
次に、正常であれば(Yes)、システムの切り替えを実施せず処理を終了する。
一方、ライブチェックが異常であれば(No)、システムの切り替えを実施するためにトラッキングケーブル13を用いて、第2CPU4にシステムの切り替え通知を実施し、システム切り替え処理を行う(図4のステップST4)。
そして、制御系の第1システム1の重故障処理を実施し、第1システム1は重故障状態となる(図4のステップST5)。
図6はこの発明の実施の形態2におけるCPU2重化制御システムの構成を示した図である。
図において、上記実施の形態1と同様の部分は同一符号を付して説明を省略する。各PIOマスタ5、6同士のライブチェックの信号の授受を行うため第1PIOマスタ5と第2PIOマスタ6と間に接続される専用ケーブル51を備える。専用ケーブル51は例えばシリアルケーブルとしてのRS−232Cにてなる。そして、第1PIOマスタ5は、第2PIOマスタ6に対して専用ケーブル51を介して専用フレーム52を用いて定期的に送信する。これを受けた第2PIOマスタ6は、第1PIOマスタ5に応答として専用フレーム52を送信する。
図7はこの発明の実施の形態3におけるCPU2重化制御システムの構成を示した図である。
図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。
各PIOマスタ5、6同士のライブチェックの信号の授受を行うため第1PIOマスタ5と第2PIOマスタ6と間に接続される専用ケーブル51を、
第1PIOマスタ5から第2PIOマスタ6にライブチェックの信号の送信するための第1ケーブル61と、
第2PIOマスタ6から第1PIOマスタ5にライブチェックの信号の送信するための第2ケーブル62とにて構成する。
よって、信号63は、全局PIO異常でない場合のパターンを示している。また、他システムから送信しない場合および、ケーブルが抜けた場合は、0固定のデータパターンとする。そして、信号64は、20ms後から全局PIO異常を検出した場合を示しており、全局異常になった場合には、0固定となる。
そして、第1PIOマスタ5、第2PIOマスタ6とも他系が全局PIO異常を検出したことを第1ケーブル61および第2ケーブル62から流れてくるデータパターンをみることにより判断できる。
図8はこの発明の実施の形態4におけるCPU2重化制御システムの構成を示した図である。
図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。
各PIOマスタ5、6同士を接続するケーブル100を、第1PIOマスタ5と第2PIOマスタ6と間のライブチェックを行うための供給電源線73とフィールドネットワーク10とにて構成する。また、供給電源線73には供給電源72が接続されている。
図9はこの発明の実施の形態5におけるCPU2重化制御システムの構成を示した図である。
図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。
第1PIOマスタ5と第2PIOマスタ6間でやり取りするライブチェックとしてのPIO状態送信パケット81が異なる部分である。そして、第1PIOマスタ5は、第2PIOマスタ6に対してPIO状態送信パケット81を定期的に送信する。これを受けた第2PIOマスタ6は、第1PIOマスタ5にPIO状態送信パケットのフォーマットで応答フレームを送信する。第1PIOマスタ5からPIO状態送信パケット81を送信する場合には、送信先に第2PIOマスタ6=2、送信元に第1PIOマスタ5=1、パケット長にはPIO状態送信パケットの全体パケット長、第1PIO11状態、第2PIO12状態には、各PIO11、12が正常であれば0、異常であれば1を設定する。全局PIO異常有無には、全局PIO異常検出時には1、そうでない場合には0を設定し、カウンタは1からのインクリメントカウンタをつけて送信する。
第1PIOマスタ5は、第2PIOマスタ6から、PIO状態送信パケット81を受信する場合には、第2PIOマスタ6は正常と判断し、受信しない場合には、第2PIOマスタ6が異常と判断する。これにより、第1PIOマスタ5は、第2PIOマスタ6の健全性および、第2PIOマスタ6で全局PIO異常を検出しているかどうかわかる。
4 第2CPUカード、5 第1PIOマスタ、6 第2PIOマスタ、
10 フィールドネットワーク、11 第1PIO、12 第2PIO、
13 トラッキングケーブル、20 第1NICカード、21 第2NICカード、
22 制御ネットワーク、23 監視装置、31 APL、32 ファームウエア、
33 システムバス、34 データX、51 専用ケーブル、61 第1ケーブル、
62 第2ケーブル、72 供給電源、73 供給専用線、100 ケーブル、
P1 第1ポーリングパケット、P2 第1ポーリング応答パケット、
P3 第2ポーリングパケット、P4 第2ポーリング応答パケット、
P5 ライブチェックパケット、P6 ライブチェックパケット応答。
Claims (5)
- 第1CPUを有する制御系の第1システムと、第2CPUを有する待機系の第2システムとを備え、上記第1システムと上記第2システムとはフィールドネットワークにて接続され、上記第1システムおよび上記第2システムに上記フィールドネットワークにて接続される複数のプロセス入出力手段を有するCPU2重化制御システムにおいて、
上記第1システムは、上記フィールドネットワークを介して上記各プロセス入出力手段に接続される制御系の第1マスタを有し、
上記第2システムは、上記フィールドネットワークを介して上記各プロセス入出力手段に接続される待機系の第2マスタを有し、
上記第1マスタに接続されたコネクタを有し、
上記コネクタと上記第2マスタとが上記フィールドネットワークを介して接続され、
上記コネクタと上記各プロセス入出力手段とが上記フィールドネットワークを介して接続され、
上記第1システムは、上記第1マスタと上記第2マスタとの間において、上記フィールドネットワークを介してライブチェックパケットの送受信を行い、当該受信によりライブチェックを行い、
上記第1CPUは、上記第1マスタから上記全てのプロセス入出力手段の異常を検出すると、上記ライブチェックから上記第2マスタが正常であるか否かを判断し、上記第2マスタのライブチェックが正常であると判断するとシステムの切り替えを実施せず、上記第2マスタのライブチェックが正常でないと判断するとシステムの切り替えを実施することを特徴とするCPU2重化制御システム。 - 上記ライブチェックの信号の授受を行うため上記第1マスタと上記第2マスタと間に接続される専用ケーブルを備えたことを特徴とする請求項1に記載のCPU2重化制御システム。
- 上記専用ケーブルは、上記第1マスタから上記第2マスタに上記ライブチェックの信号の送信するための第1ケーブルと、
上記第2マスタから上記第1マスタに上記ライブチェックの信号の送信するための第2ケーブルとにて構成されていることを特徴とする請求項2に記載のCPU2重化制御システム。 - 上記ライブチェックは、上記第1システムと上記第2システムと間の接続の正常か否かにより行い、上記接続が正常であれば上記第2マスタは正常であると判断し、上記接続が正常でなければ上記第2マスタは正常でないと判断することを特徴とする請求項1に記載のCPU2重化制御システム。
- 上記第1マスタと上記第2マスタとは、上記各プロセス入出力手段の状態情報およびライブチェックのみの信号を互いに授受することを特徴とする請求項1ないし請求項4のいずれか1項に記載のCPU2重化制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011056323A JP5602071B2 (ja) | 2011-03-15 | 2011-03-15 | Cpu2重化制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011056323A JP5602071B2 (ja) | 2011-03-15 | 2011-03-15 | Cpu2重化制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012194628A JP2012194628A (ja) | 2012-10-11 |
JP5602071B2 true JP5602071B2 (ja) | 2014-10-08 |
Family
ID=47086502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011056323A Expired - Fee Related JP5602071B2 (ja) | 2011-03-15 | 2011-03-15 | Cpu2重化制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5602071B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001202101A (ja) * | 2000-01-18 | 2001-07-27 | Toshiba Corp | 二重化制御システムおよびそのプログラムメンテナンス方法 |
JP4425853B2 (ja) * | 2005-12-16 | 2010-03-03 | 三菱電機株式会社 | Cpu二重化用ベースユニットおよびcpu二重化システム |
-
2011
- 2011-03-15 JP JP2011056323A patent/JP5602071B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012194628A (ja) | 2012-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4782823B2 (ja) | ユーザ端末、マスタ・ユニット、通信システムおよびその稼動方法 | |
JP6007849B2 (ja) | ネットワーク中継装置 | |
JP6429188B2 (ja) | 中継装置 | |
US7836208B2 (en) | Dedicated redundant links in a communicaton system | |
JP5706347B2 (ja) | 二重化制御システム | |
JP2008104108A (ja) | 中継装置および障害監視方法 | |
JP2009206540A (ja) | 回線終端装置、冗長化通信システム、冗長化通信方法及び冗長化通信プログラム | |
JP5602071B2 (ja) | Cpu2重化制御システム | |
JP6134720B2 (ja) | 接続方法 | |
CN102638369B (zh) | 一种主备倒换的仲裁方法、装置和系统 | |
JP4287734B2 (ja) | ネットワーク装置 | |
JP5077153B2 (ja) | リング型ネットワークシステム及びリング型ネットワークシステムの復旧方法 | |
JP5005425B2 (ja) | 制御装置復帰システム | |
JP2010136038A (ja) | 伝送装置及び冗長構成部の系切替え方法 | |
JP5459117B2 (ja) | データ伝送装置及びデータ伝送方法 | |
JP2004007930A (ja) | 電力系統監視制御システムおよびプログラム | |
JP6234388B2 (ja) | 2重系制御装置 | |
JP6057341B2 (ja) | 通信状態監視方法およびそのシステム | |
JP5718287B2 (ja) | ネットワーク障害監視システムおよび方法 | |
JP6057342B2 (ja) | 通信状態監視方法およびそのシステム | |
JP7085387B2 (ja) | 監視制御システムの情報伝送方式、監視制御システムの情報伝送方法 | |
JPH07336296A (ja) | 光伝送方式 | |
JP2014071773A (ja) | 二重化制御装置およびその制御方法 | |
CN105812158B (zh) | 一种跨背板的数据处理方法及装置 | |
JP6238919B2 (ja) | 監視制御システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140121 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140605 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5602071 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |