JP6203287B2 - 半導体基板 - Google Patents

半導体基板 Download PDF

Info

Publication number
JP6203287B2
JP6203287B2 JP2015552569A JP2015552569A JP6203287B2 JP 6203287 B2 JP6203287 B2 JP 6203287B2 JP 2015552569 A JP2015552569 A JP 2015552569A JP 2015552569 A JP2015552569 A JP 2015552569A JP 6203287 B2 JP6203287 B2 JP 6203287B2
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
region
semiconductor substrate
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015552569A
Other languages
English (en)
Other versions
JP2016506085A (ja
Inventor
イ、ケ−ヂン
イ、フ−ヂュン
チョ、ヨン−チェ
オム、チョン−ヒョン
イ、チュン−ヒョン
Original Assignee
エルジー シルトロン インコーポレイテッド
エルジー シルトロン インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー シルトロン インコーポレイテッド, エルジー シルトロン インコーポレイテッド filed Critical エルジー シルトロン インコーポレイテッド
Publication of JP2016506085A publication Critical patent/JP2016506085A/ja
Application granted granted Critical
Publication of JP6203287B2 publication Critical patent/JP6203287B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Description

実施例は、半導体基板に関するものである。
化合物半導体材質を利用した多様な電子素子が開発されている。
電子素子としては太陽電池、光検出器又は発光素子が使用される。
このような電子素子は半導体基板をもとに製造される。半導体基板は成長基板とその上に成長させられる化合物半導体層を含む。
このような半導体基板において、成長基板と化合物半導体層の間に格子定数、熱膨張係数又は応力（ｓｔｒａｉｎ）の差によって多様な欠陥が発生する。
従来の半導体基板は成長基板と化合物半導体層間の格子定数の差のため転移（ｄｉｓｌｏｃａｔｉｏｎ）が発生し結晶性が悪化する問題がある。
また、成長基板と化合物半導体層間の格子定数の差及び熱膨張係数の差は応力を引き起こす。即ち、化合物半導体の成長の際の収縮型応力（ｃｏｍｐｒｅｓｓｉｎｖｅ ｓｔｒａｉｎ）と成長後常温に冷却する際の引張型応力（ｔｅｎｓｉｌｅ ｓｔｒａｉｎ）の均衡が合わなくなり、結局化合物半導体層にクラック（ｃｒａｃｋｓ）が発生するか成長基板が割れてしまう。
このように、従来の半導体基板は化合物半導体層にクラックが発生するため、電子素子として実質的に機能する半導体層を良質で厚く成長させることができない問題がある。
実施例は、転移を制御して結晶性を向上する半導体基板を提供する。
実施例は、応力を制御して電子素子としての実質的な機能をする半導体層の厚さを増大する半導体基板を提供する。
実施例によると、半導体基板は、基板と、前記基板の上に配置されたシード層と、前記シード層の上に配置されたバッファ層と、前記バッファ層の上に配置された多数の窒化物半導体層と、を含み、前記多数の窒化物半導体層の間に少なくとも一つの応力制御層を含む。
実施例によると、半導体基板は、基板と、前記基板の上に配置されたシード層と、前記シード層の上に配置されたバッファ層と、前記バッファ層の上に配置された結晶性制御層と、前記結晶性制御層の上に配置された多数の窒化物半導体層と、前記多数の窒化物半導体層の間に少なくとも一つの応力制御層と、を含み、前記結晶性制御層は一つ又は２つ以上のマスク層を含み、前記バッファ層は多数のステップ領域と一つ又は２つ以上の異形領域を含み、前記多数のステップ領域は前記シード層と隣接する第１ステップ領域及び第２ステップ領域を含み、前記シード層と前記多数のステップ領域はＡｌを含み、前記シード層と前記第１ステップ領域との間のＡｌ含量の差は３０％乃至６０％である。
実施例は、互いに異なるＡｌ含量を有する多数のステップ領域を含むバッファ層を具備し、シード層と接するバッファ層の最下領域のステップ領域のＡｌ含量をシード層のＡｌ含量より少なくとも３０％小さく与えることで、収縮型応力を極大化してクラックのない厚い導電型半導体層を成長させることができる。
実施例は、バッファ層の多数のステップ領域の間に異形領域を形成することで、異形領域の上の半導体層の上面を平面にして結晶性を向上することができる。
実施例は、異形領域がバッファ層から発生する転移を遮断し、それによって異形領域の上に形成される窒化物半導体層の転移の発生を最小化することで結晶性が向上される。
実施例は、異形領域がバッファ層のステップ領域の間に配置されることで、異形領域とステップ領域によって応力が制御されるためバッファ層の上に形成される窒化物半導体層からクラックが発生しないだけでなく成長基板が割れなくなる。
実施例は、バッファ層の転移をマスク層のマスクパターンで１次的に遮断し、マスクパターンの間に垂直方向に進行させられた転移を水平方向に誘導してそれ以上垂直方向に進行させないようにする。それによって、マスク層の上に形成される窒化物半導体には転移が殆ど発生しなくなるため、転移による結晶性の低下を防止することができる。
実施例は、多数のマスク層と多数の窒化物半導体層を含む結晶性制御層を形成することで、収縮型応力を増加して後工程による冷却の際に発生する引張型応力を相殺するため、結晶性制御層の上に形成される窒化物半導体層にクラックが発生しないだけでなく成長基板も割れなくなる。
第１実施例による半導体基板を示す断面図である。 図１のバッファ層のＡｌ含量を示す図である。 シード層と第１ステップ領域との間のＡｌ含量の差による応力状態を示すグラフである。 第２ステップ領域と第３ステップ領域との間のＡｌ含量の差による応力状態を示すグラフである。 ステップ領域の個数による応力状態を示す図である。 ステップ領域の個数による半導体基板の表面状態を示す図である。 ステップ領域の厚さによる応力状態を示す図である。 ステップ領域の厚さによる半導体基板の表面状態を示す図である。 第２実施例による半導体基板を示す図である。 図９のバッファ層のＡｌ含量を示す図である。 図９の半導体基板を示すＴＥＭ写真である。 第３実施例による半導体基板を示す断面図である。 図１２のバッファ層のＡｌ含量を示す図である。 第４実施例による半導体基板を示す断面図である。 図１４のマスク層を拡大した断面図である。 図１４の半導体基板を示す写真である。 図１４の半導体基板の結晶性を示す図である。 図１４の半導体基板の欠陥密度を示す図である。 第５実施例による半導体基板を示す断面図である。 図１９の結晶性制御層を拡大した図である。 比較例、第４実施例及び第５実施例における結晶性を示すグラフである。
発明による実施例の説明において、各構成要素の「上」又は「下」に形成されると記載される場合、上又は下は２つの構成要素が互いに直接接触されるか一つ以上の他の構成要素が２つの構成要素の間に配置されて形成されることを全て含む。また、「上又は下」と表現される場合、一つの構成要素を基準に上の方向だけでなく下の方向の意味も含む。
図１は、第１実施例による半導体基板を示す断面図である。
図１を参照すると、第１実施例による半導体基板は成長基板１、シード層３、バッファ層２０、第１窒化物半導体層３０、応力制御層４０及び第２窒化物半導体層５０を含む。
前記応力制御層４０は少なくとも一つ形成されるが、それに限定されるものではない。
第１実施例による半導体基板は電子素子、即ち太陽電池、光検出器又は発光素子を製造するためのベース基板としての役割をするが、それに限定されるものではない。
前記シード層３、前記バッファ層２０、前記第１窒化物半導体層３０、前記応力制御層４０及び第２窒化物半導体層５０はＩＩ−ＶＩ族及び／又はＩＩＩ−Ｖ族の化合層半導体材質で形成されるが、それに限定されるものではない。
前記成長基板１はサファイア（Ａｌ２Ｏ３）、ＳｉＣ，Ｓｉ，ＧａＡｓ，ＧａＮ，ＺｎＯ，ＧａＰ，ＩｎＰ及びＧｅで形成される群から選択された少なくとも一つで形成される。好ましくは前記成長基板１はＳｉを含むが、それに限定されるものではない。
前記シード層３は前記成長基板１の上に形成されるエピ層、即ちバッファ層２０、第１窒化物半導体層３０、応力制御層４０及び第２窒化物半導体層５０を容易に形成するためのシート（ｓｅｅｄ）としての役割をする。
前記シード層３はＡｌｘ１Ｇａ（１−ｘ１）Ｎであるが、それに限定されるものではない。Ｘ１は０．７乃至１であるが、それに限定されるものではない。
前記シード層３は高温、例えば１０５０℃乃至１１００℃で成長させられるが、それに限定されるものではない。即ち、シード層３は低温、例えば９００℃で成長させられてもよい。前記シード層３が低温で成長させられるとシード層３の膜質が非晶質に近くなって前記成長基板１の結晶構造によって受ける影響が少なくなる。よって、前記成長基板１と前記シード層３との間の格子不整合（ｌａｔｔｉｃｅ ｍｉｓｍａｔｃｈ）による結晶欠陥の発生が少なくなる。
前記成長基板１と前記エピ層との間には格子定数による転移又は格子定数と熱膨張係数による応力が発生する。このような応力は直接的または間接的に第２窒化物半導体層５０にクラックが発生するのに寄与する。
このような欠陥を緩和するために、例えばシード層３と第２窒化物半導体層５０との間にバッファ層２０が成長させられる。
前記バッファ層２０によって前記成長基板１と前記第２窒化物半導体層５０との間の格子定数の差を緩和し、第２窒化物半導体層５０に発生する転移を抑制する。
前記バッファ層２０は、例えば１０５０℃乃至１１００℃で成長させられるが、それに限定されるものではない。好ましくは前記バッファ層２０は１０７０℃で成長させられるが、それに限定されるものではない。
前記第１窒化物半導体層３０は前記バッファ層２０の上に成長させられる。前記第１窒化物半導体層３０はＧａＮであるが、それに限定されるものではない。
前記第１窒化物半導体層３０は前記成長基板１との格子定数及び熱膨張係数の差によって前記シード層３から発生する引張型応力を収縮型応力に変換する役割をするが、それに限定されるものではない。
前記第２窒化物半導体層５０が成長させられた後、常温への冷却工程が行われる。このような冷却工程によって第１実施例による半導体基板は引張型応力を受ける。よって、前記成長基板１の上にエピ層を成長させる際に予め収縮型応力を増加させておくと収縮型応力が常温への冷却工程から発生する引張型応力を相殺して究極的に応力の平衡状態を維持し、前記第２窒化物半導体層５０からクラックが発生しないだけでなく前記成長基板１が割れなくなる。
前記第１窒化物半導体層３０はドーパントを含まないアンドープト（ｕｎｄｏｐｅｄ）半導体層であるが、それに限定されるものではない。即ち、前記第１窒化物半導体層３０はドーパントを含む第２窒化物半導体層５０であってもよい。
前記応力制御層４０は前記第１窒化物半導体層３０の上に成長させられるが、それに限定されるものではない。前記応力制御層４０は後に常温への冷却の際に応力の平衡状態を維持するために前記第１窒化物半導体層３０によって引き起こされた収縮型応力を更に増加する役割をする。
前記応力制御層４０は低温、例えば８５０℃乃至９５０℃に成長させられるが、それに限定されるものではない。即ち、応力制御層４０は高温、例えば１０５０℃乃至１１００℃で成長させられてもよい。
前記応力制御層４０はＡｌＮであるが、それに限定されるものではない。
ＡｌＮを含む応力制御層４０の格子定数はＧａＮを含む第１窒化物半導体層３０の格子定数より小さいため、収縮型応力が更に大きくなる。
前記応力制御層４０はＡｌＧａＮ／ＡｌＮ／ＡｌＧａＮの多層構造を有するが、それに限定されるものではない。このような場合、ＡｌＮ層のＡｌ濃度はＡｌＧａＮ層のＡｌ濃度より大きく、ＡｌＧａＮのＡｌ含量は線形的に又は階段式に変化させられるが、それに限定されるものではない。
前記応力制御層４０はＡｌＧａＮ／ＡｌＮ／ＡｌＧａＮを含む１周期が繰り返される多層構造を有するが、それに限定されるものではない。
前記応力制御層４０はＡｌＧａＮとＡｌＮが交互に形成された多層構造を有するが、それに限定されるものではない。
前記第２窒化物半導体層５０は前記応力制御層４０の上に成長させられ、ｎ型ドーパントを含むが、それに限定されるものではない。
即ち、前記第２窒化物半導体層５０はｐ型ドーパントを含んでもよい。前記ｎ型ドーパントとしてはＳｉ，Ｇｅ，Ｓｎなどが使用されるが、それに限定されるものではない。前記ｐ型ドーパントとしてはＭｇ，Ｚｎ，Ｃａ，Ｓｒ，Ｂａなどが使用されるが、それに限定されるものではない。
前記第２窒化物半導体層５０はドーパントを含まない非導電型（ｕｎｄｏｐｅｄ又はｎｏｎ−ｃｏｎｄｕｃｔｉｖｅ）半導体層である。このような場合、電子素子の機能を有するようにするために前記第２窒化物半導体層５０の上に多数の導電型半導体層や多数の非導電型半導体層が形成されるが、それに限定されるものではない。
前記第２窒化物半導体層５０は太陽電池、光検出器又は発光素子を具現するための実質的な機能を担当する。
例えば、前記第２窒化物半導体層５０の上に他の導電型半導体層が成長させられて光検出器や太陽電池の機能が具現されてもよいが、それに限定されるものではない。
例えば、前記第２窒化物半導体層５０の上に活性層が成長させられ、前記活性層の上に他の導電型半導体層が成長させられて発光素子の機能が具現されてもよいが、それに限定されるものではない。
前記第２窒化物半導体層５０と前記他の導電型半導体層は互いに逆のタイプのドーパントを含む。例えば、前記第２窒化物半導体層５０がｎ型ドーパントを含めば前記他の導電型半導体層はｐ型ドーパントを含むが、それに限定されるものではない。
第１実施例による半導体基板によると、収縮型応力を最大増加してクラックがなく厚さが厚い第２窒化物半導体層５０を成長させる。
そのために、前記バッファ層２０はＡｌ含量が互いに異なる多数のステップ領域５，７，９，１１，１３，１５，１７を含む。
例えば、図１に示したように前記バッファ層２０は第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７を含むが、それに限定されるものではない。
前記シード層３の上面に接する前記バッファ層２０の最下領域が第１ステップ５であり、前記第１窒化物半導体層３０の背面に接する前記バッファ層２０の最上領域が第７ステップ領域１７である。
前記第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７は互いに同じ窒化物半導体物質を含む。例えば、前記第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７はＡｌｘＧａ（１−ｘ）Ｎを含む。この際、ｘは第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７で互いに異なる。
よって、前記第１ステップ領域５はＡｌｘ２Ｇａ（１−ｘ２）Ｎを含み、前記第２ステップ領域７はＡｌｘ３Ｇａ（１−ｘ３）Ｎを含み、前記第３ステップ領域９はＡｌｘ４Ｇａ（１−ｘ４）Ｎを含み、前記第４ステップ領域１１はＡｌｘ５Ｇａ（１−ｘ５）Ｎを含む。また、前記第５ステップ領域１３はＡｌｘ６Ｇａ（１−ｘ６）Ｎを含み、前記第６ステップ領域１５はＡｌｘ７Ｇａ（１−ｘ７）Ｎを含み、前記第７ステップ領域１７はＡｌｘ８Ｇａ（１−ｘ８）Ｎを含む。
前記第１ステップ領域５のｘ２は前記シード層３のｘ１より０．３乃至０．６だけ小さいが、それに限定されるものではない。
もしｘ１が１であれば、即ち前記シード層３がＡｌＮを含めば、前記第１ステップ領域５のｘ２は０．４乃至０．７である。
それに関する実験データは表１のようになる。
Figure 0006203287
比較例１ではシード層と第１ステップ領域との間のＡｌ含量の差が０．１で、実施例１ではシード層３と第１ステップ領域５との間のＡｌ含量の差（ｘ２−ｘ１）が０．３で、実施例２ではシード層３と第１ステップ領域５との間のＡｌ含量の差（ｘ２−ｘ１）が０．５である。
表１と図３を参照すると、比較例１では収縮型応力が７８．８である。それに対し、実施例１では収縮型応力が９２．８で、実施例２では収縮型応力が９７．５である。
このことから、シード層３と第１ステップ領域５との間のＡｌ含量の差は０．３乃至０．６で最大の収縮型応力を有することが分かる。
また、前記第２ステップ領域７のｘ３は前記第１ステップ領域５のｘ２より０．２乃至０．４だけ小さいが、それに限定されるものではない。
それに関する実験データは表２のようになり、応力は図４に示されている。
Figure 0006203287
比較例２では第１ステップ領域と第２ステップ領域の間のＡｌ含量の差（ｘ３−ｘ２）が０．０７５で、実施例３では第１ステップ領域５と第２ステップ領域７との間のＡｌ含量の差（ｘ３−ｘ２）が０．２７５である。
表２及び図４を参照すると、比較例２では収縮型応力が６４であるのに対し、実施例３では収縮型応力が８１．８である。
このことから、第１ステップ領域５と第２ステップ領域７との間のＡｌ含量の差（ｘ３−ｘ２）は０．２乃至０．４で収縮型応力が増大することが分かる。
第３乃至第７ステップ領域９，１１，１３，１５，１７のＡｌ含量は線形的に又は非線形的に小さくなるが、それに限定されるものではない。
例えば、第３乃至第７ステップ領域９，１１，１３，１５，１７のＡｌ含量はそれぞれ０．５，０．４，０．３，０．３及び０．１で、隣接するステップ領域の間のＡｌ含量の差ΔＶ３，ΔＶ４，ΔＶ５，ΔＶ６，ΔＶ７が０．１で均一である。
例えば、第３乃至第７ステップ領域９，１１，１３，１５，１７のＡｌ含量はそれぞれ０．５，０．３，０．２，０．１及び０．０５で、隣接するステップ領域の間のＡｌ含量の差ΔＶ３，ΔＶ４，ΔＶ５，ΔＶ６，ΔＶ７が一定ではない。第３及び第４ステップ領域９，１１の間のＡｌ含量の差ΔＶ４は０．２であるのに対し、第４及び第５ステップ領域１１，１３の間のＡｌ含量の差ΔＶ５は０．１である。
第１実施例による半導体基板は互いに異なるＡｌ含量を有する多数のステップ領域５，７，９，１１，１３，１５，１７を含むバッファ層２０を具備し、シード層３と接するバッファ層２０の最下領域のステップ領域５のＡｌ含量をシード層３のＡｌ含量より少なくとも３０％小さく与えることで、収縮型応力を極大化してクラックのない厚い第２窒化物半導体層５０を成長させることができる。
前記バッファ層２０に含まれたステップ領域５，７，９，１１，１３，１５，１７の個数は５乃至１０個であるが、それに限定されるものではない。
図５において、比較例３はステップ領域の個数が３つである場合であり、比較例４はステップ領域の個数が５つである場合であって、実施例４はステップ領域５，７，９，１１，１３，１５，１７の個数が７つである場合である。
図５に示したように、比較例３よりは比較例４の収縮型応力がより大きく、比較例４よりは実施例４の収縮型応力がより大きいことが分かる。
図６ａは図５の比較例３における半導体基板の状態、即ち導電型半導体層の状態を示す図であり、図６ｂは図５の比較例４における導電型半導体層の表面状態を示す図であり、図６ｃは図５の比較例４における導電型半導体層の状態を示す図である。
図６ａに示したように、ステップ領域の個数が３つである場合（比較例３）にはクラックが著しかった。
図６ｂに示したように、ステップ領域の個数が５つである場合（比較例４）にはクラックが減少していた。
図６ｃに示したように、ステップ領域５，７，９，１１，１３，１５，１７の個数が７つである場合（実施例４）にはクラックが殆ど発生しなかった。
よって、ステップ領域５，７，９，１１，１３，１５，１７の個数が増加するほど収縮型応力が増加し、このような収縮型応力の増加によって半導体基板の第２窒化物半導体層５０にクラックが減少するか発生しないことが分かる。
このことから、前記バッファ層２０のステップの個数が５乃至１０個である際にクラックが殆どないことが分かる。ステップ領域の個数が１０個以上であればクラックは除去されるのに対し、バッファ層２０の厚さが増加する問題点がある。
前記バッファ層２０に含まれたステップ領域５，７，９，１１，１３，１５，１７の各厚さは互いに異なるか同じであってもよいが、それに限定されるものではない。
前記バッファ層２０に含まれたステップ領域５，７，９，１１，１３，１５，１７の各厚さは１００ｎｍ乃至１５０ｎｍであってもよいが、それに限定されるものではない。好ましくは前記バッファ層２０に含まれたステップ領域５，７，９，１１，１３，１５，１７の各厚さは１３０ｎｍであるが、それに限定されるものではない。
図７において、比較例５は各ステップ領域の厚さが９１ｎｍである場合であり、比較例６は各ステップ領域の厚さが１４９．５ｎｍである場合である。実施例５は各ステップ領域５，７，９，１１，１３，１５，１７の厚さが１３０ｎｍである場合である。
図８ａは図７の比較例５における導電型半導体層の状態を示す図であり、図８ｂは第５実施例における導電型半導体層の状態を示す図である。
実施例５より各ステップ領域の厚さが小さければ（比較例５）、図８ａに示したように導電型半導体層にクラックが多く発生していた。
図８ｂに示したように、実施例５の第２窒化物半導体層５０ではクラックが殆ど発生しなかった。
図示されていないが、実施例５より各ステップ領域の厚さが大きくなれば（比較例６）、第１実施例による半導体基板の成長基板が割れてしまった。これは図７の比較例６において、収縮型応力が過度に大きくなったことから常温への冷却工程の際に平衡状態（応力＝０）になるために収縮型応力が引張応力を次第に多く受けながらある瞬間、即ち平衡状態になる前に成長基板が応力に耐えずに割れたことが分かる。
よって、バッファ層２０の各ステップ領域５，７，９，１１，１３，１５，１７の厚さは１００ｎｍ乃至１５０ｎｍである。
図９は、第２実施例による半導体基板を示す断面図である。
第２実施例は多数のステップ領域５，７，９，１１，１３，１５，１７と一つの異形領域６２を含むバッファ層２０を除いては第１実施例と実質的に類似している。よって、第２実施例で第１実施例と同じ形状や機能を有する構成要素については同じ図面符号を付与し詳細な説明を省略する。
図９を参照すると、第２実施例による半導体基板は成長基板１、シード層３、バッファ層２０、第１窒化物半導体層３０、応力制御層４０及び第２窒化物半導体層５０を含む。
前記バッファ層２０は第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７と異形領域６２を含む。前記異形領域６２は前記第１及び第２ステップ領域５，７の間、前記第２及び第３ステップ領域７，９の間、前記第３及び第４ステップ領域９，１１の間、前記第４及び第５ステップ領域１１，１３の間、前記第５及び第６ステップ領域１３，１５の間、前記第６及び第７ステップ領域１５，１７の間のうち一つに形成されるが、それに限定されるものではない。
図４では前記異形領域６２が前記第６及び第７ステップ領域１５，１７の間に配置されているが、第２実施例はそれに限定されるものではない。
前記異形領域６２は前記第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７と互いに異なる窒化物半導体物質を含む。
例えば、前記第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７はＡｌｘＧａ（１−ｘ）Ｎを含む。この際、ｘは第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７で互いに異なる。
前記第１ステップ領域５のＡｌ含量（ｘ２）は前記シード層３のＡｌ含量（ｘ２）より０．３乃至０．６だけ小さいが、それに限定されるものではない。
前記異形領域５２はＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎを含む。ここで、ｘは０であり（ｘ＝０）、ｙは０であるか０より大きくて１であるか１より小さくてもよいが（０≦ｙ≦１）、これに限定されるものではない。
例えば、前記異形領域６２はＩｎＮ，ＩｎＧａＮ及びＧａＮのうち一つであってもよいが、それに限定されるものではない。
前記異形領域６２はドーパントを含まない非導電型半導体層であるが、それに限定されるものではない。
図１０に示したように、前記第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７のＡｌ含量（ｘ２乃至ｘ８）は互いに異なる。それに対し、前記異形領域６２のＡｌ含量（ｘ）は０になる。
図１１ａと図１１ｂは互いに異なる装備のＳＥＭ写真である。図１１ａは転移の有無を示す図であり、図１１ｂは表面粗さを示す図である。
図１１ａに示したように異形領域６２の下ではかなり多い転移が発生するが、異形領域６２の上では転移が殆ど発生しないことが分かる。
図１１ｂに示したように、異形領域６２の下では表面粗さが大きく発生しているが、異形領域６２の上では表面粗さが非常に小さくなり、これは第７ステップ領域１７の表面を平面にする。よって、前記第７ステップ領域１７の上の第１及び第２窒化物３０，５０それぞれの上面も平面になる。よって、前記第１及び第２窒化物半導体層３０，５０の結晶性が向上する。
前記バッファ層２０の多数のステップ領域５，７，９，１１，１３，１５，１７の間のうち一つの間に異形領域６２を形成することで、前記異形領域６２の上に形成される第７ステップ領域１７の表面が殆ど平面（ｆｌａｔ ｓｕｒｆａｃｅ）形状を有する。即ち、前記異形領域６２が前記異形領域６２の下に形成された第１乃至第６ステップ領域５，７，９，１１，１３，１５に起因して発生した表面粗さ（ｓｕｒｆａｃｅ ｒｏｕｇｈｎｅｓｓ）を緩和することで、前記異形領域６２の上に形成された第７ステップ領域１７の表面は実質的に平面になる。
通常ある層の表面粗さが大きくなるとこのような表面粗さのためピット（ｐｉｔ）のような欠陥が発生するが、このような欠陥は電子素子の電気的及び光学的特性を低下する要因となっている。
第２実施例はバッファ層２０の多数のステップ領域５，７，９，１１，１３，１５，１７の間のうちいずれか一つのステップ領域の間に異形領域６２を形成することで、異形領域６２の上の半導体層の上面を平面にすることで結晶性を向上する。
また、前記異形領域６２が前記シード層３から前記第１乃至第６ステップ領域５，７，９，１１，１３，１５を介して進行させられる転移を遮断し、それによって前記異形領域６２の上に形成される窒化物半導体層３０，６０に転移の発生を最小化することで結晶性が向上される。
また、前記異形領域６２が例えば第６及び第７ステップ領域１５，１７の間に配置されることで前記異形領域６２と前記ステップ領域５，７，９，１１，１３，１５，１７によって応力が制御されるため、前記第２窒化物半導体層５０からクラックが発生しないだけでなく前記成長基板１が割れなくなる。
図１２は、第３実施例による半導体基板を示す断面図である。
第３実施例は第２実施例の変形であって、多数の異形領域６２ａ，６２ｂ，６２ｃ，６２ｄ，６２ｅ，６２ｆが第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７の間に配置されている。以下では簡略に説明するが、以下で説明されていない内容は第１及び第２実施例から容易に理解されるはずである。
図１２を参照すると、第３実施例による半導体基板は成長基板１、シード層３、バッファ層２０、第１窒化物半導体層３０、応力制御層５０及び第２窒化物半導体層５０を含む。
前記バッファ層２０は第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７と第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７の間に形成された第１乃至第６異形領域６２ａ，６２ｂ，６２ｃ，６２ｄ，６２ｅ，６２ｆを含む。
例えば、前記第１異形領域６２ａは前記第１及び第２ステップ領域５，７の間に形成され、前記第２異形領域６２ｂは前記第２及び第３ステップ領域７，９の間に形成される。前記第３異形領域６２ｃは前記第３及び第４ステップ領域９，１１の間に形成され、前記第４異形領域６２ｄは前記第４及び第５ステップ領域１１，１３の間に形成される。前記第５異形領域６２ｅは前記第５及び第６ステップ領域１３，１５の間に形成され、前記第６異形領域６２ｆは前記第６及び第７ステップ領域１５，１７の間に形成される。
例えば、前記第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７の全ての間に異形領域６２ａ，６２ｂ，６２ｃ，６２ｄ，６２ｅ，６２ｆが形成されなくてもよい。例えば、前記第１及び第２ステップ領域５，７の間に異形領域６２ａが形成されず、第２乃至第７ステップ領域７，９，１１，１３，１５，１７の間には全て異形領域６２ｂ，６２ｃ，６２ｄ，６２ｅ，６２ｆが形成されてもよいが、それに限定されるものではない。
例えば、前記第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７はＡｌｘＧａ（１−ｘ）Ｎを含む。この際、ｘは第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７で互いに異なる。
例えば、前記第１乃至第６異形領域６２ａ，６２ｂ，６２ｃ，６２ｄ，６２ｅ，６２ｆはＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎを含む。ここで、ｘは０であり（ｘ＝０）、ｙは０であるか１であるか０より大きくて１より小さくてもよいが（０≦ｙ≦１）、これに限定されるものではない。前記第１乃至第６異形領域６２ａ，６２ｂ，６２ｃ，６２ｄ，６２ｅ，６２ｆはＩｎの含量（ｙ）が互いに異なるか同じであってもよいが、それに限定されるものではない。
図１３に示したように、前記第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７のＡｌ含量（ｘ２乃至ｘ８）は減少され、前記第１乃至第６異形領域６２ａ，６２ｂ，６２ｃ，６２ｄ，６２ｅ，６２ｆのＡｌ含量（ｘ）は０になる。
第３実施例のように、第１乃至第７ステップの間に第１乃至第７ステップ領域５，７，９，１１，１３，１５，１７と互いに異なる窒化物半導体物質を含む第１乃至第６異形領域６２ａ，６２ｂ，６２ｃ，６２ｄ，６２ｅ，６２ｆを形成することで、結晶性が向上されてクラックのような欠陥が発生しなくなる。
図１４は、第４実施例による半導体基板を示す断面図である。
第４実施例はバッファ層２０と第１窒化物半導体層３０の間に形成されたマスク層７０を除いては第１実施例と実質的に類似している。よって、第２実施例で第１実施例にと同じ形状や機能を有する構成要素については同じ図面符号を付与し詳細な説明を省略する。
以下では説明されていないが、前記マスク層７０は第２及び第３実施例にも同じく適用される。
図１４を参照すると、第４実施例による半導体基板は成長基板１、シード層３、バッファ層２０、マスク層７０、第１窒化物半導体層３０、応力制御層４０及び第２窒化物半導体層５０を含む。
前記マスク層７０は前記バッファ層２０、詳しくは前記第７ステップ領域１７の上に形成される。例えば、前記マスク層７０は前記第７ステップ領域１７の上面と接してもよい。前記マスク層７０は第１窒化物半導体層の中に挿入されて形成されてもよい。
前記マスク層７０はシリコン窒化物（ＳｉＮｘ）やホウ素窒化物（ＢＮ）であってもよいが、それに限定されるものではない。
例えば、Ｓｉ２Ｈ６ガスとＮＨ３ガスを混合して前記バッファ層２０の上に噴射して前記バッファ層２０の上にシリコン窒化物（ＳｉＮｘ）を含むマスク層７０を形成してもよいが、それに限定されるものではない。
図１５に示したように、前記マスク層７０は多数のマスクパターン７１を含む。前記マスクパターン７１は側方向から見ると三角形、矩形、多角形などのような多様な形状を有するが、それに限定されるものではない。また、前記マスクパターン７１は上部方向から見ると三角形、四角形、六角形、円形、楕円形などのような多様な形状を有するが、それに限定されるものではない。
前記マスクパターン７１はランダムに形成されるが、それに限定されるものではない。
前記マスクパターン７１は前記バッファ層２０、詳しくは前記第７ステップ領域１７の上面から上部方向に突出された突起を有する。
このように形成された多数のマスクパターン７１によって前記バッファ層２０に発生した転移が遮断されるため、前記マスクパターン７１によって遮断された転移はそれ以上第１窒化物半導体層３０に進行させられなくなる。よって、前記第１窒化物半導体層３０の転移の個数を画期的に減少して欠陥密度を下げることができる。
前記マスクパターン７１の間に前記バッファ層２０の第７ステップ領域１７が露出される。
前記第１窒化物半導体層３０は前記マスク層７０の上に形成される。
詳しくは、前記第１窒化物半導体層３０は前記バッファ層２０の第７ステップ領域１７と前記マスク層７０のマスクパターン７１の上に形成される。
例えば、前記第１窒化物半導体層３０は前記バッファ層２０の第７ステップ領域１７の上面に部分的に接し、前記マスク層７０のマスクパターン７１の上面又は傾斜面に接するが、それに限定されるものではない。
前記第１窒化物半導体層３０は前記マスクパターン７１の傾斜面又は側面から水平方向と垂直方向に３次元に成長させられる。隣接したマスクパターン７１から垂直方向又は水平方向に成長させられた第１窒化物半導体層３０はマージ（ｍｅｒｇｅ）されてから水平方向に２次元に成長させられる。また、前記マスクパターン７１の上では水平方向に成長させられる。
このように、前記第１窒化物半導体層３０が３次元に成長させられてから２次元に成長させられることで、前記マスクパターン７１によって遮断されずに前記マスクパターン７１の間に進行させられた転移が前記バッファ層２０の第７ステップ領域１７の上面に対して垂直な垂直方向よりは水平方向に進行させられる。
言い換えると、前記マスクパターン７１の間に進行させられた転移が、前記第１窒化物半導体層３０が３次元に成長させられる際に垂直方向に進行させられてから、前記第１窒化物半導体層３０が２次元に成長させられる際に水平後方に進行させられる。
図１６に示したように、マスク層７０の上に形成された第１及び第２窒化物半導体層３０，５０に転移が殆ど見えないことが分かる。よって、第２窒化物半導体層５０の結晶性が向上されて電子素子の光学的及び電子的特性が向上される。
前記第２窒化物半導体層５０は優秀な膜質を有し欠陥が殆どない状態で少なくとも３．２μｍ以上成長させられる。
図１７は、図１４の半導体基板の結晶性を示す図である。図１７ａは半導体基板の全領域に対する結晶性を示す図であり、図１７ｂは半導体基板の全領域に対する結晶性を示すヒストグラムである。
図１７ａ及び図１７ｂに示したように、半導体基板の全領域で３０５ａｒｃｓｅｃ乃至３３０ａｒｃｓｅｃの結晶性を有することが分かる。
図１８に示したように、２μｍ×２μｍの面積にわずか４つの転移が発生したことが分かる。これを単位に換算すると、欠陥密度が略１Ｅ８／ｃｍ２で非常に優秀な結晶性を確保することができる。
よって、第４実施例では前記バッファ層２０の転移をマスク層７０のマスクパターン７１で１次的に遮断し、マスクパターン７１の間に垂直方向に進行させられた転移を水平方向に誘導してそれ以上垂直方向に進行させられないようにする。それによって、前記第１窒化物半導体の上部領域や前記第１窒化物半導体層３０の上に形成された第２窒化物半導体層５０には転移が殆ど発生しなくなり、転移による結晶性の低下を防止することができる。
図１９は、第５実施例による半導体基板を示す断面図である。
第５実施例は多数のマスク層７０ａ，７０ｂ，７０ｃと多数の窒化物半導体層７２ａ，７２ｂ，７２ｃを含む結晶性制御層８０を除いては第１実施例と実質的に類似している。よって、第５実施例で第１実施例にと同じ形状や機能を有する構成要素については同じ図面符号を付与し詳細な説明を省略する。以下の説明で抜けた内容は第１実施例や第４実施例から容易に理解されるはずである。
以下では説明されていないが、前記マスク層７０ａ，７０ｂ，７０ｃは第２及び第３実施例にも同じく適用される。
図１９を参照すると、第５実施例による半導体基板は成長基板１、シード層３、バッファ層２０、結晶性制御層８０、第１窒化物半導体層３０、応力制御層４０及び第２窒化物半導体層５０を含む。
前記結晶性制御層８０は多数のマスク層７０ａ，７０ｂ，７０ｃと多数の窒化物半導体層７２ａ，７２ｂ，７２ｃを含む。言い換えると、前記多マスク層７０ａ，７０ｂ，７０ｃと前記窒化物半導体層７２ａ，７２ｂ，７２ｃが交互に積層される。
例えば、前記バッファ層２０、詳しくは前記第７ステップ領域１７の上に前記マスク層７０ａが形成され、前記第１マスク層７０ａの上に第１窒化物半導体層７２ａが形成され、前記第１窒化物半導体層７２ａの上に第２マスク層７０ｂが形成され、前記第２マスク層７０ｂの上に第２窒化物半導体層７２ｂが形成される。前記第２窒化物半導体層７２ｂの上に第３マスク層７０ｃが形成され、前記第３マスク層７０ｃの上に第３窒化物半導体層７２ｃが形成される。
前記第１乃至第３窒化物半導体層７２ａ，７２ｂ，７２ｃはＡｌｘＧａ（１−ｘ）Ｎ（０≦ｘ≦１）であるが、それに限定されるものではない。
図２０に示したように、前記第１乃至第３マスク層７０ａ，７０ｂ，７０ｃそれぞれは多数のマスクパターン７１を含む。
前記第１窒化物半導体層７２ａは前記第１マスク層７０ａのマスクパターン７１の上面又は傾斜面に接して前記バッファ層２０の第７ステップ領域１７の上面に接するが、それに限定されるものではない。
前記第２窒化物半導体層７２ｂは前記第２マスク層７０ｂのマスクパターン７１の上面又は傾斜面に接して前記第１窒化物半導体層７２ａの上面に接するが、それに限定されるものではない。
前記第３窒化物半導体層７２ｃは前記第３マスク層７０ｃのマスクパターン７１の上面又は傾斜面に接して前記第２窒化物半導体層７２ｂの上面に接するが、それに限定されるものではない。
前記第１乃至第３窒化物半導体層７２ａ，７２ｂ，７２ｃの厚さは略３０ｎｍに成長させられるが、それに限定されるものではない。
第５実施例はマスク層７０ａと窒化物半導体層７２ａを一対にする際に最大略１０対に形成され、１０対の最大の厚さは略３００ｎｍであるが、それに限定されるものではない。また、第５実施例の結晶性制御層８０は最小２対に形成される。よって、マスク層７０ａと窒化物半導体層７２ａを一対にする際、結晶性制御層８０は２対乃至１０対に形成される。
前記第１乃至第３窒化物半導体層７２ａ，７２ｂ，７２ｃそれぞれの厚さは前記第１乃至第３マスク層７０ａ，７０ｂ，７０ｃそれぞれの厚さより大きい。よって、前記第１乃至第３窒化物半導体層７２ａ，７２ｂ，７２ｃそれぞれは前記第１乃至第３マスク層７０ａ，７０ｂ，７０ｃのマスクパターン７１を覆うように形成されるが、それに限定されるものではない。
他の実施例として、前記第１及び第２窒化物半導体層７２ａ，７２ｂそれぞれは前記第１及び第２マスク層７０ａ，７０ｂの厚さより小さく設定される。このような場合、前記第１及び第２マスク層７０ａ，７０ｂそれぞれのマスクパターン７１は前記第１及び第２窒化物半導体層７２ａ，７２ｂそれぞれの上面から上部方向に突出される。よって、前記第２窒化物半導体層７２ｂの上に前記第２マスク層７０ｂの前記突出されたマスクパターン７１だけでなく前記第３マスク層７０ｃのマスクパターン７１が形成される。前記第３窒化物半導体層７２ｃの厚さは前記第３マスク層７０ｃの厚さより大きく設定され、前記第３窒化物半導体層７２ｃは前記第２マスク層７０ｂの前記突出されたマスクパターン７１の上部と前記第３マスク層７０ｃのマスクパターン７１の上部を覆うように形成される。
また他の実施例として、前記第１乃至第３窒化物半導体層７２ａ，７２ｂ，７２ｃそれぞれの厚さは前記第１乃至第３マスク層７０ａ，７０ｂ，７０ｃの厚さより小さくてもよい。
前記第１乃至第３窒化物半導体層７２ａ，７２ｂ，７２ｃは前記第１乃至第３マスク層７０ａ，７０ｂ，７０ｃのマスクパターン７１をシードにして成長させられる。
前記第１乃至第３窒化物半導体層７２ａ，７２ｂ，７２ｃは３次元に成長させられ、次に２次元に成長させられる。
図２１に示したように、比較例は略５００ａｒｃｓｅｃの結晶性を有し、実施例６は略４５０ａｒｃｓｅｃの結晶性を有し、実施例７は略３８０ａｒｃｓｅｃの結晶性を有することが分かる。
比較例はいかなるマスク層も形成されていない場合であり、実施例６は一つのマスク層７０が形成された場合であり、実施例７は多数のマスク層７０ａ，７０ｂ，７０ｃが形成された場合である。
比較例よりは実施例６が結晶性が優秀であり、実施例７より実施例６が結晶性が更に優秀であることが分かる。
第５実施例は多数のマスク層７０ａ，７０ｂ，７０ｃを形成することで、バッファ層２０から発生した転移が前記バッファ層２０の上の前記第１及び第２窒化物半導体層３０，５０に進行させられることを遮断する確率を増加する。また、第５実施例は第１乃至第３マスク層７０ａ，７０ｂ，７０ｃの上に３次元に、次に２次元に形成された第１乃至第３窒化物半導体層７２ａ，７２ｂ，７２ｃによって垂直方向に進行させられた転移を水平方向に誘導することで、転移が垂直方向に前記第１及び第２窒化物半導体層３０，５０に進行させられることを遮断する確率を最小化する。それによって、第１及び第２窒化物半導体層３０，５０の結晶性が優秀になるため、このような第１及び第２窒化物半導体層３０，５０をもとに製造された電子素子の電気的及び光学的特性を向上することができる。
また、第５実施例では多数のマスク層７０ａ，７０ｂ，７０ｃと多数の窒化物半導体層７２ａ，７２ｂ，７２ｃを形成することで、収縮型応力を増加して後工程による冷却の際に発生する引張型応力を相殺して第１及び第２窒化物半導体層３０，６０にクラックを発生させないだけでなく成長基板も割れなくする。
第１乃至第５実施例において、成長基板１の直径は１００ｍｍ以上で厚さは６５０μｍで、バッファ層２０の厚さは略１μｍで、第１窒化物半導体層３０の厚さは１．０μｍ以上で、第２窒化物半導体層５０は２．０μｍ以上であるが、それに限定されるものではない。
説明されていないが、第１乃至第５実施例は互いに結合されて他の実施例で具現されてもよいが、このように具現された実施例も本発明の範疇に含まれることはもちろんである。
［付記］
［付記１］
基板と、
前記基板の上に配置されたシード層と、
前記シード層の上に配置されたバッファ層と、
前記バッファ層の上に配置された多数の第１窒化物半導体層と、を含み、
前記多数の第１窒化物半導体層の間に少なくとも一つの応力制御層を含む半導体基板。
［付記２］
前記応力制御層は、
ＡｌＮ層と、
前記ＡｌＮ層の上及び下のうち少なくとも一つに配置されたＡｌＧａＮ層と、を含む付記１に記載の半導体基板。
［付記３］
前記応力制御層のＡｌＮ層でのＡｌ濃度は前記ＡｌＧａＮ層でのＡｌ濃度より大きい付記２に記載の半導体基板。
［付記４］
前記バッファ層は多数のステップ領域を含み、
前記ステップ領域はＡｌ ｘ Ｇａ （１−ｘ） Ｎを含み、
前記ステップ領域それぞれのｘは互いに異なる付記１に記載の半導体基板。
［付記５］
前記バッファ層は前記多数のステップ領域の間に配置される一つ又は２つ以上の異形領域を更に含む付記１に記載の半導体基板。
［付記６］
前記多数のステップ領域は互いに同じ窒化物半導体物質を含み、
前記異形領域は前記ステップ領域と互いに異なる窒化物半導体物質を含む付記５に記載の半導体基板。
［付記７］
前記１つの異形領域は前記第１窒化物半導体層に隣接した第２ステップ領域の間に配置される付記５に記載の半導体基板。
［付記８］
前記異形領域はＡｌ ｘ Ｉｎ ｙ Ｇａ （１−ｘ−ｙ） Ｎを含む付記５に記載の半導体基板。
［付記９］
前記多数のステップ領域は前記シード層と接する第１ステップ領域、第１ステップ領域と隣接する第２ステップ領域及び前記第１及び第２ステップ領域を除く残りのステップ領域を含む付記４に記載の半導体基板。
［付記１０］
前記シード層と前記多数のステップ領域はＡｌを含み、
前記シード層と前記第１ステップ領域の間のＡｌ含量の差は３０％乃至６０％である付記９に記載の半導体基板。
［付記１１］
前記ステップ領域は１０個以下である付記４に記載の半導体基板。
［付記１２］
前記多数の第１窒化物半導体層のうち最下層と前記バッファ層の間に配置された結晶性制御層を更に含む付記１に記載の半導体基板。
［付記１３］
前記結晶性制御層は多数のマスクパターンを含むマスク層を含む付記１２に記載の半導体基板。
［付記１４］
前記結晶性制御層は、
前記バッファ層の上に配置された多数のマスク層と、
前記マスク層の上に配置された多数の第２窒化物半導体層と、を含み、
前記マスク層と前記第２窒化物半導体層は交互に配置される付記１２に記載の半導体基板。
［付記１５］
前記マスク層は互いに離隔された多数のマスクパターンを含む付記１４に記載の半導体基板。
［付記１６］
前記多数の第２窒化物半導体層それぞれの厚さは前記多数のマスク層それぞれの厚さより大きい付記１４に記載の半導体基板。
［付記１７］
前記多数の第１窒化物半導体層のうち最上層は導電型半導体層である付記１に記載の半導体基板。
［付記１８］
前記導電型半導体層の厚さは２．０μｍ以上である付記１７に記載の半導体基板。
［付記１９］
前記シード層はＡｌ ｘ１ Ｇａ （１−ｘ１） Ｎであり、ｘは０．７乃至１である付記１に記載の半導体基板。
［付記２０］
基板と、
前記基板の上に配置されたシード層と、
前記シード層の上に配置されたバッファ層と、
前記バッファ層の上に配置された結晶性制御層と、
前記結晶性制御層の上に配置された多数の第１窒化物半導体層と、
前記多数の第１窒化物半導体層の間に少なくとも一つの応力制御層と、を含み、
前記結晶性制御層は一つ又は２つ以上のマスク層を含み、
前記バッファ層は多数のステップ領域と一つ又は２つ以上の異形領域を含み、
前記多数のステップ領域は前記シード層と隣接する第１ステップ領域及び第２ステップ領域を含み、
前記シード層と多数のステップ領域はＡｌを含み、
前記シード層と前記第１ステップ領域との間のＡｌ含量の差は３０％乃至６０％である半導体基板。
［付記２１］
前記結晶性制御層は前記２つ以上のマスク層の上に配置された多数の第２窒化物半導体層を更に含む付記２０に記載の半導体基板。
［付記２２］
前記マスク層と前記第２窒化物半導体層を一対にする際、前記結晶性制御層は２対乃至１０対で形成され、
前記結晶性制御層の厚さは３００ｎｍである付記２０に記載の半導体基板。
［付記２３］
前記第１ステップ領域のＡｌ含量は前記シード層のＡｌ含量より小さい付記２０に記載の半導体基板。
［付記２４］
前記第２ステップ領域のＡｌ含量は前記第１ステップ領域のＡｌ含量より２０％乃至４０％小さい付記２０に記載の半導体基板。
［付記２５］
前記ステップ領域それぞれのＡｌ含量は互いに異なり、
前記異形領域のＡｌ含量は０である付記２０に記載の半導体基板。
［付記２６］
前記多数の第１窒化物半導体層のうち最上層は導電型半導体層であり、
前記導電型半導体層の厚さは２．０μｍ以上である付記２０に記載の半導体基板。
実施例は結晶性がよい窒化物半導体層を厚く形成した半導体基板を可能にするが、このような半導体基板を利用した太陽電池、光検出器又は発光素子のような電子素子を製造することができるため、電子素子又は他の分野の電子機器に広く使用される。

Claims (16)

  1. 基板と、
    前記基板の上に配置されたシード層と、
    前記シード層の上に配置されたバッファ層と、
    前記バッファ層の上に配置された多数の第１窒化物半導体層と、を含み、
    前記多数の第１窒化物半導体層の間に少なくとも１つの応力制御層を含み、
    前記シード層はＡｌｘ１Ｇａ（１−ｘ１）Ｎ（０．７≦ｘ１≦１）であり、
    前記バッファ層は多数のステップ領域と前記多数のステップ領域の間に配置される１つ又は２つ以上の異形領域を含み、
    前記異形領域は、前記ステップ領域と異なる窒素化合物半導体材料を含み、
    前記ステップ領域はＡｌＧａＮを含み、前記異形領域は、ＩｎＮ又はＩｎＧａＮを含み、
    前記ステップ領域それぞれのＡｌ含量は、前記シード層から前記第１窒化物半導体層に向かって階段式に減少し、
    前記多数のステップ領域は、前記シード層と接する第１ステップ領域、前記第１ステップ領域と隣接する第２ステップ領域、及び前記第１及び第２ステップ領域を除く残りのステップ領域を含み、
    前記第１ステップ領域のＡｌ含量は、前記シード層のＡｌ含量より、３０％〜６０％小さく、
    前記第２ステップ領域のＡｌ含量は、前記第１ステップ領域のＡｌ含量より、２０％〜４０％小さい、
    半導体基板。
  2. 前記応力制御層は、
    ＡｌＮ層と、
    前記ＡｌＮ層の上及び下のうち少なくとも１つに配置されたＡｌＧａＮ層と、を含む請求項１に記載の半導体基板。
  3. 前記応力制御層のＡｌＮ層でのＡｌ濃度は前記ＡｌＧａＮ層でのＡｌ濃度より大きい請求項２に記載の半導体基板。
  4. 前記１つの異形領域は前記第１窒化物半導体層に隣接した第２ステップ領域の間に配置される請求項１に記載の半導体基板。
  5. 前記ステップ領域は１０個以下である請求項１に記載の半導体基板。
  6. 前記多数の第１窒化物半導体層のうち最下層と前記バッファ層の間に配置された結晶性制御層を更に含む請求項１に記載の半導体基板。
  7. 前記結晶性制御層は多数のマスクパターンを含むマスク層を含む請求項６に記載の半導体基板。
  8. 前記結晶性制御層は、
    前記バッファ層の上に配置された多数のマスク層と、
    前記マスク層と交互に配置された多数の第２窒化物半導体層と、を含む請求項６に記載の半導体基板。
  9. 前記マスク層は互いに離隔された多数のマスクパターンを含む請求項８に記載の半導体基板。
  10. 前記多数の第２窒化物半導体層それぞれの厚さは前記多数のマスク層それぞれの厚さより大きい請求項８に記載の半導体基板。
  11. 前記多数の第１窒化物半導体層のうち最上層は導電型半導体層である請求項１に記載の半導体基板。
  12. 前記導電型半導体層の厚さは２．０μｍ以上である請求項１１に記載の半導体基板。
  13. 基板と、
    前記基板の上に配置されたシード層と、
    前記シード層の上に配置されたバッファ層と、
    前記バッファ層の上に配置された結晶性制御層と、
    前記結晶性制御層の上に配置された多数の第１窒化物半導体層と、
    前記多数の第１窒化物半導体層の間に少なくとも１つの応力制御層と、を含み、
    前記結晶性制御層は１つ又は２つ以上のマスク層を含み、
    前記バッファ層は多数のステップ領域と前記多数のステップ領域の間に配置される１つ又は２つ以上の異形領域を含み、
    前記シード層はＡｌｘ１Ｇａ（１−ｘ１）Ｎ（０．７≦ｘ１≦１）であり、
    前記異形領域は、前記ステップ領域と異なる窒素化合物半導体材料を含み、
    前記ステップ領域はＡｌＧａＮを含み、前記異形領域は、ＩｎＮ又はＩｎＧａＮを含み、
    前記ステップ領域それぞれのＡｌ含量は、前記シード層から前記第１窒化物半導体層に向かって階段式に減少し、
    前記多数のステップ領域は前記シード層と隣接する第１ステップ領域及び第２ステップ領域を含み、
    前記第１ステップ領域のＡｌ含量は、前記シード層のＡｌ含量より、３０％〜６０％小さく、
    前記第２ステップ領域のＡｌ含量は、前記第１ステップ領域のＡｌ含量より、２０％〜４０％小さく、
    前記シード層と前記多数のステップ領域はＡｌを含む、
    半導体基板。
  14. 前記結晶性制御層は前記２つ以上のマスク層と交互に配置される多数の第２窒化物半導体層を更に含む請求項１３に記載の半導体基板。
  15. 前記マスク層と前記第２窒化物半導体層を一対にする際、前記結晶性制御層は２対乃至１０対で形成され、
    前記結晶性制御層の厚さは３００ｎｍである請求項１４に記載の半導体基板。
  16. 前記多数の第１窒化物半導体層のうち最上層は導電型半導体層であり、
    前記導電型半導体層の厚さは２．０μｍ以上である請求項１３に記載の半導体基板。
JP2015552569A 2013-01-14 2014-01-03 半導体基板 Active JP6203287B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020130003983A KR101464854B1 (ko) 2013-01-14 2013-01-14 반도체 기판
KR10-2013-0003983 2013-01-14
PCT/KR2014/000021 WO2014109506A1 (ko) 2013-01-14 2014-01-03 반도체 기판

Publications (2)

Publication Number Publication Date
JP2016506085A JP2016506085A (ja) 2016-02-25
JP6203287B2 true JP6203287B2 (ja) 2017-09-27

Family

ID=51167108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015552569A Active JP6203287B2 (ja) 2013-01-14 2014-01-03 半導体基板

Country Status (5)

Country Link
US (2) US9583575B2 (ja)
EP (1) EP2945186B1 (ja)
JP (1) JP6203287B2 (ja)
KR (1) KR101464854B1 (ja)
WO (1) WO2014109506A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6442957B2 (ja) * 2014-09-29 2018-12-26 日亜化学工業株式会社 窒化物半導体テンプレートの製造方法
US20180053662A1 (en) * 2016-08-17 2018-02-22 Globalfoundries Inc. Texturing of silicon surface with direct-self assembly patterning
JP7462544B2 (ja) * 2020-12-11 2024-04-05 株式会社東芝 窒化物半導体、ウェーハ、半導体装置及び窒化物半導体の製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298039A (ja) * 1998-03-20 1999-10-29 Ind Technol Res Inst ＧａＮ層および緩衝層の成長法およびその構造
JP3778765B2 (ja) * 2000-03-24 2006-05-24 三洋電機株式会社 窒化物系半導体素子およびその製造方法
US6610144B2 (en) * 2000-07-21 2003-08-26 The Regents Of The University Of California Method to reduce the dislocation density in group III-nitride films
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP3866540B2 (ja) * 2001-07-06 2007-01-10 株式会社東芝 窒化物半導体素子およびその製造方法
TW561526B (en) * 2001-12-21 2003-11-11 Aixtron Ag Method for depositing III-V semiconductor layers on a non-III-V substrate
US6841001B2 (en) * 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
US7176115B2 (en) * 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device
JP4525894B2 (ja) * 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
KR100576857B1 (ko) * 2003-12-24 2006-05-10 삼성전기주식회사 ＧａＮ 반도체 발광소자 및 그 제조방법
SG124417A1 (en) * 2005-02-02 2006-08-30 Agency Science Tech & Res Method and structure for fabricating III-V nitridelayers on silicon substrates
US7365374B2 (en) * 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
JP4462249B2 (ja) 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
US7547925B2 (en) * 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
US7528681B2 (en) * 2005-12-20 2009-05-05 Palo Alto Research Center Incorporated Acoustic devices using an AlGaN piezoelectric region
JP5098649B2 (ja) * 2005-12-28 2012-12-12 日本電気株式会社 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
US7825432B2 (en) 2007-03-09 2010-11-02 Cree, Inc. Nitride semiconductor structures with interlayer structures
US8362503B2 (en) 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
DE102009047881B4 (de) 2009-09-30 2022-03-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer epitaktisch hergestellten Schichtstruktur
US8575660B2 (en) * 2009-10-14 2013-11-05 International Rectifier Corporation Group III-V semiconductor device with strain-relieving interlayers
EP2554719A4 (en) * 2010-03-31 2014-03-12 Ngk Insulators Ltd EPITAXIAL SUBSTRATE AND METHOD FOR MANUFACTURING EPITAXIAL SUBSTRATE
JP2011216548A (ja) 2010-03-31 2011-10-27 Jx Nippon Mining & Metals Corp ＧａＮ系半導体エピタキシャル基板の製造方法
JP2011254068A (ja) * 2010-05-07 2011-12-15 Sumitomo Chemical Co Ltd 半導体基板
JP5616443B2 (ja) 2010-06-08 2014-10-29 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
KR20120032329A (ko) * 2010-09-28 2012-04-05 삼성전자주식회사 반도체 소자
JP5672926B2 (ja) * 2010-10-08 2015-02-18 富士通株式会社 化合物半導体装置及びその製造方法
DE102010056409A1 (de) 2010-12-26 2012-06-28 Azzurro Semiconductors Ag Gruppe-III-Nitrid basierte Schichtenfolge, Halbleiterbauelement, umfassend eine Gruppe-III-Nitrid basierte Schichtenfolge und Verfahren zur Herstellung
KR20120078343A (ko) 2010-12-31 2012-07-10 일진머티리얼즈 주식회사 반도체 발광소자
JP2012243886A (ja) * 2011-05-18 2012-12-10 Sharp Corp 半導体装置
KR20140030918A (ko) 2012-09-04 2014-03-12 삼성전기주식회사 인쇄회로기판
JP5425284B1 (ja) 2012-09-21 2014-02-26 株式会社東芝 半導体ウェーハ、半導体素子及び窒化物半導体層の製造方法

Also Published As

Publication number Publication date
US9905656B2 (en) 2018-02-27
JP2016506085A (ja) 2016-02-25
KR20140091924A (ko) 2014-07-23
US20150357418A1 (en) 2015-12-10
US20170141195A1 (en) 2017-05-18
EP2945186A4 (en) 2017-01-18
EP2945186A1 (en) 2015-11-18
US9583575B2 (en) 2017-02-28
KR101464854B1 (ko) 2014-11-25
WO2014109506A1 (ko) 2014-07-17
EP2945186B1 (en) 2023-10-04

Similar Documents

Publication Publication Date Title
US8952419B2 (en) Semiconductor devices and methods of manufacturing the same
KR101358633B1 (ko) Ⅲ족 질화물 에피택셜 적층 기판
JP6408344B2 (ja) Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法、ならびにｉｉｉ族窒化物半導体発光素子
KR20140010587A (ko) 도핑된 버퍼층을 포함하는 반도체 발광 소자 및 그 제조 방법
KR20140006295A (ko) 반도체 디바이스
US20110266522A1 (en) Semiconductor device
JP6138974B2 (ja) 半導体基板
KR20190087970A (ko) 템플릿, 질화물 반도체 자외선 발광 소자 및 템플릿의 제조 방법
JP6203287B2 (ja) 半導体基板
KR100616543B1 (ko) 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법
TWI755306B (zh) Ｌｅｄ前驅物以及製造彼之方法
JP2018511945A (ja) 紫外線発光素子
JP5434872B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5246236B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
EP2704184B1 (en) Semiconductor buffer structure, semiconductor device including the same, and manufacturing method thereof
KR101152989B1 (ko) 질화갈륨막을 포함하는 반도체 기판 및 그 제조방법과 발광소자
JP6649693B2 (ja) 窒化物半導体発光素子及びその製造方法
KR101850537B1 (ko) 반도체 소자
KR101401228B1 (ko) 반도체 기판
KR101309506B1 (ko) 질화물계 반도체 발광소자 및 제조 방법
KR101471425B1 (ko) 양자섬을 삽입한 고품질 반도체 소자용 기판의 제조 방법
JP2013197571A (ja) 窒化物半導体積層体
KR20140088929A (ko) 반도체 기판

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161026

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170829

R150 Certificate of patent or registration of utility model

Ref document number: 6203287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250