JP6178531B2 - トランジスタ及びトランジスタの作製方法 - Google Patents

トランジスタ及びトランジスタの作製方法 Download PDF

Info

Publication number
JP6178531B2
JP6178531B2 JP2017023767A JP2017023767A JP6178531B2 JP 6178531 B2 JP6178531 B2 JP 6178531B2 JP 2017023767 A JP2017023767 A JP 2017023767A JP 2017023767 A JP2017023767 A JP 2017023767A JP 6178531 B2 JP6178531 B2 JP 6178531B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
light
transistor
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017023767A
Other languages
English (en)
Other versions
JP2017135389A (ja
Inventor
将志 津吹
将志 津吹
耕生 野田
耕生 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017135389A publication Critical patent/JP2017135389A/ja
Application granted granted Critical
Publication of JP6178531B2 publication Critical patent/JP6178531B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Description

本発明はトランジスタなどの半導体素子又は半導体素子を少なくとも一部に用いて構成
される表示装置に関する。例えば、半導体素子として酸化物半導体を含んで構成される能
動素子が例示され、該能動素子を用いた表示装置が例示される。
従来、液晶テレビに代表される表示装置にはアモルファスシリコンを用いたトランジス
タが用いられて来たが、トランジスタを作製するために、シリコン半導体に代わる材料と
して酸化物半導体が注目されている。例えば、アクティブマトリクス型の表示装置におけ
るトランジスタの活性層として、Ｉｎ、Ｇａ及びＺｎを含む非晶質酸化物を用い、該非晶
質酸化物の電子キャリア濃度が１０１８／ｃｍ３未満としたものが開示されている（特許
文献１参照）。
しかし、酸化物半導体を用いたトランジスタには幾つかの問題が指摘されている。その
一つは特性の安定性であり、可視光及び紫外光を照射することでしきい値電圧が変化する
ことが指摘されている（例えば、非特許文献１参照）。また、トランジスタの信頼性の面
では、バイアス−熱ストレス試験によって特性が変化してしまうという問題が指摘されて
いる（例えば、非特許文献２参照）。
特開２００６−１６５５２８号公報
Ｐ． Ｂａｒｑｕｉｎｈａ， Ａ． Ｐｉｍｅｎｔｅｌ， Ａ． Ｍａｒｑｕｅｓ， Ｌ． Ｐｅｒｅｉｒａ， Ｒ． Ｍａｒｔｉｎｓ， Ｅ． Ｆｏｒｔｕｎａｔｏ、「Ｅｆｆｅｃｔ ｏｆ ＵＶ ａｎｄ ｖｉｓｉｂｌｅ ｌｉｇｈｔ ｒａｄｉａｔｉｏｎ ｏｎ ｔｈｅ ｅｌｅｃｔｒｉｃａｌ ｐｅｒｆｏｒｍａｎｃｅｓ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ＴＦＴｓ ｂａｓｅｄ ｏｎ ａｍｏｒｐｈｏｕｓ ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ」、Ｊｏｕｒｎａｌ ｏｆ Ｎｏｎ−Ｃｒｙｓｔａｌｌｉｎｅ Ｓｏｌｉｄｓ ３５２ （２００６） １７５６−１７６０ Ｋｗａｎｇ−Ｈｅｅ Ｌｅｅ， Ｊｉ Ｓｉｍ Ｊｕｎｇ， Ｋｙｏｕｎｇ Ｓｅｏｋ Ｓｏｎ， Ｊｏｏｎ Ｓｅｏｋ Ｐａｒｋ， Ｔａｅ Ｓａｎｇ Ｋｉｍ， Ｒｉｎｏ Ｃｈｏｉ， Ｊａｅ Ｋｙｅｏｎｇ Ｊｅｏｎｇ， Ｊａｎｇ−Ｙｅｏｎ Ｋｗｏｎ， Ｂｏｎｗｏｎ Ｋｏｏ， ａｎｄ Ｓａｎｇｙｕｎ Ｌｅｅ、「Ｔｈｅ ｅｆｆｅｃｔ ｏｆ ｍｏｉｓｔｕｒｅ ｏｎ ｔｈｅ ｐｈｏｔｏｎ−ｅｎｈａｎｃｅｄ ｎｅｇａｔｉｖｅ ｂｉａｓ ｔｈｅｒｍａｌ ｉｎｓｔａｂｉｌｉｔｙ ｉｎ Ｇａ−Ｉｎ−Ｚｎ−Ｏ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ」、ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ ９５， （２００９） ２３２１０６
金属酸化物でなる酸化物半導体は、バンドギャップが３ｅＶ程度あり可視光においては
本来透光性を有するものである。上記特許文献１の酸化物半導体では、バンドギャップ近
傍若しくはそれ以上のエネルギーの光がトランジスタに照射されると、しきい値電圧が約
１０Ｖも変動してしまうことが指摘されている。トランジスタのしきい値電圧がこのよう
に大幅に変動してしまうと、このようなトランジスタを用いて構成された回路は正常に動
作しなくなり、画像表示をすること自体が極めて困難になる。
このような光照射による酸化物半導体を用いたトランジスタの特性変化に対し、それを
改善する方法は何ら示されていないため、新材料と期待されつつも実用化が遅れる原因と
なっている。
このような背景に鑑み本発明の一形態は、酸化物半導体を用いるトランジスタなどの半
導体素子又は該半導体素子を用いる表示装置などにおいて、光照射効果の影響を低減する
ことを目的の一とする。
バンドギャップが２．５ｅＶ以上、好ましくは３ｅＶ以上である酸化物半導体に対して
バンドギャップ以下のエネルギーの光を照射しても、本来は当該照射光は吸収されないは
ずである。非特許文献１で開示されるように、バンドギャップエネルギー以下の光（可視
光から紫外光）を照射したときにトランジスタのしきい値電圧が変動するのは、照射光が
酸化物半導体層に吸収されて荷電欠陥が生成されたことによるものであると推測される。
そこで、本発明の一形態は、バンドすそ準位とバンドギャップ内の欠陥を極力低減する
ことにより、バンドギャップ近傍若しくはそれ以下のエネルギーの光吸収を低減させ、か
かる課題を解決するものである。この場合において、単に酸化物半導体膜の製造条件を最
適化するのではなく、酸化物半導体を実質的に真性若しくは真性に限りなく近づけること
により、照射光と作用する欠陥を低減し、本質的に光照射効果が低減されるようにしてい
る。
トランジスタに用いる酸化物半導体は、３５０ｎｍの波長の光（若しくは４００ｎｍ以
上４１０ｎｍ以下の波長の光）を１×１０１３個／ｃｍ２・ｓｅｃのフォトン数（若しく
は１０μＷ／ｃｍ２の強度で９０秒間照射）で照射された場合であっても、トランジスタ
の光照射によるしきい値電圧の変動量の絶対値が０．６５Ｖ以下、好ましくは０．５５Ｖ
以下となるものを用いる。或いは、同様の光照射条件において、トランジスタの初期値（
光を照射しない時のシフト値）に対するシフト値のマイナス側への変動量の絶対値が３．
０Ｖ以下、好ましくは２．５Ｖ以下となるものを用いる。
上記のような特性を示すには、不純物準位を形成するような不純物を、酸化物半導体か
ら可能な限り除去することによって達成し得る。例えば、酸化物半導体の酸素欠陥や、含
有される水素は、第一原理計算より不純物準位を形成することが明らかとなっている。
ここでは、Ｉｎ、Ｇａ、Ｚｎを含む酸化物半導体（ここではＩＧＺＯと標記する）につ
いて第一原理計算を行った結果を示す。計算においては、（ａ）化学量論比を満たす場合
、（ｂ）酸素欠損をもつ場合、（ｃ）水素添加された場合の３種類を仮定した。計算に用
いたモデルは、８４個の原子に対して、組成比がＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４
で、密度は５．９ｇ／ｃｍ３である単位セルを仮定し、古典分子動力学法によりアモルフ
ァス構造を再現した（図１６参照）。そして、量子分子動力学法により構造の最適化を図
り、その電子状態を計算した。なお、図１６での各原子の大きさは原子を区別するために
便宜的に示してあり、実際の大きさを示しているものではない。
図１７に、上記３種類の場合の計算結果を示す。図１７は、それぞれの場合の状態密度
（ＤＯＳ：Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）を示し、各グラフ中でエネルギーが０（
ゼロ）を示す箇所がフェルミ準位を表している。図１７（ａ）の化学量論比を満たす場合
はフェルミ準位が価電子帯の上端に存在するが、同図（ｂ）のＩＧＺＯに酸素欠損を持つ
場合と、同図（Ｃ）のＩＧＺＯに水素添加された場合は、伝導帯中にフェルミ準位が存在
する結果となっている。この結果より、酸化物半導体における酸素欠損と水素の含有は不
純物準位を形成することが示される。
酸化物半導体に水素が含まれないようにするには、酸化物半導体膜を作製するときに水
素や水分が残留しないようにする。不可避的に酸化物半導体膜に含まれてしまう水素や水
分は、その後の処置により脱水化、脱水素化を図ることも重要である。酸化物半導体の脱
水化、脱水素化処置は、例えば、２５０℃乃至７００℃、好ましくは４００℃乃至６５０
℃の熱処理によって可能である。また、脱水化、脱水素化処理後の酸化物半導体膜に対す
る欠陥の修復には、酸化物半導体に酸素を供給する処理が有効である。例えば、酸化物半
導体膜を酸素中で熱処理することや、酸化物半導体膜に酸化シリコン膜などを接して設け
熱処理することで酸素を供給し、欠陥の修復を図ることが可能である。
このような酸化物半導体を用いたトランジスタは、光照射による特性変動が抑制される
ばかりでなく、トランジスタのゲート電極に、正のゲートバイアス及び負のゲートバイア
スをそれぞれ同一の電界強度で同一時間印加したときに、負のゲートバイアスの印加によ
るトランジスタのしきい値電圧の変動量を、正のゲートバイアスの印加によるトランジス
タのしきい値電圧の変動量よりも小さくすることができ、その変動量の絶対値が２．５７
Ｖ以下とすることができる。
本明細書において、「第１」、「第２」又は「第３」等の数詞の付く用語は、要素を区
別するために便宜的に付与しているものであり、数的に限定するものではなく、特に限定
されない限り配置及び段階の順序を限定するものでもない。
本明細書において、ある構成要素が他の構成要素の「上」にある、或いは「下」にある
と言及されたときには、その他の構成要素に直接的に形成されている場合もあるが、中間
に他の構成要素が存在する場合もあると理解されなければならない。
本明細書において、実施形態を説明するために用いられる用語において単数の表現は、
文脈上で明白に相違して意味していない限り、複数の表現を含む。「含む」または「有す
る」などの用語は、明細書中に記載された特徴、数字、ステップ、動作、構成要素、部分
品、またはこれらを組み合わせたものが存在することを指定しようとするものであり、１
つまたはそれ以上の他の特徴、数字、ステップ、動作、構成要素、部分品、またはこれら
を組み合わせたものなどの存在または付加の可能性をあらかじめ排除しないものであると
理解されなければならない。
本明細書において、特別に定義されない限り、技術的あるいは科学的な用語を含んで用
いられる全ての用語は、本発明が属する技術分野において通常の知識を有する者にとって
一般的に理解され得るものと同じ意味を有している。一般的に用いられる辞書に定義され
ているものと同じ用語は、関連技術の文脈上で有する意味と一致する意味を有するものと
解釈されなければならず、本出願で明白に定義しない限り、理想的あるいは過度に形式的
な意味として解釈されない。
本発明の一形態によれば、酸化物半導体に欠陥の生成や構造乱れの要因となる水素若し
くは水分等を除去し、該酸化物半導体の高純度化を図ることにより、光照射下におけるト
ランジスタの特性変動を従来に比べ大幅に低減することができる。それにより、トランジ
スタに光が照射された場合でも、該トランジスタの動作の安定化を図ることができる。
本発明の一形態によれば、酸化物半導体層をチャネル形成領域とするトランジスタであ
っても、光照射によるしきい値電圧の変動が抑えられることにより、当該トランジスタを
画素部に用いた表示装置の動作の安定化を図ることができる。すなわち、液晶の電気光学
作用を利用する表示装置において、照明光源からの光が画素のトランジスタに照射されて
も、トランジスタのしきい値電圧が大幅に変動することがないので、画像の表示を良好に
行うことができる。また、エレクトロルミネセンス素子などの発光素子が画素に設けられ
た表示装置であっても、該発光素子の光により画素のトランジスタが誤動作してしまうこ
とを防止することができる。
半導体装置の一形態を説明する図。 試料１のトランジスタの電気特性評価の結果を示す図。 試料２のトランジスタの電気特性評価の結果を示す図。 試料３のトランジスタの電気特性評価の結果を示す図。 試料１乃至３のトランジスタの電気特性評価の結果を示す図。 試料３のトランジスタの電気特性評価の結果を示す図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。 電子機器を示す図。 トランジスタの電気特性を示す図。 古典分子動力学法により再現されたアモルファス構造を有する酸化物半導体（ＩＧＺＯ）を示す図。 第一原理計算により酸化物半導体の電子状態を計算した結果を示すグラフであり、（ａ）化学量論比を満たす場合、（ｂ）酸素欠損をもつ場合、（ｃ）水素添加された場合について示す。
開示される発明の実施の形態について図面を用いて以下に説明する。但し、開示される
発明は以下の説明に限定されず、その発明の趣旨及びその範囲から逸脱することなくその
形態及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。したがっ
て、開示される発明は以下に示す実施の形態の記載内容に限定して解釈されるものではな
い。
以下に説明する実施の形態において、同じものを指す符号は異なる図面間で共通して用
いる場合がある。なお、図面において示す構成要素、すなわち層や領域等の厚さ幅、相対
的な位置関係等は、実施の形態において説明する上で明確性のために誇張して示される場
合がある。
（実施の形態１）
本発明の一態様に係るトランジスタの構成について図１乃至図６を参照して説明する。
図１に示すトランジスタ１００は、ボトムゲート構造のトランジスタの一つであり、逆
スタガ型トランジスタともいう。トランジスタ１００は、絶縁表面を有する基板１０２上
に、ゲート電極１０４、ゲート絶縁層１０６、酸化物半導体層１０８、ソース電極１１０
、及びドレイン電極１１２を含む。また、トランジスタ１００を覆い、酸化物半導体層１
０８に積層する絶縁層１１４が設けられている。図１に示すトランジスタ１００において
、酸化物半導体層１０８の少なくとも一部がゲート絶縁層１０６を介してゲート電極１０
４と重畳している。
酸化物半導体層１０８は、酸化物半導体にとって不純物である水素、水分等が除去され
、酸化物半導体の主成分以外のキャリア供与体となる不純物が極力含まれないように高純
度化することにより真性（Ｉ型）化又は実質的に真性（Ｉ型）型化された酸化物半導体層
である。
酸化物半導体層１０８に含まれることによって、欠陥の生成や構造乱れの要因となる水
素若しくは水分等を除去し、酸化物半導体層１０８の高純度化を図ることにより、光照射
下におけるトランジスタの特性変動を従来に比べ大幅に低減することができる。
図２乃至図６に高純度化された酸化物半導体層を用いたトランジスタ（試料１乃至３）
の電気特性を評価した結果を示す。試料１乃至３のトランジスタは、図１に示すトランジ
スタ１００と同様の逆スタガ構造である。
試料１乃至３のトランジスタの作製方法を説明する。基板１０２としてガラス基板を用
いゲート電極１０４としてスパッタ法により膜厚１５０ｎｍのタングステン膜を形成し、
ゲート電極１０４上にゲート絶縁層１０６としてプラズマＣＶＤ法（試料１及び試料２）
により膜厚１００ｎｍの酸化窒化珪素膜を形成した。なお、試料３はゲート絶縁層１０６
の作製方法として高密度プラズマＣＶＤ法を用いた。
ゲート絶縁層１０６上に、酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ
＝１：１：１［ｍｏｌ数比］、）を用いて、スパッタリング法で酸化物半導体膜を形成し
た。試料１及び試料２においては、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：
１５ｓｃｃｍ）をスパッタガスとして用い、膜厚５０ｎｍの酸化物半導体膜を形成した。
試料３においては、酸素をスパッタガスとして用い、膜厚３０ｎｍの酸化物半導体膜を形
成した。さらに酸化物半導体膜を島状に加工し、島状の半導体層とした。
次に試料１乃至３において、酸化物半導体層に脱水化または脱水素化処理として加熱処
理を行い、高純度化された酸化物半導体層１０８を形成した。酸化物半導体層の加熱処理
の条件は、試料１では窒素雰囲気下４５０℃で１時間（電気炉）、試料２では窒素雰囲気
下６００℃で１時間（電気炉）、試料３では窒素雰囲気下６５０℃で６分（ＧＲＴＡ（Ｇ
ａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置）とした。
酸化物半導体層１０８上にソース電極１１０及びドレイン電極１１２としてチタン膜（
試料１及び試料２は膜厚５０ｎｍ、試料３は膜厚１００ｎｍ）、アルミニウム膜（試料１
及び試料２は膜厚１００ｎｍ、試料３は膜厚２００ｎｍ）、及びチタン膜（試料１及び試
料２は膜厚５０ｎｍ、試料３は膜厚１００ｎｍ）の積層を、スパッタリング法により形成
した。
酸化物半導体層１０８、ソース電極１１０及びドレイン電極１１２上に、スパッタリン
グ法を用いて膜厚３００ｎｍの酸化シリコン膜を絶縁層１１４として成膜した。
試料１乃至３において、絶縁層１１４にソース電極１１０又はドレイン電極１１２に達
する開口を形成し、該開口にスパッタリング法を用いて配線層を形成した。配線層は、試
料１及び試料２においてはチタン膜（膜厚５０ｎｍ）、アルミニウム膜（膜厚１００ｎｍ
）、及びチタン膜（膜厚５０ｎｍ）の積層とし、試料３においては酸化シリコンを含むイ
ンジウム錫酸化物（ＩＴＳＯ）膜（膜厚１１０ｎｍ）とした。
その後、窒素雰囲気下で２５０℃で１時間の加熱を行った。試料１及び試料２のトラン
ジスタの酸化物半導体層のチャネル長（Ｌ）は２０μｍ、チャネル幅（Ｗ）は２０μｍで
あり、試料３のトランジスタの酸化物半導体層のチャネル長（Ｌ）は３μｍ、チャネル幅
（Ｗ）は５０μｍである。
試料１乃至３について光照射に対する特性変動を評価するため、光照射測定を行った。
光照射測定のための試料１乃至３のトランジスタの初期特性を測定するため、基板温度を
室温とし、ソース−ドレイン間電圧（以下、ドレイン電圧（Ｖｄ）という）を１０Ｖとし
、ソース−ゲート間電圧（以下、ゲート電圧（Ｖｇ）という）を−２０Ｖ〜＋２０Ｖまで
変化させたときのソース−ドレイン電流（以下、ドレイン電流（Ｉｄ）という）の変化特
性、すなわちＶｇ−Ｉｄ特性を測定した。
次に、試料１乃至３のトランジスタに対して、ゲート電極１０４と反対側の絶縁層１１
４側から分光感度測定機を使用して光を照射しながら、各光の波長におけるＶｇ−Ｉｄ特
性を測定した。光の照射条件はエネルギー１０μＷ／ｃｍ２、波長８００ｎｍ、６００ｎ
ｍ、５００ｎｍ、４５０ｎｍ、４２５ｎｍ、４００ｎｍ、３７５ｎｍ、３５０ｎｍにおい
てそれぞれ照射時間９０秒とした。なお、光照射時における試料１乃至３のトランジスタ
のＶｇ−Ｉｄ特性の測定は、初期特性と同様に、室温において、ドレイン電圧（Ｖｄ）を
１０Ｖとし、ゲート電圧（Ｖｇ）を−２０Ｖ〜＋２０Ｖまで変化させたときのドレイン電
流（Ｉｄ）の変化特性（Ｖｇ−Ｉｄ特性）を測定した。各波長の光照射時における試料１
のＶｇ−Ｉｄ特性を図２（Ａ）に、試料２のＶｇ−Ｉｄ特性を図３（Ａ）に、試料３のＶ
ｇ−Ｉｄ特性を図４（Ａ）にそれぞれ示す。図２（Ａ）、図３（Ａ）、図４（Ａ）におい
て、波長が８００ｎｍから３５０ｎｍへ小さくなっていくのに伴って矢印の方向（マイナ
ス側）にＶｇ−Ｉｄ特性が移動していることを示している。
各試料において図２（Ａ）、図３（Ａ）、図４（Ａ）に示すＶｇ−Ｉｄ特性よりしきい
値電圧（Ｖｔｈ（Ｖ））と、シフト値（Ｓｈｉｆｔ値（Ｖ））を求め、光の波長と、しき
い値電圧（Ｖｔｈ（Ｖ））及びシフト値（Ｓｈｉｆｔ値（Ｖ））との関係を図２（Ｂ）、
図３（Ｂ）、図４（Ｂ）に示す。
ここで、しきい値電圧（Ｖｔｈ）の定義について図１５を例として用いて説明しておく
。図１５の横軸はゲート電圧をリニアスケールで示しており、縦軸はドレイン電流の平方
根（以下、√Ｉｄともいう）をリニアスケールで示している。曲線５５１は、ゲート電圧
の変化に対するドレイン電流の平方根を示しており、Ｖｄを１０Ｖとして測定したＶｇ−
Ｉｄ曲線のＩｄを、その平方根で表した曲線（以下、√Ｉｄ曲線ともいう）である。
まず、Ｖｄを１０Ｖとして測定したＶｇ−Ｉｄ曲線から√Ｉｄ曲線（曲線５５１）を求
める。次に、√Ｉｄ曲線上の、√Ｉｄ曲線の微分値が最大になる点（√Ｉｄ曲線の傾きが
最大になる点）の接線５５４を求める。次に、接線５５４を延伸し、接線５５４上でＩｄ
が０Ａとなる時のＶｇ、すなわち接線５５４のゲート電圧軸切片５５５の値をＶｔｈとし
て定義している。
なお、シフト値の定義は図２（Ｂ）、図３（Ｂ）、図４（Ｂ）を例として用いて説明す
ると、光照射測定においてドレイン電流（Ｉｄ）が１×１０−１０Ａとなるときのゲート
電圧（Ｖｇ）値である。
また、図５（Ａ）（Ｂ）に試料１乃至３の照射波長としきい値電圧の変動値（ΔＶｔｈ
（Ｖ））の関係を示す。しきい値電圧の変動値（ΔＶｔｈ）は、初期特性におけるしきい
値電圧から、各照射波長におけるしきい値電圧への変動量である。図５（Ａ）は光の照射
エネルギーを固定（１０μＷ／ｃｍ２）した場合の光の波長に対するしきい値電圧の変動
値（ΔＶｔｈ）の関係であり、図５（Ｂ）は、単位時間・単位面積あたりのフォトン数（
Ｎｐ）を固定（１×１０１３／ｃｍ２・ｓｅｃ（１×１０１３ｃｍ−２・ｓｅｃ−１））
し、図５（Ａ）をフォトン数で規格化した場合の光の波長に対するしきい値電圧の変動値
（ΔＶｔｈ）の関係である。なお、規格化は、式フォトン数（Ｎｐ）＝（光の照射エネル
ギー（Ｅ）・光の波長（λ））／（プランク定数（ｈ）・光速（ｃ））によって行った。
図５（Ａ）より、波長３５０ｎｍにおけるしきい値電圧の変動値（ΔＶｔｈ）は、試料
１では−２．１７Ｖ、試料２では−０．６１Ｖ、試料３では−０．４８Ｖであり、波長４
００ｎｍにおけるしきい値電圧の変動値（ΔＶｔｈ）は、試料１では−０．６８Ｖ、試料
２では−０．２８Ｖ、試料３では−０．０５Ｖであった。
なお、光照射における試料１乃至３のトランジスタのしきい値電圧の変動は光照射中に
生じる現象であり、光照射を中止した後は再び初期特性に戻る可逆変化であった。
トランジスタの信頼性を調べるために、バイアス−熱ストレス試験（以下、「ＢＴ試験
」という）を行った。ＢＴ試験は加速試験の一種であり、長期間の使用によって起こるト
ランジスタの特性変化を、短時間で評価することができる。特に、ＢＴ試験前後における
トランジスタのしきい値電圧の変動量（変化量）は、信頼性を調べるための重要な指標と
なる。ＢＴ試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトラン
ジスタであるといえる。
具体的には、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、
トランジスタのソースおよびドレインを同電位とし、ゲートにソースおよびドレインとは
異なる電位を一定時間印加する。基板温度は、試験目的に応じて適宜設定すればよい。ま
た、ゲートに印加する電位がソースおよびドレインの電位よりも高い場合を＋ＢＴ試験と
いい、ゲートに印加する電位がソースおよびドレインの電位よりも低い場合を−ＢＴ試験
という。
ＢＴ試験の条件は、基板温度、ゲート絶縁層に加えられる電界強度、電界印加時間によ
り決定することができる。ゲート絶縁膜に加えられる電界強度は、ゲートと、ソースおよ
びドレインの電位差をゲート絶縁層の膜厚で除して決定される。例えば、膜厚が１００ｎ
ｍのゲート絶縁層に印加する電界強度を２ＭＶ／ｃｍとしたい場合は、電位差を２０Ｖと
すればよい。
試料１乃至３のトランジスタについてＢＴ試験を行った結果を説明する。ＢＴ試験は、
基板温度を１５０℃、ゲート絶縁層に印加する電界強度を２ＭＶ／ｃｍ、印加時間を１時
間とし、正のゲートバイアスを印加するＢＴ試験（以下「＋ＢＴ試験」という）および負
のゲートバイアスを印加するＢＴ試験（以下「−ＢＴ試験」という）のそれぞれについて
行った。
まず、＋ＢＴ試験について説明する。ＢＴ試験対象となるトランジスタのＢＴ試験のた
めの初期特性を測定するため、基板温度を４０℃とし、ドレイン電圧を１０Ｖとし、ゲー
ト電圧を−２０Ｖ〜＋２０Ｖまで変化させたときのドレイン電流の変化特性、すなわちＶ
ｇ−Ｉｄ特性を測定した。ここでは基板温度を試料表面への吸湿対策として４０℃として
いるが、特に問題がなければ、基板温度を室温（２５℃）として測定してもかまわない。
次に、基板温度を１５０℃まで上昇させた後、トランジスタのソースおよびドレインの
電位を０Ｖとした。続いて、ゲート絶縁層へ印加される電界強度が２ＭＶ／ｃｍとなるよ
うにゲートに電圧を印加した。ここでは、試料１乃至３のトランジスタのゲート絶縁層の
厚さが１００ｎｍであったため、ゲートに＋２０Ｖを印加し、そのまま１時間保持した。
ここでは印加時間を１時間としたが、目的に応じて適宜時間を変更してもよい。
次に、ゲート、ソースおよびドレインへ電圧を印加したまま、基板温度を４０℃まで下
げた。この時、基板温度が下がりきる前に電圧の印加をやめてしまうと、余熱の影響によ
りＢＴ試験でトランジスタに与えられたダメージが回復されてしまうため、電圧は印加し
たまま基板温度を下げる必要がある。基板温度が４０℃になった後、電圧の印加を終了さ
せた。なお、厳密には降温時間も印加時間に加える必要があるが、実際には数分で４０℃
まで下げることができたため、これを誤差範囲内と考え、降温時間は印加時間に加えてい
ない。
次に、初期特性の測定と同じ条件でＶｇ−Ｉｄ特性を測定し、＋ＢＴ試験後のＶｇ−Ｉ
ｄ特性を得た。
続いて、−ＢＴ試験について説明する。−ＢＴ試験も＋ＢＴ試験と同様の手順で行うが
、基板温度を１５０℃まで上昇させた後にゲートに印加する電圧を−２０Ｖとする点が異
なる。
なお、ＢＴ試験に際しては、まだ一度もＢＴ試験を行っていないトランジスタを用いて
試験を行うことが重要である。例えば、一度＋ＢＴ試験を行ったトランジスタを用いて−
ＢＴ試験を行うと、先に行った＋ＢＴ試験の影響により、−ＢＴ試験結果を正しく評価す
ることができない。また、一度＋ＢＴ試験を行ったトランジスタを用いて、再度＋ＢＴ試
験を行った場合等も同様である。ただし、これらの影響を踏まえて、あえてＢＴ試験を繰
り返す場合はこの限りではない。
＋ＢＴ試験後における初期特性からのしきい値電圧の変動値は、試料１では＋２．５７
Ｖ、試料２では−１．２５Ｖ、試料３では＋１．４４Ｖであった。また、−ＢＴ試験後に
おける初期特性からのしきい値電圧の変動値は、試料１では−６．５４Ｖ、試料２では−
１．０３Ｖ、試料３では−０．１９Ｖであった。
なお、ＢＴ試験における試料１乃至３のトランジスタのしきい値電圧の変動はＢＴ試験
後には初期特性に戻らない不可逆変化であった。
図２乃至図５より、酸化物半導体層として用いたＩｎ−Ｇａ−Ｚｎ−Ｏ膜のバンドギャ
ップ３．１５ｅＶに対応する４０８ｎｍ付近以上の波長領域においては試料１乃至３は、
しきい値電圧の変動値はほとんど変動が見られていない。また、バンドギャップ３．１５
ｅＶに対応する４０８ｎｍ付近以下の波長領域においてはしきい値電圧の変動値（ΔＶｔ
ｈ）は増加するものの、非特許文献１で示されたような大きなしきい値電圧の変動ではな
く、しきい値電圧の変動は小さく抑えられているといえる。
また、光照射測定による評価、及びＢＴ試験による評価ともに、高い加熱温度で脱水化
または脱水素化処理を行うに伴って、試料１より、試料２、試料３としきい値電圧の変動
値が小さくなっていることから、酸化物半導体層に対して高い温度で十分に高純度化を図
ることによりトランジスタの電気特性はより安定化することがわかる。
次に、試料３のトランジスタに対して、ゲート電極１０４と反対側の絶縁層１１４側か
ら分光感度測定機を使用して光を照射しながら、各光の照射強度（エネルギー）における
Ｖｇ−Ｉｄ特性を測定した。光の照射条件は、波長３５０ｎｍ、光の照射強度（エネルギ
ー）を０μＷ／ｃｍ２、０．５μＷ／ｃｍ２、１μＷ／ｃｍ２、２μＷ／ｃｍ２、５μＷ
／ｃｍ２、１０μＷ／ｃｍ２においてそれぞれ照射時間９０秒とした。なお、光照射時に
おける試料３のトランジスタのＶｇ−Ｉｄ特性の測定は、光照射測定のための初期特性と
同様に、室温、ドレイン電圧（Ｖｄ）を１０Ｖとし、ゲート電圧（Ｖｇ）を−２０Ｖ〜＋
２０Ｖまで変化させたときのドレイン電流（Ｉｄ）の変化特性（Ｖｇ−Ｉｄ特性）を測定
した。図６に、試料３の光の照射波長３５０ｎｍにおける、単位時間・単位面積あたりの
照射フォトン数としきい値電圧の変動値（ΔＶｔｈ）の関係を示す。単位時間・単位面積
あたりの照射フォトン数は上記式フォトン数（Ｎｐ）＝（光の照射エネルギー（Ｅ）・光
の波長（λ））／（プランク定数（ｈ）・光速（ｃ））を用いて光の照射強度（エネルギ
ー）より算出した。
図６に示すように、単位時間・単位面積あたりの照射フォトン数としきい値電圧の変動
値とは線形の関係にあり、照射フォトン数が増加するに伴ってしきい値電圧の変動値も増
大する。しかし、高純度化された酸化物半導体層を用いたトランジスタにおけるしきい値
電圧の変動値は小さく軽減されているため、非特許文献１のようにより高い照射エネルギ
ーで多くのフォトン数を照射したとしても、非特許文献１のトランジスタのような大きな
変動値とはならず、安定した電気特性を示すことができる。
以上より、３５０ｎｍの波長の光（若しくは４００ｎｍ以上４１０ｎｍ以下の波長の光
）を１×１０１３個／ｃｍ２・ｓｅｃのフォトン数（若しくは１０μＷ／ｃｍ２の強度で
９０秒間照射）で照射された場合であっても、光照射によるしきい値電圧の変動量の絶対
値が０．６５Ｖ以下、好ましくは０．５５Ｖ以下であるトランジスタが得られることが示
される。また、同様の光照射条件において、初期値に対するシフト値のマイナス側への変
動量の絶対値が３．０Ｖ以下、好ましくは２．５Ｖ以下であるトランジスタが得られるこ
とが示される。
高純度化された酸化物半導体層１０８中にはキャリアが極めて少なく（ゼロに近い）、
キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さら
に好ましくは１×１０１１／ｃｍ３未満である。
酸化物半導体層１０８中にキャリアが極めて少ないため、トランジスタ１００は、オフ
電流を少なくすることができる。オフ電流は少なければ少ないほど好ましい。例えば、高
純度化された酸化物半導体層１０８を用いたトランジスタ１００は、オフ状態における電
流値（オフ電流値）を、チャネル幅１μｍ当たり１０ｚＡ／μｍ未満、８５℃にて１００
ｚＡ／μｍ未満レベルにまで低くすることができる。
図１に示すトランジスタ１００の構成を以下に詳述する。絶縁表面を有する基板１０２
に使用することができる基板に大きな制限はないが、バリウムホウケイ酸ガラスやアルミ
ノホウケイ酸ガラスなどのガラス基板を用いる。
下地膜となる絶縁膜を基板とゲート電極１０４の間に設けてもよい。下地膜は、基板１
０２からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、
窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構
造により形成することができる。
ゲート電極１０４の材料は、モリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて、単層でまたは積層して形成することができる。
ゲート絶縁層１０６は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリ
コン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム
層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化
ハフニウム層を単層で又は積層して形成することができる。例えば、第１のゲート絶縁層
としてプラズマＣＶＤ法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（Ｓｉ
Ｎｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎ
ｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層して、合計膜厚２
００ｎｍのゲート絶縁層とする。
酸化物半導体層１０８に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−
Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ
系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物
半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、
Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化
物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ
−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や
、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用
いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば
、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、
亜鉛（Ｚｎ）を有する酸化物、という意味であり、その化学量論比はとくに問わない。ま
た、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
酸化物半導体層１０８は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜
を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一また
は複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、または
Ｇａ及びＣｏなどがある。
ソース電極１１０、ドレイン電極１１２に用いる導電膜としては、例えば、Ａｌ、Ｃｒ
、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素を含む金属膜、または上述した元素
を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等
を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方
にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化
モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。
ソース電極１１０、ドレイン電極１１２（これと同じ層で形成される配線層を含む）と
なる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては
酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化イン
ジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化
亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませ
たものを用いることができる。
酸化物半導体層の上方に設けられる絶縁層１１４は、代表的には酸化シリコン膜、酸化
窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜
を用いることができる。
酸化物半導体層の上方に保護絶縁層を設けてもよい。保護絶縁層は、窒化シリコン膜、
窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を
用いることができる。
保護絶縁層上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成して
もよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させること
で、平坦化絶縁膜を形成してもよい。
以上のように、水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物
を酸化物半導体層より意図的に排除し、高純度化された酸化物半導体層を含むトランジス
タは、光照射によるトランジスタの電気的特性変動が抑制されており、電気的に安定であ
る。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態２）
実施の形態１で示すトランジスタと同様の作用効果を奏するトランジスタの一例を図面
を参照して説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程
は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所
の詳細な説明は省略する。
ギャップ内準位やバンドすそ準位が低減された酸化物半導体を用いれば、光照射効果を
低減できるトランジスタの構造は特に限定されず、例えばゲート電極が、ゲート絶縁層を
介して、酸化物半導体層の上側に配置されるトップゲート構造、又はゲート電極が、ゲー
ト絶縁層を介して、酸化物半導体層の下側に配置されるボトムゲート構造のスタガ型及び
プレーナ型などを用いることができる。スタガ型のトランジスタとしては、チャネル形成
領域上に保護層を設けたチャネル保護型（チャネルストップ型ともいう）と呼ばれるボト
ムゲート構造でもよい。
トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成
されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。ま
た、チャネル領域の上下にゲート絶縁層を介して配置された２つのゲート電極層を有する
、デュアルゲート型でもよい。
以下に、酸化物半導体層を含むトランジスタの、作製方法の一例を図７を用いて詳細に
説明する。
図７（Ａ）乃至（Ｅ）にトランジスタの断面構造の一例を示す。図７（Ａ）乃至（Ｅ）
に示すトランジスタ１００は、図１に示すトランジスタ１００と同様なボトムゲート構造
の逆スタガ型トランジスタである。以下、図７（Ａ）乃至（Ｅ）を用い、基板１０２上に
トランジスタ１００を作製する工程を説明する。
絶縁表面を有する基板１０２上に導電膜を形成した後、第１のフォトリソグラフィ工程
によりゲート電極１０４を形成する。なお、レジストマスクをインクジェット法で形成し
てもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないた
め、製造コストを低減できる。
絶縁表面を有する基板１０２は、実施の形態１に示した基板１０２と同様な基板を用い
ることができる。
下地膜となる絶縁膜を基板１０２とゲート電極１０４との間に設けてもよい。下地膜は
、基板１０２からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
ゲート電極１０４の材料は、モリブデン、チタン、タンタル、タングステン、アルミニ
ウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用
いて、単層で又は積層して形成することができる。
ゲート電極１０４上にゲート絶縁層１０６を形成する。ゲート絶縁層１０６は、プラズ
マＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒
化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒
化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層し
て形成することができる。
ゲート絶縁層１０６の他の作製方法として、μ波（例えば周波数２．４５ＧＨｚ）を用
いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好
ましい。高純度化された酸化物半導体と高品質ゲート絶縁層とが密接することにより、界
面準位を低減して界面特性を良好なものとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリン
グ法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処
理によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であって
も良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸
化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
ゲート絶縁層１０６、酸化物半導体膜１０７に水素、水酸基及び水分がなるべく含まれ
ないようにするために、酸化物半導体膜１０７の成膜の前処理として、スパッタリング装
置の予備加熱室でゲート電極１０４が形成された基板１０２、又はゲート絶縁層１０６ま
でが形成された基板１０２を予備加熱し、基板１０２に吸着した水素、水分などの不純物
を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプ
が好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、
絶縁層１１４の成膜前に、ソース電極１１０及びドレイン電極１１２まで形成した基板１
０２にも同様に行ってもよい。
次いで、ゲート絶縁層１０６上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ
以上３０ｎｍ以下の酸化物半導体膜１０７を形成する（図７（Ａ）参照。）。酸化物半導
体は、不純物を除去され、Ｉ型化又は実質的にＩ型化された酸化物半導体を用いる。
酸化物半導体膜１０７をスパッタリング法により成膜する前に、アルゴンガスを導入し
てプラズマを発生させる逆スパッタを行い、ゲート絶縁層１０６の表面に付着している粉
状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、タ
ーゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印
加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気
に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体膜１０７に用いる酸化物半導体は、実施の形態１に示した酸化物半導体を
用いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。本実施の形態
では、酸化物半導体膜１０７としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてス
パッタリング法により成膜する。この段階での断面図が図７（Ａ）に相当する。また、酸
化物半導体膜１０７は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希
ガスと酸素の混合雰囲気下においてスパッタ法により形成することができる。
酸化物半導体膜１０７をスパッタリング法で作製するためのターゲットとしては、例え
ば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化
物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料
及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ
数比］の酸化物ターゲットを用いてもよい。
酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９
％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物
半導体膜は緻密な膜とすることができる。
酸化物半導体膜１０７を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水
素化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下
好ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、
成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタ
リングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分
が除去されたスパッタガスを導入し、上記ターゲットを用いて基板１０２上に酸化物半導
体膜１０７を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、
例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが
好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたもの
であってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ
２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気さ
れるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐ
ａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用
される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、
ごみともいう）が軽減でき、膜厚分布も均一となるために好ましい。
次いで、酸化物半導体膜１０７を第２のフォトリソグラフィ工程により島状の酸化物半
導体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをイン
クジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォト
マスクを使用しないため、製造コストを低減できる。
ここでの酸化物半導体膜１０７のエッチングは、ドライエッチングでもウェットエッチ
ングでもよく、両方を用いてもよい。例えば、酸化物半導体膜１０７のウェットエッチン
グに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水（３
１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることが
できる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
次いで、酸化物半導体層の脱水化又は脱水素化処理を行う。酸化物半導体層の脱水化ま
たは脱水素化は第１の加熱処理によって行うことができる。第１の加熱処理の温度は、４
００℃以上７５０℃以下、または４００℃以上基板の歪み点未満とする。本実施の形態で
は、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲
気下４５０℃において１時間の加熱処理を行った後、大気に触れることなく、酸化物半導
体層への水や水素の再混入を防ぎ、酸化物半導体層１０８を得る（図７（Ｂ）参照。）。
加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射
によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ
）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ
、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラン
プなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。
ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アル
ゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性
気体が用いられる。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に
基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス
中から出すＧＲＴＡを行ってもよい。
第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、
水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、また
はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ま
しくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０
．１ｐｐｍ以下）とすることが好ましい。
第１の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純度の
Ｎ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導入し
てもよい。酸素ガスまたはＮ２Ｏガスに、水、水素などが含まれないことが好ましい。ま
たは、加熱処理装置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ以上好ましくは
７Ｎ以上（即ち、酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは
０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、脱水
化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半
導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度
化及び電気的にＩ型（真性）化する。
酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導
体膜１０７に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板
を取り出し、フォトリソグラフィ工程を行う。
なお、第１の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導
体層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及び
ドレイン電極層上に絶縁層を形成した後、のいずれで行っても良い。
以上の工程により酸化物半導体層１０８中の水分、水素などの不純物を低減し、高純度
化することができる。酸化物半導体層１０８は、水分、水素などの不純物が脱離し、ｉ型
（真性半導体）又はｉ型に限りなく近くなるため、光照射によりしきい値電圧が変動する
などのトランジスタの特性の劣化が促進されるのを防ぎ、安定な電気特性を付与すること
ができる。
次いで、ゲート絶縁層１０６、及び酸化物半導体層１０８上に、ソース電極層及びドレ
イン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。ソース電
極層、及びドレイン電極層に用いる導電膜としては、実施の形態１に示したソース電極１
１０、ドレイン電極１１２に用いる材料を用いることができる。酸化物半導体層から酸素
の引き抜き反応を伴わず、良好な接触界面を形成できる電極材料として、窒化タングステ
ン、窒化チタン、窒化タンタルを用いることも好ましい。窒化タングステンは、仕事関数
が酸化物半導体の電子親和力よりも小さいので、電子に対してショットキー型の障壁を形
成しないので好ましい電極材料の一つである。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエ
ッチングを行ってソース電極１１０、ドレイン電極１１２を形成した後、レジストマスク
を除去する（図７（Ｃ）参照。）。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦ
レーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体層１０８上で隣り合うソース電
極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタ
のチャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には
、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏ
ｌｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行う
とよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成され
るトランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり
、回路の動作速度を高速化できる。
フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した
光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスク
を用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスク
は複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することが
できるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よ
って、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応する
レジストマスクを形成することができる。よって露光マスク数を削減することができ、対
応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
導電膜のエッチングの際に、酸化物半導体層１０８がエッチングされ、分断することの
ないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッ
チングし、酸化物半導体層１０８を全くエッチングしないという条件を得ることは難しく
、導電膜のエッチングの際に酸化物半導体層１０８は一部のみがエッチングされ、溝部（
凹部）を有する酸化物半導体層となることもある。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出して
いる酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行っ
た場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層
１１４を形成する。
絶縁層１１４は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、絶縁層１１４に
水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層１１
４に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導
体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）
してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層１１４はできるだ
け水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
例えば、絶縁層１１４として膜厚２００ｎｍの酸化シリコン膜をスパッタリング法を用
いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態
では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代表的にはア
ルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うこと
ができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを
用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパ
ッタ法により酸化シリコン膜を形成することができる。酸化物半導体層に接して形成する
絶縁層１１４は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外部か
ら侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化
シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
酸化物半導体膜１０７の成膜時と同様に、絶縁層１１４の成膜室内の残留水分を除去す
るためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クラ
イオポンプを用いて排気した成膜室で成膜した絶縁層１１４に含まれる不純物の濃度を低
減できる。また、絶縁層１１４の成膜室内の残留水分を除去するための排気手段としては
、ターボポンプにコールドトラップを加えたものであってもよい。
絶縁層１１４を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物な
どの不純物が除去された高純度ガスを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは
２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰
囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半
導体層の一部（チャネル形成領域）が絶縁層１１４と接した状態で加熱される。
以上の工程を経ることによって、酸化物半導体膜に対して加熱処理を行って水素、水分
、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層より意図的
に排除し、不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成
分材料の一つである酸素も供給することができる。よって、酸化物半導体層は高純度化及
び電気的にＩ型（真性）化する。以上の工程でトランジスタ１００が形成される（図７（
Ｄ）参照。）。
絶縁層１１４に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加
熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの不純
物を酸化物絶縁層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減させる効
果を奏する。
絶縁層１１４上にさらに保護絶縁層１１６を形成してもよい。例えば、ＲＦスパッタ法
を用いて窒化シリコン膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層
の成膜方法として好ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部か
ら侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜
などを用いる。本実施の形態では、保護絶縁層１１６を、窒化シリコン膜を用いて形成す
る（図７（Ｅ）参照。）。
例えば、保護絶縁層１１６として、絶縁層１１４まで形成された基板１０２を１００℃
〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを
導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合におい
ても、絶縁層１１４と同様に、処理室内の残留水分を除去しつつ保護絶縁層１１６を成膜
することが好ましい。
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間
以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱しても
よいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温
までの降温を複数回くりかえして行ってもよい。
以上のように、水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物
を酸化物半導体層より意図的に排除し、高純度化された酸化物半導体層を含むトランジス
タは、光照射によるトランジスタの電気的特性変動が抑制されており、電気的に安定であ
る。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態３）
実施の形態１又は実施の形態２で一例を示したトランジスタを用いて表示装置を作製す
ることができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ
基板上に一体形成し、システムオンパネルを形成することができる。
図８（Ａ）において、第１の基板２００上に設けられた画素部２０２を囲むようにして
、シール材２０８が設けられ、第２の基板２１２によって封止されている。図８（Ａ）に
おいては、第１の基板２００上のシール材２０８によって囲まれている領域とは異なる領
域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆
動回路２０６、信号線駆動回路２０４が実装されている。また別途形成された信号線駆動
回路２０４と、走査線駆動回路２０６または画素部２０２に与えられる各種信号及び電位
は、フレキシブルプリント基板（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃ
ｕｉｔ）２１０、２１１から供給されている。
図８（Ｂ）（Ｃ）において、第１の基板２００上に設けられた画素部２０２と、走査線
駆動回路２０６とを囲むようにして、シール材２０８が設けられている。また画素部２０
２と、走査線駆動回路２０６の上に第２の基板２１２が設けられている。よって画素部２
０２と、走査線駆動回路２０６とは、第１の基板２００とシール材２０８と第２の基板２
１２とによって、表示素子と共に封止されている。図８（Ｂ）（Ｃ）においては、第１の
基板２００上のシール材２０８によって囲まれている領域とは異なる領域に、別途用意さ
れた基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路２０４が実
装されている。図８（Ｂ）（Ｃ）においては、別途形成された信号線駆動回路２０４と、
走査線駆動回路２０６または画素部２０２に与えられる各種信号及び電位は、ＦＰＣ２１
０から供給されている。
図８（Ｂ）（Ｃ）においては、信号線駆動回路２０４を別途形成し、第１の基板２００
に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成
して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形
成して実装しても良い。
別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ
Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔ
ｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図８（Ａ）は、ＣＯＧ
方法により信号線駆動回路２０４、走査線駆動回路２０６を実装する例であり、図８（Ｂ
）は、ＣＯＧ方法により信号線駆動回路２０４を実装する例であり、図８（Ｃ）は、ＴＡ
Ｂ方法により信号線駆動回路２０４を実装する例である。
表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含
むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは
光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープも
しくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板
が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実
装されたモジュールも全て表示装置に含むものとする。
第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有してお
り、実施の形態１又は実施の形態２で一例を示したトランジスタを適用することができる
。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子
（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によっ
て輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的
作用によりコントラストが変化する表示媒体も適用することができる。
表示装置の一形態について、図９乃至図１１を用いて説明する。図９乃至図１１は、図
８（Ｂ）のＭ−Ｎにおける断面図に相当する。
図９乃至図１１で示すように、半導体装置は接続端子電極２２２及び端子電極２２４を
有しており、接続端子電極２２２及び端子電極２２４はＦＰＣ２１０が有する端子と異方
性導電膜２２６を介して、電気的に接続されている。
接続端子電極２２２は、第１の電極層２３２と同じ導電膜から形成され、端子電極２２
４は、トランジスタ２１６、２１８のソース電極層及びドレイン電極層と同じ導電膜で形
成されている。
第１の基板２００上に設けられた画素部２０２と、走査線駆動回路２０６は、トランジ
スタを複数有しており、図９乃至図１１では、画素部２０２に含まれるトランジスタ２１
６と、走査線駆動回路２０６に含まれるトランジスタ２１８とを例示している。図９では
、トランジスタ２１６、２１８上には絶縁層２２８が設けられ、図１０及び図１１ではさ
らに、絶縁層２２９が設けられている。なお、絶縁膜２３０は下地膜として機能する絶縁
膜である。
トランジスタ２１６、トランジスタ２１８として、実施の形態１又は実施の形態２で示
したトランジスタを適用することができる。
水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体
層より意図的に排除し、高純度化された酸化物半導体層を含むトランジスタは、光照射に
よるトランジスタの電気的特性変動が抑制されており、電気的に安定である。
よって、表示装置のような、光が照射される利用法であってもトランジスタの特性は安
定しており、信頼性の高い表示装置を提供することができる。すなわち、酸化物半導体層
をチャネル形成領域とするトランジスタであっても、光照射によるしきい値電圧の変動が
抑えられることにより、当該トランジスタを画素部に用いた表示装置の動作の安定化を図
ることができる。すなわち、液晶の電気光学作用を利用する表示装置において、照明光源
からの光が画素のトランジスタに照射されても、トランジスタのしきい値電圧が大幅に変
動することがないので、画像の表示を良好に行うことができる。
本実施の形態では、絶縁層上において駆動回路用のトランジスタ２１８の酸化物半導体
層のチャネル形成領域と重なる位置に導電層が設けられている例である。導電層を酸化物
半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後における
トランジスタ２１８のしきい値電圧の変化量をさらに低減することができる。また、導電
層は、電位がトランジスタ２１８のゲート電極層と同じでもよいし、異なっていても良く
、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０
Ｖ、或いはフローティング状態であってもよい。
該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（薄膜トランジスタを含
む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。
導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な
特性が変動することを防止することができる。
画素部２０２に設けられたトランジスタ２１６は表示素子と電気的に接続し、表示パネ
ルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子を用
いることができる。
図９に表示素子として液晶素子を用いた液晶表示装置の例を示す。図９において、表示
素子である液晶素子２２０は、第１の電極層２３２、第２の電極層２３４、及び液晶層２
１４を含む。なお、液晶層２１４を挟持するように配向膜として機能する絶縁膜２３６、
２３８が設けられている。第２の電極層２３４は第２の基板２１２側に設けられ、第１の
電極層２３２と第２の電極層２３４とは液晶層２１４を介して積層する構成となっている
。
スペーサ２４０は絶縁膜を選択的にエッチングすることで得られ、液晶層２１４の膜厚
（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても
良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子
液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これ
らの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カ
イラルネマチック相、等方相等を示す。
配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり
、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に
発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善する
ために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブル
ー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、
光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設
けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされ
る静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減するこ
とができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体
層を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変
動して設計範囲を逸脱する恐れがある。よって酸化物半導体層を用いるトランジスタを有
する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・
ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書に
おける固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリ
ーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の
大きさは、トランジスタのオフ電流等を考慮して設定すればよい。高純度の酸化物半導体
層を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以
下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
液晶モードは、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌ
ａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃ
ｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍ
ｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉ
ｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕ
ｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが
、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ
）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モー
ド、ＡＳＶモードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用する
ことができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する
方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に
対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域
（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメ
イン化あるいはマルチドメイン設計といわれる方法を用いることができる。
表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止
部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板に
よる円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いて
もよい。
画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いること
ができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、
Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又
はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要
素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表
示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもでき
る。
表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を
適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有
機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素
子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正
孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキ
ャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形
成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよ
うな発光素子は、電流励起型の発光素子と呼ばれる。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
図１０に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素
子２４６は、画素部２０２に設けられたトランジスタ２１６と電気的に接続している。な
お発光素子２４６の構成は、第１の電極層２３２、電界発光層２４４、第２の電極層２３
４の積層構造であるが、示した構成に限定されない。発光素子２４６から取り出す光の方
向などに合わせて、発光素子２４６の構成は適宜変えることができる。
隔壁２４２は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層２３２上に開口部を形成し、その開口部の側壁が連続した曲率
を持って形成される傾斜面となるように形成することが好ましい。
電界発光層２４４は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子２４６に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
２３４及び隔壁２４２上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、
窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板２００、第
２の基板２１２、及びシール材２０８によって封止された空間には充填材２４８が設けら
れ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保
護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージ
ング（封入）することが好ましい。
充填材２４８としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エ
チレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよ
い。
必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相
差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。
また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射
光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。
電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同
じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という
利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子
と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複
数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカ
プセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示する
ものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において
移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含
む）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、い
わゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、
この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。ま
た、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導
体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロ
クロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用い
ればよい。
電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができ
る。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる
電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極
層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である
。
図１１に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。
図１１の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層間に
配置し、電極層間に電位差を生じさせての球形粒子の向きを制御することにより、表示を
行う方法である。
トランジスタ２１６と接続する第１の電極層２３２と、第２の基板２１２に設けられた
第２の電極層２３４との間には黒色領域２５６及び白色領域２５８を有し、周りに液体で
満たされているキャビティ２５０を含む球形粒子２５２が設けられており、球形粒子２５
２の周囲は樹脂等の充填材２５４で充填されている。第２の電極層２３４が共通電極（対
向電極）に相当する。第２の電極層２３４は、共通電位線と電気的に接続される。
図９乃至図１１において、第１の基板２００、第２の基板２１２としては、可撓性を有
する基板を用いることができ、例えば透光性を有するプラスチック基板などを用いること
ができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅ
ｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステル
フィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイル
をＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
絶縁層２２８はトランジスタの保護膜として機能する。保護膜は、大気中に浮遊する有
機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ま
しい。保護膜は、スパッタ法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリ
コン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アル
ミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。
平坦化絶縁膜として機能する絶縁層２２９は、アクリル、ポリイミド、ベンゾシクロブ
テン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また
上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リ
ンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材
料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
絶縁層２２８、絶縁層２２９の形成法は、特に限定されず、その材料に応じて、スパッ
タ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット
法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコート、カーテンコ
ート、ナイフコート等を用いることができる。
以上のように実施の形態１又は実施の形態２で示したトランジスタを適用することで、
様々な機能を有する表示装置を提供することができる。
（実施の形態４）
実施の形態１又は実施の形態２で一例を示したトランジスタを用いて、対象物の情報を
読み取るイメージセンサ機能を有する半導体装置を作製することができる。
図１２（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１２（Ａ）
はイメージセンサの画素の等価回路であり、図１２（Ｂ）はイメージセンサの一部を示す
断面図である。
フォトダイオード３０４は、一方の電極がフォトダイオードリセット信号線として機能
する導電層３２６に、他方の電極がトランジスタ３００のゲートに電気的に接続されてい
る。トランジスタ３００は、ソース又はドレインの一方がフォトセンサ基準信号線３２９
に、ソース又はドレインの他方がトランジスタ３０１のソース又はドレインの一方に電気
的に接続されている。トランジスタ３０１は、ゲートがゲート信号線３２７に、ソース又
はドレインの他方がフォトセンサ出力信号線３２８に電気的に接続されている。
なお、図１２（Ａ）で示す回路図において、酸化物半導体層を用いるトランジスタと明
確に判明できるように、酸化物半導体層を用いるトランジスタの記号には「ＯＳ」と記載
している。図１２（Ａ）において、トランジスタ３００、トランジスタ３０１は酸化物半
導体層を用いるトランジスタである。
図１２（Ｂ）は、フォトダイオード３０４及びトランジスタ３００の構造を示す断面図
であり、絶縁表面を有する基板３０２（ＴＦＴ基板）上に、センサとして機能するフォト
ダイオード３０４及びトランジスタ３００が設けられている。フォトダイオード３０４、
トランジスタ３００の上には接着層３１２を用いて基板３１４が設けられている。
トランジスタ３００上には絶縁層３１６、保護絶縁層３１８、層間絶縁層３２０、層間
絶縁層３２３が設けられている。フォトダイオード３０４は、層間絶縁層３２０上に設け
られ、層間絶縁層３２０上に形成した電極層３２２と、層間絶縁層３２３上に設けられた
電極層３２４との間に、層間絶縁層３２０側から順に第１半導体層３０６、第２半導体層
３０８、及び第３半導体層３１０を積層した構造を有している。
電極層３２２は、層間絶縁層３２３に形成された導電層３２６と電気的に接続し、電極
層３２４は電極層３２２を介してゲート電極層３０３と電気的に接続している。ゲート電
極層３０３は、トランジスタ３００のゲート電極層と電気的に接続しており、フォトダイ
オード３０４はトランジスタ３００と電気的に接続している。
ここでは、第１半導体層３０６としてｐ型の導電型を有する半導体層と、第２半導体層
３０８として高抵抗な半導体層（ｉ型半導体層）、第３半導体層３１０としてｎ型の導電
型を有する半導体層を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体層３０６はｐ型半導体層であり、ｐ型を付与する不純物元素を含むアモルフ
ァスシリコン膜により形成することができる。第１半導体層３０６の形成には１３族の不
純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法によ
り形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ
２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また
、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法
を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等によ
り不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この
場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又
はスパッタリング法等を用いればよい。第１半導体層３０６の膜厚は１０ｎｍ以上５０ｎ
ｍ以下となるよう形成することが好ましい。
第２半導体層３０８は、ｉ型半導体層（真性半導体層）であり、アモルファスシリコン
膜により形成する。第２半導体層３０８の形成には、半導体材料ガスを用いて、アモルフ
ァスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（
ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓｉ
Ｃｌ４、ＳｉＦ４等を用いてもよい。第２半導体層３０８の形成は、ＬＰＣＶＤ法、気相
成長法、スパッタリング法等により行っても良い。第２半導体層３０８の膜厚は２００ｎ
ｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体層３１０は、ｎ型半導体層であり、ｎ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成する。第３半導体層３１０の形成には、１５族の不純物元素
（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する
。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、Ｓ
ｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元
素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該
アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元
素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモ
ルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタ
リング法等を用いればよい。第３半導体層３１０の膜厚は２０ｎｍ以上２００ｎｍ以下と
なるよう形成することが好ましい。
第１半導体層３０６、第２半導体層３０８、及び第３半導体層３１０は、アモルファス
半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（
Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ）半導体を用いて
形成してもよい。
光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォ
トダイオードはｐ型の半導体層側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ
型のフォトダイオードが形成されている基板３０２の面からフォトダイオード３０４が受
ける光を電気信号に変換する例を示す。また、受光面とした半導体層側とは逆の導電型を
有する半導体層側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いる
とよい。また、ｎ型の半導体層側を受光面として用いることもできる。
絶縁層３１６、保護絶縁層３１８、層間絶縁層３２０、層間絶縁層３２３としては、絶
縁性材料を用いて、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、デ
ィップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印
刷等）、ドクターナイフ、ロールコート、カーテンコート、ナイフコート等を用いて形成
することができる。
絶縁層３１６としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、
又は酸化窒化アルミニウム層などの酸化物絶縁層の単層、又は積層を用いることができる
。
保護絶縁層３１８としては、無機絶縁材料としては、窒化シリコン層、窒化酸化シリコ
ン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶縁層の単層、又
は積層を用いることができる。またμ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶ
Ｄは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。
層間絶縁層３２０、３２３としては、表面凹凸を低減するため平坦化絶縁膜として機能
する絶縁層が好ましい。層間絶縁層３２０、３２３としては、例えばポリイミド、アクリ
ル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機絶縁材料を用
いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シ
ロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、又は
積層を用いることができる。
フォトダイオード３０４に入射する光を検出することによって、被検出物の情報を読み
取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用い
ることができる。
トランジスタ３００として、実施の形態１又は実施の形態２で一例を示したトランジス
タを用いることができる。水素、水分、水酸基又は水素化物（水素化合物ともいう）など
の不純物を酸化物半導体層より意図的に排除し、高純度化された酸化物層を含むトランジ
スタは、光照射によるトランジスタの電気的特性変動が抑制されており、電気的に安定で
ある。
よって、イメージセンサ機能を有する半導体装置のような、光が照射される利用法であ
っても半導体装置の特性は安定しており、信頼性の高い半導体装置を提供することができ
る。
（実施の形態５）
本発明により開示される表示装置は、さまざまな電子機器（遊技機も含む）に適用する
ことができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジ
ョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオ
カメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置とも
いう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機
などが挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例につ
いて説明する。
図１３（Ａ）は電子書籍（Ｅ−ｂｏｏｋともいう）であり、筐体４０２、表示部４０４
、操作キー４０６、太陽電池４０８、充放電制御回路４１０を有することができる。図１
３（Ａ）に示した電子書籍は、様々な情報（静止画、動画、テキスト画像など）を表示す
る機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報
を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機
能、等を有することができる。なお。図１３（Ａ）では充放電制御回路４１０の一例とし
てバッテリー４１２、ＤＣＤＣコンバータ（以下、コンバータと略記）４１４を有する構
成について示している。実施の形態１乃至３のいずれかで示した半導体装置を表示部４０
４に適用することにより、信頼性の高い電子書籍とすることができる。
図１３（Ａ）に示す構成とすることにより、表示部４０４として半透過型、又は反射型
の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想され、太陽電池４０８
による発電、及びバッテリー４１２での充電を効率よく行うことができ、好適である。な
お太陽電池４０８は、筐体４０２の空きスペース（表面や裏面）に適宜設けることができ
るため、効率的なバッテリー４１２の充電を行う構成とすることができるため好適である
。なおバッテリー４１２としては、リチウムイオン電池を用いると、小型化を図れる等の
利点がある。
図１３（Ａ）に示す充放電制御回路４１０の構成、及び動作について図１３（Ｂ）にブ
ロック図を示し説明する。図１３（Ｂ）には、太陽電池４０８、バッテリー４１２、コン
バータ４１４、コンバータ４１６、スイッチＳＷ１乃至ＳＷ３、表示部４０４について示
しており、バッテリー４１２、コンバータ４１４、コンバータ４１６、スイッチＳＷ１乃
至ＳＷ３が充放電制御回路４１０に対応する箇所となる。
まず外光により太陽電池４０８により発電がされる場合の動作の例について説明する。
太陽電池で発電した電力は、バッテリー４１２を充電するための電圧となるようコンバー
タ４１４で昇圧または降圧がなされる。そして、表示部４０４の動作に太陽電池４０８か
らの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ４１６で表示部４０
４に必要な電圧に昇圧または降圧をすることとなる。また、表示部４０４での表示を行わ
ない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー４１２の充電を行う構成
とすればよい。
次いで外光により太陽電池４０８により発電がされない場合の動作の例について説明す
る。バッテリー４１２に蓄電された電力は、スイッチＳＷ３をオンにすることでコンバー
タ４１６により昇圧または降圧がなされる。そして、表示部４０４の動作にバッテリー４
１２からの電力が用いられることとなる。
なお太陽電池４０８については、充電手段の一例として示したが、他の手段によるバッ
テリー４１２の充電を行う構成であってもよい。また他の充電手段を組み合わせて行う構
成としてもよい。
図１４（Ａ）は、ノート型のパーソナルコンピュータであり、本体４２０、筐体４２２
、表示部４２４、キーボード４２６などによって構成されている。実施の形態１乃至３の
いずれかで示した半導体装置を表示部４２４に適用することにより、信頼性の高いノート
型のパーソナルコンピュータとすることができる。
図１４（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体４２８には表示部４３２と、外
部インターフェイス４３６と、操作ボタン４３４等が設けられている。また操作用の付属
品としてスタイラス４３０がある。実施の形態１乃至４のいずれかで示した半導体装置を
表示部４３２に適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）とするこ
とができる。
図１４（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍４３８は、筐体４４
０および筐体４４２の２つの筐体で構成されている。筐体４４０および筐体４４２は、軸
部４５０により一体とされており、該軸部４５０を軸として開閉動作を行うことができる
。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体４４０には表示部４４６が組み込まれ、筐体４４２には表示部４４８が組み込まれ
ている。表示部４４６および表示部４４８は、続き画面を表示する構成としてもよいし、
異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例え
ば右側の表示部（図１４（Ｃ）では表示部４４６）に文章を表示し、左側の表示部（図１
４（Ｃ）では表示部４４８）に画像を表示することができる。実施の形態１乃至３のいず
れかで示した半導体装置を表示部４４６、表示部４４８に適用することにより、信頼性の
高い電子書籍４３８とすることができる。
図１４（Ｃ）では、筐体４４０に操作部などを備えた例を示している。例えば、筐体４
４０において、電源４５２、操作キー４５４、スピーカ４５６などを備えている。操作キ
ー４５４により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポ
インティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部
接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成として
もよい。さらに、電子書籍４３８は、電子辞書としての機能を持たせた構成としてもよい
。
電子書籍４３８は、無線で情報を送受信できる構成としてもよい。無線により、電子書
籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能
である。
図１４（Ｄ）は、携帯電話であり、筐体４６３及び筐体４５８の二つの筐体で構成され
ている。筐体４５８には、表示パネル４６０、スピーカー４６２、マイクロフォン４６４
、ポインティングデバイス４６８、カメラ用レンズ４７０、外部接続端子４７２などを備
えている。また、筐体４６３には、携帯型情報端末の充電を行う太陽電池セル４７４、外
部メモリスロット４７６などを備えている。また、アンテナは筐体４５８内部に内蔵され
ている。実施の形態１乃至３のいずれかで示した半導体装置を表示パネル４６０に適用す
ることにより、信頼性の高い携帯電話とすることができる。
表示パネル４６０はタッチパネルを備えており、図１４（Ｄ）には映像表示されている
複数の操作キー４６６を点線で示している。なお、太陽電池セル４７４で出力される電圧
を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル４６０は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
４６０と同一面上にカメラ用レンズ４７０を備えているため、テレビ電話が可能である。
スピーカー４６２及びマイクロフォン４６４は音声通話に限らず、テレビ電話、録音、再
生などが可能である。さらに、筐体４６３と筐体４５８は、スライドし、図１４（Ｄ）の
ように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が
可能である。
外部接続端子４７２はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット４７６に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる
。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
図１４（Ｅ）は、デジタルビデオカメラであり、本体４７８、表示部（Ａ）４８８、接
眼部４８０、操作スイッチ４８２、表示部（Ｂ）４８４、バッテリー４８６などによって
構成されている。実施の形態１乃至３のいずれかで示した半導体装置を表示部（Ａ）４８
８、表示部（Ｂ）４８４に適用することにより、信頼性の高いデジタルビデオカメラとす
ることができる。
図１４（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置４９０は、
筐体４９２に表示部４９４が組み込まれている。表示部４９４により、映像を表示するこ
とが可能である。また、ここでは、スタンド４９６により筐体４９２を支持した構成を示
している。実施の形態１乃至３のいずれかで示した半導体装置を表示部４９４に適用する
ことにより、信頼性の高いテレビジョン装置４９０とすることができる。
テレビジョン装置４９０の操作は、筐体４９２が備える操作スイッチや、別体のリモコ
ン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出
力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置４９０は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。

Claims (24)

  1. ゲート電極と反対側から１×１０１３個／ｃｍ２・ｓｅｃのフォトン数で３５０ｎｍの波長の光が酸化物半導体層の少なくとも一部の領域に照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であるトランジスタの作製方法であって、
    前記酸化物半導体層を形成する第１の工程と、
    前記酸化物半導体層に酸素を供給する第２の工程と、
    前記第２の工程の後に、窒化シリコン膜を形成する第３の工程と、
    を有することを特徴とするトランジスタの作製方法。
  2. ゲート電極と反対側から１×１０１３個／ｃｍ２・ｓｅｃのフォトン数で３５０ｎｍの波長の光が酸化物半導体層の少なくとも一部の領域に照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であるトランジスタの作製方法であって、
    前記酸化物半導体層を形成する第１の工程と、
    前記酸化物半導体層に脱水化又は脱水素化を行う第２の工程と、
    前記第２の工程の後に、前記酸化物半導体層に酸素を供給する第３の工程と、
    前記第３の工程の後に、窒化シリコン膜を形成する第４の工程と、
    を有することを特徴とするトランジスタの作製方法。
  3. ゲート電極と反対側から１×１０１３個／ｃｍ２・ｓｅｃのフォトン数で３５０ｎｍの波長の光が酸化物半導体層の少なくとも一部の領域に照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であるトランジスタの作製方法であって、
    前記酸化物半導体層を形成する第１の工程と、
    前記酸化物半導体層の上面に酸化シリコン膜が接した状態で熱処理を行うことで、前記酸化物半導体層に酸素を供給する第２の工程と、
    前記第２の工程の後に、窒化シリコン膜を形成する第３の工程と、
    を有することを特徴とするトランジスタの作製方法。
  4. ゲート電極と反対側から１×１０１３個／ｃｍ２・ｓｅｃのフォトン数で３５０ｎｍの波長の光が酸化物半導体層の少なくとも一部の領域に照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であるトランジスタの作製方法であって、
    前記酸化物半導体層を形成する第１の工程と、
    前記酸化物半導体層に脱水化又は脱水素化を行う第２の工程と、
    前記第２の工程の後に、前記酸化物半導体層の上面に酸化シリコン膜が接した状態で熱処理を行うことで、前記酸化物半導体層に酸素を供給する第３の工程と、
    前記第３の工程の後に、窒化シリコン膜を形成する第４の工程と、
    を有することを特徴とするトランジスタの作製方法。
  5. 酸化物半導体層を有し、
    前記酸化物半導体層は、キャリア濃度が１×１０１４／ｃｍ３未満である領域を有し、
    ゲート電極と反対側から１×１０１３個／ｃｍ２・ｓｅｃのフォトン数で３５０ｎｍの波長の光が前記酸化物半導体層の少なくとも一部の領域に照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であることを特徴とするトランジスタ。
  6. ゲート電極と
    前記ゲート電極上方のゲート絶縁層と、
    前記ゲート絶縁層上方の酸化物半導体層と、
    前記酸化物半導体層上方のソース電極及びドレイン電極と、
    前記酸化物半導体層上方の第１の絶縁層と、
    前記第１の絶縁層上方の第２の絶縁層と、を有し、
    前記第１の絶縁層は、前記酸化物半導体層と接する領域を有し、
    前記第１の絶縁層は、酸素と、シリコンと、を有し、
    前記第２の絶縁層は、窒素と、シリコンと、を有し、
    ゲート電極と反対側から１×１０１３個／ｃｍ２・ｓｅｃのフォトン数で３５０ｎｍの波長の光が前記酸化物半導体層の少なくとも一部の領域に照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であることを特徴とするトランジスタ。
  7. ゲート電極と反対側から１０μＷ／ｃｍ２の強度で３５０ｎｍの波長の光が酸化物半導体層の少なくとも一部の領域に９０秒間照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であるトランジスタの作製方法であって、
    前記酸化物半導体層を形成する第１の工程と、
    前記酸化物半導体層に酸素を供給する第２の工程と、
    前記第２の工程の後に、窒化シリコン膜を形成する第３の工程と、
    を有することを特徴とするトランジスタの作製方法。
  8. ゲート電極と反対側から１０μＷ／ｃｍ２の強度で３５０ｎｍの波長の光が酸化物半導体層の少なくとも一部の領域に９０秒間照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であるトランジスタの作製方法であって、
    前記酸化物半導体層を形成する第１の工程と、
    前記酸化物半導体層に脱水化又は脱水素化を行う第２の工程と、
    前記第２の工程の後に、前記酸化物半導体層に酸素を供給する第３の工程と、
    前記第３の工程の後に、窒化シリコン膜を形成する第４の工程と、
    を有することを特徴とするトランジスタの作製方法。
  9. ゲート電極と反対側から１０μＷ／ｃｍ２の強度で３５０ｎｍの波長の光が酸化物半導体層の少なくとも一部の領域に９０秒間照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であるトランジスタの作製方法であって、
    前記酸化物半導体層を形成する第１の工程と、
    前記酸化物半導体層の上面に酸化シリコン膜が接した状態で熱処理を行うことで、前記酸化物半導体層に酸素を供給する第２の工程と、
    前記第２の工程の後に、窒化シリコン膜を形成する第３の工程と、
    を有することを特徴とするトランジスタの作製方法。
  10. ゲート電極と反対側から１０μＷ／ｃｍ２の強度で３５０ｎｍの波長の光が酸化物半導体層の少なくとも一部の領域に９０秒間照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であるトランジスタの作製方法であって、
    前記酸化物半導体層を形成する第１の工程と、
    前記酸化物半導体層に脱水化又は脱水素化を行う第２の工程と、
    前記第２の工程の後に、前記酸化物半導体層の上面に酸化シリコン膜が接した状態で熱処理を行うことで、前記酸化物半導体層に酸素を供給する第３の工程と、
    前記第３の工程の後に、窒化シリコン膜を形成する第４の工程と、
    を有することを特徴とするトランジスタの作製方法。
  11. 酸化物半導体層を有し、
    前記酸化物半導体層は、キャリア濃度が１×１０１４／ｃｍ３未満である領域を有し、
    ゲート電極と反対側から１０μＷ／ｃｍ２の強度で３５０ｎｍの波長の光が前記酸化物半導体層の少なくとも一部の領域に９０秒間照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であることを特徴とするトランジスタ。
  12. ゲート電極と
    前記ゲート電極上方のゲート絶縁層と、
    前記ゲート絶縁層上方の酸化物半導体層と、
    前記酸化物半導体層上方のソース電極及びドレイン電極と、
    前記酸化物半導体層上方の第１の絶縁層と、
    前記第１の絶縁層上方の第２の絶縁層と、を有し、
    前記第１の絶縁層は、前記酸化物半導体層と接する領域を有し、
    前記第１の絶縁層は、酸素と、シリコンと、を有し、
    前記第２の絶縁層は、窒素と、シリコンと、を有し、
    ゲート電極と反対側から１０μＷ／ｃｍ２の強度で３５０ｎｍの波長の光が前記酸化物半導体層の少なくとも一部の領域に９０秒間照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であることを特徴とするトランジスタ。
  13. ゲート電極と反対側から１×１０１３個／ｃｍ２・ｓｅｃのフォトン数で４００ｎｍ乃至４１０ｎｍの波長の光が酸化物半導体層の少なくとも一部の領域に照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であるトランジスタの作製方法であって、
    前記酸化物半導体層を形成する第１の工程と、
    前記酸化物半導体層に酸素を供給する第２の工程と、
    前記第２の工程の後に、窒化シリコン膜を形成する第３の工程と、
    を有することを特徴とするトランジスタの作製方法。
  14. ゲート電極と反対側から１×１０１３個／ｃｍ２・ｓｅｃのフォトン数で４００ｎｍ乃至４１０ｎｍの波長の光が酸化物半導体層の少なくとも一部の領域に照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であるトランジスタの作製方法であって、
    前記酸化物半導体層を形成する第１の工程と、
    前記酸化物半導体層に脱水化又は脱水素化を行う第２の工程と、
    前記第２の工程の後に、前記酸化物半導体層に酸素を供給する第３の工程と、
    前記第３の工程の後に、窒化シリコン膜を形成する第４の工程と、
    を有することを特徴とするトランジスタの作製方法。
  15. ゲート電極と反対側から１×１０１３個／ｃｍ２・ｓｅｃのフォトン数で４００ｎｍ乃至４１０ｎｍの波長の光が酸化物半導体層の少なくとも一部の領域に照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であるトランジスタの作製方法であって、
    前記酸化物半導体層を形成する第１の工程と、
    前記酸化物半導体層の上面に酸化シリコン膜が接した状態で熱処理を行うことで、前記酸化物半導体層に酸素を供給する第２の工程と、
    前記第２の工程の後に、窒化シリコン膜を形成する第３の工程と、
    を有することを特徴とするトランジスタの作製方法。
  16. ゲート電極と反対側から１×１０１３個／ｃｍ２・ｓｅｃのフォトン数で４００ｎｍ乃至４１０ｎｍの波長の光が酸化物半導体層の少なくとも一部の領域に照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であるトランジスタの作製方法であって、
    前記酸化物半導体層を形成する第１の工程と、
    前記酸化物半導体層に脱水化又は脱水素化を行う第２の工程と、
    前記第２の工程の後に、前記酸化物半導体層の上面に酸化シリコン膜が接した状態で熱処理を行うことで、前記酸化物半導体層に酸素を供給する第３の工程と、
    前記第３の工程の後に、窒化シリコン膜を形成する第４の工程と、
    を有することを特徴とするトランジスタの作製方法。
  17. 酸化物半導体層を有し、
    前記酸化物半導体層は、キャリア濃度が１×１０１４／ｃｍ３未満である領域を有し、
    ゲート電極と反対側から１×１０１３個／ｃｍ２・ｓｅｃのフォトン数で４００ｎｍ乃至４１０ｎｍの波長の光が前記酸化物半導体層の少なくとも一部の領域に照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であることを特徴とするトランジスタ。
  18. ゲート電極と
    前記ゲート電極上方のゲート絶縁層と、
    前記ゲート絶縁層上方の酸化物半導体層と、
    前記酸化物半導体層上方のソース電極及びドレイン電極と、
    前記酸化物半導体層上方の第１の絶縁層と、
    前記第１の絶縁層上方の第２の絶縁層と、を有し、
    前記第１の絶縁層は、前記酸化物半導体層と接する領域を有し、
    前記第１の絶縁層は、酸素と、シリコンと、を有し、
    前記第２の絶縁層は、窒素と、シリコンと、を有し、
    ゲート電極と反対側から１×１０１３個／ｃｍ２・ｓｅｃのフォトン数で４００ｎｍ乃至４１０ｎｍの波長の光が前記酸化物半導体層の少なくとも一部の領域に照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であることを特徴とするトランジスタ。
  19. ゲート電極と反対側から１０μＷ／ｃｍ２の強度で４００ｎｍ乃至４１０ｎｍの波長の光が酸化物半導体層の少なくとも一部の領域に９０秒間照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であるトランジスタの作製方法であって、
    前記酸化物半導体層を形成する第１の工程と、
    前記酸化物半導体層に酸素を供給する第２の工程と、
    前記第２の工程の後に、窒化シリコン膜を形成する第３の工程と、
    を有することを特徴とするトランジスタの作製方法。
  20. ゲート電極と反対側から１０μＷ／ｃｍ２の強度で４００ｎｍ乃至４１０ｎｍの波長の光が酸化物半導体層の少なくとも一部の領域に９０秒間照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であるトランジスタの作製方法であって、
    前記酸化物半導体層を形成する第１の工程と、
    前記酸化物半導体層に脱水化又は脱水素化を行う第２の工程と、
    前記第２の工程の後に、前記酸化物半導体層に酸素を供給する第３の工程と、
    前記第３の工程の後に、窒化シリコン膜を形成する第４の工程と、
    を有することを特徴とするトランジスタの作製方法。
  21. ゲート電極と反対側から１０μＷ／ｃｍ２の強度で４００ｎｍ乃至４１０ｎｍの波長の光が酸化物半導体層の少なくとも一部の領域に９０秒間照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であるトランジスタの作製方法であって、
    前記酸化物半導体層を形成する第１の工程と、
    前記酸化物半導体層の上面に酸化シリコン膜が接した状態で熱処理を行うことで、前記酸化物半導体層に酸素を供給する第２の工程と、
    前記第２の工程の後に、窒化シリコン膜を形成する第３の工程と、
    を有することを特徴とするトランジスタの作製方法。
  22. ゲート電極と反対側から１０μＷ／ｃｍ２の強度で４００ｎｍ乃至４１０ｎｍの波長の光が酸化物半導体層の少なくとも一部の領域に９０秒間照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であるトランジスタの作製方法であって、
    前記酸化物半導体層を形成する第１の工程と、
    前記酸化物半導体層に脱水化又は脱水素化を行う第２の工程と、
    前記第２の工程の後に、前記酸化物半導体層の上面に酸化シリコン膜が接した状態で熱処理を行うことで、前記酸化物半導体層に酸素を供給する第３の工程と、
    前記第３の工程の後に、窒化シリコン膜を形成する第４の工程と、
    を有することを特徴とするトランジスタの作製方法。
  23. 酸化物半導体層を有し、
    前記酸化物半導体層は、キャリア濃度が１×１０１４／ｃｍ３未満である領域を有し、
    ゲート電極と反対側から１０μＷ／ｃｍ２の強度で４００ｎｍ乃至４１０ｎｍの波長の光が前記酸化物半導体層の少なくとも一部の領域に９０秒間照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であることを特徴とするトランジスタ。
  24. ゲート電極と
    前記ゲート電極上方のゲート絶縁層と、
    前記ゲート絶縁層上方の酸化物半導体層と、
    前記酸化物半導体層上方のソース電極及びドレイン電極と、
    前記酸化物半導体層上方の第１の絶縁層と、
    前記第１の絶縁層上方の第２の絶縁層と、を有し、
    前記第１の絶縁層は、前記酸化物半導体層と接する領域を有し、
    前記第１の絶縁層は、酸素と、シリコンと、を有し、
    前記第２の絶縁層は、窒素と、シリコンと、を有し、
    ゲート電極と反対側から１０μＷ／ｃｍ２の強度で４００ｎｍ乃至４１０ｎｍの波長の光が前記酸化物半導体層の少なくとも一部の領域に９０秒間照射された場合、前記光の照射前のしきい値電圧から前記光の照射中のしきい値電圧への変動量の絶対値が０．６５Ｖ以下であることを特徴とするトランジスタ。
JP2017023767A 2010-02-19 2017-02-13 トランジスタ及びトランジスタの作製方法 Active JP6178531B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010035469 2010-02-19
JP2010035469 2010-02-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016229746A Division JP6231648B2 (ja) 2010-02-19 2016-11-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2017135389A JP2017135389A (ja) 2017-08-03
JP6178531B2 true JP6178531B2 (ja) 2017-08-09

Family

ID=44475756

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2011031654A Active JP5779362B2 (ja) 2010-02-19 2011-02-17 半導体装置の作製方法
JP2015088314A Active JP6053207B2 (ja) 2010-02-19 2015-04-23 半導体装置
JP2016229746A Active JP6231648B2 (ja) 2010-02-19 2016-11-28 半導体装置
JP2017023767A Active JP6178531B2 (ja) 2010-02-19 2017-02-13 トランジスタ及びトランジスタの作製方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2011031654A Active JP5779362B2 (ja) 2010-02-19 2011-02-17 半導体装置の作製方法
JP2015088314A Active JP6053207B2 (ja) 2010-02-19 2015-04-23 半導体装置
JP2016229746A Active JP6231648B2 (ja) 2010-02-19 2016-11-28 半導体装置

Country Status (5)

Country Link
US (2) US9082858B2 (ja)
JP (4) JP5779362B2 (ja)
KR (3) KR20180110212A (ja)
TW (2) TWI518914B (ja)
WO (1) WO2011102203A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180110212A (ko) * 2010-02-19 2018-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
TW201314782A (zh) * 2011-09-23 2013-04-01 Hon Hai Prec Ind Co Ltd 薄膜電晶體的製造方法
US8829514B2 (en) 2011-12-14 2014-09-09 E Ink Holdings Inc. Thin film transistor and method for manufacturing the same
TWI478353B (zh) * 2011-12-14 2015-03-21 E Ink Holdings Inc 薄膜電晶體及其製造方法
KR101893992B1 (ko) * 2011-12-15 2018-08-31 삼성코닝어드밴스드글라스 유한회사 5성분계 물질로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20150206977A1 (en) * 2012-06-19 2015-07-23 Sharp Kabushiki Kaisha Metal oxide transistor
KR102093060B1 (ko) 2012-07-20 2020-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US9312392B2 (en) 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW202339281A (zh) 2013-10-10 2023-10-01 日商半導體能源研究所股份有限公司 液晶顯示裝置
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
KR102159684B1 (ko) * 2014-02-17 2020-09-25 삼성디스플레이 주식회사 박막 트랜지스터
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
KR102284754B1 (ko) * 2014-10-27 2021-08-03 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
KR102374755B1 (ko) * 2017-09-27 2022-03-15 엘지디스플레이 주식회사 터치 구조물을 포함하는 디스플레이 장치
CN110596974B (zh) * 2018-06-12 2022-04-15 夏普株式会社 显示面板和显示装置
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
CN111816667B (zh) * 2020-07-24 2023-10-31 合肥京东方显示技术有限公司 薄膜晶体管结构、移位寄存器、栅极驱动电路及显示基板

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8333917D0 (en) 1983-12-20 1984-02-01 Genetics Int Inc Carboranes in electron transfer electrodes
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5480820A (en) 1993-03-29 1996-01-02 Motorola, Inc. Method of making a vertically formed neuron transistor having a floating gate and a control gate and a method of formation
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4651785B2 (ja) 1999-07-23 2011-03-16 株式会社半導体エネルギー研究所 表示装置
US7242449B1 (en) 1999-07-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and integral image recognition/display apparatus
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP2006165530A (ja) 2004-11-10 2006-06-22 Canon Inc センサ及び非平面撮像装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5386084B2 (ja) 2005-11-18 2014-01-15 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR101214205B1 (ko) * 2005-12-02 2012-12-21 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101334182B1 (ko) 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009081677A1 (ja) 2007-12-25 2009-07-02 Idemitsu Kosan Co., Ltd. 酸化スズ－酸化マグネシウム系スパッタリングターゲット及び透明半導体膜
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5305730B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
JP2009295908A (ja) 2008-06-09 2009-12-17 Mitsubishi Electric Corp フォトセンサ、及びその製造方法
JP5511157B2 (ja) * 2008-07-03 2014-06-04 キヤノン株式会社 発光表示装置
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI450399B (zh) * 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20120116403A (ko) 2009-11-06 2012-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널 및 터치 패널의 구동 방법
JP5653611B2 (ja) * 2009-12-09 2015-01-14 富士フイルム株式会社 放射線センサおよび放射線画像撮影装置
KR20180110212A (ko) * 2010-02-19 2018-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
KR101906974B1 (ko) * 2011-04-25 2018-10-12 삼성전자주식회사 광센싱 장치 및 그 구동 방법
KR102166272B1 (ko) * 2013-05-23 2020-10-16 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
TWI570939B (zh) 2017-02-11
JP2017085115A (ja) 2017-05-18
TW201613108A (en) 2016-04-01
KR101906151B1 (ko) 2018-10-11
JP2015181172A (ja) 2015-10-15
US9082858B2 (en) 2015-07-14
JP6231648B2 (ja) 2017-11-15
US20150123123A1 (en) 2015-05-07
KR20190102090A (ko) 2019-09-02
KR20120138770A (ko) 2012-12-26
JP5779362B2 (ja) 2015-09-16
JP2017135389A (ja) 2017-08-03
TW201214711A (en) 2012-04-01
US9564534B2 (en) 2017-02-07
US20110204368A1 (en) 2011-08-25
KR20180110212A (ko) 2018-10-08
JP6053207B2 (ja) 2016-12-27
TWI518914B (zh) 2016-01-21
JP2011192977A (ja) 2011-09-29
WO2011102203A1 (en) 2011-08-25

Similar Documents

Publication Publication Date Title
JP6178531B2 (ja) トランジスタ及びトランジスタの作製方法
JP6445203B2 (ja) 半導体装置
JP6846549B2 (ja) 半導体装置の作製方法
JP6595067B2 (ja) 表示装置の作製方法
JP6178363B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170713

R150 Certificate of patent or registration of utility model

Ref document number: 6178531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250