JP5779362B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5779362B2
JP5779362B2 JP2011031654A JP2011031654A JP5779362B2 JP 5779362 B2 JP5779362 B2 JP 5779362B2 JP 2011031654 A JP2011031654 A JP 2011031654A JP 2011031654 A JP2011031654 A JP 2011031654A JP 5779362 B2 JP5779362 B2 JP 5779362B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
layer
film
transistor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011031654A
Other languages
English (en)
Other versions
JP2011192977A5 (ja
JP2011192977A (ja
Inventor
将志 津吹
将志 津吹
耕生 野田
耕生 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011031654A priority Critical patent/JP5779362B2/ja
Publication of JP2011192977A publication Critical patent/JP2011192977A/ja
Publication of JP2011192977A5 publication Critical patent/JP2011192977A5/ja
Application granted granted Critical
Publication of JP5779362B2 publication Critical patent/JP5779362B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42Bombardment with radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明はトランジスタなどの半導体素子又は半導体素子を少なくとも一部に用いて構成される表示装置に関する。例えば、半導体素子として酸化物半導体を含んで構成される能動素子が例示され、該能動素子を用いた表示装置が例示される。
従来、液晶テレビに代表される表示装置にはアモルファスシリコンを用いたトランジスタが用いられて来たが、トランジスタを作製するために、シリコン半導体に代わる材料として酸化物半導体が注目されている。例えば、アクティブマトリクス型の表示装置におけるトランジスタの活性層として、In、Ga及びZnを含む非晶質酸化物を用い、該非晶質酸化物の電子キャリア濃度が1018/cm未満としたものが開示されている(特許文献1参照)。
しかし、酸化物半導体を用いたトランジスタには幾つかの問題が指摘されている。その一つは特性の安定性であり、可視光及び紫外光を照射することでしきい値電圧が変化することが指摘されている(例えば、非特許文献1参照)。また、トランジスタの信頼性の面では、バイアス−熱ストレス試験によって特性が変化してしまうという問題が指摘されている(例えば、非特許文献2参照)。
特開2006−165528号公報
P. Barquinha, A. Pimentel, A. Marques, L. Pereira, R. Martins, E. Fortunato、「Effect of UV and visible light radiation on the electrical performances of transparent TFTs based on amorphous indium zinc oxide」、Journal of Non−Crystalline Solids 352 (2006) 1756−1760 Kwang−Hee Lee, Ji Sim Jung, Kyoung Seok Son, Joon Seok Park, Tae Sang Kim, Rino Choi, Jae Kyeong Jeong, Jang−Yeon Kwon, Bonwon Koo, and Sangyun Lee、「The effect of moisture on the photon−enhanced negative bias thermal instability in Ga−In−Zn−O thin film transistors」、APPLIED PHYSICS LETTERS 95, (2009) 232106
金属酸化物でなる酸化物半導体は、バンドギャップが3eV程度あり可視光においては本来透光性を有するものである。上記特許文献1の酸化物半導体では、バンドギャップ近傍若しくはそれ以上のエネルギーの光がトランジスタに照射されると、しきい値電圧が約10Vも変動してしまうことが指摘されている。トランジスタのしきい値電圧がこのように大幅に変動してしまうと、このようなトランジスタを用いて構成された回路は正常に動作しなくなり、画像表示をすること自体が極めて困難になる。
このような光照射による酸化物半導体を用いたトランジスタの特性変化に対し、それを改善する方法は何ら示されていないため、新材料と期待されつつも実用化が遅れる原因となっている。
このような背景に鑑み本発明の一形態は、酸化物半導体を用いるトランジスタなどの半導体素子又は該半導体素子を用いる表示装置などにおいて、光照射効果の影響を低減することを目的の一とする。
バンドギャップが2.5eV以上、好ましくは3eV以上である酸化物半導体に対してバンドギャップ以下のエネルギーの光を照射しても、本来は当該照射光は吸収されないはずである。非特許文献1で開示されるように、バンドギャップエネルギー以下の光(可視光から紫外光)を照射したときにトランジスタのしきい値電圧が変動するのは、照射光が酸化物半導体層に吸収されて荷電欠陥が生成されたことによるものであると推測される。
そこで、本発明の一形態は、バンドすそ準位とバンドギャップ内の欠陥を極力低減することにより、バンドギャップ近傍若しくはそれ以下のエネルギーの光吸収を低減させ、かかる課題を解決するものである。この場合において、単に酸化物半導体膜の製造条件を最適化するのではなく、酸化物半導体を実質的に真性若しくは真性に限りなく近づけることにより、照射光と作用する欠陥を低減し、本質的に光照射効果が低減されるようにしている。
トランジスタに用いる酸化物半導体は、350nmの波長の光(若しくは400nm以上410nm以下の波長の光)を1×1013個/cm・secのフォトン数(若しくは10μW/cmの強度で90秒間照射)で照射された場合であっても、トランジスタの光照射によるしきい値電圧の変動量の絶対値が0.65V以下、好ましくは0.55V以下となるものを用いる。或いは、同様の光照射条件において、トランジスタの初期値(光を照射しない時のシフト値)に対するシフト値のマイナス側への変動量の絶対値が3.0V以下、好ましくは2.5V以下となるものを用いる。
上記のような特性を示すには、不純物準位を形成するような不純物を、酸化物半導体から可能な限り除去することによって達成し得る。例えば、酸化物半導体の酸素欠陥や、含有される水素は、第一原理計算より不純物準位を形成することが明らかとなっている。
ここでは、In、Ga、Znを含む酸化物半導体(ここではIGZOと標記する)について第一原理計算を行った結果を示す。計算においては、(a)化学量論比を満たす場合、(b)酸素欠損をもつ場合、(c)水素添加された場合の3種類を仮定した。計算に用いたモデルは、84個の原子に対して、組成比がIn:Ga:Zn:O=1:1:1:4で、密度は5.9g/cmである単位セルを仮定し、古典分子動力学法によりアモルファス構造を再現した(図16参照)。そして、量子分子動力学法により構造の最適化を図り、その電子状態を計算した。なお、図16での各原子の大きさは原子を区別するために便宜的に示してあり、実際の大きさを示しているものではない。
図17に、上記3種類の場合の計算結果を示す。図17は、それぞれの場合の状態密度(DOS:Density of State)を示し、各グラフ中でエネルギーが0(ゼロ)を示す箇所がフェルミ準位を表している。図17(a)の化学量論比を満たす場合はフェルミ準位が価電子帯の上端に存在するが、同図(b)のIGZOに酸素欠損を持つ場合と、同図(C)のIGZOに水素添加された場合は、伝導帯中にフェルミ準位が存在する結果となっている。この結果より、酸化物半導体における酸素欠損と水素の含有は不純物準位を形成することが示される。
酸化物半導体に水素が含まれないようにするには、酸化物半導体膜を作製するときに水素や水分が残留しないようにする。不可避的に酸化物半導体膜に含まれてしまう水素や水分は、その後の処置により脱水化、脱水素化を図ることも重要である。酸化物半導体の脱水化、脱水素化処置は、例えば、250℃乃至700℃、好ましくは400℃乃至650℃の熱処理によって可能である。また、脱水化、脱水素化処理後の酸化物半導体膜に対する欠陥の修復には、酸化物半導体に酸素を供給する処理が有効である。例えば、酸化物半導体膜を酸素中で熱処理することや、酸化物半導体膜に酸化シリコン膜などを接して設け熱処理することで酸素を供給し、欠陥の修復を図ることが可能である。
このような酸化物半導体を用いたトランジスタは、光照射による特性変動が抑制されるばかりでなく、トランジスタのゲート電極に、正のゲートバイアス及び負のゲートバイアスをそれぞれ同一の電界強度で同一時間印加したときに、負のゲートバイアスの印加によるトランジスタのしきい値電圧の変動量を、正のゲートバイアスの印加によるトランジスタのしきい値電圧の変動量よりも小さくすることができ、その変動量の絶対値が2.57V以下とすることができる。
本明細書において、「第1」、「第2」又は「第3」等の数詞の付く用語は、要素を区別するために便宜的に付与しているものであり、数的に限定するものではなく、特に限定されない限り配置及び段階の順序を限定するものでもない。
本明細書において、ある構成要素が他の構成要素の「上」にある、或いは「下」にあると言及されたときには、その他の構成要素に直接的に形成されている場合もあるが、中間に他の構成要素が存在する場合もあると理解されなければならない。
本明細書において、実施形態を説明するために用いられる用語において単数の表現は、文脈上で明白に相違して意味していない限り、複数の表現を含む。「含む」または「有する」などの用語は、明細書中に記載された特徴、数字、ステップ、動作、構成要素、部分品、またはこれらを組み合わせたものが存在することを指定しようとするものであり、1つまたはそれ以上の他の特徴、数字、ステップ、動作、構成要素、部分品、またはこれらを組み合わせたものなどの存在または付加の可能性をあらかじめ排除しないものであると理解されなければならない。
本明細書において、特別に定義されない限り、技術的あるいは科学的な用語を含んで用いられる全ての用語は、本発明が属する技術分野において通常の知識を有する者にとって一般的に理解され得るものと同じ意味を有している。一般的に用いられる辞書に定義されているものと同じ用語は、関連技術の文脈上で有する意味と一致する意味を有するものと解釈されなければならず、本出願で明白に定義しない限り、理想的あるいは過度に形式的な意味として解釈されない。
本発明の一形態によれば、酸化物半導体に欠陥の生成や構造乱れの要因となる水素若しくは水分等を除去し、該酸化物半導体の高純度化を図ることにより、光照射下におけるトランジスタの特性変動を従来に比べ大幅に低減することができる。それにより、トランジスタに光が照射された場合でも、該トランジスタの動作の安定化を図ることができる。
本発明の一形態によれば、酸化物半導体層をチャネル形成領域とするトランジスタであっても、光照射によるしきい値電圧の変動が抑えられることにより、当該トランジスタを画素部に用いた表示装置の動作の安定化を図ることができる。すなわち、液晶の電気光学作用を利用する表示装置において、照明光源からの光が画素のトランジスタに照射されても、トランジスタのしきい値電圧が大幅に変動することがないので、画像の表示を良好に行うことができる。また、エレクトロルミネセンス素子などの発光素子が画素に設けられた表示装置であっても、該発光素子の光により画素のトランジスタが誤動作してしまうことを防止することができる。
半導体装置の一形態を説明する図。 試料1のトランジスタの電気特性評価の結果を示す図。 試料2のトランジスタの電気特性評価の結果を示す図。 試料3のトランジスタの電気特性評価の結果を示す図。 試料1乃至3のトランジスタの電気特性評価の結果を示す図。 試料3のトランジスタの電気特性評価の結果を示す図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。 電子機器を示す図。 トランジスタの電気特性を示す図。 古典分子動力学法により再現されたアモルファス構造を有する酸化物半導体(IGZO)を示す図。 第一原理計算により酸化物半導体の電子状態を計算した結果を示すグラフであり、(a)化学量論比を満たす場合、(b)酸素欠損をもつ場合、(c)水素添加された場合について示す。
開示される発明の実施の形態について図面を用いて以下に説明する。但し、開示される発明は以下の説明に限定されず、その発明の趣旨及びその範囲から逸脱することなくその形態及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。したがって、開示される発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
以下に説明する実施の形態において、同じものを指す符号は異なる図面間で共通して用いる場合がある。なお、図面において示す構成要素、すなわち層や領域等の厚さ幅、相対的な位置関係等は、実施の形態において説明する上で明確性のために誇張して示される場合がある。
(実施の形態1)
本発明の一態様に係るトランジスタの構成について図1乃至図6を参照して説明する。
図1に示すトランジスタ100は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。トランジスタ100は、絶縁表面を有する基板102上に、ゲート電極104、ゲート絶縁層106、酸化物半導体層108、ソース電極110、及びドレイン電極112を含む。また、トランジスタ100を覆い、酸化物半導体層108に積層する絶縁層114が設けられている。図1に示すトランジスタ100において、酸化物半導体層108の少なくとも一部がゲート絶縁層106を介してゲート電極104と重畳している。
酸化物半導体層108は、酸化物半導体にとって不純物である水素、水分等が除去され、酸化物半導体の主成分以外のキャリア供与体となる不純物が極力含まれないように高純度化することにより真性(I型)化又は実質的に真性(I型)型化された酸化物半導体層である。
酸化物半導体層108に含まれることによって、欠陥の生成や構造乱れの要因となる水素若しくは水分等を除去し、酸化物半導体層108の高純度化を図ることにより、光照射下におけるトランジスタの特性変動を従来に比べ大幅に低減することができる。
図2乃至図6に高純度化された酸化物半導体層を用いたトランジスタ(試料1乃至3)の電気特性を評価した結果を示す。試料1乃至3のトランジスタは、図1に示すトランジスタ100と同様の逆スタガ構造である。
試料1乃至3のトランジスタの作製方法を説明する。基板102としてガラス基板を用いゲート電極104としてスパッタ法により膜厚150nmのタングステン膜を形成し、ゲート電極104上にゲート絶縁層106としてプラズマCVD法(試料1及び試料2)により膜厚100nmの酸化窒化珪素膜を形成した。なお、試料3はゲート絶縁層106の作製方法として高密度プラズマCVD法を用いた。
ゲート絶縁層106上に、酸化物半導体ターゲット(In:Ga:ZnO=1:1:1[mol数比]、)を用いて、スパッタリング法で酸化物半導体膜を形成した。試料1及び試料2においては、アルゴン及び酸素(アルゴン:酸素=30sccm:15sccm)をスパッタガスとして用い、膜厚50nmの酸化物半導体膜を形成した。試料3においては、酸素をスパッタガスとして用い、膜厚30nmの酸化物半導体膜を形成した。さらに酸化物半導体膜を島状に加工し、島状の半導体層とした。
次に試料1乃至3において、酸化物半導体層に脱水化または脱水素化処理として加熱処理を行い、高純度化された酸化物半導体層108を形成した。酸化物半導体層の加熱処理の条件は、試料1では窒素雰囲気下450℃で1時間(電気炉)、試料2では窒素雰囲気下600℃で1時間(電気炉)、試料3では窒素雰囲気下650℃で6分(GRTA(Gas Rapid Thermal Anneal)装置)とした。
酸化物半導体層108上にソース電極110及びドレイン電極112としてチタン膜(試料1及び試料2は膜厚50nm、試料3は膜厚100nm)、アルミニウム膜(試料1及び試料2は膜厚100nm、試料3は膜厚200nm)、及びチタン膜(試料1及び試料2は膜厚50nm、試料3は膜厚100nm)の積層を、スパッタリング法により形成した。
酸化物半導体層108、ソース電極110及びドレイン電極112上に、スパッタリング法を用いて膜厚300nmの酸化シリコン膜を絶縁層114として成膜した。
試料1乃至3において、絶縁層114にソース電極110又はドレイン電極112に達する開口を形成し、該開口にスパッタリング法を用いて配線層を形成した。配線層は、試料1及び試料2においてはチタン膜(膜厚50nm)、アルミニウム膜(膜厚100nm)、及びチタン膜(膜厚50nm)の積層とし、試料3においては酸化シリコンを含むインジウム錫酸化物(ITSO)膜(膜厚110nm)とした。
その後、窒素雰囲気下で250℃で1時間の加熱を行った。試料1及び試料2のトランジスタの酸化物半導体層のチャネル長(L)は20μm、チャネル幅(W)は20μmであり、試料3のトランジスタの酸化物半導体層のチャネル長(L)は3μm、チャネル幅(W)は50μmである。
試料1乃至3について光照射に対する特性変動を評価するため、光照射測定を行った。光照射測定のための試料1乃至3のトランジスタの初期特性を測定するため、基板温度を室温とし、ソース−ドレイン間電圧(以下、ドレイン電圧(Vd)という)を10Vとし、ソース−ゲート間電圧(以下、ゲート電圧(Vg)という)を−20V〜+20Vまで変化させたときのソース−ドレイン電流(以下、ドレイン電流(Id)という)の変化特性、すなわちVg−Id特性を測定した。
次に、試料1乃至3のトランジスタに対して、ゲート電極104と反対側の絶縁層114側から分光感度測定機を使用して光を照射しながら、各光の波長におけるVg−Id特性を測定した。光の照射条件はエネルギー10μW/cm、波長800nm、600nm、500nm、450nm、425nm、400nm、375nm、350nmにおいてそれぞれ照射時間90秒とした。なお、光照射時における試料1乃至3のトランジスタのVg−Id特性の測定は、初期特性と同様に、室温において、ドレイン電圧(Vd)を10Vとし、ゲート電圧(Vg)を−20V〜+20Vまで変化させたときのドレイン電流(Id)の変化特性(Vg−Id特性)を測定した。各波長の光照射時における試料1のVg−Id特性を図2(A)に、試料2のVg−Id特性を図3(A)に、試料3のVg−Id特性を図4(A)にそれぞれ示す。図2(A)、図3(A)、図4(A)において、波長が800nmから350nmへ小さくなっていくのに伴って矢印の方向(マイナス側)にVg−Id特性が移動していることを示している。
各試料において図2(A)、図3(A)、図4(A)に示すVg−Id特性よりしきい値電圧(Vth(V))と、シフト値(Shift値(V))を求め、光の波長と、しきい値電圧(Vth(V))及びシフト値(Shift値(V))との関係を図2(B)、図3(B)、図4(B)に示す。
ここで、しきい値電圧(Vth)の定義について図15を例として用いて説明しておく。図15の横軸はゲート電圧をリニアスケールで示しており、縦軸はドレイン電流の平方根(以下、√Idともいう)をリニアスケールで示している。曲線551は、ゲート電圧の変化に対するドレイン電流の平方根を示しており、Vdを10Vとして測定したVg−Id曲線のIdを、その平方根で表した曲線(以下、√Id曲線ともいう)である。
まず、Vdを10Vとして測定したVg−Id曲線から√Id曲線(曲線551)を求める。次に、√Id曲線上の、√Id曲線の微分値が最大になる点(√Id曲線の傾きが最大になる点)の接線554を求める。次に、接線554を延伸し、接線554上でIdが0Aとなる時のVg、すなわち接線554のゲート電圧軸切片555の値をVthとして定義している。
なお、シフト値の定義は図2(B)、図3(B)、図4(B)を例として用いて説明すると、光照射測定においてドレイン電流(Id)が1×10−10Aとなるときのゲート電圧(Vg)値である。
また、図5(A)(B)に試料1乃至3の照射波長としきい値電圧の変動値(ΔVth(V))の関係を示す。しきい値電圧の変動値(ΔVth)は、初期特性におけるしきい値電圧から、各照射波長におけるしきい値電圧への変動量である。図5(A)は光の照射エネルギーを固定(10μW/cm)した場合の光の波長に対するしきい値電圧の変動値(ΔVth)の関係であり、図5(B)は、単位時間・単位面積あたりのフォトン数(Np)を固定(1×1013/cm・sec(1×1013cm−2・sec−1))し、図5(A)をフォトン数で規格化した場合の光の波長に対するしきい値電圧の変動値(ΔVth)の関係である。なお、規格化は、式フォトン数(Np)=(光の照射エネルギー(E)・光の波長(λ))/(プランク定数(h)・光速(c))によって行った。
図5(A)より、波長350nmにおけるしきい値電圧の変動値(ΔVth)は、試料1では−2.17V、試料2では−0.61V、試料3では−0.48Vであり、波長400nmにおけるしきい値電圧の変動値(ΔVth)は、試料1では−0.68V、試料2では−0.28V、試料3では−0.05Vであった。
なお、光照射における試料1乃至3のトランジスタのしきい値電圧の変動は光照射中に生じる現象であり、光照射を中止した後は再び初期特性に戻る可逆変化であった。
トランジスタの信頼性を調べるために、バイアス−熱ストレス試験(以下、「BT試験」という)を行った。BT試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化を、短時間で評価することができる。特に、BT試験前後におけるトランジスタのしきい値電圧の変動量(変化量)は、信頼性を調べるための重要な指標となる。BT試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
具体的には、トランジスタが形成されている基板の温度(基板温度)を一定に維持し、トランジスタのソースおよびドレインを同電位とし、ゲートにソースおよびドレインとは異なる電位を一定時間印加する。基板温度は、試験目的に応じて適宜設定すればよい。また、ゲートに印加する電位がソースおよびドレインの電位よりも高い場合を+BT試験といい、ゲートに印加する電位がソースおよびドレインの電位よりも低い場合を−BT試験という。
BT試験の条件は、基板温度、ゲート絶縁層に加えられる電界強度、電界印加時間により決定することができる。ゲート絶縁膜に加えられる電界強度は、ゲートと、ソースおよびドレインの電位差をゲート絶縁層の膜厚で除して決定される。例えば、膜厚が100nmのゲート絶縁層に印加する電界強度を2MV/cmとしたい場合は、電位差を20Vとすればよい。
試料1乃至3のトランジスタについてBT試験を行った結果を説明する。BT試験は、基板温度を150℃、ゲート絶縁層に印加する電界強度を2MV/cm、印加時間を1時間とし、正のゲートバイアスを印加するBT試験(以下「+BT試験」という)および負のゲートバイアスを印加するBT試験(以下「−BT試験」という)のそれぞれについて行った。
まず、+BT試験について説明する。BT試験対象となるトランジスタのBT試験のための初期特性を測定するため、基板温度を40℃とし、ドレイン電圧を10Vとし、ゲート電圧を−20V〜+20Vまで変化させたときのドレイン電流の変化特性、すなわちVg−Id特性を測定した。ここでは基板温度を試料表面への吸湿対策として40℃としているが、特に問題がなければ、基板温度を室温(25℃)として測定してもかまわない。
次に、基板温度を150℃まで上昇させた後、トランジスタのソースおよびドレインの電位を0Vとした。続いて、ゲート絶縁層へ印加される電界強度が2MV/cmとなるようにゲートに電圧を印加した。ここでは、試料1乃至3のトランジスタのゲート絶縁層の厚さが100nmであったため、ゲートに+20Vを印加し、そのまま1時間保持した。ここでは印加時間を1時間としたが、目的に応じて適宜時間を変更してもよい。
次に、ゲート、ソースおよびドレインへ電圧を印加したまま、基板温度を40℃まで下げた。この時、基板温度が下がりきる前に電圧の印加をやめてしまうと、余熱の影響によりBT試験でトランジスタに与えられたダメージが回復されてしまうため、電圧は印加したまま基板温度を下げる必要がある。基板温度が40℃になった後、電圧の印加を終了させた。なお、厳密には降温時間も印加時間に加える必要があるが、実際には数分で40℃まで下げることができたため、これを誤差範囲内と考え、降温時間は印加時間に加えていない。
次に、初期特性の測定と同じ条件でVg−Id特性を測定し、+BT試験後のVg−Id特性を得た。
続いて、−BT試験について説明する。−BT試験も+BT試験と同様の手順で行うが、基板温度を150℃まで上昇させた後にゲートに印加する電圧を−20Vとする点が異なる。
なお、BT試験に際しては、まだ一度もBT試験を行っていないトランジスタを用いて試験を行うことが重要である。例えば、一度+BT試験を行ったトランジスタを用いて−BT試験を行うと、先に行った+BT試験の影響により、−BT試験結果を正しく評価することができない。また、一度+BT試験を行ったトランジスタを用いて、再度+BT試験を行った場合等も同様である。ただし、これらの影響を踏まえて、あえてBT試験を繰り返す場合はこの限りではない。
+BT試験後における初期特性からのしきい値電圧の変動値は、試料1では+2.57V、試料2では−1.25V、試料3では+1.44Vであった。また、−BT試験後における初期特性からのしきい値電圧の変動値は、試料1では−6.54V、試料2では−1.03V、試料3では−0.19Vであった。
なお、BT試験における試料1乃至3のトランジスタのしきい値電圧の変動はBT試験後には初期特性に戻らない不可逆変化であった。
図2乃至図5より、酸化物半導体層として用いたIn−Ga−Zn−O膜のバンドギャップ3.15eVに対応する408nm付近以上の波長領域においては試料1乃至3は、しきい値電圧の変動値はほとんど変動が見られていない。また、バンドギャップ3.15eVに対応する408nm付近以下の波長領域においてはしきい値電圧の変動値(ΔVth)は増加するものの、非特許文献1で示されたような大きなしきい値電圧の変動ではなく、しきい値電圧の変動は小さく抑えられているといえる。
また、光照射測定による評価、及びBT試験による評価ともに、高い加熱温度で脱水化または脱水素化処理を行うに伴って、試料1より、試料2、試料3としきい値電圧の変動値が小さくなっていることから、酸化物半導体層に対して高い温度で十分に高純度化を図ることによりトランジスタの電気特性はより安定化することがわかる。
次に、試料3のトランジスタに対して、ゲート電極104と反対側の絶縁層114側から分光感度測定機を使用して光を照射しながら、各光の照射強度(エネルギー)におけるVg−Id特性を測定した。光の照射条件は、波長350nm、光の照射強度(エネルギー)を0μW/cm、0.5μW/cm、1μW/cm、2μW/cm、5μW/cm、10μW/cmにおいてそれぞれ照射時間90秒とした。なお、光照射時における試料3のトランジスタのVg−Id特性の測定は、光照射測定のための初期特性と同様に、室温、ドレイン電圧(Vd)を10Vとし、ゲート電圧(Vg)を−20V〜+20Vまで変化させたときのドレイン電流(Id)の変化特性(Vg−Id特性)を測定した。図6に、試料3の光の照射波長350nmにおける、単位時間・単位面積あたりの照射フォトン数としきい値電圧の変動値(ΔVth)の関係を示す。単位時間・単位面積あたりの照射フォトン数は上記式フォトン数(Np)=(光の照射エネルギー(E)・光の波長(λ))/(プランク定数(h)・光速(c))を用いて光の照射強度(エネルギー)より算出した。
図6に示すように、単位時間・単位面積あたりの照射フォトン数としきい値電圧の変動値とは線形の関係にあり、照射フォトン数が増加するに伴ってしきい値電圧の変動値も増大する。しかし、高純度化された酸化物半導体層を用いたトランジスタにおけるしきい値電圧の変動値は小さく軽減されているため、非特許文献1のようにより高い照射エネルギーで多くのフォトン数を照射したとしても、非特許文献1のトランジスタのような大きな変動値とはならず、安定した電気特性を示すことができる。
以上より、350nmの波長の光(若しくは400nm以上410nm以下の波長の光)を1×1013個/cm・secのフォトン数(若しくは10μW/cmの強度で90秒間照射)で照射された場合であっても、光照射によるしきい値電圧の変動量の絶対値が0.65V以下、好ましくは0.55V以下であるトランジスタが得られることが示される。また、同様の光照射条件において、初期値に対するシフト値のマイナス側への変動量の絶対値が3.0V以下、好ましくは2.5V以下であるトランジスタが得られることが示される。
高純度化された酸化物半導体層108中にはキャリアが極めて少なく(ゼロに近い)、キャリア濃度は1×1014/cm未満、好ましくは1×1012/cm未満、さらに好ましくは1×1011/cm未満である。
酸化物半導体層108中にキャリアが極めて少ないため、トランジスタ100は、オフ電流を少なくすることができる。オフ電流は少なければ少ないほど好ましい。例えば、高純度化された酸化物半導体層108を用いたトランジスタ100は、オフ状態における電流値(オフ電流値)を、チャネル幅1μm当たり10zA/μm未満、85℃にて100zA/μm未満レベルにまで低くすることができる。
図1に示すトランジスタ100の構成を以下に詳述する。絶縁表面を有する基板102に使用することができる基板に大きな制限はないが、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。
下地膜となる絶縁膜を基板とゲート電極104の間に設けてもよい。下地膜は、基板102からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
ゲート電極104の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
ゲート絶縁層106は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。例えば、第1のゲート絶縁層としてプラズマCVD法により膜厚50nm以上200nm以下の窒化シリコン層(SiN(y>0))を形成し、第1のゲート絶縁層上に第2のゲート絶縁層として膜厚5nm以上300nm以下の酸化シリコン層(SiO(x>0))を積層して、合計膜厚200nmのゲート絶縁層とする。
酸化物半導体層108に用いる酸化物半導体としては、四元系金属酸化物であるIn−Sn−Ga−Zn−O系酸化物半導体や、三元系金属酸化物であるIn−Ga−Zn−O系酸化物半導体、In−Sn−Zn−O系酸化物半導体、In−Al−Zn−O系酸化物半導体、Sn−Ga−Zn−O系酸化物半導体、Al−Ga−Zn−O系酸化物半導体、Sn−Al−Zn−O系酸化物半導体や、二元系金属酸化物であるIn−Zn−O系酸化物半導体、Sn−Zn−O系酸化物半導体、Al−Zn−O系酸化物半導体、Zn−Mg−O系酸化物半導体、Sn−Mg−O系酸化物半導体、In−Mg−O系酸化物半導体や、In−O系酸化物半導体、Sn−O系酸化物半導体、Zn−O系酸化物半導体などを用いることができる。また、上記酸化物半導体にSiOを含んでもよい。ここで、例えば、In−Ga−Zn−O系酸化物半導体とは、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)を有する酸化物、という意味であり、その化学量論比はとくに問わない。また、InとGaとZn以外の元素を含んでもよい。
酸化物半導体層108は、化学式InMO(ZnO)(m>0)で表記される薄膜を用いることができる。ここで、Mは、Ga、Al、MnおよびCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。
ソース電極110、ドレイン電極112に用いる導電膜としては、例えば、Al、Cr、Cu、Ta、Ti、Mo、Wからから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。また、Al、Cuなどの金属膜の下側又は上側の一方または双方にTi、Mo、Wなどの高融点金属膜またはそれらの金属窒化物膜(窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)を積層させた構成としても良い。
ソース電極110、ドレイン電極112(これと同じ層で形成される配線層を含む)となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)、酸化インジウム酸化スズ合金(In―SnO、ITOと略記する)、酸化インジウム酸化亜鉛合金(In―ZnO)またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
酸化物半導体層の上方に設けられる絶縁層114は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
酸化物半導体層の上方に保護絶縁層を設けてもよい。保護絶縁層は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
保護絶縁層上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
以上のように、水素、水分、水酸基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体層より意図的に排除し、高純度化された酸化物半導体層を含むトランジスタは、光照射によるトランジスタの電気的特性変動が抑制されており、電気的に安定である。よって、信頼性の高い半導体装置を提供することができる。
(実施の形態2)
実施の形態1で示すトランジスタと同様の作用効果を奏するトランジスタの一例を図面を参照して説明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
ギャップ内準位やバンドすそ準位が低減された酸化物半導体を用いれば、光照射効果を低減できるトランジスタの構造は特に限定されず、例えばゲート電極が、ゲート絶縁層を介して、酸化物半導体層の上側に配置されるトップゲート構造、又はゲート電極が、ゲート絶縁層を介して、酸化物半導体層の下側に配置されるボトムゲート構造のスタガ型及びプレーナ型などを用いることができる。スタガ型のトランジスタとしては、チャネル形成領域上に保護層を設けたチャネル保護型(チャネルストップ型ともいう)と呼ばれるボトムゲート構造でもよい。
トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された2つのゲート電極層を有する、デュアルゲート型でもよい。
以下に、酸化物半導体層を含むトランジスタの、作製方法の一例を図7を用いて詳細に説明する。
図7(A)乃至(E)にトランジスタの断面構造の一例を示す。図7(A)乃至(E)に示すトランジスタ100は、図1に示すトランジスタ100と同様なボトムゲート構造の逆スタガ型トランジスタである。以下、図7(A)乃至(E)を用い、基板102上にトランジスタ100を作製する工程を説明する。
絶縁表面を有する基板102上に導電膜を形成した後、第1のフォトリソグラフィ工程によりゲート電極104を形成する。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
絶縁表面を有する基板102は、実施の形態1に示した基板102と同様な基板を用いることができる。
下地膜となる絶縁膜を基板102とゲート電極104との間に設けてもよい。下地膜は、基板102からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
ゲート電極104の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
ゲート電極104上にゲート絶縁層106を形成する。ゲート絶縁層106は、プラズマCVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又は積層して形成することができる。
ゲート絶縁層106の他の作製方法として、μ波(例えば周波数2.45GHz)を用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマCVD法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
ゲート絶縁層106、酸化物半導体膜107に水素、水酸基及び水分がなるべく含まれないようにするために、酸化物半導体膜107の成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極104が形成された基板102、又はゲート絶縁層106までが形成された基板102を予備加熱し、基板102に吸着した水素、水分などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、絶縁層114の成膜前に、ソース電極110及びドレイン電極112まで形成した基板102にも同様に行ってもよい。
次いで、ゲート絶縁層106上に、膜厚2nm以上200nm以下、好ましくは5nm以上30nm以下の酸化物半導体膜107を形成する(図7(A)参照。)。酸化物半導体は、不純物を除去され、I型化又は実質的にI型化された酸化物半導体を用いる。
酸化物半導体膜107をスパッタリング法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層106の表面に付着している粉状物質(パーティクル、ごみともいう)を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体膜107に用いる酸化物半導体は、実施の形態1に示した酸化物半導体を用いることができる。また、上記酸化物半導体にSiOを含んでもよい。本実施の形態では、酸化物半導体膜107としてIn−Ga−Zn−O系酸化物ターゲットを用いてスパッタリング法により成膜する。この段階での断面図が図7(A)に相当する。また、酸化物半導体膜107は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッタ法により形成することができる。
酸化物半導体膜107をスパッタリング法で作製するためのターゲットとしては、例えば、組成比として、In:Ga:ZnO=1:1:1[mol数比]の酸化物ターゲットを用い、In−Ga−Zn−O膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、In:Ga:ZnO=1:1:2[mol数比]の酸化物ターゲットを用いてもよい。
酸化物ターゲットの充填率は90%以上100%以下、好ましくは95%以上99.9%以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜とすることができる。
酸化物半導体膜107を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板を保持し、基板温度を100℃以上600℃以下好ましくは200℃以上400℃以下とする。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。そして、成膜室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板102上に酸化物半導体膜107を成膜する。成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水(HO)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa、直流(DC)電源0.5kW、酸素(酸素流量比率100%)雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時に発生する粉状物質(パーティクル、ごみともいう)が軽減でき、膜厚分布も均一となるために好ましい。
次いで、酸化物半導体膜107を第2のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
ここでの酸化物半導体膜107のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜107のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水(31重量%過酸化水素水:28重量%アンモニア水:水=5:2:2)などを用いることができる。また、ITO07N(関東化学社製)を用いてもよい。
次いで、酸化物半導体層の脱水化又は脱水素化処理を行う。酸化物半導体層の脱水化または脱水素化は第1の加熱処理によって行うことができる。第1の加熱処理の温度は、400℃以上750℃以下、または400℃以上基板の歪み点未満とする。本実施の形態では、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下450℃において1時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層108を得る(図7(B)参照。)。
加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、GRTA(Gas Rapid Thermal Anneal)装置、LRTA(Lamp Rapid Thermal Anneal)装置等のRTA(Rapid Thermal Anneal)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。GRTA装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、第1の加熱処理として、650℃〜700℃の高温に加熱した不活性ガス中に基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すGRTAを行ってもよい。
第1の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、6N(99.9999%)以上好ましくは7N(99.99999%)以上(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
第1の加熱処理で酸化物半導体層を加熱した後、同じ炉に高純度の酸素ガス、高純度のNOガス、又は超乾燥エア(露点が−40℃以下、好ましくは−60℃以下)を導入してもよい。酸素ガスまたはNOガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスまたはNOガスの純度を、6N以上好ましくは7N以上(即ち、酸素ガスまたはNOガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。酸素ガス又はNOガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的にI型(真性)化する。
酸化物半導体層の第1の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜107に行うこともできる。その場合には、第1の加熱処理後に、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
なお、第1の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及びドレイン電極層上に絶縁層を形成した後、のいずれで行っても良い。
以上の工程により酸化物半導体層108中の水分、水素などの不純物を低減し、高純度化することができる。酸化物半導体層108は、水分、水素などの不純物が脱離し、i型(真性半導体)又はi型に限りなく近くなるため、光照射によりしきい値電圧が変動するなどのトランジスタの特性の劣化が促進されるのを防ぎ、安定な電気特性を付与することができる。
次いで、ゲート絶縁層106、及び酸化物半導体層108上に、ソース電極層及びドレイン電極層(これと同じ層で形成される配線を含む)となる導電膜を形成する。ソース電極層、及びドレイン電極層に用いる導電膜としては、実施の形態1に示したソース電極110、ドレイン電極112に用いる材料を用いることができる。酸化物半導体層から酸素の引き抜き反応を伴わず、良好な接触界面を形成できる電極材料として、窒化タングステン、窒化チタン、窒化タンタルを用いることも好ましい。窒化タングステンは、仕事関数が酸化物半導体の電子親和力よりも小さいので、電子に対してショットキー型の障壁を形成しないので好ましい電極材料の一つである。
第3のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極110、ドレイン電極112を形成した後、レジストマスクを除去する(図7(C)参照。)。
第3のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やKrFレーザ光やArFレーザ光を用いるとよい。酸化物半導体層108上で隣り合うソース電極層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタのチャネル長Lが決定される。なお、チャネル長L=25nm未満の露光を行う場合には、数nm〜数10nmと極めて波長が短い超紫外線(Extreme Ultraviolet)を用いて第3のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Lを10nm以上1000nm以下とすることも可能であり、回路の動作速度を高速化できる。
フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
導電膜のエッチングの際に、酸化物半導体層108がエッチングされ、分断することのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体層108を全くエッチングしないという条件を得ることは難しく、導電膜のエッチングの際に酸化物半導体層108は一部のみがエッチングされ、溝部(凹部)を有する酸化物半導体層となることもある。
次いで、NO、N、またはArなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層114を形成する。
絶縁層114は、少なくとも1nm以上の膜厚とし、スパッタ法など、絶縁層114に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層114に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化(N型化)してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層114はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
例えば、絶縁層114として膜厚200nmの酸化シリコン膜をスパッタリング法を用いて成膜する。成膜時の基板温度は、室温以上300℃以下とすればよく、本実施の形態では100℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス(代表的にはアルゴン)雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気下でスパッタ法により酸化シリコン膜を形成することができる。酸化物半導体層に接して形成する絶縁層114は、水分や、水素イオンや、OHなどの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。
酸化物半導体膜107の成膜時と同様に、絶縁層114の成膜室内の残留水分を除去するためには、吸着型の真空ポンプ(クライオポンプなど)を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜した絶縁層114に含まれる不純物の濃度を低減できる。また、絶縁層114の成膜室内の残留水分を除去するための排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。
絶縁層114を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第2の加熱処理(好ましくは200℃以上400℃以下、例えば250℃以上350℃以下)を行う。例えば、窒素雰囲気下で250℃、1時間の第2の加熱処理を行う。第2の加熱処理を行うと、酸化物半導体層の一部(チャネル形成領域)が絶縁層114と接した状態で加熱される。
以上の工程を経ることによって、酸化物半導体膜に対して加熱処理を行って水素、水分、水酸基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体層より意図的に排除し、不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料の一つである酸素も供給することができる。よって、酸化物半導体層は高純度化及び電気的にI型(真性)化する。以上の工程でトランジスタ100が形成される(図7(D)参照。)。
絶縁層114に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの不純物を酸化物絶縁層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減させる効果を奏する。
絶縁層114上にさらに保護絶縁層116を形成してもよい。例えば、RFスパッタ法を用いて窒化シリコン膜を形成する。RFスパッタ法は、量産性がよいため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分などの不純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、窒化アルミニウム膜などを用いる。本実施の形態では、保護絶縁層116を、窒化シリコン膜を用いて形成する(図7(E)参照。)。
例えば、保護絶縁層116として、絶縁層114まで形成された基板102を100℃〜400℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッタガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場合においても、絶縁層114と同様に、処理室内の残留水分を除去しつつ保護絶縁層116を成膜することが好ましい。
保護絶縁層の形成後、さらに大気中、100℃以上200℃以下、1時間以上30時間以下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよいし、室温から、100℃以上200℃以下の加熱温度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。
以上のように、水素、水分、水酸基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体層より意図的に排除し、高純度化された酸化物半導体層を含むトランジスタは、光照射によるトランジスタの電気的特性変動が抑制されており、電気的に安定である。よって、信頼性の高い半導体装置を提供することができる。
(実施の形態3)
実施の形態1又は実施の形態2で一例を示したトランジスタを用いて表示装置を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図8(A)において、第1の基板200上に設けられた画素部202を囲むようにして、シール材208が設けられ、第2の基板212によって封止されている。図8(A)においては、第1の基板200上のシール材208によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路206、信号線駆動回路204が実装されている。また別途形成された信号線駆動回路204と、走査線駆動回路206または画素部202に与えられる各種信号及び電位は、フレキシブルプリント基板(FPC:Flexible printed circuit)210、211から供給されている。
図8(B)(C)において、第1の基板200上に設けられた画素部202と、走査線駆動回路206とを囲むようにして、シール材208が設けられている。また画素部202と、走査線駆動回路206の上に第2の基板212が設けられている。よって画素部202と、走査線駆動回路206とは、第1の基板200とシール材208と第2の基板212とによって、表示素子と共に封止されている。図8(B)(C)においては、第1の基板200上のシール材208によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路204が実装されている。図8(B)(C)においては、別途形成された信号線駆動回路204と、走査線駆動回路206または画素部202に与えられる各種信号及び電位は、FPC210から供給されている。
図8(B)(C)においては、信号線駆動回路204を別途形成し、第1の基板200に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(Chip On Glass)方法、ワイヤボンディング方法、或いはTAB(Tape Automated Bonding)方法などを用いることができる。図8(A)は、COG方法により信号線駆動回路204、走査線駆動回路206を実装する例であり、図8(B)は、COG方法により信号線駆動回路204を実装する例であり、図8(C)は、TAB方法により信号線駆動回路204を実装する例である。
表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源(照明装置含む)を指す。また、コネクター、例えばFPCもしくはTABテープもしくはTCPが取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOG方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。
第1の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態1又は実施の形態2で一例を示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう)、発光素子(発光表示素子ともいう)、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro Luminescence)、有機EL等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
表示装置の一形態について、図9乃至図11を用いて説明する。図9乃至図11は、図8(B)のM−Nにおける断面図に相当する。
図9乃至図11で示すように、半導体装置は接続端子電極222及び端子電極224を有しており、接続端子電極222及び端子電極224はFPC210が有する端子と異方性導電膜226を介して、電気的に接続されている。
接続端子電極222は、第1の電極層232と同じ導電膜から形成され、端子電極224は、トランジスタ216、218のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
第1の基板200上に設けられた画素部202と、走査線駆動回路206は、トランジスタを複数有しており、図9乃至図11では、画素部202に含まれるトランジスタ216と、走査線駆動回路206に含まれるトランジスタ218とを例示している。図9では、トランジスタ216、218上には絶縁層228が設けられ、図10及び図11ではさらに、絶縁層229が設けられている。なお、絶縁膜230は下地膜として機能する絶縁膜である。
トランジスタ216、トランジスタ218として、実施の形態1又は実施の形態2で示したトランジスタを適用することができる。
水素、水分、水酸基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体層より意図的に排除し、高純度化された酸化物半導体層を含むトランジスタは、光照射によるトランジスタの電気的特性変動が抑制されており、電気的に安定である。
よって、表示装置のような、光が照射される利用法であってもトランジスタの特性は安定しており、信頼性の高い表示装置を提供することができる。すなわち、酸化物半導体層をチャネル形成領域とするトランジスタであっても、光照射によるしきい値電圧の変動が抑えられることにより、当該トランジスタを画素部に用いた表示装置の動作の安定化を図ることができる。すなわち、液晶の電気光学作用を利用する表示装置において、照明光源からの光が画素のトランジスタに照射されても、トランジスタのしきい値電圧が大幅に変動することがないので、画像の表示を良好に行うことができる。
本実施の形態では、絶縁層上において駆動回路用のトランジスタ218の酸化物半導体層のチャネル形成領域と重なる位置に導電層が設けられている例である。導電層を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、BT試験前後におけるトランジスタ218のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ218のゲート電極層と同じでもよいし、異なっていても良く、第2のゲート電極層として機能させることもできる。また、導電層の電位がGND、0V、或いはフローティング状態であってもよい。
該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部(薄膜トランジスタを含む回路部)に作用しないようにする機能(特に静電気に対する静電遮蔽機能)も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
画素部202に設けられたトランジスタ216は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子を用いることができる。
図9に表示素子として液晶素子を用いた液晶表示装置の例を示す。図9において、表示素子である液晶素子220は、第1の電極層232、第2の電極層234、及び液晶層214を含む。なお、液晶層214を挟持するように配向膜として機能する絶縁膜236、238が設けられている。第2の電極層234は第2の基板212側に設けられ、第1の電極層232と第2の電極層234とは液晶層214を介して積層する構成となっている。
スペーサ240は絶縁膜を選択的にエッチングすることで得られ、液晶層214の膜厚(セルギャップ)を制御するために設けられている。なお球状のスペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体層を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体層を用いるトランジスタを有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
液晶材料の固有抵抗は、1×10Ω・cm以上であり、好ましくは1×1011Ω・cm以上であり、さらに好ましくは1×1012Ω・cm以上である。なお、本明細書における固有抵抗の値は、20℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。高純度の酸化物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対して1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分である。
液晶モードは、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASVモードなどを用いることができる。また、VA型の液晶表示装置にも適用することができる。VA型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素(ピクセル)をいくつかの領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
表示装置において、ブラックマトリクス(遮光層)、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表す)、又はRGBに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図10に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子246は、画素部202に設けられたトランジスタ216と電気的に接続している。なお発光素子246の構成は、第1の電極層232、電界発光層244、第2の電極層234の積層構造であるが、示した構成に限定されない。発光素子246から取り出す光の方向などに合わせて、発光素子246の構成は適宜変えることができる。
隔壁242は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第1の電極層232上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層244は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子246に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層234及び隔壁242上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、DLC膜等を形成することができる。また、第1の基板200、第2の基板212、及びシール材208によって封止された空間には充填材248が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(封入)することが好ましい。
充填材248としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)を用いることができる。例えば充填材として窒素を用いればよい。
必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第1の粒子と、マイナスの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移動しないものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む)とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
マイクロカプセル中の第1の粒子および第2の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することができる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
図11に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図11の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層間に配置し、電極層間に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
トランジスタ216と接続する第1の電極層232と、第2の基板212に設けられた第2の電極層234との間には黒色領域256及び白色領域258を有し、周りに液体で満たされているキャビティ250を含む球形粒子252が設けられており、球形粒子252の周囲は樹脂等の充填材254で充填されている。第2の電極層234が共通電極(対向電極)に相当する。第2の電極層234は、共通電位線と電気的に接続される。
図9乃至図11において、第1の基板200、第2の基板212としては、可撓性を有する基板を用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、FRP(Fiberglass−Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
絶縁層228はトランジスタの保護膜として機能する。保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。
平坦化絶縁膜として機能する絶縁層229は、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
絶縁層228、絶縁層229の形成法は、特に限定されず、その材料に応じて、スパッタ法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコート、カーテンコート、ナイフコート等を用いることができる。
以上のように実施の形態1又は実施の形態2で示したトランジスタを適用することで、様々な機能を有する表示装置を提供することができる。
(実施の形態4)
実施の形態1又は実施の形態2で一例を示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
図12(A)に、イメージセンサ機能を有する半導体装置の一例を示す。図12(A)はイメージセンサの画素の等価回路であり、図12(B)はイメージセンサの一部を示す断面図である。
フォトダイオード304は、一方の電極がフォトダイオードリセット信号線として機能する導電層326に、他方の電極がトランジスタ300のゲートに電気的に接続されている。トランジスタ300は、ソース又はドレインの一方がフォトセンサ基準信号線329に、ソース又はドレインの他方がトランジスタ301のソース又はドレインの一方に電気的に接続されている。トランジスタ301は、ゲートがゲート信号線327に、ソース又はドレインの他方がフォトセンサ出力信号線328に電気的に接続されている。
なお、図12(A)で示す回路図において、酸化物半導体層を用いるトランジスタと明確に判明できるように、酸化物半導体層を用いるトランジスタの記号には「OS」と記載している。図12(A)において、トランジスタ300、トランジスタ301は酸化物半導体層を用いるトランジスタである。
図12(B)は、フォトダイオード304及びトランジスタ300の構造を示す断面図であり、絶縁表面を有する基板302(TFT基板)上に、センサとして機能するフォトダイオード304及びトランジスタ300が設けられている。フォトダイオード304、トランジスタ300の上には接着層312を用いて基板314が設けられている。
トランジスタ300上には絶縁層316、保護絶縁層318、層間絶縁層320、層間絶縁層323が設けられている。フォトダイオード304は、層間絶縁層320上に設けられ、層間絶縁層320上に形成した電極層322と、層間絶縁層323上に設けられた電極層324との間に、層間絶縁層320側から順に第1半導体層306、第2半導体層308、及び第3半導体層310を積層した構造を有している。
電極層322は、層間絶縁層323に形成された導電層326と電気的に接続し、電極層324は電極層322を介してゲート電極層303と電気的に接続している。ゲート電極層303は、トランジスタ300のゲート電極層と電気的に接続しており、フォトダイオード304はトランジスタ300と電気的に接続している。
ここでは、第1半導体層306としてp型の導電型を有する半導体層と、第2半導体層308として高抵抗な半導体層(i型半導体層)、第3半導体層310としてn型の導電型を有する半導体層を積層するpin型のフォトダイオードを例示している。
第1半導体層306はp型半導体層であり、p型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第1半導体層306の形成には13族の不純物元素(例えばボロン(B))を含む半導体材料ガスを用いて、プラズマCVD法により形成する。半導体材料ガスとしてはシラン(SiH)を用いればよい。または、Si、SiHCl、SiHCl、SiCl、SiF等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、又はスパッタリング法等を用いればよい。第1半導体層306の膜厚は10nm以上50nm以下となるよう形成することが好ましい。
第2半導体層308は、i型半導体層(真性半導体層)であり、アモルファスシリコン膜により形成する。第2半導体層308の形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマCVD法により形成する。半導体材料ガスとしては、シラン(SiH)を用いればよい。または、Si、SiHCl、SiHCl、SiCl、SiF等を用いてもよい。第2半導体層308の形成は、LPCVD法、気相成長法、スパッタリング法等により行っても良い。第2半導体層308の膜厚は200nm以上1000nm以下となるように形成することが好ましい。
第3半導体層310は、n型半導体層であり、n型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第3半導体層310の形成には、15族の不純物元素(例えばリン(P))を含む半導体材料ガスを用いて、プラズマCVD法により形成する。半導体材料ガスとしてはシラン(SiH)を用いればよい。または、Si、SiHCl、SiHCl、SiCl、SiF等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、又はスパッタリング法等を用いればよい。第3半導体層310の膜厚は20nm以上200nm以下となるよう形成することが好ましい。
第1半導体層306、第2半導体層308、及び第3半導体層310は、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶(セミアモルファス(Semi Amorphous Semiconductor:SAS)半導体を用いて形成してもよい。
光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、pin型のフォトダイオードはp型の半導体層側を受光面とする方がよい特性を示す。ここでは、pin型のフォトダイオードが形成されている基板302の面からフォトダイオード304が受ける光を電気信号に変換する例を示す。また、受光面とした半導体層側とは逆の導電型を有する半導体層側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用いるとよい。また、n型の半導体層側を受光面として用いることもできる。
絶縁層316、保護絶縁層318、層間絶縁層320、層間絶縁層323としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、SOG法、スピンコート、ディップ、スプレー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オフセット印刷等)、ドクターナイフ、ロールコート、カーテンコート、ナイフコート等を用いて形成することができる。
絶縁層316としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層などの酸化物絶縁層の単層、又は積層を用いることができる。
保護絶縁層318としては、無機絶縁材料としては、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層、又は窒化酸化アルミニウム層などの窒化物絶縁層の単層、又は積層を用いることができる。またμ波(2.45GHz)を用いた高密度プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。
層間絶縁層320、323としては、表面凹凸を低減するため平坦化絶縁膜として機能する絶縁層が好ましい。層間絶縁層320、323としては、例えばポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等の単層、又は積層を用いることができる。
フォトダイオード304に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
トランジスタ300として、実施の形態1又は実施の形態2で一例を示したトランジスタを用いることができる。水素、水分、水酸基又は水素化物(水素化合物ともいう)などの不純物を酸化物半導体層より意図的に排除し、高純度化された酸化物層を含むトランジスタは、光照射によるトランジスタの電気的特性変動が抑制されており、電気的に安定である。
よって、イメージセンサ機能を有する半導体装置のような、光が照射される利用法であっても半導体装置の特性は安定しており、信頼性の高い半導体装置を提供することができる。
(実施の形態5)
本発明により開示される表示装置は、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例について説明する。
図13(A)は電子書籍(E−bookともいう)であり、筐体402、表示部404、操作キー406、太陽電池408、充放電制御回路410を有することができる。図13(A)に示した電子書籍は、様々な情報(静止画、動画、テキスト画像など)を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有することができる。なお。図13(A)では充放電制御回路410の一例としてバッテリー412、DCDCコンバータ(以下、コンバータと略記)414を有する構成について示している。実施の形態1乃至3のいずれかで示した半導体装置を表示部404に適用することにより、信頼性の高い電子書籍とすることができる。
図13(A)に示す構成とすることにより、表示部404として半透過型、又は反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想され、太陽電池408による発電、及びバッテリー412での充電を効率よく行うことができ、好適である。なお太陽電池408は、筐体402の空きスペース(表面や裏面)に適宜設けることができるため、効率的なバッテリー412の充電を行う構成とすることができるため好適である。なおバッテリー412としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
図13(A)に示す充放電制御回路410の構成、及び動作について図13(B)にブロック図を示し説明する。図13(B)には、太陽電池408、バッテリー412、コンバータ414、コンバータ416、スイッチSW1乃至SW3、表示部404について示しており、バッテリー412、コンバータ414、コンバータ416、スイッチSW1乃至SW3が充放電制御回路410に対応する箇所となる。
まず外光により太陽電池408により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー412を充電するための電圧となるようコンバータ414で昇圧または降圧がなされる。そして、表示部404の動作に太陽電池408からの電力が用いられる際にはスイッチSW1をオンにし、コンバータ416で表示部404に必要な電圧に昇圧または降圧をすることとなる。また、表示部404での表示を行わない際には、SW1をオフにし、SW2をオンにしてバッテリー412の充電を行う構成とすればよい。
次いで外光により太陽電池408により発電がされない場合の動作の例について説明する。バッテリー412に蓄電された電力は、スイッチSW3をオンにすることでコンバータ416により昇圧または降圧がなされる。そして、表示部404の動作にバッテリー412からの電力が用いられることとなる。
なお太陽電池408については、充電手段の一例として示したが、他の手段によるバッテリー412の充電を行う構成であってもよい。また他の充電手段を組み合わせて行う構成としてもよい。
図14(A)は、ノート型のパーソナルコンピュータであり、本体420、筐体422、表示部424、キーボード426などによって構成されている。実施の形態1乃至3のいずれかで示した半導体装置を表示部424に適用することにより、信頼性の高いノート型のパーソナルコンピュータとすることができる。
図14(B)は、携帯情報端末(PDA)であり、本体428には表示部432と、外部インターフェイス436と、操作ボタン434等が設けられている。また操作用の付属品としてスタイラス430がある。実施の形態1乃至4のいずれかで示した半導体装置を表示部432に適用することにより、より信頼性の高い携帯情報端末(PDA)とすることができる。
図14(C)は、電子書籍の一例を示している。例えば、電子書籍438は、筐体440および筐体442の2つの筐体で構成されている。筐体440および筐体442は、軸部450により一体とされており、該軸部450を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体440には表示部446が組み込まれ、筐体442には表示部448が組み込まれている。表示部446および表示部448は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部(図14(C)では表示部446)に文章を表示し、左側の表示部(図14(C)では表示部448)に画像を表示することができる。実施の形態1乃至3のいずれかで示した半導体装置を表示部446、表示部448に適用することにより、信頼性の高い電子書籍438とすることができる。
図14(C)では、筐体440に操作部などを備えた例を示している。例えば、筐体440において、電源452、操作キー454、スピーカ456などを備えている。操作キー454により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子(イヤホン端子、USB端子など)、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍438は、電子辞書としての機能を持たせた構成としてもよい。
電子書籍438は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図14(D)は、携帯電話であり、筐体463及び筐体458の二つの筐体で構成されている。筐体458には、表示パネル460、スピーカー462、マイクロフォン464、ポインティングデバイス468、カメラ用レンズ470、外部接続端子472などを備えている。また、筐体463には、携帯型情報端末の充電を行う太陽電池セル474、外部メモリスロット476などを備えている。また、アンテナは筐体458内部に内蔵されている。実施の形態1乃至3のいずれかで示した半導体装置を表示パネル460に適用することにより、信頼性の高い携帯電話とすることができる。
表示パネル460はタッチパネルを備えており、図14(D)には映像表示されている複数の操作キー466を点線で示している。なお、太陽電池セル474で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル460は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル460と同一面上にカメラ用レンズ470を備えているため、テレビ電話が可能である。スピーカー462及びマイクロフォン464は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体463と筐体458は、スライドし、図14(D)のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子472はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット476に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図14(E)は、デジタルビデオカメラであり、本体478、表示部(A)488、接眼部480、操作スイッチ482、表示部(B)484、バッテリー486などによって構成されている。実施の形態1乃至3のいずれかで示した半導体装置を表示部(A)488、表示部(B)484に適用することにより、信頼性の高いデジタルビデオカメラとすることができる。
図14(F)は、テレビジョン装置の一例を示している。テレビジョン装置490は、筐体492に表示部494が組み込まれている。表示部494により、映像を表示することが可能である。また、ここでは、スタンド496により筐体492を支持した構成を示している。実施の形態1乃至3のいずれかで示した半導体装置を表示部494に適用することにより、信頼性の高いテレビジョン装置490とすることができる。
テレビジョン装置490の操作は、筐体492が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置490は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

Claims (5)

  1. ゲート電極と、ゲート絶縁層と、酸化物半導体層と、を有するトランジスタを有し、
    前記トランジスタは、前記酸化物半導体層の少なくとも一部の領域に350nmの波長又は400nm以上410nm以下の波長の光を1×1013個/cm・secのフォトン数で90秒間照射したときに、前記光の照射中のしきい値電圧の変動量の絶対値が0.65V以下であるという電気特性を有する半導体装置の作製方法であって、
    窒素又は希ガスを導入した加熱処理装置において、前記酸化物半導体層に対して第1の加熱処理を行い、
    前記第1の加熱処理後に、前記加熱処理装置に酸素ガス又はNOガスを導入することを特徴とする半導体装置の作製方法。
  2. ゲート電極と、ゲート絶縁層と、酸化物半導体層と、を有するトランジスタを有し、
    前記トランジスタは、前記酸化物半導体層の少なくとも一部の領域に350nmの波長又は400nm以上410nm以下の波長の光を10μW/cmの強度で90秒間照射したときに、前記光の照射中のしきい値電圧の変動量の絶対値が0.65V以下であるという電気特性を有する半導体装置の作製方法であって、
    窒素又は希ガスを導入した加熱処理装置において、前記酸化物半導体層に対して第1の加熱処理を行い、
    前記第1の加熱処理後に、前記加熱処理装置に酸素ガス又はNOガスを導入することを特徴とする半導体装置の作製方法。
  3. 請求項又は請求項において、
    前記酸化物半導体層の少なくとも一部と接する絶縁層を形成し、
    前記酸化物半導体層の一部と前記絶縁層とが接した状態で、不活性ガス雰囲気下又は酸素ガス雰囲気下で第2の加熱処理を行うことを特徴とする半導体装置の作製方法。
  4. 請求項乃至請求項のいずれか一項において、
    前記窒素又は希ガスの純度は6N以上であり、
    前記酸素ガス又はNOガスの純度は6N以上であることを特徴とする半導体装置の作製方法。
  5. 請求項乃至請求項のいずれか一項において、
    前記酸化物半導体層は、キャリア濃度が1×1014/cm未満である領域を有することを特徴とする半導体装置の作製方法。
JP2011031654A 2010-02-19 2011-02-17 半導体装置の作製方法 Active JP5779362B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011031654A JP5779362B2 (ja) 2010-02-19 2011-02-17 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010035469 2010-02-19
JP2010035469 2010-02-19
JP2011031654A JP5779362B2 (ja) 2010-02-19 2011-02-17 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015088314A Division JP6053207B2 (ja) 2010-02-19 2015-04-23 半導体装置

Publications (3)

Publication Number Publication Date
JP2011192977A JP2011192977A (ja) 2011-09-29
JP2011192977A5 JP2011192977A5 (ja) 2014-03-27
JP5779362B2 true JP5779362B2 (ja) 2015-09-16

Family

ID=44475756

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2011031654A Active JP5779362B2 (ja) 2010-02-19 2011-02-17 半導体装置の作製方法
JP2015088314A Active JP6053207B2 (ja) 2010-02-19 2015-04-23 半導体装置
JP2016229746A Active JP6231648B2 (ja) 2010-02-19 2016-11-28 半導体装置
JP2017023767A Active JP6178531B2 (ja) 2010-02-19 2017-02-13 トランジスタ及びトランジスタの作製方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2015088314A Active JP6053207B2 (ja) 2010-02-19 2015-04-23 半導体装置
JP2016229746A Active JP6231648B2 (ja) 2010-02-19 2016-11-28 半導体装置
JP2017023767A Active JP6178531B2 (ja) 2010-02-19 2017-02-13 トランジスタ及びトランジスタの作製方法

Country Status (5)

Country Link
US (2) US9082858B2 (ja)
JP (4) JP5779362B2 (ja)
KR (3) KR20190102090A (ja)
TW (2) TWI570939B (ja)
WO (1) WO2011102203A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190102090A (ko) * 2010-02-19 2019-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
TW201314782A (zh) * 2011-09-23 2013-04-01 Hon Hai Prec Ind Co Ltd 薄膜電晶體的製造方法
US8829514B2 (en) 2011-12-14 2014-09-09 E Ink Holdings Inc. Thin film transistor and method for manufacturing the same
TWI478353B (zh) * 2011-12-14 2015-03-21 E Ink Holdings Inc 薄膜電晶體及其製造方法
KR101893992B1 (ko) * 2011-12-15 2018-08-31 삼성코닝어드밴스드글라스 유한회사 5성분계 물질로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2013190882A1 (ja) * 2012-06-19 2013-12-27 シャープ株式会社 金属酸化物トランジスタ
KR20240138123A (ko) 2012-07-20 2024-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US9312392B2 (en) 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW202339281A (zh) 2013-10-10 2023-10-01 日商半導體能源研究所股份有限公司 液晶顯示裝置
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
KR102159684B1 (ko) * 2014-02-17 2020-09-25 삼성디스플레이 주식회사 박막 트랜지스터
TWI669761B (zh) 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
KR102284754B1 (ko) * 2014-10-27 2021-08-03 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
KR102374755B1 (ko) * 2017-09-27 2022-03-15 엘지디스플레이 주식회사 터치 구조물을 포함하는 디스플레이 장치
CN110596974B (zh) * 2018-06-12 2022-04-15 夏普株式会社 显示面板和显示装置
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
CN111816667B (zh) * 2020-07-24 2023-10-31 合肥京东方显示技术有限公司 薄膜晶体管结构、移位寄存器、栅极驱动电路及显示基板
US12009432B2 (en) 2021-03-05 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8333917D0 (en) 1983-12-20 1984-02-01 Genetics Int Inc Carboranes in electron transfer electrodes
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5480820A (en) 1993-03-29 1996-01-02 Motorola, Inc. Method of making a vertically formed neuron transistor having a floating gate and a control gate and a method of formation
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US7242449B1 (en) 1999-07-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and integral image recognition/display apparatus
JP4651785B2 (ja) 1999-07-23 2011-03-16 株式会社半導体エネルギー研究所 表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP2006165530A (ja) 2004-11-10 2006-06-22 Canon Inc センサ及び非平面撮像装置
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
US20090090914A1 (en) 2005-11-18 2009-04-09 Koki Yano Semiconductor thin film, method for producing the same, and thin film transistor
KR101214205B1 (ko) * 2005-12-02 2012-12-21 재단법인서울대학교산학협력재단 표시 장치 및 그 구동 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ZnO 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
WO2009081677A1 (ja) 2007-12-25 2009-07-02 Idemitsu Kosan Co., Ltd. 酸化スズ-酸化マグネシウム系スパッタリングターゲット及び透明半導体膜
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5305731B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
JP5305730B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
JP2009295908A (ja) 2008-06-09 2009-12-17 Mitsubishi Electric Corp フォトセンサ、及びその製造方法
JP5511157B2 (ja) * 2008-07-03 2014-06-04 キヤノン株式会社 発光表示装置
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
TWI622175B (zh) * 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2011055637A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Touch panel and driving method of touch panel
JP5653611B2 (ja) * 2009-12-09 2015-01-14 富士フイルム株式会社 放射線センサおよび放射線画像撮影装置
KR20190102090A (ko) * 2010-02-19 2019-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
KR101906974B1 (ko) * 2011-04-25 2018-10-12 삼성전자주식회사 광센싱 장치 및 그 구동 방법
KR102166272B1 (ko) * 2013-05-23 2020-10-16 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
JP6178531B2 (ja) 2017-08-09
US20110204368A1 (en) 2011-08-25
KR20190102090A (ko) 2019-09-02
US20150123123A1 (en) 2015-05-07
TW201214711A (en) 2012-04-01
KR101906151B1 (ko) 2018-10-11
JP6231648B2 (ja) 2017-11-15
JP2015181172A (ja) 2015-10-15
TW201613108A (en) 2016-04-01
US9082858B2 (en) 2015-07-14
US9564534B2 (en) 2017-02-07
WO2011102203A1 (en) 2011-08-25
JP6053207B2 (ja) 2016-12-27
KR20180110212A (ko) 2018-10-08
TWI570939B (zh) 2017-02-11
JP2017085115A (ja) 2017-05-18
JP2017135389A (ja) 2017-08-03
TWI518914B (zh) 2016-01-21
JP2011192977A (ja) 2011-09-29
KR20120138770A (ko) 2012-12-26

Similar Documents

Publication Publication Date Title
JP6178531B2 (ja) トランジスタ及びトランジスタの作製方法
JP6445203B2 (ja) 半導体装置
JP6846549B2 (ja) 半導体装置の作製方法
JP6595067B2 (ja) 表示装置の作製方法
JP7013559B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150423

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150713

R150 Certificate of patent or registration of utility model

Ref document number: 5779362

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250