JP6173340B2 - バス上の複数のデータ線を介してデータを送るシステムおよび方法 - Google Patents
バス上の複数のデータ線を介してデータを送るシステムおよび方法 Download PDFInfo
- Publication number
- JP6173340B2 JP6173340B2 JP2014547498A JP2014547498A JP6173340B2 JP 6173340 B2 JP6173340 B2 JP 6173340B2 JP 2014547498 A JP2014547498 A JP 2014547498A JP 2014547498 A JP2014547498 A JP 2014547498A JP 6173340 B2 JP6173340 B2 JP 6173340B2
- Authority
- JP
- Japan
- Prior art keywords
- slimbus
- data
- data line
- component
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/70—Admission control; Resource allocation
- H04L47/72—Admission control; Resource allocation using reservation actions during connection setup
- H04L47/726—Reserving resources in multiple paths to be used simultaneously
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Bus Control (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Description
本出願は、参照によりその内容が本明細書に組み込まれている、「SYSTEM AND METHOD OF SENDING DATA VIA A PLURALITY OF DATA LINES ON A BUS」と題する、2011年12月16日に出願した米国仮特許出願第61/576,840号、および、「SYSTEM AND METHOD OF SENDING DATA VIA A PLURALITY OF DATA LINES ON A BUS」と題する、2012年12月13日に出願した米国非仮特許出願第13/714,140号の優先権を主張するものである。
102 ホスト
104 SLIMbus構成要素
106 SLIMbus構成要素
108 構成要素
110 SLIMbusデータ線
112 SLIMbusデータ線
114 SLIMbusクロック線
200 システム
216 ポートデュプリケータ
218 SLIMbusデータ線
220 ギア選択論理
222 ギア
224 ギア
300 システム
302 ポート
304 データポート
306 メッセージチャネル
308 スイッチ選択信号
308' スイッチ選択信号
310 マルチプレクサ
310' マルチプレクサ
312 マルチプレクサ
312' マルチプレクサ
314 メッセージポート
316 マルチプレクサ
318 フレーム層
320 パッド
322 パッド
323 入来データ
324 発信データ
326 入来SLIMbusデータ
328 入来SLIMbusデータ
330 発信SLIMbusデータ
332 発信SLIMbusデータ
400 システム
401 チップ
402 チップ
404 システムレベルデバイス論理
406 システムレベルデバイス論理
408 メモリアクセス層
410 SLIMbusデバイス層
412 トランスポートプロトコル層
414 フレーム層
414' フレーム層
416 物理層
420a パイプ
420b パイプ
420c パイプ
424a FIFOバッファ
424b FIFOバッファ
424c FIFOバッファ
426a ポート
426b ポート
426c ポート
428 送信
428' 送信
430 受信
430' 受信
500 システム
502 デバイス
504 デバイス
506 デバイス
508 デバイス
510 マスタ
512 ポート
514 ポート
516 ポート
518 フレーマ
520 ポート
522 ポート
524 ポート
526 フレーマ
528 ポート
530 ポート
532 フレーマ
534 ポート
536 ポート
538 フレーマ
550 構成レジスタ
604 スケジューリング図
700 システム
701 チップ
702 チップ
704 システムレベルデバイス論理
704c バッファ
704d バッファ
708 メモリアクセス層
710 SLIMbusデバイス層
712 トランスポートプロトコル層
714 フレーマ
714' フレーム層
716 物理層
720a パイプ
720b パイプ
720c パイプ
720d パイプ
724a バッファ
724b FIFOバッファ
724c FIFOバッファ
724d FIFOバッファ
726a ポート
726b ポート
726c ポート
728 送信
728' 送信
730 受信
730' 受信
800 スケジューリング図
802 スケジューリング図
804 スケジューリング図
806 タイムスロット
808 SLIMbusデータ線
808 タイムスロット
810 タイムスロット
812 タイムスロット
814 タイムスロット
816 タイムスロット
826 タイムスロット
828 タイムスロット
830 タイムスロット
832 タイムスロット
834 タイムスロット
836 タイムスロット
1000 デバイス
1022 システムオンチップデバイス
1026 ディスプレイコントローラ
1028 ディスプレイ
1030 入力デバイス
1032 メモリ
1034 コーデック
1036 スピーカ
1038 マイクロホン
1040 ワイヤレスコントローラ
1042 ワイヤレスアンテナ
1044 電源
1072 センサ
1074 SLIMbus構成要素
Claims (15)
- 第1のシリアル低電力チップ間メディアバス,SLIMbus,構成要素(104)から第2のSLIMbus構成要素(106)にデータを複数のSLIMbusデータ線を介して送るステップであって、前記データは複数のSLIMbusデータ線(110, 112)のうちの少なくとも第1のSLIMbusデータ線(110)を介して送られる、送るステップを含み、
前記複数のデータ線の各SLIMbusデータ線が、クロック周波数に関連付けられ、
前記送るステップが、前記各SLIMbusデータ線に関連付けられた前記クロック周波数を変更するステップを含み、
前記各SLIMbusデータ線が、別個のメッセージングおよびフレーミング構成に応答する、方法。 - 前記複数のSLIMbusデータ線(110, 112)のうちの複数のSLIMbusデータ線を介して並列に前記データを送るべきか、または、前記複数のSLIMbusデータ線(110, 112)のうちの単一のSLIMbusデータ線を介して直列に前記データを送るべきかを判定するステップをさらに含む、請求項1に記載の方法。
- 前記第1のSLIMbusデータ線(110)の第1のクロック周波数を、前記複数のSLIMbusデータ線(110, 112)のうちの第2のSLIMbusデータ線(112)の第2のクロック周波数とは無関係に変更するステップをさらに含み、前記第1のSLIMbusデータ線(110)の前記第1のクロック周波数は、前記第1のSLIMbusデータ線(110)と関連付けられている対応するギアを変化させることによって変更される、請求項1に記載の方法。
- 前記複数のSLIMbusデータ線(110, 112)のうちの1つまたは複数の特定のSLIMbusデータ線を前記データを送るために選択するステップをさらに含み、前記選択はスイッチ選択信号(308)に少なくとも部分的に基づく、請求項1に記載の方法。
- 前記第1のSLIMbusデータ線(110)は第1の帯域幅をサポートし、前記複数のSLIMbusデータ線(110, 112)のうちの第2のSLIMbusデータ線(112)は第2の帯域幅をサポートし、前記第2の帯域幅は前記第1の帯域幅以上である、請求項1に記載の方法。
- 前記方法は、前記第1のSLIMbus構成要素(104)から前記複数のSLIMbusデータ線(110, 112)のうちの前記第1のSLIMbusデータ線(110)または第2のSLIMbusデータ線(112)を介して前記第2のSLIMbus構成要素(106)に第2のデータを送るステップをさらに含み、前記複数のSLIMbusデータ線(110, 112)の各々は、別個のメッセージングおよびフレーミング構成に応答する、請求項1に記載の方法。
- 前記データおよび前記第2のデータは、共通のクロックサイクルの間、異なるクロックサイクルの間、または重なり合ったクロックサイクルの間に、単一の双方向ポート(512)を介して送られる、請求項6に記載の方法。
- 前記第1のSLIMbus構成要素(104)が、前記複数のSLIMbusデータ線(110, 112)を含むバス構成に適応しているか否かを判定するステップと、
1つまたは複数のパケットを、前記判定に少なくとも部分的に基づいて前記複数のSLIMbusデータ線(110, 112)のうちの1つまたは複数を介して前記第1のSLIMbus構成要素(104)に送信するためにスケジューリングするステップと
を含む、請求項1から7のいずれか一項に記載の方法。 - 少なくとも第1のSLIMbusデータ線(110)を含む複数のシリアル低電力チップ間メディアバス,SLIMbus,データ線(110, 112)を介して第2のSLIMbus構成要素(106)にデータを送るように構成されている第1のSLIMbus構成要素(104)を備え、
前記複数のデータ線の各SLIMbusデータ線が、クロック周波数に関連付けられ、
前記第1のSLIMbus構成要素(104)が、前記各SLIMbusデータ線に関連付けられた前記クロック周波数を変更し、
前記各SLIMbusデータ線が、別個のメッセージングおよびフレーミング構成に応答する、装置。 - 前記第1のSLIMbus構成要素(104)に、および前記複数のSLIMbusデータ線(110, 112)に結合されているポートデュプリケータ(216)をさらに備える、請求項9に記載の装置。
- 前記ポートデュプリケータ(216)は、前記データを送るときに前記複数のSLIMbusデータ線(110, 112)のうちのいずれの1つまたは複数のSLIMbusデータ線を利用すべきかを選択的に判定するように構成され、前記判定は、前記データおよび前記第2のSLIMbus構成要素(106)のうちの少なくとも一方が単一SLIMbusデータ線SLIMbus構成に適応しているかに少なくとも部分的に基づく、請求項10に記載の装置。
- 前記第1のSLIMbus構成要素(104)は、前記第2のSLIMbus構成要素(106)から前記複数のSLIMbusデータ線(110, 112)のうちの第2のSLIMbusデータ線(112)を介して第2のデータを受信するようにさらに構成されており、前記第1のSLIMbus構成要素(104)の単一の双方向ポート(726c)を介して前記データが送られ、前記第2のデータが受信される、請求項10に記載の装置。
- 前記第1のSLIMbusデータ線(110)と関連付けられている第1のクロック周波数は、前記複数のSLIMbusデータ線(110, 112)のうちの第2のSLIMbusデータ線(112)と関連付けられている第2のクロック周波数に等しいか、または前記第2のクロック周波数とは異なり、前記第1のクロック周波数と前記第2のクロック周波数が等しいとき、前記第1のクロック周波数と前記第2のクロック周波数は前記第1のSLIMbus構成要素(104)の第1のギア(222)に応答し、前記第1のクロック周波数と前記第2のクロック周波数が異なるとき、前記第1のクロック周波数は前記第1のSLIMbus構成要素(104)の第1のギア(222)に応答するとともに、前記第2のクロック周波数は前記第1のSLIMbus構成要素(104)の第2のギア(224)に応答する、請求項9に記載の装置。
- 前記第1のSLIMbus構成要素(104)が、前記複数のSLIMbusデータ線(110, 112)を含むバス構成に適応しているか否かを判定するための手段と、
1つまたは複数のパケットを、前記判定に少なくとも部分的に基づいて前記複数のSLIMbusデータ線(110, 112)のうちの1つまたは複数を介して前記第1のSLIMbus構成要素(104)に送信するためにスケジューリングするための手段と
をさらに備える、請求項9に記載の装置。 - プロセッサによって実行されると、前記プロセッサに、
第1のシリアル低電力チップ間メディアバス,SLIMbus,構成要素(104)から第2のSLIMbus構成要素(106)にデータを複数のSLIMbusデータ線を介して送らせる動作命令であって、前記データは複数のSLIMbusデータ線(110, 112)のうちの少なくとも第1のSLIMbusデータ線(110)を介して送られる、動作命令を含み、
前記複数のデータ線の各SLIMbusデータ線が、クロック周波数に関連付けられ、
前記動作命令が、前記プロセッサに、前記各SLIMbusデータ線に関連付けられた前記クロック周波数を変更させる動作命令を含み、
前記各SLIMbusデータ線が、別個のメッセージングおよびフレーミング構成に応答する、コンピュータ可読記憶媒体。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161576840P | 2011-12-16 | 2011-12-16 | |
US61/576,840 | 2011-12-16 | ||
US13/714,140 US9929972B2 (en) | 2011-12-16 | 2012-12-13 | System and method of sending data via a plurality of data lines on a bus |
US13/714,140 | 2012-12-13 | ||
PCT/US2012/069800 WO2013090752A1 (en) | 2011-12-16 | 2012-12-14 | System and method of sending data via a plurality of data lines on a bus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015506042A JP2015506042A (ja) | 2015-02-26 |
JP2015506042A5 JP2015506042A5 (ja) | 2016-01-21 |
JP6173340B2 true JP6173340B2 (ja) | 2017-08-02 |
Family
ID=48610089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014547498A Expired - Fee Related JP6173340B2 (ja) | 2011-12-16 | 2012-12-14 | バス上の複数のデータ線を介してデータを送るシステムおよび方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9929972B2 (ja) |
EP (1) | EP2791810B1 (ja) |
JP (1) | JP6173340B2 (ja) |
KR (1) | KR20140113632A (ja) |
CN (1) | CN103975317B (ja) |
IN (1) | IN2014MN00902A (ja) |
WO (1) | WO2013090752A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8966302B2 (en) * | 2010-06-23 | 2015-02-24 | Broadcom Corporation | Method for power management of data buses in electronic devices |
US9904652B2 (en) * | 2013-11-14 | 2018-02-27 | Qualcomm Incorporated | System and method of sending data via additional secondary data lines on a bus |
US10509761B2 (en) * | 2013-11-14 | 2019-12-17 | Qualcomm Incorporated | System and method of sending data via additional secondary data lines on a bus |
CN105306380B (zh) * | 2014-07-17 | 2018-08-17 | 炬芯(珠海)科技有限公司 | 数据传输方法及其装置和应用 |
US20160062729A1 (en) * | 2014-09-03 | 2016-03-03 | Qualcomm Incorporated | Multi-channel audio communication in a serial low-power inter-chip media bus (slimbus) system |
US20160142454A1 (en) * | 2014-11-14 | 2016-05-19 | Qualcomm Incorporated | Multi-channel audio alignment schemes |
US20160142455A1 (en) * | 2014-11-14 | 2016-05-19 | Qualcomm Incorporated | Multi-channel audio alignment schemes |
US9841940B2 (en) | 2015-06-05 | 2017-12-12 | Qualcomm Incorporated | Power reduction through clock management |
WO2017052659A1 (en) | 2015-09-25 | 2017-03-30 | Intel Corporation | Microelectronic package communication using radio interfaces connected through wiring |
CN107643994B (zh) * | 2016-07-20 | 2021-11-30 | 中兴通讯股份有限公司 | 终端、终端外设、信号发送及接收方法、数据传输系统 |
US20180285292A1 (en) * | 2017-03-28 | 2018-10-04 | Qualcomm Incorporated | System and method of sending data via additional secondary data lines on a bus |
CN110287138A (zh) * | 2019-06-12 | 2019-09-27 | 京微齐力(北京)科技有限公司 | 一种集成fpga和mipi的电路装置及装置中信号传输方法 |
CN110825344A (zh) * | 2019-11-12 | 2020-02-21 | 天津飞腾信息技术有限公司 | 一种异步数据传输方法和结构 |
CN111324568A (zh) * | 2020-02-20 | 2020-06-23 | 深圳震有科技股份有限公司 | 一种多数据mdio总线 |
Family Cites Families (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE756377A (fr) * | 1969-09-19 | 1971-03-01 | Burroughs Corp | Commande de lignes de communication de donnees |
US3766531A (en) * | 1972-03-13 | 1973-10-16 | Honeywell Inf Systems | Communication line multiplexing apparatus having a main memory and an input/output memory |
CH584488A5 (ja) * | 1975-05-05 | 1977-01-31 | Ibm | |
US4547880A (en) * | 1983-05-13 | 1985-10-15 | Able Computer | Communication control apparatus for digital devices |
US5008880A (en) * | 1988-03-14 | 1991-04-16 | Sharp Kabushiki Kaisha | Data transmission apparatus |
JPH06103898B2 (ja) | 1991-05-27 | 1994-12-14 | メガソフト株式会社 | シリアル伝送のための機能を利用したパラレル伝送方法 |
AU6172694A (en) * | 1993-02-09 | 1994-08-29 | Dsc Communications Corporation | High-speed packet bus |
JP3071976B2 (ja) * | 1993-03-29 | 2000-07-31 | 株式会社日立製作所 | 通信システムのバス型クロック供給方式 |
US5557614A (en) * | 1993-12-22 | 1996-09-17 | Vlsi Technology, Inc. | Method and apparatus for framing data in a digital transmission line |
US5815692A (en) * | 1995-12-15 | 1998-09-29 | National Semiconductor Corporation | Distributed clock generator |
DE69731074T2 (de) * | 1997-04-30 | 2005-10-06 | Hewlett-Packard Development Co., L.P., Houston | Anordnung und Verfahren zur Übertragung von Daten über eine Vielzahl von Kanälen |
US6079024A (en) * | 1997-10-20 | 2000-06-20 | Sun Microsystems, Inc. | Bus interface unit having selectively enabled buffers |
US6275498B1 (en) | 1998-03-19 | 2001-08-14 | 3Com Corporation | Extended PHY addressing |
US6101567A (en) * | 1998-06-03 | 2000-08-08 | Lucent Technologies Inc. | Parallel backplane physical layer interface with scalable data bandwidth |
KR100264866B1 (ko) * | 1998-07-13 | 2000-09-01 | 윤종용 | 다수의 트렁크 기능을 지원하는 디지털 트렁크회로 |
JP2000173173A (ja) | 1998-12-04 | 2000-06-23 | Victor Co Of Japan Ltd | 伝送方法、送信装置及び受信装置 |
JP3465227B2 (ja) | 2000-01-26 | 2003-11-10 | 日本電気エンジニアリング株式会社 | 電話端末装置 |
US6606675B1 (en) * | 2000-07-20 | 2003-08-12 | Rambus, Inc. | Clock synchronization in systems with multi-channel high-speed bus subsystems |
SE516758C2 (sv) * | 2000-12-22 | 2002-02-26 | Ericsson Telefon Ab L M | Digitalt bussystem |
US7305008B2 (en) * | 2001-03-14 | 2007-12-04 | Siemens Communications, Inc. | Parallel bus LAN |
US7277973B2 (en) | 2001-07-25 | 2007-10-02 | Sony Corporation | Interface apparatus |
US20030158990A1 (en) * | 2001-12-11 | 2003-08-21 | Allen Gregory M. | Method and apparatus of disabling the pull-up on a USB type of data line |
KR100454126B1 (ko) | 2002-01-15 | 2004-10-26 | 삼성전자주식회사 | 분리된 클록 라인을 구비한 정보 처리 시스템 |
US7337344B2 (en) * | 2003-01-31 | 2008-02-26 | Point Grey Research Inc. | Methods and apparatus for synchronizing devices on different serial data buses |
US7188263B1 (en) * | 2003-05-07 | 2007-03-06 | Nvidia Corporation | Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one |
US7136953B1 (en) * | 2003-05-07 | 2006-11-14 | Nvidia Corporation | Apparatus, system, and method for bus link width optimization |
US7469311B1 (en) * | 2003-05-07 | 2008-12-23 | Nvidia Corporation | Asymmetrical bus |
US6973519B1 (en) * | 2003-06-03 | 2005-12-06 | Lexar Media, Inc. | Card identification compatibility |
US20040252800A1 (en) * | 2003-06-13 | 2004-12-16 | Kishore Kota | Multi-channel line interface unit with on-chip clock management |
DE10344818B4 (de) * | 2003-09-27 | 2008-08-14 | Qimonda Ag | Vorrichtung zum Kalibrieren der relativen Phase zweier Empfangssignale eines Speicherbausteins |
US7158536B2 (en) | 2004-01-28 | 2007-01-02 | Rambus Inc. | Adaptive-allocation of I/O bandwidth using a configurable interconnect topology |
TWI233736B (en) * | 2004-03-09 | 2005-06-01 | Benq Corp | Data rate adjustment device and system thereof |
US7197591B2 (en) * | 2004-06-30 | 2007-03-27 | Intel Corporation | Dynamic lane, voltage and frequency adjustment for serial interconnect |
US7864906B2 (en) | 2004-12-13 | 2011-01-04 | Apexone Microelectronics Ltd. | System and method for clock signal synchronization |
US7627069B2 (en) * | 2005-01-27 | 2009-12-01 | Rambus Inc. | Digital transmit phase trimming |
US7245552B2 (en) * | 2005-06-22 | 2007-07-17 | Infineon Technologies Ag | Parallel data path architecture |
CN101317167B (zh) * | 2005-11-29 | 2010-06-16 | Nxp股份有限公司 | 总线站以及保持总线站同步的系统和方法 |
KR100805836B1 (ko) * | 2006-07-26 | 2008-02-21 | 삼성전자주식회사 | 버스 폭 설정 장치, 디스플레이 장치 그리고 버스 폭 설정방법 |
JP5205819B2 (ja) * | 2007-06-06 | 2013-06-05 | 日本電気株式会社 | 通信システムおよびそのパケットスケジューリング方法ならびに送信ノード |
US7949817B1 (en) * | 2007-07-31 | 2011-05-24 | Marvell International Ltd. | Adaptive bus profiler |
US20090063889A1 (en) * | 2007-09-05 | 2009-03-05 | Faisal Dada | Aligning data on parallel transmission lines |
JP5227408B2 (ja) * | 2007-09-14 | 2013-07-03 | セムテック コーポレイション | 高速シリアライザ、関連部品、システム、及び方法 |
US7809869B2 (en) * | 2007-12-20 | 2010-10-05 | International Business Machines Corporation | Throttling a point-to-point, serial input/output expansion subsystem within a computing system |
US8103918B2 (en) * | 2008-03-25 | 2012-01-24 | Arm Limited | Clock control during self-test of multi port memory |
US8661173B2 (en) | 2008-03-31 | 2014-02-25 | Intel Corporation | USB data striping |
US8341303B2 (en) | 2008-06-30 | 2012-12-25 | Intel Corporation | Asymmetrical universal serial bus communications |
US20100005212A1 (en) * | 2008-07-01 | 2010-01-07 | International Business Machines Corporation | Providing a variable frame format protocol in a cascade interconnected memory system |
WO2010026446A1 (en) * | 2008-09-04 | 2010-03-11 | Freescale Semiconductor, Inc. | Method and apparatus for transmitting data |
US8495310B2 (en) * | 2008-09-22 | 2013-07-23 | Qimonda Ag | Method and system including plural memory controllers and a memory access control bus for accessing a memory device |
US20100191995A1 (en) | 2009-01-26 | 2010-07-29 | Koby Levy | In-Band Sleep Protocol for Embedded Bus |
JP5333753B2 (ja) * | 2009-04-07 | 2013-11-06 | Nltテクノロジー株式会社 | 液晶表示装置及び信号処理方法 |
US8621128B2 (en) * | 2009-12-04 | 2013-12-31 | St-Ericsson Sa | Methods and systems for reliable link startup |
US9355051B2 (en) * | 2010-09-10 | 2016-05-31 | Cypress Semiconductor Corporation | Apparatus, method, and manufacture for using a read preamble to optimize data capture |
US8762760B2 (en) * | 2010-09-14 | 2014-06-24 | Xilinx, Inc. | Method and apparatus for adaptive power control in a multi-lane communication channel |
JP5598220B2 (ja) * | 2010-09-30 | 2014-10-01 | ソニー株式会社 | 送信装置、送信方法、受信装置、受信方法および送受信システム |
US8681839B2 (en) * | 2010-10-27 | 2014-03-25 | International Business Machines Corporation | Calibration of multiple parallel data communications lines for high skew conditions |
JP5290473B2 (ja) * | 2010-11-19 | 2013-09-18 | シャープ株式会社 | データ転送回路、データ転送方法、表示装置、ホスト側装置、および電子機器 |
US8745455B2 (en) * | 2010-11-23 | 2014-06-03 | Intel Corporation | Providing an on-die logic analyzer (ODLA) having reduced communications |
US9043634B2 (en) | 2011-04-29 | 2015-05-26 | Qualcomm Incorporated | Methods, systems, apparatuses, and computer-readable media for waking a SLIMbus without toggle signal |
US9065674B2 (en) | 2011-04-29 | 2015-06-23 | Qualcomm Incorporated | Multiple slimbus controllers for slimbus components |
US9736548B2 (en) * | 2011-06-08 | 2017-08-15 | Qualcomm Incorporated | Multipath rate adaptation |
-
2012
- 2012-12-13 US US13/714,140 patent/US9929972B2/en not_active Expired - Fee Related
- 2012-12-14 KR KR1020147013180A patent/KR20140113632A/ko active IP Right Grant
- 2012-12-14 JP JP2014547498A patent/JP6173340B2/ja not_active Expired - Fee Related
- 2012-12-14 IN IN902MUN2014 patent/IN2014MN00902A/en unknown
- 2012-12-14 EP EP12812774.3A patent/EP2791810B1/en not_active Not-in-force
- 2012-12-14 CN CN201280059260.5A patent/CN103975317B/zh not_active Expired - Fee Related
- 2012-12-14 WO PCT/US2012/069800 patent/WO2013090752A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US9929972B2 (en) | 2018-03-27 |
WO2013090752A1 (en) | 2013-06-20 |
IN2014MN00902A (ja) | 2015-04-17 |
KR20140113632A (ko) | 2014-09-24 |
EP2791810A1 (en) | 2014-10-22 |
JP2015506042A (ja) | 2015-02-26 |
EP2791810B1 (en) | 2016-11-16 |
CN103975317B (zh) | 2017-06-20 |
CN103975317A (zh) | 2014-08-06 |
US20130156044A1 (en) | 2013-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6173340B2 (ja) | バス上の複数のデータ線を介してデータを送るシステムおよび方法 | |
US10642778B2 (en) | Slave master-write/read datagram payload extension | |
US10467154B2 (en) | Multi-port multi-sideband-GPIO consolidation technique over a multi-drop serial bus | |
JP2019508915A (ja) | メッセージングおよび入出力転送インターフェースのための最適レイテンシパケタイザ有限ステートマシン | |
KR20160084408A (ko) | 버스 상에서 추가적인 세컨더리 데이터 라인들을 통하여 데이터를 전송하는 시스템 및 방법 | |
WO2022121199A1 (zh) | Qspi控制器,图像处理器及闪存访问方法 | |
TW201841530A (zh) | 經由匯流排上的額外副資料線來發送資料的系統和方法 | |
JP4368795B2 (ja) | プロセッサ間で通信を行うための改良プロセッサ間通信システム | |
US20100272162A1 (en) | Synchronous serial programmable interface | |
TW201633164A (zh) | 多通道is傳輸控制系統及方法 | |
EP3323051A1 (en) | Spi interface with less-than-8-bit bytes and variable packet size | |
US8171186B1 (en) | On-chip interconnect fabric | |
CN104461979A (zh) | 基于环形总线的多核片上通信网络实现方法 | |
CN104021097A (zh) | 数据传输方法、装置及直接存储器存取 | |
US10733121B2 (en) | Latency optimized I3C virtual GPIO with configurable operating mode and device skip | |
CN104598406A (zh) | 扩展功能单元及计算设备扩展系统和扩展方法 | |
JP2013527541A (ja) | デイジーチェーン接続されたデバイスのための高速インターフェイス | |
CN204496486U (zh) | 扩展功能单元及计算设备扩展系统 | |
US8599886B2 (en) | Methods and apparatus for reducing transfer qualifier signaling on a two-channel bus | |
KR101345437B1 (ko) | 칩들간의 통신을 위한 인터페이스 장치 및 방법 | |
JP2007028603A (ja) | Pcm型インターフェース | |
KR20050103102A (ko) | 매스터 모드만을 갖는 에스피아이 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151120 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6173340 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |