CN103975317B - 经由总线上的多条数据线来发送数据的系统和方法 - Google Patents

经由总线上的多条数据线来发送数据的系统和方法 Download PDF

Info

Publication number
CN103975317B
CN103975317B CN201280059260.5A CN201280059260A CN103975317B CN 103975317 B CN103975317 B CN 103975317B CN 201280059260 A CN201280059260 A CN 201280059260A CN 103975317 B CN103975317 B CN 103975317B
Authority
CN
China
Prior art keywords
slimbus
data
data wires
wires
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280059260.5A
Other languages
English (en)
Other versions
CN103975317A (zh
Inventor
H·G·格鲁伯
M·哈里哈兰
J·阿西欧
S·莫汉
A·巴拉托斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103975317A publication Critical patent/CN103975317A/zh
Application granted granted Critical
Publication of CN103975317B publication Critical patent/CN103975317B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/70—Admission control; Resource allocation
    • H04L47/72—Admission control; Resource allocation using reservation actions during connection setup
    • H04L47/726—Reserving resources in multiple paths to be used simultaneously
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol

Abstract

一种方法包括从第一串行低功率芯片间媒体总线(SLIMbus)组件向第二SLIMbus组件发送数据。该方法还包括经由多条SLIMbus数据线中的至少第一SLIMbus数据线发送该数据。

Description

经由总线上的多条数据线来发送数据的系统和方法
相关申请的交叉引用
本申请要求于2011年12月16日提交的题为“SYSTEM AND METHOD OF SENDINGDATA VIA A PLURALITY OF DATA LINES ON A BUS(经由总线上的多条数据线来发送数据的系统和方法)”的美国临时专利申请No.61/576,840、以及于2012年12月13日提交的题为“SYSTEM AND METHOD OF SENDING DATA VIA A PLURALITY OF DATA LINES ON A BUS(经由总线上的多条数据线来发送数据的系统和方法)”的美国非临时专利申请No.13/714,140的优先权，这些申请的内容整体通过援引纳入于此。
发明领域
本公开一般涉及数据传输总线。
相关技术描述
技术进步已导致越来越小且越来越强大的计算设备。例如，当前存在各种各样的便携式个人计算设备，包括较小、轻量且易于由用户携带的无线计算设备，诸如便携式无线电话、个人数字助理(PDA)以及寻呼设备。更具体地，便携式无线电话(诸如蜂窝电话和网际协议(IP)电话)可通过无线网络来传达语音和数据分组。此外，许多此类无线电话包括被结合于此的其他类型的设备。例如，无线电话还可包括数码相机、数码摄像机、数字记录器以及音频文件播放器。当无线电话包括此类组件时，这些组件可经由共用总线来彼此通信。
例如，串行低功率芯片间媒体总线(SLIMbus)标准是非常适合在便携式计算设备(诸如移动电话)中应用的通信总线标准。根据SLIMbus标准，各组件由单条SLIMbus数据线和单条时钟线来连接。然而，单条SLIMbus数据线可提供有限的带宽和吞吐量，从而导致没有能力发送和接收要求较大带宽和吞吐量的数据(例如，专业音频数据和非音频数据，诸如视频数据)。
概述
所公开的技术可增大SLIMbus通信总线上的SLIMbus数据线的数量，并且可导致增大的带宽和吞吐量以及经由SLIMbus通信总线来发送和接收专业音频数据和非音频数据(诸如，视频数据)的能力。本公开进一步描述了复制现有端口的系统和方法，其可为SLIMbus通信总线上的数量增加的SLIMbus数据线提供连接。每条SLIMbus数据线可与独立的时钟频率相关联，时钟频率可响应于SLIMbus数据线的对应档位指派。
在特定实施例中，一种方法包括从第一串行低功率芯片间媒体总线(SLIMbus)组件向第二SLIMbus组件发送数据。该方法还包括经由多条SLIMbus数据线中的至少第一SLIMbus数据线发送该数据。例如，该方法可包括经由第一SLIMbus数据线且经由该多条SLIMbus数据线中的第二SLIMbus数据线发送数据。在替换实施例中，可使用两条以上SLIMbus数据线。
在另一特定实施例中，一种装置包括第一串行低功率芯片间媒体总线(SLIMbus)组件，其配置成经由多条SLIMbus数据线中的至少第一SLIMbus数据线向第二SLIMbus组件发送数据。例如，第一SLIMbus组件可经由第一SLIMbus数据线且经由这多条SLIMbus数据线中的第二SLIMbus数据线向第二SLIMbus组件发送数据。在替换实施例中，可使用两条以上SLIMbus数据线。
在另一特定实施例中，一种非瞬态计算机可读存储介质包括操作指令，这些操作指令在由处理器执行时使所述处理器确定SLIMbus组件是否与包括多条SLIMbus数据线的总线配置兼容。
在另一特定实施例中，一种系统包括第一SLIMbus组件、处理器、和存储指令的存储器，这些指令能由处理器执行以确定第一SLIMbus组件是否与包括多条SLIMbus数据线的总线配置兼容。这些指令还可由处理器执行以至少部分地基于该确定来调度一个或多个分组以供经由这多条SLIMbus数据线中的一者或多者传送给第一SLIMbus组件。
至少一个所公开的实施例提供的特定优点包括：创建了SLIMbus通信总线上的多条SLIMbus数据线以增大SLIMbus通信总线的可用带宽和吞吐量，这可导致发送和接收要求较大带宽和吞吐量的数据文件(例如，专业音频数据和非音频数据)的能力。
本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括下述章节：附图简述、详细描述以及权利要求。
附图简述
图1是解说在两个串行低功率芯片间媒体总线(SLIMbus)组件之间包括多条SLIMbus数据线的系统的特定实施例的框图；
图2是解说在两个SLIMbus组件之间包括多条SLIMbus数据线的系统的另一特定实施例的框图；
图3是解说向端口提供多SLIMbus数据线接口以启用经由多条SLIMbus数据线的数据传输的系统的特定实施例的图示；
图4是解说在两个SLIMbus组件之间包括多条SLIMbus数据线的系统的另一特定实施例的图示；
图5是解说包括具有双线能力的SLIMbus组件和具有单线能力的SLIMbus组件两者的系统的特定实施例的图示；
图6是解说在图5的系统处的配置的特定实施例的图示；
图7是解说包括具有双线能力的SLIMbus组件和具有单线能力的SLIMbus组件两者的系统的特定实施例的另一图示；
图8描绘了解说图5的系统处的调度的特定实施例的调度图示；
图9是解说经由多条SLIMbus数据线中的至少一条SLIMbus数据线发送数据的方法的特定实施例的流程图；以及
图10是解说内含有在两个SLIMbus组件之间包括多条SLIMbus数据线的系统的电子设备的特定实施例的图示。
详细描述
图1是解说在两个SLIMbus组件104、106之间包括多条SLIMbus数据线110、112的系统100的特定实施例的框图。如本文进一步描述的，使用多条SLIMbus数据线可增大包括SLIMbus数据线110、112和SLIMbus时钟线114的SLIMbus通信总线上的带宽和吞吐量。
系统100可包括耦合至第一SLIMbus组件104的主机102。第一SLIMbus组件104可经由多条SLIMbus数据线110、112且经由SLIMbus时钟线114耦合至第二SLIMbus组件106。在图1的实施例中，这多条SLIMbus数据线110、112包括第一SLIMbus数据线110和第二SLIMbus数据线112。第二SLIMbus组件106可耦合至第三组件108。在特定实施例中，第三组件108可以是SLIMbus组件或非SLIMbus设备。
在特定实施例中，主机102可包括处理器，诸如数字信号处理器(DSP)、中央处理单元(CPU)、图形处理单元(GPU)、微处理器、或其任何组合。主机102可包括移动站调制解调器(MSM)、移动数据调制解调器(MDM)、射频收发机(RTR)、应用处理器(APQ)、或其任何组合。
在特定解说性实施例中，第一SLIMbus数据线110可支持第一带宽，且第二SLIMbus数据线112可支持第二带宽。作为解说性非限定示例，第一带宽可以是28兆比特每秒(Mbps)，且第二带宽可以是28Mbps或更大。在此示例中，基于第二SLIMbus数据线112和第一SLIMbus数据线110以不同速率进行时钟计时，第二SLIMbus数据线112可具有比第一SLIMbus数据线110更大的带宽，如本文进一步描述的。
在特定解说性实施例中，这多条SLIMbus数据线110、112中的每一者可以是双向数据线。例如，第一SLIMbus数据线110可以是双向数据线，且第二SLIMbus数据线112可以是双向数据线。如本文所使用的，双向数据线可以是能够在两个相反方向上发送数据的数据线。此外，这多条SLIMbus数据线110、112中的每一者可被用于传送与不同功率级吞吐量相关联的数据。例如，第一SLIMbus数据线110可被用于低功率话务，而第二SLIMbus数据线112可被用于较高功率话务。
在操作期间，可从第一SLIMbus组件104向第二SLIMbus组件106发送数据。如本文所使用的，数据可包括音频数据、非音频数据、脉冲编码调制(PCM)音频数据、索尼飞利浦数字接口(SPDIF)数据、高清音频(HAD)数据、专业音频数据(即，192kHz、24位，如杜比环绕声(Dolby Surround)5.1/7.1、以及某些罗兰(Roland)音乐系统中所使用的)，或其任何组合。第一SLIMbus组件104可在这多条SLIMbus数据线110、112中选定的一条或多条特定SLIMbus数据线上发送数据。例如，可经由第一SLIMbus数据线110、第二SLIMbus数据线112、或其任何组合来发送数据。
替换地或附加地，可在这多条SLIMbus数据线110、112中选定的一条或多条特定SLIMbus数据线上从第二SLIMbus组件106向第一SLIMbus组件104发送数据。例如，可经由第一SLIMbus数据线110、第二SLIMbus数据线112、或其任何组合来发送数据。
在解说性实施例中，第一SLIMbus组件104可经由多条SLIMbus数据线并行地发送数据，或者可经由单条SLIMbus数据线串行地发送数据。数据是并行还是串行地发送可取决于诸如以下因素：数据大小、至少一条SLIMbus数据线的时钟频率、数据与SLIMbus数据传输协议的兼容性、或其任何组合。例如，第一SLIMbus组件104可经由第一SLIMbus数据线110且经由第二SLIMbus数据线112并行地发送数据。为了进行解说，数据可被分成两个部分，并且这些部分可经由SLIMbus数据线110和112并发地、或基本并发地被传送。一旦收到，该数据可被交织和/或级联。替换地，第一SLIMbus组件104可经由第一SLIMbus数据线110串行地发送数据，或者可经由第二SLIMbus数据线112串行地发送数据。为了进行解说，数据可被分成两个部分，并且这些部分可要么经由第一SLIMbus数据线110要么经由第二SLIMbus数据线112依次被传送。数据可根据SLIMbus数据传输协议、其他时分传输协议、或非时分传输协议来发送。
在特定实施例中，第一SLIMbus组件104可被配置成与单SLIMbus数据线配置兼容(例如，旧式后向兼容配置)。例如，第一SLIMbus组件104可被配置成仅经由第一SLIMbus数据线110向第二SLIMbus组件106发送数据。如将在图2和图3中描述的，端口复制器可向第一SLIMbus组件104提供多SLIMbus数据线接口以使得第一组件104能与支持使用该多条SLIMbus数据线110、112的通信的配置兼容。添加端口复制器可将多条SLIMbus数据线110、112整合到系统100而不违背与移动产业处理器接口(MIPI)SLIMbus规范相关联的标准。
在特定实施例中，第二SLIMbus组件106也可被配置成与单SLIMbus数据线配置兼容。例如，第二SLIMbus组件106可被配置成仅经由第一SLIMbus数据线110从第一组件104接收数据。如将在图2和图3中描述的，端口复制器可向第二SLIMbus组件106提供多SLIMbus数据线接口以使得第二组件106能与支持使用多条SLIMbus数据线110、112的通信的配置兼容。
在特定实施例中，第三设备108可被配置成与支持这多条SLIMbus数据线110、112的配置兼容，如本文所描述的。例如，第三设备108可被配置成经由多条SLIMbus数据线110、112从第一组件104接收数据。发送给第三设备108的数据可根据非SLIMbus协议(例如，非时分协议或除了SLIMbus数据传输协议以外的时分协议)来传送。
在特定实施例中，这多条SLIMbus数据线110、112中的每条SLIMbus数据线可对应于不同的SLIMbus组件。例如，第一和第二组件104、106可被配置成经由第一SLIMbus数据线110和SLIMbus时钟线114来接收和传送数据。另外，第三和第四SLIMbus组件(未示出)可被配置成经由第二SLIMbus数据线112和SLIMbus时钟线114来接收和传送数据。因此，相同的SLIMbus时钟线114可以控制各自使用单独的SLIMbus数据线的不同组件或组件集之间的数据传递的定时和速率。
将领会，配置成与单条SLIMbus数据线和单条SLIMbus时钟线兼容的旧式SLIMbus设备可与这多条SLIMbus数据线110、112连接。另外，配置成与多条SLIMbus数据线兼容的设备可与旧式设备共存于系统100中。将领会，多条SLIMbus数据线110、112可导致带宽和吞吐量增大。此外，该带宽和吞吐量增大可用与通过重复SLIMbus组件(其可占用比附加数据线大得多的管芯面积)来尝试增大带宽的SLIMbus系统相比而言相对很少的管芯尺寸增大来达成。图1的系统100由此可支持SLIMbus组件之间的高带宽数据传输(例如，发送和接收专业音频数据和非音频数据的能力)。
图2是解说在两个SLIMbus组件104、106之间包括多条SLIMbus数据线110、112的系统200的另一特定实施例的框图。与图1形成对比，图2解说了至少三条SLIMbus数据线(例如，“N”条SLIMbus数据线，包括第N SLIMbus数据线218)。
系统200可包括耦合至第一SLIMbus组件104的主机102。第一SLIMbus组件104可耦合至端口复制器216。端口复制器216可经由这多条SLIMbus数据线110、112和218且经由SLIMbus时钟线114耦合至第二SLIMbus组件106(或耦合至第二SLIMbus组件106的对应端口复制器)。第二SLIMbus组件106可耦合至第三组件108。
第一SLIMbus组件104可包括档位选择逻辑220。在特定解说性实施例中，档位选择逻辑220可被配置成以多个档位(包括第一档位222和第二档位224)来对这多条数据线110、112和218中的每一者进行时钟计时。在特定实施例中，档位选择逻辑220可选择十个档位中的任一档位，其中每个档位对应于不同的时钟频率(例如，系统200的“原生”时钟频率的倍数或商数)。例如，下移一个档位可使时钟频率减半，而上移一个档位可使时钟频率加倍。档位选择逻辑220可被配置成独立于第二SLIMbus数据线112的第二时钟频率、且独立于第NSLIMbus数据线218的第N时钟频率地来更改第一SLIMbus数据线110的第一时钟频率。
在特定解说性实施例中，第一SLIMbus数据线110的第一时钟频率可通过改变与第一SLIMbus数据线110相关联的对应档位来更改(即，增大2的幂倍或减小到2的幂分之一)。例如，第一SLIMbus数据线110的第一时钟频率可通过将与第一SLIMbus数据线110相关联的对应档位从第一档位222改变为第二档位224来增大。替换地，第一SLIMbus数据线110的第一时钟频率可通过将与第一SLIMbus数据线110相关联的对应档位从第二档位224改变为第一档位222来减小。
第二SLIMbus数据线112的第二时钟频率可通过改变与第二SLIMbus数据线112相关联的对应档位来更改(即，增大2的幂倍或减小到2的幂分之一)。例如，第二SLIMbus数据线112的第二时钟频率可通过将与第二SLIMbus数据线112相关联的对应档位从第一档位222改变为第二档位224来增大。替换地，第二SLIMbus数据线112的第二时钟频率可通过将与第二SLIMbus数据线112相关联的对应档位从第二档位224改变为第一档位222来减小。
各种SLIMbus数据线110、112、218可以按相同档位来进行时钟计时或者可以按不同档位来进行时钟计时。在特定实施例中，第一SLIMbus数据线110的第一时钟频率可等于第二SLIMbus数据线112的第二时钟频率。例如，第一时钟频率和第二时钟频率两者可响应于第一档位222。替换地，第一SLIMbus数据线110的第一时钟频率可不同于第二SLIMbus数据线112的第二时钟频率。例如，第一时钟频率可响应于第一SLIMbus组件104的第一档位222，而第二时钟频率可响应于第一SLIMbus组件104的第二档位224。在特定实施例中，SLIMbus数据线110、112、218可根据相继的档位方案(例如，以档位X、档位X+1和档位X+2)来进行时钟计时。
端口复制器216可被配置成向与经由单条SLIMbus数据线的数据传输兼容的端口提供多SLIMbus数据线接口以启用经由多条SLIMbus数据线110、112、218的数据传输。例如，端口复制器216可被配置成提供兼容多条SLIMbus数据线110、112、218的接口以与原本只兼容于经由第一SLIMbus数据线110发送和接收数据的旧式端口通信。
在操作期间，端口复制器216可被配置成选择性地确定在发送数据时要利用这多条SLIMbus数据线110、112、218中的这一条或多条SLIMbus数据线中的哪一者。例如，端口复制器216可选择性地确定要经由第一SLIMbus数据线110、经由第二SLIMbus数据线112、经由第N SLIMbus数据线218、或其任何组合来发送数据。
在特定解说性实施例中，关于在数据传输期间要使用多少及哪些SLIMbus数据线的确定可以至少部分地基于数据与SLIMbus数据传输协议的兼容性、接收方SLIMbus组件106与SLIMbus数据传输协议的兼容性、或其任何组合。例如，第一SLIMbus组件104和第二SLIMbus组件106可被配置成兼容于单SLIMbus数据线配置和与SLIMbus数据传输协议兼容的数据，而第三设备108可被配置成兼容于多种传输协议和配置(例如，SLIMbus数据传输协议、支持多条SLIMbus数据线上的数据传输的配置、与SLIMbus数据传输协议不兼容的数据、与SLIMbus数据传输协议兼容的数据、或其任何组合)。
在特定解说性实施例中，第二SLIMbus数据线112和第N SLIMbus数据线218可被配置成传输所有类型的数据，而第一SLIMbus数据线110可被配置成仅传输与SLIMbus数据传输协议兼容的数据。例如，如果数据要被发送给第三设备108，则端口复制器216可选择性地确定要经由第二SLIMbus数据线112、第N SLIMbus数据线218、或其任何组合来发送数据。替换地，如果与SLIMbus数据传输协议兼容的数据要被发送给第二SLIMbus组件106，则端口复制器216可选择性地确定要经由第一SLIMbus数据线110、第二SLIMbus数据线112、第NSLIMbus数据线218、或其任何组合来发送数据。组件可经由编程或控制消息被编程为检查单条SLIMbus数据线或多条SLIMbus数据线上的数据，如图3中所描述。多条数据线110、112、218可并发地传送与SLIMbus协议兼容的数据以及与SLIMbus协议不兼容的数据。
应注意，在某些类型的数据的情形中，使用两条或三条SLIMbus数据线可以简化调度。例如，16位音频数据可被划分成跨两条SLIMbus数据线同时传送的两个8位音频流。作为另一示例，24位音频数据可被划分成跨三条SLIMbus数据线同时传送的三个8位音频流。相比于调度16位或24位音频帧，调度8位音频帧的传输可以是相对简单的。此外，当使用多条SLIMbus数据线时，相关联的SLIMbus时钟线可按较低频率来进行时钟计时，这可以减少功耗。
将领会，旧式SLIMbus组件可经由端口复制器216与多条SLIMbus数据线110、112、218连接，从而旧式SLIMbus组件和其他组件可共存于系统中。将进一步领会，端口复制器216可使得能合并附加SLIMbus数据线而无需重复SLIMbus组件和基础设施，而重复SLIMbus组件和基础设施会要求增加的管脚数。还将领会，从管理(例如，更改)多条SLIMbus数据线110、112、218中的每条SLIMbus数据线的档位中可得到改善的功率管理。
图3是解说可操作用于向端口提供多SLIMbus数据线接口以启用经由多条SLIMbus数据线的数据传输的系统300的特定实施例的图示。系统300可包括耦合至端口302的第一SLIMbus组件104。
在特定解说性实施例中，第一SLIMbus组件104可包括档位选择逻辑220。档位选择逻辑220可包括第一档位222和第二档位224。档位选择逻辑220可被配置成更改传入数据323、传出数据324、第一SLIMbus数据线110、第二SLIMbus数据线112、或其任何组合的时钟频率。替换地或附加地，档位选择逻辑220可被配置成更改(例如，经由第一焊盘320接收的)第一传入SLIMbus数据326的时钟频率、(例如，经由第二焊盘322接收的)第二传入SLIMbus数据328的时钟频率、(例如，要经由第一焊盘320发送的)第一传出SLIMbus数据330的时钟频率、(例如，要经由第二焊盘322发送的)第二传出SLIMbus数据332的时钟频率、或其任何组合。
在特定解说性实施例中，端口302可包括数据端口304。数据端口304的输入可包括传入数据323，且数据端口304的输出可包括传出数据324。端口304还可包括消息通道306。第一SLIMbus组件104可将端口302用作接口以经由至少一条SLIMbus数据线与第二SLIMbus组件106连接。
在特定解说性实施例中，系统300还可包括第一复用器310。第一复用器310可分别从第一焊盘320和第二焊盘322接收第一传入SLIMbus数据326和第二传入SLIMbus数据328作为输入。第一复用器310还可接收切换选择信号308作为输入。在特定实施例中，切换选择信号308可经由SLIMbus组件104或与之关联的处理器(例如，主机102)所执行的软件来控制。在特定实施例中，切换选择信号308可具有基于将并行地经由多条SLIMbus数据线还是经由单条SLIMbus数据线来发送和/或接收数据的值。第一复用器310可将传入数据323输出到数据端口304。
在特定解说性实施例中，系统300还可包括第二复用器312。第二复用器312可接收来自数据端口304的传出数据324并接收切换选择信号308作为输入。第二复用器312可分别向第一焊盘320和第二焊盘322输出第一传出SLIMbus数据330和第二传出SLIMbus数据332。
切换选择信号308可指示要经由第一SLIMbus数据线110传送与SLIMbus数据传输协议兼容的数据(即，第一传入SLIMbus数据326和第一传出SLIMbus数据330)或要经由第二SLIMbus数据线112传送与SLIMbus数据传输协议兼容的数据(即，第二传入SLIMbus数据328和第二传出SLIMbus数据332)。替换地，切换选择信号308可指示要经由第二SLIMbus数据线112传送与SLIMbus数据传输协议不兼容的数据。
第一复用器310可与至数据端口304的传入数据323相关联，而第二复用器312可与来自数据端口304的传出数据相关联。端口复制器(例如，图2的端口复制器216)可被配置成向与经由单条SLIMbus数据线的数据传输兼容的端口提供多SLIMbus数据线接口以启用经由多条SLIMbus数据线110、112、218的数据传输。
例如，数据端口304可与经由单条SLIMbus数据线的数据传输兼容。为了进行解说，数据端口304可兼容于仅经由第一SLIMbus数据线110来发送和接收数据。在特定实施例中，第一复用器310和第二复用器312可提供一接口以启用经由第一SLIMbus数据线110的数据传输(即，第一传入SLIMbus数据326和第一传出SLIMbus数据330)、经由第二SLIMbus数据线112的数据传输(即，第二传入SLIMbus数据328和第二传出SLIMbus数据332)、或其任何组合。
第一SLIMbus数据线110可支持SLIMbus数据传输协议，而第二SLIMbus数据线112可支持SLIMbus数据传输协议、非SLIMbus数据传输协议、或其任何组合。例如，与SLIMbus数据传输协议兼容的传入数据323和传出数据324可被路由至第一焊盘320、第二焊盘322、或其任何组合。与SLIMbus数据传输协议不兼容的传入数据323和传出数据324可仅被路由至第二焊盘322。
第一SLIMbus组件104和第二SLIMbus组件106可被配置成与单SLIMbus数据线SLIMbus配置兼容，而第三设备108可被配置成与单SLIMbus数据线SLIMbus配置和多SLIMbus数据线SLIMbus配置兼容。在该特定解说性实施例中，如果要向第三设备108发送数据，则该数据可被路由至第二焊盘322。替换地，如果要向第二SLIMbus组件106发送数据，则该数据可被路由至第一焊盘320、第二焊盘322、或其任何组合。由此，SLIMbus组件可被配置成监视一条数据线或多条数据线。配置SLIMbus组件的特定示例进一步参照图5-6来描述。只具有一个数据管脚的旧式组件可被编程为监视一条数据线。具有多个数据管脚的非旧式组件可动态地在监视一条数据线(例如，当不需要增大的带宽/吞吐量时)或多条数据线(例如，在高带宽/吞吐量应用期间)之间切换。
在特定解说性实施例中，系统300还可包括消息端口314。消息端口314可从端口302的消息通道306接收输入。消息端口314还可从第三复用器316接收输入。消息端口314可向第四复用器318发送输出。消息端口314可被配置成控制多条SLIMbus数据线110、112、218的带宽。消息端口314可被配置成提醒这多条SLIMbus数据线110、112、218中的每一者从第一SLIMbus组件104向第二SLIMbus组件106传送数据。
消息端口314可对消息利用与数据端口304相同的单焊盘或多焊盘配置。在特定实施例中，消息端口314可被用于发送和接收配置消息(例如，由用户定义的消息)，如进一步参照图5-6描述的。
将领会，向与经由单条SLIMbus数据线的数据传输兼容的端口提供多SLIMbus数据线接口可允许单SLIMbus数据线SLIMbus配置系统能利用这多条SLIMbus数据线而无需复制SLIMbus组件。这可导致包括旧式SLIMbus组件的系统中有更高的灵活性和可伸缩性。
图4是解说在两个SLIMbus组件104、106之间包括多条SLIMbus数据线110、112的系统400的另一特定实施例的图示。
系统400可包括第一芯片401和第二芯片402。在特定实施例中，每个芯片401和402可对应于特定设备，诸如处理器、编码器/解码器(CODEC)、输入设备、输出设备等。第一芯片401可包括第一SLIMbus组件104和系统级器件逻辑404。在特定实施例中，图1的主机102可包括图4的系统级器件逻辑404。第二芯片402可包括第二SLIMbus组件106和第二系统级器件逻辑406。第一SLIMbus组件104可经由多条SLIMbus数据线110、112和SLIMbus时钟线114耦合至第二SLIMbus组件106。
在特定实施例中，第一SLIMbus组件104可包括直接存储器访问层408、SLIMbus器件层410、传输协议层412、帧层414、和物理层416。直接存储器访问层408可包括第一有限状态机(FSM)418、第一管道420a、第二管道420b、和第N管道420c。在特定实施例中，这些管道可被配置为传送消息(例如，数据消息和/或由用户定义的配置消息)的消息通道，如进一步参照图5描述的。
SLIMbus器件层410可以是通用器件层、接口器件层、组帧器器件层、管理器器件层、或其任何组合。在特定实施例中，SLIMbus器件层410可包括第二有限状态机(FSM)422、第一先进先出(FIFO)缓冲器424a、第二FIFO缓冲器424b、第N FIFO缓冲器424c、第一端口(端口0)426a、第二端口(端口1)426b、和第N端口(端口J)426c。每个端口可连接至对应的FIFO缓冲器。例如，第一端口426a可连接至第一FIFO缓冲器424a，第二端口426b可连接至第二FIFO缓冲器424b，以及第N端口426c可连接至第N FIFO缓冲器424c。
在一些替换实施例中，每个端口可耦合至两个FIFO缓冲器，这可启用每个个体端口的双向数据传递能力。例如，第一端口426a可连接至第一FIFO缓冲器424a和第二FIFO缓冲器424b。另外，端口可支持异步连接，从而导致系统400中有更多端口可用。将领会，使用双FIFO端口可有效地使系统中的可用端口的总数加倍，因为单对端口可用于两个设备之间的双向通信，而非使用一对专用上行链路端口和一对专用下行链路端口。
帧层414可生成切换选择信号308并且可包括第一复用器310和第二复用器312。第一复用器310可与传送428数据相关联，而第二复用器312可与接收430数据相关联。切换选择信号308可致使第一复用器310经由第一SLIMbus数据线110、第二SLIMbus数据线112、或其任何组合向第二SLIMbus组件106的帧层414’的第四复用器310’传送数据。第四复用器310’可基于来自第二SLIMbus组件106的帧层414’的第二切换选择信号308’的信号而接收传入数据。替换地，切换选择信号308可致使第二复用器310经由第一SLIMbus数据线110、第二SLIMbus数据线112、或其任何组合从第二SLIMbus组件106的帧层414’的第三复用器312’接收数据。第三复用器312’可基于来自第二切换选择信号308’的信号而传送传出数据。第三复用器312’可与传送428’数据相关联，而第四复用器310’可与接收430’数据相关联。第二芯片402也可包括传输协议层、通用器件层、DMA层、和系统级器件逻辑，如图所示。
在替换实施例中，帧层414可包括单个复用器。为了进行解说，第一SLIMbus组件104可包括两个帧层，每个帧层包括单个复用器。在另一特定实施例中，传输协议层412可包括第一复用器310和第二复用器312，并且可使用附加SLIMbus时钟线。然而，由于SLIMbus时钟线可消耗比SLIMbus数据线多的功率(例如，总功率的60-70％)，因此可避免涉及多条SLIMbus时钟线的实现以节省功率。
图5是解说包括具有双数据线能力的SLIMbus组件和具有单数据线能力的SLIMbus组件两者的系统500的特定实施例的图示。
每个具有双数据线能力或具有单数据线能力的SLIMbus组件可以是设备的一部分或连接至设备。例如，在图5中，系统500包括具有双数据线能力的第一设备502、具有双数据线能力的第二设备504、具有双数据线能力的第三设备506、以及具有单数据线能力的第四设备508(例如，旧式设备)。
在特定实施例中，第一设备502(指定为设备A)可以是应用处理器。第一设备502可包括主控器510、第一端口(端口0)512、第二端口(端口1)514、和第三端口(端口2)516。第一设备502还可包括组帧器518。在解说性实施例中，组帧器518可对应于图4的帧层414。
在特定实施例中，第二设备504(指定为设备B)可以是音频CODEC。第二设备504可包括第一端口(端口0)520、第二端口(端口1)522、和第三端口(端口2)524。第二设备504还可包括组帧器526。在解说性实施例中，组帧器526可对应于图4的帧层414。
在特定实施例中，第三设备506(指定为设备C)可以是数据调制解调器。第三设备506包括第一端口(端口0)528和第二端口(端口1)530。第三设备506还可包括组帧器532。在解说性实施例中，组帧器532可对应于图4的帧层414。
在特定实施例中，第四设备508(指定为设备D)可以是第三方旧式设备(例如，由第三方制造的不知晓涉及设备之间的多个数据线连接的SLIMbus配置的可能性的设备)。例如，第四设备508可以是输入或输出设备，诸如扬声器或话筒。第四设备508可包括第一端口(端口0)534和第二端口(端口1)536。第四设备508还可包括组帧器538。在解说性实施例中，组帧器538可如参照图4的帧层414所描述的那样起作用。
在操作期间，管理器可基于确定设备502-508中的每个设备的SLIMbus组件是具有单数据线能力还是多(例如，双)数据线能力来配置系统500。在特定实施例中，管理器可被实现为硬件、软件(例如，在处理器处执行，诸如当第一设备502是应用处理器时在第一设备502处执行)、固件、或其任何组合。管理器可在枚举过程期间确定SLIMbus组件的配置(即，SLIMbus数据线能力)。例如，在枚举期间，管理器可确定第一设备502、第二设备504、和第三设备506包括具有双数据线能力的SLIMbus组件，而第四设备508包括具有单数据线能力的SLIMbus组件。
在特定实施例中，管理器可通过查询系统中的每个SLIMbus组件或设备中的一个或多个配置寄存器550、552、554、556来确定每个SLIMbus组件的能力，其中配置寄存器550、552、554、556存储能力信息。在特定实施例中，能力信息可由设备制造商设置并且一旦被设置就不可修改。
替换地，每个SLIMbus组件的能力可经由高级操作系统(HLOS)之间的通信来确定。例如，与特定设备相关联的HLOS可包括配置文件并与每个设备交换能力位。替换地，HLOS可使用查找表和/或查询配置数据库以获得能力信息。
在另一特定实施例中，每个SLIMbus组件的能力可通过经由消息通道的专用消息接发(例如，从消息端口(诸如图3的消息端口314)传送的专用消息接发)来确定。为了进行解说，一个或多个由用户定义的消息可在SLIMbus组件之间传送，其中由用户定义的消息包括指示SLIMbus组件是否具有单数据线和/或双数据线能力(即，每个SLIMbus组件的配置)的数据。
在确定了系统500中各个SLIMbus组件的能力之后，系统500可被配置成(例如，被编程为)根据特定总线配置来操作。图5的系统500的总线配置和操作的特定示例进一步参照图6来描述。
图6是解说在图5的系统500的操作期间的配置的特定实施例的图示600。例如，表602解说了特定总线配置(例如，图5中的每个设备502-508的端口配置)。在图6的实施例中，表602的行表示源端口，且表602的列表示目的地端口。
例如，如表602中(以及由图5中的端口到端口弧线)所解说的，可建立从设备A端口0到设备B端口0的双数据线连接。即，当从设备A的第一端口512向设备B的第一端口520发送数据时，可经由第一SLIMbus数据线110和第二SLIMbus数据线112两者来传送数据。类似地，可建立从设备B端口1到设备A端口1、以及从设备B端口1到设备C端口0的双数据线连接。然而，如以上参照图5所描述的，设备D仅包括具有单数据线能力的SLIMbus组件。因此，涉及设备D的连接可以是单数据线连接。例如，如表602中所解说的，可建立从设备B端口2到设备D端口0、以及从设备D端口1到设备C端口1的单数据线连接。
在向每个SLIMbus组件传送配置/编程消息之后，可向每个SLIMbus组件传送“RECONFIG_NOW(重配置_现在)”消息。响应于接收到“RECONFIG_NOW”消息，每个SLIMbus组件可在恰适的帧边界处开始根据先前传送的配置/编程消息进行操作。“RECONFIG_NOW”消息可由此同步各SLIMbus组件的配置/编程。调度数据以经由一条或多条SLIMbus数据线进行传输的示例进一步参照图8来描述。
将领会，在同一帧期间在多条SLIMbus数据线110、112上传送数据的能力可允许SLIMbus时钟线114的时钟速度降低。将进一步领会，降低SLIMbus时钟线114的速度可导致减少的功耗。由图6表示的总线配置可由此导致图5的系统500处有增大的吞吐量和减少的功耗。
图7是解说在两个SLIMbus组件104、106之间包括多条SLIMbus数据线110、112的系统700的另一特定实施例的图示。
系统700可包括第一芯片701和第二芯片702。在特定实施例中，每个芯片701和702可对应于特定设备，诸如处理器、编码器/解码器(CODEC)、输入设备、输出设备等。第一芯片701可包括第一SLIMbus组件104和系统级器件逻辑704。系统级器件逻辑704可包括第一缓冲器(缓冲器0)704a、第二缓冲器(缓冲器1)704b、第三缓冲器(缓冲器J TX)704c、以及第四缓冲器(缓冲器J RX)704d。在特定实施例中，图1的主机102可包括图7的系统级器件逻辑704。第二芯片702可包括第二SLIMbus组件106和第二系统级器件逻辑。第一SLIMbus组件104可经由多条SLIMbus数据线110、112和SLIMbus时钟线114耦合至第二SLIMbus组件106。
在特定实施例中，第一SLIMbus组件104可包括直接存储器访问(DMA)层708、SLIMbus器件层710、传输协议层712、帧层714、和物理层716。直接存储器访问层708可包括第一有限状态机(FSM)718、第一管道720a、第二管道720b、第三管道720c、和第四管道720d。如关于图4-5所解释的，这些管道可被配置为传送和接收消息(例如，数据消息和/或由用户定义的配置消息)的消息通道。
SLIMbus器件层710可以是通用器件层、接口器件层、组帧器器件层、管理器器件层、或其任何组合。在特定实施例中，SLIMbus器件层710可包括第二有限状态机(FSM)722、第一先进先出(FIFO)缓冲器724a、第二FIFO缓冲器724b、第三FIFO缓冲器724c、第四FIFO缓冲器724d、第一端口(端口0)726a、第二端口(端口1)726b、和第三端口(端口J)726c。这些端口可配置为单向端口或双向端口。在特定实施例中，第一端口726a和第二端口726b可对应于图4的第一端口426a和第二端口426b(即，单向端口)。然而，第三端口726c可以是双向端口。例如，第三端口726c可耦合至两个FIFO缓冲器(即，第三和第四FIFO缓冲器724c、724d)和两个管道(即，第三和第四管道720c、720d)。将第三端口726c耦合至第三和第四FIFO缓冲器724c、724d可启用第三端口726c的双向数据传递能力。例如，第三端口726c可被配置成支持经由第三管道720c和第三FIFO缓冲器724c从第三缓冲器704c传送传出数据的传输路径。另外，第三端口726c可被配置成支持经由第四FIFO724d和第四管道720d向第四缓冲器704d提供传入数据的接收路径。由此，第三端口726c可启用经由单个端口的同时数据接收和传送。例如，在共用总线循环中，传出数据可经由第一SLIMbus数据线110被传送，且传入数据可经由第二SLIMbus数据线112被接收。
帧层714可生成切换选择信号308并且可包括第一复用器310和第二复用器312。第一复用器310可与传送728数据相关联，而第二复用器312可与接收730数据相关联。切换选择信号308可致使第一复用器310经由第一SLIMbus数据线110、第二SLIMbus数据线112、或其任何组合向第二SLIMbus组件106的帧层714’的第四复用器310’传送数据。第四复用器310’可基于来自第二SLIMbus组件106的帧层714’的第二切换选择信号308’的信号而接收传入数据。替换地，切换选择信号308可致使第二复用器310经由第一SLIMbus数据线110、第二SLIMbus数据线112、或其任何组合从第二SLIMbus组件106的帧层714’的第三复用器312’接收数据。第三复用器312’可基于来自第二切换选择信号308’的信号而传送传出数据。第三复用器312’可与传送728’数据相关联，而第四复用器310’可与接收730’数据相关联。第二芯片702也可包括传输协议层、通用器件层、DMA层、和系统级器件逻辑，如图所示。
将领会，使用双FIFO端口(例如，第三端口726c)可有效地使系统中的可用端口的总数加倍，因为单对端口可用于两个设备之间的双向通信，而非使用一对专用上行链路端口和一对专用下行链路端口。
图8描绘了解说图5的系统500处的调度的特定实施例的调度图示800。例如，第一调度图示802解说了在对多条SLIMbus数据线执行共用消息接发和组帧时在图5的系统500处的调度的特定实施例，而第二调度图示804解说了在多条SLIMbus数据线中的每一者具有个体消息接发和组帧(即，分开的消息接发和组帧配置)时在图5的系统500处的调度的特定实施例。
第一调度图示802解说了可如何使用时分复用(TDM)从第一SLIMbus组件的端口向第二SLIMbus组件的端口传达数据的第一示例。例如，第一SLIMbus数据线(数据0)110的帧可被划分到多个时隙中，诸如第一时隙806、第三时隙810、第五时隙814、和第六时隙816。第二SLIMbus数据线112的同时期的帧可被划分到第二时隙808和第四时隙812中。
如第一调度图示802中所解说的，当从设备A的第一端口512向设备B的第一端口520发送数据时，可经由第一和第二SLIMbus数据线110、112两者(例如，在时隙806和808期间)发送数据。经由多条SLIMbus数据线发送的数据可在收到之际被交织。第一时隙806和第二时隙808可与共用时钟循环相关联。结果，可同步地、并行地、同时、和/或基本同时经由第一和第二SLIMbus数据线110、112发送数据。
替换地或附加地，可从单个源组件向多个目的地组件传送数据。例如，可在时隙810-812期间经由第一SLIMbus数据线110和第二SLIMbus数据线112从设备B的第二端口522向设备A的第二端口514且向设备C的第一端口528传送数据。
在时隙814期间，可从具有双数据线能力的SLIMbus组件向具有单数据线能力的SLIMbus组件传送数据。例如，可从设备B的第三端口524向设备D的第一端口534传送数据。在时隙816期间，可从具有单数据线能力的SLIMbus组件向多个具有双数据线能力的SLIMbus组件传送数据。例如，可从设备D的第二端口536向设备A的第三端口516且向设备C的第二端口530传送数据。
在时隙814-816期间，第二SLIMbus数据线(数据1)112可以是空闲的，如图8中所示，因为设备D不具有双数据线能力。在替换实施例中，其他设备(例如，设备A、B、和/或C)可通过调度它们之间的通信来尝试利用“数据1”上的空闲时隙。将领会，这可导致其中从与单条SLIMbus数据线兼容的旧式设备“隐去”第二SLIMbus数据线的存在的系统。然而，如果设备D是系统500的管理设备，则设备A、B和C可依赖于由设备D选取的时钟档位。
第二调度图示804解说了可如何使用时分复用(TDM)从第一SLIMbus组件的端口向第二SLIMbus组件的端口传达数据的第二示例。例如，第一SLIMbus数据线(数据0)110的帧可被划分到多个时隙中，诸如第一时隙826、第三时隙830、第五时隙834、和第六时隙836。第二SLIMbus数据线112的帧可被划分到第二时隙828和第四时隙832中。
如第二调度图示804中所解说的，当从设备A的第一端口512向设备B的第一端口520发送数据时，可经由第一和第二SLIMbus数据线110、112两者(例如，在时隙826和828期间)发送该数据。经由多条SLIMbus数据线发送的数据可在收到之际被交织。第一时隙826和第二时隙828可与不同时钟循环相关联。例如，在对每条SLIMbus数据线分开地执行消息接发和组帧的特定实施例中，设备A的第一端口512可在第一时隙826期间经由第一SLIMbus数据线110并在第二时隙828期间经由第二SLIMbus数据线112向设备B的第一端口520发送数据。然而，第一时隙826和第二时隙828可对应于不同的时钟循环或总线循环(即，不同的时间)。因此，除了如关于第一调度图示802所描述的同步或并行地发送数据以外，还可在不同的时钟循环或总线循环期间(即，异步地)经由第一和第二SLIMbus数据线110、112从设备A的第一端口512向设备B的第一端口520发送数据。
替换地或附加地，可从单个源组件向多个目的地组件传送数据。例如，可在时隙830-832期间经由第一SLIMbus数据线110和第二SLIMbus数据线112从设备B的第二端口522向设备A的第二端口514且向设备C的第一端口528传送数据。如关于第一和第二时隙826、828所描述的，可在不同的(或交叠的)时钟循环或总线循环期间从设备B的第二端口522向设备A的第二端口514传送数据。
在时隙834期间，可从具有双数据线能力的SLIMbus组件向具有单数据线能力的SLIMbus组件传送数据。例如，可从设备B的第三端口524向设备D的第一端口534传送数据。在时隙836期间，可从具有单数据线能力的SLIMbus组件向多个具有双数据线能力的SLIMbus组件传送数据。例如，可从设备D的第二端口536向设备A的第三端口516且向设备C的第二端口530传送数据。
将领会，第一调度图示802和第二调度图示804解说了用于在共用时钟循环(即，总线循环)期间经由单个端口跨多条数据线来传达(即，传送和/或接收)数据以及经由单个端口跨单条数据线来传达数据的调度。例如，设备A的第一端口512可在共用时钟循环期间跨第一和第二SLIMbus数据线110、112向设备B的第一端口520传达数据，或仅跨第一和第二SLIMbus数据线110、112之一传达数据。将进一步领会，第二调度图示804解说了用于在同一时钟循环中跨多条数据线为不同端口传达数据的调度。例如，参照第二调度图示804，在设备B的第二端口522利用第二SLIMbus数据线112向设备A的第二端口514且向设备C的第一端口528传达数据的同一时钟循环期间，设备A的第一端口512可利用第一SLIMbus数据线110向设备B的第一端口520传达数据。因此，第二调度图示804可导致在调度期间有更大的灵活性，并且可增大消息的总线利用率和端口流，尽管由于对多条SLIMbus数据线执行分开的消息接发和组帧而引起增大的开销。将进一步领会，第二调度图示804可解说跨多条数据线的重叠消息和端口话务以获得甚至更大的灵活性。
图9是解说经由多条SLIMbus数据线中的至少一条SLIMbus数据线发送数据以增大SLIMbus通信总线上的带宽和吞吐量的方法900的特定实施例的流程图。在解说性实施例中，方法900可在图1的系统100、图2的系统200、图3的系统300、图4的系统400、图5的系统500、图7的系统700、或其任何组合处执行。
方法900可包括在902处确定是要经由多条SLIMbus数据线中的复数条SLIMbus数据线并行地从第一SLIMbus组件向第二SLIMbus组件发送数据还是要经由这多条SLIMbus数据线中的单条SLIMbus数据线来发送该数据。例如，在图3中，第一SLIMbus组件104可确定是要经由第一SLIMbus数据线110传送与SLIMbus数据传输协议兼容的数据(即，第一传入SLIMbus数据326和第一传出SLIMbus数据330)还是要经由第二SLIMbus数据线112传送与SLIMbus数据传输协议兼容的数据(即，第二传入SLIMbus数据328和第二传出SLIMbus数据332)。替换地，SLIMbus组件104可确定要经由多条SLIMbus数据线110、112并行地传送数据。在特定实施例中，该确定可包括确定第一SLIMbus组件和第二SLIMbus组件是单数据线兼容还是多数据线兼容的(例如，通过查询配置寄存器、访问配置文件、访问配置数据库、发送由用户定义的消息等)，如参照图4-5所描述的。
方法900还可包括在904处独立于这多条SLIMbus数据线中的第二SLIMbus数据线的第二时钟频率地来更改这多条SLIMbus数据线中的第一SLIMbus数据线的第一时钟频率。例如，在图3中，第一SLIMbus数据线110的第一时钟频率可通过将与第一SLIMbus数据线110相关联的对应档位从第一档位222改变为第二档位224来增大。替换地，第一SLIMbus数据线110的第一时钟频率可通过将与第一SLIMbus数据线110相关联的对应档位从第二档位224改变为第一档位222来减小。
第二SLIMbus数据线112的第二时钟频率可类似地独立于第一时钟频率地被更改。例如，第二SLIMbus数据线112的第二时钟频率可通过将与第二SLIMbus数据线112相关联的对应档位从第一档位222改变为第二档位224来增大。替换地，第二SLIMbus数据线112的第二时钟频率可通过将与第二SLIMbus数据线112相关联的对应档位从第二档位224改变为第一档位222来减小。
方法900还可包括在906处从第一SLIMbus组件向第二SLIMbus组件发送数据，其中该数据至少经由第一SLIMbus数据线被发送。例如，参照图3，可经由第一SLIMbus数据线110、第二SLIMbus数据线112、或其任何组合从第一SLIMbus组件104向第二SLIMbus组件(未示出)发送数据。在解说性实施例中，发送数据可包括调度数据，如参照图6的调度图示604所描述的。
图10描绘了图1的系统100、图2的系统200、图3的系统300、图4的系统400、图5的系统500、或图7的系统700可集成到其中的设备1000的特定解说性实施例。设备1000可以是电子设备，诸如机顶盒、音频播放器、视频播放器、导航设备、个人数字助理(PDA)、通信设备(例如，无线移动设备)、计算设备(例如，膝上型计算机、平板计算机、上网本计算机、智能本计算机等)、其他类型的设备、或其任何组合。
设备1000可包括数字信号处理器(DSP)1010，其提供处理功能性并支持设备1000的其他组件。CODEC1034、显示控制器1026、传感器1072和无线控制器1040耦合至DSP1010。在解说性实施例中，CODEC1034可以是音频CODEC(例如，PCM音频编解码器或专业音频编解码器)或非音频CODEC。CODEC1034可耦合至第二SLIMbus组件106。传感器1072可耦合至第三SLIMbus组件1074。DSP1010可耦合至第一SLIMbus组件104。SLIMbus组件104、106、1074可经由第一SLIMbus数据线110、第二SLIMbus数据线112、和SLIMbus时钟线114来连接。在替换实施例中，设备1000的附加组件可包括或耦合至SLIMbus组件并经由第一SLIMbus数据线110、第二SLIMbus数据线112、和SLIMbus时钟线114来连接。附加SLIMbus数据线(例如，图2的第NSLIMbus数据线218)也可存在。
DSP1010还耦合至存储器1032。例如，存储器1032可以是存储指令的非瞬态计算机可读介质，这些指令可由DSP1010或由SLIMbus组件104、106的组件、或其任何组合执行以执行本文描述的任何方法。在特定实施例中，存储器1032包括随机存取存储器(RAM)、基于高速缓存的存储器、基于寄存器的存储器、有形非瞬态存储器、或其任何组合。
显示控制器1026耦合至显示器1028。扬声器1036和话筒1038可被耦合至CODEC1034。无线控制器1040可耦合至无线天线1042。在特定实施例中，DSP1010、显示控制器1026、存储器1032、CODEC1034、传感器1072、无线控制器1040、SLIMbus组件104、106、第一SLIMbus数据线110、第二SLIMbus数据线112、和SLIMbus时钟线114被包括在系统级封装或片上系统设备1022中。在一特定实施例中，输入设备1030和电源1044被耦合至片上系统设备1022。此外，在特定实施例中，如图10中所解说的，显示器1028、输入设备1030、扬声器1036、话筒1038、无线天线1042和电源1044在片上系统设备1022的外部。然而，显示器1028、输入设备1030、扬声器1036、话筒1038、无线天线1042和电源1044中的每一者可被耦合至片上系统设备1022的组件，诸如接口或控制器。
因此，图10描绘了支持使用多条SLIMbus数据线来增大SLIMbus通信总线上的带宽和吞吐量的通信架构的实现的特定实施例。本文所公开的技术还可适用于其他电子设备，诸如机顶盒、智能电话、膝上型计算机、上网本计算机、平板计算机、智能本计算机、音频播放器、视频播放器、和导航设备。
结合所描述的实施例，一种设备包括用于确定第一SLIMbus组件是否与包括多条SLIMbus数据线的总线配置兼容的装置。例如，用于确定第一SLIMbus组件是否与该总线配置兼容的装置可包括图1的主机102、图4的系统级器件逻辑404、图5的管理器、图5的配置寄存器550、552、554、556、图7的系统级器件逻辑704、图10的被编程为执行指令的DSP1010、或者一个或多个其他用于确定第一SLIMbus组件是否与该总线配置兼容的设备、电路、模块、或指令。
该设备还可包括用于至少部分地基于该确定来调度一个或多个分组以供经由这多条SLIMbus数据线中的一者或多者传送给第一SLIMbus组件的装置。例如，用于调度一个或多个分组以供传送给第一SLIMbus组件的装置可包括图1的主机102、图1的第一SLIMbus组件104、图1的第二SLIMbus组件106、图3的消息通道306、图3的消息端口314、图3的端口302、图4的系统级器件逻辑404、图4的帧层414、图5的管理器、图5的配置寄存器550、552、554、556、图5的组帧器518、526、532、图7的帧层714、图7的系统级器件逻辑704、图10的被编程为执行指令的DSP1010、或者一个或多个其他用于调度一个或多个分组以供传送给第一SLIMbus组件的设备、电路、模块、或指令。
该设备还可包括用于确定第二SLIMbus组件是否与该总线配置兼容的装置。用于确定第二SLIMbus组件是否与该总线配置兼容的装置可包括图1的主机102、图4的系统级器件逻辑404、图5的管理器、图5的配置寄存器550、552、554、556、图7的系统级器件逻辑704、图10的DSP1010、或者一个或多个其他用于确定第二SLIMbus组件是否与该总线配置兼容的设备、电路、模块、或指令。
该设备还可包括用于响应于确定第一SLIMbus组件与该总线配置兼容而向第一SLIMbus组件发送至少一个配置消息以根据该总线配置来编程第一SLIMbus组件的装置。用于发送至少一个配置消息的装置可包括图1的主机102、图1的第一SLIMbus组件104、图1的第二SLIMbus组件106、图3的消息通道306、图3的消息端口314、图3的端口302、图3的第三和第四复用器316、318、图4的管道420a-c、图5的配置寄存器550、552、554、556、图5的组帧器518、526、532、图7的管道720a-c、图10的被编程为执行指令的DSP1010、或者一个或多个其他用于发送至少一个配置消息的设备、电路、模块、或指令。
本领域技术人员将进一步领会，结合本文所公开的实施例来描述的各种解说性逻辑块、配置、模块、电路、和算法步骤可实现为电子硬件、由处理设备(诸如硬件处理器)执行的计算机软件、或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是可执行软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每一具体应用以不同方式来实现所描述的功能，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文所公开的实施例描述的方法或算法的各个步骤可直接用硬件、由处理器执行的软件模块或两者的组合来实现。软件模块可驻留在有形非瞬态存储介质中，诸如随机存取存储器(RAM)、磁阻随机存取存储器(MRAM)、自旋转移矩MRAM(STT-MRAM)、闪存、只读存储器(ROM)、可编程只读存储器(PROM)、可擦式可编程只读存储器(EPROM)、电可擦式可编程只读存储器(EEPROM)、寄存器、硬盘、可移动盘、压缩碟只读存储器(CD-ROM)、或本领域中所知的任何其他形式的存储介质。示例性存储介质被耦合到处理器，以使得处理器能从/向该存储介质读取/写入信息。替换地，存储介质可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(ASIC)中。ASIC可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备(例如，膝上型计算机)或用户终端(例如，便携式无线设备)中。
提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文中定义的原理可被应用于其他实施例而不会脱离本公开的范围。因此，本公开并非旨在被限定于本文中示出的实施例，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。

Claims (25)

1.一种用于经由总线上的多条数据线来发送数据的方法，包括：
从第一串行低功率芯片间媒体总线(SLIMbus)组件向第二SLIMbus组件发送数据，其中所述数据是经由多条SLIMbus数据线中的至少第一SLIMbus数据线被发送的，其中所述第一和第二SLIMbus组件经由所述多条SLIMbus数据线耦合，所述多条SLIMbus数据线中的每条SLIMbus数据线与独立的时钟频率相关联；以及
独立于所述多条SLIMbus数据线中的第二SLIMbus数据线的第二时钟频率地来更改第一SLIMbus数据线的第一时钟频率。
2.如权利要求1所述的方法，其特征在于，还包括确定是要经由所述多条SLIMbus数据线中的复数条SLIMbus数据线并行地发送所述数据还是要经由所述多条SLIMbus数据线中的单条SLIMbus数据线串行地发送所述数据。
3.如权利要求1所述的方法，其特征在于，所述多条SLIMbus数据线中的每一者是双向数据线。
4.如权利要求1所述的方法，其特征在于，所述数据的至少一部分是根据SLIMbus数据传输协议被发送的。
5.如权利要求1所述的方法，其特征在于，第一SLIMbus数据线的第一时钟频率是通过改变与第一SLIMbus数据线相关联的对应档位来更改的。
6.如权利要求1所述的方法，其特征在于，还包括选择所述多条SLIMbus数据线中的一条或多条特定SLIMbus数据线来发送所述数据。
7.如权利要求6所述的方法，其特征在于，所述选择至少部分地基于切换选择信号。
8.如权利要求1所述的方法，其特征在于，第一SLIMbus数据线支持第一带宽且所述多条SLIMbus数据线中的第二SLIMbus数据线支持第二带宽，并且其中第二带宽大于或等于第一带宽。
9.如权利要求1所述的方法，其特征在于，还包括经由第一SLIMbus数据线或所述多条SLIMbus数据线中的第二SLIMbus数据线从第一SLIMbus组件向第二SLIMbus组件发送第二数据，其中所述多条SLIMbus数据线中的每一者响应于分开的消息接发和组帧配置。
10.如权利要求9所述的方法，其特征在于，所述数据和所述第二数据是在共用时钟循环期间经由单个双向端口发送的。
11.如权利要求9所述的方法，其特征在于，所述数据和所述第二数据是在不同的时钟循环期间或在交叠的时钟循环期间经由单个双向端口发送的。
12.如权利要求9所述的方法，其特征在于，在共用时钟循环期间，所述数据经由第一端口被发送且所述第二数据经由第二端口被发送。
13.如权利要求12所述的方法，其特征在于，第一端口对应于第一SLIMbus数据线且第二端口对应于第二SLIMbus数据线。
14.一种用于经由总线上的多条数据线来发送数据的装置，包括：
第一串行低功率芯片间媒体总线(SLIMbus)组件，其配置成经由多条SLIMbus数据线中的至少第一SLIMbus数据线向第二SLIMbus组件发送数据，
其中所述第一和第二SLIMbus组件经由所述多条SLIMbus数据线耦合，所述多条SLIMbus数据线中的每条SLIMbus数据线与独立的时钟频率相关联；并且
所述多条SLIMbus数据线中的第一SLIMbus数据线的第一时钟频率是独立于第二SLIMbus数据线的第二时钟频率而更改的。
15.如权利要求14所述的装置，其特征在于，还包括耦合至第一SLIMbus组件且耦合至第二SLIMbus组件的SLIMbus时钟线。
16.如权利要求14所述的装置，其特征在于，还包括耦合至第一SLIMbus组件且耦合至所述多条SLIMbus数据线的端口复制器。
17.如权利要求16所述的装置，其特征在于，所述端口复制器被配置成向与经由单条SLIMbus数据线的数据传输兼容的端口提供多SLIMbus数据线接口以启用经由所述多条SLIMbus数据线的数据传输。
18.如权利要求16所述的装置，其特征在于，所述端口复制器包括第一复用器和第二复用器，其中第一复用器与传入数据相关联且第二复用器与传出数据相关联。
19.如权利要求16所述的装置，其特征在于，所述端口复制器被配置成选择性地确定在发送所述数据时要利用所述多条SLIMbus数据线中的哪一条或多条SLIMbus数据线。
20.如权利要求19所述的装置，其特征在于，所述确定至少部分地基于所述数据和第二SLIMbus组件中的至少一者与单SLIMbus数据线SLIMbus配置的兼容性。
21.如权利要求16所述的装置，其特征在于，第一SLIMbus组件被进一步配置成经由所述多条SLIMbus数据线中的第二SLIMbus数据线从第二SLIMbus组件接收第二数据，其中经由第一SLIMbus组件的单个双向端口来发送所述数据和接收所述第二数据。
22.如权利要求14所述的装置，其特征在于，与第一SLIMbus数据线相关联的第一时钟频率等于与所述多条SLIMbus数据线中的第二SLIMbus数据线相关联的第二时钟频率。
23.如权利要求22所述的装置，其特征在于，第一时钟频率和第二时钟频率响应于第一SLIMbus组件的第一档位。
24.如权利要求14所述的装置，其特征在于，与第一SLIMbus数据线相关联的第一时钟频率不同于与所述多条SLIMbus数据线中的第二SLIMbus数据线相关联的第二时钟频率。
25.如权利要求24所述的装置，其特征在于，第一时钟频率响应于第一SLIMbus组件的第一档位，而第二时钟频率响应于第一SLIMbus组件的第二档位。
CN201280059260.5A 2011-12-16 2012-12-14 经由总线上的多条数据线来发送数据的系统和方法 Expired - Fee Related CN103975317B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161576840P 2011-12-16 2011-12-16
US61/576,840 2011-12-16
US13/714,140 2012-12-13
US13/714,140 US9929972B2 (en) 2011-12-16 2012-12-13 System and method of sending data via a plurality of data lines on a bus
PCT/US2012/069800 WO2013090752A1 (en) 2011-12-16 2012-12-14 System and method of sending data via a plurality of data lines on a bus

Publications (2)

Publication Number Publication Date
CN103975317A CN103975317A (zh) 2014-08-06
CN103975317B true CN103975317B (zh) 2017-06-20

Family

ID=48610089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280059260.5A Expired - Fee Related CN103975317B (zh) 2011-12-16 2012-12-14 经由总线上的多条数据线来发送数据的系统和方法

Country Status (7)

Country Link
US (1) US9929972B2 (zh)
EP (1) EP2791810B1 (zh)
JP (1) JP6173340B2 (zh)
KR (1) KR20140113632A (zh)
CN (1) CN103975317B (zh)
IN (1) IN2014MN00902A (zh)
WO (1) WO2013090752A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8966302B2 (en) * 2010-06-23 2015-02-24 Broadcom Corporation Method for power management of data buses in electronic devices
US10509761B2 (en) * 2013-11-14 2019-12-17 Qualcomm Incorporated System and method of sending data via additional secondary data lines on a bus
US9904652B2 (en) * 2013-11-14 2018-02-27 Qualcomm Incorporated System and method of sending data via additional secondary data lines on a bus
CN105306380B (zh) * 2014-07-17 2018-08-17 炬芯（珠海）科技有限公司 数据传输方法及其装置和应用
US20160062729A1 (en) * 2014-09-03 2016-03-03 Qualcomm Incorporated Multi-channel audio communication in a serial low-power inter-chip media bus (slimbus) system
US20160142454A1 (en) * 2014-11-14 2016-05-19 Qualcomm Incorporated Multi-channel audio alignment schemes
US20160142455A1 (en) * 2014-11-14 2016-05-19 Qualcomm Incorporated Multi-channel audio alignment schemes
US9841940B2 (en) 2015-06-05 2017-12-12 Qualcomm Incorporated Power reduction through clock management
US10852495B2 (en) * 2015-09-25 2020-12-01 Intel Corporation Microelectronic package communication using radio interfaces connected through wiring
CN107643994B (zh) * 2016-07-20 2021-11-30 中兴通讯股份有限公司 终端、终端外设、信号发送及接收方法、数据传输系统
US20180285292A1 (en) * 2017-03-28 2018-10-04 Qualcomm Incorporated System and method of sending data via additional secondary data lines on a bus
CN110287138A (zh) * 2019-06-12 2019-09-27 京微齐力(北京)科技有限公司 一种集成fpga和mipi的电路装置及装置中信号传输方法
CN110825344A (zh) * 2019-11-12 2020-02-21 天津飞腾信息技术有限公司 一种异步数据传输方法和结构
CN111324568A (zh) * 2020-02-20 2020-06-23 深圳震有科技股份有限公司 一种多数据mdio总线

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275498B1 (en) * 1998-03-19 2001-08-14 3Com Corporation Extended PHY addressing
US7370132B1 (en) * 2003-05-07 2008-05-06 Nvidia Corporation Logical-to-physical lane assignment to reduce clock power dissipation in a bus having a variable link width

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE756377A (fr) * 1969-09-19 1971-03-01 Burroughs Corp Commande de lignes de communication de donnees
US3766531A (en) * 1972-03-13 1973-10-16 Honeywell Inf Systems Communication line multiplexing apparatus having a main memory and an input/output memory
CH584488A5 (zh) * 1975-05-05 1977-01-31 Ibm
US4547880A (en) * 1983-05-13 1985-10-15 Able Computer Communication control apparatus for digital devices
JP2758634B2 (ja) * 1988-03-14 1998-05-28 シャープ株式会社 データ伝送装置
JPH06103898B2 (ja) 1991-05-27 1994-12-14 メガソフト株式会社 シリアル伝送のための機能を利用したパラレル伝送方法
WO1994018766A1 (en) * 1993-02-09 1994-08-18 Dsc Communications Corporation High-speed packet bus
JP3071976B2 (ja) * 1993-03-29 2000-07-31 株式会社日立製作所 通信システムのバス型クロック供給方式
US5557614A (en) * 1993-12-22 1996-09-17 Vlsi Technology, Inc. Method and apparatus for framing data in a digital transmission line
US5815692A (en) * 1995-12-15 1998-09-29 National Semiconductor Corporation Distributed clock generator
DE69731074T2 (de) * 1997-04-30 2005-10-06 Hewlett-Packard Development Co., L.P., Houston Anordnung und Verfahren zur Übertragung von Daten über eine Vielzahl von Kanälen
US6079024A (en) * 1997-10-20 2000-06-20 Sun Microsystems, Inc. Bus interface unit having selectively enabled buffers
US6101567A (en) * 1998-06-03 2000-08-08 Lucent Technologies Inc. Parallel backplane physical layer interface with scalable data bandwidth
KR100264866B1 (ko) * 1998-07-13 2000-09-01 윤종용 다수의 트렁크 기능을 지원하는 디지털 트렁크회로
JP2000173173A (ja) 1998-12-04 2000-06-23 Victor Co Of Japan Ltd 伝送方法、送信装置及び受信装置
JP3465227B2 (ja) 2000-01-26 2003-11-10 日本電気エンジニアリング株式会社 電話端末装置
US6606675B1 (en) * 2000-07-20 2003-08-12 Rambus, Inc. Clock synchronization in systems with multi-channel high-speed bus subsystems
SE0004832L (sv) * 2000-12-22 2002-02-26 Ericsson Telefon Ab L M Digitalt bussystem
US7305008B2 (en) * 2001-03-14 2007-12-04 Siemens Communications, Inc. Parallel bus LAN
EP1411705B1 (en) 2001-07-25 2008-10-01 Sony Corporation Interface apparatus
US20030158990A1 (en) * 2001-12-11 2003-08-21 Allen Gregory M. Method and apparatus of disabling the pull-up on a USB type of data line
KR100454126B1 (ko) 2002-01-15 2004-10-26 삼성전자주식회사 분리된 클록 라인을 구비한 정보 처리 시스템
US7337344B2 (en) * 2003-01-31 2008-02-26 Point Grey Research Inc. Methods and apparatus for synchronizing devices on different serial data buses
US7469311B1 (en) * 2003-05-07 2008-12-23 Nvidia Corporation Asymmetrical bus
US7188263B1 (en) * 2003-05-07 2007-03-06 Nvidia Corporation Method and apparatus for controlling power state of a multi-lane serial bus link having a plurality of state transition detectors wherein powering down all the state transition detectors except one
US6973519B1 (en) * 2003-06-03 2005-12-06 Lexar Media, Inc. Card identification compatibility
US20040252800A1 (en) * 2003-06-13 2004-12-16 Kishore Kota Multi-channel line interface unit with on-chip clock management
DE10344818B4 (de) * 2003-09-27 2008-08-14 Qimonda Ag Vorrichtung zum Kalibrieren der relativen Phase zweier Empfangssignale eines Speicherbausteins
US7158536B2 (en) 2004-01-28 2007-01-02 Rambus Inc. Adaptive-allocation of I/O bandwidth using a configurable interconnect topology
TWI233736B (en) * 2004-03-09 2005-06-01 Benq Corp Data rate adjustment device and system thereof
US7197591B2 (en) * 2004-06-30 2007-03-27 Intel Corporation Dynamic lane, voltage and frequency adjustment for serial interconnect
WO2006063485A1 (en) 2004-12-13 2006-06-22 Apexone Microelectronics Ltd. System and method for clock signal synchronization
US7627069B2 (en) * 2005-01-27 2009-12-01 Rambus Inc. Digital transmit phase trimming
US7245552B2 (en) * 2005-06-22 2007-07-17 Infineon Technologies Ag Parallel data path architecture
JP4844632B2 (ja) * 2005-11-29 2011-12-28 エスティー‐エリクソン、ソシエテ、アノニム バスステーション、及びバスステーションの同期を維持するシステム及び方法
KR100805836B1 (ko) * 2006-07-26 2008-02-21 삼성전자주식회사 버스 폭 설정 장치, 디스플레이 장치 그리고 버스 폭 설정방법
JP5205819B2 (ja) * 2007-06-06 2013-06-05 日本電気株式会社 通信システムおよびそのパケットスケジューリング方法ならびに送信ノード
US7949817B1 (en) * 2007-07-31 2011-05-24 Marvell International Ltd. Adaptive bus profiler
CA2632031A1 (en) * 2007-09-05 2009-03-05 Faisal Dada Aligning data on parallel transmission lines
CN101843019A (zh) * 2007-09-14 2010-09-22 西姆特科有限公司 高速串行器、相关组件、系统和方法
US7809869B2 (en) * 2007-12-20 2010-10-05 International Business Machines Corporation Throttling a point-to-point, serial input/output expansion subsystem within a computing system
US8103918B2 (en) * 2008-03-25 2012-01-24 Arm Limited Clock control during self-test of multi port memory
US8661173B2 (en) 2008-03-31 2014-02-25 Intel Corporation USB data striping
US8341303B2 (en) 2008-06-30 2012-12-25 Intel Corporation Asymmetrical universal serial bus communications
US20100005212A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation Providing a variable frame format protocol in a cascade interconnected memory system
WO2010026446A1 (en) * 2008-09-04 2010-03-11 Freescale Semiconductor, Inc. Method and apparatus for transmitting data
US8495310B2 (en) * 2008-09-22 2013-07-23 Qimonda Ag Method and system including plural memory controllers and a memory access control bus for accessing a memory device
US20100191995A1 (en) 2009-01-26 2010-07-29 Koby Levy In-Band Sleep Protocol for Embedded Bus
JP5333753B2 (ja) * 2009-04-07 2013-11-06 Ｎｌｔテクノロジー株式会社 液晶表示装置及び信号処理方法
US8621128B2 (en) * 2009-12-04 2013-12-31 St-Ericsson Sa Methods and systems for reliable link startup
US9355051B2 (en) * 2010-09-10 2016-05-31 Cypress Semiconductor Corporation Apparatus, method, and manufacture for using a read preamble to optimize data capture
US8762760B2 (en) * 2010-09-14 2014-06-24 Xilinx, Inc. Method and apparatus for adaptive power control in a multi-lane communication channel
JP5598220B2 (ja) * 2010-09-30 2014-10-01 ソニー株式会社 送信装置、送信方法、受信装置、受信方法および送受信システム
US8681839B2 (en) * 2010-10-27 2014-03-25 International Business Machines Corporation Calibration of multiple parallel data communications lines for high skew conditions
WO2012067073A1 (ja) * 2010-11-19 2012-05-24 シャープ株式会社 データ転送回路、データ転送方法、表示装置、ホスト側装置、および電子機器
US8745455B2 (en) * 2010-11-23 2014-06-03 Intel Corporation Providing an on-die logic analyzer (ODLA) having reduced communications
US9043634B2 (en) 2011-04-29 2015-05-26 Qualcomm Incorporated Methods, systems, apparatuses, and computer-readable media for waking a SLIMbus without toggle signal
US9065674B2 (en) 2011-04-29 2015-06-23 Qualcomm Incorporated Multiple slimbus controllers for slimbus components
US9736548B2 (en) * 2011-06-08 2017-08-15 Qualcomm Incorporated Multipath rate adaptation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275498B1 (en) * 1998-03-19 2001-08-14 3Com Corporation Extended PHY addressing
US7370132B1 (en) * 2003-05-07 2008-05-06 Nvidia Corporation Logical-to-physical lane assignment to reduce clock power dissipation in a bus having a variable link width

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Slimbus:an Audio,Data and Control Interface for Mobile Devices;Backman Juha,et al;《29th International Conference:Audio for Mobile and Handdeld Devices》;20060901;全文 *

Also Published As

Publication number Publication date
JP6173340B2 (ja) 2017-08-02
JP2015506042A (ja) 2015-02-26
EP2791810A1 (en) 2014-10-22
IN2014MN00902A (zh) 2015-04-17
US20130156044A1 (en) 2013-06-20
KR20140113632A (ko) 2014-09-24
US9929972B2 (en) 2018-03-27
EP2791810B1 (en) 2016-11-16
CN103975317A (zh) 2014-08-06
WO2013090752A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
CN103975317B (zh) 经由总线上的多条数据线来发送数据的系统和方法
US10509761B2 (en) System and method of sending data via additional secondary data lines on a bus
CN105765550B (zh) 经由总线上的附加副数据线来发送数据的系统和方法
TWI406135B (zh) 資料傳輸系統與可編程序列周邊介面控制器
US10467154B2 (en) Multi-port multi-sideband-GPIO consolidation technique over a multi-drop serial bus
US20200073847A1 (en) Slave master-write/read datagram payload extension
CN103530245B (zh) 一种基于fpga的srio互联交换装置
CN107015927A (zh) 一种基于SoC支持多个SPI接口标准组的装置
KR20070037634A (ko) 플렉스레이 통신 구성 요소
JP7266698B2 (ja) 信号処理チップ、及び信号処理システム
US20100272162A1 (en) Synchronous serial programmable interface
WO2017011621A1 (en) Spi interface with less-than-8-bit bytes and variable packet size
US20130212309A1 (en) Communication bridging between devices via multiple bridge elements
CN204496486U (zh) 扩展功能单元及计算设备扩展系统
US8599886B2 (en) Methods and apparatus for reducing transfer qualifier signaling on a two-channel bus
US20100216506A1 (en) System and Methods for Supporting Multiple Communications Protocols on a Mobile Phone Device
CN101321119B (zh) 实现数据比特交换的系统及方法
US7940708B2 (en) PCM type interface

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170620

Termination date: 20201214