CN105765550B - 经由总线上的附加副数据线来发送数据的系统和方法 - Google Patents
经由总线上的附加副数据线来发送数据的系统和方法 Download PDFInfo
- Publication number
- CN105765550B CN105765550B CN201480062301.5A CN201480062301A CN105765550B CN 105765550 B CN105765550 B CN 105765550B CN 201480062301 A CN201480062301 A CN 201480062301A CN 105765550 B CN105765550 B CN 105765550B
- Authority
- CN
- China
- Prior art keywords
- equipment
- data line
- slimbus
- communication
- configuration message
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mobile Radio Communication Systems (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Abstract
在具有多个集成电路器件的装置中部署串行低功率芯片间媒体总线通信链路。可确定耦合至通信链路的设备的通信能力并且可基于该能力向第一设备发送配置或组帧消息。可使用用来控制至少通信链路的主数据线上的传输定时的时钟在该主数据线上传送这些消息。该通信能力可包括标识该设备所支持且耦合至该设备的数据导线的数目的信息。第一设备可被配置成通过副数据线与第二设备通信,副数据线可被保留用于此类直接通信。副数据线上的通信可使用时钟信号同步并且可由与用于主数据线的协议不同的协议控制。
Description
相关申请的交叉引用
本专利申请要求于2013年11月14提交的题为“System And Method Of SendingData Via Additional Secondary Data Lines On A Bus(经由总线上的附加副数据线发送数据的系统和方法)”的临时申请No.61/904,133的优先权,该临时申请已转让给本申请受让人并因此通过引用明确纳入于此。
背景技术
领域
本公开一般涉及数据通信接口,尤其涉及多个设备之间提供的数据通信链路。
背景
移动设备(诸如蜂窝电话)的制造商可从各种来源(包括不同制造商)获得移动设备的各组件。例如,蜂窝电话中的应用处理器可从第一制造商获得,而蜂窝电话的显示器可从第二制造商获得。可使用基于标准的或专有物理接口来互连应用处理器和显示器或其他设备。
在一个示例中,串行低功率芯片间媒体总线(SLIMbus)标准是非常适合在便携式计算设备(诸如移动电话)中使用的通信总线标准。根据SLIMbus标准,各组件可由单条SLIMbus数据线和单条时钟线来连接。然而,附连至SLIMbus的较新代的设备需要不断增加的带宽和吞吐量以用于处理和传达音频和视频数据的应用。
相应地,需要增大移动设备的各组件与其它装置之间可用的通信带宽。
概述
本文所公开的实施例提供了能改进SLIMbus通信链路的操作的系统、方法和装置。该通信链路可被部署在诸如具有多个集成电路(IC)设备的移动终端之类的装置中。
在本公开的某些方面,一种数据通信方法包括确定耦合至SLIMbus的第一设备的通信能力,通过SLIMbus的主数据线向第一设备发送配置消息,以及提供控制至少主数据线上的传输定时的时钟信号。该通信能力可包括标识该设备所支持且耦合至该设备的数据导线的数目的信息。该配置消息可使得第一设备被配置成用于通过副数据线与第二设备通信。第一设备可被配置成使用SLIMbus协议与第二设备通信。第一设备可被配置成使用非SLIMbus协议与第二设备通信。副数据线可以独立于SLIMbus来将第一设备与第二设备进行连接。副数据线上的通信可使用时钟信号来同步。配置消息可包括组帧消息。
在一个方面,该方法可包括分配主数据线和副数据线数据两者上的时隙中的多个通信信道。第一设备可使用该多个通信信道之一与第二设备通信。
在一个方面,该配置消息包括保留副数据线以用于第一设备与第二设备之间的通信的控制信息。副数据线可以是SLIMbus的多条副数据线之一。控制信息可由设在第三设备上的SLIMbus管理器生成。第三设备可被限制于通过主数据线通信。
在一个方面,该方法包括:通过主数据线向多个设备发送配置消息,以及向一个或多个设备传送重配置命令。重配置命令可使得多个设备中的每一个根据至少一条配置消息采用配置。通过主数据线发送的至少一条配置消息可定址到预定设备集。第一设备可被配置成通过主数据线向第三设备中继至少一条配置消息。
在本公开的某些方面,一种设备包括:用于确定耦合至SLIMbus的第一设备的通信能力的装置,用于通过SLIMbus的主数据线向第一设备发送配置和组帧消息的装置,以及用于提供控制至少主数据线上的传输定时的时钟信号的装置。该通信能力可标识耦合至该设备的数据导线的数目。第一设备可被配置成通过副数据线与第二设备通信。
在本公开的某些方面,一种装置包括:处理电路,其被配置成确定耦合至SLIMbus的第一设备的通信能力,通过SLIMbus的主数据线向第一设备发送配置消息和/或组帧消息,以及提供控制至少主数据线上的传输定时的时钟信号。该通信能力可标识耦合至该设备的数据导线的数目。第一设备可被配置成通过副数据线与第二设备通信。
在本公开的某些方面,一种处理器可读存储介质可编码有一条或多条指令,该一条或多条指令在被至少一个处理电路执行时使得该至少一个处理电路确定耦合至SLIMbus的第一设备的通信能力,通过SLIMbus的主数据线向第一设备发送配置消息和/或组帧消息,以及提供控制至少主数据线上的传输定时的时钟信号。该通信能力可标识耦合至该设备的数据导线的数目。第一设备可被配置成通过副数据线与第二设备通信。
在本公开的某些方面,一种通信方法包括接收来自SLIMbus主数据线的一条或多条配置消息,基于该一条或多条配置消息并响应于重配置命令来重配置通信接口,以及通过第一数据线与第一设备通信同时通过第二数据线与第二设备通信。第二数据线可被保留用于与第二设备的通信。第一数据线可包括SLIMbus主数据线或SLIMbus副数据线。第二数据线可以是SLIMbus副数据线,其采用SLIMbus主数据线所使用的组帧和控制配置。组帧和控制配置可定义根时钟频率。组帧和控制配置可定义换挡并被用来计算帧边界。在一些实例中,第二数据线上的通信可被非SLIMbus协议控制。
在一个方面,该方法可包括向管理器设备报告通信能力信息。配置消息可响应于通信能力信息而生成。
在本公开的某些方面,一种设备包括:用于接收来自SLIMbus主数据线的一条或多条配置消息的装置,用于基于该一条或多条配置消息并响应于重配置命令来重配置通信接口的装置,以及用于通过第一数据线与第一设备通信同时通过第二数据线与第二设备通信的装置。第二数据线可被保留用于与第二设备的通信。
在本公开的某些方面,一种装置包括处理电路,其被配置成接收来自SLIMbus主数据线的一条或多条配置消息,基于该一条或多条配置消息并响应于重配置命令来重配置通信接口,以及通过第一数据线与第一设备通信同时通过第二数据线与第二设备通信。第二数据线可被保留用于与第二设备的通信。
在本公开的某些方面,处理器可读存储介质存储或维持一个或多个指令。该指令可由至少一个处理电路执行并且可使得该至少一个处理电路接收来自SLIMbus主数据线的一条或多条配置消息,基于该一条或多条配置消息并响应于重配置命令来重配置通信接口,以及通过第一数据线与第一设备通信同时通过第二数据线与第二设备通信。第二数据线可被保留用于与第二设备的通信。
附图简述
图1描绘了在各IC设备之间采用数据链路的装置,该数据链路根据多个可用标准之一来选择性地操作。
图2解说了用于在IC设备之间采用数据链路的装置的简化系统架构。
图3解说了在SLIMbus组件之间提供的SLIMbus通信链路。
图4解说了被适配成在SLIMbus通信链路上通信的设备。
图5解说了通过SLIMbus通信链路连接的第一设备网络。
图6解说了SLIMbus通信链路上的调度。
图7解说了通过SLIMbus通信链路连接的第二设备网络,该SLIMbus通信链路具有多条数据线和管理器。
图8解说了通过SLIMbus通信链路连接的第三设备网络,该SLIMbus通信链路具有多条数据线。
图9解说了通过可配置SLIMbus通信链路连接的第四设备网络,该可配置SLIMbus通信链路具有多条数据线,包括共享和专有数据线。
图10是解说采用可根据本文所公开的某些方面来适配的处理系统的装置的示例的框图。
图11是解说根据本文所公开的某些方面的用于在SLIMbus上进行数据通信的方法的第一流程图。
图12解说了根据本文所公开的某些方面的可连接至可配置SLIMbus通信链路并执行图11的方法的装置的示例。
图13是解说根据本文所公开的某些方面的用于在SLIMbus上进行数据通信的方法的第二流程图。
图14解说了根据本文所公开的某些方面的可连接至可配置SLIMbus通信链路并执行图13的方法的装置的示例。
详细描述
现在参照附图描述各个方面。在以下描述中,出于解释目的阐述了众多具体细节以提供对一个或更多个方面的透彻理解。但是显然的是,没有这些具体细节也可实践此(诸)方面。
如本申请中所使用的,术语“组件”、“模块”、“系统”及类似术语旨在包括计算机相关实体,诸如但并不限于硬件、固件、硬件与软件的组合、软件、或执行中的软件。例如,组件可以是但不限于是,在处理器上运行的进程、处理器、对象、可执行件、执行的线程、程序和/或计算机。作为解说,在计算设备上运行的应用和该计算设备两者皆可以是组件。一个或多个组件可驻留在进程和/或执行的线程内,且组件可以本地化在一台计算机上和/或分布在两台或更多台计算机之间。此外,这些组件能从其上存储着各种数据结构的各种计算机可读介质来执行。这些组件可藉由本地和/或远程进程来通信,诸如根据具有一个或多个数据分组的信号来通信,这样的数据分组诸如是来自藉由该信号与本地系统、分布式系统中另一组件交互的、和/或跨诸如因特网之类的网络与其他系统交互的一个组件的数据。
此外,术语“或”旨在表示“包含性或”而非“排他性或”。即,除非另外指明或从上下文能清楚地看出,否则短语“X采用A或B”旨在表示任何自然的可兼排列。即,短语“X采用A或B”得到以下任何实例的满足:X采用A;X采用B;或X采用A和B两者。另外,本申请和所附权利要求书中所使用的冠词“一”和“某”一般应当被解释成表示“一个或多个”,除非另外声明或者可从上下文中清楚看出是指单数形式。
本发明的某些方面可适用于被部署在电子设备之间的通信链路,这些电子设备可包括装置(诸如电话、移动计算设备、可穿戴计算设备、媒体播放器、游戏设备、电器、汽车电子设备、航空电子系统等)的子组件。图1解说了可采用IC设备之间的通信链路的无线通信设备100的一个示例。在一个示例中,无线通信设备100可包括通过RF接口与无线电接入网、核心接入网、因特网和/或另一网络通信的无线通信设备。无线通信设备100可包括可操作地耦合至处理电路102的通信收发机106。处理电路102可包括一个或多个IC设备,诸如专用IC(ASIC)108。ASIC 108可包括一个或多个处理设备、逻辑电路等等。处理电路102可包括和/或耦合至处理器可读存储(诸如存储器112),该处理器可读存储可维护可由处理电路102执行的指令和数据。处理电路102可由操作系统以及应用编程接口(API)层110中的一者或多者来控制,该API层110支持并实现执行驻留在存储介质(诸如无线设备的存储器112)中的软件模块。存储器112可包括只读存储器(ROM)或随机存取存储器(RAM)、电可擦除可编程ROM(EEPROM)、闪存卡、或可以在处理系统和计算平台中使用的任何存储器设备。处理电路102可包括或者能访问本地数据库114,该本地数据库114可维护用于配置和操作无线通信设备100的操作参数和其它信息。本地数据库114可使用数据库模块、闪存、磁介质、EEPROM、光学介质、磁带、软盘或硬盘等中的一者或多者来实现。处理电路102也可以可操作地耦合至内部和/或外部设备,其可包括天线122、显示系统124、和操作者控件(诸如按钮128、130和/或按键板126)、以及其他组件。在一些示例中,显示系统124可包括触摸屏组件。
图2是解说装置的某些方面的示意框图200,该装置诸如是图1的无线通信设备100、无线移动计算设备、移动电话、无线电话、笔记本计算机、平板计算设备、媒体播放器、游戏设备、可穿戴计算设备、电器等。装置200可包括通过通信链路220交换数据和控制信息的多个IC设备202和230。通信链路220可被用于连接彼此位置紧邻或者物理上位于装置200的不同部分中的两个或更多个IC设备202和230。在一个示例中,通信链路220可设在承载IC设备202和230的芯片载体、基板或电路板上。在另一示例中,第一IC设备202可位于智能电话或折叠式电话的键盘部分中,而第二IC设备230可位于折叠式电话的显示器部分中、触摸屏显示器面板上,等等。在另一示例中,通信链路220的一部分可包括电缆或光学连接。
通信链路220可具有多个个体的数据链路222、224和226。一个通信链路226可包括双向连接器,并且可以工作在时分、半双工、全双工、或其它模式下。一个或多个通信链路222和224可包括单向连接器。通信链路220可以是非对称配置的,由此在一个方向上和/或在不同IC设备202、230之间提供较高带宽。在一个示例中,两个IC设备202、230之间的第一通信链路222可被称为前向链路222,而两个IC设备202、230之间的第二通信链路224可被称为反向链路224。在另一示例中,第一IC设备202可以操作或被指定为主机、管理器、主设备(master)和/或发射机,而一个或多个其它IC设备230可以被指定为客户机、从设备(slave)和/或接收机,即便IC设备202和230两者都被配置成在通信链路222上进行传送和接收。在一个示例中,与第一IC设备202与第三IC设备(未示出)之间提供的数据链路相比,数据连接222可在从第一IC设备202向第二IC设备230传达数据时以较高数据速率操作。
IC设备202和230可各自包括通用处理器或者被适配成与各种电路和模块协作以执行本文所公开的某些功能的其它处理和/或计算电路或设备206、236。IC设备202、230可执行不同功能和/或支持装置200的不同操作方面。多个IC设备(包括IC设备202和230)可包括调制解调器、收发机、显示器控制器、用户接口设备、蓝牙接口设备、音频/视觉系统、数模转换器、模数转换器、存储器设备、处理设备等等。在一个示例中,第一IC设备202可执行装置200的核心功能,包括维护通过无线收发机204和天线214的无线通信,而第二IC设备230可支持管理或操作显示器控制器232的用户接口,和/或可使用相机控制器234来控制相机或视频输入设备的操作。IC设备202和230中的一者或多者所支持的其它特征可包括键盘、语音识别组件、应用处理器、以及各种输入或输出设备。显示器控制器232可具有支持显示器(诸如液晶显示器(LCD)面板、触摸屏显示器、指示器等)的电路和软件驱动程序。存储介质208和238可包括瞬态和/或非瞬态存储设备,其被适配成维护由相应处理器206和236、和/或IC设备202和230的其它组件所使用的指令和数据。每个处理器206、236与其相应的存储介质208和238以及其它模块和电路之间的通信可分别由一条或多条总线212和242来促成。
不同链路222、224和/或226可以能够以相当的速度或以不同的速度进行传送,其中速度可被表达为数据传输速率和/或时钟速率。取决于应用,数据速率可以基本上相同或相差几个数量级。在一些应用中,单个双向链路226可支持第一IC设备202与第二IC设备230之间的通信。前向链路222和/或反向链路224可配置成以双向模式操作,并且前向和反向链路222和224可共享相同的物理连接、连接器和/或导线。在一个示例中,通信链路220可被操作以根据行业或其它标准在第一IC设备202与第二IC设备230之间传达控制、命令以及其它信息。
行业标准可以是因应用而异的。在一个示例中,移动行业处理器接口(MIPI)标准定义物理层接口,包括SLIMbus接口,其可被用来在应用处理器IC设备202与支持移动设备(包括相机、显示器、媒体播放器等)的功能元件和模块的IC设备230之间提供接口。
图3是解说在SLIMbus组件304与306之间提供的SLIMbus通信链路310的系统300的简化框图。SLIMbus通信链路310可包括部署在SLIMbus组件304、306之间的多条SLIMbus数据线312、314。如本文进一步描述的,SLIMbus通信链路310可被适配或配置成如期望的或按需提供不止两条数据线以获得SLIMbus通信总线310上的期望带宽和吞吐量。
SLIMbus通信链路310可包括SLIMbus时钟线316,其具有通过对“根时钟”频率分频来选择的频率。在一些示例中,根时钟可具有28MHz或更大的频率。在一些示例中,SLIMbus时钟线316的频率可通过使用10个可用的时钟换档(gear)来选择。时钟换档可将时钟频率除以2的幂。在一个示例中,SLIMbus时钟线316可具有使用下式计算的频率(fCLK):
其中fROOT是根时钟的频率并且G是所选择的换档。在该配置中,在G=10时最大时钟频率被选择,并且最大时钟频率等于根时钟的频率。
系统300可包括耦合至第一SLIMbus组件304的主机302。第一SLIMbus组件304可使用SLIMbus通信链路310耦合至第二SLIMbus组件306,SLIMbus通信链路310可包括第一SLIMbus数据线312和第二SLIMbus数据线314中的一者或多者。第二SLIMbus组件306可耦合至第三组件308,第三组件308可包括SLIMbus组件或非SLIMbus设备。
主机302可包括处理电路,其具有以下一者或多者:数字信号处理器(DSP)、中央处理单元(CPU)、图形处理单元(GPU)、微处理器、或其任何组合。主机302可包括移动站调制解调器(MSM)、移动数据调制解调器(MDM)、射频收发机(RTR)、应用处理器(APQ)、或其任何组合。第一SLIMbus数据线312可支持第一带宽,且第二SLIMbus数据线314可支持第二带宽。在一个示例中,第一SLIMbus数据线312和第二SLIMbus数据线314可以相同频率进行时钟控制,并且第一SLIMbus数据线312和第二SLIMbus数据线314可按相同数据速率携带数据。在另一示例中,第一SLIMbus数据线312可具有比第二SLIMbus数据线314大的带宽。在另一示例中,在第二SLIMbus数据线314和第一SLIMbus数据线312以不同速率进行时钟控制时,第二SLIMbus数据线314可具有比第一SLIMbus数据线312更大的带宽。在后一示例中,第一带宽可以是28兆比特每秒(Mbps),且第二带宽可以大于28Mbps。当第一SLIMbus数据线312和/或第二SLIMbus数据线314携带控制信息时,第一SLIMbus数据线312和第二SLIMbus数据线314中的一者或多者上的吞吐量可被减小。
这多条SLIMbus数据线312、314中的每一者可以是双向数据线。在一些示例中,一条SLIMbus数据线312或314可以是双向数据线,且第二SLIMbus数据线314或312可以是单向数据线。如本文所使用的,双向数据线可以是能够在两个或更多个设备之间在不同方向上发送数据的数据线。进一步地,这多条SLIMbus数据线312、314中的每一者可被用于传送与不同功率电平相关联的数据。例如,第一SLIMbus数据线312可被用于低功率话务,而第二SLIMbus数据线314可被用于高功率话务。功率预算可针对某些类型的话务生效。可通过配置以下一者或多者在某些应用中管理或控制功耗:发射时钟频率、用来对数据编码以供在SLIMbus数据线312或314上传输的编码方案、数据压缩率、经编码数据的类型等等。
在操作期间,可从第一SLIMbus组件304向第二SLIMbus组件306发送数据。如本文所使用的,数据可包括音频数据、非音频数据、脉冲编码调制(PCM)音频数据、索尼飞利浦数字接口(SPDIF)数据、高清音频(HAD)数据、专业音频数据(即,192kHz、24位,如杜比环绕声(Dolby Surround)5.1/7.1、以及某些罗兰(Roland)音乐系统中所使用的),或其任何组合。第一SLIMbus组件304可在从这多条SLIMbus数据线312、314中选择的一条或多条SLIMbus数据线上发送数据。例如,可经由第一SLIMbus数据线312、第二SLIMbus数据线314、或其任何组合来发送数据。
根据本文所公开的某些方面,第一SLIMbus组件304可通过多条SLIMbus数据线312和314并行地发送数据,或者通过单条SLIMbus数据线312或314串行地发送数据。数据是并行还是串行地发送可取决于诸如以下因素:数据大小、至少一条SLIMbus数据线的时钟频率、数据与SLIMbus数据传输协议的兼容性、数据的优先级、服务质量要求,或者基于这些和/或其它因素的任何组合。
第一SLIMbus组件304可使用第一SLIMbus数据线312和第二SLIMbus数据线314并行地发送数据。在一个示例中,数据可被划分成两个部分,并且这些部分可通过SLIMbus数据线312和314并发地、或基本并发地被传送。一旦收到,该数据可被交织和/或级联。在另一示例中,数据可被划分成两个部分,并且第一SLIMbus组件304可通过第一SLIMbus数据线312和第二SLIMbus数据线314之一串行地发送数据。在一些实例中,数据的这两个部分可通过第一SLIMbus数据线312或第二SLIMbus数据线314中的任一者顺序地传送。数据可根据SLIMbus数据传输协议、时分传输协议、或非时分传输协议来发送。
根据本文所公开的某些方面,第三设备308可被配置成与支持这多条SLIMbus数据线312、314的配置兼容,如本文所描述的。例如,第三设备308可被配置成通过多条SLIMbus数据线312、314从第一组件304接收数据。发送给第三设备308的特定数据可根据非SLIMbus协议来传送,该非SLIMbus协议可以是不同于SLIMbus数据传输协议的非时分协议或时分协议。
根据本文所公开的某些方面,通过每条SLIMbus数据线312、314传送的数据可对应于不同SLIMbus组件。例如,第一和第二组件304、306可被配置成使用第一SLIMbus数据线312和SLIMbus时钟线316接收和传送数据,而第三和第四SLIMbus组件可被配置成使用第二SLIMbus数据线314和SLIMbus时钟线316接收和传送数据。相同的SLIMbus时钟线316可以控制各自使用不同的SLIMbus数据线312、314的不同组件或组件集之间的数据传输的定时和速率。
SLIMbus设备可被限制或配置成用于连接至单条SLIMbus数据线312、314。在一些示例中,一个或多个SLIMbus组件304、306可连接至多条可用SLIMbus数据线312、314,并且可连接至单条SLIMbus时钟线316。另外,被配置成用于与多条SLIMbus数据线的兼容性的设备可与仅支持一条SLIMbus数据线的旧式设备共存于系统300中。
图4解说了被适配成在SLIMbus通信链路310上通信的装置400。在该示例中,装置400包括IC设备402,其可被适配成使用多条SLIMbus数据线312、314和SLIMbus时钟线316与一个或多个其他IC设备(未示出)通信。
IC设备402可对应于使用一个或多个模块或电路(诸如,处理电路或设备、编码器/解码器(CODEC)、输入设备、输出设备等)实现的功能组件。IC设备402可包括图3中解说的SLIMbus组件304或306,以及系统级设备逻辑404。在一个示例中,IC设备402操作为SLIMbus组件304,并且图3的主机302包括系统级设备逻辑304。
在一个示例中,IC设备402可包括直接存储器访问(DMA)层408、SLIMbus器件层410、传输协议层412、帧层414、和物理层416。DMA层408可包括处理电路或由其实现,该处理电路诸如第一有限状态机(FSM)418、定序器或其他处理电路或设备。DMA层408可包括多个管道,包括第一管道420a和第二管道420b。该多个管道可包括直到第n管道420n的附加管道。该多个管道可被配置为传送消息(诸如,数据消息和/或用户定义的配置消息)的一个或多个消息信道。
SLIMbus器件层410可以是通用器件层、接口器件层、组帧器器件层、管理器器件层、或其任何组合。SLIMbus器件层410可包括处理电路,诸如第二FSM 422、一个或多个先入先出(FIFO)缓冲器、以及一个或多个端口(其也可被称为消息端口)。在一个示例中,第一FIFO缓冲器424a、第二FIFO缓冲器424b和直至第n FIFO缓冲器424n的其他FIFO缓冲器、第一端口(端口-0)426a、第二端口(端口-1)426b、直至第n端口(端口-n)426n.每个端口426a-426n可连接至对应的FIFO缓冲器424a-424n。例如,第一端口426a可连接至第一FIFO缓冲器424a,第二端口426b可连接至第二FIFO缓冲器424b,以此类推,直至可连接至第n FIFO缓冲器424n的第n端口426n。
在一些示例中,每个端口426a-426n可耦合至两个FIFO缓冲器424a-424n,这可启用和/或支持每个个体端口424a-424n的双向数据传输能力。例如,第一端口426a可连接至第一FIFO缓冲器424a和第二FIFO缓冲器424b。另外,这些端口可支持异步连接,从而使得更多端口可供系统400使用。将领会,使用双FIFO端口可有效地使系统中的可用端口的总数加倍,因为单对端口可用于两个设备之间的双向通信,而非使用一对专用上行链路端口和一对专用下行链路端口。
帧层414可生成切换选择信号432并且可包括第一复用器434和第二复用器436。第一复用器434可与数据传送(TX)428相关联,而第二复用器436可与数据接收(RX)430相关联。切换选择信号432可使得第一复用器434经由第一SLIMbus数据线312、第二SLIMbus数据线314、或其任何组合来传送数据。替换或附加地,切换选择信号432可使得第二复用器436经由第一SLIMbus数据线312、第二SLIMbus数据线314、或其任何组合来接收数据。
在一些配置中,帧层414可包括单个复用器434或436。例如,IC设备402可包括两个帧层414,每个帧层包括单个复用器434、436。在另一示例中,传输协议层412可包括第一复用器434和第二复用器436,并且可使用附加SLIMbus时钟线。然而,由于附加SLIMbus时钟线可消耗比SLIMbus数据线多的功率,因此可避免涉及多条SLIMbus时钟线的实现以减少功耗。在一个示例中,SLIMbus时钟线316可计及60-70%的总功耗归因于SLIMbus连接310。
图5是解说采用具有多条数据线556、558的SLIMbus通信链路552的装置500的一个示例的框图。在该示例中,装置500可包括具有有双数据线能力的SLIMbus组件的设备502、504和506、以及包括一个或多个有单数据线能力的SLIMbus组件的至少一个设备508。设备502、504、506和508中的每一者可设在IC设备中或者包括IC设备。设备502、504、506和508中的每一者可与例如可被布置在芯片载体上、单个封装内、或电路板上的一个或多个其他IC器件或其他电路协作。
在一个示例中,第一设备502(设备A)可充当应用处理器,其包括主控或管理器550、第一端口(端口-0)512、第二端口(端口-1)514、以及第三端口(端口-2)516。第一设备502还可包括组帧器518和配置寄存器510,配置寄存器510维护配置参数以及与第一设备502的操作相关的其他信息。例如,组帧器518可对应于和/或实现图4的帧层414的某些功能。第二设备504(设备B)可以是音频CODEC并且可包括第一端口522、第二端口524、第三端口526、组帧器528和配置寄存器520。第三设备506(设备C)可以是数据调制解调器,其包括第一端口532、第二端口534、组帧器538和配置寄存器530。第四设备508(旧式设备D)可以是旧式设备,诸如被制造成不具有多数据线SLIMbus能力的输入或输出设备(包括例如与扬声器或话筒相关的设备)。第四设备508可包括第一端口542、第二端口544、组帧器548和配置寄存器540。
在操作中,管理器550可基于设备502、504、506和508中的每一者的SLIMbus组件的能力的确定来配置装置500内的通信。该配置通常考虑组成设备502、504、506和508的数据线能力(单、双、多)。管理器550可被实现为硬件和软件的某种组合。在一个示例中,管理器550可被实现在设备A 502中,并且可包括或采用处理电路、定序器、状态机、软件和固件、或其任何组合。管理器550可在枚举过程期间确定SLIMbus组件的配置。例如,在枚举期间,管理器550可确定第一设备502、第二设备504、和第三设备506具有有双数据线能力的SLIMbus组件,而第四设备508具有有单数据线能力的SLIMbus组件。
管理器500可通过查询配置寄存器510、520、530、540中的一者或多者来确定每个SLIMbus组件的能力,该配置寄存器维护标识对应SLIMbus组件或设备502、504、506和/或508的能力的信息。在一个示例中,与SLIMbus组件能力相关的信息可由设备制造商预定义。在另一示例中,与SLIMbus组件能力相关的信息可由系统集成商配置。
在一些实例中,每个SLIMbus组件的能力可基于与高级操作系统(HLOS)的通信来确定。例如,与特定设备502、504、506和/或508相关联的HLOS可提供配置文件并且可交换关于每个设备的能力位。HLOS可使用查找表和/或查询配置数据库以获得能力信息。
在一些示例中,每个SLIMbus组件的能力可以通过专用消息接发(包括通过专用消息信道传送的信息)来确定。在一个示例中,专用消息信道使用主数据线556上的一个或多个时隙来提供,主数据线556可连接至所有SLIMbus设备502、504、506、508。在一些示例中,一个或多个用户定义的消息可在各SLIMbus组件之间传送,其中用户定义的消息包括指示这些SLIMbus组件是否可配置或配置成用于单数据线、双数据线、或能够支持另一数目的SLIMbus数据线的数据。
图6包括调度示图600、620,其解说了根据本文所公开的某些方面的与SLIMbus通信链路相关联的传输定时。调度示图600和620解说了适用于图5的装置500的调度的不同示例。第一调度示图600涉及在共用消息接发和组帧被用于多条SLIMbus数据线556和558时的调度的示例,而第二调度示图620涉及在多条SLIMbus数据线556和558中的每一条使用个体化消息接发和组帧配置时的调度的示例。
第一调度示图600涉及其中可使用时分复用(TDM)将数据从第一SLIMbus组件502、504、506和/或508传达至第二SLIMbus组件502、504、506和/或508的一个或多个端口的示例。在TDM方案中,主数据帧序列602可在主数据线556上传送。多个顺序时间区间(时隙)可由TDM方案定义。在一个示例中,时隙可被定义为4个毗连的比特。用于各种数据组织(从4比特数据到32比特数据(或更大))的带宽分配可通过将4比特时隙编群来完成。每个时隙的历时、功能和发生频率可根据应用需求和操作考虑来配置。帧可被定义为包括192个毗连的时隙。每个主数据帧602通常包括分别在一个或多个数据时隙608a-608d和610a-610d之前的组帧时隙604和608。在一个示例中,每个帧的第一时隙可被定义为控制时隙,其可携带4比特的帧同步码元,并且其它时隙可携带组帧信息。超帧可被定义为包括8个毗连帧的传输。超帧的定时可通过构成超帧的组成帧中的时隙的定时来定义,并且超帧传输率可通过对根频率和换挡的组合的选择来动态配置。
数据时隙608和610可被用来携带一条或多条消息的有效载荷数据。数据时隙608和610可被分配给一个或多个信道,其中每个信道携带源SLIMbus组件502、504、506和/或508与目的地SLIMbus组件502、504、506和/或508之间的数据。例如,第一数据时隙608a和610a可被分配给第一信道以用于第一设备(设备A)502的第一端口512与第三设备(设备C)的第二端口534之间的通信,数据时隙608c和610c可被分配以承载第二信道以用于第二设备(设备B)的第一端口522与第四设备(设备D)508的第二端口544之间的通信。其余时隙608b/610b和608d/610d可被分配用于其它信道、和/或可被置于空闲状态。
副数据帧序列612可在副SLIMbus数据线558上并行或同时传送。副数据帧612可被分派成数据时隙614、616a-616c、618a-618c和620,其在时间上对应于主数据帧602的数据时隙。在第一示例600中,副数据帧612中的第一数据时隙614和620可被空置或以其它方式不被使用,并且主数据帧602的数据时隙604和606中接收到的组帧信息可被用来配置副数据帧612。在该配置中,附加带宽可被定义以用于主数据帧602上定义的信道,和/或附加信道可在副数据帧612上定义。在一个示例中,在第一信道中传送的数据可以使用副数据帧612的一个或多个数据时隙616a-616c以及主数据帧602中分配的数据时隙608a和610a。在另一示例中,从设备A 502的第二端口514向设备B 504的第二端口524传送的数据可在第三信道上发送,第三信道被分配副数据帧612的一个或多个数据时隙616b和618b。
数据可使用两条或更多条物理SLIMbus线556和558并且在多个数据时隙608、610中在一对设备502、504、506和/或508之间传送。通过多条SLIMbus数据线556和558和/或在多个数据时隙608、610中发送的数据可在接收之际被时间交织。主数据帧602和副数据帧604中的数据时隙可与共用时钟循环相关联,通过组帧时隙604、606中提供的信息来配置。结果,可同步地、并行地、同时、和/或基本同时地通过第一和第二SLIMbus数据线556和558发送数据。
在组帧时隙604和606期间,第二SLIMbus数据线558可以是空闲的。在一些常规实现中,在对应数据时隙608c、608d、610c和610d被用于涉及没有双数据线能力的设备508的通信时,副数据帧604的某些数据时隙616c和618c可被空置。根据本文所公开的某些方面,其它设备502、504和506可尝试通过调度它们之间的通信利用副数据帧612中的空闲数据时隙616c、618c来建立专有数据通信信道。将领会,这可导致其中在第二SLIMbus数据线558上存在通信信道的系统对非参与方设备502、504或506“隐藏”。此外,副数据线558的存在可对与单条SLIMbus数据线兼容的旧式设备508隐蔽。在一些实例中,管理器550可以负责使用隐藏的第二SLIMbus数据线558调度和配置数据速率,即使装置500的管理设备550在不能够通过第二SLIMbus数据线558接收通信的旧式设备508上实现亦是如此。
第二调度示图620解说了其中副数据帧632的数据时隙634、636(其对应于SLIMbus主数据帧622的组帧时隙626、630)可被分配给能够通过第二SLIMbus数据线558接收通信的SLIMbus组件502、504和/或506之间的通信信道的数据通信的示例。对于消息接发和组帧关于所有SLIMbus数据线556、558协调的实现,带宽和吞吐量可被最大化。在一些示例中,主数据帧622和副数据帧632的数据时隙可对应于不同时钟循环或总线循环,并且可具有不同定时。因此,除了如关于第一调度示图600描述的同时或并行发送数据以外,数据可在SLIMbus组件502、504、506和/或508之间异步传送。
SLIMbus组件502、504、506和/或508可被配置成准许从单个源SLIMbus组件502、504、506和/或508到多个目的地SLIMbus组件502、504、506和/或508的传输。例如,可在所选数据时隙608、610、624和628期间通过第一SLIMbus数据线556和第二SLIMbus数据线558从设备B 504的第二端口524向设备A 502的第二端口514且向设备C 506的第一端口532传送数据。针对两个或更多个SLIMbus端口512、514、516、522、524、526、532、534、542和/或544之间通过一条或多条SLIMbus数据线556和558的数据通信的调度可基于中央控制的时钟使用共用总线循环来实现。
常规SLIMbus通信链路的某些方面可限制技术对增加的带宽和吞吐量的需求作出响应的能力。某些高带宽应用所需的数据话务的速率要求根频率增大到24.576MHz或其较高倍数以便维持总线效率并且实现对同步转移协议的继续使用。同步数据转移可被用于实时数据(包括音频和视频数据)的传输。同步转移或传输协议可被用来满足要求信息在特定时间段内递送的递送要求。然而,增大的根频率可导致转换率(slew rate)问题,其影响接收机解码所传送数据的能力。
图7是解说采用具有主数据线724以及一条或多条(n条)副数据线726的扩展SLIMbus通信链路720的装置700的示例的框图。装置700可包括具有有多数据线能力SLIMbus组件的设备702、704、706和708。例如,设备702、704、706和708可设在单个IC设备中,或者可包括耦合至其它电路和布置在芯片载体、电路板上或单个封装内的一个或多个IC设备。根据本文所公开的某些方面,通信信道可使用主数据线724与携带遵循SLIMbus规范的消息的一条或多条副数据线726、和/或被配置成携带非SLIMbus通信信道上的消息的一条或多条副数据线726的某种组合来实现。在一些示例中,副数据线726可被配置成提供分散或专有SLIMbus通信信道来进一步改进装置700内的可用带宽和吞吐量。
在一些实例中,n条副数据线726中的多条副数据线可被用于直接连接两个或多个设备702、704、706和708。在一个示例中,n条副数据线726中的一条或多条副数据线可被保留以用于设备702、704、706和708中的两个或更多个设备之间的通信,而至少主数据线724被监视和/或用于由所有设备702、704、706和708进行的通信。
每条副数据线726的定时可被配置成遵循与时钟线和主数据线724相同的关系。在一个示例中,副数据线726不携带任何控制信息并且所有设备702、704、706和708可基于与主数据线724相关联的信令来维持总线同步。相应地,可能没有必要使n条副数据线726彼此同步、或者处置副数据线726之一上的同步失去。
每个设备702、704、706和708可在帧层712、714、716和718中包括组帧器模块。管理模块(管理器)710可在设备702、704、706或708之一上操作。
图8解说了连接多个具有多SLIMbus数据线能力的设备802、804、806和至少一个具有单数据线能力的SLIMbus设备808的SLIMbus通信链路820的示例。在该示例中,管理器810可在仅支持主数据线824的设备或组件808上活跃,尽管管理器810可控制多条副数据线826以及由其它设备802、804、806使用的时钟信号822的配置和操作。
图9是解说其中多个IC设备902、904、906、908、910和912之间的通信由可灵活配置的数据通信链路928促成的装置的示例的框图900。在该示例中,多个IC设备902、904、906、908、910和912可被配置成根据SLIMbus协议来通信。在一个示例中,多个IC设备902、904、906、908、910和912中的一些或全部可传送、接收和/或监视至少主SLIMbus数据线932上的通信。多个IC设备902、904、906、908、910和912中的一些或全部可接收来自SLIMbus时钟930的定时信息。相应地,IC设备902、904、906、908、910和912中的每一个可包括被配置成根据SLIMbus协议和定时接收和/或传送信息的组帧器914、916、918、920、922和924。该信息可包括由管理器组件926生成的配置和定时信息。例如,该配置和定时信息可包括由多个IC设备902、904、906、908、910和912中的每一个维护和/或报告的设立和其它参数、以及由管理器926提供的时隙分配。
在一个示例中,管理器926可接收由IC设备902、904、906、908、910和912中的一些或全部报告的配置参数,该配置参数指示单线或多线SLIMbus数据传送和接收能力的可用性。在另一示例中,IC设备902、904、906、908、910和912中的一者或多者可报告可被用于两个或更多个设备之间的专有或直接通信信道的隐藏副数据线936、938的存在。专有或直接通信信道可使用与SLIMbus时钟930同步的SLIMbus协议来操作,和/或可使用可基于SLIMbus时钟930在帧级别与SLIMbus操作同步或不与SLIMbus操作同步的不同时分或非时分协议来操作。
在另一示例中,管理器926可分配副数据线934、936和938上的通信信道以供使用多个IC设备902、904、906、908、910和912中的IC设备对或群。相应地,专用副数据线936和938可连接至所有IC设备902、904、906、908、910和912,但仅被IC设备902、904、906、908、910和912中的数个IC设备监视和/或使用。例如,管理器926可配置数据链路以使得副数据线936可用于第一IC设备对910和912的独占使用,而第二副数据线938被限制或以其它方式可用于第二IC设备对904和906的独占使用。
在这些示例中的每一个中,配置、定时、全局多播通信(即,所有IC设备902、904、906、908、910和912之间的通信)可被限于主数据线932。主数据线932和共用副数据线934可被用来承载能够进行多线通信且连接至共用副数据线934的那些IC设备902、904、906、910和912之间的通信信道。共用副数据线934可用于定向到IC设备902、904、906、910和912中连接至共用副数据线934的任何子集的多播消息。
时钟信号930可充当主控时钟,其用来对提供用于相应数据线932、934、936和938上的信令的定时的一个或多个时钟进行同步。在一些示例中,每条数据线932、934、936和/或938上的信令可从SLIMbus时钟930导出或同步到SLIMbus时钟930。
数据链路928可被实现为具有多条数据线930、932、934、936和938的物理总线,由此IC设备902、904、906、908、910和912可选择性地物理连接至某一配置的数据线930、932、934、936和938。因此,IC设备910与912之间的第一专有信道可通过将IC设备910和912物理连接至S1副数据线936来实现,其中其余的IC设备902、904、906和908不连接至S1副数据线936。替换或附加地,专有信道可通过使得仅对象IC设备对910和912连接、监视和/或以其他方式使用S1副数据线936来构造。共用数据线932、934根据时分协议的信道化允许共用数据线932、934被用作较大数目的IC设备902、904、906、908、910和912的专有信道,其被配置成仅在获分配的时隙期间使用共用主数据线932或副数据线934(举例而言)。
数据通信链路928可被适配或配置成实现广范围的拓扑。可用拓扑可包括IC设备902、904、906、908、910和912的设备对之间专有提供的点到点副数据线936、938,和/或IC设备902、904、906、908、910和912的三个一组的设备群(trio)和其它组合之间专有提供的多点副数据线936、938。
在一些拓扑中,旧式的具有单数据线能力的IC设备908可被置备有信号线840,其被配置成通过副数据线934、936或938与一个或多个其它IC设备902、904、906、910和912通信。例如,旧式IC设备908可使用不同物理连接协议和/或类型耦合至S1副数据线936(或任何其它副数据线934、938)并且可间接地通过另一具有多数据线能力的IC设备910和/或912以及通过主数据线932接收配置信息。旧式IC设备908可被作为具有多数据线能力的IC设备910和/或912的从设备来配置和操作,或者具有多数据线能力的IC设备910和/或912可传递来自管理器923的配置和其它信息。
可构造分层级网络,其基于用于与IC设备902、904、906、908、910和912相关联的通信的源和/或目的地的优先级、数据速率、服务质量要求和简档来优化通信。在一个示例中,S1副数据线936上的通信可按比主数据线932或共用副数据线934上时钟控制的数据低的速率来时钟控制,并且旧式IC设备908通过另一IC设备910或912的连接可改进总系统吞吐量。在另一示例中,旧式IC设备908可连接至根据比主数据线932低的速率时钟操作的副数据线934、936或938,以使得主数据线932能按最优或最高时钟速率操作,而旧式IC设备908能以与其能力一致的速率通信。
数据通信链路928可通过与SLIMbus协议一致的过程配置。例如,管理器926可向每个IC设备902、904、906、908、910和/或912传送配置和/或编程消息。配置和/或编程消息可定义从每个IC设备902、904、906、908、910和912的角度来看的拓扑、时钟速率以及对时隙和数据线的通信信道分配。在配置/编程消息已被传送到每个IC设备902、904、906、908、910和912之后,可向每个IC设备902、904、906、908、910和912传送“RECONFIG_NOW(重配置_现在)”消息。响应于接收到“RECONFIG_NOW”消息,每个IC设备902、904、906、908、910和912可在下一恰适的帧边界处开始根据最新近接收到的配置/编程消息进行操作。在一些示例中,“RECONFIG_NOW”消息可被用来同步各SLIMbus组件的配置/编程。
可针对个体的IC设备902、904、906、908、910和912、IC设备902、904、906、908、910和912的设备对、或者IC设备902、904、906、908、910和912的其它大小的群或集合独立地定义配置。配置信息可在多个阶段中提供,以使得一个或多个IC设备902、904、906、908、910和912可个体地配置并且可在一条或多条群配置/编程消息中接收对某些参数的附加配置或重配置。此外,“RECONFIG_NOW”消息可被用来基于IC设备902、904、906、908、910和912中的哪些设备或设备对、三个一组的设备群和其它群或集合被该“RECONFIG_NOW”消息定址来引发一个或多个IC设备902、904、906、908、910和912的选择性响应。
如图6所示,组帧和控制时隙634和636可被用于副数据线934、936和/或938上的数据传输,而组帧和控制信息在主数据线932上的对应时隙626和630中传送。在一些示例中,当下游IC设备908依赖于上游IC设备910或912来中继来自管理器926的组帧和控制信息时,副数据线934、936和/或938上的时隙634和636可被保留用于组帧和控制信息。在一些实例中,副数据线934、936和/或938上传送的组帧和控制信息可在传送之前被重新格式化以便容适旧式IC设备908。
在一些示例中,当副数据线934、936和/或938根据非SLIMbus协议操作时,副数据线934、936和/或938上传送的组帧和控制信息可被重新格式化。一条或多条副数据线934、936和/或938可被保留用于非SLIMbus数据信道。在此类实例中,经修改的组帧和启动过程可针对被保留用于非SLIMbus数据信道的副数据线934、936和/或938来采用。
用于SLIMbus数据线932、934、936和/或938的一般启动和组帧规程可被适配以供与非SLIMbus数据信道联用。在一个示例中,这些一般启动组帧规程包括使得副数据线934、936和/或938变得不活跃,由此未处于操作状态的任何组件抑制驱动副数据线934、936和/或938,从而副数据线934、936和/或938上的数据仅在数据信道已被管理器926配置之后传送/接收。
副数据线934、936和/或938可在低逻辑状态中启动以确保SLIMbus设备902、904、906、908、910和/或912中的每一者处的恰当非归零反相(NRZI)编码和解码。在SLIMbus接口中,所有SLIMbus设备902、904、906、908、910和/或912被要求监听主数据线932以确保捕获到同步和控制信息。用于具有多条副数据线934、936和938的数据通信链路928的SLIMbus基础设施可保持与单数据线SLIMbus实现等同或相当,而不论所连接的SLIMbus设备902、904、906、908、910和/或912支持副线的能力如何。
副数据线934、936和/或938可具有与主数据线932的拓扑、或与任何其它副数据线934、936和/或938不同的拓扑。当管理器926知晓SLIMbus设备902、904、906、908、910和/或912的能力和期望配置时,管理器926可正确地配置数据通信链路928和分配数据信道。管理器926分配的所有数据信道可在单条数据线932上传送和/或接收。
在一个示例中,数据通信链路928可被配置成使得副数据线934、936和938与主数据线932并行地操作。副数据线934、936和938通常不包括控制空间,诸如用于组帧和控制用途的时隙。相应地,在副数据线934、936和/或938上防止控制空间冲突,其中冲突可指代由两个或更多个设备在使用多点分支(multi-drop)总线拓扑操作的数据总线上进行同时传输的结果。组帧和控制消息可在主信道线932上的信道中传送。副数据线934、936和/或938可维持与主数据线932相同的控制特性,包括根时钟频率、时钟换挡设置等等。超帧边界、帧计数和时隙计数可由组件/设备基于主数据线932上的信令来计算和维护。因此,如果副线维持与主数据线932的同步,则SLIMbus设备902、904、906、908、910和/或912通常不会丢失副线上的超帧或帧同步。当数据通信链路928被配置成用于并行分发,则信道分配可被限制于偶数数目的时隙。
控制/组帧字段的一个或多个专用信息元素可被指派用于将SLIMbus设备902、904、906、908、910和912配置成支持附加副数据线。在一个示例中,此类信息元素可被用于枚举副数据线934、936和/或938。
SLIMbus协议可被适配成在使用多条副数据线934、936、938时包括附加控制和组帧消息。在一个示例中,附加控制和组帧消息可包括“NEXT_DEFINE_DATA_LINE(下一_定义_数据_线)”、“NEXT_EXTENDED_DEFINE_CHANNEL(下一_扩展_定义_信道)”和/或可被用来分配和/或配置数据线数目和信道的其它消息。不能支持多数据线的旧式IC设备908可响应于此类附加命令使用否定确收(NACK)来作出响应。
图10是解说采用可根据本文所公开的某些方面配置或适配的处理电路1002的装置的硬件实现的简化示例的概念图1000。根据本公开的各种方面,本文所公开的元素、或元素的任何部分、或者元素的任何组合可使用处理电路1002来实现。处理电路1002可包括一个或多个处理器1004,其由硬件和软件模块的某种组合来控制。处理器1004的示例包括:微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑设备(PLD)、状态机、定序器、门控逻辑、分立的硬件电路、以及其他配置成执行本公开中通篇描述的各种功能性的合适硬件。该一个或多个处理器1004可包括执行特定功能并且可由软件模块1016之一来配置、增强或控制的专用处理器。该一个或多个处理器1004可通过在初始化期间加载的软件模块1016的组合来配置,并且通过在操作期间加载或卸载一个或多个软件模块1016来进一步配置。
在所解说的示例中,处理电路1002可使用由总线1010一般化地表示的总线架构来实现。取决于处理电路1002的具体应用和整体设计约束,总线1010可包括任何数目的互连总线和桥接器。总线1010将各种电路链接在一起,包括一个或多个处理器1004、和存储1006。存储1006可包括存储器设备和大容量存储设备,并且在本文可被称为计算机可读介质和/或处理器可读介质。总线1010还可链接各种其他电路,诸如定时源、定时器、外围设备、稳压器、和功率管理电路。总线接口1008可提供总线1010与一个或多个收发机1012之间的接口。可针对处理电路所支持的每种联网技术来提供收发机1012。在一些实例中,多种联网技术可共享收发机1012中找到的电路系统或处理模块中的一些或全部。每个收发机1012提供用于通过传输介质与各种其它装置通信的手段。取决于该装置的本质,也可提供用户接口1018(例如,按键板、显示器、扬声器、话筒、操纵杆),并且该用户接口1018可直接或通过总线接口1008通信地耦合至总线1010。
处理器1004可负责管理总线1010和一般处理,包括对存储在计算机可读介质(其可包括存储1006)中的软件的执行。在这一方面,处理电路1002(包括处理器1004)可被用来实现本文所公开的方法、功能和技术中的任一种。存储1006可被用于存储处理器1004在执行软件时操纵的数据,并且该软件可被配置成实现本文所公开的方法中的任一种。
处理电路1002中的一个或多个处理器1004可执行软件。软件应当被宽泛地解释成意为指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行件、执行的线程、规程、函数、算法等,无论其是用软件、固件、中间件、微代码、硬件描述语言、还是其他术语来述及皆是如此。软件可按计算机可读形式驻留在存储1006中或驻留在外部计算机可读介质中。外部计算机可读介质和/或存储1006可包括非瞬态计算机可读介质。作为示例,非瞬态计算机可读介质包括:磁存储设备(例如,硬盘、软盘、磁条)、光盘(例如,压缩碟(CD)或数字多功能碟(DVD))、智能卡、闪存设备(例如,“闪存驱动器”、卡、棒、或钥匙驱动器)、随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、可擦式PROM(EPROM)、电可擦式PROM(EEPROM)、寄存器、可移动盘、以及任何其他用于存储可由计算机访问和读取的软件和/或指令的合适介质。作为示例,计算机可读介质和/或存储1006还可包括载波、传输线、和任何其它用于传送可由计算机访问和读取的软件和/或指令的合适介质。计算机可读介质和/或存储1006可驻留在处理电路1002中、处理器1004中、在处理电路1002外部、或跨包括该处理电路1002在内的多个实体分布。计算机可读介质和/或存储1006可实施在计算机程序产品中。作为示例,计算机程序产品可包括封装材料中的计算机可读介质。本领域技术人员将认识到如何取决于具体应用和加诸于整体系统上的总体设计约束来最佳地实现本公开中通篇给出的所描述的功能性。
存储1006可维持以可加载代码段、模块、应用、程序等来维持和/或组织的软件,其在本文中可被称为软件模块1016。软件模块1016中的每一者可包括在安装或加载到处理电路1002上并被一个或多个处理器1004执行时有助于运行时映像1014的指令和数据,运行时映像1014控制一个或多个处理器1004的操作。在被执行时,某些指令可使得处理电路1002执行根据本文所描述的某些方法、算法和过程的功能。
软件模块1016中的一些可在处理电路1002初始化期间被加载,并且这些软件模块1016可配置处理电路1002以实现本文所公开的各种功能的执行。例如,一些软件模块1016可配置处理器1004的内部设备和/或逻辑电路1022,并且可管理对外部设备(诸如,收发机1012、总线接口1008、用户接口1018、定时器、数学协处理器等)的访问。软件模块1016可包括控制程序和/或操作系统,其与中断处理程序和设备驱动器交互并且控制对由处理电路1002提供的各种资源的访问。这些资源可包括存储器、处理时间、对收发机1012的访问、用户接口1018等。
处理电路1004的一个或多个处理器1002可以是多功能的,由此软件模块1016中的一些被加载和配置成执行不同功能或相同功能的不同实例。这一个或多个处理器1004可附加地被适配成管理响应于来自例如用户接口1018、收发机1012和设备驱动器的输入而发起的后台任务。为了支持多个功能的执行,这一个或多个处理器1004可被配置成提供多任务环境,由此多个功能中的每个功能按需或按期望实现为由一个或多个处理器1004服务的任务集。在一个示例中,多任务环境可使用分时程序1020来实现,分时程序1020在不同任务之间传递对处理器1004的控制权,由此每个任务在完成任何未决操作之际和/或响应于输入(诸如中断)而将对一个或多个处理器1004的控制权返回给分时程序1020。当任务具有对一个或多个处理器1004的控制权时,处理电路有效地专用于由与控制方任务相关联的功能所针对的目的。分时程序1020可包括操作系统、在循环基础上转移控制权的主循环、根据各功能的优先级化来分配对一个或多个处理器1004的控制权的功能、和/或通过将对一个或多个处理器1004的控制权提供给处置功能来对外部事件作出响应的中断驱动式主循环。
图11是解说根据本发明的某些方面的通信方法的流程图。该方法可由包括管理器电路或模块926的设备902执行。在步骤1102,设备902可确定耦合至SLIMbus的第一设备的通信能力。该通信能力可标识耦合至第一设备的数据导线的数目。
在步骤1104,设备902可通过SLIMbus的主数据线向第一设备发送配置消息和/或组帧消息。该配置消息可包括保留副数据线以用于第一设备与第二设备之间的通信的控制信息。副数据线可以是SLIMbus的多条副数据线之一。控制信息可由设在第三设备上的SLIMbus管理器生成。第三设备可被限制于通过主数据线通信。在一些示例中,控制信息可由设在第一和第二设备之一上的SLIMbus管理器生成。配置消息可包括组帧消息。
在本公开的一方面,配置消息可使得第一设备被配置成用于通过副数据线与第二设备通信。在一个示例中,第一设备可被配置成使用SLIMbus协议与第二设备通信。在另一示例中,第一设备可被配置成使用非SLIMbus协议与第二设备通信。副数据线可以独立于SLIMbus来将第一设备与第二设备进行连接。
在步骤1106,设备902可提供控制至少主数据线上的传输定时的时钟信号。副数据线上的通信可使用时钟信号来同步。
在本公开的一方面,可分配主数据线和副数据线上的时隙中的多个通信信道。第一设备可使用该多个通信信道之一与第二设备通信。
在本公开的一方面,配置消息通过主数据线发送到多个设备。重配置命令可使得多个设备中的每一个根据至少一条配置消息采用一配置。通过主数据线发送的至少一条配置消息可定址到预定义设备集。
在本公开的一方面,第一设备可被配置成将通过主数据线发送的至少一条配置消息中继到未连接至主数据线的第三设备。
图12是解说采用处理电路1202的装置1200的硬件实现的示例的概念图。在该示例中,处理电路1202可被实现成具有由总线1216一般化地表示的总线架构。取决于处理电路1202的具体应用和整体设计约束,总线1216可包括任何数目的互连总线和桥接器。总线1216将包括一个或多个处理器(由处理器1212一般化地表示)和计算机可读介质(由处理器可读存储介质1214一般化地表示)的各种电路链接在一起。总线1216还可链接各种其他电路,诸如定时源、定时器、外围设备、稳压器、和功率管理电路。总线接口1218提供总线1216与收发机1220之间的接口。收发机1220可包括提供用于在传输介质上与各种其它装置通信的手段的总线接口。取决于该装置的本质,也可提供用户接口1222(例如,按键板、显示器、扬声器、话筒、操纵杆)。一个或多个时钟电路或模块1206可以设在处理电路1202内或者由处理电路1202和/或一个或多个处理器1212控制。在一个示例中,时钟电路或模块1206可包括一个或多个晶体振荡器、一个或多个锁相环设备和/或一个或多个可配置的时钟树。
处理器1212负责管理总线1216和一般处理,包括对存储在处理器可读存储介质1214上的软件的执行。该软件在由处理器1212执行时使处理电路1202执行上文针对任何特定装置描述的各种功能。处理器可读存储介质1214还可被用于存储由处理器1212在执行软件时操纵的数据。
在一种配置中,装置1200可耦合至SLIMbus 1224并且可包括:用于确定耦合至SLIMbus 1224的其它设备的通信能力的模块或电路1204,被适配或配置成通过SLIMbus1224的主数据线向一个或多个设备发送配置和组帧消息的模块或电路1210、1226,以及提供控制SLIMbus 1224的至少主数据线上的传输定时的时钟信号的时钟生成模块或电路1206。配置和SLIMbus管理模块或电路1208、1210可协作以定义和/或分配SLIMbus 1224的主数据线和/或副数据线上的时隙中的多个通信信道。在一个示例中,装置1200可包括实现对SLIMbus 1224的组帧和控制的接口模块和/或电路1226。在一些实例中,管理器模块或电路1210可控制各个电路和模块1204、1206、1208的操作,并且可以负责配置SLIMbus 1224以及连接至SLIMbus 1224的其它装置。
图13是解说根据本发明的某些方面的通信方法的流程图。该方法可由支持多条数据线932、934、936、940上的通信的设备910、912执行。在步骤1302,设备910、912可接收来自SLIMbus主数据线的一条或多条配置消息。
在步骤1304,设备910、912可响应于重配置命令并基于该一条或多条配置消息来重配置通信接口。
在步骤1306,设备910、912可通过第一数据线与第一设备通信,同时通过第二数据线与第二设备通信。第二数据线可被保留用于与第二设备的通信。第一数据线可包括SLIMbus主数据线或SLIMbus副数据线。第二数据线可以是SLIMbus副数据线,其采用SLIMbus主数据线所使用的组帧和控制配置。组帧和控制配置可定义根时钟频率。组帧和控制配置可定义换挡并被用来计算帧边界。第二数据线上的通信可被非SLIMbus协议控制。
在本公开的一方面,通信能力信息可被报告给管理器设备。配置消息可响应于通信能力信息而生成。
图14是解说采用处理电路1402的装置1400的硬件实现的示例的概念图。在该示例中,处理电路1402可被实现成具有由总线1416一般化地表示的总线架构。取决于处理电路1402的具体应用和整体设计约束,总线1416可包括任何数目的互连总线和桥接器。总线1416将包括一个或多个处理器(由处理器1412一般化地表示)和计算机可读介质(由处理器可读存储介质1414一般化地表示)的各种电路链接在一起。总线1416还可链接各种其他电路,诸如定时源、定时器、外围设备、稳压器、和功率管理电路。总线接口1418提供总线1416与收发机1420之间的接口。收发机1420可包括提供用于在传输介质上与各种其它装置通信的手段的总线接口。取决于该装置的本质,也可提供用户接口1422(例如,按键板、显示器、扬声器、话筒、操纵杆)。一个或多个时钟电路或模块1406可以设在处理电路1402内或者由处理电路1402和/或一个或多个处理器1412控制。在一个示例中,时钟电路或模块1406可包括一个或多个晶体振荡器、一个或多个锁相环设备和/或一个或多个可配置的时钟树。
处理器1412负责管理总线1416和一般处理,包括对存储在处理器可读存储介质1414上的软件的执行。该软件在由处理器1412执行时使处理电路1402执行上文针对任何特定装置描述的各种功能。处理器可读存储介质1414还可被用于存储由处理器1412在执行软件时操纵的数据。
在一种配置中,装置1400包括:用于向SLIMbus管理器报告包括装置1400的通信能力的配置的模块或电路1404、1410、1426,用于接收来自SLIMbus 1424的主数据线的一条或多条配置消息的模块或电路1410,用于重配置通信接口1426的模块或电路1408,以及用于通过SLIMbus 1424的第一数据线与第一设备通信同时通过SLIMbus 1424的第二数据线与第二设备通信的模块或电路1410、1426。
前述装置、模块和电路可以例如使用图2中解说且在图9所解说的网络配置中部署的处理器206或236、物理层驱动器210或240以及存储介质208和238的某种组合来实现。
应理解,所公开的过程中各步骤的具体次序或层次是示例性办法的解说。应理解,基于设计偏好,可以重新编排这些过程中各步骤的具体次序或层次。所附方法权利要求以范例次序呈现各种步骤的要素,且并不意味着被限定于所呈现的具体次序或层次。
提供先前描述是为了使本领域任何技术人员均能够实践本文中所描述的各种方面。对这些方面的各种改动将容易为本领域技术人员所明白,并且在本文中所定义的普适原理可被应用于其他方面。因此,权利要求并非旨在被限定于本文中所示出的方面,而是应被授予与语言上的权利要求相一致的全部范围,其中对要素的单数形式的引述除非特别声明,否则并非旨在表示“有且仅有一个”,而是“一个或多个”。除非特别另外声明,否则术语“一些”指的是一个或多个。本公开通篇描述的各种方面的要素为本领域普通技术人员当前或今后所知的所有结构上和功能上的等效方案通过引述被明确纳入于此,且旨在被权利要求所涵盖。此外,本文中所公开的任何内容都并非旨在贡献给公众,无论这样的公开是否在权利要求书中被显式地叙述。没有任何权利要求元素应被解释为装置加功能,除非该元素是使用短语“用于……的装置”来明确叙述的。
Claims (30)
1.一种通信方法,包括:
确定耦合至串行低功率芯片间媒体总线SLIMbus的第一设备的通信能力,其中所述通信能力标识耦合至所述设备的数据导线的数目;以及
通过所述SLIMbus的主数据线向所述第一设备发送配置消息;以及
提供控制至少所述主数据线上的传输定时的时钟信号,
其中所述配置消息使得所述第一设备被配置成用于通过副数据线与第二设备通信,其中所述配置消息包括保留所述副数据线以用于包括所述第一和第二设备的两个或更多个设备之间的通信的控制信息,其中所述控制信息由设在第三设备上的SLIMbus管理器生成,其中所述第三设备被限制不通过所述副数据线通信。
2.如权利要求1所述的方法,其特征在于,所述第一设备被配置成使用SLIMbus协议通过所述副数据线与所述第二设备通信。
3.如权利要求1所述的方法,其特征在于,所述第一设备被配置成使用非SLIMbus协议通过所述副数据线与所述第二设备通信。
4.如权利要求1所述的方法,其特征在于,所述副数据线上的通信使用所述时钟信号同步。
5.如权利要求1所述的方法,进一步包括:
分配所述主数据线和所述副数据线两者上的时隙中的多个通信信道,其中所述第一设备使用所述多个通信信道之一通过所述副数据线与所述第二设备通信。
6.如权利要求1所述的方法,其特征在于,所述副数据线独立于所述SLIMbus来将所述第一设备与所述第二设备进行连接。
7.如权利要求1所述的方法,其特征在于,所述配置消息包括保留所述副数据线以用于所述第一设备与所述第二设备之间的通信的控制信息,其中所述副数据线是所述SLIMbus的多条副数据线之一。
8.如权利要求7所述的方法,其特征在于,所述第三设备被限于通过所述主数据线通信。
9.如权利要求1所述的方法,进一步包括:
通过所述主数据线向多个设备发送配置消息;以及
向所述多个设备传送重配置命令,
其中所述重配置命令使得所述多个设备中的每一个根据至少一条配置消息采用一配置。
10.如权利要求9所述的方法,其特征在于,所述第一设备被配置成向第三设备中继通过所述主数据线发送的一条或多条配置消息。
11.一种装置,包括:
处理电路,其被配置成:
确定耦合至串行低功率芯片间媒体总线SLIMbus的第一设备的通信能力,其中所述通信能力标识耦合至所述设备的数据导线的数目;以及
通过所述SLIMbus的主数据线向所述第一设备发送配置消息;以及
提供控制至少所述主数据线上的传输定时的时钟信号,
其中所述配置消息使得所述第一设备被配置成用于通过副数据线与第二设备通信,其中所述配置消息包括保留所述副数据线以用于包括所述第一和第二设备的两个或更多个设备之间的通信的控制信息,其中所述控制信息由设在第三设备上的SLIMbus管理器生成,其中所述第三设备被限制不通过所述副数据线通信。
12.如权利要求11所述的装置,其特征在于,所述第一设备被配置成使用SLIMbus协议与所述第二设备通信。
13.如权利要求11所述的装置,其特征在于,所述第一设备被配置成使用非SLIMbus协议与所述第二设备通信。
14.如权利要求11所述的装置,其特征在于,所述副数据线上的通信使用所述时钟信号同步。
15.如权利要求11所述的装置,其特征在于,所述处理电路被配置成:
分配所述主数据线和所述副数据线两者上的时隙中的多个通信信道,其中所述第一设备使用所述多个通信信道之一与所述第二设备通信。
16.如权利要求11所述的装置,其特征在于,所述副数据线独立于所述SLIMbus来将所述第一设备与所述第二设备进行连接。
17.如权利要求11所述的装置,其特征在于,所述配置消息包括保留所述副数据线以用于所述第一设备与所述第二设备之间的通信的控制信息,其中所述副数据线是所述SLIMbus的多条副数据线之一。
18.如权利要求17所述的装置,其特征在于,所述第三设备被限于通过所述主数据线通信。
19.如权利要求11所述的装置,其特征在于,所述处理电路被配置成:
通过所述主数据线向多个设备发送配置消息;以及
向所述多个设备传送重配置命令,
其中所述重配置命令使得所述多个设备中的每一个根据至少一条配置消息采用一配置。
20.如权利要求19所述的装置,其特征在于,所述第一设备被配置成向第三设备中继通过所述主数据线发送的至少一条配置消息。
21.一种通信方法,包括:
接收来自串行低功率芯片间媒体总线SLIMbus主数据线的一条或多条配置消息,其中所述一条或多条配置消息接收自设在第三设备上的SLIMbus管理器,其中所述第三设备被限制不通过第二数据线通信;
响应于重配置命令并基于所述一条或多条配置消息来重配置通信接口;以及
在重配置所述通信接口之后,通过第一数据线与第一设备通信同时通过所述第二数据线与第二设备通信,
其中所述第二数据线被保留用于与包括所述第二设备的一个或多个设备通信。
22.如权利要求21所述的方法,其特征在于,所述第一数据线包括所述SLIMbus主数据线或SLIMbus副数据线。
23.如权利要求21所述的方法,其特征在于,所述第二数据线包括采用所述SLIMbus主数据线所使用的组帧和控制配置的SLIMbus副数据线,并且其中所述组帧和控制配置定义根时钟频率和换挡并被用来计算帧边界。
24.如权利要求21所述的方法,其特征在于,所述第二数据线上的通信由非SLIMbus协议控制。
25.如权利要求21所述的方法,进一步包括:
向管理器设备报告通信能力信息,其中所述配置消息响应于所述通信能力信息而生成。
26.一种装置,包括:
处理电路,其被配置成:
接收来自串行低功率芯片间媒体总线SLIMbus主数据线的一条或多条配置消息,其中所述一条或多条配置消息接收自设在第三设备上的SLIMbus管理器,其中所述第三设备被限制不通过第二数据线通信;
响应于重配置命令并基于所述一条或多条配置消息来重配置通信接口;以及
在所述通信接口被重配置之后,通过第一数据线与第一设备通信同时通过所述第二数据线与第二设备通信,
其中所述第二数据线被保留用于与包括所述第二设备的一个或多个设备通信。
27.如权利要求26所述的装置,其特征在于,所述第一数据线包括所述SLIMbus主数据线或SLIMbus副数据线。
28.如权利要求26所述的装置,其特征在于,所述第二数据线包括采用所述SLIMbus主数据线所使用的组帧和控制配置的SLIMbus副数据线,并且其中所述组帧和控制配置定义根时钟频率和换挡并被用来计算帧边界。
29.如权利要求26所述的装置,其特征在于,所述第二数据线上的通信由非SLIMbus协议控制。
30.如权利要求26所述的装置,其特征在于,所述处理电路被配置成:
向管理器设备报告通信能力信息,其中所述配置消息响应于所述通信能力信息而生成。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361904133P | 2013-11-14 | 2013-11-14 | |
US61/904,133 | 2013-11-14 | ||
US14/535,992 | 2014-11-07 | ||
US14/535,992 US9904652B2 (en) | 2013-11-14 | 2014-11-07 | System and method of sending data via additional secondary data lines on a bus |
PCT/US2014/064864 WO2015073379A1 (en) | 2013-11-14 | 2014-11-10 | System and method of sending data via additional secondary data lines on a bus |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105765550A CN105765550A (zh) | 2016-07-13 |
CN105765550B true CN105765550B (zh) | 2018-11-20 |
Family
ID=53044811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480062301.5A Active CN105765550B (zh) | 2013-11-14 | 2014-11-10 | 经由总线上的附加副数据线来发送数据的系统和方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US9904652B2 (zh) |
EP (1) | EP3069260A1 (zh) |
JP (1) | JP2017504228A (zh) |
KR (1) | KR20160084408A (zh) |
CN (1) | CN105765550B (zh) |
WO (1) | WO2015073379A1 (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10509761B2 (en) | 2013-11-14 | 2019-12-17 | Qualcomm Incorporated | System and method of sending data via additional secondary data lines on a bus |
US9514066B1 (en) * | 2015-09-09 | 2016-12-06 | Motorola Solutions, Inc. | Reconfigurable interface and method of configuring a reconfigurable interface |
US10586060B2 (en) * | 2016-05-19 | 2020-03-10 | Justin Cote | Device for securely transmitting and storing data |
CN107643994B (zh) * | 2016-07-20 | 2021-11-30 | 中兴通讯股份有限公司 | 终端、终端外设、信号发送及接收方法、数据传输系统 |
DE102016219347A1 (de) * | 2016-10-06 | 2018-04-12 | Robert Bosch Gmbh | Steuergerät, insbesondere Steuergerät für ein Kraftfahrzeug |
US10635619B2 (en) * | 2016-10-12 | 2020-04-28 | Cirrus Logic, Inc. | Encoding for multi-device synchronization of devices |
US20180285292A1 (en) * | 2017-03-28 | 2018-10-04 | Qualcomm Incorporated | System and method of sending data via additional secondary data lines on a bus |
US20190087369A1 (en) * | 2017-09-20 | 2019-03-21 | Qualcomm Incorporated | Full-duplex memory access systems and methods for improved quality of service (qos) |
DE102019201533A1 (de) * | 2019-02-07 | 2020-08-13 | Robert Bosch Gmbh | Systemkomponente mit konfigurierbarem Kommunikationsverhalten und Verfahren zum Betreiben einer solchen Systemkomponente |
US11362750B2 (en) * | 2019-03-11 | 2022-06-14 | Marvell Asia Pte Ltd | Synchronization of automotive sensors using communication-link TDM timing |
CN111324568A (zh) * | 2020-02-20 | 2020-06-23 | 深圳震有科技股份有限公司 | 一种多数据mdio总线 |
US11979659B2 (en) | 2020-05-14 | 2024-05-07 | Cirrus Logic, Inc. | Multi-chip camera controller system with inter-chip communication |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101444006A (zh) * | 2006-05-11 | 2009-05-27 | 诺基亚公司 | 为了避免干扰而控制设备中的无线电调制解调器 |
CN101523974A (zh) * | 2006-10-03 | 2009-09-02 | 诺基亚公司 | 用于管理无线电调制解调器的系统 |
CN101595466A (zh) * | 2007-01-25 | 2009-12-02 | 索尼爱立信移动通讯有限公司 | 可配置串行存储器接口 |
CN102473153A (zh) * | 2009-07-29 | 2012-05-23 | 高通股份有限公司 | 用于多无线单元共存管理器的异步接口 |
CN102474436A (zh) * | 2009-07-29 | 2012-05-23 | 高通股份有限公司 | 用于多无线电共存管理器的同步接口 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11205875A (ja) * | 1998-01-20 | 1999-07-30 | Fujitsu Ltd | クロスコネクト装置の通信容量制御方式 |
US7136953B1 (en) * | 2003-05-07 | 2006-11-14 | Nvidia Corporation | Apparatus, system, and method for bus link width optimization |
US7197591B2 (en) * | 2004-06-30 | 2007-03-27 | Intel Corporation | Dynamic lane, voltage and frequency adjustment for serial interconnect |
JP5205819B2 (ja) * | 2007-06-06 | 2013-06-05 | 日本電気株式会社 | 通信システムおよびそのパケットスケジューリング方法ならびに送信ノード |
US8495310B2 (en) * | 2008-09-22 | 2013-07-23 | Qimonda Ag | Method and system including plural memory controllers and a memory access control bus for accessing a memory device |
US20100191995A1 (en) * | 2009-01-26 | 2010-07-29 | Koby Levy | In-Band Sleep Protocol for Embedded Bus |
US8549203B2 (en) * | 2010-10-29 | 2013-10-01 | Qualcomm Incorporated | Multi-protocol bus interface device |
US9043634B2 (en) * | 2011-04-29 | 2015-05-26 | Qualcomm Incorporated | Methods, systems, apparatuses, and computer-readable media for waking a SLIMbus without toggle signal |
US9065674B2 (en) * | 2011-04-29 | 2015-06-23 | Qualcomm Incorporated | Multiple slimbus controllers for slimbus components |
EP3048536B1 (en) * | 2011-10-05 | 2020-02-19 | Analog Devices, Inc. | Two-wire communication system for high-speed data and power distribution |
US9929972B2 (en) * | 2011-12-16 | 2018-03-27 | Qualcomm Incorporated | System and method of sending data via a plurality of data lines on a bus |
-
2014
- 2014-11-07 US US14/535,992 patent/US9904652B2/en active Active
- 2014-11-10 WO PCT/US2014/064864 patent/WO2015073379A1/en active Application Filing
- 2014-11-10 KR KR1020167013977A patent/KR20160084408A/ko not_active Application Discontinuation
- 2014-11-10 CN CN201480062301.5A patent/CN105765550B/zh active Active
- 2014-11-10 EP EP14803307.9A patent/EP3069260A1/en not_active Withdrawn
- 2014-11-10 JP JP2016529925A patent/JP2017504228A/ja active Pending
-
2018
- 2018-01-19 US US15/875,937 patent/US20180143938A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101444006A (zh) * | 2006-05-11 | 2009-05-27 | 诺基亚公司 | 为了避免干扰而控制设备中的无线电调制解调器 |
CN101523974A (zh) * | 2006-10-03 | 2009-09-02 | 诺基亚公司 | 用于管理无线电调制解调器的系统 |
CN101595466A (zh) * | 2007-01-25 | 2009-12-02 | 索尼爱立信移动通讯有限公司 | 可配置串行存储器接口 |
CN102473153A (zh) * | 2009-07-29 | 2012-05-23 | 高通股份有限公司 | 用于多无线单元共存管理器的异步接口 |
CN102474436A (zh) * | 2009-07-29 | 2012-05-23 | 高通股份有限公司 | 用于多无线电共存管理器的同步接口 |
Also Published As
Publication number | Publication date |
---|---|
US20150134862A1 (en) | 2015-05-14 |
EP3069260A1 (en) | 2016-09-21 |
CN105765550A (zh) | 2016-07-13 |
JP2017504228A (ja) | 2017-02-02 |
US9904652B2 (en) | 2018-02-27 |
WO2015073379A1 (en) | 2015-05-21 |
US20180143938A1 (en) | 2018-05-24 |
KR20160084408A (ko) | 2016-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105765550B (zh) | 经由总线上的附加副数据线来发送数据的系统和方法 | |
US10509761B2 (en) | System and method of sending data via additional secondary data lines on a bus | |
CN103975317B (zh) | 经由总线上的多条数据线来发送数据的系统和方法 | |
CA2701205C (en) | System and method for inter-processor communication | |
CN108370338A (zh) | 用于消息接发和输入/输出传递接口的最优等待时间分组化器有限状态机 | |
US10416955B2 (en) | Power reduction through clock management | |
CN110312998A (zh) | 用于在总线上的设备之间发送带内中断消息的系统和方法 | |
US9065674B2 (en) | Multiple slimbus controllers for slimbus components | |
CN105493062B (zh) | 可配置的时钟树 | |
CN108541361A (zh) | 用于多信道网络中的仲裁和自适应功率循环的方法 | |
CN104541255B (zh) | 用于封装上的输入/输出架构的非阻塞功率管理 | |
KR20170046674A (ko) | 직렬 저전력 인터칩 미디어 버스 (slimbus) 시스템에서의 멀티-채널 오디오 통신 | |
CN108292286A (zh) | 用于等待时间敏感的掩蔽写入的全掩码部分比特字段(fm-pbf)技术 | |
CN103988191B (zh) | 边带初始化 | |
CN1893477B (zh) | 一种过机卡及采用过机卡的cti系统 | |
CN102629217A (zh) | 多进程多操作系统网络设备及其控制方法 | |
CN117216811A (zh) | 一种商用加密信息互联控制设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |