CN104461979A - 基于环形总线的多核片上通信网络实现方法 - Google Patents
基于环形总线的多核片上通信网络实现方法 Download PDFInfo
- Publication number
- CN104461979A CN104461979A CN201410614607.9A CN201410614607A CN104461979A CN 104461979 A CN104461979 A CN 104461979A CN 201410614607 A CN201410614607 A CN 201410614607A CN 104461979 A CN104461979 A CN 104461979A
- Authority
- CN
- China
- Prior art keywords
- ring bus
- communication network
- chip
- node
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4031—Coupling between buses using bus bridges with arbitration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0024—Peripheral component interconnect [PCI]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
Abstract
一种基于环形总线的多核片上通信网络实现方法,片上通信网络采用基于多个同构节点的双通道环形总线,传输任务以包的形式存在。所述环形总线的每个节点分上、下、左、右四个方向,每个方向提供2个通道的接口,其中左、右两个方向接口用来做总线通道,上、下两个方向接口用来做各功能模块与总线间的互连接口。本发明的优点在于:通过本发明的同构节点的设计,使环形总线结构的可扩展性与可实现性增强,可以有效地减少片上大量模块互连带来的挑战。每个节点内部提供两个方向各一个通道,节点根据两个方案的拥堵情况选择将要转发的包的发送方向,这样将减少总线延迟并增大带宽。
Description
技术领域
本发明涉及一种应用于数字信号处理器的片上通信网络实现方法,属数字信号处理器技术领域。
背景技术
目前,数字信号处理器中的通信网络是存在于数字信号处理芯片中数字信号处理器内核之间以及与芯片内部其它模块之间的数据传送通道,其作用主要在于:
1.为各单元之间的数据通信提供物理通道,保证各模块之间可以进行正确的数据访问,并且满足相应的带宽需求,从而提高整个处理器芯片的运行效率;
2.定义一套完成数据通信网络接口协议,通过该协议把通信模块之间的接口标准化,从而有利于通信网络中各模块的接口设计与集成。
目前市场上大量采用的高端通用数字信号处理器主要有AD公司的TS20X系列和TI公司TMS320C64系列。这些通用数字信号处理器芯片都采用了基于主-从总线结构的通信网络,在主-从总线结构中,所有的模块被分为两类,一类是主模块,一类是从模块,主从模块之间的数据访问都是通过直接的地址线来进行的,这样的结构简化了数据通信协议,但也带来了通信结构中连线过多造成的利用效率不高、功耗较大、布局布线过于复杂等问题。
发明内容
本发明的所要解决的技术问题在于提供一种基于环形总线的多核片上通信网络实现方法,针对多核片上通信网络,引入基于同构节点的环形总线,以期最大限度的提高通信网络连线的利用效率,并减小设计的复杂性。
本发明采用以下技术方案解决上述技术问题的:一种基于环形总线的多核片上通信网络实现方法,其特征在于,片上通信网络采用基于多个同构节点的双通道环形总线,传输任务以包的形式存在。
优化的,所述环形总线的每个节点分上、下、左、右四个方向,每个方向提供2个通道的接口,其中左、右两个方向接口用来做总线通道,上、下两个方向接口用来做各功能模块与总线间的互连接口。
优化的,所述接口除了数据线之外,还有一些额外的控制线,用于握手及包起始/终止控制。
优化的,每个接口的数据宽度都是256bit。
优化的,所述环形总线包括4个节点,4个节点的上方挂的是数字信号处理内核模块,共4个DSP内核模块,每个DSP内核模块中放置多个DSP内核,这些DSP内核复用两个与节点连接的接口,每个节点的下方连接的是除内核外的其它所有模块。
优化的,所述包支持指令访问和直接存储器访问两种方式。
优化的,每个节点都具有对接收包的解析功能,从而区分包的类型及路由信息,并做出相应的动作。
优化的,每个节点具有网络拥堵分析功能,能根据通信网络拥堵情况选择合适的通道进行包的转发。
优化的,一个节点收到不同单元发出的包时,需要对这些包进行仲裁,以决定目的地相同的多个包中哪一个会首先被发送出该节点。
具体的,在环形总线中传递的指令访存类型的包的结构定义如下:
包在环形总线接口处第1时钟节拍传送的是包的类型、源位置、目标位置、地址使能、以及其它控制信息,如果是对其它模块主动的写请求操作,在第2时钟节拍传送的是指令访存的8个写地址,第3时钟节拍传送指令访存的8个数据,如果是对其它模块主动的读请求操作,在第2时钟节拍传送的是指令访存的8个读地址,如果是对其它模块读请求操作的响应,在第2时钟节拍传送的是读回的8个数据,指令访存一次最多访问8个地址,如果访问小于8个地址,则需要用地址使能信号来控制,支持8个地址处于地址信息的任意位置,指令访存的数据与地址位置一致,即,8个地址中每个地址对应的数据处于8个数据的同一位置;
在环形总线中传递的DMA类型的包的结构定义如下:
包在环形总线接口处第1时钟节拍传送的是包的类型、源位置、目标位置、其它控制信息、以及DMA访问的目标写地址及长度,如果是对其它模块主动的写请求操作,在第2时钟节拍直到DMA结束传送的是DMA传送的写数据,如果是对其它模块读请求操作的响应,在第2时钟节拍直到DMA结束传送的是读回的DMA数据。
本发明的优点在于:
1、通过本发明的同构节点的设计,使环形总线结构的可扩展性与可实现性增强,可以有效地减少片上大量模块互连带来的挑战。每个节点内部提供两个方向各一个通道,节点根据两个方案的拥堵情况选择将要转发的包的发送方向,这样将减少总线延迟并增大带宽。。
2、本发明定义了通信网络协议,支持指令访存和DMA两种传送类型,既满足少量数据访问的功能需求,又满足大量数据访问的效率需求。
附图说明
图1是本发明基于环形总线的多核片上通信网络实现方法使用的结构框图;
图2是指令访存方式访问包的结构示意图;
图3是DMA方式访问包的结构示意图。
具体实施方式
以下结合附图对本发明进行详细的描述。
如图1所示,本环形总线包括4个节点,每个节点分上、下、左、右四个方向,每个方向提供2个通道的接口,其中左、右两个方向接口用来做总线通道,上、下两个方向接口用来做各功能模块与总线间的互连接口,每个接口的数据宽度都是256bit,接口除了数据线之外,还有一些额外的控制线,用于握手及包起始/终止控制。
该环形总线中,4个节点的上方挂的是数字信号处理(DSP)内核模块,共4个DSP内核模块,每个DSP内核模块中可以放置多个DSP内核,这些DSP内核复用两个与节点连接的接口。每个节点的下方连接的是除内核外的其它所有模块,比如DDR控制器、RapidIO控制器、PCIE控制器、Ethernet控制器、UART、GPIO等,这些模块组成一个一个簇,挂在相应的节点上。
如图2所示,是在环形总线中传递的指令访存类型的包的结构定义,包在环形总线接口处第1时钟节拍传送的是包的类型、源位置、目标位置、地址使能、以及其它控制信息。如果是对其它模块主动的写请求操作,在第2时钟节拍传送的是指令访存的8个写地址,第3时钟节拍传送指令访存的8个数据。如果是对其它模块主动的读请求操作,在第2时钟节拍传送的是指令访存的8个读地址。如果是对其它模块读请求操作的响应,在第2时钟节拍传送的是读回的8个数据。
指令访存一次最多访问8个地址,如果访问小于8个地址,则需要用地址使能信号(Addr EN字段)来控制,支持8个地址处于地址信息的任意位置。指令访存的数据与地址位置一致,即,8个地址中每个地址对应的数据处于8个数据的同一位置。
如图3所示,在环形总线中传递的DMA(直接存储器存取)类型的包的结构定义,包在环形总线接口处第1时钟节拍传送的是包的类型、源位置、目标位置、其它控制信息、以及DMA访问的目标写地址及长度。如果是对其它模块主动的写请求操作,在第2时钟节拍直到DMA结束传送的是DMA传送的写数据。如果是对其它模块读请求操作的响应,在第2时钟节拍直到DMA结束传送的是读回的DMA数据。
每个节点内部都有仲裁功能,仲裁采用固定的优先级,指令访存响应优先级最高,其次是指令访存请求、DMA响应、DMA请求,并且指令访存访问可以打断DMA访问。这样,对指令访存这种短包,就不会因为DMA访问包过长的占用总线而造成过大的延迟,平衡了带宽与延迟之间的矛盾。
上述采用4节点环形总线设计,任意两个节点之间的距离最大为3。一个节点收到来自该节点上的所挂模块的数据访问包后,如果目标模块不位于该节点上,就会根据目标节点的距离及通道的拥堵情况选择两个通道中的某一个进行转发,如果目标模块位于该节点上,则会直接发送给该目标模块,这样就会最短的访问延迟。一个节点收到来自其它节点的数据访问包后,如果目标模块不位于该节点上,就会按照包原来的方向进行转发,如果目标模块位于该节点上,则会直接发送给该目标模块。
以上所述仅为本发明创造的较佳实施例而已,并不用以限制本发明创造,凡在本发明创造的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明创造的保护范围之内。
Claims (10)
1.一种基于环形总线的多核片上通信网络实现方法,其特征在于:片上通信网络采用基于多个同构节点的双通道环形总线,传输任务以包的形式存在。
2.如权利要求1所述的基于环形总线的多核片上通信网络实现方法,其特征在于:所述环形总线的每个节点分上、下、左、右四个方向,每个方向提供2个通道的接口,其中左、右两个方向接口用来做总线通道,上、下两个方向接口用来做各功能模块与总线间的互连接口。
3.如权利要求2所述的基于环形总线的多核片上通信网络实现方法,其特征在于:所述接口除了数据线之外,还有一些额外的控制线,用于握手及包起始/终止控制。
4.如权利要求2所述的基于环形总线的多核片上通信网络实现方法,其特征在于:每个接口的数据宽度都是256bit。
5.如权利要求2所述的基于环形总线的多核片上通信网络实现方法,其特征在于:所述环形总线包括4个节点,4个节点的上方挂的是数字信号处理内核模块,共4个DSP内核模块,每个DSP内核模块中放置多个DSP内核,这些DSP内核复用两个与节点连接的接口,每个节点的下方连接的是除内核外的其它所有模块。
6.如权利要求1所述的基于环形总线的多核片上通信网络实现方法,其特征在于:所述包支持指令访问和直接存储器访问两种方式。
7.如权利要求6所述的基于环形总线的多核片上通信网络实现方法,其特征在于:每个节点都具有对接收包的解析功能,从而区分包的类型及路由信息,并做出相应的动作。
8.如权利要求6所述的基于环形总线的多核片上通信网络实现方法,其特征在于:每个节点具有网络拥堵分析功能,能根据通信网络拥堵情况选择合适的通道进行包的转发。
9.如权利要求6所述的基于环形总线的多核片上通信网络实现方法,其特征在于:一个节点收到不同单元发出的包时,需要对这些包进行仲裁,以决定目的地相同的多个包中哪一个会首先被发送出该节点。
10.如权利要求6所述的基于环形总线的多核片上通信网络实现方法,其特征在于:
在环形总线中传递的指令访存类型的包的结构定义如下:
包在环形总线接口处第1时钟节拍传送的是包的类型、源位置、目标位置、地址使能、以及其它控制信息,如果是对其它模块主动的写请求操作,在第2时钟节拍传送的是指令访存的8个写地址,第3时钟节拍传送指令访存的8个数据,如果是对其它模块主动的读请求操作,在第2时钟节拍传送的是指令访存的8个读地址,如果是对其它模块读请求操作的响应,在第2时钟节拍传送的是读回的8个数据,指令访存一次最多访问8个地址,如果访问小于8个地址,则需要用地址使能信号来控制,支持8个地址处于地址信息的任意位置,指令访存的数据与地址位置一致,即,8个地址中每个地址对应的数据处于8个数据的同一位置;
在环形总线中传递的DMA类型的包的结构定义如下:
包在环形总线接口处第1时钟节拍传送的是包的类型、源位置、目标位置、其它控制信息、以及DMA访问的目标写地址及长度,如果是对其它模块主动的写请求操作,在第2时钟节拍直到DMA结束传送的是DMA传送的写数据,如果是对其它模块读请求操作的响应,在第2时钟节拍直到DMA结束传送的是读回的DMA数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410614607.9A CN104461979A (zh) | 2014-11-04 | 2014-11-04 | 基于环形总线的多核片上通信网络实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410614607.9A CN104461979A (zh) | 2014-11-04 | 2014-11-04 | 基于环形总线的多核片上通信网络实现方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104461979A true CN104461979A (zh) | 2015-03-25 |
Family
ID=52908059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410614607.9A Pending CN104461979A (zh) | 2014-11-04 | 2014-11-04 | 基于环形总线的多核片上通信网络实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104461979A (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016155084A1 (zh) * | 2015-04-03 | 2016-10-06 | 深圳市贝沃德克生物技术研究院有限公司 | 应用于评估人体受伤情况的节点连接芯片及其节点网络 |
CN107168227A (zh) * | 2017-06-01 | 2017-09-15 | 杭州电子科技大学 | 多内核嵌入式plc的通讯控制方法和装置 |
CN107633145A (zh) * | 2017-09-26 | 2018-01-26 | 郑州云海信息技术有限公司 | 一种数据采集环状电路设计实现方法和结构 |
CN108028811A (zh) * | 2015-09-23 | 2018-05-11 | 高通股份有限公司 | 用于多核多线程无线基带调制解调器架构的可配置且可伸缩的总线互连 |
CN109739785A (zh) * | 2018-09-20 | 2019-05-10 | 威盛电子股份有限公司 | 多核系统的内连线结构 |
CN111026699A (zh) * | 2019-12-05 | 2020-04-17 | 苏州雄立科技有限公司 | 基于环形总线的多核网络通信方法、装置及系统 |
WO2020087249A1 (zh) * | 2018-10-30 | 2020-05-07 | 北京比特大陆科技有限公司 | 多内核芯片结构 |
CN114328333A (zh) * | 2021-12-10 | 2022-04-12 | 中国科学院计算技术研究所 | 基于环形总线的硅芯片及其配置方法 |
CN118468795A (zh) * | 2024-07-09 | 2024-08-09 | 井芯微电子技术(天津)有限公司 | 一种环形片内总线系统及集成芯片 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101420380A (zh) * | 2008-11-28 | 2009-04-29 | 西安邮电学院 | 一种双层双环型片上网络拓扑结构 |
CN102521201A (zh) * | 2011-11-16 | 2012-06-27 | 刘大可 | 多核数字信号处理器片上系统及数据传输方法 |
CN103380597A (zh) * | 2011-02-03 | 2013-10-30 | 华为技术有限公司 | 用于在片上环形网络中减少时延的非对称环形网拓扑 |
-
2014
- 2014-11-04 CN CN201410614607.9A patent/CN104461979A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101420380A (zh) * | 2008-11-28 | 2009-04-29 | 西安邮电学院 | 一种双层双环型片上网络拓扑结构 |
CN103380597A (zh) * | 2011-02-03 | 2013-10-30 | 华为技术有限公司 | 用于在片上环形网络中减少时延的非对称环形网拓扑 |
CN102521201A (zh) * | 2011-11-16 | 2012-06-27 | 刘大可 | 多核数字信号处理器片上系统及数据传输方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016155084A1 (zh) * | 2015-04-03 | 2016-10-06 | 深圳市贝沃德克生物技术研究院有限公司 | 应用于评估人体受伤情况的节点连接芯片及其节点网络 |
CN108028811A (zh) * | 2015-09-23 | 2018-05-11 | 高通股份有限公司 | 用于多核多线程无线基带调制解调器架构的可配置且可伸缩的总线互连 |
CN107168227A (zh) * | 2017-06-01 | 2017-09-15 | 杭州电子科技大学 | 多内核嵌入式plc的通讯控制方法和装置 |
CN107633145A (zh) * | 2017-09-26 | 2018-01-26 | 郑州云海信息技术有限公司 | 一种数据采集环状电路设计实现方法和结构 |
CN109739785A (zh) * | 2018-09-20 | 2019-05-10 | 威盛电子股份有限公司 | 多核系统的内连线结构 |
CN109739785B (zh) * | 2018-09-20 | 2020-12-29 | 威盛电子股份有限公司 | 多核系统的内连线结构 |
WO2020087249A1 (zh) * | 2018-10-30 | 2020-05-07 | 北京比特大陆科技有限公司 | 多内核芯片结构 |
CN111026699A (zh) * | 2019-12-05 | 2020-04-17 | 苏州雄立科技有限公司 | 基于环形总线的多核网络通信方法、装置及系统 |
CN111026699B (zh) * | 2019-12-05 | 2024-02-06 | 苏州雄立科技有限公司 | 基于环形总线的多核网络通信方法、装置及系统 |
CN114328333A (zh) * | 2021-12-10 | 2022-04-12 | 中国科学院计算技术研究所 | 基于环形总线的硅芯片及其配置方法 |
CN114328333B (zh) * | 2021-12-10 | 2024-03-12 | 中国科学院计算技术研究所 | 基于环形总线的硅芯片及其配置方法 |
CN118468795A (zh) * | 2024-07-09 | 2024-08-09 | 井芯微电子技术(天津)有限公司 | 一种环形片内总线系统及集成芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104461979A (zh) | 基于环形总线的多核片上通信网络实现方法 | |
US11954055B2 (en) | Mapping high-speed, point-to-point interface channels to packet virtual channels | |
US9430432B2 (en) | Optimized multi-root input output virtualization aware switch | |
US20140092740A1 (en) | Adaptive packet deflection to achieve fair, low-cost, and/or energy-efficient quality of service in network on chip devices | |
CN103077148B (zh) | 一种基于pcie的主机通讯方法和主机 | |
JP2014067433A (ja) | 統合マルチ転送媒体コネクタ・アーキテクチャ | |
US11829323B2 (en) | Method of notifying a process or programmable atomic operation traps | |
US11403023B2 (en) | Method of organizing a programmable atomic unit instruction memory | |
US11693690B2 (en) | Method of completing a programmable atomic transaction by ensuring memory locks are cleared | |
US11658922B2 (en) | Optional path ordering in packet-based network | |
US11740929B2 (en) | Registering a custom atomic operation with the operating system | |
US11924313B2 (en) | Multiple protocol header processing | |
CN112631959A (zh) | 用于相干消息的高带宽链路层 | |
US11789885B2 (en) | Ordered delivery of data packets based on type of path information in each packet | |
CN105095150A (zh) | 一种支持片上网络的网络接口 | |
US20230244416A1 (en) | Communicating a programmable atomic operator to a memory controller | |
US11797311B2 (en) | Asynchronous pipeline merging using long vector arbitration | |
US11356378B2 (en) | Combined write enable mask and credit return field | |
EP2699030B1 (en) | Route switching device, network switching system and route switching method | |
JP5731108B2 (ja) | 中継手段、中継システム、中継方法およびプログラム | |
CN103036815B (zh) | 一种信息技术和通信技术ict融合系统 | |
US11455262B2 (en) | Reducing latency for memory operations in a memory controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150325 |