CN105095150A - 一种支持片上网络的网络接口 - Google Patents
一种支持片上网络的网络接口 Download PDFInfo
- Publication number
- CN105095150A CN105095150A CN201510502383.7A CN201510502383A CN105095150A CN 105095150 A CN105095150 A CN 105095150A CN 201510502383 A CN201510502383 A CN 201510502383A CN 105095150 A CN105095150 A CN 105095150A
- Authority
- CN
- China
- Prior art keywords
- data
- packet
- local
- network interface
- storage space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明涉及一种片上网络的网络接口,该网络接口是本地处理器系统和路由节点之间的转接口,对来自本地处理器系统AHB总线的数据和路由器节点的数据包进行数据格式转化,实现本地DSP对异地存储空间的数据读写以及本地存储空间和异地存储空间之间的大批量数据交互。本发明中本地DSP直接写异地存储空间,提升了数据写的及时性,适用于需要及时传输的数据;本地存储空间和异地存储空间之间的数据交互,支持数据批传输,传输过程中不需要本地DSP参与,数据传输的同时本地DSP可以进行其它操作,极大的节省了处理资源;本地DSP读异地存储器,支持本地DSP直接访问异地存储器,提升读数据效率。
Description
技术领域
本发明涉及片上网络技术领域,尤其是一种支持片上网络的网络接口。
背景技术
由于受到工艺尺寸、成本、功耗、超深亚微米效应等方面的限制,提升单核的性能变得越来越困难,因此多核技术是处理器发展的必然方向。同时,随着集成电路工艺水平的进步,在单个芯片上可集成的晶体管数目越来越多,这也为多核技术的发展提供了物理基础。
随着片上集成的处理器核越来越多,传统的基于总线的片上互联技术已经很难满足核间通信需求,尤其在可扩展性、并行性、通信效率等方面存在着诸多局限性。片上网络(Network-on-chip,NoC)技术正是在这样的背景下应运而生的,自2000年瑞典皇家理工学院第一次提出NoC的概念发展至今,NoC技术已经越来越成熟并走向市场。因此,对支持NoC的网络接口交换数据的效率要求也随之提升。
发明内容
本发明要解决的技术问题是克服现有的缺陷,提供一种支持片上网络的网络接口,提高了网络接口的数据交换效率,该网络接口支持数据批传输。
为了解决上述技术问题,本发明提供了如下的技术方案:
一种支持片上网络的网络接口,该网络接口是本地处理器系统和路由节点之间的转接口,对来自本地处理器系统AHB总线的数据和路由器节点的数据包进行数据格式转化,实现本地DSP对异地存储空间的数据读写以及本地存储空间和异地存储空间之间的大批量数据交互。
进一步地,网络接口包括控制寄存器组、写打包模块、搬运打包模块、输出数据缓冲、输入数据缓冲、数据包解析模块和数据选择判定模块。
进一步地,控制寄存器组包括目的地址寄存器、源地址寄存器、搬运控制寄存器、写控制寄存器、中断状态寄存器、中断使能寄存器和中断屏蔽寄存器,生成数据传输地址、传输控制信息、中断信息和数据包信息;
写打包模块,将本地DSP直接往异地存储空间写的数据打包,发送到输出数据缓冲;
搬运打包模块,根据控制寄存器组生成的传输控制信息,从本地存储空间中读入待传输数据,打包后发送到输出数据缓冲;
输出数据缓冲、输入数据缓冲是数据FIFO,用于数据发送和接收时的缓冲;
数据包解析模块包括VC0解析模块和VC1解析模块,接收输入数据缓冲送过来的数据包,VC0解析模块接收来自虚拟通道0的数据包,VC1解析模块接收来自虚拟通道1的数据包,分别对接收到的数据包进行解析后,根据数据包中的目的地址信息,把数据写入本地存储空间的对应地址中,并根据数据包中的中断信息更新中断状态寄存器,产生相应的中断信息给本地DSP;
数据选择判定模块根据控制寄存器组生成的传输控制信号,把来自虚拟通道0和虚拟通道1的数据存入各自的目的地址。
进一步地,写打包模块、搬运打包模块发送出的数据包和数据包解析模块接收到的数据包均由头包和中间包组成,头包中包括电源管理位、包有效位、虚拟通道位、头包判定位、方向控制位、路由ID、包个数位和目的地址,中间包中包括电源管理位、包有效位、虚拟通道位、头包判定位和待传输的数据。
本发明的有益效果:
1、本地DSP直接写异地存储空间,提升了数据写的及时性,适用于需要及时传输的数据。
2、本地存储空间和异地存储空间之间的数据交互,支持数据批传输,传输过程中不需要本地DSP参与,数据传输的同时本地DSP可以进行其它操作,极大的节省了处理资源。
3、本地DSP读异地存储器,支持本地DSP直接访问异地存储器,提升读数据效率。
4、数据包解析模块支持来自路由节点不同虚拟通道的数据存入不同的目的地址,提升了两路虚拟通道并行传输时的传输效率。
附图说明
图1为本发明一种支持片上网络的网络接口的整体结构框图;
图2为本发明一种支持片上网络的网络接口的数据流向图;
图3为本发明一种支持片上网络的网络接口的数据发送逻辑框图;
图4为本发明一种支持片上网络的网络接口的数据接收逻辑框图;
图5为本发明一种支持片上网络的网络接口的数据搬运模块框图;
图6为本发明一种支持片上网络的网络接口的搬运功能实现逻辑框图。
具体实施方式
本发明所列举的实施例,只是用于帮助理解本发明,不应理解为对本发明保护范围的限定,对于本技术领域的普通技术人员来说,在不脱离本发明思想的前提下,还可以对本发明进行改进和修饰,这些改进和修饰也落入本发明权利要求保护的范围内。
本发明一种支持片上网络的网络接口,该网络接口1是本地处理器系统2和路由节点3之间的转接口。该网络接口1的主要功能包括:对来自本地处理器系统AHB总线的数据和路由节点的数据包进行数据格式转化;实现本地DSP对异地存储空间的数据读写;本地存储空间和异地存储空间之间的大批量数据交互。
该网络接口1支持三种数据传输模式:
a、本地DSP(数字信号处理器)写异地存储空间,由本地DSP的直接发起写数据请求,数据通过网络接口打包后发送到异地存储器;
b、本地网络接口搬运本地存储空间的数据到异地存储空间中,由本地DSP配置本地网络接口的控制寄存器组,本地网络接口根据配置信息读入本地存储空间中的数据,打包后传输到指定的异地存储空间中,支持数据批传输,传输过程中不需要本地DSP参与;
c、本地DSP读异地存储空间,由本地DSP配置异地网络接口1的控制寄存器组,异地网络接口根据配置信息,搬运异地存储空间的数据到本地存储空间中,支持数据批传输。
如图1所示,本发明包括控制寄存器组11、写打包模块12、搬运打包模块13、输出数据缓冲14(输出FIFO)、输入数据缓冲15(输出FIFO)、数据包解析模块16和数据选择判定模块17。其中,控制寄存器组11包括目的地址寄存器、源地址寄存器、搬运控制寄存器、写控制寄存器、中断状态寄存器、中断使能寄存器和中断屏蔽寄存器,主要负责生成数据传输地址、传输控制信息、中断信息、数据包信息。写打包模块12主要负责把本地DSP直接往异地存储器写的数据打包,其接收本地DSP直接发过来的目的地址、包个数信息、待传输数据,分别打包生成头包和中间包,然后发送到输出FIFO。搬运打包模块13主要根据控制寄存器组11生成的传输控制信息,从本地存储器中读入待传输数据,打包后发送到输出FIFO,支持数据批传输,传输过程中不需要本地DSP参与。输出数据缓冲14、输入数据缓冲15是数据FIFO,主要负责数据发送和接收时的缓冲。数据包解析模块16包括VC0解析模块161和VC1解析模块162,主要接收输入FIFO送过来的数据包,VC0解析模块161接收来自虚拟通道0的数据包,VC1解析模块162接收来自虚拟通道1的数据包,分别对接收到的数据包进行解析后,根据数据包中的目的地址信息,把数据写入本地存储器的对应地址中,并根据数据包中的中断信息更新到中断状态寄存器中,产生相应的中断给本地DSP。该模块支持来自路由节点不同虚拟通道的数据存入不同的目的地址,提升了两路虚拟通道并行传输时的传输效率。数据选择判定模块17根据控制寄存器组11生成的传输控制信号,把来自虚拟通道0和虚拟通道1的数据存入各自的目的地址。
如图2所示,本发明的网络接口负责把本地处理器系统发过来的数据打包后发送到相连的路由节点中,数据包通过路由网络传送到目的路由节点,再通过目的地的网络接口解析后,取出传输的数据存入目的存储空间中。数据传输共有三种模式:
本地DSP写操作。这种传输由本地DSP主动发起,主要过程是先配置写目的地址寄存器,再配置写控制寄存器,然后向目的地址发送数量固定的数据。数据通过AHB总线发送到网络接口,然后根据写控制寄存器中的头包信息组成路由节点能识别的数据包,输入到输出FIFO中,并在路由节点能接收的时候发送给路由节点。路由节点只有在本身的缓存不满(反馈信号不为“0”)时才能接收数据,这一握手逻辑在网络接口中实现,由路由节点的反馈信号控制。目的网络接口的输入FIFO接收到数据包后,读出数据包,并根据头包、非头包以及VC0、VC1等一系列解析判定逻辑对数据包进行解析。如果该数据包是头包,就读出目的地址基址,如果是中间包就读出32位数据。如果目的地址是本地存储器空间,则对应的地址和数据就通过AHB总线输出到本地存储器;如果目的地址是本地网络接口的控制寄存器组,则将数据输出到写控制寄存器中,这种情况只有外部DSP读本地存储器数据时才用到。该操作提升了数据写的及时性,适用于需要及时传输的数据。
本地DSP配置网络接口进行搬运操作。这类操作需要本地DSP配置搬运源地址、目的地址以及搬运控制寄存器。网络接口搬运操作使能后,将搬运控制寄存器中的搬运包个数、搬运数据源地址基址、目的地址基址读出并存入读打包控制逻辑。打包控制逻辑会产生AHB读请求和地址,读取本地存储器数据;然后根据目的地址信息、读数据个数信息等在打包控制逻辑中生成路由节点能识别的数据包。数据打包完成后会通过输出FIFO发送到路由节点,网络接口搬运操作比本地DSP写操作优先级更高,所以有搬运操作时MUX(数据选择器)优先选择将搬运操作数据发送到输出FIFO,此时本地DSP写操作将会暂停。路由节点将网络接口搬运的数据发送到目的存储器地址,该过程与本地DSP写操作中接收数据过程相同。该操作支持数据批传输,传输过程中不需要本地DSP参与,数据传输的同时本地DSP可以进行其它操作,极大的节省了处理资源。
本地DSP读异地存储器操作。首先本地DSP通过本地写操作配置异地网络接口中的搬运源地址寄存器、搬运目的地址寄存器和搬运控制寄存器。异地网络接口根据相关配置读取异地存储器的数据,然后通过路由发送到本地网络接口,本地网络接口将其解析后存入本地存储器中。该操作支持本地DSP直接访问异地存储器,提升读数据效率。
如图3所示,本发明的数据发送逻辑主要功能是把数据打包后发送到路由节点,数据发送功能分以下几个步骤实现:
a、配置写目的地址寄存器;
b、配置写控制寄存器;
c、DSPCore作为主设备通过AHB总线发送数据给网络接口;
d、网络接口根据相关配置信息把接收到的数据打包后发送给路由节点。
MUX根据读使能信号选择将DSP发送的数据或者网络接口读自本地存储器的数据输入数据打包发送模块。只要网络接口有读请求,则输入数据是AHBRDDATA,否则输入AHBWRDATA。数据打包发送模块根据头包数据解析模块解析出的写控制寄存器中的头包信息(目的地址、发射方向等信息)负责将接收到的数据打包成路由节点能识别的数据包,打包完成后,将数据包发送到输出FIFO中,。该FIFO只有在不空并且路由节点能接收数据包时才能进行读操作,将数据包发送到路由节点。与路由节点的握手控制模块由路由节点的反馈信号控制。
如图4所示,本发明的数据接收逻辑主要功能是接收路由节点发送过来的数据包并进行解析,将需要的数据通过AHB总线写入本地存储器。数据包有两种类型,分别是VC0和VC1,根据数据包VC位判定数据包来自哪个虚拟通道,输入FIFO根据NI读使能接收来自不同虚拟通道的数据,并根据虚拟通道位的值分别发送到VC0解析模块和VC1解析模块中进行解析,解析出有效数据发送到AHB总线。有一种特殊情况是数据地址为网络接口的相关控制寄存器地址,那么该数据将会存入指定寄存器中。当数据搬运寄存器组配置完成后会启动数据搬运操作,也就是异地DSP读本地存储器操作。
如图5所示,本发明的数据搬运模块主要功能是搬运本地存储器数据到异地存储器中,这类传输一般是大批量数据传输。数据搬运工作步骤如下:
a、配置数据搬运源地址寄存器,该寄存器中存的地址是本地地址;
b、配置数据搬运目的地址寄存器,该寄存器中存的地址是全局地址;
c、配置数据搬运控制寄存器,该寄存器中包含使能位、包个数位等信息。
整个数据搬运模块工作原理如下:本地DSP通过AHB总线或者异地DSP通过路由网络传输数据给网络接口,配置数据搬运控制寄存器组,该寄存器组中包含源地址、包个数、目的地址、读使能,使网络接口作为主设备通过AHB总线对本地存储器进行读操作。网络接口读本地存储器对应地址的数据,并将读取的数据发送到搬运功能实现逻辑,进行数据打包等一系列工作,然后将数据包发送给输出FIFO,由其发送给相连的路由节点。网络接口搬运过程中使用的输出FIFO和本地DSP写操作使用的输出FIFO是同一个,但是网络接口搬运操作优先级更高,如果网络接口正在进行搬运操作,本地DSP数据写入操作将暂停,直到网络接口搬运操作完成才继续执行。
如图6所示,本发明的搬运功能实现逻辑负责数据的打包和搬运操作。数据搬运操作首先在读使能信号置“1”时开始工作,同时将目的地址、包个数以及源地址发送给读控制器和数据打包逻辑。读控制器会将待传输包总个数、当前传输包个数及源地址信息发送给数据包计数器,数据包计数器会根据这些数据产生访问本地存储器的请求和访问地址。读控制器会根据这些数据通过AHB总线访问本地存储器,读取数据,并将读取的数据信息发送给数据包计数器。数据包计数器会根据本身记录的当前传输包个数和待传输包总个数等判定逻辑对这些数据进行打包。头包加入标志位、目的路由节点ID、方向信息、后续中间包数目、目的存储器地址基址等信息;若是中间包则加入标志位和数据信息。打包后的数据包发送到输出FIFO,等待发送。
Claims (4)
1.一种支持片上网络的网络接口,其特征在于:所述网络接口(1)是本地处理器系统(2)和路由节点(3)之间的转接口,对来自本地处理器系统AHB总线的数据和路由器节点(3)的数据包进行数据格式转化,实现本地DSP对异地存储空间的数据读写以及本地存储空间和异地存储空间之间的大批量数据交互。
2.根据权利要求1所述的支持片上网络的网络接口,其特征在于:所述网络接口(1)包括控制寄存器组(11)、写打包模块(12)、搬运打包模块(13)、输出数据缓冲(14)、输入数据缓冲(15)、数据包解析模块(16)和数据选择判定模块(17)。
3.根据权利要求2所述的支持片上网络的网络接口,其特征在于:所述控制寄存器组(11)包括目的地址寄存器、源地址寄存器、搬运控制寄存器、写控制寄存器、中断状态寄存器、中断使能寄存器和中断屏蔽寄存器,生成数据传输地址、传输控制信息、中断信息和数据包信息;
所述写打包模块(12),将本地DSP直接往异地存储空间写的数据打包,发送到输出数据缓冲(14);
所述搬运打包模块(13),根据控制寄存器组(11)生成的传输控制信息,从本地存储空间中读入待传输数据,打包后发送到输出数据缓冲(14);
所述输出数据缓冲(14)、输入数据缓冲(15)是数据FIFO,用于数据发送和接收时的缓冲;
所述数据包解析模块(16)包括VC0解析模块(161)和VC1解析模块(162),接收输入数据缓冲(15)送过来的数据包,VC0解析模块(161)接收来自虚拟通道0的数据包,VC1解析模块(162)接收来自虚拟通道1的数据包,分别对接收到的数据包进行解析后,根据数据包中的目的地址信息,把数据写入本地存储空间的对应地址中,并根据数据包中的中断信息更新中断状态寄存器,产生相应的中断信息给本地DSP;
所述数据选择判定模块(17)根据控制寄存器组(11)生成的传输控制信号,把来自虚拟通道0和虚拟通道1的数据存入各自的目的地址。
4.根据权利要求3所述的支持片上网络的网络接口,其特征在于:所述写打包模块(12)、搬运打包模块(13)发送出的数据包和数据包解析模块(16)接收到的数据包均由头包和中间包组成,头包中包括电源管理位、包有效位、虚拟通道位、头包判定位、方向控制位、路由ID、包个数位和目的地址,中间包中包括电源管理位、包有效位、虚拟通道位、头包判定位和待传输的数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510502383.7A CN105095150B (zh) | 2015-08-14 | 2015-08-14 | 一种支持片上网络的网络接口 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510502383.7A CN105095150B (zh) | 2015-08-14 | 2015-08-14 | 一种支持片上网络的网络接口 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105095150A true CN105095150A (zh) | 2015-11-25 |
CN105095150B CN105095150B (zh) | 2018-03-02 |
Family
ID=54575628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510502383.7A Active CN105095150B (zh) | 2015-08-14 | 2015-08-14 | 一种支持片上网络的网络接口 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105095150B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105528311A (zh) * | 2015-12-11 | 2016-04-27 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于数据包的存储器读写电路及方法 |
CN112988653A (zh) * | 2019-12-16 | 2021-06-18 | 北京希姆计算科技有限公司 | 数据处理电路、装置以及方法 |
WO2021134521A1 (zh) * | 2019-12-31 | 2021-07-08 | 北京希姆计算科技有限公司 | 一种存储管理装置及芯片 |
CN113297130A (zh) * | 2021-06-10 | 2021-08-24 | 中国科学技术大学 | 动态随机存取存储系统及数据处理方法 |
CN114024920A (zh) * | 2021-11-24 | 2022-02-08 | 苏州暴雪电子科技有限公司 | 一种用于片上消息网络的数据包路由方法 |
CN115686819A (zh) * | 2021-07-23 | 2023-02-03 | 慧与发展有限责任合伙企业 | 用于实施基于网络接口的全归约操作的系统和方法 |
CN117440053A (zh) * | 2023-12-21 | 2024-01-23 | 沐曦集成电路(上海)有限公司 | 一种多级跨die访问方法及系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1934831A (zh) * | 2004-03-17 | 2007-03-21 | 皇家飞利浦电子股份有限公司 | 通信服务映射的集成电路和方法 |
US20070115939A1 (en) * | 2005-10-12 | 2007-05-24 | Samsung Electronics Co., Ltd. | Network on chip system employing an advanced extensible interface protocol |
CN101141261A (zh) * | 2007-10-10 | 2008-03-12 | 山东大学 | 片上网络数字路由器及其并行数据传输方法 |
CN101753388A (zh) * | 2008-11-28 | 2010-06-23 | 中国科学院微电子研究所 | 适用于多核处理器片上和片间扩展的路由及接口装置 |
US20120192202A1 (en) * | 2008-05-09 | 2012-07-26 | International Business Machines Corporation | Context Switching On A Network On Chip |
-
2015
- 2015-08-14 CN CN201510502383.7A patent/CN105095150B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1934831A (zh) * | 2004-03-17 | 2007-03-21 | 皇家飞利浦电子股份有限公司 | 通信服务映射的集成电路和方法 |
US20070115939A1 (en) * | 2005-10-12 | 2007-05-24 | Samsung Electronics Co., Ltd. | Network on chip system employing an advanced extensible interface protocol |
CN101141261A (zh) * | 2007-10-10 | 2008-03-12 | 山东大学 | 片上网络数字路由器及其并行数据传输方法 |
US20120192202A1 (en) * | 2008-05-09 | 2012-07-26 | International Business Machines Corporation | Context Switching On A Network On Chip |
CN101753388A (zh) * | 2008-11-28 | 2010-06-23 | 中国科学院微电子研究所 | 适用于多核处理器片上和片间扩展的路由及接口装置 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105528311A (zh) * | 2015-12-11 | 2016-04-27 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于数据包的存储器读写电路及方法 |
CN112988653B (zh) * | 2019-12-16 | 2024-04-12 | 广州希姆半导体科技有限公司 | 数据处理电路、装置以及方法 |
CN112988653A (zh) * | 2019-12-16 | 2021-06-18 | 北京希姆计算科技有限公司 | 数据处理电路、装置以及方法 |
WO2021134521A1 (zh) * | 2019-12-31 | 2021-07-08 | 北京希姆计算科技有限公司 | 一种存储管理装置及芯片 |
CN114902619A (zh) * | 2019-12-31 | 2022-08-12 | 北京希姆计算科技有限公司 | 一种存储管理装置及芯片 |
CN114902619B (zh) * | 2019-12-31 | 2023-07-25 | 北京希姆计算科技有限公司 | 一种存储管理装置及芯片 |
CN113297130A (zh) * | 2021-06-10 | 2021-08-24 | 中国科学技术大学 | 动态随机存取存储系统及数据处理方法 |
CN113297130B (zh) * | 2021-06-10 | 2024-06-11 | 中国科学技术大学 | 动态随机存取存储系统及数据处理方法 |
CN115686819A (zh) * | 2021-07-23 | 2023-02-03 | 慧与发展有限责任合伙企业 | 用于实施基于网络接口的全归约操作的系统和方法 |
CN114024920B (zh) * | 2021-11-24 | 2023-10-27 | 苏州暴雪电子科技有限公司 | 一种用于片上消息网络的数据包路由方法 |
CN114024920A (zh) * | 2021-11-24 | 2022-02-08 | 苏州暴雪电子科技有限公司 | 一种用于片上消息网络的数据包路由方法 |
CN117440053A (zh) * | 2023-12-21 | 2024-01-23 | 沐曦集成电路(上海)有限公司 | 一种多级跨die访问方法及系统 |
CN117440053B (zh) * | 2023-12-21 | 2024-02-27 | 沐曦集成电路(上海)有限公司 | 一种多级跨die访问方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN105095150B (zh) | 2018-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105095150A (zh) | 一种支持片上网络的网络接口 | |
US10324873B2 (en) | Hardware accelerated communications over a chip-to-chip interface | |
CN109033004B (zh) | 一种基于Aurora总线的双机内存数据共享系统 | |
CN105765545B (zh) | PCIe I/O设备共享方法及设备与互联系统 | |
CN104461979A (zh) | 基于环形总线的多核片上通信网络实现方法 | |
CN103440219A (zh) | 一种新型的通用总线转换桥ip核 | |
CN102760111A (zh) | 一种基于fpga的扩展多串口装置及其数据收发方法 | |
US20220360540A1 (en) | Transparent packet splitting and recombining | |
CN100499666C (zh) | 实现SPI4设备与PCI Express设备互连的系统及方法 | |
CN112214445B (zh) | RapidIO交换网络数据速率可重配置硬件电路 | |
US11588745B2 (en) | Early credit return for credit-based flow control | |
US11403023B2 (en) | Method of organizing a programmable atomic unit instruction memory | |
US11693690B2 (en) | Method of completing a programmable atomic transaction by ensuring memory locks are cleared | |
CN104378161A (zh) | 一种基于AXI4总线架构的FCoE协议加速引擎IP核 | |
US11789885B2 (en) | Ordered delivery of data packets based on type of path information in each packet | |
US11797311B2 (en) | Asynchronous pipeline merging using long vector arbitration | |
KR20170133236A (ko) | PCIe 장치들에서의 고속 입출력을 위한 스토리지 시스템, 방법 및 장치 | |
CN114647602A (zh) | 一种跨芯片访问控制的方法、装置、设备及介质 | |
EP2699030B1 (en) | Route switching device, network switching system and route switching method | |
US9864728B2 (en) | Automatic generation of physically aware aggregation/distribution networks | |
CN102308538A (zh) | 报文处理方法及装置 | |
CN102780789A (zh) | 一种高带宽网络处理器数据总线接口模块的设计方案 | |
CN113553279A (zh) | 一种rdma通信加速集合通信的方法及系统 | |
CN103036815B (zh) | 一种信息技术和通信技术ict融合系统 | |
CN107317773B (zh) | 一种片上网络通信接口及通信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |