CN112214445B - RapidIO交换网络数据速率可重配置硬件电路 - Google Patents

Abstract

本发明公开的一种RapidIO交换网络数据速率可重配置硬件电路，旨在提供一种不增加硬件成本，能够提供模式和速率可重配置的RapidIO交换网络。本发明通过下述技术方案实现：用户接口单元将用户输入的速率配置信息数据组包发送至模块支持单元，并将配置相对应的时钟速率分别提供给核心处理单元、RapidIO网络交换单元，将模块支持单元配置的信息及速率配置信息适配在所连接的PE节点模块；核心处理单元将模块支持单元配置的工作时钟、模式配置信息及速率配置信息部署在RapidIO网络管理软件，控制RapidIO网络交换单元完成RapidIO网络路由配置及分配RapidIO网络ID号，建立各PE节点间的通信链路。

Description

RapidIO交换网络数据速率可重配置硬件电路

技术领域

本发明涉及一种主要面向高性能的嵌入式系统互连通信，用于RapidIO总线高速互联系统的一种RapidIO交换网络数据速率可重配置硬件电路。

背景技术

随着嵌入式数字信号处理系统功能和性能需求的不断提高，多处理器系统被视为一种提高系统处理能力的可行方法，即通过一种互连技术将多个处理器连接在一起，来实现日益增长的功能和性能的需求。如何才能使同一系统中的多个处理器之间进行高带宽、低延时的通信，这就需要一种高性能的互连技术使得多处理器系统T作更高效、更可靠。RapidIO是一种嵌入式系统互连技术，具有高带宽、低延时、高效率、高可靠性等优点，能够为高性能嵌入式系统内部互连提供良好的解决方案。近年来，RapidIO总线作为嵌入式领域的总线互联标准，以其高性能、低延迟、低引脚数和低功耗等特点，逻辑链路层实现对节点之间点对点链路的维护,将标准,以其高性能、低延迟、低引脚数和低功耗等特点得邮箱功能映射为数据包发送与数据包接收队列。广泛应用于航天、航空等领域。典型的嵌入式系统中，多处理器之间,以及处理器和外设之间的互连是通过分级共享总线实现的不同的设备根据其不同的性能要求放置在不同级别的位置上,通过桥路器接到具有高性能的总线上,典型的有PCI，CPCI和VME总线，这些总线目前的瓶颈在于系统互连系统内不同组件间的高速通信，而一种全新的总线技术－RapidIO构架的提出消除了这个瓶颈问题。RapidIO构架是一种基于高性能包交换的互连技术，主要功能是完成在一个系统内的微处理器、DSP、通信和网络处理器、系统存储器以及外设之间高速的传输数据。

基于高速串行总线技术的RapidIO协议最初是由Freescale和Mercury共同研发的一项互连技术。RapidIO总线技术作为新一代芯片级互联总线的代表。为了解决PE(ProviderEdge)节点间高效的端对端数据传输问题，针对RapidIO总线互联系统中网络节点间高效端对端通信功能的缺失,RapidIO通信中间件采用HOST节点集中控制的管理方式，在RapidIO逻辑层消息机制提供虚通道数据传输功能。易于实现系统功能的迁移与重构。然而，缺少基于逻辑层业务的端对端通信功能大大限制了该总线在复杂系统中的应用。由于RapidIO通信中间件采用HOST节点集中控制，因此，对于每个PE节点需要接入系统，通过集中控制的HOST节点建立网络连接，才能使用RapidIO通信中间件进行数据通信。而采用RapidIO通信中间件的系统规模一般都较大，几十个甚至几百个PE节点，每个PE节点的RapidIO模式、速率等都不一样，所以要求RapidIO交换网络具有模式和速率可重配置功能，才能完成PE节点组网入网。

作为航空电子信息系统一部分的CNI子系统属于典型的嵌入式系统应用，系统互联要求同时具备芯片级互联、模块级互联、机架级互联的能力。但是某些总线从设计之初决定了只有在针对特定应用的时候才能发挥其最大的优势，例如SATA是为替换并行ATA而设计出来的高速串行接口设备接口，而Infiniband则主要是针对大规模网络存储的服务器接口。随着航空电子系统的任务量日益庞大，系统对大容量的数据、高度复杂的算法和实时运算速度的要求越来越高。基于高速传输总线技术的实时信号处理系统的研究、设计及实现对目前的航空电子系统的发展，航空电子系统中的高速实时信号处理而设计了基于RapidIO总线的信号处理平台，以实现高速的数据传输能力和强大的信号处理能力。平台采用基于RapidIO总线的DSP并行处理结构，利用DSP并行处理来实现强信号处理能力，采用RapidIO交换互联技术来解决板间大数据量通信。RapidIO交换网络的组成RapidIO交换网络主要由端系统和交换机两个部分组成。端系统主要完成RapidIO包的封装、解析和塑宣的处理，每个端系统都有唯一的设备标识符ID；交换机实现端系统的互连，并且完成RapidIO包的路由和转发，将RapidIO包送达目的地。RapidIO包的路由是通过交接机的查找表来实现的。交换机的每一个端配置一个查找表。交换机根据包头中目的ID通过查找表的映射，将RapidIO包从输入端路由至q输出端口。RapidIO维护包的路由系统在进行配置的时候，需要对交换机进行维护操作，但是由于交换机没有设备lD，所以系统无法对交换机进行读写操作，为了处理这种情况，对维护包定义了一种可选择的寻址方法。维护包中附加了跳数(hop)字段，该字段规定了RapidIO网络中交换机的数量，维护包会经过从发起单元到目标单元路由。交换机的处理器一旦接到维护包，就会检测跳数字段。如果跳数为零，该交换机就是目标端。RapidIO通常采用NiosII嵌入式处理器来控制动态重配置过程。通过对NiosII处理器提供软件命令来处理和执行数据速率重配置。重配置过程触发了ALTGX_RECONFIG功能，以使用所需的数据速率对RapidIOMegaCore功能收发器进行重配置。通过采用通道和时钟管理单元锁相环(ChannelCMUPLL)重配置模式来对RapidIOMegaCore中的收发器进行重配置。ChannelCMUPLL重配置模式使用存储器初始化文件(.mif)来更改收发器设置，例如数据速率。重配置RapidIOMegaCore功能的发送(TX)和接收(RX)通道。NiosII终端是连接到RapidIOMegaCore功能驱动器的用户接口。程序和存储器(片内存储器)程序和存储器组件用于存储NiosII处理器的软件程序代码。当下载软件程序代码时，该组件存储这些代码，而NiosII处理器执行这些代码。RX缓冲器(定制组件)RX缓冲器定制组件存储从RapidIOMegaCore功能的读主端口中读取的数据以及在写主端口中写入的数据。RX数据(片内存储器)RX数据片内存储器存储从DMA读组件中读取的数据。另外，RapidIOMegaCore功能也将Avalon-MM接口上的传输数据转换成相应的RapidIO传输数据，并RapidIO串行链路上发送这些传输数据。RapidIOMegaCore功能将RapidIO串行链路上的RapidIO传输转换成I/O突发传输，并将这些突发传输呈现在相应的Avalon-MM从端口或者主端口。RapidIOMegaCore功能包含下列的默认参数设置：初始数据速率：2.5GBaud参考时钟频率：156.25MHzSerial重配置控制器。重配置控制器模块是由ALTGX_RECONFIG宏功能和控制器(用户逻辑)组成，接收来自srio_softctrl用户逻辑的指令并对收发器进行重配置。ALTGX_RECONFIG宏功能ALTGX_RECONFIG宏功能对RapidIOMegaCore功能中的收发器进行重配置。要想重配置收发器，ALTGX_RECONFIG宏功能必须有用于发送到RapidIOMegaCore功能的正确的配置设置，.mif文件包含这些配置设置。当在nios2-terminal中输入rate_reconfig所需数据速率>命令时，NiosII处理器通过AvalonMM接口发送命令到srio_softctrl用户逻辑，以开始重配置过程。当在nios2-terminal中输入软件命令rate_reconfig<所需数据速率>srio_softctrl用户逻辑会拉起reconfig_ena信号，reconfig_ena信号然后开始重配置过程，并对rate_reconfig[1:0]信号中所需的数据速率进行编码。rate_reconfig[1:0]信号是一个多路复用选择信号，用于确定选择哪一个.mif文件。控制器选择了相应的.mif文件后,将.mif文件内容加载到ALTGX_RECONFIG宏功能。ALTGX_RECONFIG宏功能通过reconfig_togxb信号来使用新的收发器设置对RapidIOMegaCore中的收发器进行重配置。当控制器加载.mif文件时,控制器会拉起发送到ALTGX_RECONFIG宏功能的写信号。控制器在每一个写周期中，只将.mif文件内容的一个字写入到ALTGX_RECONFIG能。这一过程会一直重复，直到将所有内容写入到ALTGX_RECONFIG宏功能。动态数据速率重配置工艺流程开始重配置接收NiosII命令控制器根据重配置数据速率来选择.mif文件ALTGX_RECONFIG宏功能重配置RapidIOMegaCore功能中的收发器完成重配置空闲控制器写入.mif文件内容到ALTGX_RECONFIG宏功能完成所有.mif文件内容的写入，功能描述StratixIVGX器件的RapidIO动态数据速率重配置。当控制器完成了.mif文件内容的写入,ALTGX_RECONFIG宏功能会拉起reconfig_done信号，以表明重配置过程已经成功地完成。

发明内容

本发明的目的是针对上述现有技术的不足之处，提供一种能够在不增加硬件成本和电路复杂度的情况下，电路组成结构简单，硬件电路设计要求低，功能强大、能够提供模式和速率可重配置的RapidIO交换网络，以适配各种速率及模式下的RapidIO网络的高速互联。

本发明上述目的可以通过以下措施来达到，一种RapidIO交换网络数据速率可重配置硬件电路，包括：用户接口单元、模块支持单元MSU、核心处理单元、RapidIO网络交换单元和测试转接单元，其特征在于：用户接口单元通过以太网与核心处理单元连接，RapidIO网络交换单元通过RapidIO总线分别与核心处理单元和测试转接单元连接，模块支持单元通过Localbus总线、离散控制线相连核心处理单元，核心处理单元通过RapidIO总线与RapidIO网络交换单元相联；用户接口单元获取用户输入的RapidIO模式及速率配置信息，将速率配置信息数据组包通过CAN总线发送至模块支持单元，模块支持单元将用户输入的RapidIO模式及速率配置信息数据存储到本地NVRAM中，并将配置相对应的时钟速率分别提供给核心处理单元、RapidIO网络交换单元，RapidIO网络交换单元将模块支持单元配置的工作时钟模式的配置信息及速率配置信息适配在所连接的PE节点模块；核心处理单元将模块支持单元配置的工作时钟、模式配置信息及速率配置信息部署在RapidIO网络管理软件，RapidIO网络管理软件控制RapidIO网络交换单元完成RapidIO网络路由配置及分配RapidIO网络ID号，建立各PE节点间的通信链路。

本发明相比于现有技术具有如下有益效果：

电路组成结构简单，硬件电路设计要求低。本发明采用户接口单元、核心处理单元、RapidIO网络交换单元和测试转接单元组成的RapidIO交换速率可重配置硬件电路，增加了RapidIO网络组网的灵活性。电路组成结构简单，降低了硬件成本，硬件电路设计要求低，克服了现有技术各个PE节点RapidIO模式和速率不兼容的情况，提高了RapidIO总线的通用性。用户接口单元利用周立功CAN总线盒子，通过UI界面获取用户数据输入，为用户提供了一种模式和速率可重配置的RapidIO交换网络。用户可以方便的在设备的用户接口单元下发RapidIO网络的配置信息，无需因为RapidIO网络模式和速率不一致而导致的硬件电路更改及适配等大量工作及花费成本，能够轻松进行RapidIO网络组网，提高了RapidIO网络的灵活性及经济型。

功能强大。电路组成结构简单，硬件电路设计要求低。本发明采用户接口单元、核心处理单元、RapidIO网络交换单元和测试转接单元组成的RapidIO交换速率可重配置硬件电路，

可以动态部署网络拓扑，支持动态入网操作，各个PE节点间可以不考虑速度及模式、入网时机等，减小了资源冲突，极大的提高了工作效率。

附图说明

下面结合附图进一步说明本发明的技术方案，但本发明所保护的内容不局限于以下所述。

图1为本发明的RapidIO交换网络数据速率可重配置硬件电路示意图。

图2是图1的RapidIO网络硬件电路原理示意图。

具体实施方式

参阅图1。在以下描述的实施例中，RapidIO交换网络数据速率可重配置硬件电路包括：户接口单元、核心处理单元、RapidIO网络交换单元和测试转接单元，用户接口单元通过以太网与核心处理单元连接，RapidIO网络交换单元通过RapidIO总线分别与核心处理单元和测试转接单元连接。

用户接口单元用于获取用户输入的RapidIO模式及速率配置信息，将数据组包后，通过CAN总线发送至所述模块支持单元；或者，接收所述模块支持单元通过CAN总线传输的数据，解包并展示。

模块支持单元通过用户接口单元获取用户输入的RapidIO模式及速率配置信息，将数据存储到本地NVRAM中，并将置相对应的时钟速率分别提供给核心处理单元、RapidIO网络交换单元；通过Localbus总线将模式配置信息及速率配置信息等发送给核心处理单元，过离散控制线将模式配置及速率配置信息等发送给RapidIO网络交换单元；或者，将数据组包后，通过CAN总线发送至所述用户接口单元，解包并展示。

核心处理单元接收所述模块支持单元配置的工作时钟、模式配置信息及速率配置信息等。

RapidIO网络交换单元将接收所述模块支持单元配置的工作时钟模式配置信息及速率配置信息等，配置所连接的PE节点模块。

用户数据包括RapidIO网络路由配置信息、RapidIO的1x/4x模式选择参数、RapidIO的1.25Gbps\2.5Gbps\3.25Gbps速率参数以及RapidIO网络ID号等

优选地，模块支持单元可以DSP+CPLD的模式，其包含一片可以采用xilinx公司的用于电路控制的XC3S1400AN可编程逻辑器件，一片可以采用TI公司的带两路CAN总线接口的用于用户接口单元收发的DSP芯片TMS320F28235总线收发器；一片可以采用IDT公司的，可以产生156.25M时钟，并可以提供多路可配置的时钟频率的ICS844N255AKILF时钟芯片，时钟芯片为RapidIO网络交换单元及核心处理单元提供所需时钟。

优选地，核心处理单元包含一片Freescale公司的MPC8548EPowerPC处理器，用于部署RapidIO网络管理软件。

RapidIO网络管理软件用于控制RapidIO网络交换单元完成RapidIO网络路由配置、及分配RapidIO网络ID号，建立各PE节点间的通信链路。

优选地，RapidIO网络交换单元包含5片或者更多的IDT公司的TSI578RapidIO交换芯片，组成RapidIO交换矩阵，以用于扩展RapidIO端口互联更多的PE节点模块。

参阅图2。在本实施例提供的RapidIO网络交换模块硬件电路中，模块支持单元包含通过CAN总线相连用户接口单元的数字信号处理器DSP，通过XINTF总线与数字信号处理器DSP进行数据交互的复杂可编程逻辑器件CPLD，用户通过用户接口单元输入RapidIO网络路由配置信息、RapidIO的1x4模式选择参数、RapidIO的1.25Gbps\2.5Gbps\3.25Gbps速率参数以及PE节点RapidIO网络ID号等网络参数，经由CAN总线输至模块支持单元，模块支持单元将配置信息存储到本地易失性随机访问存储器NVRAM中。复杂可编程逻辑器件CPLD读取NVRAM中的内容，重新进行配置，通过IO端口控制ICS844N255AKILF时钟分路器，产生1路固定的156.25M时钟和多路可编程125M差分时钟、100M差分时钟，将156.25M差分时钟送入时钟分配器，时钟分路器将156.25M差分时钟通过ONSEMI公司的NB7L14MMNG将其分成5路，分别送入RapidIO网络交换单元的5片TSI578交换芯片提供RapidIO工作时钟。首先通过CPLD产生5路100M时钟及一路66M时钟分别作为TSI578交换芯片和MPC8548E的工作时钟；将5片交换芯片的所有SP_IO_SPEED两个接口来配置交换机端口的数据传输速率设置控制信号连到CPLD，通过CPLD来控制表2所示的交换芯片速率；同时，CPLD通过时钟分路器为核心处理单元的MPC8548E芯片的RapidIO提供可选的100M差分时钟及可选125M差分时钟，其中100M差分时钟可以支持表1所示的3.12Gbps、125M差分时钟支持1.25Gbps\2.5Gbps。交换芯片端口的模式的有以下三个信号来决定；可将SRIO协议栈的交换芯片的所对应端口的SP{n}_MODESEL、SP{n}_PWRDN、SP{n+1}_PWRDN三个控制信号传输到CPLD，通过CPLDSP{n}_MODESEL管脚控制来配置交换机是工作在4X模式还是工作在1X模式.当SP{n}MODESEL的值为0时,n为偶数,端口n工作在4x模式。SP{n}_PWRDN发送和接收控制信号,这些控制信号控制端口n和端口n+1的状态,n为偶数.当SP{n}_PWRDN为1,端口n上电,端口n+1由SP{n+1}_PWRDN控制。模块支持单元完成配置后，通过CAN总线通知用户接口单元，通过Localbus总线告知核心处理单元，核心处理单元加载RapidIO网络管理软件，完成RapidIO网络枚举，路由选择及RapidIO网络ID分配，建立PE节点通信链路，完成对整个RapidIO网络的管理及控制。

表交换芯片速率控制表

SP_IO_SPEED[1]	SP_IO_SPEED[0]	速度
			0	0	1.25Gbit/s
0	1	2.5Gbit/s
			1	0	3.125Gbit/s
1	1	无效

表1交换芯片LANE控制表

SP{n}_MODESEL	SP{n}_PWRDN	SP{n+1}_PWRDN
				0	0(powerup)	1(powerdown)	4X有效
1	0	1	A的1X有效
				1	1	1	1X无效
1	0	0	、B的1X有效

本发明不局限于上述实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围之内。本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (10)

1.一种RapidIO交换网络数据速率可重配置硬件电路，包括：用户接口单元、模块支持单元MSU、核心处理单元、RapidIO网络交换单元和测试转接单元，其特征在于：用户接口单元通过以太网与核心处理单元连接，模块支持单元通过Localbus总线、离散控制线相连核心处理单元，核心处理单元通过RapidIO总线相连RapidIO网络交换单元；RapidIO网络交换单元通过RapidIO总线分别与核心处理单元和测试转接单元连接；用户接口单元获取用户输入的RapidIO模式用户数据及速率配置信息，将速率配置信息数据组包通过CAN总线发送至模块支持单元，模块支持单元将用户输入的RapidIO模式用户数据及速率配置信息数据存储到本地非易失性随机访问存储器NVRAM中，并将配置相对应的时钟速率分别提供给核心处理单元、RapidIO网络交换单元，RapidIO网络交换单元将模块支持单元配置的工作时钟模式的配置信息及速率配置信息适配在所连接的PE节点模块；核心处理单元将模块支持单元配置的工作时钟、模式配置信息及速率配置信息部署在RapidIO网络管理软件，RapidIO网络管理软件控制RapidIO网络交换单元完成RapidIO网络路由配置及分配RapidIO网络ID号，建立各PE节点间的通信链路。

2.如权利要求1所述的RapidIO交换网络数据速率可重配置硬件电路，其特征在于：用户数据包括RapidIO网络路由配置信息、RapidIO的1x4模式选择参数、RapidIO的1.25Gbps\2.5Gbps\3.25Gbps速率参数以及RapidIO网络ID号。

3.如权利要求1所述的RapidIO交换网络数据速率可重配置硬件电路，其特征在于：RapidIO网络交换单元包含5片或者更多的交换芯片组成RapidIO交换矩阵，以用于扩展RapidIO端口互联更多的PE节点模块。

4.如权利要求1所述的RapidIO交换网络数据速率可重配置硬件电路，其特征在于：模块支持单元包含通过CAN总线相连用户接口单元的数字信号处理器DSP，通过XINTF总线与数字信号处理器DSP进行数据交互的复杂可编程逻辑器件CPLD。

5.如权利要求1所述的RapidIO交换网络数据速率可重配置硬件电路，其特征在于：用户通过用户接口单元输入RapidIO网络路由配置信息、RapidIO的1x4模式选择参数、RapidIO的1.25Gbps\2.5Gbps\3.25Gbps速率参数以及PE节点RapidIO网络ID号的网络参数，经由CAN总线输至模块支持单元，模块支持单元将配置信息存储到本地易失性随机访问存储器NVRAM中。

6.如权利要求3所述的RapidIO交换网络数据速率可重配置硬件电路，其特征在于：复杂可编程逻辑器件CPLD读取NVRAM中的内容，重新进行配置，通过IO端口控制ICS844N255AKILF时钟分路器，产生1路固定的156.25M时钟和多路可编程125M差分时钟、100M差分时钟，将156.25M差分时钟送入时钟分配器，时钟分路器将156.25M差分时钟通过ONSEMI公司的NB7L14MMNG将其分成5路，分别送入RapidIO网络交换单元的5片TSI578交换芯片提供RapidIO工作时钟。

7.如权利要求6所述的RapidIO交换网络数据速率可重配置硬件电路，其特征在于：CPLD产生5路100M时钟及一路66M时钟分别作为交换芯片和MPC8548E的工作时钟，将5片交换芯片的所有SP_IO_SPEED两个接口来配置交换机端口的数据传输速率设置控制信号连到CPLD，通过CPLD来控制交换芯片LANE控制表2所示的交换芯片速率；同时，CPLD通过时钟分路器为核心处理单元的MPC8548E芯片的RapidIO提供可选的100M差分时钟及可选125M差分时钟，其中100M差分时钟支持交换芯片速率控制表1所示的3.12Gbsp、125M差分时钟支持1.25Gbps\2.5Gbps。

8.如权利要求7所述的RapidIO交换网络数据速率可重配置硬件电路，其特征在于：交换芯片端口模式有以下三个信号来决定；可将SRIO协议栈的交换芯片的所对应端口的SP{n}_MODESEL、SP{n}_PWRDN、SP{n+1}_PWRDN三个控制信号传输到CPLD，通过CPLDSP{n}_MODESEL管脚控制来配置交换机是工作在4X模式还是工作在1X模式.当SP{n}MODESEL的值为0时,n为偶数,端口n工作在4x模式；SP{n}_PWRDN发送和接收控制信号,这些控制信号控制端口n和端口n+1的状态,n为偶数.当SP{n}_PWRDN为1,端口n上电,端口n+1由SP{n+1}_PWRDN控制。

9.如权利要求1所述的RapidIO交换网络数据速率可重配置硬件电路，其特征在于：模块支持单元完成配置后，通过CAN总线通知用户接口单元，通过Localbus总线告知核心处理单元，核心处理单元加载RapidIO网络管理软件，完成RapidIO网络枚举，路由选择及RapidIO网络ID分配，建立PE节点通信链路，完成对整个RapidIO网络的管理及控制。

10.如权利要求1所述的RapidIO交换网络数据速率可重配置硬件电路，其特征在于：用户接口单元获取用户输入的RapidIO模式及速率配置信息，数据组包后，通过CAN总线发送至模块支持单元；或者，接收模块支持单元通过CAN总线传输的数据，解包并展示。

Images