CN102521201A - 多核数字信号处理器片上系统及数据传输方法 - Google Patents
多核数字信号处理器片上系统及数据传输方法 Download PDFInfo
- Publication number
- CN102521201A CN102521201A CN2011103639085A CN201110363908A CN102521201A CN 102521201 A CN102521201 A CN 102521201A CN 2011103639085 A CN2011103639085 A CN 2011103639085A CN 201110363908 A CN201110363908 A CN 201110363908A CN 102521201 A CN102521201 A CN 102521201A
- Authority
- CN
- China
- Prior art keywords
- processor
- data
- chip
- network
- primary processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明实施例提供了一种多核数字信号处理器片上系统及数据传输方法,系统包括:一个主处理器、多个从处理器和外部存储器,每个所述主处理和从处理器都包括处理器核、片上存储器和直接内存访问DMA控制器,所述主处理器通过I/O控制器对所述外部存储器进行控制和访问,各处理器之间通过一片上互联网络进行数据交换,所述片上互联网络由星形网络、环形网络以及串行网络构成。本发明实施例中的片上互联网络结合了星形网络、环形网络和串行网络,从而不但可以提供高带宽的流数据传输,而且还可以提供低延迟的短消息传递,另外,本发明实施例通过主处理器的软件控制简化了外部存储器的访问仲裁,并通过网络数据缓冲减少了多核处理器间的同步操作,降低了多核处理器软件程序设计的复杂度。
Description
技术领域
本发明数字信号处理器领域,尤其是涉及一种多核数字处理器片上系统及数据传输方法。
背景技术
随着数字信号处理算法的发展,数字信号处理器对运算性能的要求在不断提高,传统的单核处理器已经很难满足复杂信号处理对性能的要求。目前通常采用的提高处理能力的方法是使用多核数字信号处理器进行并行运算。多核数字信号处理器使用多个同类或者异类的处理器核或者硬件加速单元相互协作,通过并行执行运算任务来缩短计算时间。
主从结构的多核数字信号处理器由一个主处理器和多个从处理器构成。这种结构可以有效的区分控制任务和信号处理任务并由不同类型的处理器来执行,是高效的多核数字信号处理器结构。其中,主处理器运行主程序,主要执行程序流控制、任务调度、和资源管理与配置,主处理器分配数字信号处理任务子程序到从处理器执行。从处理器通常是由具有并行数据通道的单指令多数据(Single Instruction Multiple Data,SIMD)结构或者超长指令字(Very Long Instruction Word,VLIW)结构的处理器构成。从处理器主要执行数据计算。通过多个从处理器并行运行提高处理能力。
多核数字信号处理器上各处理器间的数据通信可分为两类,基于长数据流的传输和短消息传递。长数据流的传输是指在一定时间段内,在两个处理器之间连续的传递较长的数据块,其要求高的传输带宽。短消息传递往往用于同步信息,数据量少,但是要求低延时。对于长数据流的传输,多核数字信号处理器通常使用直接内存访问(Direct Memory Access,DMA)控制器,通过软件控制传输数据块,由于在数字信号处理中,多数计算属于可预测算法,数据的搬移方式在程序运行前即可预知。使用DMA控制器和适当的软件调度,可以在处理器进行计算的同时,通过DMA控制器进行数据搬移,从而达到数据存储和运算的并行执行,提高了处理器的执行效率,缩短了运行时间。而对于短消息传递,通常采用高优先级来减小通信延迟。
目前,多核数字信号处理器通过可以片上互联网络来提供处理单元间的通信通道以及对外部共享存储器的访问通道。已有的片上多核互联系统通常采用共享总线方式连接多个处理器,通过使用共享外部存储器结构来简化多核处理器上数据通信的硬件和软件设计。多个处理器通过总线连接并共享外部存储器,所有连接至总线的子系统,包括片上处理器及外部存储器,都被分配了独立的地址空间,单个处理器通过地址来区分和访问不同的处理器或存储器来实现数据通信和消息传递。由共享总线连接的多核处理器中每一个处理器都可发送数据通信请求到总线。处理器内可能包含DMA控制器,来独立于处理器核进行数据交换。处理器或者DMA控制器发送数据通信请求到总线后,总线仲裁器决定一段时间内总线归属,获得总线使用权的处理器可在这段时间内发送或读取数据。
上述这种传统共享总线的多核互联网络使用同一硬件支持数据块和短消息两种数据传递。但是共享总线的方法使得特定时间内只能进行一个数据传输任务,多核处理器的性能受到了总线带宽的限制。另外,现有的改进的总线设计包括采用多层共享总线,在每个层上可独立进行数据传输。在多层总线上同时进行的数据传输提高了总线的总体传输带宽。但是由于单层或者多层的共享总线采用硬件仲裁器及全局地址空间分配,随着片上多核处理器中处理器的增加,地址空间变大,硬件仲裁器设计更加复杂,硬件设计开销增加。另外,当使用同一总线同时支持数据流和短消息时,两种传输具有不同带宽和延时要求,因此为了保证高性能,总线设计会加入更复杂的协议支持如优先级和突发数据传输等事件。
另外,基于上述传统共享总线的多核互联网络的诸多缺陷,现有技术中还出现了由网络节点构成的片上网络系统,其改进了片上系统的扩展性,分解了多核系统结构设计的复杂性,并提供了更高的通信带宽。处理器发送数据包到本地网络节点(这里的网络节点是指片上节点,有别于传统的网络节点),之后数据包在网络节点间传递直到到达目标处理器。片上网络中的网络节点负责数据包的转发,可采用分组交换和电路交换两种方式。分组交换中路由信息包含在数据包内,网络节点通过读取数据包得到路由信息来转发数据包。电路交换方式中路由信息被配置在网络节点内,网络节点决定数据包的转发方向。
对于主从结构的多核数字信号处理器,为了降低并行计算中的通信瓶颈,针对嵌入式计算和流信号处理,目前急需有一种高效的片上网络设计,可提供高带宽的流数据传输和低延迟的短消息传递。另外,对于使用DMA控制器做数据交换的片上网络设计,该片上网络设计最好可以减小DMA调度的硬件和软件开销,如总线的硬件仲裁和DMA中断等,同时降低多处理器间数据传输任务和计算任务之间同步的开销,从而减小多核处理器软件程序设计的复杂性。
发明内容
本发明实施例提供一种多核数字处理器片上系统及数据传输方法,用于提供高带宽的流数据传输和低延迟的短消息传递,同时可以减小多核处理器软件程序设计的复杂度。
一方面,本发明实施例提供一种多核数字处理器片上系统,包括:一个主处理器、多个从处理器和外部存储器,每个所述主处理和从处理器都包括处理器核、片上存储器和直接内存访问DMA控制器,所述主处理器通过I/O控制器对所述外部存储器进行控制和访问,各处理器之间通过一片上互联网络进行数据交换,所述片上互联网络由星形网络、环形网络以及串行网络构成。
优选地,本发明实施例中星形网络采用星形拓扑结构连接所述主处理器和所述多个从处理器,所述主处理器作为所述星形网络的主节点,所述主处理器分别连接至所述星形网络中的各个叶节点,所述多个从处理器分别连接至对应的一个叶节点,所述星形网络提供从所述外部存储器到所述从处理器的片上存储器之间的点对点以及点对多点的数据传输通道。
优选地,本发明实施例中叶节点包括一星形网络缓冲单元,用于缓存从所述主处理器或者所述从处理器发出的网络数据包。
优选地,本发明实施例中环形网络采用环形拓扑结构连接所述多个从处理器,所述多个从处理器所对应的叶节点依次连接以构成一环形结构,所述环形网络提供一个从处理器至其它从处理器的点对点的数据传输通道以及点对多点的数据广播通道。
优选地,本发明实施例中环形网络内的叶节点包括:一电路交换单元,用于使用电路交换来与其它叶节点进行网络数据包传输;一环形网络接口单元,用于根据路由表决定是否立即传送网络数据包,以及当所述叶节点内不存在相应路由时,向所述处理器发送中断请求以请求所述主处理器进行路由配置;一控制寄存器单元,用于接受所述主处理器对所述叶节点进行的路由配置。
优选地,本发明实施例中串行网络提供所述多个从处理器之间的短消息传递通道,每个所述从处理器都包括一串行发送单元及串行接收单元,其中串行发送单元分别连接至其它从处理器的串行接收单元以构成一串行结构。
另一方面,本发明实施例还提供了一种多核数字处理器片上系统的数据传输方法,所述多核数字处理器片上系统包括一个主处理器、多个从处理器和外部存储器,每个所述主处理和从处理器都包括处理器核、片上存储器和直接内存访问DMA控制器,所述主处理器通过I/O控制器对所述外部存储器进行控制和访问,所述方法包括:通过星形网络在所述主处理器的控制下完成所述多个从处理器和外部存储器之间的数据交换,以及完成所述主处理器与所属多个从处理器的数据广播;通过环形网络完成所述从处理器之间的数据交换;通过串行网络完成所述从处理器之间的短消息传递。
优选地,本发明实施例中通过星形网络在所述主处理器的控制下完成所述多个从处理器和外部存储器之间的数据交换包括:主处理器配置主DMA控制器并启动传输任务来从外部存储器读取数据并发送至星形网络的叶节点,或者从所述星形网络的叶节点读取数据并存储至所述外部存储器;从处理器配置其本地DMA控制器并启动传输任务来从本地片上存储单元读取数据并发送至星形网络的叶节点,或者从所述星形网络的叶节点接收数据并存储至所述本地片上存储单元;当主处理器和从处理器的传输任务相同时,相应的从处理器和外部存储器之间开始进行数据交换。
优选地,本发明实施例中当从处理器和主处理器的传输任务不同或者从处理器先启动传输任务,而主处理器未启动传输任务时,该从处理器进入等待状态,等待叶节点的数据缓冲,当主处理器启动相同传输任务时,再开始和外部存储器进行数据交换;当主处理器先启动传输任务而从处理器未启动传输任务时,该主处理器进入等待状态,当从处理器启动相同传输任务时,再开始和外部存储器进行数据交换。
优选地,本发明实施例中配置外部存储器的地址生成器以生成所述外部存储器的地址,以及配置传输参数,所述传输参数包括数据源和数据目的地的选择信息以及传输数据长度。
优选地,本发明实施例中配置本地片上存储单元的地址生成器以生成所述本地片上存储单元的地址,以及配置传输参数,所述传输参数包括数据源和数据目的地的选择信息以及传输数据长度。
优选地,本发明实施例中通过星形网络完成所述主处理器与所属多个从处理器的数据广播包括:主处理器配置主DMA控制器并启动数据广播任务;多个从处理器配置其本地DMA控制器并启动数据广播任务;当所有处理器都启动数据广播任务后,主处理器开始向所有从处理器进行数据广播。
优选地,本发明实施例中通过环形网络完成所述从处理器之间的数据交换包括:数据发送端的从处理器配置其本地DMA控制器并启动数据发送任务,数据接收端的从处理器配置其本地DMA控制器并启动数据接收任务;数据发送端的从处理器发送数据传输请求到与之相连的叶节点的环形网络接口单元,数据接收端的从处理器等待接收数据;所述叶节点根据数据传输请求判断路由列表中是否具有数据接收端的从处理器,若有,则立即响应并通过电路交换单元进行数据传输,若没有,则向主处理器发送中断请求,以请求主处理器重新配置路由列表。
优选地,本发明实施例中数据发送端的从处理器配置其本地DMA控制器包括:配置其本地片上存储单元的地址生成器以生成所述本地片上存储单元的地址,配置传输参数,所述传输参数包括目标处理器的选择信息以及传输数据长度;数据接收端的从处理器配置其本地DMA控制器包括:配置其本地片上存储单元的地址生成器以生成所述本地片上存储单元的地址,配置传输参数,所述传输参数包括数据源处理器的选择信息以及传输数据长度。
优选地,本发明实施例中通过串行网络完成所述从处理器之间的短消息传递包括:发送端的从处理器发送短消息数据包到与之相连的串行发送单元;所述串行发送单元以串行广播的方式将所述短消息数据包发送到所有连接的串行接收单元;所述串行接收单元接收所述短消息数据包,并根据所述短消息数据包内的目标从处理器标识决定是否存储所述包,若所述短消息数据包内的从处理器标识所标识的是与所述串行接收单元相连的从处理器,则存储所述短消息数据包至从处理器的本地片上存储单元内,否则即丢弃所述短消息数据包。
优选地,本发明实施例中串行接收单元存储所述短消息数据包之后,还包括:将所述短消息数据包的相应标识位设置为已经收到所述短消息数据包;接收端处理器通过轮询方式检查所述短消息数据包的所述相应标识位以读取接收到的短消息。
本发明实施例中的片上互联网络结合了星形网络、环形网络和串行网络,从而不但可以提供高带宽的流数据传输,而且还可以提供低延迟的短消息传递,另外,本发明实施例通过主处理器的软件控制简化了外部存储器的访问仲裁,并通过网络数据缓冲减少了多核处理器间的同步操作,降低了多核处理器软件程序设计的复杂度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种多核数字处理器片上系统的结构示意图;
图2为本发明实施例提供的一种星形网络的结构示意图;
图3为本发明实施例提供的一种环形网络的结构示意图;
图4为本发明实施例提供的一种叶节点的结构示意图;
图5为本发明实施例提供的一种串行网络的结构示意图;
图6为本发明实施例提供的一种多核数字处理器片上系统的数据传输方法的流程示意图;
图7为本发明实施例提供的利用星形网络在从处理器及外部存储器之间传输数据的流程示意图;
图8为本发明实施例提供的利用环形网络在从处理器之间传输数据的流程示意图;
图9为本发明实施例提供的利用串行网络在从处理器之间传输短消息的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示为本发明实施例提供的一种多核数字处理器片上系统的结构示意图,该多核数字处理器片上系统包括一主处理器110和多个从处理器120,主处理器110和从处理器120之间通过片上互联网络130相连,在本实施例中从处理器的个数为4个,但并不以此为限。另外本发明实施例的多核数字处理器片上系统还可以包括I/O控制器140、外部存储器150以及其它外部设备160,主处理器110通过I/O控制器140与外部存储器150以及其它外部设备160进行控制和访问,包括处理器的直接访问和DMA访问方式。
主处理器110包括主处理器核111、主片上存储器112和主DMA控制器113,在本实施例中,主处理器110主要用于执行主程序,负责分配任务到从处理器120,并配置片上互联网络130和主DMA控制器113进行数据传输。
从处理器120包括从处理器核121、从片上存储器122和从DMA控制器123,在本实施例中,从处理器120主要执行计算任务,其可通过数据或指令级的并行处理达到高的运算能力,从处理器120通过控制本地从DMA控制器123进行数据传输。
片上互联网络130包括星形网络131、环形网络132及串行网络133。
在本实施例中,通过星形网络130可以提供外部存储器150至从处理器120的从片上存储器122之间的数据交换通道,以及提供主处理器110与从处理器120之间的数据广播通道。环形网络132可以提供从处理器120之间的数据交换通道。串行网络133可以提供从处理器120之间的短消息交换通道。
本发明实施例中的片上互联网络结合了星形网络、环形网络和串行网络,从而不但可以提供高带宽的流数据传输,而且还可以提供低延迟的短消息传递。
如图2所示为本发明实施例提供的一种星形网络的结构示意图,该星形网络采用星形拓扑结构连接主处理器110和多个从处理器120,其中主处理器110作为星形网络的主节点,主处理器110的主DMA控制器113有专用的数据通道(220A-D)连接到每个从处理器120的叶节点(210A-D),另外每个从处理器120分别通过数据通道(230A-D)连接至对应的叶节点(210A-D)。
在本实施例中,只有主处理器110及主DMA控制器113使用全局地址空间访问外部存储器150,从处理器120并不直接访问共享的外部存储器150,从处理器120是控制器本地从DMA控制器123来访问与其相连的叶节点(210A-D)来传输数据。
下面对从处理器120和外部存储器150之间的数据交换进行如下说明:
首先,每个处理器都会在本地产生存储器地址,具体来说,主处理器是利用主DMA控制器113来产生外部存储器150的地址,而从处理器120是利用从DMA控制器123来产生本地片上存储单元122的存储器地址。当从外部存储器150读取数据并写入从处理器120的片上存储器122时,主DMA控制器113首先会将数据从外部存储器150内读出,然后写入对应的叶节点,比如叶节点210A,然后与该叶节点210A相对应的从处理器120的从DMA控制器123会从该叶节点210A中读取该数据并写入其本地片上存储单元122。另外当从从处理器的片上存储器122读取数据并写入外部存储器150时,其过程和上述过程相反,在此不再赘述。
在本实施例中,叶节点210A具有一星形网络缓冲单元,其可以用于缓存从主处理器110或者从从处理器120发出的网络数据包。具体来说,上述从处理器120的从DMA控制器123的数据读入操作会在相连叶节点的星形网络缓冲单元空时暂停,而从处理器120的从DMA控制器123的数据写出操作会在相连叶节点的星形网络缓冲单元满时暂停。
在本实施例中,多个从处理器120可同时启动本地从DMA控制器123进行数据发送或接收,当多个从处理器120同时启动数据传输任务时,其传输仲裁控制由主处理器120的主DMA控制器123来实现,即主DMA控制器123当前执行哪个数据传输任务,则该数据传输任务对应的从处理器120得以启动数据传输。另外,主DMA控制器123可采用硬件队列任务的方式进一步减少主处理器110的控制复杂度和主DMA控制器113的启动延时,主处理器110可以配置多个星形网络的传输任务到主DMA控制器113,主DMA控制器113通过在当前数据传输的同时,加载下一个传输任务的参数来减小通信延迟,在当前任务完成的时候,下一个传输任务可以立即启动,无需中断主处理器110后,由主处理器110重新配置新的传输任务。
另外,在本实施例中,主处理器110的主DMA控制器113还可以使用广播的形式发送相同的数据到多个从处理器120的叶节点中。
本发明实施例的星形网络通过主处理器的软件控制简化了外部存储器的访问仲裁,并通过网络数据缓冲减少了多核处理器间的同步操作。
如图3所示为本发明实施例提供的一种环形网络的结构示意图,该环形网络采用环形拓扑结构连接所述多个从处理器120,具体来说,是多个从处理器120所对应的叶节点依次连接以构成一环形结构,比如图3中的叶节点210A-D依次连接所构成的环形结构,相邻叶节点之间通过数据交换通道320A-D进行连接,另外主处理器110的主处理器核111还分别通过控制链路310A-D连接至各个叶节点,而各个叶节点则通过数据交换通道330A-D连接至其对应的从DMA控制器123。该环形网络可以提供一个从处理器120至其它从处理器120的点对点的数据传输通道以及点对多点的数据广播通道。
如图4所示为本发明实施例提供的一种叶节点的结构示意图,该叶节点210除了包括如上所述的星形网络缓冲单元211,另外还可以包括电路缓冲单元212、环形网络接口单元213和控制寄存器单元214。电路交换单元212用于使用电路交换来与其它叶节点进行网络数据包传输,它和其相邻的叶节点的电路交换单元通过数据通道320A或者数据通道320B相连。环形网络接口单元213负责仲裁,其具有一路由表,该路由表包含如下信息:从本环形网络接口单元2到另外一个或多个环形网络接口单元是否有数据传输通道。环形网络接口单元213收到网络数据包后,根据查看此路由表决定是否立即传递该网络数据包,以及当叶节点210内不存在相应路由时,环形网络接口单元213向主处理器110发送中断请求以请求主处理器110进行路由配置。控制寄存器单元214用于接受主处理器对叶节点210进行的路由配置。
在本实施例中,环形网络132上的数据传输由发送端和接收端从处理器单元120的从DMA控制器123实现,该从DMA控制器123由其本地处理器通过软件配置。从处理器120之间通过环形网络的数据通信不使用全局共享地址空间。数据发送端的从DMA控制器123生成本地存储器地址,根据该地址从本地存储器读取数据,并将数据打包成网络数据包发送至与其相连接的叶节点,该网络数据包内可以包含目标从处理器的选择信息、数据信息、和传输的数据。该网络数据包首先被发送至环形网络接口单元213。环形网络接口单元213内包含可以到达的目标从处理器的列表,环形网络接口单元213首先比较该列表和网络数据包的目标从处理器的选择信息,如果目标处理器均在列表中,则发送端准备就绪,如果目标处理器不在列表中,说明环形网络没有被配置成包含需要的的数据传输通道。此时环形网络接口单元213将发送中断请求到主处理器,并等待主处理器重新配置叶节点中的路由表。当接收端的从DMA控制器123被配置成从相连叶节点接收数据流并启动该DMA任务后,数据传输开始。之后网络数据包经过多个节点从数据发送端到达接收端。接收端的从DMA控制器123生成目标存储器地址并将接收到的数据写入到目标存储器。网数据包在环形网络叶节点间传输的过程中不包含每个数据在目标存储器中的存放地址信息,而只有目标处理器的选择信息,可以降低硬件设计的复杂性。最后发送端和接收端的从处理器120通过各自本地的从DMA控制器123的状态确定数据传输的结束。
本发明实施例提供的环形网络具有如下有益效果:1、对于可预测的信号处理算法可以提前配置网络路由,在收到传输请求后立即传输数据,从而具有低延时的效果;2、由于该环形网络设计不需要地址总线,从而减低了硬件开销;3、由于不需要对传输的数据块中的每个数据进行网络仲裁,提高了带宽和传输效率。
如图5所示为本发明实施例提供的一种串行网络的结构示意图,该串行网络可以提供多个从处理器之间的短消息传递通道。每个从处理器120都包括一串行发送单元(图5中的510A-D)和一串行接收单元(图5中的520A-D)。该串行发送单元510A-D以及串行接收单元520A-D都分别和对应的从处理器核121相连,且每一串行发送单元还分别连接至其它从处理器的串行接收单元。
基于上述串行网络结构,每个从处理器120在发送短消息时可以使用串行广播的方式从串行发送单元发送短消息数据包到所有其他从处理器的串行接收单元,串行发送的短消息数据包可以包含目标从处理器的标识和发送数据。所有接收从处理器都会接收到该短消息数据包,并根据接收到的从处理器标识决定是否存储该短消息数据包。
从处理器之间的短消息传递的特点是数据量小,但要求低延时,而通过上述串行网络来发送短消息则可以降低短消息的传递延迟。
如图6所示为本发明实施例提供的一种多核数字处理器片上系统的数据传输方法的流程示意图,该多核数字处理器片上系统包括一个主处理器和多个从处理器,每个所述主处理和从处理器都包括处理器核、片上存储器和直接内存访问DMA控制器,该方法包括:
S101:通过星形网络在所述主处理器的控制下完成所述多个从处理器和外部存储器之间的数据交换,以及完成所述主处理器与所属多个从处理器的数据广播。
S102:通过环形网络完成所述从处理器之间的数据交换。
S103:通过串行网络完成所述从处理器之间的短消息传递。
需要指出的是,本发明实施例并不限定上述步骤的顺序,其可以同时进行,也可以分时进行,都在本发明实施例的范围之内。
本发明实施例中的片上互联网络结合了星形网络、环形网络和串行网络,从而不但可以提供高带宽的流数据传输,而且还可以提供低延迟的短消息传递。
如图7所示为本发明实施例提供的利用星形网络在从处理器及外部存储器之间传输数据的流程示意图,该星形网络的结构可以参见图2及其对应的描述,该数据传输步骤包括:
主处理器配置主DMA控制器并启动传输任务,该传输任务包括:从外部存储器读取数据并发送至星形网络的叶节点,或者从所述星形网络的叶节点读取数据并存储至所述外部存储器。在主处理器配置主DMA控制器的同时,从处理器也可以开始配置其本地从DMA控制器并启动相应的传输任务。当然本发明实施例并不限定主处理器及从处理器配置DMA控制器及启动传输任务的先后次序。然后当主处理器和从处理器启动的传输任务相同时,相应的从处理器和外部存储器之间开始进行数据交换。
为了更好地对本发明实施进行说明,假设传输任务1是从外部存储器读取数据至第一从处理器,而传输任务2是从第二从处理器的片上存储器读取数据至外部存储器。
首先,主处理器配置主DMA控制器,具体可以包括配置外部存储器的地址生成器以生成所述外部存储器的地址,以及配置传输参数,该传输参数包括数据源和数据目的地的选择信息以及传输数据长度,在本实施例中,对应上述传输任务1,这里的数据源是外部存储器内的数据,该目的地的选择信息可以为与第一从处理器相连的叶节点的ID信息。
其次,第一从处理器配置其本地从DMA控制器,以及第二从处理器也配置其本地从DMA控制器,具体可以包括:配置本地片上存储单元的地址生成器以生成所述本地片上存储单元的地址,以及配置传输参数,所述传输参数包括数据源和数据目的地的选择信息以及传输数据长度。在本实施例中,对应上述传输任务1,数据源的选择信息可以为外部存储器,数据目的地的选择信息为第一从处理器的片上存储器,对应上述传输任务2,数据源的选择信息为第二从处理器的片上存储器,而数据目的的选择信息为外部存储器。
在本实施例中,由于主处理器和第一从处理器同时都启动了传输任务1,因此传输任务1得以执行,即主处理器先将数据从外部存储器读出并写入与第一从处理器相连的叶节点,然后第一从处理器从该叶节点读出数据并写入其本地片上存储单元。由于第二从处理器所启动的是传输任务2,和主处理器的传输任务不同,因此第二从处理器需要进入等待状态,等待其对应叶节点的数据缓冲,这里的数据缓冲是由于虽然主处理器没有启动任务2,但是第二从处理器已经开始发送数据给与其相连的叶节点,该叶节点的数据缓冲内区有该数据,但是由于主处理器没有启动任务,该数据缓冲区很快为满,此时第二从处理器不再发送数据,直到传输任务2开始后缓冲区内数据开始被读出为止。当主处理器也启动传输任务2时,第二从处理器再将数据从其本地片上存储单元读出并写入与其相连的叶节点,然后主处理器从该叶节点读出该数据并写入外部存储器。
另外,对于主处理器到多个从处理器的数据广播,传输需等待主DMA控制器和所有目标从处理器的从DMA控制器均配置完并启动传输任务之后开始进行数据广播。
由上述描述可以看出,星形网络连接的多个处理器各自独立启动DMA传输任务,对外部存储器的访问仲裁由主处理器通过调度主DMA控制器的传输任务实现。数据传输同步由位于网络节点内的数据缓冲实现,各个处理器之间不需要通过短消息或者中断请求来同步数据传输,因此星形网络通过主处理器的软件控制简化了外部存储器的访问仲裁,并通过网络数据缓冲减少了多核间的同步操作。
如图8所示为本发明实施例提供的利用环形网络在从处理器之间传输数据的流程示意图,该环形网络的结构可以参见图3及其对应的描述,在本实施例中,假设数据是从第一从处理器发送至第二从处理器,则该方法包括:
第一从处理器配置其本地DMA控制器并启动数据发送任务,这里配置本地DMA控制器包括:配置其本地片上存储单元的地址生成器以生成所述本地片上存储单元的地址,配置传输参数,所述传输参数包括目标处理器的选择信息以及传输数据长度;同时,第二处理器也配置其本地DMA控制器并启动数据接收任务,这里配置本地DMA控制器包括:配置其本地片上存储单元的地址生成器以生成所述本地片上存储单元的地址,配置传输参数,所述传输参数包括数据源处理器的选择信息以及传输数据长度。
第一从处理器发送数据传输请求到与之相连的叶节点的环形网络接口单元并等待响应,同时第二等待接收数据。
和第一从处理器相连的叶节点根据数据传输请求进行本地仲裁,即判断路由列表中是否具有第二从处理器,若有,则立即响应并通过电路交换单元进行数据传输,若没有,则向主处理器发送中断请求,以请求主处理器重新配置路由列表,当主处理器配置好路由表后,再响应数据传输请求并通过电路交换单元进行数据传输。
数据传输结束后第一从处理器和第二从处理器各自结束其本地DMA控制器的数据发送和接收任务。
如图9所示为本发明实施例提供的利用串行网络在从处理器之间传输短消息的流程示意图,该串行网络的结构可以参见图5及其对应的描述,该方法包括:
S901:发送端的从处理器发送短消息数据包到与之相连的串行发送单元。
S902:该串行发送单元以串行广播的方式将该短消息数据包发送到所有连接的串行接收单元。
S903:串行接收单元接收上述短消息数据包。
S904:根据该短消息数据包内的目标从处理器标识决定是否存储该短消息数据包,若短消息数据包内的从处理器标识所标识的是与串行接收单元相连的从处理器,则进入步骤S906;否则进入步骤S905。
S905:丢弃该短消息数据包
S905:存储该短消息数据包至接收端从处理器的本地片上存储单元内。
S906:将该短消息数据包的相应标识位设置为已经收到所述短消息数据包;
S907:接收端处理器通过轮询方式检查该短消息数据包的上述相应标识位以读取接收到的短消息。
从处理器之间的短消息传递的特点是数据量小,但要求低延时,而通过上述串行网络来发送短消息则可以降低短消息的传递延迟。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (16)
1.一种多核数字处理器片上系统,其特征在于,包括:一个主处理器、多个从处理器和外部存储器,每个所述主处理和从处理器都包括处理器核、片上存储器和直接内存访问DMA控制器,所述主处理器通过I/O控制器对所述外部存储器进行控制和访问,各处理器之间通过一片上互联网络进行数据交换,所述片上互联网络由星形网络、环形网络以及串行网络构成。
2.如权利要求1所述的多核数字处理器片上系统,其特征在于,所述星形网络采用星形拓扑结构连接所述主处理器和所述多个从处理器,所述主处理器作为所述星形网络的主节点,所述主处理器分别连接至所述星形网络中的各个叶节点,所述多个从处理器分别连接至对应的一个叶节点,所述星形网络提供从所述外部存储器到所述从处理器的片上存储器之间的点对点以及点对多点的数据传输通道。
3.如权利要求2所述的多核数字处理器片上系统,其特征在于,所述叶节点包括一星形网络缓冲单元,用于缓存从所述主处理器或者所述从处理器发出的网络数据包。
4.如权利要求1所述的多核数字处理器片上系统,其特征在于,所述环形网络采用环形拓扑结构连接所述多个从处理器,所述多个从处理器所对应的叶节点依次连接以构成一环形结构,所述环形网络提供一个从处理器至其它从处理器的点对点的数据传输通道以及点对多点的数据广播通道。
5.如权利要求3所述的多核数字处理器片上系统,其特征在于,所述环形网络内的叶节点包括:
一电路交换单元,用于使用电路交换来与其它叶节点进行网络数据包传输;
一环形网络接口单元,用于根据路由表决定是否立即传送所述网络数据包,以及当所述叶节点内不存在相应路由时,向所述主处理器发送中断请求以请求所述主处理器进行路由配置;
一控制寄存器单元,用于接受所述主处理器对所述叶节点进行的路由配置。
6.如权利要求1所述的多核数字处理器片上系统,其特征在于,所述串行网络提供所述多个从处理器之间的短消息传递通道,每个所述从处理器都包括一串行发送单元及串行接收单元,其中串行发送单元分别连接至其它从处理器的串行接收单元以构成所述串行网络。
7.一种多核数字处理器片上系统的数据传输方法,其特征在于,所述多核数字处理器片上系统包括一个主处理器、多个从处理器和外部存储器,每个所述主处理和从处理器都包括处理器核、片上存储器和直接内存访问DMA控制器,所述主处理器通过I/O控制器对所述外部存储器进行控制和访问,所述方法包括:
通过星形网络在所述主处理器的控制下完成所述多个从处理器和外部存储器之间的数据交换,以及完成所述主处理器与所属多个从处理器的数据广播;
通过环形网络完成所述从处理器之间的数据交换;
通过串行网络完成所述从处理器之间的短消息传递。
8.如权利要求7所述的多核数字处理器片上系统的数据传输方法,其特征在于,所述通过星形网络在所述主处理器的控制下完成所述多个从处理器和外部存储器之间的数据交换包括:
主处理器配置主DMA控制器并启动传输任务来从外部存储器读取数据并发送至星形网络的叶节点,或者从所述星形网络的叶节点读取数据并存储至所述外部存储器;
从处理器配置其本地DMA控制器并启动传输任务来从本地片上存储单元读取数据并发送至星形网络的叶节点,或者从所述星形网络的叶节点接收数据并存储至所述本地片上存储单元;
当主处理器和从处理器的传输任务相同时,相应的从处理器和外部存储器之间开始进行数据交换。
9.如权利要求8所述的多核数字处理器片上系统的数据传输方法,其特征在于,当从处理器和主处理器的传输任务不同或者从处理器先启动传输任务,而主处理器未启动传输任务时,该从处理器进入等待状态,等待叶节点的数据缓冲,当主处理器启动相同传输任务时,再开始和外部存储器进行数据交换;
当主处理器先启动传输任务而从处理器未启动传输任务时,该主处理器进入等待状态,当从处理器启动相同传输任务时,再开始和外部存储器进行数据交换。
10.如权利要求8所述的多核数字处理器片上系统的数据传输方法,其特征在于,所述主处理器配置主DMA控制器包括:
配置外部存储器的地址生成器以生成所述外部存储器的地址,以及配置传输参数,所述传输参数包括数据源和数据目的地的选择信息以及传输数据长度。
11.如权利要求8所述的多核数字处理器片上系统的数据传输方法,其特征在于,所述从处理器配置其本地DMA控制器包括:
配置本地片上存储单元的地址生成器以生成所述本地片上存储单元的地址,以及配置传输参数,所述传输参数包括数据源和数据目的地的选择信息以及传输数据长度。
12.如权利要求7所述的多核数字处理器片上系统的数据传输方法,其特征在于,所述通过星形网络完成所述主处理器与所属多个从处理器的数据广播包括:
主处理器配置主DMA控制器并启动数据广播任务;
多个从处理器配置其本地DMA控制器并启动数据广播任务;
当所有处理器都启动数据广播任务后,主处理器开始向所有从处理器进行数据广播。
13.如权利要求7所述的多核数字处理器片上系统的数据传输方法,其特征在于,所述通过环形网络完成所述从处理器之间的数据交换包括:
数据发送端的从处理器配置其本地DMA控制器并启动数据发送任务,数据接收端的从处理器配置其本地DMA控制器并启动数据接收任务;
数据发送端的从处理器发送数据传输请求到与之相连的叶节点的环形网络接口单元,数据接收端的从处理器等待接收数据;
所述叶节点根据数据传输请求判断路由列表中是否具有数据接收端的从处理器,若有,则立即响应并通过电路交换单元进行数据传输,若没有,则向主处理器发送中断请求,以请求主处理器重新配置路由列表。
14.如权利要求13所述的多核数字处理器片上系统的数据传输方法,其特征在于,
所述数据发送端的从处理器配置其本地DMA控制器包括:配置其本地片上存储单元的地址生成器以生成所述本地片上存储单元的地址,配置传输参数,所述传输参数包括目标处理器的选择信息以及传输数据长度;
所述数据接收端的从处理器配置其本地DMA控制器包括:配置其本地片上存储单元的地址生成器以生成所述本地片上存储单元的地址,配置传输参数,所述传输参数包括数据源处理器的选择信息以及传输数据长度。
15.如权利要求7所述的多核数字处理器片上系统的数据传输方法,其特征在于,所述通过串行网络完成所述从处理器之间的短消息传递包括:
发送端的从处理器发送短消息数据包到与之相连的串行发送单元;
所述串行发送单元以串行广播的方式将所述短消息数据包发送到所有连接的串行接收单元;
所述串行接收单元接收所述短消息数据包,并根据所述短消息数据包内的目标从处理器标识决定是否存储所述包,若所述短消息数据包内的从处理器标识所标识的是与所述串行接收单元相连的从处理器,则存储所述短消息数据包至从处理器的本地片上存储单元内,否则即丢弃所述短消息数据包。
16.如权利要求15所述的多核数字处理器片上系统的数据传输方法,其特征在于,所述串行接收单元存储所述短消息数据包之后,还包括:
将所述短消息数据包的相应标识位设置为已经收到所述短消息数据包;
接收端处理器通过轮询方式检查所述短消息数据包的所述相应标识位以读取接收到的短消息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011103639085A CN102521201A (zh) | 2011-11-16 | 2011-11-16 | 多核数字信号处理器片上系统及数据传输方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011103639085A CN102521201A (zh) | 2011-11-16 | 2011-11-16 | 多核数字信号处理器片上系统及数据传输方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102521201A true CN102521201A (zh) | 2012-06-27 |
Family
ID=46292130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011103639085A Pending CN102521201A (zh) | 2011-11-16 | 2011-11-16 | 多核数字信号处理器片上系统及数据传输方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102521201A (zh) |
Cited By (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103064323A (zh) * | 2012-12-13 | 2013-04-24 | 广西星宇智能电气有限公司 | 用于有源电力滤波器的并行控制方法 |
CN103970712A (zh) * | 2013-01-16 | 2014-08-06 | 马维尔国际贸易有限公司 | 多个处理器系统中的互连环形网络 |
CN104184828A (zh) * | 2014-09-09 | 2014-12-03 | 清华大学 | 混合网络系统、通信方法和网络节点 |
CN104298639A (zh) * | 2014-09-23 | 2015-01-21 | 天津国芯科技有限公司 | 主处理器与若干协处理器的嵌入式连接方法及连接接口 |
CN104461979A (zh) * | 2014-11-04 | 2015-03-25 | 中国电子科技集团公司第三十八研究所 | 基于环形总线的多核片上通信网络实现方法 |
CN104572519A (zh) * | 2014-12-22 | 2015-04-29 | 中国电子科技集团公司第三十八研究所 | 一种用于多处理器的多端口访存控制器及其控制方法 |
CN104679689A (zh) * | 2015-01-22 | 2015-06-03 | 中国人民解放军国防科学技术大学 | 一种用于gpdsp的采用从机计数的多核dma分段数据传输方法 |
CN104679691A (zh) * | 2015-01-22 | 2015-06-03 | 中国人民解放军国防科学技术大学 | 一种用于gpdsp的采用主机计数的多核dma分段数据传输方法 |
CN105095147A (zh) * | 2014-05-21 | 2015-11-25 | 华为技术有限公司 | 片上网络的Flit传输方法及装置 |
CN105740178A (zh) * | 2014-12-09 | 2016-07-06 | 扬智科技股份有限公司 | 芯片网络系统以及其形成方法 |
CN106407132A (zh) * | 2016-09-19 | 2017-02-15 | 复旦大学 | 一种基于共享存储器的数据通信同步方法 |
CN107197009A (zh) * | 2017-05-17 | 2017-09-22 | 郑州云海信息技术有限公司 | 一种基于WebLogic集群的应用自动发布方法及装置 |
CN107391432A (zh) * | 2017-08-11 | 2017-11-24 | 中国计量大学 | 一种异构并行计算装置及运算节点互联网络 |
CN107562688A (zh) * | 2017-09-08 | 2018-01-09 | 北方电子研究院安徽有限公司 | 一种用于片上多核通信的全硬件数据驱动装置 |
CN107590100A (zh) * | 2017-09-06 | 2018-01-16 | 北京航天发射技术研究所 | 一种多核处理器的核间数据交互方法 |
CN107643991A (zh) * | 2017-09-22 | 2018-01-30 | 算丰科技(北京)有限公司 | 数据处理芯片和系统、数据存储转发处理方法 |
CN108062282A (zh) * | 2017-12-29 | 2018-05-22 | 中国人民解放军国防科技大学 | 一种gpdsp中dma数据合并传输方法 |
CN108234147A (zh) * | 2017-12-29 | 2018-06-29 | 中国人民解放军国防科技大学 | Gpdsp中基于主机计数的dma广播数据传输方法 |
CN108874730A (zh) * | 2018-06-14 | 2018-11-23 | 北京理工大学 | 一种数据处理器及数据处理方法 |
CN109086228A (zh) * | 2018-06-26 | 2018-12-25 | 深圳市安信智控科技有限公司 | 具有多个独立访问通道的高速存储器芯片 |
CN109375568A (zh) * | 2018-10-26 | 2019-02-22 | 北京计算机技术及应用研究所 | 一种多源数据实时采集装置 |
CN111061674A (zh) * | 2019-11-30 | 2020-04-24 | 武汉船舶通信研究所(中国船舶重工集团公司第七二二研究所) | 多处理器交叉通信装置及方法 |
CN111290697A (zh) * | 2018-12-07 | 2020-06-16 | 上海寒武纪信息科技有限公司 | 数据压缩方法、编码电路和运算装置 |
CN111401541A (zh) * | 2020-03-10 | 2020-07-10 | 湖南国科微电子股份有限公司 | 一种数据传输控制方法及装置 |
CN113138711A (zh) * | 2020-01-20 | 2021-07-20 | 北京希姆计算科技有限公司 | 一种存储管理装置及芯片 |
US11138147B2 (en) | 2015-12-29 | 2021-10-05 | Huawei Technologies Co., Ltd. | CPU and multi-CPU system management method |
WO2022121278A1 (zh) * | 2020-12-10 | 2022-06-16 | 上海阵量智能科技有限公司 | 芯片、数据搬移方法和电子设备 |
CN114902619A (zh) * | 2019-12-31 | 2022-08-12 | 北京希姆计算科技有限公司 | 一种存储管理装置及芯片 |
CN116361223A (zh) * | 2023-06-02 | 2023-06-30 | 深圳市航顺芯片技术研发有限公司 | 多核通信方法、装置、微控制芯片及存储介质 |
CN116610630A (zh) * | 2023-07-14 | 2023-08-18 | 上海芯高峰微电子有限公司 | 一种基于片上网络的多核系统和数据传输方法 |
CN117389928A (zh) * | 2023-10-27 | 2024-01-12 | 中科驭数(北京)科技有限公司 | 数据传输方法、装置、设备及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101739241A (zh) * | 2008-11-12 | 2010-06-16 | 中国科学院微电子研究所 | 一种片上多核dsp簇和应用扩展方法 |
CN101751373A (zh) * | 2008-11-28 | 2010-06-23 | 上海芯豪微电子有限公司 | 基于单一指令集微处理器运算单元的可配置多核/众核系统 |
CN101799750A (zh) * | 2009-02-11 | 2010-08-11 | 上海芯豪微电子有限公司 | 一种数据处理的方法与装置 |
CN101989942A (zh) * | 2009-08-07 | 2011-03-23 | 无锡江南计算技术研究所 | 仲裁控制方法、通信方法、仲裁器和通信系统 |
CN102135950A (zh) * | 2011-03-10 | 2011-07-27 | 中国科学技术大学苏州研究院 | 基于星型互联架构的片上异构多核系统及其通信方法 |
-
2011
- 2011-11-16 CN CN2011103639085A patent/CN102521201A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101739241A (zh) * | 2008-11-12 | 2010-06-16 | 中国科学院微电子研究所 | 一种片上多核dsp簇和应用扩展方法 |
CN101751373A (zh) * | 2008-11-28 | 2010-06-23 | 上海芯豪微电子有限公司 | 基于单一指令集微处理器运算单元的可配置多核/众核系统 |
CN101799750A (zh) * | 2009-02-11 | 2010-08-11 | 上海芯豪微电子有限公司 | 一种数据处理的方法与装置 |
CN101989942A (zh) * | 2009-08-07 | 2011-03-23 | 无锡江南计算技术研究所 | 仲裁控制方法、通信方法、仲裁器和通信系统 |
CN102135950A (zh) * | 2011-03-10 | 2011-07-27 | 中国科学技术大学苏州研究院 | 基于星型互联架构的片上异构多核系统及其通信方法 |
Cited By (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103064323A (zh) * | 2012-12-13 | 2013-04-24 | 广西星宇智能电气有限公司 | 用于有源电力滤波器的并行控制方法 |
CN103970712A (zh) * | 2013-01-16 | 2014-08-06 | 马维尔国际贸易有限公司 | 多个处理器系统中的互连环形网络 |
US10230542B2 (en) | 2013-01-16 | 2019-03-12 | Marvell World Trade Ltd. | Interconnected ring network in a multi-processor system |
CN103970712B (zh) * | 2013-01-16 | 2018-07-13 | 马维尔国际贸易有限公司 | 多核处理系统与方法 |
US10129147B2 (en) | 2014-05-21 | 2018-11-13 | Huawei Technologies Co., Ltd. | Network-on-chip flit transmission method and apparatus |
CN105095147A (zh) * | 2014-05-21 | 2015-11-25 | 华为技术有限公司 | 片上网络的Flit传输方法及装置 |
CN104184828A (zh) * | 2014-09-09 | 2014-12-03 | 清华大学 | 混合网络系统、通信方法和网络节点 |
CN104184828B (zh) * | 2014-09-09 | 2018-05-11 | 清华大学 | 混合网络系统、通信方法和网络节点 |
CN104298639B (zh) * | 2014-09-23 | 2017-03-15 | 天津国芯科技有限公司 | 主处理器与若干协处理器的嵌入式连接方法及连接接口 |
CN104298639A (zh) * | 2014-09-23 | 2015-01-21 | 天津国芯科技有限公司 | 主处理器与若干协处理器的嵌入式连接方法及连接接口 |
CN104461979A (zh) * | 2014-11-04 | 2015-03-25 | 中国电子科技集团公司第三十八研究所 | 基于环形总线的多核片上通信网络实现方法 |
CN105740178B (zh) * | 2014-12-09 | 2018-11-16 | 扬智科技股份有限公司 | 芯片网络系统以及其形成方法 |
CN105740178A (zh) * | 2014-12-09 | 2016-07-06 | 扬智科技股份有限公司 | 芯片网络系统以及其形成方法 |
CN104572519B (zh) * | 2014-12-22 | 2017-06-27 | 中国电子科技集团公司第三十八研究所 | 一种用于多处理器的多端口访存控制器及其控制方法 |
CN104572519A (zh) * | 2014-12-22 | 2015-04-29 | 中国电子科技集团公司第三十八研究所 | 一种用于多处理器的多端口访存控制器及其控制方法 |
CN104679691A (zh) * | 2015-01-22 | 2015-06-03 | 中国人民解放军国防科学技术大学 | 一种用于gpdsp的采用主机计数的多核dma分段数据传输方法 |
CN104679689A (zh) * | 2015-01-22 | 2015-06-03 | 中国人民解放军国防科学技术大学 | 一种用于gpdsp的采用从机计数的多核dma分段数据传输方法 |
CN104679689B (zh) * | 2015-01-22 | 2017-12-12 | 中国人民解放军国防科学技术大学 | 一种用于gpdsp的采用从机计数的多核dma分段数据传输方法 |
CN104679691B (zh) * | 2015-01-22 | 2017-12-12 | 中国人民解放军国防科学技术大学 | 一种用于gpdsp的采用主机计数的多核dma分段数据传输方法 |
US11138147B2 (en) | 2015-12-29 | 2021-10-05 | Huawei Technologies Co., Ltd. | CPU and multi-CPU system management method |
CN106407132A (zh) * | 2016-09-19 | 2017-02-15 | 复旦大学 | 一种基于共享存储器的数据通信同步方法 |
CN106407132B (zh) * | 2016-09-19 | 2020-05-12 | 复旦大学 | 一种基于共享存储器的数据通信同步方法 |
CN107197009A (zh) * | 2017-05-17 | 2017-09-22 | 郑州云海信息技术有限公司 | 一种基于WebLogic集群的应用自动发布方法及装置 |
CN107391432B (zh) * | 2017-08-11 | 2020-07-28 | 中国计量大学 | 一种异构并行计算装置及运算节点互联网络 |
CN107391432A (zh) * | 2017-08-11 | 2017-11-24 | 中国计量大学 | 一种异构并行计算装置及运算节点互联网络 |
CN107590100A (zh) * | 2017-09-06 | 2018-01-16 | 北京航天发射技术研究所 | 一种多核处理器的核间数据交互方法 |
CN107590100B (zh) * | 2017-09-06 | 2020-06-19 | 北京航天发射技术研究所 | 一种多核处理器的核间数据交互方法 |
CN107562688A (zh) * | 2017-09-08 | 2018-01-09 | 北方电子研究院安徽有限公司 | 一种用于片上多核通信的全硬件数据驱动装置 |
CN107643991B (zh) * | 2017-09-22 | 2023-09-19 | 北京算能科技有限公司 | 数据处理芯片和系统、数据存储转发处理方法 |
CN107643991A (zh) * | 2017-09-22 | 2018-01-30 | 算丰科技(北京)有限公司 | 数据处理芯片和系统、数据存储转发处理方法 |
CN108234147B (zh) * | 2017-12-29 | 2021-06-18 | 中国人民解放军国防科技大学 | Gpdsp中基于主机计数的dma广播数据传输方法 |
CN108234147A (zh) * | 2017-12-29 | 2018-06-29 | 中国人民解放军国防科技大学 | Gpdsp中基于主机计数的dma广播数据传输方法 |
CN108062282A (zh) * | 2017-12-29 | 2018-05-22 | 中国人民解放军国防科技大学 | 一种gpdsp中dma数据合并传输方法 |
CN108874730A (zh) * | 2018-06-14 | 2018-11-23 | 北京理工大学 | 一种数据处理器及数据处理方法 |
CN109086228A (zh) * | 2018-06-26 | 2018-12-25 | 深圳市安信智控科技有限公司 | 具有多个独立访问通道的高速存储器芯片 |
CN109086228B (zh) * | 2018-06-26 | 2022-03-29 | 深圳市安信智控科技有限公司 | 具有多个独立访问通道的高速存储器芯片 |
CN109375568A (zh) * | 2018-10-26 | 2019-02-22 | 北京计算机技术及应用研究所 | 一种多源数据实时采集装置 |
CN111290697A (zh) * | 2018-12-07 | 2020-06-16 | 上海寒武纪信息科技有限公司 | 数据压缩方法、编码电路和运算装置 |
CN111061674B (zh) * | 2019-11-30 | 2023-05-16 | 武汉船舶通信研究所(中国船舶重工集团公司第七二二研究所) | 多处理器交叉通信装置及方法 |
CN111061674A (zh) * | 2019-11-30 | 2020-04-24 | 武汉船舶通信研究所(中国船舶重工集团公司第七二二研究所) | 多处理器交叉通信装置及方法 |
CN114902619A (zh) * | 2019-12-31 | 2022-08-12 | 北京希姆计算科技有限公司 | 一种存储管理装置及芯片 |
CN114902619B (zh) * | 2019-12-31 | 2023-07-25 | 北京希姆计算科技有限公司 | 一种存储管理装置及芯片 |
CN113138711A (zh) * | 2020-01-20 | 2021-07-20 | 北京希姆计算科技有限公司 | 一种存储管理装置及芯片 |
CN113138711B (zh) * | 2020-01-20 | 2023-11-17 | 北京希姆计算科技有限公司 | 一种存储管理装置及芯片 |
CN111401541A (zh) * | 2020-03-10 | 2020-07-10 | 湖南国科微电子股份有限公司 | 一种数据传输控制方法及装置 |
WO2022121278A1 (zh) * | 2020-12-10 | 2022-06-16 | 上海阵量智能科技有限公司 | 芯片、数据搬移方法和电子设备 |
CN116361223A (zh) * | 2023-06-02 | 2023-06-30 | 深圳市航顺芯片技术研发有限公司 | 多核通信方法、装置、微控制芯片及存储介质 |
CN116610630A (zh) * | 2023-07-14 | 2023-08-18 | 上海芯高峰微电子有限公司 | 一种基于片上网络的多核系统和数据传输方法 |
CN116610630B (zh) * | 2023-07-14 | 2023-11-03 | 上海芯高峰微电子有限公司 | 一种基于片上网络的多核系统和数据传输方法 |
CN117389928A (zh) * | 2023-10-27 | 2024-01-12 | 中科驭数(北京)科技有限公司 | 数据传输方法、装置、设备及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102521201A (zh) | 多核数字信号处理器片上系统及数据传输方法 | |
CN110347635B (zh) | 一种基于多层总线的异构多核微处理器 | |
US7971029B2 (en) | Barrier synchronization method, device, and multi-core processor | |
TWI239187B (en) | System and method for managing and validating remote keys which correspond to outstanding data transactions | |
US7802025B2 (en) | DMA engine for repeating communication patterns | |
US7788334B2 (en) | Multiple node remote messaging | |
US20090307408A1 (en) | Peer-to-Peer Embedded System Communication Method and Apparatus | |
CN101908036B (zh) | 一种高密度多处理器系统及其节点控制器 | |
CN106648896B (zh) | 一种Zynq芯片在异构称多处理模式下双核共享输出外设的方法 | |
US8204054B2 (en) | System having a plurality of nodes connected in multi-dimensional matrix, method of controlling system and apparatus | |
CN102331923A (zh) | 一种基于多核多线程处理器的功能宏流水线实现方法 | |
WO2014113646A1 (en) | Automatic deadlock detection and avoidance in a system interconnect by capturing internal dependencies of ip cores using high level specification | |
CN105247817A (zh) | 用于源同步电路交换片上网络(NoC)的方法、装置和系统 | |
CN101635679B (zh) | 路由表的动态更新 | |
CN102446158A (zh) | 多核处理器及多核处理器组 | |
US11243714B2 (en) | Efficient data movement method for in storage computation | |
CN105426260A (zh) | 一种支持分布式系统的透明进程间通信系统及方法 | |
CN114546913A (zh) | 一种基于pcie接口的多主机之间数据高速交互的方法和装置 | |
CN102184157B (zh) | 一种基于双处理器协作的信息显示装置 | |
CN115827524A (zh) | 一种数据传输方法以及装置 | |
GB2590710A (en) | Sync groupings | |
CN112882986B (zh) | 一种带有超节点以及超节点控制器的众核处理器的应用方法 | |
WO2013177854A1 (zh) | 一种多核处理器的核间通信装置及方法 | |
CN105530157A (zh) | Afdx网络交换机多个虚拟链路共享信用的方法 | |
CN100520748C (zh) | 数据处理系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120627 |