CN104679689A - 一种用于gpdsp的采用从机计数的多核dma分段数据传输方法 - Google Patents
一种用于gpdsp的采用从机计数的多核dma分段数据传输方法 Download PDFInfo
- Publication number
- CN104679689A CN104679689A CN201510032838.3A CN201510032838A CN104679689A CN 104679689 A CN104679689 A CN 104679689A CN 201510032838 A CN201510032838 A CN 201510032838A CN 104679689 A CN104679689 A CN 104679689A
- Authority
- CN
- China
- Prior art keywords
- dma
- data
- data transmission
- machine
- segment data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
- Multi Processors (AREA)
Abstract
一种用于GPDSP的采用从机计数的多核DMA分段数据传输方法,其传输过程为:(1)主机DMA启动,依据配置参数生成分段数据传输请求;DMA每次发出分段数据传输的读请求中携带了读数据返回数据选择向量,所述读数据返回数据选择向量指示返回数据的目标DSP内核;(2)核外存储部件返回的数据携带了对应读请求的读数据返回数据选择向量,片上网络对该信号域进行解释,根据其有效位向相应的DSP内核发送数据;(3)DSP内核的DMA接收到返回数据后,将数据转发至核内存储部件AM或SM,同时进行计数;(4)当计数完成后,置位事务完成标识寄存器。本发明具有原理简单、操作方便、可灵活配置、提高访存效率等优点。
Description
技术领域
本发明主要涉及到通用数字信号处理器(General Purpose Digital Signal Processor,GPDSP)领域,特指一种采用从机计数的DMA分段数据传输方法。
背景技术
数字信号处理器(Digital Signal Processor,DSP)作为一种典型的嵌入式微处理器被广泛应用于嵌入式系统中,它以其数据处理能力强大、可编程性好、使用灵活和低功耗等特点,给信号处理的发展带来了巨大机遇,其应用领域拓展到军事、经济发展的各个方面。在现代通信、图像处理和雷达信号处理等应用领域,随着数据处理量加大,对计算精度和实时性要求的增加,通常需要使用更高性能的微处理器进行处理。
区别于中央处理器CPU,DSP具有以下特点:1)计算能力强,关注实时计算胜于关注控制和事务处理;2)对于典型信号处理设有专门硬件支持,如乘加运算、线性寻址;3)嵌入式微处理器的共性特征:地址和指令通路不多于32位,多数数据通路不多于32位;非精确中断;短期离线调试、长期在线驻留运行的程序工作方式(而非通用CPU调试即运行的方法);4)集成外设接口以快速外设为主,特别利于在线收发高速AD/DA数据,也支持DSP间高速直连。
通用科学计算需要高性能的DSP,然而传统DSP用于科学计算时有以下不足:1)位宽小,使得计算精度和寻址空间不足。通用科学计算应用至少需要64位精度;2)缺乏任务管理、文件控制、进程调度、中断管理等软硬件支持;或者,说缺乏操作系统硬件环境,给通用、多道计算任务管理带来不便;3)缺乏统一高级语言编程模式的支持,对多核、向量、数据并行等的支持基本依靠汇编程序编程,不便于通用编程;4)不支持本地宿主的程序调试模式,仅依靠它机交叉调试仿真。这些问题严重限制了DSP在通用科学计算领域的应用。
有从业者提出了一种“通用计算数字信号处理器(GPDSP)”,其中公开了一种既保持嵌入式DSP基本特征和高性能低功耗的优势,又高效支持通用科学计算的新型体系结构——多核微处理器GPDSP。该结构能够克服一般DSP用于科学计算的上述问题,可同时提供对64位高性能计算机和嵌入式高精度信号处理的高效支持。该结构具有如下特征:1)具有双精度浮点和64位定点数据的直接表示,通用寄存器、数据总线、指令位宽64位以上,地址总线40位以上;2)CPU与DSP异构多核紧密耦合,CPU核支持完整操作系统,DSP核的标量单元支持操作系统微核;3)考虑CPU核、DSP核及DSP核内向量阵列结构的统一编程模式;4)保持它机交叉仿真调试,同时提供本地CPU宿主调试模式;5)保留除位数之外的普通DSP的基本特征。
GPDSP通常由多个同构64位处理单元组成处理阵列来获得较高浮点运算能力。然而,由于GPDSP需处理的数据量巨大,导致GPDSP核内存储部件和核外存储部件之间需要交换大量的数据。核外存储空间存放的数据首先需要搬移到核内存储空间以方便内核进行计算,内核计算得到的结果需要搬移至核外存储空间进行保存,此时核内存储部件和核外存储部件之间的数据传输速率成为限制GPDSP处理速度的关键因素。与通用处理器相同,GPDSP也面临着“存储墙”问题。
直接存储访问(Director Memory Access,DMA)是一种能较好缓解“存储墙”问题的技术,DMA可以在处理核进行数据计算的同时,后台高速进行数据搬移,搬移过程不需要处理核的参与。由于DMA技术将内核的计算操作和存储部件的数据搬移操作重叠执行,在一定程度上降低了核内存储部件和核外存储部件之间的数据传输速度对GPDSP处理性能的影响。然而随着GPDSP中集成的处理核数目不断增加,现有DMA数据传输方法已不能满足多核并行处理对数据量的需求,高效多核DMA设计必须考虑应用程序的访存需求和多核GPDSP的硬件结构特性。
通常而言,矩阵乘、快速傅里叶变换、HPL(High Performance Linpack)等常用算法和应用程序在多核GPDSP上并行实现时,多个内核或所有内核在一段时间内会访问同一块存储空间,或者地址连续的存储空间,DMA部件的设计应该充分利用这一访存特性。多核芯片的数据交换需要经过片上网络进行传输,过高的片上网络负载会限制数据传输效率,高效多核DMA设计必须要降低片上网络的负载。此外,当前GPDSP的核外存储部件一般采用DDR3SDRAM存储器,DDR3 SDRAM的换行次数直接决定了访存效率,DMA的设计应该尽量提升同一行存储单元能满足的请求数,以尽量减少DDR3 SDRAM的换行次数。
发明内容
本发明要解决的技术问题就在于:针对现有技术存在的技术问题,本发明提供一种原理简单、操作方便、可灵活配置、提高访存效率的用于GPDSP的采用从机计数的多核DMA分段数据传输方法。
为解决上述技术问题,本发明采用以下技术方案:
一种用于GPDSP的采用从机计数的多核DMA分段数据传输方法,其传输过程为:
(1)主机DMA启动,依据配置参数生成分段数据传输请求;DMA每次发出分段数据传输的读请求中携带了读数据返回数据选择向量,所述读数据返回数据选择向量指示返回数据的目标DSP内核;
(2)核外存储部件返回的数据携带了对应读请求的读数据返回数据选择向量,片上网络对该信号域进行解释,根据其有效位向相应的DSP内核发送数据;
(3)DSP内核的DMA接收到返回数据后,将数据转发至核内存储部件AM或SM,同时进行计数;
(4)当计数完成后,置位事务完成标识寄存器。
作为本发明的进一步改进:在上述过程中,每个参与分段数据传输的从机DMA都设置了一个从机计数寄存器BSCR,所述从机计数寄存器BSCR描述了每个DMA会接收到的数据个数;在所述主机DMA启动后,依据配置参数生成分段数据传输请求,各参与的DMA自行计数确认数据传输完成。
作为本发明的进一步改进:在配置传输参数前,发起分段数据传输事务的主机DMA和其他参与本次分段数据传输的从机DMA进行检测是否仍在参与前一次分段数据传输事务,过程为:如果DMA正在参与前一次分段数据传输事务,则等待该事务结束之后才能配置新的参数;如果当前没有正在参与分段数据传输事务,则主机DMA配置传输参数和从机计数寄存器BSCR,其他从机DMA只需配置从机计数寄存器BSCR。
作为本发明的进一步改进:所述从机计数寄存器BSCR中包含本DMA预期接收的数据个数和传输完成后是否发出中断的使能位。
作为本发明的进一步改进:所述主机DMA在启动传输事务前进行一次栅栏同步。
作为本发明的进一步改进:所述配置参数是标量处理部件SPU通过外设配置总线PBUS将传输给主机DMA部件。
作为本发明的进一步改进:所述主机DMA部件启动后,取出相应的传输参数并判断本次传输是否为分段数据传输模式;如果不是分段数据传输模式,则按照其它传输模式进行处理;如果是分段数据传输模式,生成并发出读请求。
作为本发明的进一步改进:所述读请求发送给片上网络并到达核外存储部件;核外存储部件返回数据,添加分段传输标识;读返回数据发送至片上网络,判断分段传输标识,当为否时则按其它传输模式处理;当为是时,依据读数据返回选择向量派发数据。
作为本发明的进一步改进:在数据到达目标主机DMA/从机DMA后,发往核内存储部件,同时DMA进行计数;在计数完成后,传输结束,置位事务结束标识,根据是否中断使能发出中断信号;若计数未完成,则继续等待接收后续数据。
作为本发明的进一步改进:所述读数据返回数据选择向量由参数BCNT、参数BMODE、参数BSTEP和参数BSHIFT生成;其中:
TMODE表示DMA传输模式;
循环分段模式参数BMODE共有n位,每一位对应某个内核的DMA,其中一位的值表示数据需返回给该DMA;
分段粒度参数BCNT表示每段数据的大小,单位为字,当完成BCNT个数据的传输后,开始进行下一段数据的传输,此时对循环分段模式BMODE进行一次循环右移;
循环步长参数BSTEP表示下一段数据传输时,BMODE需要循环右移的长度;
循环次数BSHIFT表示最多对循环分段模式参数BMODE进行循环右移的次数,当BMODE被循环右移BSHIFT次后,BMODE重载其初始值。
与现有技术相比,本发明的优点在于:本发明的用于GPDSP的采用从机计数的多核DMA分段数据传输方法,适用于多核GPDSP核内存储空间和核外存储空间之间的数据交换,其能有效感知应用程序访存特性,减轻片上网络负载,同时提高了DDR3 SDRAM访存效率。本发明具有原理简单、操作方便、可灵活配置等优点,该传输方法通过一次DMA传输事务将核外存储空间的数据搬移至指定的一个或多个内核的存储空间,各参与DMA自行计数确认数据传输完成。多核DMA分段数据传输能有效降低片上网络的负载,显著提升DDR3 SDRAM的行命中率,最终能减轻片上网络的拥塞和核外存储空间的访问请求量,提高整个芯片的数据传输速率。
附图说明
图1是本发明在具体应用实例中GPDSP的体系结构示意图。
图2是本发明在具体应用实例中DMA在GPDSP计算内核内的位置示意图。
图3是本发明在具体应用实例中DMA分段数据传输参数字示意图。
图4是本发明在具体应用实例中循环分段模式参数BMODE变化过程示意图。
图5是本发明方法在具体应用实例中的流程示意图。
图6是本发明在具体应用实例中传输数据的计数过程示意图。
图7是本发明在具体应用实例中具体数据传输例的示意图。
具体实施方式
以下将结合说明书附图和具体实施例对本发明做进一步详细说明。
如图1所示,为本发明方法在一个具体应用实例中的GPDSP体系结构示意图。该多核GPDSP处理器由DSP节点、片上网络和核外存储部件DDR3 SDRAM组成。其中每个DSP节点包含一个DSP内核,片上网络实现各DSP节点之间以及DSP节点与核外存储部件之间的数据通信。如图2所示,为本实施例中DMA在GPDSP计算内核中的位置示意图。DMA在DSP内核中与外设配置总线(PBUS),向量存储(Vector Memory,VM)和标量存储(ScalarMemory,SM)等部件相连。其中,标量处理部件SPU通过外设配置总线PBUS给DMA部件配置传输参数,标量存储部件SM和向量存储部件AM是DSP核内存储部件,它们通过DMA部件完成与核外存储部件DDR3 SDRAM的数据交换。
本发明的用于GPDSP的采用从机计数的多核DMA分段数据传输方法,它是在传统DMA技术的基础上实现的,该方法通过一次DMA传输将GPDSP核外存储空间的数据以分段方式搬移至一个或多个内核的核内存储空间,各参与DMA自行计数确认数据传输完成,以确认数据传输完毕。
本发明分段数据传输方法的过程为:
主机DMA启动,依据配置参数生成分段数据传输请求;DMA每次发出分段数据传输的读请求中携带了读数据返回数据选择向量RetVector,所述读数据返回数据选择向量RetVector指示返回数据的目标DSP内核;
核外存储部件DDR3 SDRAM返回的数据携带了对应读请求的读数据返回数据选择向量RetVector,片上网络对该信号域进行解释,根据其有效位向相应的DSP内核发送数据;
DSP内核的DMA接收到返回数据后,将数据转发至核内存储部件AM或SM,同时进行计数;
当计数完成后,置位事务完成标识寄存器。
在上述过程中,每个参与分段数据传输的从机DMA都设置了一个从机计数寄存器(BSCR),该寄存器描述了每个DMA会接收到的数据个数。在主机DMA启动后,依据配置参数生成分段数据传输请求,各参与的DMA自行计数确认数据传输完成。
如图5所示,是本发明方法在具体应用实例中流程示意图。
S1:标量处理部件SPU通过外设配置总线PBUS将传输参数配置给主机DMA部件。
S2:主机DMA部件启动后,读出相应的传输参数并判断本次传输是否为分段数据传输模式。如果不是分段数据传输模式,则按照其它传输模式进行处理。如果是分段数据传输模式,生成并发出读请求。
本发明在传统DMA参数的基础上增加了传输模式(TMODE)、循环分段模式(BMODE)、分段粒度(BCNT)、循环步长(BSTEP)和循环次数(BSHIFT)等配置参数,这些配置参数描述了分段数据传输的过程。因此,上述读请求中除了包含普通传输模式所需的读地址、读返回地址等信息之外,还需要根据BCNT、BMODE、BSTEP和BSHIFT生成12位的读数据返回选择向量RetVector。该读数据返回选择向量RetVector用来指示返回数据的目标DSP内核,读数据返回选择向量RetVector的值始终等于BMODE的值。
在上述配置参数中:
TMODE表示DMA传输模式,当值为“2’b10”时,DMA进行分段数据传输,表示DMA从核外存储部件读出的数据会返回给单个或多个DSP内核。
循环分段模式参数BMODE共有n位,每一位对应某个内核的DMA,值为“1”的位表示数据需返回给该DMA。
分段粒度参数BCNT表示每段数据的大小,单位为字,当完成BCNT个数据的传输后,开始进行下一段数据的传输,此时需要对循环分段模式BMODE进行一次循环右移。
循环步长参数BSTEP表示下一段数据传输时,BMODE需要循环右移的长度。
循环次数BSHIFT表示最多对循环分段模式参数BMODE进行循环右移的次数,当BMODE被循环右移BSHIFT次后,BMODE重载其初始值。
S3:读请求发送给片上网络并到达核外存储部件;核外存储部件返回数据,添加分段传输标识;读返回数据发送至片上网络,判断分段传输标识,当为否时则按其它传输模式处理;当为是时,依据读数据返回选择向量RetVector派发数据;
S4:数据到达目标DMA后(主机DMA/从机DMA),发往核内存储部件,同时DMA进行计数;在计数完成后,传输结束,置位事务结束标识,根据是否中断使能发出中断信号;若计数未完成,则继续等待接收后续数据。
如图3所示,是本发明在具体应用实例中DMA分段传输参数字示意图。DMA分段传输参数字包括传输模式(TMODE)、循环分段模式(BMODE)、分段粒度(BCNT)、循环步长(BSTEP)和循环次数(BSHIFT)等。当DMA传输模式为“分段数据传输”时,DMA从核外存储部件中读出的数据会返回给单个或多个DSP内核,不同DSP内核接收数据块的不同部分。循环分段模式BMODE是程序员可配置的,其决定数据返回的目标核。本实施例假设处理器包含12个DSP内核,因此,循环分段模式参数BMODE为12位,每一位对应一个DSP内核。值为“1”的位表示数据应返回给对应的DSP内核。分段粒度BCNT是指每一小块数据的大小,单位为字。每次传输完BCNT个字后,循环分段模式BMODE进行一次循环右移,右移的位数由循环步长BSTEP决定。当BMODE被循环右移循环次数BSHIFT参数指定的次数后,BMODE重载其初始值。图4给出了BMODE参数的变化过程。由图4所描述的BMODE变化过程可以看出,每次传输完BCNT个数据后,BMODE都会发生变化(循环右移或重载),读数据返回数据选择向量RetVector也会相应地发生变化,指向下一小块数据的目标DSP内核。。
如图6所示,是本发明在具体应用实例中传输数据的计数过程示意图。在配置传输参数前,发起分段数据传输事务的DMA(主机DMA)和其他参与本次分段数据传输的DMA(从机DMA)需检测是否仍在参与前一次分段数据传输事务。如果DMA正在参与前一次分段数据传输事务,则需等待该事务结束之后才能配置新的参数。如果当前没有正在参与分段数据传输事务,则主机DMA可以配置传输参数和从机计数寄存器BSCR,其他从机DMA只需配置从机计数寄存器BSCR。从机计数寄存器BSCR中包含本DMA预期接收的数据个数和传输完成后是否发出中断的使能位。只有当所有参与分段数据传输事务的DMA都完成传输参数和从机计数寄存器BSCR的配置后,主机DMA才能启动分段数据传输事务。因此,主机DMA在启动传输事务前需进行一次栅栏同步。DMA将接收到的返回数据转发给核内存储部件AM/SM,同时基于BSCR的值进行计数。计数完成后,DMA置位事务完成标识寄存器。若BSCR的中断使能位为“1”,还需发出中断。
如图7所示,是本发明在具体应用实例中具体数据传输例的示意图。在DDR3 SDRAM中有一个512行,每行48x12个字的数据块,主机DMA需要把这大块数据分成12个小数据块分别搬移至12个DSP内核的AM/SM中,每个小数据块包含512行,每行48个字。为了实现上述搬移,用户需配置DMA传输参数为TMODE=2’b10,表示分段传输模式;BMODE=12’h0001,表示每段数据传输给一个DMA;BCNT=48,表示每段数据包含48个字;BSTEP=11,表示BMODE每次循环右移11位,即左移1位;BSHIFT=11,表示移位11次后就对BMODE值进行重载;BSCR=48*512=24576,表示每个核预期接收24576个字。
启动DMA分段数据传输事务后,依据传输参数生成读请求地址,读数据返回地址和读数据返回数据选择向量RetVector等请求相关信息。由于BCNT配置为48,所以DMA需从外设中读出48个字数据发往BMODE=12’h001对应的内核。而后对BMODE进行向右循环移位,移位的步长BSTEP为11,下一批48字的数据发往BMODE=12’h002对应的内核。BMODE每移位一次,则BSHIFT减1,当移位计数被减为0时,表示已经将DDR3 SDRAM中一行数据按要求发到了12个核。此时若整块数据没传输完成,则BSHIFT重载初值,BMODE也重载初值,按照上述原则继续发出分段数据传输请求,直至512行,48x12个字的数据对应的读请求全部发出。数据从DDR3 SDRAM中返回时,片上网络依据读数据返回数据选择向量RetVector分发数据。当DMA接收到数据后,根据从机计数寄存器BSCR的值进行计数操作。若计数完成,表示本DMA已经接收所有预期数据,即本DMA的数据传输已经完成。
以上仅是本发明的优选实施方式,本发明的保护范围并不仅局限于上述实施例,凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理前提下的若干改进和润饰,应视为本发明的保护范围。
Claims (10)
1.一种用于GPDSP的采用从机计数的多核DMA分段数据传输方法,其特征在于,传输过程为:
(1)主机DMA启动,依据配置参数生成分段数据传输请求;DMA每次发出分段数据传输的读请求中携带了读数据返回数据选择向量,所述读数据返回数据选择向量指示返回数据的目标DSP内核;
(2)核外存储部件返回的数据携带了对应读请求的读数据返回数据选择向量,片上网络对该信号域进行解释,根据其有效位向相应的DSP内核发送数据;
(3)DSP内核的DMA接收到返回数据后,将数据转发至核内存储部件AM或SM,同时进行计数;
(4)当计数完成后,置位事务完成标识寄存器。
2.根据权利要求1所述的用于GPDSP的采用从机计数的多核DMA分段数据传输方法,其特征在于,在上述过程中,每个参与分段数据传输的从机DMA都设置了一个从机计数寄存器BSCR,所述从机计数寄存器BSCR描述了每个DMA会接收到的数据个数;在所述主机DMA启动后,依据配置参数生成分段数据传输请求,各参与的DMA自行计数确认数据传输完成。
3.根据权利要求2所述的用于GPDSP的采用从机计数的多核DMA分段数据传输方法,其特征在于,在配置传输参数前,发起分段数据传输事务的主机DMA和其他参与本次分段数据传输的从机DMA进行检测是否仍在参与前一次分段数据传输事务,过程为:如果DMA正在参与前一次分段数据传输事务,则等待该事务结束之后才能配置新的参数;如果当前没有正在参与分段数据传输事务,则主机DMA配置传输参数和从机计数寄存器BSCR,其他从机DMA只需配置从机计数寄存器BSCR。
4.根据权利要求3所述的用于GPDSP的采用从机计数的多核DMA分段数据传输方法,其特征在于,所述从机计数寄存器BSCR中包含本DMA预期接收的数据个数和传输完成后是否发出中断的使能位。
5.根据权利要求3所述的用于GPDSP的采用从机计数的多核DMA分段数据传输方法,其特征在于,所述主机DMA在启动传输事务前进行一次栅栏同步。
6.根据权利要求1~5中任意一项所述的用于GPDSP的采用从机计数的多核DMA分段数据传输方法,其特征在于,所述配置参数是标量处理部件SPU通过外设配置总线PBUS将传输给主机DMA部件。
7.根据权利要求1~5中任意一项所述的用于GPDSP的采用从机计数的多核DMA分段数据传输方法,其特征在于,所述主机DMA部件启动后,取出相应的传输参数并判断本次传输是否为分段数据传输模式;如果不是分段数据传输模式,则按照其它传输模式进行处理;如果是分段数据传输模式,生成并发出读请求。
8.根据权利要求7所述的用于GPDSP的采用从机计数的多核DMA分段数据传输方法,其特征在于,所述读请求发送给片上网络并到达核外存储部件;核外存储部件返回数据,添加分段传输标识;读返回数据发送至片上网络,判断分段传输标识,当为否时则按其它传输模式处理;当为是时,依据读数据返回选择向量派发数据。
9.根据权利要求7所述的用于GPDSP的采用从机计数的多核DMA分段数据传输方法,其特征在于,在数据到达目标主机DMA/从机DMA后,发往核内存储部件,同时DMA进行计数;在计数完成后,传输结束,置位事务结束标识,根据是否中断使能发出中断信号;若计数未完成,则继续等待接收后续数据。
10.根据权利要求1所述的用于GPDSP的采用从机计数的多核DMA分段数据传输方法,其特征在于,所述读数据返回数据选择向量由参数BCNT、参数BMODE、参数BSTEP和参数BSHIFT生成;其中:
TMODE表示DMA传输模式;
循环分段模式参数BMODE共有n位,每一位对应某个内核的DMA,其中一位的值表示数据需返回给该DMA;
分段粒度参数BCNT表示每段数据的大小,单位为字,当完成BCNT个数据的传输后,开始进行下一段数据的传输,此时对循环分段模式BMODE进行一次循环右移;
循环步长参数BSTEP表示下一段数据传输时,BMODE需要循环右移的长度;
循环次数BSHIFT表示最多对循环分段模式参数BMODE进行循环右移的次数,当BMODE被循环右移BSHIFT次后,BMODE重载其初始值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510032838.3A CN104679689B (zh) | 2015-01-22 | 2015-01-22 | 一种用于gpdsp的采用从机计数的多核dma分段数据传输方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510032838.3A CN104679689B (zh) | 2015-01-22 | 2015-01-22 | 一种用于gpdsp的采用从机计数的多核dma分段数据传输方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104679689A true CN104679689A (zh) | 2015-06-03 |
CN104679689B CN104679689B (zh) | 2017-12-12 |
Family
ID=53314762
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510032838.3A Active CN104679689B (zh) | 2015-01-22 | 2015-01-22 | 一种用于gpdsp的采用从机计数的多核dma分段数据传输方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104679689B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105302749A (zh) * | 2015-10-29 | 2016-02-03 | 中国人民解放军国防科学技术大学 | Gpdsp中面向单指令多线程模式的dma传输方法 |
CN105389277A (zh) * | 2015-10-29 | 2016-03-09 | 中国人民解放军国防科学技术大学 | Gpdsp中面向科学计算的高性能dma部件 |
CN106201939A (zh) * | 2016-06-30 | 2016-12-07 | 中国人民解放军国防科学技术大学 | 面向gpdsp架构的多核目录一致性装置 |
CN108062282A (zh) * | 2017-12-29 | 2018-05-22 | 中国人民解放军国防科技大学 | 一种gpdsp中dma数据合并传输方法 |
CN108234147A (zh) * | 2017-12-29 | 2018-06-29 | 中国人民解放军国防科技大学 | Gpdsp中基于主机计数的dma广播数据传输方法 |
CN112970010A (zh) * | 2018-11-09 | 2021-06-15 | 赛灵思公司 | 流式传输平台流和架构 |
CN117215664A (zh) * | 2023-08-21 | 2023-12-12 | 白盒子(上海)微电子科技有限公司 | 一种片上系统多核dsp快速启动方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102521201A (zh) * | 2011-11-16 | 2012-06-27 | 刘大可 | 多核数字信号处理器片上系统及数据传输方法 |
JP2013242816A (ja) * | 2012-05-22 | 2013-12-05 | Toshiba Corp | Dspカード及びデータ転送方法 |
CN103714039A (zh) * | 2013-12-25 | 2014-04-09 | 中国人民解放军国防科学技术大学 | 通用计算数字信号处理器 |
CN104104412A (zh) * | 2014-07-28 | 2014-10-15 | 安徽科大智能电网技术有限公司 | 一种基于dma的电力线网络系统及其通讯方法 |
-
2015
- 2015-01-22 CN CN201510032838.3A patent/CN104679689B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102521201A (zh) * | 2011-11-16 | 2012-06-27 | 刘大可 | 多核数字信号处理器片上系统及数据传输方法 |
JP2013242816A (ja) * | 2012-05-22 | 2013-12-05 | Toshiba Corp | Dspカード及びデータ転送方法 |
CN103714039A (zh) * | 2013-12-25 | 2014-04-09 | 中国人民解放军国防科学技术大学 | 通用计算数字信号处理器 |
CN104104412A (zh) * | 2014-07-28 | 2014-10-15 | 安徽科大智能电网技术有限公司 | 一种基于dma的电力线网络系统及其通讯方法 |
Non-Patent Citations (1)
Title |
---|
史斌 等: "基于PXA3xx处理器的NAND闪存DMA方案", 《计算机应用》 * |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105302749A (zh) * | 2015-10-29 | 2016-02-03 | 中国人民解放军国防科学技术大学 | Gpdsp中面向单指令多线程模式的dma传输方法 |
CN105389277A (zh) * | 2015-10-29 | 2016-03-09 | 中国人民解放军国防科学技术大学 | Gpdsp中面向科学计算的高性能dma部件 |
CN105389277B (zh) * | 2015-10-29 | 2018-04-13 | 中国人民解放军国防科学技术大学 | Gpdsp中面向科学计算的高性能dma部件 |
CN105302749B (zh) * | 2015-10-29 | 2018-07-24 | 中国人民解放军国防科学技术大学 | Gpdsp中面向单指令多线程模式的dma传输方法 |
CN106201939A (zh) * | 2016-06-30 | 2016-12-07 | 中国人民解放军国防科学技术大学 | 面向gpdsp架构的多核目录一致性装置 |
CN106201939B (zh) * | 2016-06-30 | 2019-04-05 | 中国人民解放军国防科学技术大学 | 面向gpdsp架构的多核目录一致性装置 |
CN108062282A (zh) * | 2017-12-29 | 2018-05-22 | 中国人民解放军国防科技大学 | 一种gpdsp中dma数据合并传输方法 |
CN108234147A (zh) * | 2017-12-29 | 2018-06-29 | 中国人民解放军国防科技大学 | Gpdsp中基于主机计数的dma广播数据传输方法 |
CN108234147B (zh) * | 2017-12-29 | 2021-06-18 | 中国人民解放军国防科技大学 | Gpdsp中基于主机计数的dma广播数据传输方法 |
CN112970010A (zh) * | 2018-11-09 | 2021-06-15 | 赛灵思公司 | 流式传输平台流和架构 |
CN117215664A (zh) * | 2023-08-21 | 2023-12-12 | 白盒子(上海)微电子科技有限公司 | 一种片上系统多核dsp快速启动方法 |
CN117215664B (zh) * | 2023-08-21 | 2024-06-11 | 白盒子(上海)微电子科技有限公司 | 一种片上系统多核dsp快速启动方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104679689B (zh) | 2017-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104679689A (zh) | 一种用于gpdsp的采用从机计数的多核dma分段数据传输方法 | |
CN104679691A (zh) | 一种用于gpdsp的采用主机计数的多核dma分段数据传输方法 | |
US11880687B2 (en) | System having a hybrid threading processor, a hybrid threading fabric having configurable computing elements, and a hybrid interconnection network | |
US11836524B2 (en) | Memory interface for a multi-threaded, self-scheduling reconfigurable computing fabric | |
CN107111582B (zh) | 具有非阻塞高性能事务信用系统的多核总线架构 | |
CN109857460B (zh) | 基于risc-v架构的矩阵卷积计算方法、接口、协处理器及系统 | |
US20190303159A1 (en) | Instruction set architecture to facilitate energy-efficient computing for exascale architectures | |
US11630691B2 (en) | Memory system architecture for multi-threaded processors | |
CN101727414B (zh) | 用于在计算机系统中传递中断的技术 | |
CN105389277A (zh) | Gpdsp中面向科学计算的高性能dma部件 | |
CN101937331A (zh) | 自适应处理远程原子执行 | |
CN103714039A (zh) | 通用计算数字信号处理器 | |
CN101149717A (zh) | 计算机系统及直接内存访问传输方法 | |
CN102306139A (zh) | 用于ofdm无线通信系统的异构多核数字信号处理器 | |
CN104102549A (zh) | 一种实现多线程互斥操作的方法、装置和芯片 | |
CN105446934A (zh) | 一种基于多核dsp的动目标及恒虚警检测系统 | |
CN106484657A (zh) | 一种可重构的信号处理器asic架构及其重构方法 | |
CN108037898A (zh) | 一种基于Ceph的dpdk通讯的方法、系统及装置 | |
CN108701052A (zh) | 发送事务而不跟踪的方法、设备和系统 | |
EP3754481A1 (en) | Technology for generating input/output performance metrics | |
CN108234147B (zh) | Gpdsp中基于主机计数的dma广播数据传输方法 | |
US10310978B2 (en) | Apparatus and method for multi-level cache request tracking | |
CN103235717B (zh) | 具有多态指令集体系结构的处理器 | |
CN102945214B (zh) | 基于io延迟时间分布优化中断处理任务的方法 | |
CN110825687B (zh) | 一种基于dsp多核架构双模跟踪方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |