SE516758C2 - Digitalt bussystem - Google Patents

Digitalt bussystem

Info

Publication number
SE516758C2
SE516758C2 SE0004832A SE0004832A SE516758C2 SE 516758 C2 SE516758 C2 SE 516758C2 SE 0004832 A SE0004832 A SE 0004832A SE 0004832 A SE0004832 A SE 0004832A SE 516758 C2 SE516758 C2 SE 516758C2
Authority
SE
Sweden
Prior art keywords
data
bus system
transmitter units
clock signal
digital
Prior art date
Application number
SE0004832A
Other languages
English (en)
Other versions
SE0004832L (sv
SE0004832D0 (sv
Inventor
Karl-Magnus Moeller
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE0004832A priority Critical patent/SE516758C2/sv
Publication of SE0004832D0 publication Critical patent/SE0004832D0/sv
Priority to PCT/SE2001/002514 priority patent/WO2002052421A1/en
Priority to DE60117163T priority patent/DE60117163D1/de
Priority to EP01983044A priority patent/EP1344139B1/en
Priority to AT01983044T priority patent/ATE317567T1/de
Priority to US10/024,565 priority patent/US20020083241A1/en
Publication of SE0004832L publication Critical patent/SE0004832L/sv
Publication of SE516758C2 publication Critical patent/SE516758C2/sv

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3253Power saving in bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4273Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a clocked protocol
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Description

516 758 2 mànga tekniska omràden, sàsom exempelvis data- och tele- kommunikation.
REnoGöRELsE FÖR UPPFINNINGEN Föreliggande uppfinning angriper huvudsakligen problemet att minska en effektförbrukning i ett digitalt bussystem.
Problemet löses i korthet med ett bussystem som innefattar en databuss till vilken ett antal sändarenheter och åtminstone en mottagare är anslutna. Bussystemet innefattar vidare organ för att generera en klocksignal som styr en takt med vilken data sänds pà databussen. Enligt uppfinningen föreslas att klocksignalen generas sä att takten næd vilken data sänds pà databussen varieras. Eftersonu datatakten varieras sà arbetar sändarenheterna och mottagaren inte alltid vid en hög frekvens sonl avpassats för en. maximal trafikbelastning i 'bussystemet, innebär att effektförbrukningen i sändar- vilket i sin tur enheterna och mottagaren i medel blir lägre.
En huvudsaklig avsikt med föreliggande uppfinning är sàledes att minska effektförbrukningen i ett digitalt bussystem.
Det ovan formulerade problemet löses mer konkret enligt det följande. Bussystemet innefattar organ för att fastställa àtminstone en parameter som ger en indikation av hur mànga av sändarenheterna som för tillfället har behov av att sända data Organen som genererar klocksignalen är anordnade till pà databussen. att generera klocksignalen. med hänsynstagande den fastställda parmetern enligt ett förutbestämt mönster. Härvidlag genereras klocksignalen pà ett sådant sätt att ju färre av sändarenheterna som har behov av att sända data, desto lägre blir datatakten. pà databussen. I och med att klocksignalen genereras pà ett sàdant sätt att datatakten varieras sà minskas medeleffekten i sändarenheterna och mottagaren. Denna lägre effektförbrukning uppnàs dessutom utan att väntetider för sändarenheterna att fà sända data nämnvärt pàverkas, eftersom 516 758 3 klocksignalen genereras sa att datatakten avpassas i beroende av hur mànga av sändarenheterna som har behov av att sända data.
En huvudsaklig fördel med uppfinningen är sàledes att effekt- förbrukningen minskar. Detta är naturligtvis fördelaktigt inom nánga tekniska omràden, i synnerhet vid tillämningar där ett stort antal sändarenheter är anslutna till databussen eller där behovet av att spara effekt är av särskild vikt. Bussystemet enligt uppfinningen är därför fördelaktigt inom data- och telekommunikationstillämpningar, exempelvis i telefonväxlar, radiobasstationer eller routrar (en form av dataväxlar).
Bussystemet enligt uppfinningen är även fördelaktigt i bärbar (mobil) utrustning utan extern effektförsörjning.
Uppfinningen kommer nu att beskrivas närmare med hjälp av föredragna utföringsformer och med hänvisning till bifogade ritningar.
FIGURBESKRIVNING Figur l visar, som ett exempel enligt uppfinningen, ett blockschema över ett digitalt bussystem.
Figur 2 visar tidsdiagram som illustrerar signaler i det digitala bussystemet.
Figur 3 visar ett tillstàndsdiagram som illustrerar round robin- teknik.
Figur 4 visar diagram som illustrerar användning av en FIFO- lista i det digitala bussystemet.
Figur 5 visar ett blockschema över en utföringsform av en arbitrerare.
Figur 6 visar ett blockschema över ytterligare en utföringsform av en arbitrerare.
A516 758 4 Figur 7 visar ett blockschema över ytterligare en utföringsform av en arbitrerare.
Figur 8 visar ett blockschema över ytterligare en utföringsform av en arbitrerare.
Figur 9 visar, som ett exempel enligt uppfinningen, ytterligare ett blockschema över ett digitalt bussystem.
Figur 10 visar ett blockschema över en utföringsfornl av en klockenhet.
Figur ll visar ett blockschema över ytterligare en utföringsform av en klockenhet.
FÖREDRAGNA UTr-önmcsrommn I figur 1 visas ett blockschema över en exemplifierande utföringsform av ett digitalt bussystem 1 i enlighet med uppfinningen.
Bussystemet 1 innefattar en databuss 3 med en klocksignalledning 3a och en dataledning 3b. Alternativt innefattar databussen 3 en Bussystemet 1 innefattar vilket eller flera ytterligare dataledningar. vidare en arbitrerare 5 som även har klockfunktioner, kommer att redogöras för mera ingàende längre fram. Bussystemet 1 innefattar vidare ett antal (N) sändarenheter 9.1-9.N vilka är anslutna till databussen 3. Vidare är en mottagare 15 ansluten till databussen 3. Alternativt är en. eller flera. ytterligare mottagare anslutna till databussen 3.
Arbitrerarens 5 huvudfunktion är att styra sändarenheterna 9.1- 9.N sà att kollisioner pà databussen 3 - det vill säga att tvà eller flera av sändarna 9.1-9.N försöker sända pà databussen 3 samtidigt - undviks. Bussystemet 1 innefattar en arbitrerarbuss 7 som sammanlänkar arbitreraren 5 med arbitrerarslavar 11.1-11.N i sändarenheterna 9.1-9.N. Arbitrerarbussen 7 innefattar i det i figur 1 visade utföringsexemplet fyra signalledningar 7a-7d till 516 758 vilka arbitreraren 5 och arbitrerarslavarna ll.l-ll.N är anslutna. Arbitreraren 5 är anordnad att generera en första klocksignal CLK1 och en ramsynkroniseringssignal FS, vilka läggs ut pà signalledningarna 7a respektive 7b. Den första klock- signalen, CLK1 och ramsynkroniseringssignalen FS synkroniserar kommunikation mellan arbitreraren 5 och arbitrerarslavarna ll.l~ 11.N. Var och en av sändarenheterna 9.1-9.N innefattar en sändare 13.1-l3.N. Var och en av sändarna l3.1~l3.N är ansluten till databussen 3 samt till den. motsvarande arbitrerarslaven 11.1-ll.N. När en av sändarna 13.1-13.N, exempelvis sändaren 13.1, behöver sända data över databussen 3 sà meddelar sändaren 13.1 detta till den motsvarande arbitrerarslaven 11.1.
Arbitrerarslavarna 11.1-ll.N är anordnade att generera en RTS- som i det i figur l visade exemplet signal (Request To Send), läggs ut pà signalledningen 7c. Arbitreraren 5 är ansluten till signalledningen 7c och anordnad att nmttaga RTS-signalen, som innehåller information om vilka av sändarenheterna 9.1-9.N som begär att få sända data över databussen 3. Arbitreraren 5 är anordnad att utvärdera RTS-signalen och generera en CTS-signal (Clear To Send), som i det i figur 1 visade exemplet läggs ut pà signalledningen 7d. Arbitrerarslavarna 11.1-ll.N är anslutna till signalledningen 7d och anordnade att mottaga CTS-signalen, som styr vilken av de begärande sändarenheterna 9.1-9.N som får sända data över databussen 3.
Arbitreraren 5 är även anordnad att generera en andra klocksignal CLK2, ledning 3a. till klocksignalen CLK2, som läggs ut pà databussens 3 klocksignal- Mottagaren 15 och sändarna 13.1-l3.N är anslutna signalledningen 3a och nwttager således den andra som anger den takt ned vilken data sänds över databussen 3. Sändarna 13.1-l3.N är härvidlag anordnade att synkronisera sina datasändningar över databussen 3 :i enlighet med den datatakt som anges av den nwttagna andra klocksignalen CLK2, och mottagaren 15 är pà ett motsvarande sätt anordnad att ,16 758 6 synkronisera mottagandet av data i beroende av den andra klocksignalen CLK2.
I figur 2 'visas fyra tidsdiagranx sonl illustrerar den första klocksignalen CLK1, ramsynkroniseringssignalen FS, RTS-signalen och CTS-signalen.
Den första klocksignalen CLKl är en ordinär klocksignal i form av pulstàg med rektangelpulser. Den första klocksignalen CLKl har en förutbestämd frekvens. Den andra klocksignalen CLK2 liknar den första klocksignalen CLKl men har inte nödvändigtvis samma frekvens som den första klocksignalen CLKl. RTS-signalen har en ramstruktur där en sekvens med N ramar Fl-FN hela tiden Var och en av ramarna Fl~FN är associerad med en av 9.1-9.N. associerad med den första sändarenheten 9.1, upprepas. sändarenheterna Således är den första ramen Fl den andra ramen F2 associerad med den andra sändarenheten 9.2, och så vidare.
Ramarna Fl-FN i. RTS-signalen är synkroniserade med den första klocksignalen CLKl, och ramarnas Fl-FN tidsutsträckning motsvarar en periodtid hos den första klocksignalen CLKl.
Ramsynkroniseringssignalen FS illustreras i det andra tidsdiagrammet i figur 2. Ramsynkroniseringssignalen FS är ett pulstàg xned rektangelpulser, vilka är synkroniserade :ned den första klocksignalen CLKl och àterkommande med en periodtid den första klocksignalen CLKl. motsvarande N perioder av Rektangelpulserna hos ramsynkroniseringssignalen FS anger när den första ramen Fl i varje ramsekvens börjar. I det i figur 2 visade exemplet indikeras början pà ramen Fl av en positiv flank hos rektangelpulsen. Var och en av ramarna Fl-FN hos RTS- signalen innefattar en binär informationsbit (O eller 1), vilken indikerar om de associerade sändarenheterna 9.1-9.N begär att fà sända data pá databussen 3 eller inte. Om informationsbiten i en är ett (l) sà begär den motsvarande av ramarna, exempelvis Fl, sändarenheten 9.1 att fà sända data över databussen 3. I det i figur 2 visade exemplet sà begär sàledes sändarenheterna 9.1 och 9.N att fä sända data, medan övriga sändarenheter 9.2-9.N-l för 516 758 7 tillfället inte begär att fä sända data. CTS-signalen illustreras i det sista diagrammet i figur 2. CTS-signalen har en ramstruktur som motsvarar ramstrukturen hos RTS-signalen. Var och en av ramarna Fl~FN i CTS-signalen är associerade med en av sändarenheterna 9.1-9.N. Således är den första ramen Fl hos CTS- signalen associerad med den första sändarenheten 9.1, den andra ramen F2 hos CTS-signalen associerad med den andra sändarenheten 9.2, första klocksignalen CLKl, och sà vidare. CTS-signalen är synkroniserad till den och ramsynkroniseringssignalen FS anger pà sama sätt som för RTS-signalen när den första ramen Fl i CTS-signalen sänds. Var och en av ramarna Fl-FN i CTS-signalen innefattar en informationsbit (O eller l) som anger vilken av de begärande sändarenheterna 9.1-9.N som för tillfället far sända data pà databussen 3. I det i figur 2 illustrerade exemplet är vilket CTS- det sändarenhet N som fàr sända data pà databussen 3, indikeras genom att informationsbiten i ramen FN hos signalen är ett (1).
Det finns naturligtvis ett nästan outtömligt antal sätt pà vilka arbitreraren 5 kan vara anordnad för att avgöra i vilken ordning som de begärande sändarenheterna 9.1-9.N skall fà sända data över databussen 3. I figurerna 3 och 4 illustreras tvà av de vanligaste sätten för att avgöra i vilken ordning som de begärande sändarenheterna får sända data över databussen 3.
I figur 3 visas ett tillstàndsdiagram som illustrerar sà kallad round robin-teknik. Det avgörs först om den första sändarenheten 9.1 begär att fà sända data. Om den första sändarenheten begär att fà sända data sà tillàts den första sändarenheten 9.1 att sända data tills dess att den första sändarenheten 9.1 ej längre begär att fa sända data. När den första sändarenheten 9.1 inte begär att fà sända data sà avgörs det om den andra sändarenheten 9.2 begär att fa sända data, och om sä är fallet fár den andra sändarenheten 9.2 sända data till dess att den andra sändarenheten 9.2 inte längre begär att få sända data.
Proceduren upprepas pà samma sätt för alla de kvarvarande 516 758 8 sändarenheterna 9.3~9.N och börjar därefter om igen frän den första sändarenheten 9.1.
I figur 4 visas blockdiagram som illustrerar hur en sà kallad FIFO-lista (First In First Out) kan utnyttjas för att organisera skall fä till FIFO-listan dà tre när de begärande sändarenheterna tillgàng databussen 3. Överst i figur 4 visas sändarenheter 9.N, 9.3 och 9.2 begär att fä sända data över databussen 3. Sändarenheten 9.N stàr först i FIFO-listan och fär därmed sända data över databussen 3. Senare begär även sändarenheten 9.1 att fà sända data, och sändarenheten 9.1 läggs dä in sist i FIFO-listan. När sändarenheten 9.N sänt färdigt och sàledes inte längre begär att fà sända data sä tas sändarenheten 9.N bort ur FIFO-listan. Sändarenheten 9.3 står nu först i FIFO- listan och får därför sända data över databussen 3. Med FIFO- 9.3, 9.2 och 9.1 databussen 3 i den ordning som listan fàr

Claims (12)

10 15 20 25 30 35 516 vss 19 PATENTKRAV
1. Digitalt bussystem (l;la), innefattande: àtminstone en första databuss (3), vilken inkluderar àtminstone en dataledning (3b); ett flertal sändarenheter(9.1-9.N), vilka är anslutna till den första databussen; àtminstone en mottagare (15), vilken är ansluten till den första databussen; organ (5;5a) för att generera en klocksignal (CLK2) som anger med vilken takt som data sänds pà den första databussen; och (38) k ä n n e t e c k n a t av: organ för att distribuera klocksignalen till sändar- enheterna, (25,3l) att bussystemet innefattar organ för att fastställa àtminstone en första parameter (M;Ml) som indikerar hur manga av sändarenheterna som har behov av att sända data över den första databussen; och att organen för att generera klocksignalen är anordnade att generera klocksignalen i beroende av àtminstone den första parametern enligt ett förutbestämt mönster sà att datatakten pà den första databussen avtar i och med att ett minskande antal av sändarenheterna har“ behov' av att sända data över den första databussen.
2. Digitalt bussystem (l;la) enligt krav l, där organen (5;5a) för att generera klocksignalen (CLK2) innefattar: organ (33) för att generera en referenssignal (34) med en förutbestämd frekvens; organ för frekvensmodifiering, vilket är anordnat att nmttaga referenssignalen och att generera klocksignalen genom att frekvensmodifiera referenssignalen; och styrorgan (39) för att styra organen för frekvensmodifiering i beroende av den första parametern (M;Ml). lO 15 20 25 30 516 758 20 (l;la) frekvensmodifiering innefattar en styrbar frekvensdelare.
3. Digitalt bussystem enligt krav' 2, där organen för
4. Digitalt bussystem enligt krav 3, där frekvensdelaren innefattar: en binär räknare (35) med ett förutbestämt antal bitar, där den. binära räknaren är anordnad. att mottaga referenssignalen (34); och en styrbar väljare (37), vilken är ansluten till den binära räknaren och anordnad att i beroende av styrning fràn styrorganet (39) välja en av bitarna fràn räknaren, varvid den valda biten utgör klocksignalen (CLK2). (l;la) (5;5a) innefattar en digitalt
5. Digitalt bussystem enligt krav 1, där organen för generering av klocksignalen (CLK2) styrd oscillator (37). enligt något av kraven 1 till och med (9.l-9.N) (ll.l-ll.N)
6. Digitalt bussystem (1) 5, där sändarenheterna innefattar organ för att begära att få sända data över den första databussen (3).
7. Digitalt bussystem (1) enligt krav 6, där bussystemet vidare innefattar organ (25,3l) (9.l-9.N), parametern är för att fastställa antalet begärande sändarenheter och där organen för att fastställa den anordnade att fastställa den första fastställda första parmetern pà basis av det antalet begärande sändarenheter.
8. Digitalt bussystem enligt nagot av kraven 6 eller 7, där bussystemet vidare innefattar: (27,29,7) som de begärande sändarenheterna för att avgöra och styra i vilken ordning (9.l-9.N) organ sänder data över den första databussen (3). 10 15 20 516 758 21
9. Digitalt bussystem (l) enligt nàgot av kraven 7 eller 8, där bussystemet är anordnat att stänga av klocksignalen (CLK2) som svar pà att det fastställda antalet begärande sändarenheter (9.1-9.N) är noll. (la) enligt nàgot av kraven 1 till och (9.1-9.N) detektera kollisioner pà den första databussen (3).
10. Digitalt bussystem med 5, där sändarenheterna innefattar organ för att
11. Digitalt bussystem (la) enligt krav 10, där bussystemet (l3.la-l3.Na,7.l,25,3l) för att (M1) innefattar organ fastställa åtminstone ett första värde som indikerar med vilken intensitet som kollisioner inträffar pà den första databussen (3), är anordnade att fastställa den första parametern pà basis av och där organen för fastställande av den första parametern det första värdet. (la) där det första (M1) motsvarar det antal av sändarenheterna
12. Digitalt bussystem enligt krav ll, värdet (9.1-9.N) som nyligen har detekterat en kollision.
SE0004832A 2000-12-22 2000-12-22 Digitalt bussystem SE516758C2 (sv)

Priority Applications (6)

Application Number Priority Date Filing Date Title
SE0004832A SE516758C2 (sv) 2000-12-22 2000-12-22 Digitalt bussystem
PCT/SE2001/002514 WO2002052421A1 (en) 2000-12-22 2001-11-13 A digital bus system
DE60117163T DE60117163D1 (de) 2000-12-22 2001-11-13 Digitales bussystem
EP01983044A EP1344139B1 (en) 2000-12-22 2001-11-13 A digital bus system
AT01983044T ATE317567T1 (de) 2000-12-22 2001-11-13 Digitales bussystem
US10/024,565 US20020083241A1 (en) 2000-12-22 2001-12-21 Digital bus system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE0004832A SE516758C2 (sv) 2000-12-22 2000-12-22 Digitalt bussystem

Publications (3)

Publication Number Publication Date
SE0004832D0 SE0004832D0 (sv) 2000-12-22
SE0004832L SE0004832L (sv) 2002-02-26
SE516758C2 true SE516758C2 (sv) 2002-02-26

Family

ID=20282411

Family Applications (1)

Application Number Title Priority Date Filing Date
SE0004832A SE516758C2 (sv) 2000-12-22 2000-12-22 Digitalt bussystem

Country Status (6)

Country Link
US (1) US20020083241A1 (sv)
EP (1) EP1344139B1 (sv)
AT (1) ATE317567T1 (sv)
DE (1) DE60117163D1 (sv)
SE (1) SE516758C2 (sv)
WO (1) WO2002052421A1 (sv)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7159134B2 (en) * 2001-08-29 2007-01-02 Analog Devices, Inc. Method and apparatus for clock and power control in wireless systems
US7606960B2 (en) * 2004-03-26 2009-10-20 Intel Corporation Apparatus for adjusting a clock frequency of a variable speed bus
US7281148B2 (en) * 2004-03-26 2007-10-09 Intel Corporation Power managed busses and arbitration
US7197591B2 (en) * 2004-06-30 2007-03-27 Intel Corporation Dynamic lane, voltage and frequency adjustment for serial interconnect
EP1849084B1 (en) * 2005-01-31 2008-06-11 Freescale Semiconductor Inc. Bus arbitration controller with reduced energy consumption
KR101622195B1 (ko) * 2009-11-05 2016-05-18 삼성전자주식회사 동적 버스 클럭을 제어하기 위한 장치 및 방법
US8762760B2 (en) * 2010-09-14 2014-06-24 Xilinx, Inc. Method and apparatus for adaptive power control in a multi-lane communication channel
US9929972B2 (en) * 2011-12-16 2018-03-27 Qualcomm Incorporated System and method of sending data via a plurality of data lines on a bus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4210780A (en) * 1978-03-27 1980-07-01 The Mitre Corporation Multiple access digital communications system
FR2490434B1 (fr) * 1980-09-12 1988-03-18 Quinquis Jean Paul Dispositif de resolution des conflits d'acces et d'allocation d'une liaison de type bus interconnectant un ensemble de processeurs non hierarchises
CA1278871C (en) * 1986-02-24 1991-01-08 Frederick O. R. Miesterfeld Method of data arbitration and collision detection on a data bus
US5642360A (en) * 1995-08-28 1997-06-24 Trainin; Solomon System and method for improving network performance through inter frame spacing adaptation
US5862353A (en) * 1997-03-25 1999-01-19 International Business Machines Corporation Systems and methods for dynamically controlling a bus
US6526518B1 (en) * 1997-05-22 2003-02-25 Creative Technology, Ltd. Programmable bus
JPH11184554A (ja) * 1997-12-24 1999-07-09 Mitsubishi Electric Corp クロック制御タイプ情報処理装置
DE19911830A1 (de) * 1999-03-17 2000-09-21 Bosch Gmbh Robert Verfahren zum Verwalten des Zugriffs auf einen Bus und Bussystem
US6728890B1 (en) * 2000-09-26 2004-04-27 Sun Microsystems, Inc. Method and apparatus for controlling a bus clock frequency in response to a signal from a requesting component

Also Published As

Publication number Publication date
WO2002052421A1 (en) 2002-07-04
DE60117163D1 (de) 2006-04-20
EP1344139B1 (en) 2006-02-08
ATE317567T1 (de) 2006-02-15
US20020083241A1 (en) 2002-06-27
SE0004832L (sv) 2002-02-26
SE0004832D0 (sv) 2000-12-22
EP1344139A1 (en) 2003-09-17

Similar Documents

Publication Publication Date Title
AU594057B2 (en) Communication system
CN105228178B (zh) 一种基于无线通信的飞行器环境参数检测系统及检测方法
CN105206010B (zh) 一种无线集中抄表网络的通信控制方法和装置
JPH01500074A (ja) 適応速度マルチプレクサ−デマルチプレクサ
RU2006128596A (ru) Протокол рассылки сигналов-маяков для ad-нос сетей
HUP0100617A2 (hu) Vezeték nélküli hálózat óra szinkronizálással
CN102892183A (zh) 无线通信系统、从站装置、主站装置和无线通信系统控制方法
WO1991012677A1 (en) Multiple buffer time division multiplexing ring
JPH0514454B2 (sv)
CN106453158A (zh) 异步先入先出缓冲器装置以及相关网络设备
US6693891B1 (en) Communication control method and transmission unit
JPH10126365A (ja) 動的時分割アクセス装置及び方法
CN100592730C (zh) 适用于高性能无线局域网的混合式数据传输装置和方法
FI75704B (fi) Anordning foer synkronisering vid oeverfoering av information pao en enkelriktad buss.
CN102202386A (zh) 一种时钟同步的方法、装置和系统
SE516758C2 (sv) Digitalt bussystem
CN102598796A (zh) 用于在星型网络(master-slave adhoc网络)中传递信标的方法和星型网络中的传感器节点
US6215817B1 (en) Serial interface device
CN105718401B (zh) 一种多路smii信号到一路mii信号的复用方法及系统
JPH0831073B2 (ja) I/oハンドラ−
CN102325032A (zh) 一种可供电实时通讯的方法
CN100470530C (zh) 通过时分复用数据总线互连彼此通信的印刷电路板的装置
JP2000224205A (ja) Hdlc伝送方式
CN1592139B (zh) 数据传输方法和系统
CN101127930B (zh) 一种通过单个空闲开销字节复用传输多种业务数据的方法

Legal Events

Date Code Title Description
NUG Patent has lapsed