JP6110593B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6110593B2
JP6110593B2 JP2012013833A JP2012013833A JP6110593B2 JP 6110593 B2 JP6110593 B2 JP 6110593B2 JP 2012013833 A JP2012013833 A JP 2012013833A JP 2012013833 A JP2012013833 A JP 2012013833A JP 6110593 B2 JP6110593 B2 JP 6110593B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
film
transistor
insulating film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012013833A
Other languages
English (en)
Other versions
JP2012169612A (ja
Inventor
俊成 佐々木
俊成 佐々木
耕生 野田
耕生 野田
佑太 遠藤
佑太 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012013833A priority Critical patent/JP6110593B2/ja
Publication of JP2012169612A publication Critical patent/JP2012169612A/ja
Application granted granted Critical
Publication of JP6110593B2 publication Critical patent/JP6110593B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/402—Amorphous materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Description

トランジスタなどの半導体素子を含む回路を有する半導体装置に関する。例えば、電源回路に搭載されるパワーデバイス、メモリ、サイリスタ、コンバータ、イメージセンサなどを含む半導体集積回路、液晶表示パネルに代表される電気光学装置、発光素子を有する発光表示装置等を部品として搭載した電子機器に関する。また、半導体装置に用いられる酸化物に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光表示装置、半導体回路および電子機器は全て半導体装置である。
液晶表示装置に代表されるように、ガラス基板等に形成されるトランジスタの多くはアモルファスシリコン、多結晶シリコンなどによって構成されている。アモルファスシリコンを用いたトランジスタは電界効果移動度が低いもののガラス基板の大面積化に対応することができる。また、多結晶シリコンを用いたトランジスタの電界効果移動度は高いがガラス基板の大面積化には適していないという欠点を有している。
シリコンを用いたトランジスタのほかに、近年は酸化物半導体を用いてトランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体として、酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物を用いてトランジスタを作製し、表示装置の画素のスイッチング素子などに用いる技術が特許文献１および特許文献２で開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
酸化物半導体膜をチャネル領域に用いたトランジスタに安定した電気特性を付与し、信頼性の高い半導体装置を作製することを課題の一とする。
本発明の一態様は、ｐ型酸化物半導体材料を含むｎ型酸化物半導体膜をトランジスタのチャネル領域に適用することを技術的思想とする。
一般に、酸化物半導体膜の酸素欠損は、その一部がドナーとなりキャリアである電子を放出する。その結果、酸化物半導体膜をトランジスタのチャネル領域に用いると、酸素欠損が原因でしきい値電圧がマイナス方向にシフトしてしまうことがある。しきい値電圧のマイナス方向へのシフトを防ぐためには、酸素欠損が生じないように酸化物半導体膜を形成する必要がある。しかしながら、酸化物半導体膜を形成した後に行う加熱処理や、酸化物半導体膜が露出した状態で減圧下に暴露することによる、微量の酸素の放出まで抑制することは困難である。また、酸化物半導体膜中に生じる酸素欠損は、僅かでもトランジスタのしきい値電圧をマイナス方向にシフトさせるため、前述した微量の酸素の放出すらも半導体装置の不良の要因となりうる。
そこで、酸化物半導体膜中に意図せずに生じるキャリアを低減することが求められる。具体的には、ｎ型酸化物半導体膜中にｐ型酸化物半導体材料を含ませることで酸化物半導体膜中に意図せずに生じるキャリアを低減することができる。これは、ｎ型酸化物半導体膜中の意図せずに生じた電子が、ｐ型酸化物半導体材料中に生じたホールと再結合することにより、消滅するためである。従って、酸化物半導体膜中に意図せずに生じるキャリアを低減することができる。即ち、本発明の一態様を適用することで、トランジスタのしきい値電圧のマイナス方向へのシフトを抑制することができる。また、ｎ型酸化物半導体膜に含ませるｐ型酸化物半導体材料の量によって、トランジスタのしきい値電圧を制御することができる。また、ｐ型酸化物半導体材料に含まれる酸素とそのほかの元素との結合エネルギーが、ｎ型酸化物半導体材料に含まれる酸素とそのほかの元素との結合エネルギーよりも高い場合、ｐ型酸化物半導体材料をｎ型酸化物半導体膜に含ませることで、ｎ型酸化物半導体膜に含まれる酸素の放出を抑制できる。
例えば、ｎ型酸化物半導体膜の成膜時にｐ型酸化物半導体材料を混ぜることで、ｎ型酸化物半導体膜中にｐ型酸化物半導体材料を含ませることができる。具体的には、ｎ型酸化物半導体材料とｐ型酸化物半導体材料を混合し、焼結することで作製したスパッタリングターゲットを用いてｐ型酸化物半導体材料を含むｎ型酸化物半導体膜を成膜すればよい。または、ｎ型酸化物半導体材料ターゲットの表面にｐ型酸化物半導体材料の焼結体を適量設置し、共スパッタリング法によって成膜すればよい。このとき、ｎ型酸化物半導体スパッタリングターゲット上の電界が集中する領域（エロージョンが形成される領域）に、前述のｐ型酸化物半導体材料の焼結体を設置することで、ｐ型酸化物半導体材料をｎ型酸化物半導体膜中に効率よく含ませることができて好ましい。または、ｎ型酸化物半導体材料ターゲットおよびｐ型酸化物半導体材料ターゲットを用いた多元スパッタリング法を用いればよい。
また、ｐ型酸化物半導体材料に加えて、酸化シリコンおよび酸化ゲルマニウムなどの絶縁体材料をｎ型酸化物半導体膜に含ませてもよい。絶縁体材料は、ｎ型酸化物半導体材料またはｐ型酸化物半導体材料に予め混合させておいてもよいし、ｐ型酸化物半導体材料を含ませる場合と同様の方法で含ませてもよい。絶縁性材料に含まれる酸素とそのほかの元素との結合エネルギーが、ｎ型酸化物半導体材料に含まれる酸素とそのほかの元素との結合エネルギーよりも高い場合、絶縁体材料をｎ型酸化物半導体膜に含ませることで、ｎ型酸化物半導体膜の酸素の放出を抑制できる。
本発明の一態様により、トランジスタ、ダイオード等の半導体用途に好適な材料を提供することができる。
また、酸化物半導体膜をチャネル領域に用いたトランジスタに安定した電気特性を付与し、信頼性の高い半導体装置を作製することができる。
本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタを用いた液晶表示装置の一例を示す回路図。 本発明の一態様に係るトランジスタを用いた半導体記憶装置の一例を示す回路図および電気特性を示す図。 本発明の一態様に係るトランジスタを用いた半導体記憶装置の一例を示す回路図および電気特性を示す図。 本発明の一態様に係るトランジスタを用いた半導体記憶装置の一例を示す回路図。 本発明の一態様に係るトランジスタを用いたＣＰＵの具体例を示すブロック図およびその一部の回路図。 本発明の一態様に係る電子機器の一例を示す斜視図。 本発明の一態様に係るトランジスタのＩｄｓ−Ｖｇｓカーブを示す図。 本発明の一態様に係るトランジスタのＩｄｓ−Ｖｇｓカーブを示す図。 本発明の一態様に係る酸化物半導体膜のＴＤＳスペクトルを示す図。 本発明の一態様に係る酸化物半導体膜の透過率および反射率を示す図。 本発明の一態様に係る酸化物半導体膜の透過率および反射率を示す図。 本発明の一態様に係る酸化物半導体膜の透過率および反射率を示す図。 本発明の一態様に係る酸化物半導体膜の透過率および反射率を示す図。 本発明の一態様に係る酸化物半導体膜のＸＲＤスペクトルを示す図。 本発明の一態様に係る酸化物半導体膜のＸＲＤスペクトルを示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
以下、本発明の説明を行うが、本明細書で用いる用語について簡単に説明する。まず、トランジスタのソースとドレインについては、本明細書においては、一方をドレインと呼ぶとき他方をソースとする。即ち、電位の高低によって、それらを区別しない。従って、本明細書において、ソースとされている部分をドレインと読み替えることもできる。
また、電圧は、ある電位と、基準の電位（例えばグラウンド電位またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
本明細書においては、「接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在している場合だけのこともある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
（実施の形態１）
本実施の形態では、本発明の一態様に係るトランジスタの一例について図１を用いて説明する。
図１（Ａ）はトランジスタの上面図である。図１（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図１（Ｂ）に示すＡ−Ｂ断面および図１（Ｃ）に示すＣ−Ｄ断面に対応する。
ここでは、図１（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
図１（Ｂ）に示すトランジスタは、基板１００上のゲート電極１０４と、ゲート電極１０４を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２を介してゲート電極１０４上にある酸化物半導体膜１０６と、酸化物半導体膜１０６上にあり酸化物半導体膜１０６と一部が接する一対の電極１１６と、ゲート絶縁膜１１２、酸化物半導体膜１０６および一対の電極１１６を覆う層間絶縁膜１１８と、を有するトランジスタである。
基板１００に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよい。
また、基板１００として、可撓性基板を用いてもよい。その場合は、可撓性基板上に直接的にトランジスタを作製する。なお、可撓性基板上にトランジスタを設ける方法としては、基板１００として非可撓性のものを用いて、この上にトランジスタを作製した後、該トランジスタを剥離し、可撓性基板に転置する方法もある。その場合には、基板１００とトランジスタとの間に剥離層を設けるとよい。
ゲート電極１０４は、単層または積層構造とすればよく、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷ、それらの窒化物、酸化物ならびに合金から一以上選択して用いればよい。また、前述の酸化物は、５×１０１９ｃｍ−３以上２０原子％以下、好ましくは１×１０２０ｃｍ−３以上７原子％以下の窒素を含んでもよい。例えば、１×１０２０ｃｍ−３以上７原子％以下の窒素を含み、かつＩｎ、ＧａおよびＺｎを含む酸化物膜を用いるとよい。酸化物膜をゲート電極１０４に用いる場合、酸化物膜は金属膜と比べて抵抗が高いため、ゲート電極１０４の抵抗を低減するためにシート抵抗が１０Ω／ｓｑ以下の低抵抗膜と積層すると好ましい。この場合、酸化物膜がゲート絶縁膜１１２側になるようにゲート電極１０４を形成する。
酸化物半導体膜１０６は、ｐ型酸化物半導体材料を含むｎ型酸化物半導体膜、またはｐ型酸化物半導体材料、ならびに酸化シリコンおよび酸化ゲルマニウムなどの絶縁体材料を含むｎ型酸化物半導体膜である。その混合比によって、トランジスタのしきい値電圧を制御することができる。
例えば、ｎ型酸化物半導体膜の材料は、Ｉｎ、Ｇａ、ＺｎおよびＳｎから選ばれた二種以上としてもよい。
ｎ型酸化物半導体膜として、例えば、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系材料、Ｓｎ−Ｚｎ−Ｏ系材料、Ａｌ−Ｚｎ−Ｏ系材料、Ｚｎ−Ｍｇ−Ｏ系材料、Ｓｎ−Ｍｇ−Ｏ系材料、Ｉｎ−Ｍｇ−Ｏ系材料、Ｉｎ−Ｇａ−Ｏ系材料や、Ｉｎ−Ｏ系材料、Ｓｎ−Ｏ系材料、Ｚｎ−Ｏ系材料などを用いればよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物、という意味であり、その原子数比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。このとき、酸化物半導体膜の化学量論比に対し、Ｏを過剰に含むと好ましい。Ｏを過剰に含むことで酸化物半導体膜の酸素欠損に起因するキャリアの生成を抑制することができる。
なお、一例として、酸化物半導体膜としてＩｎ−Ｚｎ−Ｏ系材料を用いる場合、原子数比で、Ｉｎ／Ｚｎが０．５〜５０、好ましくはＩｎ／Ｚｎが１〜２０、さらに好ましくはＩｎ／Ｚｎが３〜１５とする。Ｚｎに対すＩｎの原子数比を前述の範囲とすることで、トランジスタの電界効果移動度を向上させることができる。ここで、化合物の原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
ｎ型酸化物半導体膜として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとして、Ｇａ、ＧａおよびＡｌ、ＧａおよびＭｎまたはＧａおよびＣｏなどを用いてもよい。
ｐ型酸化物半導体材料として、例えば、Ｎｉ、Ｌａ、Ｓｒ、Ｎｄ、ＮａおよびＣｕのいずれかを含む材料を用いればよい。具体的には、Ｎｉ−Ｏ系材料、Ｃｕ−Ｏ系材料、Ｌａ−Ｎｉ−Ｏ系材料、Ｎｄ−Ｎｉ−Ｏ系材料、Ｓｒ−Ｃｕ−Ｏ系材料、Ｌａ−Ｃｕ−Ｏ系材料などを用いればよい。ただし、ｐ型酸化物半導体材料は前述の材料に限定されるものではなく、ｐ型半導体性を有する材料であれば適用することができる。また、ｐ型酸化物半導体材料の代わりに、ｐ型非酸化物半導体材料を用いても構わない。なお、ｎ型酸化物半導体膜にＩｎおよびＺｎより酸素との結合エネルギーの大きな金属を含むｐ型酸化物半導体材料を含ませることによって、ｎ型酸化物半導体膜からの酸素の放出を抑制できる。
このとき、ｐ型酸化物半導体の混合比が低すぎると、ほとんどしきい値電圧を変動させることができない。また、ｐ型酸化物半導体の混合比が高すぎると、主たるキャリアである電子の量が少なくなり、トランジスタ特性を得ることができなくなる可能性がある。そのため、ｐ型酸化物半導体の混合比は適切な範囲とする必要がある。
なお、酸化シリコン中の酸素とシリコンとの結合エネルギーおよび酸化ゲルマニウム中の酸素とゲルマニウムとの結合エネルギーは高い値を示す。従って、ｎ型酸化物半導体膜に酸化シリコンおよび酸化ゲルマニウムなどの絶縁体材料を含ませることによって、ｎ型酸化物半導体膜からの酸素の放出を抑制できる。また、ｎ型酸化物半導体膜が結晶化しやすい材料である場合、絶縁体材料を混合させることによって、ｎ型酸化物半導体膜の結晶化を抑制することができる。ただし、絶縁体材料の混合比が低すぎると前述の効果が低くなってしまう。また、絶縁体材料の混合比が高すぎると、トランジスタの電界効果移動度を低減させてしまう可能性がある。そのため、絶縁体材料の混合比は適切な範囲とする必要がある。
ここで、ｎ型酸化物半導体、ｐ型酸化物半導体および絶縁体の混合比（原子数比）を、ｎ型酸化物半導体：ｐ型酸化物半導体：絶縁体＝Ｘ：Ｙ：Ｚとしたとき、Ｙ／（Ｘ＋Ｙ）が０．０００１以上０．１５以下、Ｚ／（Ｘ＋Ｙ＋Ｚ）が０．０１以上０．３以下とする。好ましくは、Ｙ／（Ｘ＋Ｙ）が０．０１以上０．０５以下、Ｚ／（Ｘ＋Ｙ＋Ｚ）が０．０１以上０．２以下とする。ただし、Ｚが０でも構わない。
酸化物半導体膜１０６は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。
好ましくは、酸化物半導体膜１０６は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
ゲート絶縁膜１１２および層間絶縁膜１１８は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化イットリウムまたは酸化ジルコニウムなどを用いればよく、積層または単層で設ける。例えば、熱酸化法、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法など）、スパッタリング法などで形成すればよい。なお、例えば、熱酸化法で酸化シリコン膜を形成する場合、シリコン膜を形成し、該シリコン膜に対し、熱酸化処理を行えばよい。シリコン膜は非晶質シリコンまたは結晶シリコンを用いればよい。ゲート絶縁膜１１２および層間絶縁膜１１８は、加熱処理により酸素を放出する膜を用いてもよい。加熱処理により酸素を放出する膜を用いることで、酸化物半導体膜１０６に生じる欠陥を修復することができ、トランジスタの電気特性の劣化を抑制できる。
ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、珪素が２５原子％以上３５原子％以下、水素が０原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素よりも窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。ただし、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が１００原子％を超えない値をとる。
なお、ゲート電極１０４または／および一対の電極１１６の材料が酸化物半導体膜１０６に拡散し、トランジスタ特性に悪影響を与えることがある場合、ゲート絶縁膜１１２および層間絶縁膜１１８は、ゲート電極１０４または／および一対の電極１１６の材料の拡散係数が小さい絶縁膜を用いればよい。層間絶縁膜１１８は、酸化物半導体膜１０６の保護膜として機能する。
「加熱処理により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上であることをいう。
ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下に説明する。
ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、測定したスペクトルの積分値と標準試料の基準値の比とにより、気体の放出量を計算することができる。標準試料の基準値は、所定の原子密度を有する試料において、スペクトルの積分値に対する原子密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、および絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比（Ｍ／ｚ＝）３２で検出されるスペクトルの全てが酸素分子由来と仮定する。Ｍ／ｚ＝３２のものとしてほかにＣＨ３ＯＨがあるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体であるＭ／ｚ＝１７の酸素原子およびＭ／ｚ＝１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （数式１）
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値である。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定した。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
上記構成において、加熱処理により酸素を放出する膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定した値である。
ゲート絶縁膜１１２または層間絶縁膜１１８から酸化物半導体膜１０６に酸素が供給されることで、酸化物半導体膜１０６とゲート絶縁膜１１２との界面準位密度、または酸化物半導体膜１０６と層間絶縁膜１１８との界面準位密度を低減できる。この結果、トランジスタの動作などに起因して、酸化物半導体膜１０６とゲート絶縁膜１１２との界面、または酸化物半導体膜１０６と層間絶縁膜１１８との界面にキャリアが捕獲されることを抑制することができ、電気特性の劣化の少ないトランジスタを得ることができる。
さらに、酸化物半導体膜の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導体膜の酸素欠損は、一部がドナーとなりキャリアである電子を放出する。この結果、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。ゲート絶縁膜１１２または層間絶縁膜１１８から酸化物半導体膜１０６に酸素が十分に供給されることにより、しきい値電圧がマイナス方向へシフトする要因である、酸化物半導体膜の酸素欠損を低減することができる。
即ち、ゲート絶縁膜１１２または層間絶縁膜１１８に、加熱処理により酸素を放出する膜を設けることで、酸化物半導体膜１０６とゲート絶縁膜１１２との界面の界面準位密度、または酸化物半導体膜１０６と層間絶縁膜１１８との界面の界面準位密度、ならびに酸化物半導体膜１０６の酸素欠損を低減し、酸化物半導体膜１０６とゲート絶縁膜１１２または層間絶縁膜１１８との界面におけるキャリア捕獲の影響を小さくすることができる。
一対の電極１１６は、ゲート電極１０４で示した金属膜、金属窒化物膜、金属酸化物膜または合金膜などを単層でまたは積層で用いればよい。
一対の電極１１６にＣｕを含む膜を用いると、配線の抵抗を低減でき、大型表示装置などでも配線遅延等の発生を低減することができる。一対の電極１１６にＣｕを用いる場合、基板１００の材質によっては密着性が悪くなるため、基板１００と密着性のよい膜との積層構造にすることが好ましい。基板１００と密着性のよい膜として、Ｔｉ、Ｍｏ、Ｍｎ、ＣｕまたはＡｌなどを含む金属膜または合金膜を用いればよい。例えば、Ｃｕ−Ｍｎ−Ａｌ合金を用いてもよい。
以上のように、ｐ型酸化物半導体材料を含むｎ型酸化物半導体膜をチャネル領域に用いることで、トランジスタに安定した電気特性を付与し、信頼性の高い半導体装置を作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１に示したトランジスタとは異なる構造のトランジスタについて説明する。
図２は本発明の一態様に係るトランジスタの上面図および断面図である。図２（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図２（Ｂ）に示すＡ−Ｂ断面および図２（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図２（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
図２（Ｂ）に示すトランジスタは、基板１００上のゲート電極１０４と、ゲート電極１０４を覆うゲート絶縁膜１１２と、ゲート絶縁膜１１２上の一対の電極２１６と、一対の電極２１６上にあり、一対の電極２１６と一部が接する酸化物半導体膜２０６と、ゲート絶縁膜１１２、一対の電極２１６および酸化物半導体膜２０６を覆う層間絶縁膜２１８と、を有するトランジスタである。ここで、一対の電極２１６、酸化物半導体膜２０６および層間絶縁膜２１８は、それぞれ実施の形態１で示した一対の電極１１６、酸化物半導体膜１０６および層間絶縁膜１１８と同様の材料および作製方法を用いればよい。
酸化物半導体膜２０６に実施の形態１で示した酸化物半導体膜１０６を用いることで、酸化物半導体膜と該酸化物半導体膜と接するゲート絶縁膜との界面の界面準位密度の低いトランジスタを得ることができる。
図３は本発明の一態様に係るトランジスタの上面図および断面図である。図３（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図３（Ｂ）に示すＡ−Ｂ断面および図３（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図３（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
図３（Ｂ）に示すトランジスタは、基板１００上に設けられた下地絶縁膜３０２上の酸化物半導体膜３０６と、酸化物半導体膜３０６上にあり酸化物半導体膜３０６と一部が接する一対の電極３１６と、酸化物半導体膜３０６および一対の電極３１６を覆うゲート絶縁膜３１２と、ゲート絶縁膜３１２を介して酸化物半導体膜３０６上にあるゲート電極３０４と、を有するトランジスタである。ここで、一対の電極３１６、酸化物半導体膜３０６、ゲート電極３０４およびゲート絶縁膜３１２は、それぞれ実施の形態１で示した一対の電極１１６、酸化物半導体膜１０６、ゲート電極１０４およびゲート絶縁膜１１２と同様の材料および作製方法を用いればよい。
下地絶縁膜３０２は、ゲート絶縁膜３１２と同様の材料および作製方法を用いることができる。
図４は本発明の一態様に係るトランジスタの上面図および断面図である。図４（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図４（Ｂ）に示すＡ−Ｂ断面および図４（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図４（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
図４（Ｂ）に示すトランジスタは、基板１００上に設けられた下地絶縁膜３０２上の一対の電極４１６と、一対の電極４１６上にあり一対の電極４１６と一部が接する酸化物半導体膜４０６と、酸化物半導体膜４０６および一対の電極４１６を覆うゲート絶縁膜４１２と、ゲート絶縁膜４１２を介して酸化物半導体膜４０６上にあるゲート電極４０４と、を有するトランジスタである。ここで、一対の電極４１６、酸化物半導体膜４０６、ゲート電極４０４およびゲート絶縁膜４１２は、それぞれ実施の形態１で示した一対の電極１１６、酸化物半導体膜１０６、ゲート電極１０４およびゲート絶縁膜１１２と同様の材料および作製方法を用いればよい。
なお、図２乃至図４ではゲート電極が酸化物半導体膜よりも上面図において縦、横ともに大きい形状にすることで酸化物半導体膜の光による劣化、電荷の発生を抑制しているが、この構造に限定されるものではない。酸化物半導体膜がゲート電極よりも、上面図において縦および横ともに大きい形状としても構わない。
図５は本発明の一態様に係るトランジスタの上面図および断面図である。図５（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図５（Ｂ）に示すＡ−Ｂ断面および図５（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図５（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
図５（Ｂ）に示すトランジスタは、基板１００上に設けられた下地絶縁膜３０２上の領域５２６および領域５２１を有する酸化物半導体膜５０６と、領域５２１上のゲート絶縁膜５１２と、ゲート絶縁膜５１２上のゲート電極５０４と、下地絶縁膜３０２、領域５２６、ゲート絶縁膜５１２およびゲート電極５０４を覆う層間絶縁膜５１８と、層間絶縁膜５１８に設けられた領域５２６を露出する開口部を介して領域５２６と接する一対の電極５１６と、を有するトランジスタである。ここで、一対の電極５１６、酸化物半導体膜５０６、ゲート電極５０４、層間絶縁膜５１８およびゲート絶縁膜５１２は、それぞれ実施の形態１で示した一対の電極１１６、酸化物半導体膜１０６、ゲート電極１０４、層間絶縁膜１１８およびゲート絶縁膜１１２と同様の材料および作製方法を用いればよい。
ここで、ゲート絶縁膜５１２およびゲート電極５０４は概略同一の上面形状としてもよい。この形状は、ゲート電極５０４およびゲート絶縁膜５１２を同一のマスクを用いて加工することで得られる。なお、ゲート電極５０４およびゲート絶縁膜５１２を形成後、プラズマ処理または薬液処理によってゲート電極５０４の幅を細くしても構わない。
領域５２１は、ゲート絶縁膜５１２またはゲート電極５０４と概略同一の上面形状としてもよい。この形状は、ゲート絶縁膜５１２またはゲート電極５０４をマスクに酸化物半導体膜５０６の領域５２６を形成することで得られる。例えば、ゲート絶縁膜５１２またはゲート電極５０４をマスクに、酸化物半導体膜５０６に不純物（ホウ素、リン、水素、希ガス、窒素など）を導入し、低抵抗化された領域を領域５２６とすることができる。なお、領域５２１は、領域５２６以外の領域である。
領域５２１は、トランジスタのチャネル形成領域としての機能を有する。また、領域５２６は、トランジスタのソース領域およびドレイン領域としての機能を有する。
図６は本発明の一態様に係るトランジスタの上面図および断面図である。図６（Ａ）に示した一点鎖線Ａ−Ｂおよび一点鎖線Ｃ−Ｄにおける断面は、それぞれ図６（Ｂ）に示すＡ−Ｂ断面および図６（Ｃ）に示すＣ−Ｄ断面に対応する。
以下に、図６（Ｂ）に示すＡ−Ｂ断面について詳細に説明する。
図６（Ｂ）に示すトランジスタは、基板１００上のゲート電極６０４と、ゲート電極６０４を覆うゲート絶縁膜６１２と、ゲート絶縁膜６１２を介してゲート電極６０４上にあり、領域６２６および領域６２１を有する酸化物半導体膜６０６と、該酸化物半導体膜６０６およびゲート絶縁膜６１２を覆う層間絶縁膜６１８と、層間絶縁膜６１８に設けられた領域６２６を露出する開口部を介して領域６２６と接する一対の電極６１６と、を有するトランジスタである。ここで、一対の電極６１６、酸化物半導体膜６０６、ゲート電極６０４、層間絶縁膜６１８およびゲート絶縁膜６１２は、それぞれ実施の形態１で示した一対の電極１１６、酸化物半導体膜１０６、ゲート電極１０４、層間絶縁膜１１８およびゲート絶縁膜１１２と同様の材料および作製方法を用いればよい。また、領域６２１および領域６２６は領域５２１および領域５２６と同様の材料および作製方法を用いればよい。
図６は、ゲート絶縁膜６１２およびゲート電極６０４と領域６２１が概略同一の上面形状として図示されているが、これに限定されない。ゲート絶縁膜６１２およびゲート電極６０４と領域６２１の形状が異なっていても構わない。
以上のように、しきい値電圧の制御されたトランジスタを得ることができる。そのため、消費電力が小さく、電気特性が良好かつ信頼性の高い半導体装置を生産性高く作製することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１または実施の形態２に示したトランジスタを用いて作製した液晶表示装置について説明する。なお、本実施の形態では液晶表示装置に本発明の一形態を適用した例について説明するが、これに限定されるものではない。例えば、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に本発明の一形態を適用することも、当業者であれば容易に想到しうるものである。
図７にアクティブマトリクス駆動方式の液晶表示装置の回路図を示す。液晶表示装置は、ソース線ＳＬ＿１乃至ＳＬ＿ａ、ゲート線ＧＬ＿１乃至ＧＬ＿ｂおよび複数の画素２００を有する。画素２００は、トランジスタ２３０と、キャパシタ２２０と、液晶素子２１０と、を含む。こうした画素２００が複数集まって液晶表示装置の画素部を構成する。なお、単にソース線またはゲート線を指す場合には、ソース線ＳＬまたはゲート線ＧＬと記載する。
トランジスタ２３０は、実施の形態１または実施の形態２で示したトランジスタを用いる。本発明の一態様に係るトランジスタを用いることで、消費電力が小さく、かつ信頼性の高い液晶表示装置を得ることができる。
ゲート線ＧＬはトランジスタ２３０のゲートと接続し、ソース線ＳＬはトランジスタ２３０のソースと接続し、トランジスタ２３０のドレインは、キャパシタ２２０の容量電極の一方および液晶素子２１０の一方の画素電極の一方と接続する。キャパシタ２２０の容量電極の他方および液晶素子２１０の画素電極の他方は、共通電極と接続する。なお、共通電極はゲート線ＧＬと同一層かつ同一材料で設けてもよい。
また、ゲート線ＧＬは、ゲート駆動回路と接続される。ゲート駆動回路は、実施の形態１または実施の形態２に示したトランジスタを含んでもよい。該トランジスタはしきい値電圧が制御されているため、オフ電流を小さくでき、またトランジスタをオン状態にするための電圧を小さくすることができる。そのため、消費電力を低減することができる。
また、ソース線ＳＬは、ソース駆動回路と接続される。ソース駆動回路は、実施の形態１または実施の形態２に示したトランジスタを含んでもよい。該トランジスタはしきい値電圧が制御されているため、オフ電流を小さくでき、またトランジスタをオン状態にするための電圧を小さくすることができる。そのため、消費電力を低減することができる。
なお、ゲート駆動回路およびソース駆動回路のいずれかまたは両方を、別途用意された基板上に形成し、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ワイヤボンディング、またはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）などの方法を用いて接続してもよい。
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
ゲート線ＧＬにトランジスタ２３０のしきい値電圧以上になるように電位を印加すると、ソース線ＳＬから供給された電荷がトランジスタ２３０のドレイン電流となってキャパシタ２２０に電荷が蓄積される。１行分の充電後、該行にあるトランジスタ２３０はオフ状態となり、ソース線ＳＬから電圧が掛からなくなるが、キャパシタ２２０に蓄積された電荷によって必要な電圧を維持することができる。その後、次の行のキャパシタ２２０の充電に移る。このようにして、１行〜ｂ行の充電を行う。
なお、トランジスタ２３０にオフ電流の小さなトランジスタを用いる場合、電圧を維持する期間を長くすることができる。この効果によって、動きの少ない画像（静止画を含む。）では、表示の書き換え周波数を低減でき、さらなる消費電力の低減が可能となる。また、キャパシタ２２０の容量をさらに小さくすることが可能となるため、充電に必要な消費電力を低減することができる。
以上のように、本発明の一態様によって、信頼性が高く、消費電力の小さい液晶表示装置を得ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態１または実施の形態２に示したトランジスタを用いて、半導体記憶装置を作製する例について説明する。
揮発性半導体記憶装置の代表的な例としては、記憶素子を構成するトランジスタを選択してキャパシタに電荷を蓄積することで、情報を記憶するＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、フリップフロップなどの回路を用いて記憶内容を保持するＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）がある。
不揮発性半導体記憶装置の代表例としては、トランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当該フローティングゲートに電荷を保持することで記憶を行うフラッシュメモリがある。
上述した半導体記憶装置に含まれるトランジスタの一部に実施の形態１または実施の形態２で示したトランジスタを適用することができる。
まずは、実施の形態１または実施の形態２で示したトランジスタを適用したＤＲＡＭであるメモリセルについて図８を用いて説明する。
図８（Ａ）に示すメモリセルは、ビット線ＢＬと、ワード線ＷＬと、センスアンプＳＡｍｐと、トランジスタＴｒと、キャパシタＣと、を有する。
キャパシタＣに保持された電位の時間変化は、トランジスタＴｒのオフ電流によって図８（Ｂ）に示すように徐々に低減していく。当初Ｖ０からＶ１まで充電された電位は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。この期間を保持期間Ｔ＿１とする。即ち、２値メモリセルの場合、保持期間Ｔ＿１の間にリフレッシュをする必要がある。
ここで、トランジスタＴｒに実施の形態１または実施の形態２で示したトランジスタを適用する。該トランジスタはしきい値電圧が制御されており、かつオフ電流が小さいため、保持期間Ｔ＿１を長くすることができる。即ち、リフレッシュの頻度を少なくすることが可能となるため、消費電力を低減することができる。例えば、高純度化されオフ電流が１×１０−２１Ａ以下、好ましくは１×１０−２４Ａ以下となった酸化物半導体膜を用いたトランジスタを適用すると、電力を供給せずに数日間〜数十年間に渡ってデータをキャパシタＣに保持することが可能となる。
以上のように、本発明の一態様に係るトランジスタを適用することによって、信頼性が高く、消費電力の小さい半導体記憶装置を得ることができる。
次に、実施の形態１または実施の形態２で示したトランジスタを適用した不揮発性メモリについて図９を用いて説明する。
図９（Ａ）は、不揮発性メモリの回路図である。該不揮発性メモリは、トランジスタＴｒ＿１と、トランジスタＴｒ＿１のゲートと接続するワード線ＷＬ＿１と、トランジスタＴｒ＿１のソースと接続するソース線ＳＬ＿１と、トランジスタＴｒ＿２と、トランジスタＴｒ＿２のソースと接続するソース線ＳＬ＿２と、トランジスタＴｒ＿２のドレインと接続するドレイン配線ＤＬ＿２と、キャパシタＣと、キャパシタＣの一端と接続する容量配線ＣＬと、キャパシタＣの他端、トランジスタＴｒ＿１のドレインおよびトランジスタＴｒ＿２のゲートと接続するノードＮと、を有する。
なお、本実施の形態に示す不揮発性メモリは、ノードＮの電位に応じて、トランジスタＴｒ＿２のしきい値電圧が変動することを利用したものである。図９（Ｂ）は容量配線ＣＬの電位ＶＣＬと、トランジスタＴｒ＿２を流れるドレイン電流Ｉｄｓ＿２との関係を説明する図である。
ノードＮは、トランジスタＴｒ＿１を介してキャパシタＣの電荷を蓄積または放出することで、電位を調整することができる。例えば、ＳＬ＿１の電位をＶＤＤとする。このとき、ワード線ＷＬ＿１の電位をトランジスタＴｒ＿１のしきい値電圧ＶｔｈにＶＤＤを加えた電位以上とすることで、ノードＮの電位をＨＩＧＨにすることができる。また、ワード線ＷＬ＿１の電位をトランジスタＴｒ＿１のしきい値電圧Ｖｔｈ以下とすることで、ノードＮの電位をＬＯＷにすることができる。
そのため、Ｎ＝ＬＯＷで示したＶＣＬ−Ｉｄｓ＿２カーブと、Ｎ＝ＨＩＧＨで示したＶＣＬ−Ｉｄｓ＿２カーブのいずれかを得る。即ち、Ｎ＝ＬＯＷでは、ＶＣＬ＝０ＶにてＩｄｓ＿２が小さいため、データ０となる。また、Ｎ＝ＨＩＧＨでは、ＶＣＬ＝０ＶにてＩｄｓ＿２が大きいため、データ１となる。このようにして、データを記憶することができる。
ここで、トランジスタＴｒ＿１に実施の形態１または実施の形態２で示したトランジスタを適用する。該トランジスタはオフ電流を極めて小さくすることができるため、キャパシタＣに蓄積された電荷がトランジスタＴｒ＿１を通して意図せずにリークすることを抑制できる。そのため、長期間に渡ってデータを保持することができる。また、本発明の一態様に係るトランジスタＴｒ＿１は、しきい値電圧が制御されるため、書き込みに必要な電圧を低減することが可能となり、フラッシュメモリなどと比較して消費電力を低減することができる。
なお、トランジスタＴｒ＿２に、実施の形態１または実施の形態２で示したトランジスタを適用しても構わない。
次に、図９（Ａ）に示した不揮発性メモリにおいて、キャパシタＣを含まない構成について図１０を用いて説明する。
図１０は、不揮発性メモリの回路図である。該不揮発性メモリは、トランジスタＴｒ＿１と、トランジスタＴｒ＿１のゲートと接続するワード線ＷＬ＿１と、トランジスタＴｒ＿１のソースと接続するソース線ＳＬ＿１と、トランジスタＴｒ＿２と、トランジスタＴｒ＿２のソースと接続するソース線ＳＬ＿２と、トランジスタＴｒ＿２のドレインと接続するドレイン配線ＤＬ＿２と、トランジスタＴｒ＿１のドレインと接続するトランジスタＴｒ＿２のゲートと、を有する。
トランジスタＴｒ＿１にオフ電流の小さなトランジスタを用いる場合、キャパシタＣを設けなくてもＴｒ＿１のドレインとＴｒ＿２のゲートの間に電荷を保持できる。キャパシタＣを設けない構成であるため、小面積化が可能となり、キャパシタを設けた場合と比べ集積化することができる。
また、本実施の形態では、配線を４本または５本用いる不揮発性メモリを示したが、これに限定されるものではない。例えば、ソース線ＳＬ＿１とドレイン配線ＤＬ＿２を共通にする構成としても構わない。
以上のように、本発明の一態様によって、長期間の信頼性が高く、消費電力の小さい半導体記憶装置を得ることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態５）
実施の形態１または実施の形態２に示したトランジスタを少なくとも一部に用いてＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を構成することができる。
図１１（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図１１（Ａ）に示すＣＰＵは、基板１１９０上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース（ＲＯＭ Ｉ／Ｆ）１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図１１（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。
図１１（Ａ）に示すＣＰＵでは、レジスタ１１９６に、記憶素子が設けられている。レジスタ１１９６の記憶素子には、実施の形態４に記載されている半導体記憶装置を用いることができる。
図１１（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６が有する記憶素子において、位相反転素子によるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。位相反転素子によるデータの保持が選択されている場合、レジスタ１１９６内の記憶素子への、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内の記憶素子への電源電圧の供給を停止することができる。
電源停止に関しては、図１１（Ｂ）または図１１（Ｃ）に示すように、記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図１１（Ｂ）および図１１（Ｃ）の回路の説明を行う。
図１１（Ｂ）および図１１（Ｃ）では、記憶素子への電源電位の供給を制御するスイッチング素子に、実施の形態１または実施の形態２で示したトランジスタを含む記憶回路の構成の一例を示す。
図１１（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、記憶素子１１４２を複数有する記憶素子群１１４３とを有している。具体的に、各記憶素子１１４２には、実施の形態４に記載されている記憶素子を用いることができる。記憶素子群１１４３が有する各記憶素子１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、記憶素子群１１４３が有する各記憶素子１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
図１１（Ｂ）では、スイッチング素子１１４１として、実施の形態１または実施の形態２で示したトランジスタを用いており、該トランジスタは、そのゲート電極に与えられる信号ＳｉｇＡによりスイッチングが制御される。
なお、図１１（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
また、図１１（Ｂ）では、スイッチング素子１１４１により、記憶素子群１１４３が有する各記憶素子１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていてもよい。
また、図１１（Ｃ）には、記憶素子群１１４３が有する各記憶素子１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、記憶素子群１１４３が有する各記憶素子１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩにも応用可能である。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、実施の形態１乃至実施の形態５の少なくともいずれかを適用した電子機器の例について説明する。
図１２（Ａ）は携帯型情報端末である。筐体９３００と、ボタン９３０１と、マイクロフォン９３０２と、表示部９３０３と、スピーカ９３０４と、カメラ９３０５と、を具備し、携帯型電話機としての機能を有する。表示部９３０３およびカメラ９３０５に実施の形態３で示した液晶表示装置を適用することができる。また、図示しないが、本体内部にある演算装置、無線回路または記憶回路に実施の形態４または実施の形態５で示した半導体装置を適用することもできる。
図１２（Ｂ）は、ディスプレイである。筐体９３１０と、表示部９３１１と、を具備する。表示部９３１１に実施の形態３で示した液晶表示装置を適用することができる。実施の形態３で示した液晶表示装置を適用することで、表示部９３１１のサイズを大きくしたときにも表示品位の高いディスプレイとすることができる。
図１２（Ｃ）は、デジタルスチルカメラである。筐体９３２０と、ボタン９３２１と、マイクロフォン９３２２と、表示部９３２３と、を具備する。表示部９３２３に実施の形態３で示した液晶表示装置を適用することができる。また、図示しないが、記憶回路またはイメージセンサに実施の形態４または実施の形態５で示した半導体装置を適用することもできる。
本実施の形態より、電子機器のコストを下げることができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
本実施例では、本発明の一態様に係るトランジスタの電気特性、ならびにトランジスタに用いた酸化物半導体膜のＴＤＳスペクトル、透過率、反射率およびＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを図１３乃至図２１を用いて説明する。また、トランジスタに適用した酸化物半導体膜のＲＢＳおよびＨａｌｌ効果測定の結果を表１乃至表３に示す。
トランジスタを以下の方法で作製した。
まず、ガラス基板上に、プラズマＣＶＤ法によって下地絶縁膜として酸化窒化シリコン膜を１００ｎｍの厚さで成膜した。
次に、スパッタリング法によってタングステン膜を１５０ｎｍの厚さで成膜し、加工してゲート電極を形成した。
次に、プラズマＣＶＤ法によって下地絶縁膜およびゲート電極を覆うゲート絶縁膜を成膜した。
次に、スパッタリング法によってチタン膜を１００ｎｍの厚さで成膜し、加工してソース電極およびドレイン電極を形成した。
次に、スパッタリング法によって、ｐ型酸化物半導体材料であるＮｉＯを含む、ｎ型酸化物半導体膜であるＩｎ−Ｓｎ−Ｓｉ−Ｏ膜を成膜し、加工してチャネル領域を有する酸化物半導体膜を形成する。Ｉｎ−Ｓｎ−Ｓｉ−Ｏ膜は、Ｉｎ−Ｓｎ−Ｓｉ−Ｏターゲット（モル数比Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝２４：５：２１、直径８インチ丸型）を用い、ターゲット上にＮｉＯの焼結体を設置して成膜した。他の成膜条件は、成膜ガスとして流量１０ｓｃｃｍのＡｒおよび流量５ｓｃｃｍのＯ２を用い、ターゲット−基板間距離を１７０ｍｍ、成膜電力を０．５ｋＷとした。表１はこうして成膜された酸化物半導体膜の単膜でのＲＢＳ組成評価結果である。サンプル１乃至サンプル４は、ターゲット上のＮｉＯの焼結体の設置量が異なる。なお、分析しやすさのため、シリコンウェハ上に酸化物半導体膜を成膜している。なお、ＩｎとＳｎはＲＢＳによる分離が困難であるため、Ｉｎ＋Ｓｎとして示す。
Figure 0006110593
次に、ガラス基板を電気炉にて大気雰囲気（体積比Ｎ２：Ｏ２＝８０：２０）で３５０℃、１時間の加熱処理を行った。
以上の工程でボトムゲートボトムコンタクト構造のトランジスタを作製した。
図１３（Ａ）、図１３（Ｂ）、図１４（Ａ）および図１４（Ｂ）に、それぞれサンプル１、サンプル２，サンプル３およびサンプル４の酸化物半導体膜を用いたトランジスタのドレイン電流（Ｉｄｓ）−ゲート電圧（Ｖｇｓ）カーブを示す。このとき、ドレイン電圧Ｖｄｓは３Ｖ、チャネル長（Ｌ）は２０μｍ、チャネル幅（Ｗ）は２０μｍとし、基板面内の１５箇所を測定した。
得られたＩｄｓ−Ｖｇｓカーブより、サンプル１の酸化物半導体膜を用いた場合の平均のしきい値電圧は０．４１Ｖ、サンプル２の酸化物半導体膜を用いた場合の平均のしきい値電圧は０．８２Ｖ、サンプル３の酸化物半導体膜を用いた場合の平均のしきい値電圧は１．５４Ｖとなることがわかった。なお、サンプル４の酸化物半導体膜を用いた場合は、当該測定範囲においてトランジスタ特性が得られなかった。以上の結果から、ｎ型酸化物半導体膜中にｐ型酸化物半導体材料であるＮｉＯを含ませることによって、トランジスタのしきい値電圧を制御できることがわかった。また、Ｎｉが８．８原子％以上含まれると、トランジスタ特性が得られなかった。
次に、トランジスタに用いた酸化物半導体膜の単膜での物性を評価した。
図１５はガラス上に形成したサンプル１およびサンプル４に該当する酸化物半導体膜のＭ／ｚ＝１８のＴＤＳスペクトルである。図１５（Ａ）にサンプル１のＴＤＳスペクトルを、図１５（Ｂ）にサンプル４のＴＤＳスペクトルを示す。サンプル１は７０℃〜１００℃の範囲のピーク１と、３４０℃〜３８０℃の範囲のピーク２と、を有した。一方、サンプル４は、ピーク１は同様の温度範囲に見られたが、ピーク２は測定範囲外である３８０℃以上の温度範囲に存在すると推測された。即ち、サンプル１と比較して、サンプル４は、同じ加熱処理であればＭ／ｚ＝１８に該当するＨ２Ｏ等の脱離が起こりにくいといえる。この現象は、サンプル４に含まれるｐ型酸化物半導体材料であるＮｉＯに起因する。
図１６乃至図１９は、ガラス基板上に形成したサンプル１乃至サンプル４に該当する酸化物半導体膜の透過率および反射率である。透過率および反射率の測定は、株式会社日立ハイテクノロジーズ製Ｕ−４０００形日立分光光度計を用いた。図１６（Ａ）および図１６（Ｂ）はサンプル１の透過率および反射率である。図１７（Ａ）および図１７（Ｂ）はサンプル２の透過率および反射率である。図１８（Ａ）および図１８（Ｂ）はサンプル３の透過率および反射率である。図１９（Ａ）および図１９（Ｂ）はサンプル４の透過率および反射率である。いずれも可視光領域で高い透過率を有し、透明であることがわかった。
また、ＮｉＯの割合が増すと、徐々に短波長領域（４００ｎｍ付近）の透過率が低下することがわかった。
図２０および図２１は、ガラス基板上に形成したサンプル１乃至サンプル４に該当する酸化物半導体膜のＸＲＤスペクトルである。ＸＲＤスペクトルの測定は、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用いた。図２０（Ａ）乃至図２１（Ｂ）は、それぞれサンプル１乃至サンプル４のＸＲＤスペクトルを示す。図中の実線３００１は成膜後に加熱処理等を行っていないもの（ａｓ−ｄｅｐｏ）、実線３００２は成膜後窒素雰囲気にて２５０℃で加熱処理したもの、実線３００３は成膜後窒素雰囲気にて３５０℃で加熱処理したもの、実線３００４は成膜後窒素雰囲気にて４５０℃で加熱処理したものを示す。図２０および図２１から、いずれのサンプルも、上述した加熱処理による結晶化は見られず、全て非晶質であることがわかった。
表２および表３はガラス基板上に形成したサンプル１乃至サンプル４に該当する酸化物半導体膜のＨａｌｌ効果測定によって得られたキャリア密度およびＨａｌｌ移動度である。Ｈａｌｌ効果測定は、株式会社東陽テクニカ製ＲｅｓｉＴｅｓｔ８３００シリーズを用いた。ここでは、サンプル１乃至サンプル４を成膜後窒素雰囲気にて２５０℃、３５０℃または４５０℃で加熱処理を行ったものも評価した。ただし、Ｈａｌｌ効果測定装置の都合上、導電率が低すぎるサンプルは評価できていない（表中では「−」で示す。）。
Figure 0006110593
Figure 0006110593
表２において、ｐ型酸化物半導体材料であるＮｉＯの割合が増加するに伴い、酸化物半導体膜のキャリア（電子）密度が低減していく傾向が見られた。また、成膜後の加熱処理の温度が高いほど、酸化物半導体膜のキャリア密度が増加していく傾向が見られた。
表３より、酸化物半導体膜のＨａｌｌ移動度は０．９から２．５ｃｍ２／Ｖｓの範囲であった。
１００ 基板
１０４ ゲート電極
１０６ 酸化物半導体膜
１１２ ゲート絶縁膜
１１６ 一対の電極
１１８ 層間絶縁膜
２００ 画素
２０６ 酸化物半導体膜
２１０ 液晶素子
２１６ 一対の電極
２１８ 層間絶縁膜
２２０ キャパシタ
２３０ トランジスタ
３０２ 下地絶縁膜
３０４ ゲート電極
３０６ 酸化物半導体膜
３１２ ゲート絶縁膜
３１６ 一対の電極
４０４ ゲート電極
４０６ 酸化物半導体膜
４１２ ゲート絶縁膜
４１６ 一対の電極
５０４ ゲート電極
５０６ 酸化物半導体膜
５１２ ゲート絶縁膜
５１６ 一対の電極
５１８ 層間絶縁膜
５２１ 領域
５２６ 領域
６０４ ゲート電極
６０６ 酸化物半導体膜
６１２ ゲート絶縁膜
６１６ 一対の電極
６１８ 層間絶縁膜
６２１ 領域
６２６ 領域
１１４１ スイッチング素子
１１４２ 記憶素子
１１４３ 記憶素子群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
３００１ 実線
３００２ 実線
３００３ 実線
３００４ 実線
９３００ 筐体
９３０１ ボタン
９３０２ マイクロフォン
９３０３ 表示部
９３０４ スピーカ
９３０５ カメラ
９３１０ 筐体
９３１１ 表示部
９３２０ 筐体
９３２１ ボタン
９３２２ マイクロフォン
９３２３ 表示部

Claims (6)

  1. ゲート電極と、
    ゲート絶縁膜と、
    一対の電極と、
    前記ゲート絶縁膜を介して、前記ゲート電極と少なくとも一部が重畳し、かつ前記一対の電極と少なくとも一部が接するｐ型酸化物半導体材料を含むｎ型酸化物半導体膜と、を有し、
    前記ｐ型酸化物半導体材料は、Ｎｉ、Ｌａ、Ｓｒ、ＮｄまたはＮａの少なくともいずれかを含み、
    前記ゲート電極は、第１の膜と第２の膜とを有し、
    前記第１の膜は、前記ゲート絶縁膜と前記第２の膜との間に設けられ、
    前記第１の膜は、１×１０ ２０ ｃｍ −３ 以上７原子％以下の窒素を含み、且つＩｎ、ＧａおよびＺｎを含む酸化物膜であり、
    前記第２の膜は、シート抵抗が１０Ω／ｓｑ以下の膜であることを特徴とする半導体装置。
  2. ゲート電極と、
    ゲート絶縁膜と、
    一対の電極と、
    前記ゲート絶縁膜を介して、前記ゲート電極と少なくとも一部が重畳し、かつ前記一対の電極と少なくとも一部が接するｐ型酸化物半導体材料を含むｎ型酸化物半導体膜と、を有し、
    前記ｐ型酸化物半導体材料は、Ｎｉ−Ｏ系材料、Ｌａ−Ｎｉ−Ｏ系材料、Ｎｄ−Ｎｉ−Ｏ系材料、Ｓｒ−Ｃｕ−Ｏ系材料またはＬａ−Ｃｕ−Ｏ系材料の少なくともいずれかを含み、
    前記ゲート電極は、第１の膜と第２の膜とを有し、
    前記第１の膜は、前記ゲート絶縁膜と前記第２の膜との間に設けられ、
    前記第１の膜は、１×１０ ２０ ｃｍ −３ 以上７原子％以下の窒素を含み、且つＩｎ、ＧａおよびＺｎを含む酸化物膜であり、
    前記第２の膜は、シート抵抗が１０Ω／ｓｑ以下の膜であることを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記ｎ型酸化物半導体膜に対し、前記ｐ型酸化物半導体材料が０．００１以上０．１５以下の原子数比で含まれることを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記ｎ型酸化物半導体膜に対し、酸化シリコンおよび酸化ゲルマニウムの少なくともいずれかが０．０１以上０．２以下の原子数比で含まれることを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記ｎ型酸化物半導体膜は、Ｉｎ、Ｇａ、ＺｎおよびＳｎから選ばれた二種以上を含むことを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一において、
    前記ｎ型酸化物半導体膜が非晶質であることを特徴とする半導体装置。
JP2012013833A 2011-01-27 2012-01-26 半導体装置 Expired - Fee Related JP6110593B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012013833A JP6110593B2 (ja) 2011-01-27 2012-01-26 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011014652 2011-01-27
JP2011014652 2011-01-27
JP2012013833A JP6110593B2 (ja) 2011-01-27 2012-01-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2012169612A JP2012169612A (ja) 2012-09-06
JP6110593B2 true JP6110593B2 (ja) 2017-04-05

Family

ID=46576601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012013833A Expired - Fee Related JP6110593B2 (ja) 2011-01-27 2012-01-26 半導体装置

Country Status (5)

Country Link
US (2) US8890150B2 (ja)
JP (1) JP6110593B2 (ja)
KR (2) KR20130140824A (ja)
TW (1) TWI553860B (ja)
WO (1) WO2012102181A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786793B2 (en) * 2012-03-29 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer including regions with different concentrations of resistance-reducing elements
WO2014104267A1 (en) * 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
KR101596569B1 (ko) * 2014-03-17 2016-02-23 경희대학교 산학협력단 갈륨을 포함하는 p형 비정질 산화물 반도체, 및 이의 제조방법
WO2015142038A1 (ko) 2014-03-17 2015-09-24 경희대학교 산학협력단 갈륨을 포함하는 p형 비정질 산화물 반도체, 이의 제조방법, 이를 포함하는 태양전지 및 이의 제조 방법
US9985139B2 (en) 2014-11-12 2018-05-29 Qualcomm Incorporated Hydrogenated p-channel metal oxide semiconductor thin film transistors
US9685542B2 (en) 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films
US9647135B2 (en) * 2015-01-22 2017-05-09 Snaptrack, Inc. Tin based p-type oxide semiconductor and thin film transistor applications
JP2016219483A (ja) * 2015-05-15 2016-12-22 株式会社半導体エネルギー研究所 半導体装置
JP7037145B2 (ja) * 2017-03-02 2022-03-16 大阪ガスケミカル株式会社 フルオレン化合物を含有する発光体
CN107919400B (zh) * 2017-10-09 2020-10-02 上海集成电路研发中心有限公司 一种InSe晶体管及其制备方法
US10756116B2 (en) 2018-03-20 2020-08-25 Sharp Kabushiki Kaisha Active matrix substrate having thin film transistors that each include copper gate electrode and oxide semiconductor layer
JP6706653B2 (ja) * 2018-03-20 2020-06-10 シャープ株式会社 アクティブマトリクス基板

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US5614727A (en) 1995-06-06 1997-03-25 International Business Machines Corporation Thin film diode having large current capability with low turn-on voltages for integrated devices
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP5220409B2 (ja) * 2004-07-23 2013-06-26 三星電子株式会社 トップエミット型窒化物系発光素子の製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5105044B2 (ja) * 2006-05-09 2012-12-19 株式会社ブリヂストン 酸化物トランジスタ及びその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5466939B2 (ja) 2007-03-23 2014-04-09 出光興産株式会社 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5718052B2 (ja) * 2007-08-02 2015-05-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 薄膜半導体材料を用いる薄膜トランジスタ
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101513601B1 (ko) * 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
WO2010024034A1 (ja) * 2008-08-27 2010-03-04 出光興産株式会社 スパッタリングターゲット及びそれからなる酸化物半導体薄膜
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101259727B1 (ko) * 2008-10-24 2013-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI535037B (zh) 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP2010123836A (ja) * 2008-11-21 2010-06-03 Idemitsu Kosan Co Ltd Ｉｎ−Ｓｎ−Ｌｎ系半導体膜を有する薄膜トランジスタ
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2010219214A (ja) * 2009-03-16 2010-09-30 Idemitsu Kosan Co Ltd 半導体薄膜の製造方法、及び該半導体薄膜を備える薄膜トランジスタ
JP2010267881A (ja) * 2009-05-15 2010-11-25 Panasonic Corp 電界効果トランジスタ及びその製造方法
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
TW201244098A (en) 2012-11-01
KR20190007525A (ko) 2019-01-22
KR20130140824A (ko) 2013-12-24
JP2012169612A (ja) 2012-09-06
US20120193628A1 (en) 2012-08-02
TWI553860B (zh) 2016-10-11
US20150060853A1 (en) 2015-03-05
US8890150B2 (en) 2014-11-18
WO2012102181A1 (en) 2012-08-02
US9082864B2 (en) 2015-07-14

Similar Documents

Publication Publication Date Title
JP6110593B2 (ja) 半導体装置
JP5982142B2 (ja) 半導体装置
JP5923342B2 (ja) 半導体装置
JP5912709B2 (ja) 半導体装置
JP6310042B2 (ja) 液晶表示装置
JP6149141B2 (ja) 半導体装置
JP5833423B2 (ja) 半導体装置
JP5986392B2 (ja) 半導体装置
JP5964090B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170310

R150 Certificate of patent or registration of utility model

Ref document number: 6110593

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees