JP6087409B2 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP6087409B2
JP6087409B2 JP2015189382A JP2015189382A JP6087409B2 JP 6087409 B2 JP6087409 B2 JP 6087409B2 JP 2015189382 A JP2015189382 A JP 2015189382A JP 2015189382 A JP2015189382 A JP 2015189382A JP 6087409 B2 JP6087409 B2 JP 6087409B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
semiconductor layer
emitting cell
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015189382A
Other languages
English (en)
Other versions
JP2016021591A (ja
Inventor
源 哲 徐
源 哲 徐
▲炎▼ ▲欣▼ 李
▲炎▼ ▲欣▼ 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2016021591A publication Critical patent/JP2016021591A/ja
Application granted granted Critical
Publication of JP6087409B2 publication Critical patent/JP6087409B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Description

本発明は、発光素子及びその製造方法に関し、より詳細には、基板分離工程を適用した発光素子及びその製造方法に関する。
発光ダイオードは、ｎ型半導体とｐ型半導体が互いに接合された構造を有する半導体素子であって、電子と正孔の再結合によって光を放出する。このような発光ダイオードは、表示素子及びバックライトに広く用いられている。また、発光ダイオードは、既存の電球又は蛍光灯に比べて消耗電力が小さく、寿命が長いので、白熱電球及び蛍光灯に取って代わり、一般の照明用途としてその使用領域を広げている。
最近、発光ダイオードを交流電源に直接接続し、連続的に光を放出する交流用発光ダイオードが製品化されている。高電圧交流電源に直接接続して使用できる発光ダイオードは、例えば、特許文献１において「複数の発光素子を有する発光装置」（ＬＩＧＨＴ―ＥＭＩＴＴＩＮＧ ＤＥＶＩＣＥ ＨＡＶＩＮＧ ＬＩＧＨＴ―ＥＭＩＴＴＩＮＧ ＥＬＥＭＥＮＴＳ）という名称で酒井ら（ＳＡＫＡＩ ｅｔ．ａｌ．）によって開示されている。
前記特許文献１によれば、各ＬＥＤがサファイア基板などの絶縁性基板上に２次元的に接続された直列ＬＥＤアレイが形成される。各ＬＥＤアレイが直列に接続されることによって、高電圧で駆動可能な発光素子が提供され得る。また、このような各ＬＥＤアレイが前記サファイア基板上で逆並列に接続され、交流電源によって駆動可能な単一チップ発光素子が提供される。
交流用発光ダイオード（ＡＣ―ＬＥＤ）は、成長基板として使用された基板、例えば、サファイア基板上に各発光セルを形成するので、各発光セルの構造に制限が伴い、光抽出効率を向上させるのに限界がある。このような問題を解決するために、基板分離工程を適用してＡＣ―ＬＥＤを製造する方法が、「熱伝導性基板を有する発光ダイオード及びそれを製造する方法」という名称で特許文献２に開示されている。
図１から図４は、従来技術に係る発光素子製造方法を説明するための断面図である。
図１を参照すると、犠牲基板２１上にバッファ層２３、ｎ型半導体層２５、活性層２７及びｐ型半導体層２９を含む各半導体層が形成され、前記各半導体層上に第１の金属層３１が形成され、前記犠牲基板２１と別個の基板５１上に第２の金属層５３が形成される。第１の金属層３１は反射金属層を含むことができる。前記第２の金属層５３が前記第１の金属層３１と接合され、前記基板５１が各半導体層の上部にボンディングされる。
図２を参照すると、前記基板５１がボンディングされた後、レーザリフトオフ工程を使用して犠牲基板２１が分離される。また、前記犠牲基板２１が分離された後、残存するバッファ層２３が除去され、ｎ型半導体層２５の表面が露出される。
図３を参照すると、写真及びエッチング技術を使用して前記各半導体層２５、２７、２９及び前記各金属層３１、５３がパターニングされ、互いに離隔した各金属パターン４０及び前記各金属パターンの一部領域上に位置する各発光セル３０が形成される。各発光セル３０は、パターニングされたｐ型半導体層２９ａ、活性層２７ａ及びｎ型半導体層２５ａを含む。
図４を参照すると、前記各発光セル３０の上部面とそれに隣接した各金属パターン４０を電気的に接続する各金属配線５７が形成される。前記各金属配線５７は、前記各発光セル３０を接続し、各発光セルの直列アレイを形成する。前記各金属配線５７を接続するために、ｎ型半導体層２５ａ上に電極パッド５５が形成されてもよく、各金属パターン４０上に電極パッドが形成されてもよい。このような各アレイは、二つ以上形成されてもよく、これら各アレイが逆並列に接続され、交流電源下で駆動可能な発光ダイオードが提供される。
この従来技術によれば、基板５１を多様に選択することができ、発光素子の熱放出性能を改善することができる。また、ｎ型半導体層２５ａの表面を処理し、光抽出効率を向上させることができる。また、第１の金属層３１ａが反射金属層を含み、発光セル３０から基板５１側に進行する光を反射させるので、発光効率をより改善することができる。
しかし、この従来技術においては、前記各半導体層２５、２７、２９及び各金属層３１、５３をパターニングする間、金属物質のエッチング副産物が発光セル３０の側壁にくっ付き、ｎ型半導体層２５ａとｐ型半導体層２９ａとの間に電気的短絡を誘発するおそれがある。また、前記各半導体層２５、２７、２９をエッチングする間に露出される第１の金属層３１ａの表面は、プラズマによって損傷されやすい。第１の金属層３１ａがＡｇ又はＡｌなどの反射金属層を含む場合、このようなエッチング損傷がさらに悪化する。プラズマによる金属層３１ａの表面の損傷は、その上に形成される各配線５７又は各電極パッドの接着力を低下させ、素子不良をもたらす。
また、従来技術によれば、第１の金属層３１が反射金属層を含むことができ、その結果、各発光セル３０から基板側に進行する光を再び反射させる。しかし、各発光セル３０間の空間では、反射金属層のエッチング損傷又は酸化のため光の反射を期待しにくい。さらに、各金属パターン４０間の領域に基板５１が露出されるので、光が基板５１によって吸収されて損失するおそれがある。
また、各配線５７がｎ型半導体層２５ａの上部面、すなわち、光放出面上に接続されるので、活性層２５ａで発生した光が光放出面上の各配線５７及び／又は各電極パッド５５に吸収され、光損失が発生するおそれがある。
国際公開第２００４／０２３５６８号 韓国登録特許第１０―０５９９０１２号公報
本発明が解決しようとする課題は、金属エッチング副産物による発光セル内の電気的短絡を防止できる高電圧駆動用発光素子及びその製造方法を提供することにある。
本発明が解決しようとする他の課題は、各発光セル間の空間で基板側に進行する光の損失を減少させることができる発光素子及びその製造方法を提供することにある。
本発明が解決しようとする更に他の課題は、光放出面から放出された光の損失を減少させ、発光効率を改善できる発光素子及びその製造方法を提供することにある。
本発明が解決しようとする更に他の課題は、発光セル内での電流の分散を促進できる高電圧駆動用発光素子及びその製造方法を提供することにある。
本発明の一実施形態に係る発光素子は、基板と、それぞれ第１の導電型の上部半導体層、活性層及び第２の導電型の下部半導体層を含むとともに、前記第２の導電型の下部半導体層及び活性層を貫通して前記第１の導電型の上部半導体層を露出させるホールを含む第１の発光セル及び第２の発光セルと、前記第１及び第２の発光セルと前記基板との間に位置し、前記第１の発光セル及び第２の発光セルを互いに電気的に接続するコネクタと、を含む。また、前記各ホールは、それぞれ前記第１及び第２の発光セルの中央領域に位置し、前記コネクタは、前記第１の発光セルの前記第２の導電型の下部半導体層と、前記第２の発光セルの前記ホール内に露出された前記第１の導電型の上部半導体層とを電気的に接続する。
前記コネクタが基板と各発光セルとの間に位置するので、各発光セルの光放出面から放出された光がコネクタによって損失するのを防止することができる。また、ホールが各発光セルの中央領域に位置するので、前記コネクタが中央領域の第１の導電型の上部半導体層に接続され、発光セルの広い領域にわたって電流を分散させることができる。
さらに、前記第１及び第２の発光セルは、前記第１の導電型の上部半導体層を露出させるホールをそれぞれ一つずつ有することができるが、これに限定されず、複数のホールを有することもできる。
前記発光素子は、前記各発光セルを分離する分離溝と、前記分離溝と前記コネクタとの間に介在した絶縁層と、をさらに含むことができる。前記分離溝を形成するために各半導体層をエッチングする間、前記絶縁層によって前記コネクタが露出されるのを防止することができ、その結果、コネクタがエッチングによって損傷されるのを防止することができる。
さらに、前記絶縁層は分布ブラッグ反射器（ＤＢＲ、ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ ｒｅｆｌｅｃｔｏｒ）を含むことができる。したがって、前記各発光セル間の領域で基板側に進行する光を反射させることができ、光効率をより向上させることができる。
また、前記分離溝は、前記第１の導電型の上部半導体層、活性層及び第２の導電型の下部半導体層を貫通することができる。すなわち、前記分離溝は、前記第１の導電型の上部半導体層、活性層及び第２の導電型の下部半導体層を含む各半導体層をエッチングして形成され、その結果、各発光セルの形成工程が単純化される。
一方、前記発光素子は、前記各ホールの側壁を覆う絶縁層をさらに含むことができる。前記絶縁層は、コネクタによって第１の導電型の上部半導体層と第２の導電型の下部半導体層が短絡されるのを防止する。さらに、この絶縁層は分布ブラッグ反射器を含むことができる。これによって、発光セル内で生成された光がホール内のコネクタに吸収されて損失されるのを防止することができる。
いくつかの実施形態において、前記発光素子は、前記各発光セルの第２の導電型の下部半導体層に接触するオーミックコンタクト層をさらに含むことができる。このとき、前記コネクタは、前記第１の発光セルの前記オーミックコンタクト層に接続するとともに、前記第２の発光セルの前記オーミックコンタクト層から絶縁される。例えば、前記第２の発光セルのオーミックコンタクト層と前記コネクタとの間に絶縁層が介在してもよく、この絶縁層によって前記コネクタがオーミックコンタクト層から絶縁されてもよい。
また、分布ブラッグ反射器が前記オーミックコンタクト層と前記第２の導電型の下部半導体層との間に介在してもよい。このとき、前記分布ブラッグ反射器は各スルーホール（貫通ホール）を有してもよく、前記オーミックコンタクト層は、前記各スルーホールを介して前記第２の導電型の下部半導体層に接続されてもよい。
一方、前記コネクタと前記基板との間に分離絶縁層が介在してもよい。前記分離絶縁層は、ボンディング金属と前記コネクタを分離させ、電気的短絡を防止する。
本発明の他の実施形態に係る発光素子は、基板と、第１の導電型の上部半導体層、活性層及び第２の導電型の下部半導体層を含むとともに、前記第２の導電型の下部半導体層及び活性層を貫通して前記第１の導電型の上部半導体層を露出させるホールを含む第１の発光セルと、前記ホールを介して前記第１の導電型の上部半導体層に電気的に接続された第１のコネクタと、前記第２の導電型の下部半導体層に電気的に接続された第２のコネクタと、を含む。前記ホールは前記発光セルの中央領域に位置し、前記第１のコネクタは、前記第２の導電型の下部半導体層から電気的に絶縁される。このような構成によって、前記第１のコネクタと第２のコネクタを各発光セルと基板との間に配置することとなり、光損失を防止するとともに、前記第２のコネクタが発光セルの中央領域に接続することによって、発光セル内の電流の分散を促進することができる。
前記第１の発光セルは、前記第１の導電型の上部半導体層を露出させる複数のホールを含むことができる。
一方、絶縁層が前記ホールの側壁に形成され得る。前記絶縁層は、第２のコネクタによって第１の導電型の上部半導体層と第２の導電型の下部半導体層が短絡されるのを防止する。さらに、前記絶縁層は分布ブラッグ反射器を含むことができ、その結果、第１の発光セル内で生成された光が第２のコネクタによって損失されるのを防止することができる。
また、オーミックコンタクト層が前記第２の導電型の下部半導体層に接触することができる。また、前記第２のコネクタは前記オーミックコンタクト層に接続され得る。さらに、前記オーミックコンタクト層は反射金属層を含むことができ、その結果、第１の発光セル内で生成されて前記基板側に進行する光を上側に反射させることができる。
さらに、前記第１のコネクタと前記オーミックコンタクト層との間に絶縁層が介在することができる。この絶縁層によって、前記オーミックコンタクト層と前記第１のコネクタが絶縁され得る。また、前記絶縁層は分布ブラッグ反射器を含むことができる。
一方、前記発光素子は、第１の導電型の上部半導体層、活性層及び第２の導電型の下部半導体層を含む第２の発光セルをさらに含むことができ、前記第２のコネクタは、前記第２の発光セルの第１の導電型の上部半導体層に電気的に接続され得る。
例えば、前記第２の発光セルは、前記第２の導電型の下部半導体層及び前記活性層を貫通して前記第１の導電型の上部半導体層を露出させるホールを含むことができ、前記第２のコネクタは、前記ホールを介して前記第２の発光セルの前記第１の導電型の上部半導体層に電気的に接続され得る。
一方、前記第１及び第２の発光セルは、分離溝によって互いに分離され得、前記分離溝と前記第２のコネクタとの間に絶縁層が介在することができる。さらに、この絶縁層は分布ブラッグ反射器を含むことができる。
本発明によれば、金属エッチング副産物が発生するのを防止することができ、これにより発光セル内の電気的短絡を防止できる高電圧駆動用発光素子を提供される。また、分布ブラッグ反射器を含む絶縁層を採択することによって、基板側に向かう光を反射させることができ、発光効率が改善される。また、各発光セルを接続する各コネクタを発光素子の内部に埋め込むことによって、光放出面から放出される光が各コネクタによって損失されるのを防止することができる。さらに、各発光セルの各中央領域にホールを形成し、前記ホールを介してコネクタを第１の導電型の上部半導体層に接続することによって、各発光セル内での電流の分散を促進できる高電圧駆動用発光素子を提供することができる。
従来技術に係る交流用発光素子製造方法を説明するための断面図である。 従来技術に係る交流用発光素子製造方法を説明するための断面図である。 従来技術に係る交流用発光素子製造方法を説明するための断面図である。 従来技術に係る交流用発光素子製造方法を説明するための断面図である。 本発明の一実施形態に係る発光素子を説明するための概略的な平面図である。 本発明の一実施形態に係る発光素子を説明するための図５のＡ―Ａ線断面図である。 本発明の一実施形態に係る発光素子製造方法を説明するための断面図である。 本発明の一実施形態に係る発光素子製造方法を説明するための断面図である。 本発明の一実施形態に係る発光素子製造方法を説明するための断面図である。 本発明の一実施形態に係る発光素子製造方法を説明するための断面図である。 本発明の一実施形態に係る発光素子製造方法を説明するための断面図である。 本発明の一実施形態に係る発光素子製造方法を説明するための断面図である。 本発明の他の実施形態に係る発光素子を説明するための断面図である。
以下、添付の各図面を参照して本発明の各実施形態を詳細に説明する。次に紹介する各実施形態は、当業者に本発明の思想を十分に伝達するための例として提供されるものである。したがって、本発明は、以下で説明する各実施形態に限定されず、他の形態で具体化されることも可能である。そして、各図面において、構成要素の幅、長さ、厚さなどは、便宜のために誇張して表現している場合がある。明細書全般にわたって同一の参照符号は、同一の構成要素を示す。
図５は、本発明の一実施形態に係る発光素子を説明するための概略的な平面図で、図６は、図５のＡ―Ａ線断面図である。図５において、発光素子の内部に埋め込んだ各構成要素を点線で示した。
図５及び図６を参照すれば、前記発光素子は、基板１５１、第１及び第２の発光セルＳ１、Ｓ２、分離溝１６１及び各コネクタ１３５を含む。また、前記発光素子は、各ホール１３０ａ、オーミックコンタクト層１３１、絶縁層１３３、分離絶縁層１３７、接着層１３９及びボンディング金属１４１を含むことができ、さらに、保護絶縁層を含むことができる。
前記基板１５１は、各化合物半導体層を成長させるための成長基板と区分され、既に成長させた各化合物半導体層に付着する基板である。前記基板１５１は、サファイア基板であってもよいが、これに限定されず、他の種類の絶縁性又は導電性の基板であってもよい。特に、各半導体層の成長基板としてサファイア基板を使用する場合、前記基板１５１は、成長基板と同一の熱膨張係数を有するサファイア基板であることが望ましい。
前記各発光セルＳ１、Ｓ２は、各分離溝１６１によって分離される。前記各発光セルＳ１、Ｓ２は、それぞれ第１の導電型の上部半導体層１２５、活性層１２７及び第２の導電型の下部半導体層１２９を含む半導体スタック１３０を含む。前記活性層１２７は、前記上部及び下部半導体層１２５、１２９の間に介在する。一方、前記各発光セルＳ１、Ｓ２は、第２の導電型の下部半導体層１２９及び活性層１２７を貫通して第１の導電型の上部半導体層１２５を露出させる各ホール１３０ａを有する。前記各ホール１３０ａは、それぞれ前記各発光セルＳ１、Ｓ２の中央領域に位置する。前記各発光セルＳ１、Ｓ２は、それぞれ前記ホール１３０ａを一つずつ有してもよいが、これに限定されず、複数のホール１３０ａを有してもよい。
前記活性層１２７、前記上部及び下部半導体層１２５、１２９は、III−Ｎ系列の化合物半導体、例えば、（Ａｌ、Ｇａ、Ｉｎ）Ｎ半導体で形成され得る。前記上部及び下部半導体層１２５、１２９は、それぞれ単一層であってもよく、多重層であってもよい。例えば、前記上部及び／又は下部半導体層１２５、１２９は、接触層及びクラッド層を含むことができ、さらに、超格子層を含むことができる。また、前記活性層１２７は、単一量子井戸構造であってもよく、多重量子井戸構造であってもよい。望ましくは、前記第１の導電型はｎ型で、前記第２の導電型はｐ型である。抵抗が相対的に小さいｎ型半導体層で各上部半導体層１２５を形成することができ、各上部半導体層１２５を相対的に厚く形成することができる。したがって、前記上部半導体層１２５の上部面に粗面（Ｒ）を容易に形成し、粗面（Ｒ）は活性層１２７で発生した光の抽出効率を向上させる。
一方、前記分離溝１６１は、第１の導電型の上部半導体層１２５、活性層１２７及び第２の導電型の下部半導体層１２９を貫通して形成され、その結果、前記分離溝１６１の内壁は半導体スタック１３０で形成される。分離溝１６１はいずれも同一の深さで形成されてもよく、これにより前記分離溝１６１を形成するためのエッチング工程の安定化を図ることができる。
一方、前記各コネクタ１３５は、発光セルＳ１、Ｓ２と基板１５１との間に位置し、各発光セルＳ１、Ｓ２を電気的に接続する。一つの発光セルＳ１又はＳ２に二つのコネクタが接続され、二つのコネクタ１３５は、発光セルＳ１又はＳ２の第１の導電型の上部半導体層１２５と第２の導電型の下部半導体層１２９にそれぞれ電気的に接続される。また、各コネクタ１３５は、隣接した各発光セルを電気的に接続する。例えば、前記コネクタ１３５は、第１の発光セルＳ１の第２の導電型の下部半導体層１２９と、第２の発光セルＳ２の第１の導電型の上部半導体層１２５とを電気的に接続する。このとき、前記コネクタ１３５は、第２の発光セルのホール１３０ａに露出された第１の導電型の上部半導体層１２５に電気的に接続され得る。
このように、複数の発光セルが各コネクタ１３５によって互いに直列に接続され、各発光セルの直列アレイが提供され得るので、高電圧下で駆動可能な発光素子が提供され得る。また、複数の直列アレイが提供され得、これら各直列アレイが互いに逆並列に接続されることによって、交流電源下で駆動可能な交流用発光素子が提供され得る。
一方、前記第２の導電型の下部半導体層１２９にオーミックコンタクト層１３１が接触することができる。オーミックコンタクト層１３１は、第２の導電型の下部半導体層１２９のほとんどの領域にわたって形成され、各発光セルＳ１、Ｓ２内での電流の分散を促進する。オーミックコンタクト層１３１は反射金属層を含んでもよく、これにより、各発光セルＳ１、Ｓ２で生成されて基板１５１側に進行する光を反射させることができる。このとき、前記第１の発光セルＳ１の第２の導電型の下部半導体層１２９に電気的に接続されるコネクタ１３５は、前記オーミックコンタクト層１３１に接続されてもよい。一方、前記コネクタ１３５は、第２の発光セルＳ２の第１の導電型の上部半導体層１２５に電気的に接続されるとともに、前記第２の導電型の下部半導体層１２９及び前記第２の発光セルＳ２のオーミックコンタクト層１３１から電気的に絶縁される。
一方、絶縁層１３３が分離溝１６１とコネクタ１３５との間に介在し、コネクタ１３５が外部に露出されるのを防止する。したがって、前記分離溝１６１をエッチングによって形成する間、各コネクタ１３５がエッチングによって損傷されるのを防止することができる。
一方、前記各ホール１３０ａの側壁に絶縁層１３３が位置し、前記各コネクタ１３５によって上部半導体層１２５と下部半導体層１２７が短絡されるのを防止する。また、オーミックコンタクト層１３１とコネクタ１３５を絶縁させるために、これらの間に絶縁層１３３が介在する。
本実施例において、各ホール１３０ａ内の絶縁層、エッチング防止用絶縁層及びオーミックコンタクト層１３１上の各絶縁層が単一の絶縁層１３３で形成され得、これら各絶縁層は分布ブラッグ反射器（ＤＢＲ、ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ ｒｅｆｌｅｃｔｏｒ）を含むことができる。他の各実施例において、前記各絶縁層は、互いに異なる工程によって形成されてもよい。
一方、前記各発光セルＳ１、Ｓ２と基板１５１との間にボンディング金属１４１が介在することができる。前記ボンディング金属１４１は、基板１５１を各発光セルＳ１、Ｓ２上にボンディングするための金属材料であって、Ａｕ／Ｓｎで形成され得る。また、分離絶縁層１３７が各発光セルＳ１、Ｓ２とボンディング金属１４１との間に介在し、前記各コネクタ１３５をボンディング金属１４１から電気的に絶縁させることができる。一方、前記分離絶縁層１３７の下側には、ボンディング金属１４１の接着力を向上させるためにＣｒ／Ａｕなどの接着層１３９が形成されてもよい。
一方、前記第１の導電型の上部半導体層１２５は粗面（Ｒ）を有することができる。また、保護絶縁層（図示せず）は、前記各発光セルＳ１、Ｓ２を覆い、各発光セルを保護することができる。また、前記保護絶縁層は、分離溝１６１を充填することができる。
図７〜図１２は、本発明の一実施例に係る発光素子製造方法を説明するための断面図である。
図７を参照すれば、犠牲基板１２１上に各化合物半導体層の半導体スタック１３０が形成される。犠牲基板１２１は、サファイア基板であってもよいが、これに限定されず、他の異種基板であってもよい。一方、各化合物半導体層は、第１の導電型の半導体層１２５及び第２の導電型の半導体層１２９と、これらの間に介在した活性層１２９とを含む。前記第１の導電型の半導体層１２５は犠牲基板１２１側に近く位置する。前記第１及び第２の導電型の半導体層１２５、１２９は、それぞれ単一層又は多重層で形成されてもよい。また、前記活性層１２７は、単一量子井戸構造又は多重量子井戸構造で形成されてもよい。
前記各化合物半導体層は、III−Ｎ系列の化合物半導体で形成され得、有機金属気相成長法（ＭＯＣＶＤ）又は分子線エピタキシー法（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ；ＭＢＥ）などの工程によって犠牲基板１２１上に成長されてもよい。
一方、各化合物半導体層を形成する前に、バッファ層（図示せず）が形成され得る。バッファ層は、犠牲基板１２１と各化合物半導体層の格子不整合を緩和するために採択され、窒化ガリウム又は窒化アルミニウムなどの窒化ガリウム系列の物質層であってもよい。
前記半導体スタック１３０をパターニングし、前記第１の導電型の半導体層１２５を露出させる各ホール１３０ａが形成される。前記各ホール１３０ａは、発光セル領域の中央領域に形成され、各コネクタを第１の導電型の半導体層１２５に接続するために形成される。一方、前記各ホール１３０ａの内壁には、活性層１２７及び第２の導電型の半導体層１２９の各側面が露出される。
前記各ホール１３０ａを形成するために、前記各化合物半導体層は写真及びエッチング工程を使用してパターニングされ得、このような工程は一般的にメサエッチング工程と類似している。しかし、メサエッチング工程では、一般的に各発光セルの第２の導電型の半導体層１２９を互いに孤立させるようにメッシュ形状で形成するが、本発明において、前記各ホール１３０ａは互いに分離される。これによって、各ホール１３０ａの面積を減少させることができるため、今後、分離絶縁層及びボンディング金属を平坦化させるのに有利であり、その結果、基板１５１を安定的に付着させることができる。
図８を参照すれば、第２の導電型の半導体層１２９上にオーミックコンタクト層１３１が形成されてもよい。前記オーミックコンタクト層１３１は、第２の導電型の半導体層１２９にオーミック接触する。オーミックコンタクト層１３１は、各発光セル領域上に形成され、前記各ホール１３０ａを露出させる各開口部を有する。前記オーミックコンタクト層１３１は反射金属層を含むことができ、さらに、前記反射金属層を保護するための障壁層を含むことができる。
一方、前記各ホール１３０ａの側壁を覆い、前記オーミックコンタクト層１３１の一部を覆う絶縁層１３３が形成される。また、前記絶縁層１３３は、各発光セル領域間の領域に位置する第２の導電型の半導体層１２９を覆う。各ホール１３０ａの側壁を覆う絶縁層、オーミックコンタクト層１３１を覆う絶縁層及び各発光セル領域間に位置する絶縁層は、いずれも同一の工程によって同一の材質で形成され得るが、これに限定されず、それぞれ互いに異なる工程によって形成されてもよい。
前記絶縁層１３３は、例えば、ＳｉＯ2、ＳｉＮ、ＭｇＯ、ＴａＯ、ＴｉＯ2、又はポリマーで形成されてもよく、分布ブラッグ反射器（ＤＢＲ）を含んでもよい。
図９を参照すれば、前記絶縁層１３３上に各コネクタ１３５が形成される。各コネクタ１３５は、それぞれホール１３０ａに露出された第１の導電型の半導体層１２５と、隣接する発光セル領域の第２の導電型半導体層１２９とを電気的に接続する。第２の導電型の半導体層１２９に電気的に接続されるコネクタ１３５は、オーミックコンタクト層１３１に接続されてもよい。一方、各一部領域で、前記コネクタ１３５は、オーミックコンタクト層１３１及び第２の導電型半導体層１２９から絶縁される必要があり、このために、前記コネクタ１３５と前記オーミックコンタクト層１３１との間に絶縁層１３３が介在する。
図１０を参照すれば、前記各コネクタ１３５が形成された犠牲基板１２１のほぼ全面上に分離絶縁層１３７が形成される。分離絶縁層１３７は、各コネクタ１３５及び絶縁層１３３を覆う。前記分離絶縁層１３７は、シリコン酸化膜又はシリコン窒化膜などで形成されてもよい。また、前記分離絶縁層１３７は、ＳｉＯ2／ＴｉＯ2を周期的に形成した分布ブラッグ反射器であってもよい。前記分離絶縁層１３７上に接着層１３９が形成されてもよく、前記接着層１３９上にボンディング金属１４１が形成され、基板１５１がボンディングされてもよい。前記ボンディング金属１４１は、例えば、ＡｕＳｎ（８０／２０ｗｔ％）で形成されてもよい。前記基板１５１は、特別に限定されるものではないが、犠牲基板１２１と同一の熱膨張係数を有する基板、例えば、サファイア基板であってもよい。
図１１を参照すれば、引き続いて、前記犠牲基板１２１が除去され、前記第１の導電型の半導体層１２５が露出される。犠牲基板１２１は、レーザリフトオフ（ＬＬＯ）技術又は他の機械的方法や化学的方法によって分離されてもよい。このとき、バッファ層も除去され、第１の導電型の半導体層１２５が露出される。
図１２を参照すれば、前記半導体スタック１３０を各発光セルＳ１、Ｓ２に分離する分離溝１６１が形成される。前記分離溝１６１は、絶縁層１３３が露出されるまで前記半導体スタック１３０をエッチングすることによって形成される。このとき、前記絶縁層１３３によって、前記各コネクタ１３５が露出されるのを防止することができる。前記分離溝１６１の側壁は半導体スタック１３０で構成され、分離溝内に第１の導電型の半導体層１２５、活性層１２７及び第２の導電型の半導体層１２９の各側面が露出される。一方、前記第１の導電型の半導体層１２５にＰＥＣ（光電化学）エッチングなどによって粗面（Ｒ）が形成されてもよい。
一方、前記第１の導電型の半導体層１２５上に保護絶縁層（図示せず）及び各電極パッド（図示せず）が形成され、前記各発光セルＳ１、Ｓ２を含む発光素子単位で基板１５１が分離され、単一チップの発光素子が完成する。
図１３は、本発明の他の実施例に係る発光素子を説明するための断面図である。
図１３を参照すれば、本実施例に係る発光素子は、図５及び図６を参照して説明した発光素子とほぼ類似しているが、オーミックコンタクト層１７１を形成する前に分布ブラッグ反射器１７０が形成されるという点で差を有する。
すなわち、オーミックコンタクト層１７１と第２の導電型の下部半導体層１２９との間に前記分布ブラッグ反射器１７０が介在する。また、前記分布ブラッグ反射器は、各ホール１３０ａ内の側壁を覆うことができ、分離溝１６１とコネクタ１７５との間に介在することができる。
一方、前記分布ブラッグ反射器１７０は、前記オーミックコンタクト層１７１と前記第２の導電型の下部半導体層１２９との間に各スルーホール（貫通ホール）１７０ａを有することができ、オーミックコンタクト層１７１は、各スルーホール１７０ａを介して前記第２の導電型の下部半導体層１２９に接続され得る。
前記オーミックコンタクト層１７１の各一部領域上に絶縁層１７３が形成され、オーミックコンタクト層１７１とコネクタ１７５を電気的に絶縁させる。
本実施例によれば、各ホール１３０ａ内の側壁、オーミックコンタクト層１７１と第２の導電型の下部半導体層１２９との間の領域及び分離溝１６１とコネクタ１７５との間に分布ブラッグ反射器１７０が形成されることによって、各発光セルＳ１、Ｓ２内で生成された光の反射率を高めることができ、その結果、発光効率を向上させることができる。
以上、本発明をいくつかの実施例を例に挙げて説明したが、本発明は、上述した各実施例に限定されず、本発明の技術的思想を逸脱しない範囲内で当業者によって多様に変形及び変更可能である。このような変形及び変更は、下記の特許請求の範囲で定義される本発明の範囲に含まれる。
１２５：第１の導電型の上部半導体層
１２７：活性層
１２９：第２の導電型の下部半導体層
１３０ａ：ホール
１３５：コネクタ
１５１：基板
Ｓ１：第１の発光セル
Ｓ２：第２の発光セル

Claims (14)

  1. 基板と、
    前記基板上に配置され、それぞれ第１の導電型の上部半導体層、第２の導電型の下部半導体層、前記第１の導電型の上部半導体層と前記第２の導電型の下部半導体層との間に活性層、及び前記第２の導電型の下部半導体層と前記活性層とを貫通して前記第１の導電型の上部半導体層を露出させるホールを有する第１の発光セル及び第２の発光セルを含む複数の発光セルと、
    前記第１及び第２の発光セルと基板との間に位置し、前記第１の発光セル及び第２の発光セルを互いに電気的に接続するコネクタと、
    前記第１の発光セルと前記第２の発光セルとを分離する分離溝と、
    前記分離溝と前記コネクタとの間に介在し、前記第１の発光セル及び前記第２の発光セルの各々の前記ホールの側壁から前記下部半導体層の下面までを連続して覆い、前記下部半導体層の下面を覆う領域において、スルーホールを有する分布ブラッグ反射器を含む第１絶縁層と、
    を含み、
    前記第１の発光セル及び前記第２の発光セルの各々の前記ホールの側壁に配置された前記第１絶縁層と、前記分布ブラッグ反射器が設けられた前記第１絶縁層と、は同一層であり、
    前記第１絶縁層は、前記ホールの側壁において前記活性層及び前記下部半導体層と接し、前記下部半導体層の下面において前記下部半導体層と接し、
    前記コネクタは、前記第１の発光セルの前記第２の導電型の下部半導体層と前記第２の発光セルの前記ホール内に露出された前記第１の導電型の上部半導体層とを電気的に接続し、
    前記コネクタは、前記第１の発光セルの前記第２の導電型の下部半導体層に、前記スルーホールを介して電気的に接続することを特徴とする発光素子。
  2. 前記第１の発光セル及び第２の発光セルは、複数のホールを含むことを特徴とする請求項１に記載の発光素子。
  3. 前記発光セルは、断面形状が傾斜した構造を有することを特徴とする請求項１に記載の発光素子。
  4. 前記第１及び第２の発光セルそれぞれの第１の導電型の上部半導体層の上部面は、粗面を含むことを特徴とする請求項１に記載の発光素子。
  5. 前記各発光セルの第２の導電型の下部半導体層に接触するオーミックコンタクト層をさらに含むことを特徴とする請求項１に記載の発光素子。
  6. 前記コネクタは、前記第１の発光セルの前記オーミックコンタクト層に接続するとともに、前記第２の発光セルの前記オーミックコンタクト層から絶縁されることを特徴とする請求項５に記載の発光素子。
  7. 前記コネクタと前記第２の発光セルの前記オーミックコンタクト層とを絶縁する第２絶縁層をさらに含むことを特徴とする請求項５に記載の発光素子。
  8. 前記第２絶縁層は、単一層であることを特徴とする請求項７に記載の発光素子。
  9. 前記複数の発光セルが各コネクタによって互いに直列に接続された直列アレイをさらに含むことを特徴とする請求項１に記載の発光素子。
  10. 前記複数の発光セルが接続によって互いに直列に接続された複数の直列アレイをさらに含み、
    前記複数の直列アレイが互いに逆並列に接続されていることを特徴とする請求項１に記載の発光素子。
  11. 前記基板は導電性基板であることを特徴とすることを請求項１に記載の発光素子。
  12. 前記基板と前記コネクタとの間に介在されたＡｕ／Ｓｎのボンディング金属をさらに含むことを特徴とする請求項１に記載の発光素子。
  13. 前記コネクタと前記ボンディング金属の間に介在された分離絶縁層をさらに含むことを特徴とする請求項１２に記載の発光素子。
  14. 前記コネクタと前記ボンディング金属の間に介在されたＣｒ／Ａｕの接着層をさらに含むことを特徴とする請求項１２に記載の発光素子。
JP2015189382A 2009-12-31 2015-09-28 発光素子 Active JP6087409B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090135309A KR101106151B1 (ko) 2009-12-31 2009-12-31 발광 소자 및 그것을 제조하는 방법
KR10-2009-0135309 2009-12-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013268681A Division JP2014078750A (ja) 2009-12-31 2013-12-26 発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016021591A JP2016021591A (ja) 2016-02-04
JP6087409B2 true JP6087409B2 (ja) 2017-03-01

Family

ID=43824163

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2010258828A Active JP5766429B2 (ja) 2009-12-31 2010-11-19 発光素子及びその製造方法
JP2013268681A Withdrawn JP2014078750A (ja) 2009-12-31 2013-12-26 発光素子及びその製造方法
JP2015189382A Active JP6087409B2 (ja) 2009-12-31 2015-09-28 発光素子

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2010258828A Active JP5766429B2 (ja) 2009-12-31 2010-11-19 発光素子及びその製造方法
JP2013268681A Withdrawn JP2014078750A (ja) 2009-12-31 2013-12-26 発光素子及びその製造方法

Country Status (6)

Country Link
US (3) US8258533B2 (ja)
EP (2) EP2341543B1 (ja)
JP (3) JP5766429B2 (ja)
KR (1) KR101106151B1 (ja)
CN (1) CN102117821B (ja)
TW (2) TWI445219B (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101692410B1 (ko) * 2010-07-26 2017-01-03 삼성전자 주식회사 발광소자 및 그 제조방법
TWI435477B (zh) * 2010-12-29 2014-04-21 Lextar Electronics Corp 高亮度發光二極體
CN103415935B (zh) * 2011-03-14 2016-09-14 皇家飞利浦有限公司 具有重新分布用于倒装芯片安装的垂直接触件的led
TW201240147A (en) * 2011-03-22 2012-10-01 Hon Hai Prec Ind Co Ltd Light-emitting semiconductor chip
TWI488331B (zh) * 2011-03-23 2015-06-11 Epistar Corp 發光二極體陣列
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US9728676B2 (en) * 2011-06-24 2017-08-08 Cree, Inc. High voltage monolithic LED chip
US10243121B2 (en) 2011-06-24 2019-03-26 Cree, Inc. High voltage monolithic LED chip with improved reliability
US8952395B2 (en) 2011-07-26 2015-02-10 Micron Technology, Inc. Wafer-level solid state transducer packaging transducers including separators and associated systems and methods
US9299742B2 (en) 2011-08-15 2016-03-29 Micron Technology, Inc. High-voltage solid-state transducers and associated systems and methods
US8497146B2 (en) 2011-08-25 2013-07-30 Micron Technology, Inc. Vertical solid-state transducers having backside terminals and associated systems and methods
EP4243094A3 (en) * 2011-09-16 2023-12-06 Seoul Viosys Co., Ltd. Light emitting diode
KR101871372B1 (ko) * 2011-10-28 2018-08-02 엘지이노텍 주식회사 발광 소자
KR101888604B1 (ko) * 2011-10-28 2018-08-14 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
CN103094274B (zh) * 2011-11-01 2016-02-10 三星电子株式会社 半导体发光装置
KR101868537B1 (ko) * 2011-11-07 2018-06-19 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광 소자 패키지
KR101289793B1 (ko) * 2011-11-16 2013-07-26 한국광기술원 발광 다이오드 및 그 제조방법
US8912020B2 (en) 2011-11-23 2014-12-16 International Business Machines Corporation Integrating active matrix inorganic light emitting diodes for display devices
JP5139576B1 (ja) * 2011-12-09 2013-02-06 株式会社東芝 半導体発光素子の製造方法
DE102011056888A1 (de) * 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
KR101297353B1 (ko) * 2011-12-26 2013-08-19 한국광기술원 발광 다이오드
CN102593284B (zh) 2012-03-05 2014-06-18 映瑞光电科技(上海)有限公司 隔离深沟槽及其高压led芯片的制造方法
US9450152B2 (en) 2012-05-29 2016-09-20 Micron Technology, Inc. Solid state transducer dies having reflective features over contacts and associated systems and methods
CN108461515A (zh) * 2012-08-07 2018-08-28 首尔伟傲世有限公司 晶圆级发光二极管阵列
CN102820398B (zh) * 2012-08-31 2015-05-27 厦门大学 分布式布拉格反射与小面积金属接触复合三维电极
DE102012220909A1 (de) 2012-09-27 2014-05-15 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln von Bereichen einer Halbleiterschicht
US9196807B2 (en) * 2012-10-24 2015-11-24 Nichia Corporation Light emitting element
JP5924231B2 (ja) * 2012-10-24 2016-05-25 日亜化学工業株式会社 半導体発光素子
KR101565122B1 (ko) * 2012-11-05 2015-11-02 일진엘이디(주) 열전도성 기판을 갖는 단일칩 반도체 발광소자
KR102037865B1 (ko) * 2013-02-01 2019-10-30 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 제조방법
KR102065390B1 (ko) * 2013-02-15 2020-01-13 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
JP2014179469A (ja) * 2013-03-14 2014-09-25 Toshiba Corp 半導体発光素子、発光装置及び半導体発光素子の製造方法
DE102013102667A1 (de) * 2013-03-15 2014-10-02 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2014174400A1 (en) * 2013-04-23 2014-10-30 Koninklijke Philips N.V. Side interconnect for light emitting device
KR102078365B1 (ko) 2013-07-01 2020-04-03 삼성디스플레이 주식회사 유기 발광 장치
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR101480537B1 (ko) * 2013-09-12 2015-01-09 한국광기술원 발광 다이오드 장치
JP2015177031A (ja) * 2014-03-14 2015-10-05 スタンレー電気株式会社 発光装置
KR102175345B1 (ko) * 2014-06-11 2020-11-06 엘지이노텍 주식회사 발광소자 및 조명시스템
JP6351520B2 (ja) 2014-08-07 2018-07-04 株式会社東芝 半導体発光素子
JP6462274B2 (ja) 2014-08-21 2019-01-30 株式会社東芝 半導体発光素子
KR102282141B1 (ko) 2014-09-02 2021-07-28 삼성전자주식회사 반도체 발광소자
KR20160037060A (ko) * 2014-09-26 2016-04-05 서울바이오시스 주식회사 발광소자 및 그 제조 방법
KR102189133B1 (ko) * 2014-10-17 2020-12-09 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
TWI568026B (zh) * 2014-11-04 2017-01-21 錼創科技股份有限公司 發光裝置
KR102347456B1 (ko) * 2015-03-09 2022-01-07 서울바이오시스 주식회사 반도체 발광소자
US10658546B2 (en) * 2015-01-21 2020-05-19 Cree, Inc. High efficiency LEDs and methods of manufacturing
KR102237152B1 (ko) * 2015-02-23 2021-04-07 엘지이노텍 주식회사 발광소자 및 라이팅 유닛
TWI583020B (zh) * 2015-07-06 2017-05-11 隆達電子股份有限公司 發光元件及發光裝置
JP2017059645A (ja) * 2015-09-15 2017-03-23 株式会社東芝 半導体発光素子
CN105702821B (zh) * 2016-03-29 2018-01-30 苏州晶湛半导体有限公司 半导体发光器件及其制造方法
DE102016123013A1 (de) * 2016-11-29 2018-05-30 Osram Opto Semiconductors Gmbh Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte
US11177417B2 (en) * 2017-02-13 2021-11-16 Nichia Corporation Light emitting device including phosphor layer with protrusions and recesses and method for manufacturing same
JP6645486B2 (ja) 2017-02-13 2020-02-14 日亜化学工業株式会社 発光装置およびその製造方法
KR102385571B1 (ko) * 2017-03-31 2022-04-12 삼성전자주식회사 반도체 발광 소자
JP6888224B2 (ja) * 2017-10-16 2021-06-16 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
FR3086100B1 (fr) * 2018-09-13 2022-08-12 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes
JP7096489B2 (ja) * 2018-09-20 2022-07-06 日亜化学工業株式会社 半導体素子の製造方法
WO2020073295A1 (zh) * 2018-10-11 2020-04-16 厦门市三安光电科技有限公司 一种发光二极管元件及其制作方法
CN110731016B (zh) * 2018-11-13 2024-02-09 泉州三安半导体科技有限公司 发光二极管
JP7253994B2 (ja) * 2019-07-23 2023-04-07 株式会社ディスコ 光デバイスの移設方法
DE102019121580A1 (de) * 2019-08-09 2021-02-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit reduzierter absorption und verfahren zur herstellung eines bauelements
US11489089B2 (en) 2020-06-19 2022-11-01 Lextar Electronics Corporation Light emitting device with two vertically-stacked light emitting cells

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017652A1 (en) * 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
CN1202578C (zh) * 2001-12-07 2005-05-18 洲磊科技股份有限公司 形成具有金属基板的半导体元件
JP2004047504A (ja) * 2002-07-08 2004-02-12 Korai Kagi Kofun Yugenkoshi 発光効率を高めた発光ダイオード
WO2004013916A1 (ja) * 2002-08-01 2004-02-12 Nichia Corporation 半導体発光素子及びその製造方法並びにそれを用いた発光装置
KR100697803B1 (ko) 2002-08-29 2007-03-20 시로 사카이 복수의 발광 소자를 갖는 발광 장치
TWI347022B (en) * 2004-02-20 2011-08-11 Osram Opto Semiconductors Gmbh Optoelectronic component, device with several optoelectronic components and method to produce an optoelectronic component
JP3904571B2 (ja) * 2004-09-02 2007-04-11 ローム株式会社 半導体発光装置
KR100599012B1 (ko) 2005-06-29 2006-07-12 서울옵토디바이스주식회사 열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는방법
KR100805324B1 (ko) 2006-05-17 2008-02-20 (주)더리즈 효율을 개선하기 위한 발광 다이오드
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
CN101335315B (zh) * 2007-06-26 2010-09-22 普瑞光电股份有限公司 具改良式电极结构的发光元件
KR100891761B1 (ko) * 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
KR101571577B1 (ko) * 2008-02-29 2015-11-24 오스람 옵토 세미컨덕터스 게엠베하 모놀리식 광전자 반도체 본체 및 그 제조 방법
DE102008032318A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
KR100986570B1 (ko) * 2009-08-31 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
US20120007044A1 (en) 2012-01-12
JP5766429B2 (ja) 2015-08-19
US8324650B2 (en) 2012-12-04
EP2341543B1 (en) 2014-02-12
JP2014078750A (ja) 2014-05-01
US8294170B2 (en) 2012-10-23
US20110180820A1 (en) 2011-07-28
EP2455970B1 (en) 2022-09-14
TW201131835A (en) 2011-09-16
CN102117821A (zh) 2011-07-06
JP2016021591A (ja) 2016-02-04
KR101106151B1 (ko) 2012-01-20
US8258533B2 (en) 2012-09-04
TWI445219B (zh) 2014-07-11
TWI538265B (zh) 2016-06-11
US20110156064A1 (en) 2011-06-30
JP2011139038A (ja) 2011-07-14
TW201442305A (zh) 2014-11-01
KR20110078484A (ko) 2011-07-07
EP2455970A1 (en) 2012-05-23
EP2341543A1 (en) 2011-07-06
CN102117821B (zh) 2013-12-18

Similar Documents

Publication Publication Date Title
JP6087409B2 (ja) 発光素子
US8383433B2 (en) Light emitting diode and method of fabricating the same
KR101017395B1 (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP5016018B2 (ja) 複数の非極性発光セルを有する発光素子及びその製造方法
KR101093117B1 (ko) 교류용 발광 소자 및 그것을 제조하는 방법
KR101587539B1 (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101423722B1 (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101115570B1 (ko) 발광 소자 및 그것을 제조하는 방법
KR101115539B1 (ko) 발광 소자 및 그것을 제조하는 방법
KR101171327B1 (ko) 발광 소자 및 그것을 제조하는 방법
KR101457205B1 (ko) 서로 이격된 반도체층들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101138977B1 (ko) 발광 소자 및 그것을 제조하는 방법
KR101457206B1 (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101165255B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170201

R150 Certificate of patent or registration of utility model

Ref document number: 6087409

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250