JP6029291B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6029291B2
JP6029291B2 JP2012046240A JP2012046240A JP6029291B2 JP 6029291 B2 JP6029291 B2 JP 6029291B2 JP 2012046240 A JP2012046240 A JP 2012046240A JP 2012046240 A JP2012046240 A JP 2012046240A JP 6029291 B2 JP6029291 B2 JP 6029291B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
gate electrode
oxide semiconductor
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012046240A
Other languages
English (en)
Other versions
JP2012199530A5 (ja
JP2012199530A (ja
Inventor
普司 大野
普司 大野
優一 佐藤
優一 佐藤
純一 肥塚
純一 肥塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012046240A priority Critical patent/JP6029291B2/ja
Publication of JP2012199530A publication Critical patent/JP2012199530A/ja
Publication of JP2012199530A5 publication Critical patent/JP2012199530A5/ja
Application granted granted Critical
Publication of JP6029291B2 publication Critical patent/JP6029291B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置の作製方法に関する。
シリコンを半導体層として用いたトランジスタなどの半導体素子(以下、シリコン半導体素子と略記する)は、様々な半導体装置に用いられており、半導体装置を作製する上で必要不可欠な技術となっている。また、大型の半導体装置を作製するためには、基板としてガラスなどの大版化に適した材料を用い、半導体層として大面積への形成が可能な薄膜シリコンを用いる方法が広く採用されている。
このような薄膜シリコンを用いた半導体素子では、基板の耐熱温度以下で半導体層を形成する必要があるため、比較的低温で形成することのできるアモルファスシリコンやポリシリコンが広く用いられている。
アモルファスシリコンは大面積への成膜が可能であり、比較的安価に且つ簡単な加工で、均一な素子特性を有する半導体素子を形成できるといった長所を有するため、太陽電池などの大面積が必要な半導体装置にて広く用いられている。反面、非晶質構造であるが故に結晶粒界で電子が散乱されるため、電子の移動度が低いという短所を有している。
この短所を補うため、アモルファスシリコンにレーザ等を照射して局所的に溶解、再結晶化することで結晶化を行う、触媒元素を用いることで結晶化を行う、といった処理を施して移動度を向上させたものがポリシリコンであり、面積及びキャリア移動度を両立する必要がある液晶ディスプレイなどの半導体装置にて広く用いられている。
これに加え近年では、ポリシリコンの長所である高移動度と、アモルファスシリコンの長所である均一素子特性とを兼ね備えた新たな半導体層材料として、半導体特性を示す金属酸化物である酸化物半導体が注目されている。
酸化物半導体を半導体層に用いたトランジスタなどの半導体装置(以下、酸化物半導体装置と略記する)としては、例えば特許文献1のように、酸化錫、酸化インジウム、酸化亜鉛などを用いた薄膜型のトランジスタが提案されている。
特開2007−123861号公報
このように、様々な長所を有する酸化物半導体装置ではあるが、一方で、電気的特性が変動しやすく信頼性が低いという問題点が知られている。例えば、バイアス−熱ストレス試験(BT試験)前後において、トランジスタのしきい値電圧が変動してしまう。なお、本明細書において、しきい値電圧とは、トランジスタを「オン状態」にするために必要なゲートの電圧をいう。
酸化物半導体装置の電気的特性が変動しやすい原因の一つとしては、酸化物半導体層中の酸素欠損や、酸化物半導体層とゲート絶縁膜界面の格子不整合に起因した界面準位(表面準位とも言われる)の影響がある。
酸化物半導体層中の酸素欠損や界面準位はキャリア(余剰電子)を生成するため、ゲート電極と重なる領域の酸化物半導体層中に酸素欠損や界面準位が多く存在するほど、しきい値電圧に変動が生じやすくなるといった課題がある。
本発明では、このような技術的背景のもとでなされたものである。したがって、本発明は、しきい値電圧変動が少なく信頼性の高い半導体装置の作製方法を提供することを目的とする。
上述の問題を解決するために、本発明は、酸化物半導体層に接して、加熱により酸素の放出が可能な絶縁膜を形成し、ゲート電極又はゲート電極と重なる領域に形成された金属層に光照射処理を行った。これにより、ゲート電極と重なる領域の絶縁層が加熱されるため、加熱された絶縁層から、ゲート電極と重なる領域の酸化物半導体層中に酸素が添加される。
すなわち、本発明の一態様は、絶縁表面を有する基板上にゲート電極を形成し、ゲート電極上に加熱により酸素の放出が可能な絶縁層を形成し、絶縁層に接して酸化物半導体層を形成し、ゲート電極に光照射処理を行い、ゲート電極と重なる領域の絶縁層から酸化物半導体層中に酸素を添加することでゲート電極と重なる領域の酸化物半導体層中の酸素欠損および界面準位を低減することを特徴とする半導体装置の作製方法である。
また、本発明の一態様は、絶縁表面を有する基板上に酸化物半導体層を形成し、酸化物半導体層上に加熱により酸素の放出が可能な絶縁層を形成し、絶縁層上にゲート電極を形成し、ゲート電極に光照射処理を行い、ゲート電極と重なる領域の絶縁層から酸化物半導体層中に酸素を添加することでゲート電極と重なる領域の酸化物半導体層中の酸素欠損および界面準位を低減することを特徴とする半導体装置の作製方法である。
上記本発明の一態様によれば、光照射処理によりゲート電極が選択的に加熱されると共にゲート電極と重なる領域の絶縁層も加熱されるため、該絶縁層中に含まれる酸素が脱離する。そして、絶縁層は酸化物半導体層と接して形成されているため、ゲート電極と重なる領域の酸化物半導体層中に脱離した酸素を添加することができ、その結果ゲート電極と重なる領域の酸化物半導体層中に存在する酸素欠損や界面準位を低減する効果を奏する。
したがって、上記本発明の一態様を用いることにより、しきい値電圧変動が少なく信頼性の高い半導体装置を作製することができる。
また、本発明の一態様は、ゲート電極の絶縁層と接する面に、窒化モリブデン、窒化タングステン、窒化チタン、窒化タンタル、窒化アルミニウムのいずれか一以上を有する酸化抑制層を形成することを特徴とする半導体装置の作製方法である。
上記本発明の一態様によれば、絶縁層と接する面のゲート電極において、光照射処理により絶縁層から放出された酸素によるゲート電極の酸化を抑制することができる。
半導体装置のサイズを縮小する場合、ゲート電極と半導体層の間の絶縁層厚さを薄くすることが重要であるが、ゲート電極が酸化して抵抗値の高い金属酸化膜が形成されると、絶縁層が厚くなってしまう場合がある。
このため、上記本発明の一態様によりゲート電極の酸化を抑制する酸化抑制層を形成することで、小型化された信頼性の高い半導体装置を作製することができる。
また、本発明の一態様は、絶縁表面を有する基板上にゲート電極を形成し、ゲート電極上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層に接して加熱により酸素の放出が可能な絶縁層をゲート電極と重なるように形成し、絶縁層上にゲート電極及び絶縁層と重なる金属層を形成し、金属層に光照射処理を行い金属層と重なる領域の絶縁層から前記酸化物半導体層中に酸素を添加することで前記ゲート電極と重なる領域の前記酸化物半導体層中の酸素欠損および界面準位を低減することを特徴とする半導体装置の作製方法である。
また、本発明の一態様は、絶縁表面を有する基板上に島状の金属層を形成し、金属層上に加熱により酸素の放出が可能な絶縁層を形成し、絶縁層に接して酸化物半導体層を形成し、酸化物半導体層上にゲート絶縁層を形成し、ゲート絶縁層上に金属層及び絶縁層と重なるゲート電極を形成し、金属層に光照射処理を行い、金属層と重なる領域の絶縁層から酸化物半導体層中に酸素を添加することでゲート電極と重なる領域の酸化物半導体層中の酸素欠損および界面準位を低減することを特徴とする半導体装置の作製方法である。
上記本発明の一態様によれば、光照射処理により金属層が選択的に加熱されると共に金属層と重なる領域の絶縁層も加熱されため、該絶縁層中に含まれる酸素が脱離する。そして、絶縁層は酸化物半導体層と接して設けられているため、金属層と重なる領域の酸化物半導体層中に脱離した酸素を添加することができ、その結果ゲート電極と重なる領域の酸化物半導体層中に存在する酸素欠損や界面準位を低減する効果を奏する。
なお、金属層はゲート電極のように半導体装置の動作に直接関与するものではないため、抵抗値や膜厚に制限を受けることなく、光照射処理により効率的に発熱する材料を用いることができる。これにより、しきい値電圧変動が少ない信頼性の高い半導体装置を、より低コストで作製することができる。
また、上記金属層は、絶縁層を加熱する機能以外に、ゲート電極と重なる領域の酸化物半導体層への外光の入射を抑制する役割(所謂、遮光膜)を果たす。これにより、外部からの光入射による特性変動の抑制された、信頼性の高い半導体装置を作製することができる。
また、本発明の一態様は、金属層として、400nm以上1000nm以下の波長領域において60%以上の光吸収率を有する層を形成することを特徴とする半導体装置の作製方法である。
上記本発明の一態様によれば、金属層が照射光を効率良く吸収して発熱できるため、低エネルギーの光照射で、ゲート電極と重なる領域の酸化物半導体層中に効率良く酸素を添加することができる。これにより、光照射に用いる装置の消費電力低減が可能となり、またメンテナンスを少なくする事ができる。
したがって、しきい値電圧変動が少なく信頼性の高い半導体装置を、より低コストで作製することができる。
また、本発明の一態様は、絶縁層を、酸素又は酸素とアルゴンの混合ガスを用いたスパッタリング法により形成することを特徴とする半導体装置の作製方法である。
上記本発明の一態様によれば、絶縁層中に十分な酸素原子が含まれるため、光照射処理を行い絶縁層を加熱することで、ゲート電極と重なる領域の酸化物半導体層中の酸素欠損や界面準位を効果的に低減できる。
したがって、しきい値電圧変動が少なく信頼性の高い半導体装置を作製することができる。
なお、本明細書等において、「Aの上にBが形成されている」、あるいは、「A上にBが形成されている」、と明示的に記載する場合は、Aの上にBが直接接して形成されていることに限定されない。直接接してはいない場合、つまり、AとBとの間に別の対象物が介在する場合も含むものとする。ここで、A、Bは、対象物(例えば装置、素子、回路、配線、電極、端子、膜、又は層など)であるとする。
したがって、例えば、層Aの上又は層A上に層Bが形成されていると明示的に記載されている場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して別の層(例えば層Cや層Dなど)が形成されていて、その上に直接接して層Bが形成されている場合とを含むものとする。なお、別の層(例えば層Cや層Dなど)は、単層でもよいし、複層でもよい。
また、本明細書における「第1」、「第2」、「第3」などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
また、本明細書におけるトランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
本発明によれば、ゲート電極と重なる領域の酸化物半導体層中の酸素欠損や界面準位が低減された、しきい値電圧変動が少なく信頼性の高い半導体装置を提供できる。
実施の形態1に記載の半導体装置の構成を説明する図。 実施の形態1に記載の半導体装置の作製方法を説明する図。 実施の形態1に記載の半導体装置の作製方法を説明する図。 実施の形態1に記載の半導体装置の作製方法を説明する図。 実施の形態2に記載の半導体装置の構成を説明する図。 実施の形態2に記載の半導体装置の作製方法を説明する図。 実施の形態2に記載の半導体装置の作製方法を説明する図。 実施の形態3に記載の半導体装置の構成を説明する図。 実施の形態3に記載の半導体装置の作製方法を説明する図。 実施の形態3に記載の半導体装置の作製方法を説明する図。 実施の形態4に記載の半導体装置の構成を説明する図。 実施の形態4に記載の半導体装置の作製方法を説明する図。 実施の形態4に記載の半導体装置の作製方法を説明する図。 本発明に係る半導体装置を用いた電子機器の形態を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態では、開示する発明の一態様に係る半導体装置の作製方法について、図1乃至図4を用いて説明する。
<本実施の形態における半導体装置の構成>
図1は、本実施の形態の方法にて作製された半導体装置の構成例である、ボトムゲート構造のトランジスタ150であり、図1(A)はトランジスタ150の上面図、図1(B)は図1(A)の一点鎖線部A−Bの断面概略図である。なお、図1(A)の上面図については、構造を分かり易くするため、パターン形成が行われている膜及び層のみを記載する。本実施の形態では、トランジスタ150はキャリアが電子であるnチャネル型のトランジスタであるものとして作製方法を説明するが、nチャネル型に限定されるものではない。
図1に示すトランジスタ150は、基板100と、基板100上に形成された下地層102と、下地層102上に形成されたゲート電極104と、ゲート電極104上に形成された酸化抑制層105と、下地層102、ゲート電極104及び酸化抑制層105上に形成された絶縁層106と、絶縁層106上に形成された、ソース領域(又はドレイン領域)として機能する低抵抗領域108a及びチャネル形成領域108bを有する酸化物半導体層108と、絶縁層106及び酸化物半導体層108上に形成された第1の層間絶縁層110と、第1の層間絶縁層110上に形成された第2の層間絶縁層112と、第1の層間絶縁層110及び第2の層間絶縁層112の開口部を介して低抵抗領域108aに電気的に接続されたソース電極114a及びドレイン電極114bを有する構造である。
<本実施の形態における半導体装置の作製方法>
トランジスタ150の作製方法について図2乃至図4を用いて以下の文章にて説明する。
まず、基板100を準備し、基板100上に下地層102を形成する(図2(A)参照)。
基板100は、絶縁表面を有する基板であればよく、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラス等の無アルカリガラス基板を用いればよい。これらのガラス基板は大面積化に適しており、G10サイズ(2850mm×3050mm)やG11サイズ(3000mm×3320mm)なども作製されているため、本発明の一態様に係る半導体装置を低コストで大量生産することができる。他にも、基板100として、石英基板、サファイア基板等の絶縁体でなる絶縁性基板、シリコン等の半導体材料でなる半導体基板の表面を絶縁材料で被覆したもの、金属やステンレス等の導電体でなる導電性基板の表面を絶縁材料で被覆したものを用いることができる。なお、基板100の厚さについては特に限定は無いが、半導体装置の薄型化、軽量化の観点から考えると3mm以下が望ましく、より好ましくは1mm以下が望ましい。
なお、後の工程にて行う光照射処理の際に、基板100を通して光照射処理を行う場合は、透光性を有する基板が望ましい。具体的には、400nmから700nmの波長領域における光透過率が70%以上である基板を用いることが望ましい。より好ましくは、400nmから700nmの波長領域における光透過率が90%以上である基板を用いることが望ましい。
一例として、厚さが0.7mm、400nmから700nmの波長領域における光透過率が80%以上の無アルカリガラスを、基板100として用いればよい。
下地層102は基板100からの不純物拡散を防止するものであり、プラズマCVD法などのCVD法、PVD法及びスパッタリング法などの既知の方法を用いて、酸化珪素(SiO)、窒化珪素(SiN)、酸化窒化珪素(SiON)、窒化酸化珪素(SiNO)、酸化アルミニウム(AlO)、窒化アルミニウム(AlN)、酸化窒化アルミニウム(AlON)、窒化酸化アルミニウム(AlNO)などを形成すればよい。なお、下地層102は、単層構造、積層構造のどちらであってもよく、積層構造とする場合は、前述の膜を組み合わせて形成すればよい。
なお、上述の酸化窒化珪素とは、その組成において、窒素よりも酸素の含有量が多いものを示し、例えば、酸素が50原子%以上70原子%以下、窒素が0.5原子%以上15原子%以下、珪素が25原子%以上35原子%以下、水素が0原子%以上10原子%以下の範囲で含まれるものをいう。上記範囲は、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)や、水素前方散乱法(HFS:Hydrogen Forward Scattering)を用いて測定した場合のものである。また、構成元素の含有比率は、その合計が100原子%を超えない値をとる。
下地層102の厚さは特に限定されないが、例えば、10nm以上500nm以下とすることが望ましい。10nmより薄い膜厚では、成膜装置に起因した基板面内の膜厚分布により、下地層102が形成されない領域が発生する可能性がある。また、500nmより厚い膜厚は、成膜時間や生産コストの増加に繋がる懸念がある。
一例として、プラズマCVD法を用いて100nmの酸化珪素や窒化珪素を形成して、下地層102として用いればよい。
なお、基板100の表面に既に下地層102の持つ不純物拡散防止効果を有する層が形成されている場合は、下地層102を設けない構成としてもよい。また、後の工程にて形成する酸化物半導体層108と基板100との間に、下地層102と同様の不純物拡散防止効果を持つ層が形成されている場合も、下地層102を設けない構成としてもよい。
次に、下地層102上に、ゲート電極104及び酸化抑制層105を形成する(図2(B)参照)。ゲート電極104及び酸化抑制層105は、下地層102上にゲート電極104として機能する層及び酸化抑制層105として機能する層を形成した後に、当該層をフォトレジストマスクを用いたドライエッチング法やウェットエッチング法などの既知の方法を用いて選択的に除去することによって形成することができる。なお、本明細書等では、ゲート電極104と酸化抑制層105を別々に記載しているが、これは説明を行いやすくするため便宜上分けたものであり、酸化抑制層105をゲート電極104の一部と捉えてもよい。
ゲート電極104としては、例えば、スパッタリング法や蒸着法などの既知の方法を用いて形成された、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ネオジム(Nd)を主成分とする金属膜や合金膜、又はこれら金属や合金の窒化膜のいずれか一以上からなる層を用いればよい。
ゲート電極104の厚さは特に限定されないが、例えば、10nm以上500nm以下とすることが望ましい。10nmより薄い膜厚では、成膜装置に起因した基板面内の膜厚分布により、ゲート電極104が形成されない領域が発生する可能性がある。また、500nmより厚い膜厚は、成膜時間や生産コストの増加に繋がる懸念がある。
一例として、スパッタリング法を用いてタングステンを300nmの厚さで形成して、ゲート電極104として用いればよい。
なお、アルミニウムや銅のように光反射率が高い元素をゲート電極104として用いる場合、後の工程にて行う光照射処理の際に照射光の反射を抑制するために、光吸収率が高い層を光照射面に形成する必要がある。具体的には、400nmから1000nmの波長領域における光反射率が50%以上である層(以下、高反射率層と略記する)をゲート電極104の一部として用いる場合、高反射率層と下地層102の間及び高反射率層と酸化抑制層105の間の一方又は両方に、400nmから1000nmの波長領域における光吸収率が60%以上である層(以下、高吸収率層と略記する)を形成する事が望ましい。
一例として、スパッタリング法を用いて、膜厚300nmのアルミニウムの上面及び下面に膜厚100nmのタングステンやチタンを形成した積層構造や、膜厚300nmのアルミニウムの一面(後の工程にて光照射処理を行う際の光入射面)に対して膜厚100nmのタングステンやチタンを形成した積層構造などをゲート電極104として用いればよい。なお、アルミニウムのように耐熱性の低い金属をゲート電極104の一部として用いる場合は、本明細書に記載の半導体装置はゲート電極104の耐熱温度以下で形成する必要がある。
酸化抑制層105としては、例えば、スパッタリング法や蒸着法などの既知の方法を用いて、窒化モリブデン、窒化タングステン、窒化チタン、窒化タンタルのいずれか一以上を有する層を用いることができる。
酸化抑制層105の厚さは特に限定されないが、例えば、5nm以上100nm以下とすることが望ましい。5nmより薄い膜厚では、成膜装置に起因した基板面内の膜厚分布により、酸化抑制層105が形成されない領域が発生する可能性がある。また、上述の酸化抑制層105がゲート電極104の材料と比較して抵抗値の高いものである場合、100nm以下の膜厚として抵抗値増加を抑制することが望ましい。
一例として、スパッタリング法を用いて、窒化チタンを30nmの厚さで形成して、酸化抑制層105として用いればよい。
酸化抑制層105を形成することにより、後の工程にて行う光照射処理の際に、加熱された絶縁層106からの脱離酸素によるゲート電極104の酸化を抑制することができる。半導体装置のサイズを縮小する場合、ゲート電極と半導体層の間の絶縁層厚さを薄くすることが重要であるが、ゲート電極が酸化して抵抗値の高い金属酸化膜が形成されると、絶縁層が厚くなってしまい、電気特性に悪影響を及ぼす可能性があるが、酸化抑制層105を形成することにより、特に半導体装置を小型化する場合において、信頼性の高い半導体装置を作製できる。
なお、本明細書に記載された全ての実施の形態において酸化抑制層105が形成されているが、酸化抑制層は必ずしも必要なものではなく、ゲート電極104の材質や、ゲート電極104と酸化物半導体層108の間の絶縁層に許容される膜厚変化などを鑑みて、適宜選択すればよい。
次に、下地層102、ゲート電極104及び酸化抑制層105上に絶縁層106を形成する(図2(C)参照)。なお、絶縁層106としては、加熱により酸素の放出が可能な層を用いる必要がある。ここで言う「加熱により酸素の放出が可能」とは、TDS(Thermal Desorption Spectroscopy:昇温脱離ガス分光法)分析にて、300℃以下の加熱において酸素原子に換算しての酸素の放出量が1×1018atoms/cm以上であることを指す。
絶縁層106としては、例えば、プラズマCVD法などのCVD法、PVD法及びスパッタリング法などの既知の方法を用いることができ、酸化珪素、酸化アルミニウム、酸化ハフニウム、ハフニウムシリケート、ハフニウムアルミネート、酸化ジルコニウム、酸化イットリウム、酸化ランタン、酸化セリウムを主成分とする単膜又は積層膜を形成して用いればよい。
加熱により酸素の放出が可能な絶縁層106を形成する方法としては、成膜雰囲気中の酸素濃度を高く保つことができるスパッタリング法を用いることが望ましい。スパッタリング法を用い、酸素または、酸素と希ガス(アルゴンなど)の混合ガスを成膜ガスとして用いて成膜する事により、加熱により酸素の放出が可能な絶縁層106を形成できる。なお、酸素と希ガスの混合ガスを用いる場合、酸素と希ガスの混合割合を、酸素の割合を高めて形成することが望ましく、好ましくは、全ガス中の酸素の濃度を6%以上100%未満にする事が望ましい。これにより、酸素が十分に含まれた絶縁層106を形成できるため、光照射処理を行い絶縁層106を加熱した際に、ゲート電極104と重なる領域の酸化物半導体層108中の酸素欠損や界面準位をより効果的に低減できる。
なお、ここでいう「酸素が十分に含まれている」とは、TDS(Thermal Desorption Spectroscopy:昇温脱離ガス分光法)分析にて、300℃以下の加熱において、酸素原子に換算しての酸素の放出量が1×1019atoms/cm以上、好ましくは3×1020atoms/cm以上であることを指す。
また、加熱により酸素の放出が可能な絶縁層106として、酸素が過剰な酸化珪素(SiO(X>2))をターゲット材料として用い、スパッタリング法により形成してもよい。酸素が過剰な酸化珪素(SiO(X>2))とは、珪素原子数の2倍より多い酸素原子を単位体積当たりに含むものである。なお、単位体積当たりの珪素原子数及び酸素原子数は、ラザフォード後方散乱法により測定した値である。このようなターゲット材料を用いた場合、全ガス中の酸素濃度は上述の酸素濃度に限定されることはない。
絶縁層106の厚さは、例えば、0.1nm以上500nm以下とすることが望ましい。0.1nmより薄い膜厚では、絶縁層106がゲート電極104と酸化物半導体層108間の絶縁性を維持することが困難となる。また、絶縁層106が厚いほど短チャネル効果が顕著となり、しきい値電圧がマイナス側へシフトしやすい傾向となる。
加熱により酸素の放出が可能な絶縁層106を形成することにより、後の工程にて行う光照射処理によりゲート電極104が加熱され、これに伴いゲート電極104と重なる領域の絶縁層106が加熱され酸素が放出される。このため、ゲート電極104と重なる領域の酸化物半導体層108中の酸素欠損や界面準位を低減できる。したがって、しきい値電圧変動が少なく信頼性の高い半導体装置を作製することができる。
一例として、成膜雰囲気中に酸素とアルゴンの混合ガスを導入し、全ガス中の酸素濃度を6%以上に保った状態でスパッタリング法により酸化珪素を30nmの厚さで形成して、絶縁層106として用いればよい。スパッタリング法により形成された層には、水素や窒素などの元素が少なく望ましい。
次に、絶縁層106に接して酸化物半導体層108を形成する(図2(D)参照)。酸化物半導体層108は、絶縁層106上に酸化物半導体層108として機能する層を形成した後に、当該層をフォトレジストマスクを用いたドライエッチング法やウェットエッチング法などの既知の方法を用いて選択的に除去することにより形成することができる。
酸化物半導体層108として機能する層としては、例えば、スパッタリング法などを用いて形成された、少なくともIn、Ga、Sn及びZnから選ばれた一種以上の元素を含有する層を用いればよい。例えば、四元系金属の酸化物であるIn−Sn−Ga−Zn−O系酸化物半導体や、三元系金属の酸化物であるIn−Ga−Zn−O系酸化物半導体、In−Sn−Zn−O系酸化物半導体、In−Al−Zn−O系酸化物半導体、Sn−Ga−Zn−O系酸化物半導体、Al−Ga−Zn−O系酸化物半導体、Sn−Al−Zn−O系酸化物半導体や、二元系金属の酸化物であるIn−Zn−O系酸化物半導体、Sn−Zn−O系酸化物半導体、Al−Zn−O系酸化物半導体、Zn−Mg−O系酸化物半導体、Sn−Mg−O系酸化物半導体、In−Mg−O系酸化物半導体や、In−Ga−O系の材料、一元系金属の酸化物であるIn−O系酸化物半導体、Sn−O系酸化物半導体、Zn−O系酸化物半導体などを用いることができる。また、上記酸化物半導体にInとGaとSnとZn以外の元素、例えばSiOを含ませてもよい。
例えば、In−Ga−Zn−O系酸化物半導体とは、インジウム(In)、ガリウム(Ga)、亜鉛(Zn)を有する酸化物半導体、という意味であり、その組成比は問わない。
なお、一例として、酸化物半導体層108としてIn−Zn−O系の層を形成する場合、用いるターゲットの組成比は、原子数比で、In:Zn=50:1〜1:2(モル数比に換算するとIn:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1(モル数比に換算するとIn:ZnO=10:1〜1:2)、さらに好ましくはIn:Zn=15:1〜1.5:1(モル数比に換算するとIn:ZnO=15:2〜3:4)とする。例えば、In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子数比がIn:Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。
また、酸化物半導体層108として機能する層として、化学式InMO(ZnO)(m>0)で表記される薄膜を用いることができる。ここで、Mは、Zn、Ga、Al、Mn及びCoから選ばれた一または複数の金属元素を示す。例えばMとして、Ga、Ga及びAl、Ga及びMn、またはGa及びCoなどがある。
酸化物半導体層108として機能する層の形成に用いるターゲットとしては、例えば、In:Ga:ZnO=1:1:1[mol数比]やIn:Ga:ZnO=1:1:2[mol数比]の組成比を有する金属酸化物ターゲットを用いればよい。
酸化物半導体層108として機能する層の成膜に用いる金属酸化物ターゲットは、ターゲット中の酸化物半導体の相対密度が80%以上、好ましくは95%以上、さらに好ましくは99.9%以上とすることが望ましい。相対密度の高い酸化物半導体ターゲットを用いることにより、緻密な酸化物半導体層108を形成できる。
なお、スパッタガスとしては、希ガス(代表的にはアルゴン)、酸素、または、希ガスと酸素との混合ガスを用いればよい。また、水素、水、水酸基、水素化物などの不純物が、濃度ppm程度(望ましくは濃度ppb程度)にまで除去された高純度ガスを用いることが望ましい。
酸化物半導体層108として機能する層を形成する際に用いるスパッタガスとしては、例えば、酸素を用いて40sccmの流量(酸素流量比率100%)でスパッタ装置に供給を行いながら成膜を行えばよい。
酸化物半導体層108として機能する層を形成する際には、例えば、減圧状態に保持された処理室内に基板を保持し、基板温度を100℃以上600℃以下、好ましくは200℃以上400℃以下にする。そして、処理室内の残留水分を除去しつつ水素、水、水酸基、水素化物などの不純物が除去された高純度ガスを導入し、上述の金属酸化物ターゲットを用いて形成する。基板を熱しながら形成することにより、膜中に含まれる不純物を低減することができる。また、スパッタリングによる膜への損傷も軽減される。なお、基板加熱処理は、ゲート電極104及び酸化抑制層105の耐熱温度以下で行う必要がある。
酸化物半導体層108として機能する層の成膜を行う前に、スパッタ装置に残存している水分などを除去するためにプリヒート処理を行うと良い。プリヒート処理としては処理室内を減圧下で200℃以上600℃以下に加熱する方法や、加熱しながら窒素や不活性ガスの導入と排気を繰り返す方法などがある。プリヒート処理を終えたら、基板またはスパッタ装置を冷却した後、大気に触れさせることなく成膜を行う。この場合のターゲット冷却液は、水ではなく油脂等を用いるとよい。加熱せずに窒素の導入と排気を繰り返しても一定の効果が得られるが、加熱しながら行うとなお良い。
更に、成膜を行う前、または成膜中、または成膜後に、スパッタ装置に残存している水分などを除去する方法としては、処理室に設置する真空ポンプに吸着型の真空ポンプを用いることが望ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用いればよい。また、ターボポンプにコールドトラップを加えたものを用いてもよい。前述のポンプを用いて排気した処理室は、水素や水などが除去されているため、酸化物半導体層108の不純物濃度を低減できる。
酸化物半導体層108として機能する層の成膜条件としては、例えば、基板とターゲットの間との距離が170mm、圧力が0.4Pa、直流(DC)電力が0.5kW、雰囲気が酸素(酸素流量比率100%)雰囲気、といった条件を適用することができる。なお、直流(DC)パルス電源を用いると、パーティクルが軽減でき、膜厚分布も均一となるため望ましい。ただし、適用する酸化物半導体材料や用途などにより適切な厚さは異なるため、その厚さは、用いる材料や用途などに応じて適宜選択すればよい。
なお、酸化物半導体層108として機能する層の厚さは、3nm以上50nm以下とすることが望ましい。酸化物半導体層108を厚くしすぎると(例えば、厚さを100nm以上)、短チャネル効果の影響が大きくなり、サイズの小さなトランジスタでノーマリーオンになるおそれがあるためである。ここで、「ノーマリーオン」とは、ゲート電極に電圧を印加しなくてもチャネル部が存在し、トランジスタに電流が流れてしまう状態のことである。
上述工程にて形成した、酸化物半導体層108として機能する層を、フォトレジストマスクを用いたドライエッチング法やウェットエッチング法などの既知の方法を用いて選択的に除去してパターン形成することで、酸化物半導体層108を形成できる。ドライエッチングに用いることができるエッチングガスには、例えば、塩素を含むガス(塩素系ガス、例えば塩素(Cl)、三塩化硼素(BCl)、四塩化珪素(SiCl)、四塩化炭素(CCl)など)などがある。また、フッ素を含むガス(フッ素系ガス、例えば四弗化炭素(CF)、六弗化硫黄(SF)、三弗化窒素(NF)、トリフルオロメタン(CHF)など)、臭化水素(HBr)、酸素(O)や、これらのガスにヘリウム(He)やアルゴン(Ar)などの希ガスを添加したガス、などを用いても良い。
また、ウェットエッチングに用いることができるエッチング液としては、例えば、燐酸と酢酸と硝酸を混ぜた溶液、アンモニア過水(31重量%過酸化水素水:28重量%アンモニア水:水=5:2:2)などがある。また、ITO−07N(関東化学社製)などのエッチング液を用いてもよい。
次に、ゲート電極104に対して光照射処理130を行う(図3(A)参照)。入射光はゲート電極104に吸収され、ゲート電極104が選択的に加熱される。これに伴い、ゲート電極と重なる領域の絶縁層106も加熱されるため、該絶縁層中に含まれる酸素が放出される。放出された酸素の一部は、ゲート電極104と重なる領域を中心として、酸化物半導体層108中に添加される。なお、本実施の形態ではゲート電極104部分に対して光照射処理130を行っているが、基板全面に対して光照射処理130を行ってもよい。また、本実施の形態では図3(A)のように下面側から光照射処理130を行っているが、これに限定されることはなく、上面側(つまり、図3(A)の酸化物半導体層108側)や、両面側から光照射処理130を行ってもよい。なお、ゲート電極104を加熱する方法として、磁性を有する金属を用いてゲート電極104を形成し、マイクロ波等の電磁波を照射して、誘導加熱によりゲート電極104を加熱してもよい。磁性を有する金属としては、例えば、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、バナジウム(V)、クロム(Cr)、マンガン(Mn)、銅(Cu)、亜鉛(Zn)、パラジウム(Pd)、白金(Pt)を主成分とする金属膜や合金膜のいずれか一以上からなる層を用いればよい。
酸化物半導体層108はイオン結合性が強いため、自己補償効果によって酸素欠損が生じやすい。なお酸素欠損は、一部がドナーとなりキャリアである電子が生じてしまう。このため、ゲート電極104と重なる領域の、絶縁層106との界面近傍(所謂、チャネル形成領域)に酸素欠損が生じると、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう(所謂、ノーマリーON状態)。
そこで、上述の光照射処理130を行い、ゲート電極104と重なる領域の酸化物半導体層108中に酸素を添加することにより、該領域の酸素欠損を低減できるため、しきい値電圧のマイナスシフトを抑制できる。
また、上述の光照射処理130により、ゲート電極104と重なる領域の酸化物半導体層108中の酸素欠損や界面準位を低減できるため、半導体装置の動作などに起因して生じうる電荷などが、絶縁層106とチャネル形成領域との界面に捕獲されることを十分に抑制できる。
なお、絶縁層106中の酸素の一部はゲート電極104側にも放出されるため、ゲート電極104の表面が酸化することによる絶縁層膜厚の増加が懸念されるが、本実施の形態のように酸化抑制層105を形成しておくことにより、ゲート電極104の表面酸化を抑制できる。
なお、本実施の形態では酸化抑制層105は、図3(A)のようにゲート電極104の上面に形成されているが、これに限定されることはない。例えば、ゲート電極104の上面だけでなくゲート電極104の側面に設けられていてもよい。
光照射処理130としては、例えば、レーザ発振装置を用いることができる。レーザ光としては、Arレーザ、Krレーザ、エキシマレーザなどの気体レーザ、単結晶のYAG、YVO、フォルステライト(MgSiO)、YAlO、GdVO、若しくは多結晶(セラミック)のYAG、Y、YVO、YAlO、GdVOに、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。また、レーザ媒体が固体である固体レーザを用いると、メンテナンスフリーの状態を長く保てるという利点や、出力が比較的に安定している利点を有している。
また、レーザー発振装置以外として、フラッシュランプ(キセノンフラッシュランプ、クリプトンフラッシュランプ等)、キセノンランプ、メタルハライドランプに代表される放電灯、ハロゲンランプ、タングステンランプに代表される発熱灯を用いることができる。フラッシュランプは短時間(0.1ミリ秒以上10ミリ秒以下)で非常に強度の高い光を繰り返し、大面積に照射することができるため、基板100の面積にかかわらず、効率よく加熱することができる。また、発光させる時間の間隔を変えることによってゲート電極104の加熱の制御もできる。また、フラッシュランプは、発光待機時の消費電力が低く、長寿命であるため、ランニングコストを低く抑えることができる。
一例として、光照射処理130として、発光時間が1ミリ秒のキセノンフラッシュランプを用いてゲート電極104を加熱すればよい。
次に、酸化物半導体層108上のゲート電極104と重なる領域にマスク120を形成した後に、酸化物半導体層108を含む領域に対して不純物添加処理131を行う。これにより、酸化物半導体層108のうち、上部にマスク120が形成されていない領域に対しては不純物が添加され、ソース領域(又はドレイン領域)として機能する低抵抗領域108aが形成されると共に、チャネル形成領域108bが自己整合的に形成される(図3(B)参照)。マスク120は、低抵抗領域108aを形成した後に適宜除去すればよい。
マスク120としては、例えば、酸化物半導体層108上に既知のレジスト材料を形成してフォトマスクを用いて露光処理を行った後に、ドライエッチング法やウェットエッチング法などの既知の方法を用いて不要部分を選択的に除去することによって形成できる。なお、マスク120の厚さについては特に限定はないが、例えば、0.3μm以上5μm以下とすることが望ましい。0.3μmより薄い膜厚では、不純物添加処理の際に不純物が半導体層108に添加される懸念がある。また、5μmより厚い膜厚は、成膜時間や生産コストの観点から好ましくない。
不純物添加処理131として添加する不純物は、例えば、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)などの希ガス、窒素(N)、リン(P)、砒素(As)、アンチモン(Sb)などの第15族元素から選択される元素のうち少なくとも一種類以上を用い、イオンドーピング装置やイオン注入装置を用いて行うことができる。イオンドーピング装置の代表例としては、プロセスガスをプラズマ励起して生成された全てのイオン種を被処理体に照射する非質量分離型の装置がある。当該装置では、プラズマ中のイオン種を質量分離しないで被処理体に照射することになる。これに対して、イオン注入装置は質量分離型の装置である。イオン注入装置では、プラズマ中のイオン種を質量分離し、ある特定の質量のイオン種を被処理体に照射する。
一例として、不純物添加処理131として、イオンドーピング装置を用いてアルゴン(Ar)ガスを、酸化物半導体層108の形成部分を含む領域に対して照射すればよい。アルゴンを原料ガスにする場合、一例として、加速電圧を0.1kV〜100kVの範囲で、ドーズ量を1×1014ions/cm〜1×1017ions/cmの範囲で照射してソース領域(又はドレイン領域)として機能する低抵抗領域108aを形成すればよい。低抵抗領域108aの抵抗率は、1×10−4Ω・cm以上3Ω・cm以下、好ましくは1×10−3Ω・cm以上3×10−1Ω・cm以下が望ましい。これにより、ON電流値の低下を抑制してON/OFF比を高くすることができる。アルゴンは不活性ガスであるため、イオン添加時の気体雰囲気制御や温度制御が容易であり、作業効率や安全性を向上させることができる。
なお、前述の光照射処理130を行うと、ゲート電極104は全体が加熱されるため、本実施の形態に示すボトムゲート構造の半導体装置では、ゲート電極104の側面部分に形成された絶縁層106からも酸素が放出されるため、酸化物半導体層108のうち、低抵抗領域108aが形成される領域にも酸素が添加され、該領域の抵抗値が増加する懸念がある。しかし、該領域に対しても不純物添加処理131を行い抵抗値を十分に下げるため、電気特性への悪影響(例えば、低抵抗領域108aの高抵抗に起因したオン電流の低下等)は防止できる。
なお、本実施の形態では、酸化物半導体層108に対して不純物添加処理131を行ったが、これは必ずしも必要とされるものではない。後の工程にて形成するソース電極114a及びドレイン電極114bを酸化物半導体層108に電気的に接続した際に、オーミック接触が形成されるようであれば、不純物添加処理131を行わなくてもよい。
次に、絶縁層106及び酸化物半導体層108上に、第1の層間絶縁層110及び第2の層間絶縁層112を形成する(図3(C)参照)。
第1の層間絶縁層110としては、例えば、プラズマCVD法などのCVD法、PVD法及びスパッタリング法などを用いて、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム等の絶縁膜を単層または積層に形成して用いればよい。
第2の層間絶縁層112としては、例えば、スピンコート法などの塗布法、スクリーン印刷法などの印刷法及びディスペンス法などの塗布法などを用いて、ポリイミド、アクリル、ポリアミド、ポリイミドアミド等の有機絶縁性材料や、シロキサン樹脂を形成して用いればよい。なお、シロキサン樹脂とは、Si−O−Si結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、有機基(例えばアルキル基、アリール基)やフルオロ基を用いてもよい。
なお、第2の層間絶縁層112は、第1の層間絶縁層110上に形成されている凹凸を平坦化する事を目的とした層であり、第2の層間絶縁層112により平坦化処理を行うことで、トランジスタ150上に電極や配線などを好適に形成することができる。
なお、第2の層間絶縁層112は必ずしも必要ではなく、第1の層間絶縁層110形成後の表面凹凸状態に応じて形成するか否かを判断すればよい。また、本実施の形態では第1の層間絶縁層110及び第2の層間絶縁層112は単層で形成されているが、2層以上の積層構造であってもよい。
一例として、プラズマCVD法により酸化アルミニウムを300nmの厚さで形成して第1の層間絶縁層として用い、その後、スピンコート法によりポリイミドを1.5μmの厚さで形成し、加熱処理を行いポリイミドを硬化させて第2の層間絶縁層112として用いればよい。
次に、第1の層間絶縁層110及び第2の層間絶縁層112の一部に開口部を形成した後に、開口部を介して低抵抗領域108aと電気的に接続されたソース電極114a及び、ドレイン電極114bを形成する(図4)。
第1の層間絶縁層110及び第2の層間絶縁層112への開口部形成は、フォトレジストマスクを用いたドライエッチング法やウェットエッチング法などの既知の方法を用いて、第1の層間絶縁層110及び第2の層間絶縁層112を選択的に除去すればよい。
ソース電極114a及びドレイン電極114bは、スパッタリング法や蒸着法などにより導電層を成膜した後、フォトレジストマスクを用いたドライエッチング法やウェットエッチング法などの既知の方法を用いて、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、電解メッキ法などにより、所定の場所に選択的に導電層を形成し、ソース電極114aおよびドレイン電極114bとしてもよい。更にはリフロー法、ダマシン法を用いてもよい。ソース電極114aおよびドレイン電極114bを形成する導電層は、アルミニウム(Al)、金(Au)、銅(Cu)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、チタン(Ti)、クロム(Cr)等の金属、及びSi、Ge、又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。
一例として、スパッタリング法により、チタン50nm、アルミニウム500nm、チタン50nmを順に積層した後にフォトレジストマスクを用いたドライエッチング法によりパターン形成を行い、ソース電極114a及びドレイン電極114bとして用いればよい。
以上の工程により、図1(B)に示すように、基板100上に形成された下地層102と、下地層102上に形成されたゲート電極104と、ゲート電極104上に形成された酸化抑制層105と、下地層102、ゲート電極104及び酸化抑制層105上に形成された絶縁層106と、絶縁層106上に形成された、ソース領域(又はドレイン領域)として機能する低抵抗領域108aおよびチャネル形成領域108bを有する酸化物半導体層108と、絶縁層106及び酸化物半導体層108上に形成された第1の層間絶縁層110と、第1の層間絶縁層110上に形成された第2の層間絶縁層112と、第1の層間絶縁層110及び第2の層間絶縁層112の開口部を介して低抵抗領域108aに電気的に接続されたソース電極114a及びドレイン電極114bを有するボトムゲート型のトランジスタ150である半導体装置を作製できる。
なお、図示されていないが、ゲート電極104は、第1の層間絶縁層110及び第2の層間絶縁層112の一部を開口して形成されたコンタクトホールを用い、導電性を有する配線を介して第2の層間絶縁層上に電気的に取り出されている。
また、酸化物半導体層108は、一般的なシリコンウェハにおけるキャリア濃度(1×1014/cm程度)と比較して、十分に小さいキャリア濃度の値(例えば、1×1012/cm未満、より好ましくは、1.45×1010/cm未満)をとる。また、ドレイン電圧が1Vから10Vの範囲のいずれかの電圧において、オフ電流(ゲートソース間の電圧を0V以下としたときのソースドレイン間に流れる電流)が、チャネル長10μmであり、酸化物半導体層の合計膜厚30nmの場合において、1×10−13A以下、またはオフ電流密度(オフ電流をトランジスタのチャネル幅で除した数値)は10aA(a(アト)は10−18倍を示す)/μm以下、好ましくは1aA/μm以下、更に好ましくは100zA(z(ゼプト)は10−21倍を示す)/μm以下にすることができる。なお、オフ電流とドレイン電圧との値が分かればオームの法則からトランジスタがオフのときの抵抗値(オフ抵抗R)を算出することができ、チャネル形成領域の断面積Aとチャネル長Lが分かればρ=RA/Lの式(Rはオフ抵抗)からオフ抵抗率ρを算出することもできる。オフ抵抗率は1×10Ω・m以上(又は1×1010Ω・m以上)が好ましい。ここで、断面積Aは、チャネル形成領域の膜厚をdとし、チャネル幅をWとするとき、A=dWから算出することができる。
アモルファスシリコンのトランジスタのオフ電流が10−12A程度であるのに対し、酸化物半導体を用いたトランジスタのオフ電流は、その10000分の1以下である。このため、極めて優れたオフ電流特性のトランジスタ150を得ることができる。
<本実施の形態により作製される半導体装置の効果>
以上の工程により作製された図1に示すトランジスタ150は、光照射処理によりゲート電極104が選択的に加熱されると共にゲート電極と重なる領域の絶縁層106も加熱されるため、該絶縁層中に含まれる酸素が脱離する。そして、絶縁層106は酸化物半導体層108と接して設けられているため、ゲート電極104と重なる領域の酸化物半導体層中に、絶縁層106から脱離した酸素を添加することができる。その結果ゲート電極104と重なる領域の酸化物半導体層中に存在する酸素欠損や界面準位を低減することができる。
したがって、本実施の形態に示す方法を用いることにより、しきい値電圧変動が少なく信頼性の高い半導体装置を作製することができる。
(実施の形態2)
本実施の形態では、実施の形態1とは異なる構成についての半導体装置について、図5乃至図7を用いて説明する。なお、以下に説明する発明の構成において、実施の形態1と同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
<本実施の形態における半導体装置の構成>
図5は、本実施の形態の方法にて作製された半導体装置の構成例である、トップゲート構造のトランジスタ550であり、図5(A)はトランジスタ550の上面図、図5(B)は図5(A)の一点鎖線部C−Dの断面概略図である。なお、図5(A)の上面図については、構造を分かり易くするため、パターン形成が行われている膜及び層のみを記載する。本実施の形態では、トランジスタ550はキャリアが電子であるnチャネル型のトランジスタであるものとして作製方法を説明するが、nチャネル型に限定されるものではない。
図5に示すトランジスタ550は、基板100と、基板100上に形成された下地層102と、下地層102上に形成された、ソース領域(又はドレイン領域)として機能する低抵抗領域108a及びチャネル形成領域108bを有する酸化物半導体層108と、酸化物半導体層108上に形成された絶縁層106と、絶縁層106上に形成された酸化抑制層105及びゲート電極104と、絶縁層106、酸化抑制層105及びゲート電極104上に形成された第1の層間絶縁層110と、第1の層間絶縁層110上に形成された第2の層間絶縁層112と、第1の層間絶縁層110、第2の層間絶縁層112及び絶縁層106の開口部を介して低抵抗領域108aに電気的に接続されたソース電極114a及びドレイン電極114bを有する構造である。
<本実施の形態における半導体装置の作製方法>
トランジスタ550の作製方法について図6及び図7を用いて以下の文章にて説明する。
まず、基板100を準備し、基板100上に下地層102を形成した後に、下地層102上に酸化物半導体層108を形成し、下地層102及び酸化物半導体層108上に加熱により酸素の放出が可能な絶縁層106を形成する(図6(A)参照)。基板100、下地層102、絶縁層106及び酸化物半導体層108の材質、特性、形成方法などについては実施の形態1と同様であるため、ここでは詳細説明を省略する。
次に、絶縁層106上に、酸化抑制層105及びゲート電極104を形成する(図6(B)参照)。酸化抑制層105及びゲート電極104の材質、特性、形成方法などについては実施の形態1と同様であるため、ここでは詳細説明を略する。
次に、ゲート電極104に対して光照射処理130を行う(図6(C)参照)。これにより、実施の形態1と同様に、ゲート電極104と重なる領域の酸化物半導体層108中に酸素が添加される。なお、本実施の形態ではゲート電極104部分に対して光照射処理130を行っているが、基板全面に対して光照射処理130を行ってもよい。また、本実施の形態では図6(C)のように上面側から光照射処理130を行っているが、これに限定されることはなく、下面側(つまり、図6(C)の基板100面側)や両面側から光照射処理130を行ってもよい。光照射処理130の使用装置や照射方法などについては実施の形態1と同様であるため、ここでは詳細説明を省略する。
次に、酸化物半導体層108を含む領域に対して不純物添加処理131を行い、酸化物半導体層108中にソース領域(又はドレイン領域)として機能する低抵抗領域108aおよびチャネル形成領域108bを形成する(図7(A)参照)。不純物添加処理131の使用装置や添加方法などについては実施の形態1と同様であるため、ここでは詳細説明を省略する。
本実施の形態では、酸化物半導体層108上にゲート電極104が形成されているため、ゲート電極104を不純物添加処理131を行う際のマスクとして用いることができるため、酸化物半導体層108のうち、上部にゲート電極104が形成されていない領域にのみ不純物が添加され、ソース領域(又はドレイン領域)として機能する低抵抗領域108aが形成されると共に、チャネル形成領域108bが自己整合的に形成できる(図7(A)参照)。このため、作製工程を簡略化できる。したがって、より低コストで半導体装置を作製することができる。
次に、ゲート電極104、酸化抑制層105及び絶縁層106上に、第1の層間絶縁層110及び第2の層間絶縁層112を形成する(図7(B)参照)。なお、第1の層間絶縁層110及び第2の層間絶縁層112の材質、特性、形成方法などについては実施の形態1と同様であるため、ここでは詳細説明を省略する。
なお、本実施の形態では、絶縁層106、酸化抑制層105及びゲート電極104上に第1の層間絶縁層110を形成したが、必ずしも必要なものではない。また、本実施の形態では第1の層間絶縁層110及び第2の層間絶縁層112は単層で形成されているが、2層以上の積層構造であってもよい。層間絶縁層をどのような材質及び構造にするかについては、トランジスタ550の使用用途や必要特性を鑑みて、作製者が適宜選択すればよい。
以上の工程により、図5(B)に示すように、基板100上に形成された下地層102と、下地層102上に形成された、ソース領域(又はドレイン領域)として機能する低抵抗領域108a及びチャネル形成領域108bを有する酸化物半導体層108と、下地層102及び酸化物半導体層108上に形成された絶縁層106と、絶縁層106上に形成された酸化抑制層105及びゲート電極104と、絶縁層106、酸化抑制層105及びゲート電極104上に形成された第1の層間絶縁層110と、第1の層間絶縁層110上に形成された第2の層間絶縁層112と、第1の層間絶縁層110、第2の層間絶縁層112及び絶縁層106の開口部を介して低抵抗領域108aに電気的に接続されたソース電極114a及びドレイン電極114bを有するトップゲート型のトランジスタ550である半導体装置を作製できる。
なお、図示されていないが、ゲート電極104は、第1の層間絶縁層110及び第2の層間絶縁層112の一部を開口して形成されたコンタクトホールを用い、導電性を有する配線を介して第2の層間絶縁層上に電気的に取り出されている。
<本実施の形態により作製される半導体装置の効果>
以上の工程により作製された図5に示すトランジスタ550は、光照射処理130によりゲート電極104が選択的に加熱されると共にゲート電極104と重なる領域の絶縁層106も加熱されるため、該絶縁層中に含まれる酸素が脱離する。そして、絶縁層106は酸化物半導体層108と接して設けられているため、ゲート電極104と重なる領域の酸化物半導体層中に、絶縁層106から脱離した酸素を添加することができる。その結果ゲート電極104と重なる領域の酸化物半導体層中に存在する酸素欠損や界面準位を低減することができる。
したがって、本実施の形態に示す方法を用いることにより、しきい値電圧変動が少なく信頼性の高い半導体装置を作製することができる。
また、酸化物半導体層108に対して不純物添加処理131を行う場合において、ゲート電極104は絶縁層106を加熱するためだけでなく、酸化物半導体層108に低抵抗領域108a及びチャネル形成領域108bを形成するためのマスクとしての役割を併持できるため、半導体装置の作製工程を簡略化できる。
したがって、本実施の形態に示す方法を用いることにより、しきい値電圧変動が少なく信頼性の高い半導体装置を、より低コストで作製することができる。
(実施の形態3)
本実施の形態では、実施の形態1とは異なる構成についての半導体装置について、図8乃至図10を用いて説明する。なお、以下に説明する発明の構成において、実施の形態1と同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
<本実施の形態における半導体装置の構成>
図8は、本実施の形態の方法にて作製された半導体装置の構成例である、ボトムゲート構造のトランジスタ850であり、図8(A)はトランジスタ850の上面図、図8(B)は図8(A)の一点鎖線部E−Fの断面概略図である。なお、図8(A)の上面図については、構造を分かり易くするため、パターン形成が行われている膜及び層のみを記載する。本実施の形態では、トランジスタ850はキャリアが電子であるnチャネル型のトランジスタであるものとして作製方法を説明するが、nチャネル型に限定されるものではない。
図8に示すトランジスタ850は、基板100と、基板100上に形成された下地層102と、下地層102上に形成されたゲート電極104と、ゲート電極104上に形成された酸化抑制層105と、下地層102、ゲート電極104及び酸化抑制層105上に形成されたゲート絶縁層802と、ゲート絶縁層802上に形成された、ソース領域(又はドレイン領域)として機能する低抵抗領域108a及びチャネル形成領域108bを有する酸化物半導体層108と、酸化物半導体層108及びゲート絶縁層802上に形成された絶縁層106と、絶縁層106上に形成された金属層804と、絶縁層106及び金属層804上に形成された第1の層間絶縁層110と、第1の層間絶縁層110上に形成された第2の層間絶縁層112と、絶縁層106、第1の層間絶縁層110及び第2の層間絶縁層112の開口部を介して低抵抗領域108aに電気的に接続されたソース電極114a及びドレイン電極114bを有する構造である。
<本実施の形態における半導体装置の作製方法>
トランジスタ850の作製方法について図9及び図10を用いて以下の文章にて説明する。
まず、基板100を準備し、基板100上に下地層102を形成した後に、下地層102上にゲート電極104及び酸化抑制層105を形成し、下地層102、ゲート電極104及び酸化抑制層105上にゲート絶縁層802を形成する(図9(A)参照)。
基板100、下地層102、ゲート電極104及び酸化抑制層105の材質、特性、形成方法などについては実施の形態1と同様であるため、ここでは詳細説明を省略する。
ゲート絶縁層802としては、例えば、プラズマCVD法などのCVD法、PVD法及びスパッタリング法などの既知の方法を用いて、酸化珪素(SiO)、酸化アルミニウム(Al)、酸化ハフニウム(HfO)、ハフニウムシリケート(HfSiO)、ハフニウムアルミネート(HfAlO)、酸化ジルコニウム(ZrO)、酸化イットリウム(Y)、酸化ランタン(La)、酸化セリウム(CeO)を主成分とする単膜又は積層膜を形成して用いればよい。
また、プラズマCVD法などのCVD法、PVD法及びスパッタリング法などの既知の方法を用いて、窒化シリコン(SiN)、酸化窒化シリコン(SiON)、窒化酸化シリコン(SiNO)、窒化ハフニウムシリケート(HfSiON)、窒化ハフニウムアルミネート(HfAlON)を主成分とする単膜又は積層膜を形成して用いてもよい。ゲート絶縁層802は、加熱により酸素の放出が可能な膜に限らず、様々な膜種を用いることができるため、様々な高誘電率材料を用いることができる。
一例として、スパッタリング法を用いて窒化ハフニウムシリケートを10nmの厚さで成膜して、ゲート絶縁層802として用いればよい。スパッタリング法により形成された層には、水素や窒素などの元素が少なく望ましい。
次に、ゲート絶縁層802上に、酸化物半導体層108を形成し、ゲート絶縁層802及び酸化物半導体層108上に絶縁層106を形成し、絶縁層106上に金属層804をゲート電極104と重なる状態に形成する(図9(B)参照)。絶縁層106及び酸化物半導体層108の材質、特性、形成方法などについては実施の形態1と同様であるため、ここでは詳細説明を略する。
金属層804としては、例えば、スパッタリング法や蒸着法などの既知の方法を用いて形成された、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ネオジム(Nd)を主成分とする金属膜や合金膜、又はこれら金属や合金の窒化膜のいずれか一以上からなる層を用いればよい。なお、金属層804は、後の工程にて行う光照射処理130により、ゲート電極104と重なる領域に酸素を添加する機能を担うため、ゲート電極104と重なる状態に形成する必要がある。
また、上記材料以外にも、400nm以上1000nm以下の波長領域において60%以上の光吸収率を有する材料を用いることができる。例えば、プラズマCVD法などのCVD法、PVD法及びスパッタリング法などの既知の方法を用いて、酸化チタン、酸化モリブデン、酸化クロム、酸化コバルト、酸化銅、酸化ニッケル、酸化マグネシウムなどの金属酸化膜を用いてもよい。金属層804はトランジスタ850の動作に直接寄与するものではないため、抵抗値などの電気特性を考慮することなく、上述の光吸収特性を有する様々な材料を用いることができるため、光照射処理130による照射光を効率良く熱に変換することができる。したがって、低エネルギーの光照射で、ゲート電極104と重なる領域の酸化物半導体層中に効率良く酸素を添加することができるため、光照射に用いる装置の消費電力低減が可能となり、またメンテナンスを少なくする事ができる。なお、金属層804を第2のゲート電極として用い、デュアルゲート構造の半導体装置としてもよい。
一例として、スパッタリング法を用いて、酸化モリブデンを200nmの厚さで形成して、金属層804として用いればよい。
次に、金属層804に対して光照射処理130を行う(図9(C)参照)。入射光は金属層804に吸収され、金属層804が選択的に加熱される。これに伴い、金属層804と重なる領域の絶縁層106も加熱されるため、該絶縁層中に含まれる酸素が放出される。金属層804はゲート電極104と重なり酸化物半導体層108と接して形成されているため、放出された酸素の一部はゲート電極104と重なる領域を中心として、酸化物半導体層108中に添加される。なお、本実施の形態では金属層804部分に対して光照射処理130を行っているが、基板全面に対して光照射処理130を行ってもよい。光照射処理130の使用装置や照射方法などについては実施の形態1と同様であるため、ここでは詳細説明を省略する。
次に、金属層804をマスクとして不純物添加処理131を行い、酸化物半導体層108中にソース領域(又はドレイン領域)として機能する低抵抗領域108a及びチャネル形成領域108bを形成する(図10(A)参照)。不純物添加処理131の使用装置や添加方法などについては実施の形態1と同様であるため、ここでは詳細説明を省略する。
次に、絶縁層106及び金属層804上に、第1の層間絶縁層110及び第2の層間絶縁層112を形成し、絶縁層106、第1の層間絶縁層110及び第2の層間絶縁層112の一部に開口部を形成した後、開口部を介して低抵抗領域108aと電気的に接続されたソース電極114a及びドレイン電極114bを形成する(図10(B)参照)。なお、第1の層間絶縁層110、第2の層間絶縁層112、ソース電極114a及びドレイン電極114bの材質、特性、形成方法等ならびに、開口部の形成方法等については実施の形態1と同様であるため、ここでは詳細説明を省略する。
なお、本実施の形態では、絶縁層106及び金属層804上に第1の層間絶縁層110を形成したが、必ずしも必要なものではない。また、本実施の形態では第1の層間絶縁層110及び第2の層間絶縁層112は単層で形成されているが、2層以上の積層構造であってもよい。層間絶縁層をどのような材質及び構造にするかについては、トランジスタ850の使用用途や必要特性を鑑みて、作製者が適宜選択すればよい。
以上の工程により、図8(B)に示すように、基板100と、基板100上に形成された下地層102と、下地層102上に形成されたゲート電極104と、ゲート電極104上に形成された酸化抑制層105と、下地層102、ゲート電極104及び酸化抑制層105上に形成されたゲート絶縁層802と、ゲート絶縁層802上に形成された、ソース領域(又はドレイン領域)として機能する低抵抗領域108a及びチャネル形成領域108bを有する酸化物半導体層108と、酸化物半導体層108及びゲート絶縁層802上に形成された絶縁層106と、絶縁層106上に形成された金属層804と、絶縁層106及び金属層804上に形成された第1の層間絶縁層110と、第1の層間絶縁層110上に形成された第2の層間絶縁層112と、絶縁層106、第1の層間絶縁層110及び第2の層間絶縁層112の開口部を介して低抵抗領域108aに電気的に接続されたソース電極114a及びドレイン電極114bを有するボトムゲート型のトランジスタ850である半導体装置を作製できる。
なお、図示されていないが、ゲート電極104は、ゲート絶縁層802、絶縁層106、第1の層間絶縁層110及び第2の層間絶縁層112の一部を開口して形成されたコンタクトホールを用い、導電性を有する配線を介して第2の層間絶縁層上に電気的に取り出されている。
<本実施の形態により作製される半導体装置の効果>
以上の工程により作製された図8に示すトランジスタ850は、光照射処理130により金属層804が選択的に加熱されると共に金属層804と重なる領域の絶縁層106も加熱されるため、該絶縁層中に含まれる酸素が脱離する。そして、絶縁層106は酸化物半導体層と接して設けられており、また、ゲート電極104は金属層804と重なる状態に形成されているため、絶縁層106から脱離した酸素は、ゲート電極104と重なる領域の酸化物半導体層中に添加される。その結果ゲート電極104と重なる領域の酸化物半導体層中に存在する酸素欠損や界面準位を低減することができる。
したがって、本実施の形態に示す方法を用いることにより、しきい値電圧変動が少なく信頼性の高い半導体装置を作製することができる。
なお、金属層804はゲート電極104のように半導体装置の動作に直接関与するものではないため、抵抗値や膜厚に制限を受けることなく、光照射処理130により効率的に発熱する材料を金属層804に用いることができるため、光照射処理130を低エネルギー化できる。これにより、しきい値電圧変動が少なく信頼性の高い半導体装置を、より低コストで作製することができる。
また、酸化物半導体層108に対して不純物添加処理131を行う場合において、金属層804は絶縁層106を加熱するためだけでなく、酸化物半導体層108にソース領域(又はドレイン領域)として機能する低抵抗領域108a及びチャネル形成領域108bを形成するためのマスクとしての役割を併持できるため、半導体装置の作製工程を簡略化できる。
したがって、本実施の形態に示す方法を用いることにより、しきい値電圧変動が少なく信頼性の高い半導体装置を、より低コストで作製することができる。
更に、金属層804は、ゲート電極104と重なる領域の酸化物半導体への外光の入射を抑制する役割(所謂、遮光膜)を果たすため、外部からの光入射による特性変動の抑制された、信頼性の高い半導体装置を作製することができる。
(実施の形態4)
本実施の形態では、金属層804が実施の形態3とは異なる位置に構成された半導体装置について、図11乃至図13を用いて説明する。なお、以下に説明する発明の構成において、実施の形態1や実施の形態3と同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
<本実施の形態における半導体装置の構成>
図11は、本実施の形態の方法にて作製された半導体装置の構成例である、トップゲート構造のトランジスタ1150であり、図11(A)はトランジスタ1150の上面図、図11(B)は図11(A)の一点鎖線部G−Hの断面概略図である。なお、図11(A)の上面図については、構造を分かり易くするため、パターン形成が行われている膜及び層のみを記載する。本実施の形態では、トランジスタ1150はキャリアが電子であるnチャネル型のトランジスタであるものとして作製方法を説明するが、nチャネル型に限定されるものではない。
図11に示すトランジスタ1150は、基板100と、基板100上に形成された下地層102と、下地層102上に形成された金属層804と、下地層102及び金属層804上に形成された絶縁層106と、絶縁層106上に形成された、ソース領域(又はドレイン領域)として機能する低抵抗領域108a及びチャネル形成領域108bを有する酸化物半導体層108と、絶縁層106及び酸化物半導体層108上に形成されたゲート絶縁層802と、ゲート絶縁層802上に形成された酸化抑制層105と、酸化抑制層105上に形成されたゲート電極104と、ゲート絶縁層802、酸化抑制層105及びゲート電極104上に設けられた第1の層間絶縁層110と、第1の層間絶縁層110上に形成された第2の層間絶縁層112と、第1の層間絶縁層110、第2の層間絶縁層112及びゲート絶縁層802の開口部を介して低抵抗領域108aに電気的に接続されたソース電極114a及びドレイン電極114bを有する構造である。
<本実施の形態における半導体装置の作製方法>
トランジスタ1150の作製方法について図12及び図13を用いて以下の文章にて説明する。
まず、基板100を準備し、基板100上に下地層102を形成し、下地層102上に金属層804を形成し、下地層102及び金属層804上に絶縁層106を形成し、絶縁層106上に酸化物半導体層108を形成し、絶縁層106及び酸化物半導体層108上にゲート絶縁層802を形成し、ゲート絶縁層802上に酸化抑制層105及びゲート電極104を形成する(図12(A)参照)。基板100、下地層102、金属層804、絶縁層106、酸化物半導体層108、ゲート絶縁層802、酸化抑制層105及びゲート電極104の材質、特性、形成方法などについては実施の形態3と同様であるため、ここでは詳細説明を省略する。
次に、金属層804に対して光照射処理130を行う(図12(B)参照)。これにより、実施の形態3と同様に、ゲート電極104と重なる領域の酸化物半導体層108中に酸素が添加される。なお、本実施の形態では金属層804部分に対して光照射処理130を行っているが、基板全面に対して光照射処理130を行ってもよい。光照射処理130の使用装置や照射方法などについては実施の形態1と同様であるため、ここでは詳細説明を省略する。
次に、ゲート電極104をマスクとして不純物添加処理131を行い、酸化物半導体層108中にソース領域(又はドレイン領域)として機能する低抵抗領域108a及びチャネル形成領域108bを形成する(図12(C)参照)。不純物添加処理131の使用装置や添加方法などについては実施の形態1と同様であるため、ここでは詳細説明を省略する。
次に、ゲート絶縁層802、酸化抑制層105及びゲート電極104上に、第1の層間絶縁層110及び第2の層間絶縁層112を形成し、第1の層間絶縁層110、第2の層間絶縁層112及びゲート絶縁層802の一部に開口部を形成した後、開口部を介して低抵抗領域108aと電気的に接続されたソース電極114a及びドレイン電極114bを形成する(図13参照)。なお、第1の層間絶縁層110、第2の層間絶縁層112、ソース電極114a及びドレイン電極114bの材質、特性、形成方法等ならびに、開口部の形成方法等については実施の形態1と同様であるため、ここでは詳細説明を省略する。
なお、本実施の形態では、ゲート絶縁層802、酸化抑制層105及びゲート電極104上に第1の層間絶縁層110を形成したが、必ずしも必要なものではない。また、本実施の形態では第1の層間絶縁層110及び第2の層間絶縁層112は単層で形成されているが、2層以上の積層構造であってもよい。層間絶縁層をどのような材質及び構造にするかについては、トランジスタ1150の使用用途や必要特性を鑑みて、作製者が適宜選択すればよい。
以上の工程により、図11(B)に示すように、基板100と、基板100上に形成された下地層102と、下地層102上に形成された金属層804と、下地層102及び金属層804上に形成された絶縁層106と、絶縁層106上に形成された、ソース領域(又はドレイン領域)として機能する低抵抗領域108a及びチャネル形成領域108bを有する酸化物半導体層108と、絶縁層106及び酸化物半導体層108上に形成されたゲート絶縁層802と、ゲート絶縁層802上に形成された酸化抑制層105と、酸化抑制層105上に形成されたゲート電極104と、ゲート絶縁層802、酸化抑制層105及びゲート電極104上に設けられた第1の層間絶縁層110と、第1の層間絶縁層110上に形成された第2の層間絶縁層112と、第1の層間絶縁層110及び第2の層間絶縁層112の開口部を介して低抵抗領域108aに電気的に接続されたソース電極114a及びドレイン電極114bを有するトップゲート型のトランジスタ1150である半導体装置を作製できる。
<本実施の形態により作製される半導体装置の効果>
以上の工程により作製された図11に示すトランジスタ1150は、光照射処理130により金属層804が選択的に加熱されると共に金属層804と重なる領域の絶縁層106も加熱されるため、該絶縁層中に含まれる酸素が脱離する。そして、絶縁層106は酸化物半導体層と接して設けられており、また、ゲート電極104は金属層804と重なる状態に形成されているため、絶縁層106から脱離した酸素は、ゲート電極104と重なる領域の酸化物半導体層中に添加される。その結果ゲート電極104と重なる領域の酸化物半導体層中に存在する酸素欠損や界面準位を低減することができる。
したがって、本実施の形態に示す方法を用いることにより、しきい値電圧変動が少なく信頼性の高い半導体装置を作製することができる。
なお、金属層804はゲート電極104のように半導体装置の動作に直接関与するものではないため、抵抗値や膜厚に制限を受けることなく、光照射処理130により効率的に発熱する材料を金属層804に用いることができるため、光照射処理130を低エネルギー化できる。これにより、しきい値電圧変動が少なく信頼性の高い半導体装置を、より低コストで作製することができる。
また、酸化物半導体層108に対して不純物添加処理131を行う場合において、ゲート電極104は絶縁層106を加熱するためだけでなく、酸化物半導体層108にソース領域(又はドレイン領域)として機能する低抵抗領域108a及びチャネル形成領域108bを形成するためのマスクとしての役割を併持できるため、半導体装置の作製工程を簡略化できる。
したがって、本実施の形態に示す方法を用いることにより、しきい値電圧変動が少なく信頼性の高い半導体装置を、より低コストで作製することができる。
更に、金属層804は、絶縁層106を加熱する機能以外に、ゲート電極104と重なる領域の酸化物半導体への外光の入射を抑制する役割(所謂、遮光膜)を果たすため、外部からの光入射による特性変動の抑制された、信頼性の高い半導体装置を作製することができる。
(実施の形態5)
本明細書に開示する酸化物半導体素子は、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、例えば、テレビジョン装置、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。前述の実施の形態で説明した酸化物半導体素子を具備する電子機器の一例を図14を用いて説明する。
図14(A)は、携帯型の情報端末であり、本体1401、筐体1402、第1の表示部1403a、第2の表示部1403bなどによって構成されている。第1の表示部1403aはタッチ入力機能を有するパネルとなっており、例えば図14(A)の左図のように、第1の表示部1403aに表示される選択ボタン1404により「音声入力」を行うか、「キー入力」を行うかを選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「キー入力」を選択した場合、図14(A)の右図のように第1の表示部1403aにはキーボード1405が表示される。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能となる。
また、図14(A)に示す携帯型の情報端末は、図14(A)の右図のように、第1の表示部1403a及び第2の表示部1403bのうち、一方を取り外すことができる。第2の表示部1403bもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、一方の手で筐体1402を持ち、他方の手で操作することができるため非常に便利である。
図14(A)は、様々な情報(静止画、動画、テキスト画像など)を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子(イヤホン端子、USB端子など)、記録媒体挿入部などを備える構成としてもよい。
また、図14(A)に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
さらに、図14(A)に示す筐体1402にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。
図14(B)は、画像表示装置の一形態を示している。図14(B)に示す画像表示装置は、タッチ入力機能を備えた表示部1411を有しおり、表示部1411は窓ガラスとして機能している。本明細書に開示する半導体装置の作製方法において用いた酸化物半導体層108は透光性を有しているため、基板100に透光性を有する基板(例えば、無アルカリガラス等)を用い、また配線を微細化することにより、外部の光景が目視可能となるだけの十分な可視光透過率(例えば、50%以上の可視光透過率)を有して形成できる。このため、例えば図14(B)の左図のように、表示部1411は通常状態では窓ガラスとして機能しているが、表示部1411の表面に触れることにより、図14(B)の右図のように、必要な情報を表示部1411に表示することができる。
また、表示部1411の内部回路の一部に無線で情報を送受信できる機構(以下、無線機構と略記する)を設けてもよい。これにより、例えば、無線機構を備えた圧電振動子1412を画像表示装置の一部に設置し、表示部1411の内部回路の一部に設けられた無線機構から送信された音信号を圧電振動子1412に備えられた無線機構により受信して圧電振動子1412を振動させることにより、表示部1411を振動させて安定した大きさの音を周囲にまんべんなく放射することができる。
図14(C)は、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)の一形態を示している。図14(C)に示す画像表示装置は、本体1421に左目用パネル1422a、右目用パネル1422b及び画像表示ボタン1423が設けられている。本明細書に開示する半導体装置の作製方法において用いた酸化物半導体層108は透光性を有しているため、基板100に透光性を有する基板(例えば、無アルカリガラス等)を用い、また配線を微細化することにより、十分な可視光透過率(例えば、50%以上の可視光透過率)を有して形成できる。このため、左目用パネル1422a及び右目用パネル1422bは、外部の光景が目視可能であるため、通常時は図14(C)の左下図のように、使用者は通常の眼鏡と同様に周囲の風景を見ることができる。また、使用者が必要な情報を得たい場合に画像表示ボタン1423を押すことにより、図14(C)の右下図のように、左目用パネル1422a、右目用パネル1422bの一方又は両方に画像が表示される。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
100 基板
102 下地層
104 ゲート電極
105 酸化抑制層
106 絶縁層
108 酸化物半導体層
108a 低抵抗領域
108b チャネル形成領域
110 第1の層間絶縁層
112 第2の層間絶縁層
114a ソース電極
114b ドレイン電極
120 マスク
130 光照射処理
131 不純物添加処理
150 トランジスタ
550 トランジスタ
802 ゲート絶縁層
804 金属層
850 トランジスタ
1150 トランジスタ
1401 本体
1402 筐体
1403a 第1の表示部
1403b 第2の表示部
1404 選択ボタン
1405 キーボード
1411 表示部
1412 圧電振動子
1421 本体
1422a 左目用パネル
1422b 右目用パネル
1423 画像表示ボタン

Claims (4)

  1. 絶縁表面を有する基板上にゲート電極を形成し、
    前記ゲート電極上にゲート絶縁層を形成し、
    前記ゲート絶縁層上に酸化物半導体層を形成し、
    前記酸化物半導体層に接し、且つ前記酸化物半導体層を介して前記ゲート電極と重なる領域を有する絶縁層を形成し、
    前記絶縁層上に前記ゲート電極と重なる金属層を形成し、
    前記金属層に光を照射し、
    前記絶縁層は、加熱により酸素を放出することが可能であり、
    前記金属層と重なる領域の前記絶縁層から前記酸化物半導体層中に酸素が添加され、前記ゲート電極と重なる領域の前記酸化物半導体層中の酸素欠損および界面準位が低減されることを特徴とする半導体装置の作製方法。
  2. 絶縁表面を有する基板上に金属層を形成し、
    前記金属層上に絶縁層を形成し、
    前記絶縁層に接して酸化物半導体層を形成し、
    前記酸化物半導体層上にゲート絶縁層を形成し、
    前記ゲート絶縁層上に、前記金属層及び前記酸化物半導体層と重なるようにゲート電極を形成し、
    前記金属層に光を照射処理し、
    前記絶縁層は、加熱により酸素を放出することが可能であり、
    前記金属層と重なる領域の前記絶縁層から前記酸化物半導体層中に酸素が添加され、前記ゲート電極と重なる領域の前記酸化物半導体層中の酸素欠損および界面準位が低減されることを特徴とする半導体装置の作製方法。
  3. 請求項1又は2において、
    前記金属層として、400nm以上1000nm以下の波長領域において60%以上の光吸収率を有する層を形成することを特徴とする半導体装置の作製方法。
  4. 請求項1乃至のいずれか一において、
    前記絶縁層を、酸素又は酸素とアルゴンの混合ガスを用いたスパッタリング法により形成することを特徴とする半導体装置の作製方法。
JP2012046240A 2011-03-04 2012-03-02 半導体装置の作製方法 Expired - Fee Related JP6029291B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012046240A JP6029291B2 (ja) 2011-03-04 2012-03-02 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011047879 2011-03-04
JP2011047879 2011-03-04
JP2012046240A JP6029291B2 (ja) 2011-03-04 2012-03-02 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2012199530A JP2012199530A (ja) 2012-10-18
JP2012199530A5 JP2012199530A5 (ja) 2015-04-16
JP6029291B2 true JP6029291B2 (ja) 2016-11-24

Family

ID=46753583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012046240A Expired - Fee Related JP6029291B2 (ja) 2011-03-04 2012-03-02 半導体装置の作製方法

Country Status (3)

Country Link
US (1) US9646829B2 (ja)
JP (1) JP6029291B2 (ja)
KR (1) KR101952954B1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20150221677A1 (en) * 2012-09-24 2015-08-06 Sharp Kabushiki Kaisha Active matrix substrate, display device, and production method therefor
US20140097003A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
WO2014148872A1 (ko) * 2013-03-21 2014-09-25 한양대학교 산학협력단 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이, 및 이들의 제조방법
JP2015065202A (ja) 2013-09-24 2015-04-09 株式会社東芝 半導体素子、表示装置、半導体素子の製造方法及び表示装置の製造方法
WO2015046204A1 (ja) * 2013-09-27 2015-04-02 三菱電機株式会社 Tftアレイ基板、液晶表示装置、およびtftアレイ基板の製造方法
US9455349B2 (en) 2013-10-22 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor with reduced impurity diffusion
TWI685116B (zh) 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
US20160005871A1 (en) * 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107406966B (zh) 2015-03-03 2020-11-20 株式会社半导体能源研究所 氧化物半导体膜、包括该氧化物半导体膜的半导体装置以及包括该半导体装置的显示装置
TWI695513B (zh) 2015-03-27 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
KR102561113B1 (ko) 2015-08-13 2023-07-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN106876539B (zh) * 2017-02-17 2019-04-05 深圳市华星光电技术有限公司 石墨烯发光晶体管及其制作方法、主动石墨烯发光显示器
JP6917779B2 (ja) * 2017-05-29 2021-08-11 株式会社ジャパンディスプレイ 表示装置
US10629494B2 (en) * 2017-06-26 2020-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11049887B2 (en) * 2017-11-10 2021-06-29 Applied Materials, Inc. Layer stack for display applications
JP6821865B2 (ja) * 2018-09-27 2021-01-27 Hoya株式会社 マスクブランク、転写用マスクおよび半導体デバイスの製造方法

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006114657A (ja) * 2004-10-14 2006-04-27 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP2007188956A (ja) * 2006-01-11 2007-07-26 Nec Electronics Corp 半導体装置の製造方法
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
EP2259294B1 (en) 2006-04-28 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101510212B1 (ko) * 2008-06-05 2015-04-10 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US9666719B2 (en) * 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI637444B (zh) 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR102215941B1 (ko) * 2009-07-31 2021-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5727204B2 (ja) * 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101969291B1 (ko) * 2010-02-26 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011145467A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR20120100753A (ko) 2012-09-12
KR101952954B1 (ko) 2019-02-27
US9646829B2 (en) 2017-05-09
US20120225543A1 (en) 2012-09-06
JP2012199530A (ja) 2012-10-18

Similar Documents

Publication Publication Date Title
JP6029291B2 (ja) 半導体装置の作製方法
JP6553782B2 (ja) 半導体装置
JP5693158B2 (ja) 半導体装置
JP6345299B2 (ja) 半導体装置
TWI555164B (zh) 非線性元件,包括非線性元件之顯示裝置,及包括顯示裝置之電子裝置
TWI496288B (zh) 非線性元件,顯示裝置及電子裝置
JP6063115B2 (ja) 半導体装置の作製方法
JP2013021317A (ja) 半導体装置およびその作製方法
TW201203550A (en) Transistor
JP2012060091A (ja) 半導体素子、半導体装置及び半導体素子の作製方法
JP2018019088A (ja) 半導体装置
JP6212153B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161018

R150 Certificate of patent or registration of utility model

Ref document number: 6029291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees