JP6007251B2 - ゲート間結合比の改善された浮動ゲートと結合ゲートを有する不揮発性メモリセル - Google Patents
ゲート間結合比の改善された浮動ゲートと結合ゲートを有する不揮発性メモリセル Download PDFInfo
- Publication number
- JP6007251B2 JP6007251B2 JP2014528393A JP2014528393A JP6007251B2 JP 6007251 B2 JP6007251 B2 JP 6007251B2 JP 2014528393 A JP2014528393 A JP 2014528393A JP 2014528393 A JP2014528393 A JP 2014528393A JP 6007251 B2 JP6007251 B2 JP 6007251B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- region
- floating gate
- sidewall
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008878 coupling Effects 0.000 title claims description 62
- 238000010168 coupling process Methods 0.000 title claims description 62
- 238000005859 coupling reaction Methods 0.000 title claims description 62
- 239000000758 substrate Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 229920005591 polysilicon Polymers 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、浮動ゲートと結合ゲートを有する不揮発性メモリセルにおいて、浮動ゲートと結合ゲートの間の結合比を高めた不揮発性メモリセルに関する。
電荷を蓄えておくための浮動ゲートを有する不揮発性メモリセルは、当技術でよく知られている。図１を参照すると、先行技術の不揮発性メモリセル１０の断面図が示されている。メモリセル１０は、Ｐ型の様な第１の導電性型式の半導体基板１２を備えている。基板１２の表面又はその付近には、Ｎ型の様な第２の導電性型式の第１領域１４が在る。これも第２の導電性型式の第２領域１６が第１領域１４から間隔をあけて配置されている。第１領域１４と第２領域１６の間にチャネル領域１８が在る。チャネル領域１８の第１の部分の上方にポリシリコンで作られているワードライン２０が配置されている。ワードライン２０は、チャネル領域１８から、（二）酸化シリコン層２２によって分離されている。ワードライン２０に間近に隣接し且つワードライン２０から間隔をあけて、やはりポリシリコンで作られている浮動ゲート２４が、チャネル領域１８の別の部分の上方に配置されている。浮動ゲート２４は、チャネル領域１８から、典型的にはやはり（二）酸化シリコンの層である別の絶縁層３０によって分離されている。同様にポリシリコンで作られている結合ゲート２６が、浮動ゲート２４の上方に配置されていて、浮動ゲート２４から別の絶縁層３２によって絶縁されている。浮動ゲート２４のもう一方の側には、やはりポリシリコンで作られている消去ゲート２８が、浮動ゲート２４から間隔をあけて配置されている。消去ゲート２８は、第２領域１６の上方に配置されていて、第２領域から絶縁されている。消去ゲート２８は、結合ゲート２６にも間近に隣接しているが、結合ゲート２６から当該結合ゲート２６のもう一方の側に対し間隔をあけて配置されている。消去ゲート２８は、浮動ゲート２４の上方に僅かな張り出しを有している。メモリセル１０の動作では、浮動ゲート２４に蓄えられている電荷（又は浮動ゲート２４上の電荷の不存在）が、第１領域１４と第２領域１６の間の電流の流れを制御する。浮動ゲート２４がその上に電荷を有している場合、浮動ゲート２４はプログラムされている。浮動ゲート２４がその上方に電荷を有していない場合、浮動ゲート２４は消去されている。メモリセル１０は、米国特許第７，８６８，３７５号及び米国特許第６，７４７，３１０号にくまなく開示されており、それらの開示をここにそっくりそのまま参考文献として援用する。
メモリセル１０は以下の様に動作する。浮動ゲート２４に電荷を蓄えさせるプログラミング動作時、パルスの形状をした第１の正電圧がワードライン２０に印加されて、チャネル領域１８のワードライン２０下の部分を導電性にさせる。同様にパルスの形状をした第２の正電圧が結合ゲート２６に印加される。やはりパルスの形状をした第３の正電圧が消去ゲート２８に印加される。同様にパルスの形状をした差電圧が第１領域１４と第２領域１６の間に印加される。第１の正電圧、第２の正電圧、第３の正電圧、及び差電圧は、全て、実質的に同時に印加され、実質的に同時に終結する。第１領域１４からの電子は、第２領域１６の正電圧へ引き付けられる。それら電子が浮動ゲート２４に近づくと、電子は結合ゲート２６及び消去ゲート２８に印加された電圧によって引き起こされる電場の急激な増加を経験し、電荷が浮動ゲート２４側へ注入されてしまう。こうして、ホット電子注入のメカニズムを通じてプログラミングが起こる。
電荷を浮動ゲート２４から離脱させる消去動作時、高い正電圧が消去ゲート２８に印加される。接地電圧が結合ゲート２６及び／又はワードライン２０に印加されてもよい。浮動ゲート２４の電荷は、浮動ゲート２４と消去ゲート２８の間の絶縁層を貫くトンネリングによって消去ゲート２８へ引き付けられる。具体的には、浮動ゲート２４は、消去ゲート２８に面する鋭い先端を備えて形成されており、それにより、浮動ゲート２４からの電子が当該先端を通じて浮動ゲート２４と消去ゲート２８の間の絶縁層を貫いて消去ゲート２８側へトンネルするファウラー-ノルトハイムトンネリングが促される。米国特許７，８６８，３７５号及び米国特許第６，７４７，３１０号に開示されている様に、浮動ゲート２４の側壁と浮動ゲート２４の上面の間に鋭い縁又は先端を有していることは、電子が消去動作時に浮動ゲート２４から消去ゲート２８へより容易にトンネルできるようになるので有利であろう。
読み出し動作時、第１の正電圧がワードライン２０に印加されてチャネル領域１８のワードライン２０下方の部分をオンにする。第２の正電圧が結合ゲート２６に印加される。差電圧が第１領域１４及び第２領域１６へ印加される。浮動ゲート２４がプログラムされていたなら、即ち、浮動ゲート２４が電子を蓄えているなら、結合ゲート２６に印加された第２の正電圧は、浮動ゲート２４に蓄えられている負電荷を乗り越えることができず、チャネル領域１８の浮動ゲート２４下方の部分は非導電性のままとなる。而して、第１領域１４と第２領域１６の間には、電流が流れないか又は最小量の電流しか流れないことになる。また一方で、浮動ゲート２４がプログラムされていなかったら、即ち、浮動ゲート２４が中性のままであるなら、又は恐らくは幾つかの正孔を蓄えている場合でも、結合ゲート２６に印加された第２の正電圧は、チャネル領域１８の浮動ゲート２４下方の部分を導電性にさせることができる。而して、第１領域１４と第２領域１６の間に電流が流れることになる。
上記動作から分かるように、重要なパラメータの１つは、結合ゲート２６と浮動ゲート２４の間の結合比である。例えば、プログラミング動作時、結合ゲート２６にプログラミングパルスが印加されると、結合ゲート２６は浮動ゲートに容量結合される。図１に示されている先行技術のメモリセル１０では、浮動ゲート２４は平面輪郭を持つ上側表面を有し、結合ゲート２６の方は、同じ平面輪郭を持つ下側表面を有している。メモリセル１０がスケールされる際、即ち、その幾何学形状が縮められると、結合ゲート２６と浮動ゲート２４の間の容量結合の寸法が減少する。故に、有効な動作を持ち続けるには、結合ゲート２６と浮動ゲート２４の間の結合比を、浮動ゲート２４又は結合ゲート２６のサイズを増加させること無しに高めることが望ましい。
このため、本発明では、不揮発性メモリセルは、上面を有する第１の導電性型式の半導体基板を有している。第２の導電性型式の第１領域が、基板中に上面に沿って在る。第２の導電性型式の第２領域が、基板中に上面に沿って第１領域から間隔をあけて配置されている。第１領域と第２領域の間にチャネル領域が在る。チャネル領域の第１領域に間近に隣接する第１の部分の上方にワードラインゲートが配置されている。ワードラインゲートは、第１の絶縁層によってチャネル領域から分離されている。チャネル領域の別の部分の上方に浮動ゲートが配置されている。浮動ゲートは、第２の絶縁層によってチャネル領域から分離されている下側表面、及び下側表面とは反対側の上側表面を有している。浮動ゲートは、更に、ワードラインゲートに隣接してはいるがワードラインゲートから分離されている第１側壁、及び第１側壁とは反対側の第２側壁を有している。浮動ゲートの上側表面は、第１側壁から第２側壁にかけて非平面状の輪郭を有している。浮動ゲートの上側表面の上方には、結合ゲートが配置されていて、第３の絶縁層によって浮動ゲートから絶縁されている。結合ゲートは、浮動ゲートの上側表面の輪郭に沿う輪郭を持つ下側表面を有している。浮動ゲートの第２側壁に隣接して、消去ゲートが配置されている。消去ゲートは、第２領域の上方に配置されていて、第２領域から絶縁されている。
本発明は、上述のメモリセルのアレイ及び上述のメモリセルを作る方法にも関する。
図２を参照すると、本発明の不揮発性メモリセル５０の第１の実施形態の断面図が示されている。メモリセル５０は、図１に示されているメモリセル１０に類似している。よって、同様の部分は同様の番号を付して示すことにする。
メモリセル５０は、Ｐ型の様な第１の導電性型式の半導体基板１２に形成されている。Ｐ型を形成するのに使用される典型的なインプラントはホウ素Ｂ１１であって、それは基板１２の中へ大凡２０００オングストロームの深さまで打ち込まれている。基板１２の表面又はその付近には、Ｎ型の様な第２の導電性型式の第１領域１４が在る。これも第２の導電性型式の第２領域１６が第１領域１４から間隔をあけて配置されている。第１領域１４と第２領域１６の間にチャネル領域１８が在る。チャネル領域１８の第１の部分の上方にポリシリコンで作られているワードライン２０が配置されている。ワードライン２０は、チャネル領域１８から、（二）酸化シリコン層２２によって分離されている。ワードライン２０に間近に隣接し且つワードライン２０から間隔をあけて、やはりポリシリコンで作られている浮動ゲート６０が、チャネル領域１８の別の部分の上方に配置されている。浮動ゲート６０は、チャネル領域１８から、典型的にはやはり（二）酸化シリコンの層である別の絶縁層３０によって分離されている。浮動ゲート６０は、絶縁層３０に載っている下側表面を有している。浮動ゲート６０は、下側表面とは反対側の上側表面６２を有している。浮動ゲート６０の互いに反対側には、第１側壁と一側壁が在り、ワードラインゲート２０に最も近接している側を第１側壁とする。浮動ゲートの上側表面６２は、非平面状である表面輪郭を有している。上側表面６２の輪郭の非平面性は、第１壁から第２壁にかけてであってもよいし、それに垂直な方向即ち紙面の奥−手前の方向とすることもできる。浮動ゲート６０の上方には、同様にポリシリコンで作られている結合ゲート７０が配置されていて、浮動ゲート６０から別の絶縁層３２によって絶縁されている。結合ゲート７０は、下側表面７２を有している。絶縁層３２は、絶縁層３２に間近に隣接する下側表面７２に係る厚さが実質的に均一である。而して、下側表面７２も、浮動ゲート６０の上側表面６２の輪郭に沿い、非平面状の輪郭を下側表面７２の輪郭として有している。或る好適な実施形態では、浮動ゲート６０の上側表面６２と結合ゲート７０の下側表面７２のそれぞれは輪郭が段形状になっている。
浮動ゲート６０のもう一方の側には、やはりポリシリコンで作られている消去ゲート２８が、浮動ゲート２４から間隔をあけて配置されている。消去ゲート２８は、第２領域１６の上方に配置されていて、第２領域から絶縁されている。消去ゲート２８は、更に、結合ゲート７０に間近に隣接しているが、結合ゲート７０から当該結合ゲート７０のもう一方の側に対して間隔をあけて配置されている。消去ゲート２８は、浮動ゲート６０の第２側壁に隣接していて、浮動ゲート６０の上方に僅かな張り出しを有している。メモリセル５０の動作では、浮動ゲート６０に蓄えられている電荷（又は浮動ゲート６０上の電荷の不存在）が、第１領域１４と第２領域１６の間の電流の流れを制御する。浮動ゲート６０がその上に電荷を有している場合、浮動ゲート６０はプログラムされている。浮動ゲート６０がその上方に電荷を有していない場合、浮動ゲート６０は消去されている。
図２に示されている実施形態では、メモリセル５０の浮動ゲート６０は、その第１側壁が、ワードラインゲート２０に隣接していて、約７００Åの厚さを有している。消去ゲート２８に隣接している第２側壁は、約４００Åの厚さを有している。而して、第１側壁は第２側壁より厚肉である。
図３を参照すると、本発明の不揮発性メモリセル１００の第２の実施形態の断面図が示されている。メモリセル１００は、図２に示されているメモリセル５０に類似している。よって、同様の部分は同様の番号を付して示すことにする。
メモリセル１００は、Ｐ型の様な第１の導電性型式の半導体基板１２に形成されている。Ｐ型を形成するのに使用される典型的なインプラントはホウ素Ｂ１１であって、それは基板１２の中へ大凡２０００オングストロームの深さまで打ち込まれている。基板１２の表面又はその付近には、Ｎ型の様な第２の導電性型式の第１領域１４が在る。これも第２の導電性型式の第２領域１６が第１領域１４から間隔をあけて配置されている。第１領域１４と第２領域１６の間にチャネル領域１８が在る。チャネル領域１８の第１の部分の上方にポリシリコンで作られているワードライン２０が配置されている。ワードライン２０は、チャネル領域１８から、（二）酸化シリコン層２２によって分離されている。ワードライン２０に間近に隣接し且つワードライン２０から間隔をあけて、やはりポリシリコンで作られている浮動ゲート６０が、チャネル領域１８の別の部分の上方に配置されている。浮動ゲート６０は、チャネル領域１８から、典型的にはやはり（二）酸化シリコンの層である別の絶縁層３０によって分離されている。浮動ゲート６０は、絶縁層３０に載っている下側表面を有している。浮動ゲート６０は、下側表面とは反対側の上側表面６２を有している。浮動ゲート６０の互いに反対側の側面には、第１側壁と一側壁が在り、ワードラインゲート２０に最も近接している側を第１側壁とする。浮動ゲートの上側表面６２は、非平面状である表面輪郭を有している。上側表面６２の輪郭の非平面性は、第１壁から第２壁にかけてであってもよいし、それに垂直な方向即ち紙面の奥−手前の方向とすることもできる。浮動ゲート６０の上方には、同様にポリシリコンで作られている結合ゲート７０が配置されていて、浮動ゲート６０から別の絶縁層３２によって絶縁されている。結合ゲート７０は、下側表面７２を有している。絶縁層３２は、絶縁層３２に間近に隣接する下側表面７２に係る厚さが実質的に均一である。而して、下側表面７２も、浮動ゲート６０の上側表面６２の輪郭に沿い、非平面状の輪郭を下側表面７２の輪郭として有している。或る好適な実施形態では、浮動ゲート６０の上側表面６２と結合ゲート７０の下側表面７２のそれぞれは輪郭が段形状になっている。
浮動ゲート６０のもう一方の側には、やはりポリシリコンで作られている消去ゲート２８が、浮動ゲート２４から間隔をあけて配置されている。消去ゲート２８は、第２領域１６の上方に配置されていて、第２領域から絶縁されている。消去ゲート２８は、更に、結合ゲート７０に間近に隣接しているが、結合ゲート７０から当該結合ゲート７０のもう一方の側に対して間隔をあけて配置されている。消去ゲート２８は、浮動ゲート６０の第２側壁に隣接していて、浮動ゲート６０の上方に僅かな張り出しを有している。メモリセル１００の動作では、浮動ゲート６０に蓄えられている電荷（又は浮動ゲート６０上の電荷の不存在）が、第１領域１４と第２領域１６の間の電流の流れを制御する。浮動ゲート６０がその上方に電荷を有している場合、浮動ゲート６０はプログラムされている。浮動ゲート６０がその上方に電荷を有していない場合、浮動ゲート６０は消去されている。
図３に示されている実施形態と図２に示されている実施形態の唯一の相違は、図３に示されている実施形態では、メモリセル５０の浮動ゲート６０は、ワードラインゲート２０に隣接しているその第１側壁が、消去ゲート２８に隣接しているその第２側壁よりも短くなっていることである。よって、メモリセル５０の浮動ゲート６０は、その第１側壁が、ワードラインゲート２０に隣接していて、約４００Åの厚さを有している。消去ゲート２８に隣接している第２側壁は、約７００Åの厚さを有している。
図５を参照すると、本発明のメモリセル５０（図２に示す）又はメモリセル１００（図３に示す）の何れかを使用しているメモリセルのアレイ１５０の上面図が示されている。複数のメモリセル５０又は１００は、第１領域１４とその関連付けられる第２領域とそれらの間のチャネル領域１８とによって画定されるそれぞれのメモリセル５０又は１００が列方向に延びるように配列されている。また、それぞれのワードライン２０は、異なる列の複数のメモリセル５０又は１００を接続して行方向に延びている。加えて、それぞれの結合ゲート７０も、異なる列の複数のメモリセル５０又は１００を接続して行方向に延びている。結合ゲート７０は、各列の浮動ゲート６０上に横たわっていて、結合ゲート７０の下側表面は浮動ゲート６０の上側表面の非平面状の輪郭に沿っている。また、消去ゲート２８は、行方向に延びていて、各列の一対のメモリセル５０又は１００によって共有されている。最後に、消去ゲート２８の下の第２領域１６は、異なる列の複数のメモリセル５０又は１００を接続して行方向に延びている。
図４（ａ）を参照すると、本発明のメモリセル５０又は１００の何れかを作る方法の第１の工程が示されている。メモリセル５０又は１００は、図１に示されているメモリセル１０に非常に似ている。これまでに論じられている様に唯一の相違は、浮動ゲート６０の上側表面の輪郭の形状である。よって、浮動ゲート６０を最終的に形成するポリシリコンの形成における工程は全て、図１に示されている浮動ゲート２４の形成で使用されている工程と同じである。ポリシリコン６０は、酸化物層３０上に形成された後、その上側表面は平面形状をしている。上側表面６２は次いでマスキング工程を施され、次いで上側表面６２がエッチングされて、上側表面６２に段が作成され、その結果、上側表面６２に非平面状の輪郭がもたらされる。上側表面６２に作成される段は、図３に示されている形状とすることができ、すると最終的に、ワードラインゲート２０に最も近接する第１側壁が消去ゲート２８に最も近接する第２側壁よりも背高になった浮動ゲート６０が形成され、メモリセル５０がもたらされる。代わりに、上側表面に作成される段は、図３に示されているものと逆の形状とすることができ、すると最終的に、ワードライン２０に最も近接する第１側壁が消去ゲート２８に最も近接する第２側壁よりも背低になった浮動ゲート６０が形成され、メモリセル１００がもたらされる。
浮動ゲート６０の上側表面６２をエッチングして非平面状の上側表面６２を形成した後、次いで絶縁材料３２の層を堆積させる。絶縁材料３２の厚さは、浮動ゲート６０の上側表面６２の非平面状輪郭の形状に均一に沿う厚さである。得られた構造が図４ａに示されている。
その後、最終的に結合ゲート７０を形成するポリシリコン７０の層を堆積させる。層７０は、絶縁層３２に間近に隣接していて浮動ゲートの上側表面６２の非平面状輪郭の形状に沿う下側表面を有している。得られた構造が図４ｂに示されている。
その後、構造は、結合ゲートポリシリコンを堆積させた後の、浮動ゲート１０の作製で使用されるのと同じ加工工程に準じて加工される。その結果としてのメモリセル５０又は１００がかくして形成される。
以上より、浮動ゲートの上側表面６２が非平面状の輪郭を有し、結合ゲート７２の下側表面が当該非平面状輪郭の形状に沿っているために、浮動ゲート６０と結合ゲート７０の間の結合比の増加は、浮動ゲート６０及び結合ゲート７０の直線寸法を増加させること無しに生み出される、ということが理解されよう。
１２ 半導体基板
１４ 第１領域
１６ 第２領域
１８ チャネル領域
２０ ワードライン
２２ （二）酸化シリコン層
２８ 消去ゲート
３０ （二）酸化シリコン層、絶縁層
３２ 絶縁層
５０、１００ 不揮発性メモリセル
６０ 浮動ゲート
６２ 浮動ゲートの上側表面
７０ 結合ゲート
７２ 結合ゲートの下側表面
１５０ メモリセルのアレイ
１４ 第１領域
１６ 第２領域
１８ チャネル領域
２０ ワードライン
２２ （二）酸化シリコン層
２８ 消去ゲート
３０ （二）酸化シリコン層、絶縁層
３２ 絶縁層
５０、１００ 不揮発性メモリセル
６０ 浮動ゲート
６２ 浮動ゲートの上側表面
７０ 結合ゲート
７２ 結合ゲートの下側表面
１５０ メモリセルのアレイ
Claims (7)
- 不揮発性メモリセルにおいて、
上面を有する第１の導電性型式の半導体基板と、
前記基板中の、前記上面に沿った第２の導電性型式の第１領域と、
前記基板中の、前記上面に沿った、前記第１領域から間隔をあけて配置されている前記第２の導電性型式の第２領域と、
前記第１領域と前記第２領域の間のチャネル領域と、
前記チャネル領域の、前記第１領域に間近に隣接している第１部分の上方に配置されているワードラインゲートであって、第１の絶縁層によって前記チャネル領域から離隔されているワードラインゲートと、
前記チャネル領域の別の部分の上方に配置されている浮動ゲートであって、第２の絶縁層によって前記チャネル領域から分離されている下側表面及び前記下側表面とは反対側の上側表面を有し、且つ、前記ワードラインゲートに隣接してはいるが当該ワードラインゲートから分離されている第１側壁及び前記第１側壁とは反対側の第２側壁を有しており、前記上側表面は前記第１側壁から前記第２側壁にかけて非平面状の輪郭を有している、浮動ゲートと、
前記浮動ゲートの前記上側表面の上方に配置されていて第３の絶縁層によってそれから絶縁されている結合ゲートであって、前記浮動ゲートの前記上側表面の前記輪郭に沿う輪郭を持つ下側表面を有している結合ゲートと、
前記浮動ゲートの前記第２側壁に隣接して配置されている消去ゲートであって、前記第２領域の上方に配置されていてそれから絶縁されている消去ゲートと、を備えており、前記浮動ゲートの前記上側表面は、ひとつの段を有するような非平面状の輪郭を有しており、前記第２側壁は前記第１側壁より背高である、不揮発性メモリセル。 - 前記消去ゲートは、前記浮動ゲートの一部分に張り出している、請求項１に記載のメモリセル。
- 不揮発性メモリセルのアレイにおいて、
上面を有する第１の導電性型式の半導体基板と、
複数の行と複数の列を有するアレイに配列された複数のメモリセルであって、前記メモリセルのそれぞれは、前記基板中の、前記上面に沿った第２の導電性型式の第１領域と、前記基板中の、前記上面に沿った、列方向に前記第１領域から間隔をあけて配置されている前記第２の導電性型式の第２領域と、を備え、前記第１領域と前記第２領域の間にはチャネル領域が在り、前記チャネル領域のそれぞれが第１部分と第２部分を有しており、前記第１部分は前記第１領域に間近に隣接している、複数のメモリセルと、
チャネル領域の複数の前記第１部分の上方に配置されている、列方向に直交して行方向に延びるワードラインゲートであって、第１の絶縁層によってそれぞれのチャネル領域から離隔されているワードラインゲートと、
それぞれのチャネル領域の前記第２部分の上方に配置されている浮動ゲートであって、第２の絶縁層によって前記チャネル領域から分離されている下側表面及び前記下側表面とは反対側の上側表面を有し、且つ、前記ワードラインゲートに隣接してはいるが当該ワードラインゲートから分離されている第１側壁及び前記第１側壁とは反対側の第２側壁を有しており、前記上側表面は前記第１側壁から前記第２側壁にかけて非平面状の輪郭を有している、浮動ゲートと、
行方向に延びていて、複数の浮動ゲートの前記上側表面の上方に配置されていて、第３の絶縁層によってそれから絶縁されている結合ゲートであって、前記浮動ゲートの前記上側表面の前記輪郭に沿う輪郭を持つ下側表面を有している結合ゲートと、
複数の列を跨いで前記行方向に延びていて、複数の浮動ゲートの前記第２側壁に隣接して配置されている消去ゲートであって、前記第２領域の上方に配置されていてそれから絶縁されている消去ゲートと、を備えており、
前記浮動ゲートのそれぞれの前記上側表面は、ひとつの段を有するような非平面状の輪郭を有しており、それぞれの浮動ゲートの前記第２側壁は、それぞれの浮動ゲートの前記第１側壁より背高である、不揮発性メモリセルのアレイ。 - 前記第２領域は複数の列を跨いで前記行方向に延びている、請求項３に記載のアレイ。
- 前記消去ゲートは、前記複数の浮動ゲートのそれぞれの一部分に張り出している、請求項４に記載のアレイ。
- 不揮発性メモリセルにおいて、
上面を有する第１の導電性型式の半導体基板と、
前記基板中の、前記上面に沿った第２の導電性型式の第１領域と、
前記基板中の、前記上面に沿った、前記第１領域から間隔をあけて配置されている前記第２の導電性型式の第２領域と、
前記第１領域と前記第２領域の間のチャネル領域と、
前記チャネル領域の、前記第１領域に間近に隣接している第１部分の上方に配置されているワードラインゲートであって、第１の絶縁層によって前記チャネル領域から離隔されているワードラインゲートと、
前記チャネル領域の別の部分の上方に配置されている浮動ゲートであって、第２の絶縁層によって前記チャネル領域から分離されている下側表面及び前記下側表面とは反対側の上側表面を有し、且つ、前記ワードラインゲートに隣接してはいるが当該ワードラインゲートから分離されている第１側壁及び前記第１側壁とは反対側の第２側壁を有しており、前記上側表面は前記第１側壁から前記第２側壁にかけて非平面状の輪郭を有している、浮動ゲートと、
前記浮動ゲートの前記上側表面上の第３の絶縁層であって、前記第１側壁から前記第２側壁にかけて延びる均一厚さを有している第３の絶縁層と、
前記第３の絶縁層の上方に配置されている結合ゲートと、
前記浮動ゲートの前記第２側壁に隣接して配置されている消去ゲートであって、前記第２領域の上方に配置されていてそれから絶縁されている消去ゲートと、を備えており、前記浮動ゲートの前記上側表面は、ひとつの段を有するような非平面状の輪郭を有しており、前記第２側壁は前記第１側壁より背高である、不揮発性メモリセル。 - 前記消去ゲートは、前記浮動ゲートの一部分に張り出している、請求項６に記載のメモリセル。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110289174.0A CN102969346B (zh) | 2011-08-31 | 2011-08-31 | 具有带改进耦合比的浮栅和耦合栅的非易失性存储器单元 |
| CN201110289174.0 | 2011-08-31 | ||
| PCT/US2012/046947 WO2013032585A1 (en) | 2011-08-31 | 2012-07-16 | A non-volatile memory cell having a floating gate and a coupling gate with improved coupling ratio therebetween |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014529907A JP2014529907A (ja) | 2014-11-13 |
| JP6007251B2 true JP6007251B2 (ja) | 2016-10-12 |
Family
ID=47756718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014528393A Active JP6007251B2 (ja) | 2011-08-31 | 2012-07-16 | ゲート間結合比の改善された浮動ゲートと結合ゲートを有する不揮発性メモリセル |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9379255B2 (ja) |
| EP (1) | EP2751840A4 (ja) |
| JP (1) | JP6007251B2 (ja) |
| KR (1) | KR101632124B1 (ja) |
| CN (1) | CN102969346B (ja) |
| TW (1) | TWI508230B (ja) |
| WO (1) | WO2013032585A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101716998B1 (ko) | 2013-03-14 | 2017-03-15 | 실리콘 스토리지 테크놀로지 인크 | 비휘발성 메모리 프로그램 알고리즘 디바이스 및 방법 |
| CN104425499A (zh) * | 2013-08-29 | 2015-03-18 | 林崇荣 | 记忆体元件、记忆体阵列与其操作方法 |
| US10312248B2 (en) * | 2014-11-12 | 2019-06-04 | Silicon Storage Technology, Inc. | Virtual ground non-volatile memory array |
| CN107210203B (zh) | 2015-01-22 | 2020-10-16 | 硅存储技术公司 | 高密度分裂栅存储器单元 |
| US9917165B2 (en) * | 2015-05-15 | 2018-03-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory cell structure for improving erase speed |
| CN107342288B (zh) | 2016-04-29 | 2020-08-04 | 硅存储技术公司 | 分裂栅型双位非易失性存储器单元 |
| CN107425003B (zh) | 2016-05-18 | 2020-07-14 | 硅存储技术公司 | 制造分裂栅非易失性闪存单元的方法 |
| WO2017200709A1 (en) * | 2016-05-18 | 2017-11-23 | Silicon Storage Technology, Inc. | Method of making split gate non-volatile flash memory cell |
| CN109728099A (zh) * | 2019-02-26 | 2019-05-07 | 武汉新芯集成电路制造有限公司 | 一种闪存器件及其制造方法 |
| CN114335185A (zh) | 2020-09-30 | 2022-04-12 | 硅存储技术股份有限公司 | 具有设置在字线栅上方的擦除栅的分裂栅双位非易失性存储器单元及其制备方法 |
| US11462622B1 (en) | 2021-06-23 | 2022-10-04 | Globalfoundries Singapore Pte. Ltd. | Memory cells and methods of forming a memory cell |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5677867A (en) | 1991-06-12 | 1997-10-14 | Hazani; Emanuel | Memory with isolatable expandable bit lines |
| KR100215883B1 (ko) * | 1996-09-02 | 1999-08-16 | 구본준 | 플래쉬 메모리 소자 및 그 제조방법 |
| JPH10173074A (ja) * | 1996-12-05 | 1998-06-26 | Sony Corp | 不揮発性半導体装置 |
| US6225162B1 (en) * | 1999-07-06 | 2001-05-01 | Taiwan Semiconductor Manufacturing Company | Step-shaped floating poly-si gate to improve gate coupling ratio for flash memory application |
| KR100454132B1 (ko) * | 2002-09-09 | 2004-10-26 | 삼성전자주식회사 | 비휘발성 기억소자 및 그 형성방법 |
| US6747310B2 (en) | 2002-10-07 | 2004-06-08 | Actrans System Inc. | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication |
| KR100511598B1 (ko) * | 2003-09-24 | 2005-08-31 | 동부아남반도체 주식회사 | 플래시 메모리 제조방법 |
| KR100645063B1 (ko) * | 2005-03-14 | 2006-11-10 | 삼성전자주식회사 | 비휘발성 기억장치 및 그 제조방법 |
| JP2006261668A (ja) * | 2005-03-14 | 2006-09-28 | Samsung Electronics Co Ltd | スプリットゲート型不揮発性メモリ装置及びその製造方法 |
| US7755132B2 (en) * | 2006-08-16 | 2010-07-13 | Sandisk Corporation | Nonvolatile memories with shaped floating gates |
| JP5178721B2 (ja) * | 2006-08-16 | 2013-04-10 | サンディスク テクノロジーズ インコーポレイテッド | 成形されたフローティングゲートを持つ不揮発性メモリ |
| US20090039410A1 (en) * | 2007-08-06 | 2009-02-12 | Xian Liu | Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing |
-
2011
- 2011-08-31 CN CN201110289174.0A patent/CN102969346B/zh active Active
-
2012
- 2012-07-16 KR KR1020147005783A patent/KR101632124B1/ko active IP Right Grant
- 2012-07-16 JP JP2014528393A patent/JP6007251B2/ja active Active
- 2012-07-16 WO PCT/US2012/046947 patent/WO2013032585A1/en active Application Filing
- 2012-07-16 US US14/125,029 patent/US9379255B2/en active Active
- 2012-07-16 EP EP12828535.0A patent/EP2751840A4/en not_active Ceased
- 2012-07-24 TW TW101126610A patent/TWI508230B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI508230B (zh) | 2015-11-11 |
| EP2751840A4 (en) | 2015-04-29 |
| US9379255B2 (en) | 2016-06-28 |
| EP2751840A1 (en) | 2014-07-09 |
| WO2013032585A1 (en) | 2013-03-07 |
| JP2014529907A (ja) | 2014-11-13 |
| US20140203343A1 (en) | 2014-07-24 |
| KR101632124B1 (ko) | 2016-06-20 |
| CN102969346B (zh) | 2016-08-10 |
| TW201320249A (zh) | 2013-05-16 |
| CN102969346A (zh) | 2013-03-13 |
| KR20140057582A (ko) | 2014-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6007251B2 (ja) | ゲート間結合比の改善された浮動ゲートと結合ゲートを有する不揮発性メモリセル | |
| JP5793246B2 (ja) | 高ｋ誘電体と金属ゲートとを有する不揮発性メモリセル | |
| US7407857B2 (en) | Method of making a scalable flash EEPROM memory cell with notched floating gate and graded source region | |
| JP5035775B2 (ja) | ソース側消去を伴うフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合法及びこれによって形成されるメモリアレイ | |
| JP5781733B2 (ja) | 不揮発性メモリセル及びその製造方法 | |
| TWI600144B (zh) | 使用增強橫向控制閘至浮閘耦合之改良尺度之分離閘快閃記憶體單元 | |
| JP6503077B2 (ja) | 高密度スプリットゲート型メモリセル | |
| JP7322199B2 (ja) | スプリットゲート型メモリセルを形成する方法 | |
| US8513728B2 (en) | Array of split gate non-volatile floating gate memory cells having improved strapping of the coupling gates | |
| JP7376595B2 (ja) | 浮遊ゲート、結合ゲート、及び消去ゲートを有するメモリセル、並びにその製造方法 | |
| CN103594474A (zh) | 半导体存储器器件及其制造方法 | |
| CN104969358B (zh) | 在沟槽中具有俘获电荷层的非易失性存储器单元和阵列以及其制造方法 | |
| TW201622072A (zh) | 快閃記憶體及其製造方法 | |
| KR20110000151A (ko) | 플래시 메모리 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151019 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160119 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160727 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160912 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6007251 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |