JP5964557B2 - セラミック基板及びその製造方法並びにイメージセンサーパッケージ及びその製造方法 - Google Patents

Description

本発明は、セラミック基板及びその製造方法並びにイメージセンサーパッケージ及びその製造方法に関するものである。

一般的に、セラミック基板は、半導体駆動チップのような能動素子のパッケージに使用されたり、キャパシタ、インダクタ及び抵抗のような受動素子及び能動素子を含むパッケージに使用されたりしている。

すなわち、セラミック基板は、モジュール基板、スイッチ、フィルタ、チップアンテナ、各種のチップパッケージ基板などの種々の電子部品を構成するために広く使用されている。

近年、セラミック基板は、複数枚のセラミックシートを積層した後に焼成する工程によって製作されている。

この場合、積層されたセラミックシートには、層間電極ラインまたはビア電極のような金属材料が介在しており、焼成時に収縮により構造が変形することがあり、積層されたセラミックシートの構造により反りが生じて、不良を招くことがある。

本発明は、セラミック基板及びその製造方法並びにイメージセンサーパッケージ及びその製造方法を提供することを目的とする。

本発明のセラミック基板は、上部面に第１溝が形成され、第１溝に第２溝が形成され、第２溝に貫通孔が形成されたセラミックボディーと、第１溝に形成された第１電極パッドと、セラミックボディーの上部面、下部面及びこれら両面のうちのいずれかに形成され、第１電極パッドに電気的に接続された第２電極パッドと、を含むことを特徴とする。

ここで、第１及び第２電極パッドは、セラミックボディーの内部に形成された電極ライン及び導電性のビア孔を介して電気的に接続されることが好ましい。

好適には、セラミックボディーは焼成してなる。

好適には、貫通孔の幅は、第２溝の幅よりも小さく、第２溝の幅は、第１溝の幅よりも小さい。

好適には、第１溝と第２溝との間に、別の溝がさらに形成される。

好適には、第１溝と第２溝とは、傾斜面で連結される。

好適には、第１溝の底面と第２溝の側面とが接する部分は面取りされる。

また、本発明のセラミック基板を用いたイメージセンサーパッケージは、上部面に第１溝が形成され、第１溝に第２溝が形成され、第２溝に貫通孔が形成されたセラミックボディー、第１溝に形成された第１電極パッド、及びセラミックボディーの上部面、下部面及びこれら両面のうちのいずれかに形成され、第１電極パッドに電気的に接続された第２電極パッドを含むセラミック基板と、第１電極パッドに電気的に接続された電極パッドを含むイメージセンサーチップと、を含むことを特徴とする。

ここで、イメージセンサーチップとセラミック基板との間に介在するシーリング材をさらに含むことが好ましい。

好適には、シーリング材は、硬化性エポキシ樹脂である。

好適には、イメージセンサーチップの電極パッドと第１電極パッドとは、単一バンプまたは積層されたバンプで電気的に接続される。

好適には、バンプは、金（Ａｕ）バンプである。

好適には、イメージセンサーチップは、セラミックボディーの上部面より突出しない。

また、該イメージセンサーパッケージは、第２電極パッドに電気的に接続されたフレキシブルプリント基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ：ＦＰＣ）をさらに含むことができる。

好適には、第１及び第２電極パッドは、セラミックボディーの内部に形成された電極ライン及び導電性のビア孔を介して電気的に接続される。

好適には、イメージセンサーチップは、貫通孔を通して被写体の光を受光する。

好適には、第１溝と第２溝との間に、別の溝がさらに形成される。

また、本発明のセラミック基板の製造方法は、第１貫通孔が形成された第１セラミックシート、第１貫通孔よりも幅が大きい第２貫通孔が形成された第２セラミックシート、及び第２貫通孔よりも幅が大きい第３貫通孔が形成された第３セラミックシートを用意する段階と、第１セラミックシート、第２セラミックシート及び第３セラミックシートを順次に積層する段階と、積層された第１乃至第３セラミックシートを焼成する段階と、を含むことを特徴とする。

ここで、第１乃至第３セラミックシートが積層された状態で、第１乃至第３貫通孔は連通することが好ましい。

好適には、第３貫通孔に露出された第２セラミックシートの面には第１電極パッドが形成され、第３セラミックシートのうち最上層のセラミックシートには第２電極パッドが形成され、第１電極パッドと第２電極パッドとを電気的に接続する電極ライン及び導電性のビア孔が、第１乃至第３セラミックシートに形成される。

好適には、第１乃至第３セラミックシートは、低温焼成する低温同時焼成セラミックス（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ：ＬＴＣＣ）または高温焼成する高温同時焼成セラミックス（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ：ＨＴＣＣ）である。

また、本発明のセラミック基板を用いたイメージセンサーパッケージの製造方法は、上部面に第１溝が形成され、第１溝に第２溝が形成され、第２溝に貫通孔が形成されたセラミックボディー、第１溝に形成された第１電極パッド、及びセラミックボディーの上部面、下部面及びこれら両面のうちのいずれかに形成され、第１電極パッドに電気的に接続された第２電極パッドを含むセラミック基板を用意する段階と、イメージセンサーチップの電極パッドにバンプを形成する段階と、イメージセンサーチップの電極パッドに形成されているバンプを第１電極パッドにフリップチップボンディングして、イメージセンサーチップをセラミック基板に実装する段階と、を含むことを特徴とする。

ここで、イメージセンサーチップをセラミック基板に実装する段階の後に、イメージセンサーチップとセラミック基板との間にシーリング材を介在させる段階をさらに含むことが好ましい。

好適には、イメージセンサーチップとセラミック基板との間にシーリング材を介在させる段階は、イメージセンサーチップとセラミック基板との間に硬化性エポキシ樹脂を塗布し、硬化させる工程である。

好適には、セラミック基板を用意する段階は、第１貫通孔が形成された第１セラミックシート、第１貫通孔よりも幅が大きい第２貫通孔が形成された第２セラミックシート、及び第２貫通孔よりも幅が大きい第３貫通孔が形成された第３セラミックシートを用意する段階と、第１セラミックシート、第２セラミックシート及び第３セラミックシートを順次に積層する段階と、積層された第１乃至第３セラミックシートを焼成する段階と、を含む。

イメージセンサーパッケージの製造方法は、第２電極パッドにＦＰＣを電気的に接続する工程をさらに含むことが好ましい。

本発明によれば、セラミックボディーに溝を形成したため、セラミックボディーに実装されたチップがセラミックボディーの貫通孔の周囲領域に接触することを防止することが可能になる。

すなわち、本発明は、焼成によって反るセラミックボディーの一部領域をあらかじめ除去して、チップがセラミック基板に接触することなく実装されるようにすることによって、チップのクラック、スクラッチなどの破損を防止し、歩留まりを高めることができる。

また、本発明によると、チップをセラミック基板に実装する時、余分に接触する領域が存在しないため、フリップチップボンディング力を増大させることができる。

また、本発明によると、チップとセラミック基板との間にシーリング材を介在させたため、チップがセラミック基板に接合される強度を向上させることが可能になる。

本発明によるセラミック基板の概略的な断面図である。 本発明によるセラミック基板の概略的な斜視図である。 本発明によるセラミック基板の製造方法について説明するための概略的な断面図である。 本発明によるセラミック基板の製造方法について説明するための概略的な断面図である。 本発明によるセラミック基板の製造方法について説明するための概略的な断面図である。 本発明によるセラミック基板にチップが実装された状態を示す概略断面図である。 比較例によるセラミック基板に発生する反りについて説明するための概念的な断面図である。 本発明によるセラミック基板に発生する反りについて説明するための概念的な断面図である。 本発明によるセラミック基板に実装されたチップを固定させることについて説明するための概略的な平面図である。 図７の状態について説明するための概略的な部分断面図である。 本発明によるセラミック基板にチップが実装された状態の一例を示す概略的な部分断面図である。 本発明によるセラミック基板にＦＰＣがボンディングされた状態を示す概略的な断面図である。 本発明の他の実施例によるセラミック基板について説明するための概略的な断面図である。 本発明によるセラミック基板の他の例について説明するための概略的な部分断面図である。 本発明によるセラミック基板の他の例について説明するための概略的な部分断面図である。

以下、添付の図面を参照しつつ、本発明の実施例について説明する。

図１は、本発明によるセラミック基板を示す概略的な断面図である。

セラミック基板は、上部面に第１溝１１０が形成されており、第１溝１１０に第２溝１２０が形成されており、第２溝１２０に貫通孔１３０が形成されているセラミックボディー１００と、第１溝１１０に形成された第１電極パッド２１０と、セラミックボディー１００の上部面、下部面及びこれら両面のうちのいずれかに形成され、第１電極パッド２１０に電気的に接続されている第２電極パッド２２０と、を含んで構成される。
ここで、第１及び第２電極パッド２１０，２２０は、セラミックボディー１００の内部に形成された電極ライン及び導電性のビア孔を介して電気的に接続されることが好ましい。
そして、セラミックボディー１００は、焼成してなることが好ましい。

このように構成されたセラミック基板は、第１溝１１０にチップが実装されながら第１電極パッド２１０に電気的に接続される。
したがって、第１溝１１０はチップを収容する役割を果たす。

また、第２溝１２０は、セラミックボディー１００を焼成する時に、発生する反りにより、第１溝１１０に実装されたチップにクラック、スクラッチなどの破損が発生することを防止する役割を果たす。
これにより、本発明のセラミック基板は、構造的に反りによる不良を顕著に減少させて、歩留まりを高めることができる。

また、本発明は、チップがセラミック基板に実装される時、余分に接触する領域が存在せず、フリップチップボンディング力を増大させることができる。

そして、チップは、イメージセンサーチップとすることが好ましく、イメージセンサーチップの場合、貫通孔１３０を通して被写体の光が入射する。
なお、貫通孔１３０の幅Ｌ３は第２溝１２０の幅Ｌ２よりも小さく、第２溝１２０の幅Ｌ２は、第１溝１１０の幅Ｌ１よりも小さく設計することが好ましい。

図２は、本発明によるセラミック基板を示す概略斜視図である。

本発明によるセラミック基板は、図２に示すように、板状の直方体とすることができ、板状の直方体であるセラミックボディー１００の中心の方向に第１溝１１０、第２溝１２０及び貫通孔１３０が順次に形成されている構造を有する。
そして、第１溝１１０の底面には第１電極パッド２１０が配列され、実装されるチップと電気的に接続することができる。
また、セラミックボディー１００の上部面にも、第１電極パッド２１０と電気的に接続された第２電極パッド２２０が形成されており、外部の装置と電気的に接続することができる。

図３Ａ乃至図３Ｃは、本発明によるセラミック基板の製造方法について説明するための概略的な断面図である。

本発明によるセラミック基板は、複数枚のセラミックシートを積層し、これらの積層されたセラミックシートを焼成してなる。

すなわち、本発明によるセラミック基板の製造方法では、まず、図３Ａに示すように、第１貫通孔１３０が形成されている第１セラミックシート１５１，１５２，１５３と、第１貫通孔１３０よりも幅が大きい第２貫通孔１３１が形成されている第２セラミックシート１５４，１５５と、第２貫通孔１３１よりも幅が大きい第３貫通孔１３２が形成されている第３セラミックシート１５６，１５７，１５８を用意する。

その後、第１セラミックシート１５１，１５２，１５３、第２セラミックシート１５４，１５５、及び第３セラミックシート１５６，１５７，１５８を順次に積層する（図３Ｂ）。
ここで、第１乃至第３セラミックシート１５１〜１５８が積層された状態で、第１乃至第３貫通孔１３０，１３１，１３２は連通する。

そして、第３貫通孔１３２に露出された第２セラミックシート１５５の面には、第１電極パッド２１０が形成され、第３セラミックシート１５６，１５７，１５８の最上層セラミックシート１５８には、第２電極パッド２２０が形成され、第１電極パッド２１０と第２電極パッド２２０とを電気的に接続するための電極ライン及び導電性のビア孔が、第１乃至第３セラミックシート１５１〜１５８に形成される。

その後、積層された第１乃至第３セラミックシート１５１〜１５８を焼成する（図３Ｃ）。
ここで、第１乃至第３セラミックシート１５１〜１５８は、低温同時焼成セラミックス（ＬＴＣＣ）または高温同時焼成セラミックス（ＨＴＣＣ）とすることができる。
特に、本発明のセラミック基板は、高温同時焼成セラミックス（ＨＴＣＣ）とすることが好ましい。

図４は、本発明によるセラミック基板にチップが実装されている状態を示す概略的な断面図である。

本発明のセラミック基板にチップが実装される時、セラミック基板の第１電極パッド２１０にはチップ３００の電極パッド３１０が電気的に接続される。
すなわち、チップ３００の電極パッド３１０にバンプ３５０を形成し、チップ３００の電極パッド３１０に形成されたバンプ３５０を、第１電極パッド２１０にフリップチップボンディングしてチップ３００をセラミック基板に実装することで、セラミック基板の第１電極パッド２１０とチップ３００の電極パッド３１０とを電気的に接続すると同時にチップを実装でき、これにより、チップの実装されたパッケージを製造することができる。
ここで、バンプ３５０は、Ａｕバンプとすることが好ましい。

図５は、比較例によるセラミック基板で反りが発生することについて説明するための概念的な断面図であり、図６は、本発明によるセラミック基板で反りが発生することについて説明するための概念的な断面図である。

比較例のセラミックボディー１０は、本発明によるセラミックボディー１００と略同様に構成されるが、上記の第２溝（同図では図面符号を省略する。）が形成されていない。

このような比較例のセラミックボディー１０と本発明によるセラミックボディー１００は焼成されながら反りが発生する。ここで、比較例のセラミックボディー１０は第２溝が存在しないため、反りによりチップ３０１が破損するが、本発明によるセラミックボディー１００は第２溝が存在するため、反りによりチップ３０１が破損しない。
すなわち、図５に示すように、比較例のセラミックボディー１０は、貫通孔（図面符号省略）の周囲領域が、セラミックボディー１０に実装されたチップ３０１に接触するのに対し、図６に示すように、本発明によるセラミックボディー１００は、第２溝の存在によって、貫通孔の周囲領域がチップ３０１に接触しない。
すなわち、本発明によるセラミックボディー１００は、反りによってチップ３０１に接触する領域をあらかじめ除去することで、チップ３０１の破損を防止することができる。

図７は、本発明によるセラミック基板に実装されたチップを固定させることについて説明するための概略平面図であり、図８は、図７の状態について説明するための概略的な部分断面図である。

セラミック基板のセラミックボディー１００にチップ３００が実装されると、チップ３００とセラミックボディー１００との間には所定間隔が存在することになる。
そして、チップ３００は、セラミックボディー１００の第１電極パッド（図面符号省略）にバンプでボンディングされているため、チップ３００がセラミックボディー１００に固定される力はバンプのボンディング力に依存する。
このため、小さい外力によっても、バンプはチップ３００とセラミックボディー１００から剥離する可能性が高く、よって、チップ３００はセラミックボディー１００から離脱し易くなっている。

したがって、本発明は、チップ３００とセラミックボディー１００との間にシーリング材３７０を介在させることで、チップ３００がセラミックボディー１００に接合する強度を向上させることができる。

そして、シーリング材３７０は、硬化性エポキシ樹脂とし、塗布されたシーリング材３７０を硬化させることができる。この場合、硬化性エポキシ樹脂は、熱硬化性エポキシ樹脂とすることが好ましい。

図９は、本発明によるセラミック基板にチップが実装された状態の一例を示す概略的な部分断面図である。

上記のように、フリップチップボンディングによってセラミック基板のセラミックボディー１００にチップ３００を実装することが好ましい。
この場合、チップ３００をセラミックボディー１００に実装する前に、チップ３００の電極パッド３１０にはバンプを融着させ、この融着されたバンプは、単一バンプにしても良く、積層されたバンプにしても良い。

例えば、図９に示すように、チップ３００の電極パッド３１０とセラミックボディー１００の第１電極パッド２１０との間には、第１バンプ３５１及び第２バンプ３５２が積層されてなるバンプを介在させることができる。
このような積層されたバンプの存在によって、セラミックボディー１００の反りによってチップ３００がセラミックボディー１００に接触することを防止することができる。

図１０は、本発明によるセラミック基板にＦＰＣがボンディングされた状態を示す概略的な断面図である。

セラミック基板のセラミックボディー１００にチップ３００が実装された後、セラミックボディー１００に形成されている第２電極パッド２２０にＦＰＣ ５００を電気的に接続することができる。

ＦＰＣ ５００は、セラミックボディー１００に実装されたチップ３００に電源を供給し、チップ３００から発生した信号を外部装置に伝達する役割を果たすもので、図１０には、第２電極パッド２２０にＦＰＣ ５００の電極パッド５１０がバンプ５５０でボンディングされた状態を示している。
ここで、実装されたチップ３００はセラミックボディー１００の上部面より突出しないことが好ましい。

すなわち、実装されたチップ３００がセラミックボディー１００の上部面より突出すると、ＦＰＣ ５００がセラミックボディー１００に電気的に接続されながらチップ３００に接触し、チップ３００の損傷を招くおそれがある。

図１１は、本発明の他の実施例によるセラミック基板について説明するための概略的な断面図である。

本発明の他の実施例によるセラミック基板は、焼成に起因するセラミックボディーの反りによってチップが損傷することをより効率的に防止するための溝を有する。
すなわち、本発明の他の実施例によるセラミック基板は、上部面に第１溝７１０が形成され、第１溝７１０に第２溝７２０が形成され、第２溝７２０に第３溝７３０が形成され、第３溝７３０に貫通孔７４０が形成されたセラミックボディー７００と、第１溝７１０に形成された第１電極パッド７５１と、セラミックボディー７００の上部面、下部面及びこれら両面のうちのいずれかに形成され、第１電極パッド７５１に電気的に接続された第２電極パッド７５２と、を含んで構成される。

そして、第１溝７１０の幅Ｌ６、第２溝７２０の幅Ｌ７、第３溝７３０の幅Ｌ８及び貫通孔７４０の幅Ｌ９の順に幅が大きい（Ｌ６＞Ｌ７＞Ｌ８＞Ｌ９）。

したがって、図１１に示す実施例のセラミック基板は、図１に示す実施例のセラミック基板に比べて、反りによってチップと接触するセラミックボディー７００の領域を第３溝７３０により除去することができ、チップの破壊をより確実に防止することかできる。

図１２Ａ及び図１２Ｂは、本発明によるセラミック基板の他の例を示す概略的な部分断面図である。

図１２Ａでは、図１に示す実施例のセラミック基板において、第１溝１１０及び第２溝１２０を傾斜面１２１で連結することによって、チップとの接触可能性を減少させることができる。

さらに、第１溝１１０の底面と第２溝１２０の側面とが接する部分を面取りすることで、チップとの接触領域を除去したり、たとえチップに接触してもチップの破損を最小限にしたりすることができる。この面取り部分１２２を、図１２Ｂに示す。

以上、具体的な実施例を示して本発明について説明してきたが、本発明の技術思想の範囲内で様々な変形及び修正が可能であることは、当業者には明らかであり、それら変形及び修正も、添付の特許請求の範囲に属することは当然である。

１００、７００ セラミックボディー
１１０、７１０ 第１溝
１２０、７２０ 第２溝
１２１ 傾斜面
１２２ 面取り部分
１３０ 貫通孔
１３１ 第２貫通孔
１５１〜１５３ 第１セラミックシート
１５４、１５５ 第２セラミックシート
１５６〜１５８ 第３セラミックシート
２１０、７５１ 第１電極パッド
２２０、７５２ 第２電極パッド
３００ チップ
３１０、５１０ 電極パッド
３５０、５５０ バンプ
３５１ 第１バンプ
３５２ 第２バンプ
３７０ シーリング材
５００ ＦＰＣ
７３０ 第３溝
７４０ 貫通孔

Claims (14)

1. 上部面に第１溝が形成され、前記第１溝に第２溝が形成され、前記第２溝に貫通孔が形成されたセラミックボディーと、
   前記第１溝に形成された第１電極パッドと、
   前記セラミックボディーの上部面、下部面及びこれら両面のうちのいずれかに形成され、前記第１電極パッドに電気的に接続された第２電極パッドと、
   を含み、
   前記貫通孔の幅は前記第２溝の幅より小さく、前記第２溝の幅は前記第１溝の幅より小さく、
   前記第１溝と前記第２溝は傾斜面で連結される、セラミック基板。
2. 前記第１及び第２電極パッドは、前記セラミックボディーの内部に形成された電極ライン及び導電性のビア孔を介して電気的に接続される、請求項１に記載のセラミック基板。
3. 前記第２溝に形成される第３溝をさらに含み、
   前記第３溝の幅は前記貫通孔の幅より大きく、前記第２溝の幅より小さい、請求項１に記載のセラミック基板。
4. 前記第１溝の底面と前記第２溝の側面とが接する部分が面取りされている、請求項１に記載のセラミック基板。
5. 上部面に第１溝が形成され、前記第１溝に第２溝が形成され、前記第２溝に貫通孔が形成されたセラミックボディー、前記第１溝に形成された第１電極パッド、及び前記セラミックボディーの上部面、下部面及びこれら両面のうちのいずれかに形成され、前記第１電極パッドに電気的に接続された第２電極パッドを含むセラミック基板と、
   前記第１電極パッドに電気的に接続された電極パッドを含むイメージセンサーチップと、を含み、
   前記貫通孔の幅は前記第２溝の幅より小さく、前記第２溝の幅は前記第１溝の幅より小さく、
   前記第１溝と前記第２溝は傾斜面で連結される、セラミック基板を用いたイメージセンサーパッケージ。
6. 前記イメージセンサーチップと前記セラミック基板との間に介在されたシーリング材をさらに含む、請求項５に記載のセラミック基板を用いたイメージセンサーパッケージ。
7. 前記シーリング材は、硬化性エポキシ樹脂である、請求項６に記載のセラミック基板を用いたイメージセンサーパッケージ。
8. 前記イメージセンサーチップの電極パッドと前記第１電極パッドとは、単一バンプまたは積層されたバンプで電気的に接続される、請求項５に記載のセラミック基板を用いたイメージセンサーパッケージ。
9. 前記バンプは、Ａｕバンプである、請求項８に記載のセラミック基板を用いたイメージセンサーパッケージ。
10. 前記イメージセンサーチップは、前記セラミックボディーの上部面より突出しない、請求項５に記載のセラミック基板を用いたイメージセンサーパッケージ。
11. 前記第２電極パッドに電気的に接続されたＦＰＣをさらに含む、請求項５に記載のセラミック基板を用いたイメージセンサーパッケージ。
12. 前記第１及び第２電極パッドは、前記セラミックボディーの内部に形成された電極ライン及び導電性のビア孔を介して電気的に接続される、請求項５に記載のセラミック基板を用いたイメージセンサーパッケージ。
13. 前記イメージセンサーチップは、前記貫通孔を通して被写体の光を受光する、請求項５に記載のセラミック基板を用いたイメージセンサーパッケージ。
14. 前記第２溝に形成される第３溝をさらに含み、
    前記第３溝の幅は前記貫通孔の幅より大きく、前記第２溝の幅より小さい、
    請求項５に記載のセラミック基板を用いたイメージセンサーパッケージ。

Images