JP5946823B2 - 電気多層部品の製造方法及び電気多層部品 - Google Patents

Description

電気多層部品の製造方法及び電気多層部品を開示する。

多くの電子部品は他の特定の最適特性を維持しながら容量を低くすることが要求される。例えば０．５ｐＦ未満の容量を有する低容量バリスタが５０Ｖの未満の低いバリスタ電圧を維持しながら２Ｇビット／秒より大きい帯域幅を有する高データ転送速度装置に必要とされる。別の例として、例えば３を上回る高チューナビリティを維持しながら５００ＭＨより高い周波数の高周波数用途に必要とされる１０ｐＦ未満の容量を有する低容量バラクタがある。これらのトレードオフは適切な設計、例えば一定のセラミック厚さ及び粒子サイズを維持しながら２つの金属電極間の誘電体表面を減少させることによって達成することができる。

現在の技術では、誘電体表面積を減少させるためにいくつかの試みが知られている。

例えば、スクリーン印刷を用いた多層積層製造技術を使用すると、２つのスクリーン印刷電極のオーバラップ面積を減少させることによって誘電体表面積の減少を達成することができる。しかし、大量生産の場合、交差した電極ラインのそれぞれの幅を減少させることによって達成できるオーバラップ面積の減少は、電極幅の少なくとも２０％の公差で達成できるのみであるという技術的な限界がある。しかし、この公差は最終部品の間でかなり大きな容量のばらつきを生じる。

小さい誘電体面積は、セラミック支持体にビアを開け、それらのビアに誘電体材料を局所マイクロインジェクションにより充填することによって達成することもできる。しかしながら、この技術で生成される再充填可能なビアの最小直径は支持テープの最小厚さを制限し、ビア内の誘電体材料の最小厚さに制約をもたらす。

別の方法として、ビアをセラミックシートにレーザ切断により形成し、金属ペーストをスクリーン印刷することによって充填することができる。通常、誘電体層がセラミックシートの下側に置かれ、反対側に連続金属電極がスクリーン印刷される。このような金属ビアは極めて小さい直径にできるが、多くの場合、このようなビアに適正な再充填を行うことは難しいために技術的な問題が生じる結果、このプロセスは十分な信頼性をもたらさない。

小さな誘電体塊を形成する別の方法は膜堆積方法である。例えば、ＰＶＤ（物理的蒸着）を真空下の気相中で使用すれば、誘電体材料がバルクターゲットから、誘電体材料で被覆されるべきでない部分がマスクで保護された支持体へ移送される。しかしながら、この技術はかなりの費用を要するとともに多量のエネルギーを要する。この技術は更にマルチステップフォトリソグラフィ処理を必要とし、一般に、薄膜生成に使用され、生成されるセラミック層はナノメートル粒子を示す。しかしながら、いくつかの用途、例えばバリスタ又はバラクタにおいては、かなり大きな粒子を有する厚い膜が必要とされる。

本発明のいくつかの実施形態の目的は、少なくとも一つのセラミック層にビアを加工し再充填する必要なしに電気多層部品を製造する方法を提供することにある。いくつかの実施形態の他の目的は電気多層部品を提供することにある。

これらの目的は独立請求項に記載された要旨によって達成される。従属請求項は有利な方法及び構成に関連する。

少なくとも一つの実施形態による電気多層部品は、第１のセラミック層をセラミック基板に塗布する工程を備え、前記第１のセラミック層は第１及び第２のセラミック材料を含み、前記第１のセラミック材料は第２のセラミック材料と相違する。特に、第１のセラミック材料は基板の第１の表面区分に第１のインクジェット印刷工程によって塗布され、第２のセラミック材料は基板の第２の表面区分に第２のインクジェット印刷工程によって塗布される。第２の表面区分は第１の表面区分を取り囲んで包囲する。

第１のインクジェット印刷工程によって、第１のセラミック材料はセラミック基板上に、小さな第１の表面区分を覆うように塗布することができる。例えば、第１及び第２のセラミック材料の選択に応じて、電気多層部品の小さな活性表面を本明細書に記載する方法によって有利に達成することができる。

更に、第１及び第２のインクジェット印刷工程によって、スクリーン印刷シートの切断及び積み重ねの精度に関連する上述の問題を克服することができる。

第２の表面区分が第１の表面区分を取り囲み包囲するということは、第１及び第２のインクジェット印刷工程の実行後に、第２のセラミック材料が第１のセラミック材料を横方向に取り囲み包囲することを意味し、ここで「横方向に」とは第１のセラミック層が広がる平面に沿う方向を意味する。第１及び第２のセラミック材料は互いに直接隣接して塗布することによって、第１のセラミック材料及びこの材料を横方向に取り囲み包囲する第２のセラミック材料が連続する第１のセラミック層を形成することができるようにするのが好ましい。

第１及び／又は第２のインクジェット印刷工程は、第１及び／又は第２のセラミック材料をセラミック基板上に印刷するために適切なインクを準備する少なくとも一つの工程を含むことができる。それぞれのインクは、第１又は第２のセラミック材料を適切な追加の材料、例えば適切な溶剤及び結合剤と一緒に含むことができ、それによって第１又は第２のセラミック材料を含む液滴がセラミック基板上にそれぞれ第１及び第２のインクジェット印刷工程によって印刷されるようにすることができる。液滴は３０μｍ以下の大きさ又は直径を有するものとすることができ、互いに横方向に隣接して及び／又は互いに重ねて印刷することができるため、第１及び第２のセラミック材料はそれぞれ３次元構造、特に所定の厚さを有する層構造を構成することができる。

本明細書に記載する方法によれば、有利なことに、第１のセラミック層を複雑な３次元構造を有するセラミック基板上にも、ビアの形成及び充填の必要なしに塗布することができる。

第１及び第２のインクジェット印刷工程を含む印刷プロセスにおいては１つ又は２つ又は複数のインクジェットプリントヘッドを使用することができる。一般的には、少なくとも２つのインクジェットプリントヘッドを使用し、一つは第１のセラミック材料を含むインクをスプレーし、他の一つは第２のセラミック材料を含むインクをスプレーする。第２のセラミック材料は、第１のインクジェット印刷工程において第１のセラミック材料を塗布した後に、第２のインクジェット印刷工程において塗布することができる。また、第２のインクジェット印刷工程は第１のインクジェット印刷工程と同時に実行することもできる。言い換えれば、第１及び第２のセラミック材料は同時に塗布することもできる。

インクジェットプリントヘッドによってインクを塗布した後に、溶剤を一以上の乾燥工程において除去することができる。有利なことに、第１及び第２のセラミック材料のインクジェット印刷は単一処理プロトコルで生じさせ、印刷工程と乾燥工程を交互に行うことができる。その後、多層部品は第１及び第２のセラミック材料が一体の層になるように焼結炉内で加熱して焼結することができる。第１のセラミック材料は第２のセラミック材料と同時焼成するのに適したものとするのが有利である。多層部品が他のセラミック及び／又は追加の金属層を含む場合には、第１のセラミック材料は他の及び／又は追加の層と一緒に焼結することができる。

他の実施形態によれば、第１のセラミック材料が塗布される第１の表面区分は５００μｍ×５００μｍ以下、好ましくは２００μｍ×２００μｍ以下、より好ましくは１００μｍ×１００μｍ以下の表面積を有する。この表面積は多層部品の要件に応じて矩形又は円形又は任意の他の形状にすることができる。ここでは及び以下においては、特に断らない限り、表面積の詳細については表面積の形状よりも寸法について言及する。

別の実施形態によれば、第１のセラミック層は１００μｍ以下、好ましくは５０μｍ以下、より好ましくは２０μｍ以下の厚さを有する。このことは、第１のセラミック材料及び／又は第２のセラミック材料は上記の厚さと同じ厚さにし得ることを意味する。

このように極めて小さな寸法の直径及び厚さの第１のセラミック材料は、セラミック材料にビアを開ける必要なしに、インクジェット印刷によって有利に達成することができ、これは次に第２のセラミック材料もセラミック基板にインクジェット印刷によって塗布されるからである。よって、セラミックシート又は層へのビアの形成及び再充填に関連する問題を回避することができる。

別の実施形態によれば、第１のセラミック層の塗布前に第１の電極層が塗布される。その後、第１の電極層の上に第１のセラミック層を塗布し、第１のセラミック層に第２の電極層を塗布することができる。第１及び第２の電極層はインクジェット印刷することができるため、第１及び第２の電極層の寸法および形状は、例えば第１及び／又は第２の表面区分に、即ち第１及び第２のセラミック材料の形状及び寸法に、有利に適合させることができる。また、第１及び第２の電極層はスクリーン印刷又はスパッタリングなどの他の技術によって堆積することもできる。この実施形態の好ましい変形例では、第１及び第２の電極層は第１のセラミック材料と直接接触する。この場合には、第１のセラミック材料は第１及び第２の電極間の機能媒体として、例えば誘電体媒体として、機能することができる。

別の実施形態によれば、第２のセラミック材料は第１のセラミック材料の相対誘電率より小さい相対誘電率を有する。相対誘電率は当業者に周知の材料特性であり、材料がどの程度電気力線を集めるかを示す尺度を与える。この実施形態の好ましい変形例では、第２のセラミック材料の相対誘電率に対する第１のセラミック材料の相対誘電率の比は１０以上にする。このようにすると、電気力線を第１のセラミック材料内に集中させることができ、多層部品内の漂遊電界を最低にすることができる。

更なる実施形態によれば、第１のセラミック材料はバラクタ材料又はバリスタ材料などの特定の電子特性を有するセラミック材料とする。

例えば、第１のセラミック材料は一般に５００以上の高い相対誘電率を有するチタン酸バリウムストロンチウムとすることができ、第１のセラミック材料を取り囲む第２のセラミック材料は、例えば約１０の低い相対誘電率を有する酸化マグネシウムとすることができる。

別の実施形態によれば、第３のセラミック材料が基板の少なくとも第３の表面区分に第３のインクジェット印刷工程によって塗布され、第２の表面区分が第３の表面区分を取り囲み包囲する。第３のセラミック材料及び第１のセラミック材料は第１のセラミック層の所要の特性に応じて同一もしくは異なる材料にすることができる。第１のセラミック層は複雑な方法で形成し、多層部品の要件に応じて同一もしくは異なる機能を有する第１及び第３のセラミック材料及び必要に応じ更なるセラミック材料の形の多数の小構造を含むものすることもできる。

更なる実施形態によれば、少なくとも第２のセラミック層を基板に、第１のセラミック層の上又は下に塗布することができる。第２のセラミック層は第４及び第５のセラミック材料を含むことができる。第４のセラミック材料は基板の第４の表面区分に第４のインクジェット印刷工程によって塗布することができ、第５のセラミック材料は基板の第５の表面区分に第５のインクジェット印刷工程によって塗布することができ、ここでは第５の表面区分が第４の表面区分を取り囲み包囲する。第４及び第５のセラミック材料は互いに異なるものとし得る。第４及び第５のセラミック材料はそれぞれ第１及び第２のセラミック材料と関連して記載した一つ又はいくつかの特徴及び／又は特性を有するものとし得る。

例えば、第４のセラミック材料は第１のセラミック材料と同じ材料にすることができ、第５のセラミック材料は第２のセラミック材料と同じ材料にすることができる。従って、等しい特性を有する２つ以上のセラミック層を単一の電気多層部品に実装することができる。また、例えば異なる機能の異なるセラミック材料及び／又は異なるセラミック層が必要とされる場合には、第４及び第５のセラミック材料は第１及び第２のセラミック材料と異なる材料にすることもできる。

第３及び追加のセラミック層を第１及び／又は第２のセラミック層と同様の方法で塗布することによって、ビアを開ける必要なしに、複雑な３次元構造を達成することができる。

少なくとも一つの実施形態による電気多層部品は、セラミック基板上に第１のセラミック層を備える。第１のセラミック層は、基板の第１の表面区分の上に第１のセラミック材料を、前記基板の第２の表面区分の上に第２のセラミック材料を備え、再２の表面区分が第１の表面区分を取り囲み包囲しており、第２のセラミック材料は第１のセラミック材料と異なる。第１の表面区分は５００μｍ×５００μｍ以下の表面積を有する。

別の実施形態によれば、この電気多層部品は上述した方法の特徴、工程及び／又は実施形態の少なくとも一つ又は複数を有する方法によって製造される。特に、方法と関連して本明細書に記載される特徴及び実施形態は電気多層部品にも適用でき、逆も同様である。

更なる実施形態によれば、電気多層部品は更に第１の電極層及び第２の電極層を備え、第１の電極層は基板に塗布され、第１の電極層の上に第１のセラミック層が塗布され、第１のセラミック層の上に第２の電極層が塗布される。第２の電極層の上に上部セラミック層を塗布することができ、第１及び第２の電極層を第１のセラミック材料と直接接触させることができる。

別の実施形態によれば、第１の表面区分は１００μｍ×１００μｍ以下の表面積を有し、第１のセラミック層は４０μｍ以下、好ましくは２０μｍ以下の厚さを有する。

更なる特徴、利点及び得策が図面と関連する模範的な実施形態の以下の説明から明らかになる。

一実施形態に係る、セラミック基板上に第１のセラミック層を備える電気多層部品の概略図を示す。 別の実施例に係る、電気多層部品を製造する方法の概略図を示す。 更なる実施形態に係る電気多層部品の概略図を示す。 更なる実施形態に係る電気多層部品の概略図を示す。 更なる実施形態に係る電気多層部品の概略図を示す。

同一のタイプの構成要素及び／又は同一に作用する構成要素には全図において同じ参照符号が付されている。

図１は電気多層部品の一実施形態を示し、この電気多層部品はセラミック基板１の上に第１のセラミック層２を備える。

第１のセラミック層２はセラミック基板１の第１の表面区分５の上に塗布された第１のセラミック材料３及びセラミック基板１の第２の表面区分６の上に塗布された第２のセラミック材料４を備える。この特定の実施形態では、第１の表面区分５は５００μｍ×５００μｍ以下の表面積を有する。第２の表面区分６は第１の表面区分５を取り囲み包囲するため、第１のセラミック材料部３が第２のセラミック材料部４により横方向から取り囲まれる。第１及び第２のセラミック材料３，４は、概説部分で上述したように、それぞれ第１及び第２のインクジェット印刷工程によって塗布される。

第２のセラミック材料４は第１のセラミック材料３と異なる。この特定の実施形態では、第１のセラミック材料３はチタン酸バリウムストロンチウムであり、第２のセラミック材料４は酸化マグネシウムである。これらの材料は、例えばバラクタとして形成される電気多層部品に適している。電気多層部品の所要の特性に応じて、第１及び第２のセラミック材料３，４は追加又は代替セラミック材料を含むこともできる。更に、多層部品は更なる層、例えば電極層及び／又はセラミック層を含むことができる。

一般に、第１及び第２のセラミック材料の材料及び／又は寸法の選択、例えば第１及び第２のセラミック材料３，４により形成される第１のセラミック層２の厚さは、電気多層部品の所要の特性により決まる。例えば、規定のバイアス電圧に対するバラクタのチューナビリティ又は降伏電圧は部品のセラミック層の厚さによって調整することができる。

図１と関連して示す特定の実施形態では、第１のセラミック層２の厚さは好ましくは１００μｍ以下、より好ましくは５０μｍ以下の厚さである。

図２Ａ〜２Ｅは別の実施形態に係る電気多層部品を製造する方法の概略図を示し、図２Ａ〜２Ｅの各々はそれぞれの工程終了後の部品の上面を示す。例示目的のためにのみ、図２Ａ〜２Ｅは電気多層部品としてバラクタ部品を製造する方法を示す。しかしながら、本方法はバリスタ、キャパシタ及び／又はインダクタなどの他の電気多層部品の製造にも適用することもできる。従って、本方法は以下に記載する材料に限定されず、特定の電気多層部品に応じて他の材料にも適用することができる。更に、以下で指定する寸法も非限定事項であって、特定の電気多層部品の要件に応じて相違させることができる。

図２Ａは、模範的な実施形態における電気多層部品に好適な酸化マグネシウムからなるセラミック基板１を示す。基板１は５００μｍ×１０００μｍの上部表面積を有し、この上部表面が図２Ａに示されている。また、基板１は追加材料又は代替材料、例えば別のセラミック材料を含むこともでき、その表面積は製造すべき電気多層部品の所望の特性に応じて異なる寸法にすることができる。

図２Ｂに従う次の工程において、第１の電極層７がセラミック基板１にインクジェット印刷によって塗布される。第１の電極層７は、基板１の境界から次の製造工程によって製造される電気多層部品の活性領域に接触するように指定された円形端部まで延びる細長い棒の形状を有する。

基板１は破線で示される第１の表面区分５を有し、この表面区分は円形を有し、第１の電極層７の円形端部の領域内に位置する。第１の表面区分５は好ましくは１００μｍの直径を有する。第２の表面区分６は、第１の表面区分５を取り囲み包囲するセラミック基板１の残存表面部、即ち第１の表面区分５により形成される表面部を除く基板１の全表面部、により形成される。

図２Ｃに従う次の製造工程において、第１のセラミック材料３が第１の電極層７上の第１の表面区分５に塗布される。第１のセラミック材料３は、前記の概説部分に詳細に記載されているように、第１のインクジェット印刷工程によって塗布することができ、特定の実施形態ではチタン酸バリウムストロンチウムを含む。

図２Ｄに従う次の製造工程において、第２のセラミック材料４が、前記の概説部分に詳細に記載されているように、第２の表面区分６の上に第２のインクジェット印刷工程によって塗布される。その結果、セラミック基板１及び第１の電極層７が、その前に第１のセラミック材料３が塗布された第１の表面区分５を除いて、第２のセラミック材料４によって被覆される。第２のセラミック材料４は特定の実施形態では酸化マグネシウムを含む。また、第２のセラミック材料４は第１のセラミック材料３より前又は同時に塗布することもできる。第１及び第２のセラミック材料３，４は基板１上の第１のセラミック層２を構成する。

図２Ｅに従う次の工程において、第２の電極層８が第１のセラミック層２に、即ち第１のセラミック材料３及び第２のセラミック材料４の一部分の上に、インクジェットによって塗布される。第２の電極層８は第１の電極層７と類似の形状を有し、第２の電極層８の円形端部は第１のセラミック材料３を覆う。

すべての材料、即ち第１及び第２のセラミック材料３，４が基板１のインクジェット印刷工程によって塗布される。従って、スクリーン印刷シートの切断及び積み重ねの精度及び所要の金属ペースト量及び金属表面積に関する問題を最小に抑えることができる。更に、インクジェット印刷技術を使用することによって、セラミック層にビアを開ける必要なしに複雑な３Ｄ構造を得ることができる。

図３は、図２Ａ〜２Ｅと関連する前実施形態に係る方法によって形成される別の実施形態に係る電気多層部品の概略断面図を示す。従って、図３に示す多層部品は特定の実施形態ではバラクタ部品を構成する。更に、酸化マグネシウムからなる上部セラミック層１６は第１のセラミック層２及び第２の電極層８の上にインクジェット印刷によって塗布される。このような設計によれば、この部品の推定工業生産高は一般に、３００×３００ｍｍ^２の支持体に作用する市販のインクジェットプリンタによって、１プリンタにつき年間６億個を上回る。

セラミック基板、第１及び第２のセラミック材料３，４を含む第１のセラミック層２、第１及び第２の電極層７，８及び上部セラミック層１６により形成される図３に示す電気多層部品は約１．０ｍｍ×０．５ｍｍ×０．２５ｍｍの寸法を有する。

第１及び第２のセラミック材料３,４を含む第１のセラミック層２は約２５μｍの厚さを有する。特定の実施形態ではチタン酸バリウムストロンチウムである第１のセラミック材料３は５００以上の高い相対誘電率を有し、特定の実施形態では酸化マグネシウムであって遥かに低い約１０の相対誘電率を有する第２のセラミック材料４により包囲される。第１のセラミック材料３は第１の電極層７及び第２の電極層８と直接接触し、第１及び第２の電極層７及び８の間に活性誘電体表面を有する活性領域を形成する。

図３に示すような電気多層部品内の電界及び電束密度のシミュレーション結果は、誘電体材料内、即ち第１のセラミック材料内において良好の電気力線の集中及び均一な電界を示した。このシミュレーションは、同等サイズの活性領域でオーバラップするライン状のスクリーン印刷電極間の第１のセラミック材料からなる連続層を有する従来の電気バラクタ部品と比較して、多層部品の容量の低いばらつき及び多層部品内の漂遊容量の著しい減少を示した。従って、本明細書に記載する方法によれば、それぞれの要素、従って誘電体表面及び電極のサイズ及び寸法のよりよい制御のおかげで、低い容量のばらつきを示す電気多層部品の製造が可能になる。特に、第１及び第２のセラミック材料３，４を含む第１のセラミック層２及びそれらの特定の設計が漂遊容量の減少に役立つために、第１のセラミック層の全体において均一な電界が得られる。

図４は他の実施形態に係る電気多層部品の概略図を示し、この実施形態では、図１に示す実施形態に比較して、第１のセラミック層２は基板１の第３の表面区分１０上に第３のセラミック材料９を含む。第２の表面区分６は第１の表面区分５のみならず第３の表面区分１０も取り囲み包囲する。つまり、第２のセラミック材料４が第１のセラミック材料３のみならず第３のセラミック材料９も横方向から取り囲み包囲する。第３のセラミック材料９及び第１のセラミック材料３は、例えば第１のセラミック層１内に同じ機能を有する２つ以上の活性領域が必要とされる場合には、同じ材料にすることができる。

また、第１のセラミック層内に異なる機能を有するもっと多くの活性領域が必要とされる場合には、第３のセラミック材料９は第１のセラミック材料３と異なる材料にすることができる。

第１のセラミック層２はその所要特性に従って第４の及び／又は更なるセラミック材料を備えることもできる。更に、第１のセラミック層２は、特に第１及び第３のセラミック材料３，９は、電気多層部品の要件に応じて一以上の共通又は個別の電極層と直接接触させることができる。

図５は図１に示すような電気多層部品の別の実施形態の概略図を示し、この実施形態では、第２のセラミック層１１が第１のセラミック層２の上にインクジェット印刷によって塗布される。第２のセラミック層は第４の表面区分１４の上に第４のセラミック材料１２を備え、第５の表面区分１５の上に第５のセラミック材料１３を備え、第５の表面区分１５が第４の表面区分１４を取り囲み包囲する。第４のセラミック材料１２は第５のセラミック材料１３と異なる。

更に、第２のセラミック層１１は一つ以上の電極層と接触させることができ、第３の及び／又は更なるセラミック層を第２のセラミック層１１の上に塗布することができる。こうして、同一の又は相違する機能を有する数個のセラミック層を備える電気多層部品を設計することができる。

図に示す実施形態に係る方法及び電気多層部品は、加えて又は代えて、概説部分で上記された特徴又はそれらの特徴の組み合わせを備えることができる。

本発明は模範的な実施形態に基づく説明によって限定されない。むしろ、本発明は任意の新しい特徴及びその任意の組み合わせ、特に特許請求の範囲に記載された特徴の任意の組み合わせも、この特徴又はその組み合わせが特許請求の範囲又は模範的な実施形態に明確に特定されていなくても、その範囲に包含する。

１ セラミック基板
２ 第１のセラミック層
３ 第１のセラミック材料
４ 第２のセラミック材料
５ 第１の表面区分
６ 第２の表面区分
７ 第１の電極層
８ 第２の電極層
９ 第３のセラミック材料
１０ 第３の表面区分
１１ 第２のセラミック層
１２ 第４のセラミック材料
１３ 第５のセラミック材料
１４ 第４の表面区分
１５ 第５の表面区分
１６ 上部セラミック層

Claims (20)

1. 電気多層部品を製造する方法であって、前記方法は、
   セラミック基板（１）を準備する工程と、
   第１のセラミック層（２）を前記基板（１）に塗布する工程を備え、
   前記第１のセラミック層（２）は第１のセラミック材料（３）及び第２のセラミック材料（４）を含み、
   前記第１のセラミック材料（３）は前記基板（１）の第１の表面区分（５）に第１のインクジェット印刷工程によって塗布され、
   前記第２のセラミック材料（４）は前記基板（１）の第２の表面区分（６）に第２のインクジェット印刷工程によって塗布され、
   前記第２の表面区分（６）は前記第１の表面区分（５）を取り囲んで包囲し、
   前記第２のセラミック材料（４）は前記第１のセラミック材料（３）と異なる、
   ことを特徴とする方法。
2. 前記第１の表面区分（５）は５００μｍ×５００μｍ以下の表面積を有する、請求項１記載の方法。
3. 前記第１のセラミック層（２）は１００μｍ以下の厚さを有する、請求項１又は２記載の方法。
4. 第１の電極層（７）が前記基板（１）に塗布され、
   前記第１のセラミック層（２）が前記第１の電極層（７）の上に塗布され、
   第２の電極層（８）が前記第１のセラミック層（２）に塗布される、
   請求項１〜３のいずれかに記載の方法。
5. 前記第１及び第２の電極層（７，８）は前記第１のセラミック材料（３）と直接接触する、請求項４記載の方法。
6. 前記第１のセラミック材料（３）は第１の相対誘電率を有し、前記第２のセラミック材料（４）は前記第１の相対誘電率より小さい第２の相対誘電率を有する、請求項１〜５のいずれかに記載の方法。
7. 前記第２の相対誘電率に対する前記第１の相対誘電率の比は１０以上である、請求項６記載の方法。
8. 前記第１のセラミック材料（３）はバラクタ材料又はバリスタ材料である、請求項１〜７のいずれかに記載の方法。
9. 前記第１のセラミック材料（３）及び前記第２のセラミック材料（４）は同時に焼結される、請求項１〜８のいずれかに記載の方法。
10. 第３のセラミック材料（９）が前記基板（１）の少なくとも第３の表面区分（１０）に第３のインクジェット印刷工程によって塗布され、
    前記第２の表面区分（６）が前記第３の表面区分（１０）を取り囲んで包囲する、
    請求項１〜９のいずれかに記載の方法。
11. 第４及び第５のセラミック材料（１２，１３）を含む第２のセラミック層（１１）が前記基板（１）に、前記第１のセラミック層（２）の上又は下にて塗布され、
    前記第４のセラミック材料（１２）は前記基板（１）の第４の表面区分（１４）の上に第４のインクジェット印刷工程によって塗布され、
    前記第５のセラミック材料（１３）は前記基板（１）の第５の表面区分（１５）の上に第５のインクジェット印刷工程によって塗布され、
    前記第５の表面区分（１５）が前記第４の表面区分（１４）を取り囲んで包囲し、
    前記第４及び第５のセラミック材料（１２，１３）は互いに異なる、
    請求項１〜１０のいずれかに記載の方法。
12. セラミック基板（１）上に第１のセラミック層（２）を備える電気多層部品であって、
    前記第１のセラミック層（２）は、前記セラミック基板（１）の第１の表面区分（５）の上に塗布された直径３０μｍ以下の第１のセラミック材料（３）を備え、且つ、前記セラミック基板（１）の第２の表面区分（６）の上に塗布された直径３０μｍ以下の第２のセラミック材料（４）を備え、
    前記第２のセラミック材料（４）は前記第１のセラミック材料（３）と異なり、
    前記第２の表面区分（６）が前記第１の表面区分（５）を取り囲んで包囲し、
    前記第１の表面区分（５）は５００μｍ×５００μｍ以下の表面積を有する、
    ことを特徴とする電気多層部品。
13. 更に第１の電極層（７）及び第２の電極層（８）を備え、
    前記第１の電極層（７）が前記セラミック基板（１）に塗布され、
    前記第２の電極層（８）が前記第１のセラミック層（２）の上に塗布され、
    前記第２の電極層（８）の上に上部セラミック層（１６）が塗布され、
    前記第１及び第２の電極層（７，８）が前記第１のセラミック材料（３）と直接接触している、
    請求項１２に記載の電気多層部品。
14. 前記第１の表面区分（５）が１００μｍ×１００μｍ以下の表面積を有し、
    前記第１のセラミック層（２）が４０μｍ以下の厚さを有する、
    請求項１２又は１３に記載の電気多層部品。
15. 電気多層部品であって、
    第１のセラミック層（２）がセラミック基板（１）に塗布され、
    前記第１のセラミック層（２）は第１のセラミック材料（３）及び第２のセラミック材料（４）を含み、
    前記第１のセラミック材料（３）は前記基板（１）の第１の表面区分（５）に直径３０μｍ以下で塗布され、
    前記第２のセラミック材料（４）は前記基板（１）の第２の表面区分（６）に直径３０μｍ以下で塗布され、
    前記第２の表面区分（６）は前記第１の表面区分（５）を取り囲んで包囲し、
    前記第２のセラミック材料（４）は前記第１のセラミック材料（３）と異なる、
    ことを特徴とする電気多層部品。
16. 前記第１の表面区分（５）は５００μｍ×５００μｍ以下の表面積を有する、請求項１５記載の電気多層部品。
17. 前記第１のセラミック層（２）は１００μｍ以下の厚さを有する、請求項１５又は１６記載の電気多層部品。
18. 前記第１のセラミック材料（３）は第１の相対誘電率を有し、前記第２のセラミック材料（４）は前記第１の相対誘電率より小さい第２の相対誘電率を有する、請求項１５〜１７のいずれかに記載の電気多層部品。
19. 前記第２の相対誘電率に対する前記第１の相対誘電率の比は１０以上である、請求項１８記載の電気多層部品。
20. 前記第１のセラミック材料（３）はバラクタ材料又はバリスタ材料である、請求項１５〜１９のいずれかに記載の電気多層部品。

Images