TWI541841B - 用於製造電性多層元件之方法及電性多層元件 - Google Patents

用於製造電性多層元件之方法及電性多層元件 Download PDF

Info

Publication number
TWI541841B
TWI541841B TW100109832A TW100109832A TWI541841B TW I541841 B TWI541841 B TW I541841B TW 100109832 A TW100109832 A TW 100109832A TW 100109832 A TW100109832 A TW 100109832A TW I541841 B TWI541841 B TW I541841B
Authority
TW
Taiwan
Prior art keywords
ceramic
ceramic material
surface portion
layer
substrate
Prior art date
Application number
TW100109832A
Other languages
English (en)
Other versions
TW201222574A (en
Inventor
安德烈 泰斯提諾
Original Assignee
Epcos Ag集團股份公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos Ag集團股份公司 filed Critical Epcos Ag集團股份公司
Publication of TW201222574A publication Critical patent/TW201222574A/zh
Application granted granted Critical
Publication of TWI541841B publication Critical patent/TWI541841B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1006Thick film varistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10196Variable component, e.g. variable resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Thermistors And Varistors (AREA)
  • Ceramic Capacitors (AREA)

Description

用於製造電性多層元件之方法及電性多層元件
本發明一般而言係關於用於製造電性多層元件之方法及電性多層元件。
許多電子元件需要低容量,同時維持其他特定性質的最佳化。頻寬大於2Gbit/s的高資料傳送速率裝置需要例如容量小於0.5pF的低容量變阻器(varistor),維持低於50伏特的低變阻器電壓(varistor voltage)。另一個範例係頻率高於500MHz的高頻應用需要容量小於10pF的低容量變容器(varactor),維持高於3的高可調性(tunability)。這些取捨可藉由適當的設計而達成,例如藉由縮減兩個金屬電極之間的介電表面(dielectric surface),同時維持固定不變的陶瓷厚度及顆粒尺寸(grain size)。
於所屬技術領域中,已知有數種企圖縮減該介電表面積的嘗試。
舉例而言,利用網版印刷(screen printing)及多層堆疊製造技術,可藉由縮減兩個網版印刷電極之間的重疊面積(overlap area)而達到縮減介電表面。然而,對於量產而言,縮減重疊面積的技術限制(可例如藉由縮減交叉的電極導線的個別寬度來實施)僅能夠達到至少20%的電極寬度容忍度。然而,該容忍度於最終的元件之間導致更高的容量擴張。
藉由在陶瓷支撐件上打通孔以及利用局部微注入(local micro-injection)以介電材料填滿洞孔亦可達到較小的介電面積。利用此技術所製備的仍可重複填充(refillable)之通孔的最小直徑限制支撐帶(support tape)的最小厚度,造成對該等通孔中的介電材料的最小厚度的約束。
或者,可藉由雷射剝蝕(laser ablation)於陶瓷片中製造通孔,且可藉由網版印刷以金屬膏(metal paste)填充該等通孔。通常,介電層係位於陶瓷片下方,而連續的金屬電極係經網版印刷於另一側上。雖然此類金屬通孔可具有相當小的直徑,但是由於難以適當地重複填充此類小通孔,經常造成許多技術問題,使得此種製程無法提供足夠的可靠度。
另一種達到較小介電量的方法係薄膜沉積法。舉例而言,當採用物理氣相沉積(PVD)時,於真空下,在氣相(gas phase)中,介電材料係自塊體目標轉移至支撐件,該支撐件在不被該介電材料所覆蓋的區域中係受到遮罩(mask)所保護。然而,此技術相當昂貴且需要很大的能量。此技術亦需要多步驟光微影處理且一般而言係應用於製備薄膜沉積,其中,所沉積的陶瓷層呈現奈米顆粒(nanometric grains)。然而,於一些應用中,例如變阻器或變容器,需要具有顆粒較大的厚膜。
本發明之某些實施例之目的在於提供一種用於製造電性多層元件之方法,而無須於至少一個陶瓷層中機械加工(machining)及重複填充(refilling)通孔。本發明之某些實施例之另一目的係提供一種電性多層元件。
藉由本發明之申請專利範圍獨立項所揭露之內容可實現上述目的。該等申請專利範圍之附屬項係關於有利的方法及組構。
根據至少一個實施例,揭露一種用於製造電性多層元件的方法,包括以下步驟:鋪設第一陶瓷層至陶瓷基板,其中,該第一陶瓷層包括第一陶瓷材料及第二陶瓷材料,且該第一陶瓷材料不同於該第二陶瓷材料。具體而言,該第一陶瓷材料係藉由第一噴墨印刷步驟(inkjet printing step)而鋪設至該基板之第一表面部份,而該第二陶瓷材料係藉由第二噴墨印刷步驟而鋪設至該基板之第二表面部份。該第二表面部份圍繞且包圍該第一表面部份。
由於該第一噴墨印刷步驟,使得該第一陶瓷材料可配置於覆蓋較小之第一表面部份的陶瓷基板上。例如,根據所選擇的第一及第二陶瓷材料,能夠藉由本說明書中所述之方法有利地實現該電性多層元件的較小主動表面。
再者,由於該第一及第二噴墨印刷步驟,使得上述與切割及堆疊網版印刷片(screen printed sheet)之精確度相關的問題能夠被克服。
圍繞且包圍該第一表面部份的第二表面部份可能暗示(在實施該第一及第二噴墨印刷步驟之後)該第二陶瓷材料於側向上圍繞且包圍該第一陶瓷材料,其中,“於側向上”代表沿著該第一陶瓷材料之延伸平面的方向。較佳的情況是,該第一及第二陶瓷材料可直接鋪設為鄰近彼此,使得該第一陶瓷材料及該第二陶瓷材料(其於側向上圍繞且包圍該第一陶瓷材料)形成連續的第一陶瓷層。
該第一及/或該第二噴墨印刷步驟可包含至少一個提供適合墨水的步驟,該墨水適用於將該第一及/或該第二陶瓷材料印刷於該陶瓷基板上。個別的墨水可分別包括該第一或該第二陶瓷材料結合適當的額外材料(例如:適當的溶劑(solvent)及結合劑(binder)),使得含有該第一或第二陶瓷材料之水珠(drops)可分別藉由該第一或第二噴墨印刷步驟而被印刷至該陶瓷基板上。該等水珠的尺寸或直徑可能等於或小於30微米(μm),可於側向上經印刷為鄰近彼此及/或印刷在彼此頂部上,使得該第一及該第二陶瓷材料皆可形成三維結構及(特別是)具有特定厚度的層結構。
有利的是,由於本說明書中所述之方法能夠將第一陶瓷層鋪設至具有更複雜的三維結構的陶瓷基板上,所以無須形成及填充通孔。
於包括該第一及該第二噴墨印刷步驟的印刷製程中,可採用一個或兩個或複數個噴墨印刷頭。典型上,採用至少兩個噴墨印刷頭,其中一個噴灑包括該第一陶瓷材料的墨水,另一個則噴灑包括該第二陶瓷材料的墨水。在於該第一噴墨印刷步驟中鋪設該第一陶瓷材料之後,可於該第二噴墨印刷步驟中鋪設該第二陶瓷材料。或者,該第二噴墨印刷步驟可與該第一噴墨印刷步驟同時實施。換言之,可同時鋪設該第一及該第二陶瓷材料。
在藉由該等噴墨印刷頭鋪設該墨水之後,可於一個或多個乾燥步驟(drying step)中移除該等溶劑。有利的是,該第一及第二陶瓷材料的噴墨印刷可發生於單一處理協定(processing protocol)中,該處理協定交替進行該印刷及乾燥步驟。隨後,可藉由在燒結爐(sintering furnance)中加熱而燒結該多層元件,使得該第一及第二陶瓷材料可形成整合層(integral layer)。有利的是,該第一陶瓷材料適用於與該第二陶瓷材料共燒(co-firing)。在該多層元件包括進一步的陶瓷及/或額外金屬層的情況下,該第一陶瓷層可與該進一步的及/或額外的層燒結在一起。
根據進一步的實施例,該第一陶瓷材料所鋪設的第一表面部份的表面積等於或小於500微米乘500微米(500μm×500μm),較佳的情況是,等於或小於200微米乘200微米(200μm×200μm),更佳的情況是,等於或小於100微米乘100微米(100μm×100μm)。根據該電性多層元件的需求,該表面積的形狀可為矩形或圓形或其他任何形狀。倘若未明確指出,則於此處及以下說明書中所提及的表面積係關於尺寸,而非關於該表面積的形狀。
根據另一實施例,該第一陶瓷層的厚度等於或小於100微米,較佳的情況是,等於或小於50微米,而更佳的情況是,等於或小於20微米。這可能暗示該第一陶瓷材料及/或該第二陶瓷材料可具有與先前所提一樣小的厚度。
由於該第二陶瓷材料接著亦藉由噴墨印刷而鋪設至該陶瓷基板,故藉由噴墨印刷可有利於達到該第一陶瓷材料之如此小之直徑及厚度,而無須將通孔打入陶瓷材料中。因此,得以避免有關於在陶瓷片或陶瓷層中製造及重複填充通孔的問題。
根據另一實施例,第一電極層係在鋪設該第一陶瓷層之前鋪設至該基板。隨後,該第一陶瓷層可經鋪設於該第一電極層上,而第二電極層可被鋪設至該第一陶瓷層。該第一及第二電極層可經噴墨印刷,使得該第一及第二電極層的尺寸及形狀可有利地例如適合該第一及/或第二表面部份,亦即,適合該第一及第二陶瓷材料的形狀及尺寸。或者,可藉由其他技術(如網版印刷或濺鍍)沉積該第一及第二電極層。於此實施例之較佳變化中,該第一及第二電極層係與該第一陶瓷材料直接接觸。於此情況下,該第一陶瓷可作為該第一及該第二電極之間的功能性介質(functional medium),例如:作為介電介質。
根據另一實施例,該第二陶瓷材料的相對介電常數(relative permittivity)小於該第一陶瓷材料的相對介電常數。相對介電常數係本技術領域中具有通常知識者所習知的材料性質,並且對材料集中電通量線(electric flux line)的程度提供測量。於此實施例之較佳變化中,該第一陶瓷材料之相對介電常數與該第二陶瓷材料之相對介電常數的比例係等於或大於10。因此,該電通量線可集中於該第一陶瓷材料內,且該電性多層元件內的雜散場(stray field)可最小化。
根據進一步的實施例,該第一陶瓷材料係具有特殊電子性質的陶瓷材料,如變容器或變阻器材料。
舉例而言,該第一陶瓷材料可為鈦酸鍶鋇(barium strontium titanate),典型上具有大於500之較高相對介電常數,且該第一陶瓷材料可被該第二陶瓷材料所包圍,該第二陶瓷材料可為例如具有大約10之較低相對介電常數的氧化鎂。
根據另一實施例,第三陶瓷材料係藉由第三噴墨印刷步驟而鋪設至該基板之第三表面部份,而該第二表面部份圍繞且包圍該第三表面部份。該第三陶瓷材料與該第一陶瓷材料可為相同或不同的材料,取決於該第一陶瓷層所需之性質。根據該多層元件的需求,能夠以架構多個小型結構(以具有相同或不同功能性的第一及第二及(倘若需要的話)進一歩陶瓷材料的形式)的複雜方式形成該第一陶瓷層。
根據進一步的實施例,至少有第二陶瓷層鋪設至該第一陶瓷層之上或之下的陶瓷基板。該第二陶瓷層可包括第四及第五陶瓷材料。該第四陶瓷材料可藉由第四噴墨印刷步驟而鋪設於該基板的第四表面部份上,且該第五陶瓷材料可藉由第五噴墨印刷步驟而鋪設於該基板的第五表面部份上,其中,該第五表面部份圍繞且包圍該第四表面部份。該第四陶瓷材料可不同於該第五陶瓷材料。第四及該第五陶瓷材料可分別具有一種或數種結合該第一及第二陶瓷材料進行說明的特徵及/或特性。
舉例而言,該第四陶瓷材料可相同於該第一陶瓷材料,而該第五陶瓷材料可相同於該第二陶瓷材料。因此,於一個單一電性多層元件中可實現具有同等性質的兩個或多個陶瓷層。或者,例如當需要不同功能性的不同陶瓷材料及/或不同陶瓷層時,該第四及該第五陶瓷材料可不同於該第一及該第二陶瓷材料。
藉由以類似該第一及/或第二陶瓷層的鋪設方式而鋪設甚至第三或更多額外的陶瓷層,藉此可實現複雜的三維結構,而無須打通孔。
根據至少一個實施例,電性多層元件於陶瓷基板上包括第一陶瓷層。該第一陶瓷層於該基板的第一表面部份上包括第一陶瓷材料,且於該基板的第二表面部份上包括第二陶瓷材料,其中,該第二表面部份圍繞且包圍該第一表面部分,且其中,該第二陶瓷材料不同於該第一陶瓷材料。該第一表面部份的表面積等於或小於500微米乘上500微米。
根據另一實施例,係藉由具有至少一個或複數個特徵、步驟及/或上述方法之實施例的方法來製造該電性多層元件。具體而言,結合該方法於本說明書中所述之特徵及實施例亦可應用至該電性多層元件,且反之亦然。
根據進一步的實施例,該電性多層元件進一步包括第一電極層及第二電極層,其中,該第一電極層係鋪設至該基板,該第一陶瓷層係鋪設於該第一電極層上,而該第二電極層係鋪設於該第一陶瓷層上。頂部陶瓷層可鋪設於該第二電極層上,而該第一及該第二電極層可與該第一陶瓷材料直接接觸。
根據另一實施例,該第一表面部份的表面積等於或小於100微米乘上100微米,而該第一陶瓷層的厚度等於或小於40微米,較佳的情況是,等於或小於20微米。
於附加圖式中,相同或者相同類型及/或作用相同的元件係設置成相同的元件符號。第1圖顯示電性多層元件之實施例,其中,該電性多層元件於陶瓷基板1上包括第一陶瓷層2。
該第一陶瓷層2包括第一陶瓷材料3及第二陶瓷材料4,該第一陶瓷材料3係舖設於該陶瓷基板1之第一表面部份5上,而該第二陶瓷材料4係舖設於該陶瓷基板1之第二表面部份6上。於此具體實施例中,該第一表面部份5的表面積等於或小於500微米乘上500微米。該第二表面部份6圍繞且包圍該第一表面部份5,使得該第一陶瓷材料3係受到該第二陶瓷材料4側向圍繞。該第一及該第二陶瓷材料3、4係分別藉由發明內容中所描述的第一及第二噴墨印刷步驟而鋪設。
該第二陶瓷材料4不同於該第一陶瓷材料3。於此具體實施例中,該第一陶瓷材料3係鈦酸鍶鋇(barium strontium titanate),而該第二陶瓷材料4係氧化鎂。這些材料適合例如形成作為變容器的電性多層元件。根據該電性多層元件所需的性質,該第一及該第二陶瓷材料3、4亦可包括額外的或替代的陶瓷材料。再者,該多層元件可包括其他層,例如:電極層及/或陶瓷層。
一般而言,該第一及第二陶瓷材料的材料選擇及/或尺寸(例如:由該第一及該第二陶瓷材料3、4所形成的第一陶瓷層2的厚度)係取決於該電性多層元件的需求。舉例而言,對於經定義的偏壓電壓之變容器的可調性或者對於經定義的顆粒尺寸之變阻器的崩潰電壓(breakdown voltage)而言可藉由元件之陶瓷層之厚度進行調節。
於結合第1圖所示之具體實施例中,該第一陶瓷層2的厚度宜等於或小於100微米,較佳的情況是,等於或小於50微米。
第2A圖至第2E圖根據本發明之另一實施例顯示用於製造電性多層元件之方法之示意圖,其中,第2A圖至第2E圖皆分別顯示在個別製程步驟之後該元件的上視圖。僅作為範例之用,第2A圖至第2E圖顯示用於製造作為電性多層元件之變容器元件的方法。然而,該方法亦可應用於製造其他電性多層元件,例如:變阻器、電容器及/或電感器元件。因此,根據特殊的電性多層元件,該方法並不限定於以下說明書所述之材料,亦可應用於其他材料。此外,以下說明書內容所指定的任何尺寸皆非限定,且根據該特殊的電性多層元件的需求可有所不同。
第2A圖顯示示範實施例中適用於該電性多層元件的陶瓷基板1,該陶瓷基板1係由氧化鎂所製成。如第2A圖所示,該陶瓷基板1具有500微米乘上1000微米的上表面積。或者,該基板1可包括額外的或替代的材料,例如:其他陶瓷材料,且根據所欲製造的電性多層元件的所欲性質,該基板1之表面積可具有不同的尺寸。
根據第2B圖,於進一步的製程步驟中,第一電極層7係藉由噴墨印刷而鋪設至該陶瓷基板1。該第一電極層7的形狀為狹窄的棒狀,自該基板1的邊緣延伸至圓形端點部份,其係設計成與經由以下製程步驟所製造的多層元件之主動區域相接觸。
該基板1具有第一表面部份5(如虛線所標示),該第一表面部份5的形狀為圓形且位於該第一電極層7的圓形尾端的區域中。該第一表面部份5的直徑較佳為100微米。第二表面部份6係由圍繞且包圍該第一表面部份5之陶瓷基板1的剩餘表面(亦即,該基板1中除了由該第一表面部份5所形成的表面部份以外的整體表面)所形成。
根據第2C圖,於進一步的製程步驟中,第一陶瓷材料3係鋪設至該第一電極層7上的第一表面部份5。該第一陶瓷材料3係藉由前述發明內容中所詳細描述的第一噴墨印刷步驟所鋪設,且該第一陶瓷材料3於特定實施例中包括有鈦酸鍶鋇。
根據第2D圖,於進一步的製程步驟中,第二陶瓷材料4係藉由前述發明內容中所詳細描述的第二噴墨印刷步驟而鋪設於該第二表面部份6上。因此,除了先前鋪設有該第一陶瓷材料3的第一表面部份5以外,該陶瓷基板1及該第一電極層7係由該第二陶瓷材料4所覆蓋。該第二陶瓷材料4於特定實施例中包括有氧化鎂。或者,可在該第一陶瓷材料3之前或同時鋪設該第二陶瓷材料4。該第一及第二陶瓷材料3、4於該基板1上形成第一陶瓷層2。
根據第2E圖,於進一步的製程步驟中,第二電極層8係藉由噴墨印刷而鋪設至該第一陶瓷層2,亦即,鋪設於該第一陶瓷材料3及一部分該第二陶瓷材料4上。該第二電極層8具有與該第一電極層7類似的形狀,且該第二電極層8的圓形端部係覆蓋該第一陶瓷材料3。
所有的材料(具體而言,係該第一及第二陶瓷材料3、4)皆係藉由噴墨印刷步驟而鋪設至該陶瓷基板1。因此,可避免與切割及堆疊網版印刷片之精確度相關的問題,並且能夠最小化所需的金屬膏及金屬表面的量。此外,利用噴墨印刷技術,能夠無需打通孔進入陶瓷層而得到複雜的3D結構。
第3圖根據另一實施例顯示電性多層元件的示意剖面圖,該電性多層元件係由如先前與第2A圖至第2E圖有關的實施例所述之方法所形成。因此,第3圖所示之多層元件係形成為具體實施例中的變容器。此外,包括氧化鎂的頂部陶瓷層16係藉由噴墨印刷而鋪設於該第一陶瓷層2及該第二電極層8上。對於此類設計而言,根據商業上可取得而對300×300mm2的支撐件(support)作用的噴墨印表機,估計的工業生產典型上每年及每一台印表機高於六億個。
第3圖中所示之電性多層元件係陶瓷基板所形成,該第一陶瓷層2包括該第一及該第二陶瓷材料3,4、該第一及第二電極層7,8以及該頂部陶瓷層16,且尺寸為大約1.0毫米乘上0.5毫米乘上0.25毫米。
該第一陶瓷層2包括該第一及該第二陶瓷材料3、4,且厚度為大約25微米。該第一陶瓷材料3(於特定實施例中為鈦酸鍶鋇)具有高於500的高相對介電常數,且被具有大約10的低相對介電常數之第二陶瓷材料4(於特定實施例中為氧化鎂)所包圍。該第一陶瓷材料3係與該第一電極層7及該第二電極層8直接接觸,並且於該第一及該第二電極層7、8之間形成具有主動介電表面(active dielectric surface)的主動區域(active region)。
如第3圖所示,電性多層元件內之電場及電通量密度的模擬結果已經證明該介電材料內(亦即,該第一陶瓷材料內)集中的電通量線及均勻的電場。該模擬結果亦已顯示,相較於在經網版印刷的線型電極(其與相當尺寸的主動區域重疊)之間具有由該第一陶瓷材料所製成之連續層的習知電性變容器元件,該多層元件中具有低電容散佈(spread)且該多層元件內具有明顯較低的雜散電容(stray capacity)。因此,由於對個別組件及介電表面以及電極的較佳尺寸控制,使得本說明書中所述之方法能夠製造電容散佈較低的電性多層元件。具體而言,包括該第一及第二陶瓷材料3、4的第一陶瓷層2及其特殊設計有助於降低雜散電容,使得該第一陶瓷層的整體體積中能夠得到均勻的電場。
第4圖根據進一步實施例顯示電性多層元件之示意圖,其中,相較於第1圖所示之實施例,該第一陶瓷層2於該基板1之第三表面部份10上包括第三陶瓷材料9。該第二表面部份6圍繞且包圍該第一表面部份5及該第三表面部份10兩者,意指該第二陶瓷材料4圍繞且於側向包圍該第一陶瓷材料3及該第三陶瓷材料9兩者。例如,當於該第一陶瓷層1內需要多個具有相同功能性的主動區域時,該第三陶瓷材料9與該第一陶瓷材料3可為相同的材料。
或者,於該第一陶瓷層內需要多個具有不同功能性的主動區域的情況下,該第三陶瓷材料9與該第一陶瓷材料3可為不同的材料。
該第一陶瓷層2根據其所需要的性質亦可包括第四及/或進一步的陶瓷材料。再者,根據該電性多層元件之需求,該第一陶瓷層2(具體而言,係該第一及第三陶瓷材料3、9)可與一個或多個共同或不同的電極層直接接觸。
第5圖如同第1圖般顯示電性多層元件之實施例之示意圖,其中,額外地藉由噴墨印刷於該第一陶瓷層2上鋪設第二陶瓷層11。該第二陶瓷層於第四表面部份14上包括第四陶瓷材料12,且於第五表面部份15上包括第五陶瓷材料13,其中,該第五表面部份15圍繞且包圍該第四表面部份14。該第四陶瓷材料12不同於該第五陶瓷材料13。
此外,該第二陶瓷層11可與一個或多個電極層接觸,且第三及/或另外的陶瓷層可鋪設至該第二陶瓷層11。因此,可設計出包括數個具有相同或不同功能性之陶瓷層的電性多層元件。
根據該等圖式中所示之實施例之方法及電性多層元件可額外地或者替代地包括前述發明內容所描述的特徵或特徵之組合。
本發明並不限定於以該等示範實施例為基礎的說明書內容。相反地,本發明涵蓋任何新的特徵及多種特徵的任何組合,具體而言,包括申請專利範圍中所揭露的多種特徵的任何組合,即便此特徵或此組合本身並未於申請專利範圍或示範實施例中被明確指出。
1...陶瓷基板
2...第一陶瓷層
3...第一陶瓷材料
4...第二陶瓷材料
5...第一表面部份
6...第二表面部份
7...第一電極層
8...第二電極層
9...第三陶瓷材料
10...第三表面部份
11...第二陶瓷層
12...第四陶瓷材料
13...第五陶瓷材料
14...第四表面部份
15...第五表面部份
16...頂部陶瓷層
透過詳細說明書內容結合附加圖式,將使得所屬技術領域中具有通常知識者能夠清楚了解本發明的進一歩特徵、優點及權宜設計。
第1圖根據本發明之實施例顯示在陶瓷基板上具有第一陶瓷層之電性多層元件之示意圖;
第2圖根據本發明之另一實施例顯示用於製造電性多層元件之方法之示意圖;以及
第3圖至第5圖根據本發明之進一步實施例顯示電性多層元件之示意圖。
1...陶瓷基板
2...第一陶瓷層
3...第一陶瓷材料
4...第二陶瓷材料
5...第一表面部份
6...第二表面部份

Claims (15)

  1. 一種用於製造電性多層元件的方法,包括以下步驟:-設置陶瓷基板(1);-鋪設第一陶瓷層(2)至該基板(1),其中,-該第一陶瓷層(2)包括第一陶瓷材料(3)及第二陶瓷材料(4);-該第一陶瓷材料(3)係藉由第一噴墨印刷步驟而鋪設至該基板(1)之第一表面部份(5);以及-該第二陶瓷材料(4)係藉由第二噴墨印刷步驟而鋪設至該基板(1)之第二表面部份(6);-其中,該第二表面部份(6)圍繞且包圍該第一表面部份(5);以及-其中,該第二陶瓷材料(4)不同於該第一陶瓷材料(3)。
  2. 如申請專利範圍第1項所述之方法,其中,該第一表面部份(5)的表面積等於或小於500微米乘500微米,較佳的情況是等於或小於100微米乘100微米。
  3. 如申請專利範圍第1項或第2項所述之方法,其中,該第一陶瓷層(2)的厚度等於或小於100微米,較佳的情況是等於或小於50微米。
  4. 如申請專利範圍第1項所述之方法,其中:-第一電極層(7)係鋪設至該基板(1);-該第一陶瓷層(2)係鋪設於該第一電極層(7)上;以及 -第二電極層(8)係鋪設至該第一陶瓷層(2)。
  5. 如申請專利範圍第4項所述之方法,其中,該第一及第二電極層(7,8)係與該第一陶瓷材料(3)直接接觸。
  6. 如申請專利範圍第1項所述之方法,其中,該第一陶瓷材料(3)具有第一相對介電常數,而該第二陶瓷材料(4)具有第二相對介電常數,該第二相對介電常數係小於該第一相對介電常數。
  7. 如申請專利範圍第6項所述之方法,其中,該第一相對介電常數與該第二相對介電常數的比例係等於或大於10。
  8. 如申請專利範圍第1項所述之方法,其中,該第一陶瓷材料(3)係變容器材料或變阻器材料。
  9. 如申請專利範圍第1項所述之方法,其中,該第一陶瓷材料(3)及該第二陶瓷材料(4)係同時燒結。
  10. 如申請專利範圍第1項所述之方法,-其中,第三陶瓷材料(9)係藉由第三噴墨印刷步驟而鋪設至該基板(1)之至少第三表面部份(10);以及-其中,該第二表面部份(6)圍繞且包圍該第三表面部份(10)。
  11. 如申請專利範圍第1項所述之方法,-其中,包括第四及第五陶瓷材料(12,13)的第二陶瓷層(11)係鋪設於該第一陶瓷層(2)之上或之下的該基板(1);-其中,該第四陶瓷材料(12)係藉由第四噴墨印刷 步驟而鋪設於該基板(1)之第四表面部份(14)上;以及-其中,該第五陶瓷材料(13)係藉由第五噴墨印刷步驟而鋪設於該基板(1)之第五表面部份(15);-其中,該第五表面部份(15)圍繞且包圍該第四表面部份(14);以及-其中,該第四及該第五陶瓷材料(12,15)互不相同。
  12. 一種電性多層元件,包括位於陶瓷基板(1)上的第一陶瓷層(2),-其中,該第一陶瓷層(2)於該基板(1)之第一表面部份(5)上包括第一陶瓷材料(3)且於該基板(1)之第二表面部份(6)上包括第二陶瓷材料(4)-其中,該第二陶瓷材料(4)不同於該第一陶瓷材料(3);-其中,該第二表面部份(6)圍繞且包圍該第一表面部份(5);以及-其中,該第一表面部份(5)的表面積等於或小於500微米乘上500微米。
  13. 如申請專利範圍第12項所述之元件,其中,該元件係由如申請專利範圍第1項至第11項之其中一項所述之方法所製造。
  14. 如申請專利範圍第12項或第13項所述之元件,復包括第一電極層(7)及第二電極層(8),其中,-該第一電極層(7)係鋪設至該基板(1); -該第一陶瓷層(2)係鋪設於該第一電極層(7)上;-該第二電極層(8)係鋪設於該第一陶瓷層(2)上;-頂部陶瓷層(16)係鋪設於該第二電極層(8)上;以及-該第一及第二電極層(7,8)係與該第一陶瓷材料(3)直接接觸。
  15. 如申請專利範圍第12項所述之元件,其中,-該第一表面部份(5)的表面積係等於或小於100微米乘上100微米;以及-該第一陶瓷層(2)的厚度等於或小於40微米。
TW100109832A 2010-04-22 2011-03-23 用於製造電性多層元件之方法及電性多層元件 TWI541841B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP10160759.6A EP2381451B1 (en) 2010-04-22 2010-04-22 Method for producing an electrical multi-layer component and electrical multi-layer component

Publications (2)

Publication Number Publication Date
TW201222574A TW201222574A (en) 2012-06-01
TWI541841B true TWI541841B (zh) 2016-07-11

Family

ID=42320583

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100109832A TWI541841B (zh) 2010-04-22 2011-03-23 用於製造電性多層元件之方法及電性多層元件

Country Status (6)

Country Link
US (1) US9185809B2 (zh)
EP (1) EP2381451B1 (zh)
JP (1) JP5946823B2 (zh)
CN (1) CN102859617A (zh)
TW (1) TWI541841B (zh)
WO (1) WO2011131620A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012113014A1 (de) 2012-12-21 2014-06-26 Epcos Ag Bauelementträger und Bauelementträgeranordnung
DE102012113018A1 (de) 2012-12-21 2014-06-26 Epcos Ag Verfahren zur Herstellung eines Mehrschichtträgerkörpers
CN106274022A (zh) * 2015-06-12 2017-01-04 中国振华集团云科电子有限公司 一种陶瓷表面粘贴合金箔材的方法
DE102016100352A1 (de) * 2016-01-11 2017-07-13 Epcos Ag Bauelementträger mit ESD Schutzfunktion und Verfahren zur Herstellung
DE102017108384A1 (de) * 2017-04-20 2018-10-25 Epcos Ag Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09219339A (ja) 1996-02-09 1997-08-19 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法および製造装置
TW394961B (en) * 1997-03-20 2000-06-21 Ceratech Corp Low capacitance chip varistor and fabrication method thereof
US6228196B1 (en) * 1998-06-05 2001-05-08 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
JP2004172369A (ja) * 2002-11-20 2004-06-17 Matsushita Electric Ind Co Ltd 積層型セラミック電子部品およびその製造方法
JP4262141B2 (ja) * 2004-06-10 2009-05-13 Tdk株式会社 積層型チップバリスタ及びその製造方法
KR100663942B1 (ko) 2005-03-24 2007-01-02 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조 방법
JP2006269876A (ja) * 2005-03-25 2006-10-05 Matsushita Electric Ind Co Ltd 静電気対策部品
KR100663941B1 (ko) * 2005-03-30 2007-01-02 삼성전기주식회사 어레이형 적층 세라믹 콘덴서 및 그 제조 방법
KR100596602B1 (ko) 2005-03-30 2006-07-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조 방법
US7416938B2 (en) * 2006-03-31 2008-08-26 Intel Corporation Inkjet patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same
US20080026136A1 (en) 2006-07-24 2008-01-31 Skamser Daniel J Process for manufacture of ceramic capacitors using ink jet printing
US7804678B2 (en) 2007-04-25 2010-09-28 Industrial Technology Research Institute Capacitor devices
FR2923671B1 (fr) 2007-11-13 2010-08-27 Eurofarad Procede de fabrication d'un composant a fonction electronique.
TW200923979A (en) * 2007-11-20 2009-06-01 Inpaq Technology Co Ltd A composite chip varistor component and its manufacturing method
JP2010027882A (ja) * 2008-07-22 2010-02-04 Panasonic Corp 積層セラミック電子部品の製造方法
DE102009007316A1 (de) * 2009-02-03 2010-08-05 Epcos Ag Elektrisches Vielschichtbauelement

Also Published As

Publication number Publication date
JP5946823B2 (ja) 2016-07-06
US20130126222A1 (en) 2013-05-23
TW201222574A (en) 2012-06-01
EP2381451A1 (en) 2011-10-26
WO2011131620A1 (en) 2011-10-27
EP2381451B1 (en) 2018-08-01
JP2013529376A (ja) 2013-07-18
US9185809B2 (en) 2015-11-10
CN102859617A (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
TWI541841B (zh) 用於製造電性多層元件之方法及電性多層元件
CN109559889B (zh) 多层陶瓷电容器及制造其的方法
JP3861854B2 (ja) 電気回路の製造方法
CN104347268B (zh) 多层陶瓷电容器和具有安装在其上的多层陶瓷电容器的板
JP6191621B2 (ja) 積層セラミック電子部品及び該積層セラミック電子部品の製造方法
KR101133327B1 (ko) 적층 세라믹 커패시터의 제조방법
JP2020031202A (ja) 積層セラミック電子部品及びその製造方法
JP2019176025A (ja) 積層型電子部品の製造方法
WO2018092722A1 (ja) コンデンサ及びコンデンサの実装構造
CN109473282A (zh) 一种贴片式电容及其制作方法
KR102583482B1 (ko) 적층형 전자부품 및 적층형 전자부품의 제조 방법
JP2000306771A (ja) 電子部品及び電子部品の製造方法
JP6500700B2 (ja) 抵抗素子用の集合基板
JP6390705B2 (ja) 積層型電子部品の製造方法
JP2009111394A (ja) 多層セラミック基板の製造方法
CN112292738B (zh) 陶瓷多层器件和用于制造陶瓷多层器件的方法
US11532437B2 (en) Multilayer device and method for producing a multilayer device
JP2010177660A (ja) セラミックコンデンサ及びその製造方法
JP6048577B2 (ja) Esd保護装置及びその製造方法
JP6888668B2 (ja) 配線基板および電子モジュール
JP2006310478A (ja) セラミック多層基板及びその製造方法
JP2004048037A (ja) 電子部品実装体
JP2008244152A (ja) グリーンシート、グリーンシートの製造方法、及び積層電子部品の製造方法