JP5904957B2 - 電子部品および電子機器。 - Google Patents

電子部品および電子機器。 Download PDF

Info

Publication number
JP5904957B2
JP5904957B2 JP2013039448A JP2013039448A JP5904957B2 JP 5904957 B2 JP5904957 B2 JP 5904957B2 JP 2013039448 A JP2013039448 A JP 2013039448A JP 2013039448 A JP2013039448 A JP 2013039448A JP 5904957 B2 JP5904957 B2 JP 5904957B2
Authority
JP
Japan
Prior art keywords
electronic device
electronic component
conductor
reference plane
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013039448A
Other languages
English (en)
Other versions
JP2014167991A (ja
JP2014167991A5 (ja
Inventor
孝正 桜木
孝正 桜木
幸司 都築
幸司 都築
隆典 鈴木
隆典 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013039448A priority Critical patent/JP5904957B2/ja
Priority to GB1402986.2A priority patent/GB2512479B/en
Priority to US14/189,854 priority patent/US9225882B2/en
Priority to DE102014203427.2A priority patent/DE102014203427A1/de
Priority to BR102014004628A priority patent/BR102014004628A2/pt
Priority to RU2014107542/28A priority patent/RU2575944C2/ru
Priority to CN201410072283.0A priority patent/CN104022131B/zh
Publication of JP2014167991A publication Critical patent/JP2014167991A/ja
Publication of JP2014167991A5 publication Critical patent/JP2014167991A5/ja
Application granted granted Critical
Publication of JP5904957B2 publication Critical patent/JP5904957B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/51—Housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0054—Casings specially adapted for display applications
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0058—Casings specially adapted for optoelectronic applications
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0075—Magnetic shielding materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は電子デバイスを有する電子部品のパッケージ構造に関する。
カメラなどの撮像システムを構成する撮像装置は、さまざまな要因で生じる磁界に曝される。この磁界が撮像装置の撮像デバイスに作用すると、画像にノイズが発生し画質の低下につながる場合がある。
特許文献１では導体のループに生じる誘起電流により、外部からの磁界に対する反磁界を形成し、この反磁界で外部からの磁界をキャンセルすることが開示されている。特許文献２には、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属材料から成る金属枠体を備える光半導体装置が開示されている。特許文献３には、セラミック焼成材からなる本体部用部材とコバールからなる取り付け用部材とが接合された支持体を備える撮像素子パッケージが開示されている。
特開平１１−２８４１６３号公報 特開２００３−１０１０４２号公報 特開２００８−２４５２４４号公報
特許文献１に記載されている誘起電流による反磁界は、ループのごく近傍にしか形成されない。そのため、高画質化に有利な大面積の撮像部を有する撮像デバイスなどでは、撮像デバイスへ作用する磁界を低減するには不十分であった。そこで本発明は、撮像デバイスなどの電子デバイスで生じるノイズの発生が抑制された電子部品を提供することを目的とする。
上記課題を解決するための手段は、電子デバイスを備える電子部品であって、前記電子デバイスは、仮想的な平面である基準面の一方の側に前記電子デバイスの表面が位置し、前記基準面の他方の側に前記電子デバイスの裏面が位置し、前記基準面が前記電子デバイスの側面を貫くように配置されており、前記基準面に対して前記一方の側には、前記基準面に垂直な方向において前記電子デバイスに重なる蓋体が設けられており、前記基準面に対して前記他方の側には、前記基準面に垂直な方向において前記電子デバイスに重なる基体が設けられており、前記基準面に対して前記他方の側には、前記基準面に垂直な方向において前記基体に重なり、前記電子デバイスに重ならず、かつ、前記電子デバイスの電極へ内部端子を介して電気的に接続された外部端子が設けられており、前記基準面に対して前記他方の側には、前記基準面に垂直な方向において前記電子デバイスに重なる導電体が配されており、前記基準面に対して前記一方の側には、前記基準面に垂直な方向において前記蓋体に重なり、かつ、前記基準面に垂直な方向において前記電子デバイスの少なくとも一部に重ならない強磁性体が設けられており、前記強磁性体は前記基体と前記蓋体との間から前記基体に重なる領域の外に延在していることを特徴とする。
本発明によれば、ノイズの発生が抑制された電子部品を提供することができる。
電子部品の一例の模式図。 電子部品に作用する磁界を説明する模式図。 電子デバイスの一例の平面模式図。 電子部品の一例の平面模式図。 電子部品の一例の断面模式図。 電子部品の一例の断面模式図。 電子部品の一例の分解模式図。 電子部品の一例の模式図。 電子部品の一例の模式図。 電子部品の一例の模式図。 電子部品の一例の模式図。
本発明の実施形態を、図面を参照して説明する。なお、各図面間における共通点については共通の符合をつけており、図面毎の詳細な説明を省略する。また、各図にはＸ方向、Ｙ方向、Ｚ方向を示している。
まず、実施形態の構成の概略を説明する。図１は、電子部品を構成する代表的な部材の位置関係を説明するＸ−Ｙ平面図およびＸ−Ｚ断面図である。電子部品１００は電子デバイス１０と強磁性体４４を備える。また電子部品１００は基体２０および蓋体３０をさらに備えることができる。また、電子部品１００は、導電体８８を有していてもよい。導電体８８については後述する。なお、基体２０、蓋対３０および導電体８８については、平面図にその輪郭のみを例示している。また、基体２０については、断面図には示していない。この基体２０の形状の具体例は後述する。
電子デバイス１０は主たる機能を果たす主部１を有する。電子デバイス１０は表面１０１と裏面１０２と側面１０５とを有する板状の部材である。電子デバイス１０は図１の平面図に輪郭のみ示した基体２０に固定されている。蓋体３０は電子デバイス１０に対向する。電子デバイス１０の裏面１０２は、他の部材を介して基体２０に固定される固定面である。図１には表面１０１と裏面１０２との間に位置し、電子デバイスの側面１０５を貫く仮想的な平面である基準面ＲＰを示している。表面１０１は基準面ＲＰの一方の側（表面側ＦＳ）に位置し、裏面１０２は基準面ＲＰの他方の側（裏面側ＢＳ）に位置する。基準面ＲＰはＸ−Ｙ方向に沿った平面であり、基準面ＲＰに垂直な方向がＺ方向である。電子デバイス１０が半導体デバイスである場合、便宜的に、基準面ＲＰを半導体層と絶縁体層との界面に設定してもよい。
強磁性体４４は、断面図にあるように、基準面ＲＰに対して電子デバイス１０の表面１０１側ＦＳに位置している。ここでは強磁性体４４は基準面ＲＰに対して電子デバイス１０の裏面１０２側ＢＳに延在している。また、強磁性体４４は、断面図にあるように、電子デバイス１０と蓋体３０との間の領域ＳＲおよび電子デバイス１０の少なくとも一方（図１の例では両方）を囲んでいる。対応する平面図にあるように、強磁性体４４は枠状の部材（枠体）でありうる。本例の強磁性体４４は厚みＴよりも幅Ｗが大きい板状の部材であるが、幅Ｗよりも厚みＴが大きい筒状の部材であってもよい。ここで、部材の厚みとは電子デバイス１０の主面（表面１０１や裏面１０２）に垂直な方向であるＺ方向における磁性体４４の寸法である。幅Ｗとは電子デバイス１０の主面（表面１０１や裏面１０２）に平行な方向であるＸ、Ｙ方向における面内での強磁性体４４の寸法である。なお、枠体としての強磁性体４４の幅は、枠体の外縁と内縁との距離である。強磁性体４４は少なくとも基体２０の正射影領域ＢＲ内に位置している。ここでは強磁性体４４は基体２０の正射影領域ＢＲ外に延在している。ここで、正射影領域について説明する。或る部材の正射影領域とは、基準面ＲＰに垂直な方向であるＺ方向において、その部材が投影される領域である。或る部材とは別の部材が或る部材の正射影領域に位置することは、Ｚ方向において、或る部材と別の部材とが重なることを意味する。つまり、或る部材の正射影領域内に別の部材が位置する場合、別の部材は、Ｚ方向において或る部材と重なる領域に位置すると云うことができる。逆に、或る部材の正射影領域外に別の部材が位置する場合、別の部材の少なくとも一部は、或る部材と重らない領域に位置すると云うことができる。例えば、電子デバイス１０に対向する蓋体３０は、Ｚ方向において電子デバイス１０に重なる領域ＤＲに位置している。領域ＤＲは電子デバイス１０の正射影領域である。正射影領域の内外の境界は、対象の部材の輪郭である外縁および内縁（内縁は存在しない場合もある）に対応する。
また、強磁性体４４としては、硬磁性体よりも軟磁性体であることが望ましい。強磁性体４４は電子デバイス１０に作用する外来磁界を低減することができるが、強磁性体４４自体が磁界の発生源となることは好ましいことではないからである。
上述したように、電子部品１００は、さらに導電体８８を備えることができる。導電体８８は、少なくとも電子デバイス１０の正射影領域ＤＲ内に位置している。さらに、導電体８８は、電子デバイス１０の正射影領域ＤＲ外に延在している。そして、導電体８８は強磁性体４４の正射影領域ＦＲ内に延在している。導電体８８は電子デバイス１０の正射影領域ＤＲ内において、電子デバイス１０の正射影領域ＤＲの面積の１／２以上に渡って連続していることが好ましい。導電体８８は膜状あるいは板状の部材でありうる。導電体８８は電子デバイス１０の主部１の正射影領域ＭＲ内に位置することが好ましく、正射影領域ＭＲ内の面積の１／４以上に渡って連続していることが好ましい。導電体８８は、断面図にあるように、基準面ＲＰに対して電子デバイス１０の裏面１０２側ＢＳに位置している。つまり、導電体８８は電子デバイス１０に対して蓋体３０とは反対側に設けられている。
導電体８８の透磁率は強磁性体４４の透磁率よりも低い。導電体８８は非強磁性体である。非強磁性体とは、常磁性または反磁性を有する材料（常磁性体または反磁性体）を意味する。典型的な強磁性体４４の比透磁率は１００以上である。対して典型的な導電体８８の比透磁率は１０以下であり、より典型的には１．０である。導電体８８を構成する材料として例えば、アルミニウム、ステンレス、銅合金などの金属材料や、ＩＴＯやＳｎＯ２等の導電性を有する金属酸化物等の導電性を有するものであればよい。導電体８８は、鋳造や鍛造による板、又は蒸着、メッキ等による膜、あるいは金属ペーストや金属酸化物ペーストによる塗膜を焼成した膜であっても構わない。また、導電体８８の導電率として好ましい範囲は１×１０６（Ｓ／ｍ）以上であり、１×１０７（Ｓ／ｍ）以上であることがより好適である。特に銅は導電率が約６×１０７（Ｓ／ｍ）であり、反磁性体を有するので好適である。
導電体８８は電子デバイス１０に接していてもよいし、電子デバイス１０から離れていてもよい。例えば、導電体８８と電子デバイス１０との距離Ｄは０．１０ｍｍ以上であってもよい。しかし、導電体８８と電子デバイス１０との距離Ｄは１．０ｍｍ以下であることが好ましい。
図２は、電子部品１００における強磁性体４４、導電体８８の作用を示す模式図である。電子部品１００は、外来磁界に曝される場合がある。この外来磁界は、電子部品を搭載する電子機器の使用環境に起因する場合もあるが、電子機器内で発生する磁界に起因する場合には、磁界の発生源に近いことから、電子デバイス１０が強い磁界に曝される可能性が高まるため、特に問題となる。具体的には、電子機器内の電磁石、あるいは無線通信用の部品などのコイルから生じる、時間とともに変化する磁界が問題となる。例えば、カメラレンズ内のオートフォーカスのための駆動用モーターのコイルや手ぶれ防止のための駆動用アクチュエーターのコイルである。図２では外来磁界の発生源を点と仮定している。磁界はおおむね受光面に垂直な方向（Ｚ方向）に沿っているが、受光面に平行な方向（Ｘ，Ｙ方向）に広がっており、Ｘ，Ｙ方向成分を有する。図２（ａ）は強磁性体４４および導電体８８がない場合の外来磁界による磁力線を実線の矢印で示している。例示した１１本の磁力線のうち９本が電子デバイス１０を貫き、そのうち５本が主部１を貫いている。
これに対して、図２（ｂ）に示すように強磁性体４４を設けることにより、磁力線は強磁性体４４に引き寄せられ、電子デバイス１０を貫く磁力線は３本に減少し、主部１を貫く磁力線は１本に減少する。つまり、強磁性体４４を設けることで電子デバイス１０における磁束密度が低下する。そのため、磁界の変化によって電子デバイス１０に設けられた配線に誘導起電力が生じたり、誘導電流が流れたりすることに起因するノイズが低減される。
磁界は、強磁性体４４の表面形状、特に強磁性体の上面と側面の形状に応じて変化する。強磁性体４４の側面、つまり、領域ＳＲ側の面や電子デバイス１０の側面１０５側の面は、電子デバイス１０の近傍において磁界のＸ，Ｙ方向成分を増加させるようにして、磁界を電子デバイス１０から磁性体４４に引き寄せる。これに対して、強磁性体４４の上面は、電子デバイス１０の近傍における磁界のＸ，Ｙ方向成分の増加を抑制しつつ、磁力線を領域ＳＲから引き離す。そのため、強磁性体４４の表面のＺ方向に沿った部分、すなわち磁性体４４の側面を小さく、Ｘ，Ｙ方向に沿った部分、すなわち磁性体４４の上面を大きくすることが、良好な磁界の分布を形成する上で有効である。そのため、強磁性体４４は図１に示した厚みＴよりも幅Ｗが大きい板状の枠体であることが好ましいのである。また、強磁性体４４の体積が大きければ大きいほど、外来磁界を引き込む量が大きくなる。１つの強磁性体４４の体積は１０ｍｍ２以上であることが好ましく、１００ｍｍ２以上であることがより好ましい。
また、当然、電子デバイス１０に強磁性体４４が近いほど良好に電子デバイス１０近傍の磁界を引き寄せることができるため、基体２０の正射影領域（図１の領域ＢＲに相当）に強磁性体４４を配置することが望ましい。基体２０の正射影領域（図１の領域ＢＲに相当）外に強磁性体４４を延在させることで、基体２０の大型化を抑制しつつ、効率的に電子デバイス１０の近傍における磁束密度を低減することができる。
さらに図２（ｃ）に示すように、導電体８８を設けることにより、電子デバイス１０を貫く３本の磁力線は、導電体８８に渦電流ＥＣを生じさせる。この渦電流ＥＣによって発生する磁界（反磁界）は、外来磁界とはＺ方向において、外来磁界とは逆向きになる。この渦電流ＥＣによる磁力線を破線の矢印で示している。外来磁界と渦電流ＥＣによる磁界とが相殺することで、電子デバイス１０を貫く磁界を低減させることが可能になる。渦電流ＥＣによる磁界は導電体８８の法線方向にのみ形成されるため、磁界のＸ，Ｙ方向成分をほとんど増加させることがなく磁界のＺ方向成分を低減することが可能となる。また、導電体８８を強磁性体４４の正射影領域（図１の領域ＦＲに相当）まで延在させることは、導電体８８と電子デバイス１０の間の空間における磁束密度を低減する上で効果的である。特に、ボンディングワイヤなどの接続導体や、接続導体が接続された内部端子の下に導電体８８が位置することが好ましい。これは、接続導体や内分端子によって伝送される信号に磁気ノイズが生じることを、その下の導電体８８により抑制することが可能となるからである。
電子部品１００が有する電子デバイス１０の種類は特に限定されない。例えば、電子デバイス１０としては、撮像デバイスや表示デバイスといった光デバイスである。本例の電子デバイス１０は主部１と副部２を有している。典型的には主部１は電子デバイス１０の中央に位置し、副部２はその周辺に位置する。電子デバイス１０がＣＣＤイメージセンサーやＣＭＯＳイメージセンサーなどの撮像デバイスであるなら主部１は撮像部である。電子デバイス１０が液晶ディスプレイやＥＬディスプレイなどの表示デバイスであるなら主部１は表示部である。撮像デバイスの場合、電子デバイス１０の蓋体３０との対向面である表面１０１が光入射面となる。この光入射面は、受光面を有する半導体基板の上に設けられた多層膜の最表層によって構成することができる。多層膜は、カラーフィルタ層やマイクロレンズ層、反射防止層、遮光層などの光学的な機能を有する層、平坦化層等の機械的な機能を有する層、パッシベーション層などの化学的な機能を有する層などを含む。副部２には主部１を駆動するための駆動回路や主部１からの信号（あるいは主部１への信号）を処理する信号処理回路が設けられる。電子デバイス１０が半導体素子であると、このような回路をモノリシックに形成することが容易である。副部２には電子デバイス１０と外部との信号の通信を行うための電極３（電極パッド）が設けられる。以下、電子デバイス１０として撮像デバイスを例に挙げて説明する。
図３は撮像デバイスとしての電子デバイス１０のブロック図である。撮像部としての主部１には複数の光電変換部１１（フォトダイオード）が行列状に配列されている。各光電変換部１１には転送ゲートや増幅トランジスタ、リセットトランジスタなどを含む信号生成回路（画素回路）１２が設けられている。信号生成回路１２は水平走査回路１９により行ごとに順次駆動される。信号生成回路１２で得られた信号は信号出力線１３によって読み出し回路１４ａ、１４ｂに出力される。読み出し回路１４ａ、１４ｂは列増幅回路や、列増幅回路で増幅された信号を保持するメモリを含む。読み出し回路１４ａ、１４ｂからの信号は、垂直走査回路１６ａ、１６ｂで駆動される信号転送部１６ａ、１６ｂにより、読み出し増幅部１７ａ、１７ｂに転送される。読み出し増幅部１７ａ、１７ｂで増幅された信号は出力部１９ａ、１９ｂを介して適当な電極パッド３から出力される。ここでは、主部１を挟んで上下に等価な２系統の周辺回路を配した例を挙げている。読み出し回路１４ａ、１４ｂや読み出し増幅部１７ａ、１７ｂが上述した信号処理回路に含まれ、垂直走査回路や水平走査回路が上述した駆動回路に含まれる。
電子部品１００の一例を説明する。図４（ａ）は電子部品１００を表から見たときの平面模式図であり、図４（ｂ）は電子部品１００を裏から見たときの平面模式図である。図５（ａ）、（ｂ）は電子部品１００の断面模式図である。図５（ａ）は図４（ａ）、（ｂ）のＡ−Ａ’線における電子部品１００の断面図であり、図５（ｂ）は図４（ａ）、（ｂ）のＢ−Ｂ’線における電子部品１００の断面図である。
電子部品１００は電子デバイス１０と、電子デバイス１０を収容する容器５０を備える。容器５０は、主に基体２０と蓋体３０と枠体４０で構成される。本実施形態では、枠体４０が上述した強磁性体である。詳しくは後述するが、容器５０の内で基体２０と枠体４０は実装部材として機能し得る。蓋体３０は光学部材として機能し得る。電子デバイス１０は、他の部材を介して、基体２０に固定される。蓋体３０は枠体４０を介して基体２０に固定され、内部空間６０を介して電子デバイス１０に対向する。枠体４０は蓋体３０と電子デバイス１０との間の内部空間６０を囲む。内部空間６０は、図１の領域ＳＲに対応する。また、本実施形態では、図１の導電体８８を有する。本実施形態では、図１の導電体８８は、導電膜８１１、８１２、８１３、８１４として、基体２０の内部に埋設されている。
ここで、Ｘ方向およびＹ方向は、電子デバイス１０の蓋体３０に対向する表面１０１と、表面１０１の反対面である裏面１０２と、蓋体３０の外面３０１と、蓋体３０の内面３０２に平行な方向である。また、Ｚ方向はこれら表面１０１、裏面１０２、外面３０１、内面３０２に垂直な方向である。典型的な電子デバイス１０および電子部品１００は、Ｘ方向およびＹ方向を含む面への正射影において矩形を呈する。Ｚ方向における寸法はＸ方向、Ｙ方向における寸法よりも小さい。つまり、典型的な電子デバイス１０および電子部品１００は、おおむね平板形状である。以下、便宜的にＺ方向における寸法を厚みもしくは高さと呼ぶ。
Ｘ方向およびＹ方向を含む面への投影図において、電子部品１００の外縁は、基体２０の外縁２０５と枠体４０の外縁４０５と蓋体３０の外縁３０５で規定される。枠体４０は外縁４０５に加えて内縁４０３を有する。
基体２０の中央領域の少なくとも一部が配置領域２１０である。配置領域２１０の上には電子デバイス１０が配置され、電子デバイス１０は基体２０に固定される。典型的には、電子デバイス１０は、図５（ａ）、（ｂ）に示す様に、基体２０の配置領域２１０と電子デバイス１０の裏面１０２との間に配された接合材５２を介して固定される。ただし、接合材５２が基体２０の側面である外縁１０５のみに設けられていてもよい。接合材５２は導電性であってもよいし絶縁性であってもよい。また、接合材５２は高い熱伝導性を有することが好ましく、金属粒子を含有するものを用いることもできる。導電性を有する接合材５２が、上述の導電体８８として機能してもよい。
基体２０は、容器５０の内側（内部空間６０）に面する内部端子５と、容器５０の外側に面する外部端子７とを有する。複数の内部端子５が並んで内部端子群を構成している。本例では、図４（ａ）に示すように、Ｘ方向に沿って列状に並んだ１０個の内部端子５からなる内部端子群がＹ方向に２列分（２群）設けられている。このような内部端子５の配置に限らず、Ｙ方向に沿って列状に並んだ内部端子群をＸ方向に２列分設けることもできる。また、Ｙ方向に沿って列状に並んだ内部端子群とＸ方向に沿って列状に並んだ内部端子群とをそれぞれ２列分設けて、電子デバイス１０を内部端子５が囲むように設けることもできる。また、図４（ｂ）に示すように、複数の外部端子７が並んで外部端子群を構成している。本例ではＸ方向およびＹ方向に沿って行列状に並んだ外部端子群が電子部品１００の裏側に設けられている。このような外部端子７の配置に限らず、外部端子群を、基体２０の外縁２０５に沿って、Ｘ方向および／またはＹ方向において、列状に設けることもできる。
内部端子５と外部端子７は基体２０に内部配線として埋設された埋設部６を介して電気的に連続している。電子部品１００を構成する電子デバイス１０の電極３と容器５０の内部端子５は、接続導体４を介して電気的に接続されている。本例では電極３と内部端子５の接続はワイヤーボンディング接続であって、接続導体４は金属ワイヤー（ボンディングワイヤー）であるが、電極３と内部端子５の接続をフリップチップ接続としてもよい。その場合、電極３は電子デバイス１０の裏面１０２に設けられ、内部端子５や接続導体４は配置領域２１０に位置する。外部端子７は本例ではＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）であるが、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）やＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＬＣＣ（Ｌｅａｄｌｅｓｓ Ｃｈｉｐ Ｃａｒｒｉｅｒ）でもよい。このような形態では、複数の外部端子７は基体２０の裏面２０６に配列されて蓋体３０の正射影領域（図１の領域ＬＲに相当）に位置し得る。複数の外部端子７の一部は、電子デバイス１０の正射影領域（図１の領域ＤＲに相当）に位置し得る。内部端子５と埋設部６と外部端子７とをリードフレームを用いて一体化してもよい。内部端子５がインナーリードとなり、外部端子７がアウターリードとなる。リードフレームを用いた形態では、複数の外部端子７は基体２０の正射影領域（図１の領域ＢＲに相当）外に位置する。電子部品１００は、その外部端子７がプリント配線板などの配線部材の接続端子と電気的に接続され、同時に、この配線部材に固着される。基体２０の正射影領域（図１の領域ＢＲに相当）内に位置する外部端子７は、はんだペーストを用いたリフローはんだ付けによって外部回路と電気的に接続することができる。このようにして電子部品１００は配線部材に２次実装されて電子モジュールを構成する。実装の形態としては表面実装が好ましい。電子モジュールもまた、電子部品として扱うことができる。電子モジュールを筐体に組み込むことで、電子機器を構成する。
基体２０は凹形状を有している。具体的には、板状部により凹形状の底部が、板状部の周辺領域の上に設けられた枠状部により凹形状の側部が構成される。基体２０は、板材と枠材を積層することにより一体的に形成することができるほか、金型成形や切削加工等により一体的に形成することもできる。基体２０は、内部端子５および外部端子７の絶縁を確保できれば金属板などの導電体でもよいが、典型的には絶縁体からなる。基体２０は、ポリイミド基板などのフレキシブル基板であってもよいが、ガラスエポキシ基板、コンポジット基板、ガラスコンポジット基板、ベークライト基板、セラミック基板などのリジッド基板であることが好ましい。特にセラミック基板であることが好ましく、基体２０にはセラミック積層体を用いることが好ましい。セラミック材料としては炭化珪素、窒化アルミニウム、サファイア、アルミナ、窒化珪素、サーメット、イットリア、ムライト、フォルステライト、コージライト、ジルコニア、ステアタイト等を用いることが可能である。
図５（ａ）、図５（ｂ）に示す様に、凹形状の基体２０の周辺領域は、段部と段差部で構成されている。段部とはＸ方向、Ｙ方向に広がる部分であり、段差部とは、Ｚ方向における高さが互いに異なる二つの段部の間に位置し、Ｚ方向に広がる部分である。
ここで、内部端子５が設けられた段部を基準段部２０２と定める。本実施形態では、図５（ａ）に示す様に、Ｙ方向において内部端子群よりも容器５０の外縁側、つまり基体２０の外縁２０５側に上段部２０４が位置している。そして上段部２０４は基準段部２０２に対して出張っている。つまりＺ方向において上段部２０４は基準段部２０２よりも蓋体３０側に位置する。基準段部２０２と上段部２０４の間には段差部２０３が位置している。段差部２０３は接続導体４と内部空間６０の一部を介して対向している。
また、図５（ａ）、（ｂ）に示した例では、基体２０が、基準段部２０２と上段部２０４に加えて、下段部２００を有する。下段部２００は、内部端子群よりも基体２０の外縁２０５から離れて位置する。つまり、下段部２００は内部端子群よりも基体２０の内方に位置する。そして、下段部２００は、段差部２０１を介して基準段部２０２に対して窪んでいる。つまり、下段部２００はＺ方向において段差部２０１を介して、内部端子群よりも蓋体３０から離れて位置する。段差部２０１は電子デバイス１０の外縁１０５と内部空間６０の一部を介して対向している。基準段部２０２は上段部２０４と下段部２０２の間に位置している。したがって、基準段部２０２を中段部と呼ぶこともできる。図５（ｂ）に示す様に、内部端子５が設けられていないＸ方向においては、下段部２００と上段部２０４の間には基準段部２０２は設けられていない。そして段差部２０３が上段部２０４と下段部２００の間に位置している。Ｘ方向においても、Ｙ方向と同様に、上段部２０４と下段部２００の間に中段部を設けることもできるが、このように内部端子５が設けられないような中段部は、容器５０の不要な大型化を招くため、設けないことが好ましい。
電子デバイス１０に対向する蓋体３０は、電子デバイス１０を保護する機能を有する。電子デバイス１０が光を扱うような撮像デバイスや表示素子であるならば、それらの光（典型的には可視光）に対して透明であることが求められる。そのような蓋体３０としての好ましい材料はプラスチックやガラス、水晶などが挙げられる。蓋体３０の表面には反射防止コーティングや赤外カットコーティングを設けることもできる。
電子部品１００の変形例を図６（ａ）、（ｂ）を用いて説明する。図６（ａ）、（ｂ）は、図５（ａ）、（ｂ）と同様の箇所の断面図である。図６（ａ）、（ｂ）に示した変形例では、基体２０が段差部を有しない平面形状である。そのため本例では、図４（ａ）、（ｂ）で云うところの基準段部が上段部および下段部を兼ねる。内部端子５が配される基準段部２０２に電子デバイス１０や枠体４０が固定されており、図５（ａ）、（ｂ）に示したような下段部２００や上段部２０４が無い。この点以外は、図５（ａ）、（ｂ）で示した電子部品１００と同様である。
図７は電子部品１００の分解図である。図７から理解されるように、電子部品１００は、あらかじめ用意された電子デバイス１０と基体２０と蓋体３０と枠体４０とＺ方向に重ね合わせて構成されている。図７では、基体２０と枠体４０との関係を長破線で、電子デバイス１０と基体２０との関係を一点鎖線で、枠体４０と蓋体３０との関係を二点鎖線で示している。また、蓋体３０の輪郭を枠体４０に、電子デバイス１０の輪郭を基体２０に、枠体４０の輪郭を基体２０にそれぞれ破線で示している。
蓋体３０は枠体４０を介して基体２０に固定されている。詳細には、枠体４０と基体２０とが、図５（ａ）、（ｂ）に示す様に接合材５１を介して相互に接着されている。また、枠体４０と蓋体３０とが、図５（ａ）、（ｂ）に示す様に接合材５３を介して相互に接着されている。本実施形態では、蓋体３０は、Ｚ方向において枠体４０よりも電子デバイス１０や基体２０から離れて位置しており、蓋体３０の電子デバイス１０との対向面である内面３０２に接合材５３が設けられている。しかし、特開２００３−１０１０４２の図３の形態の様に、枠体４０の一部をＺ方向において蓋体３０よりも電子デバイス１０や基体２０から離れて位置させて、蓋体３０の外面３０１に接合材５３を設けることもできる。接合材５１、５２、５３の厚みは１〜１０００μｍであり、典型的には１０〜１００μｍである。
具体的には、枠体４０と基体２０を接着剤を用いて相互に接着し、電子デバイス１０と基体２０を接着剤を用いて相互に接着し、蓋体３０と枠体４０を接着剤を用いて相互に接着する。これらの接着の順番は特に限定されないが、蓋体３０と枠体４０との接着に先立って枠体４０と基体２０との接着を行う場合に、本発明は好適である。また、電子デバイス１０と基体２０との接着に先立って枠体４０と基体２０との接着を行う場合に本発明は好適である。つまり、まず枠体４０と基体２０とを接着して実装部材を形成する。その実装部材に電子デバイス１０を固定したのち、蓋体３０を実装部材に接着するのである。
基体２０と枠体４０は、接合材５１によってそれらの接合面の全周で接合されることが好ましい。また、蓋体３０と枠体４０も接合材５３によってそれらの接合面の全周で接合されることが好ましい。このように、全周を接着領域として、電子デバイス１０の周囲の内部空間６０を外部の空気に対して気密な空間とすることにより、内部空間６０への異物の侵入が抑制され、信頼性が向上する。気密性を確保するためには、十分な量の接着剤を用いればよい。
上で説明した接合材５１、接合材５２、接合材５３は、それぞれ、塗布された接着剤が固化したものである。接着剤の種類としては、溶媒の蒸発による乾燥固化型、光や熱による分子の重合などによって硬化する化学反応型、融解した接着剤の凝固によって固化する熱溶融（ホットメルト）型などが挙げられる。典型的な接着剤としては、紫外線や可視光で硬化する光硬化型樹脂や、熱で硬化する熱硬化型樹脂が用いられる。接合材５１用および接合材５２用の接着剤としては熱硬化型樹脂を好適に用いることができ、接合材５３用の接着剤としては光硬化型樹脂を好適に用いることができる。
枠体４０は、基体２０に対向し接合材５１に接着された接合面４０１と、蓋体３０に対向し接合材５３に接着された接合面４０２を有する。枠体４０は電子デバイス１０と蓋体３０の間の内部空間６０を囲むように設けられている。枠体４０の、内部空間６０に面して内部空間６０を囲む面が内縁４０３である。枠体４０の外縁４０５は外部空間に露出している。本例の枠体４０は、Ｘ方向において、基体２０と蓋体３０との間から外部空間に向かって延在した拡張部４０４を有している。この拡張部４０４には、貫通穴４０６が設けられており、この貫通穴４０６を、電子機器の筐体等に固定するためのねじ止め用の穴として用いたり、位置決め用の穴として用いたりすることができる。
本例では、拡張部４０４はＹ方向に沿って延在して左右の２辺に設けられているが、Ｘ方向に沿って延在して上下の２辺に設けることもできる。また、拡張部４０４は内部端子群の配列方向であるＸ方向に対して垂直方向（Ｙ方向）に設けられているが、内部端子５の配列方向に沿って設けることもできる。本例では、主部１の信号出力線（図４の信号出力線１３）はＹ方向に沿って配されている。強磁性を有する拡張部４０４は電子デバイス１０に作用する磁界を効果的に低減することができる。そのため、例えば電子デバイス１０が撮像デバイスである場合には、図４で示した主部１においてＹ方向に沿って延在する信号出力線１３に沿って、拡張部４０４をＹ方向に長く配置することが好ましい。このように、主部１の信号出力線に沿って強磁性体である棒体４２を配置することで、信号出力線を横切る磁界成分である、磁界のＸ方向成分を低減することができ、ノイズの低減を図ることができる。
枠体４０の材料としては強磁性を有するものであれば、セラミック、金属を適宜使用することが可能である。なおここでいう金属とは単体の金属のみならず合金を含むものである。本実施形態は、接着剤を用いて枠体４０と基体２０とを接合することで、枠体４０の材料が基体２０の材料と異なる場合に好適である。また、枠体４０の材料は蓋体３０の材料と異なる場合にも好適である。そのような場合とは、例えば、基体２０の材料が非強磁性体のセラミックであり、蓋体３０の材料がガラスであり、枠体４０の材料が強磁性体の金属またはセラミックである場合である。
枠体４０が高い熱伝導性を有する場合、枠体４０をヒートスプレッダとして用いたり、拡張部４０４を介して電子デバイス１０の熱を放熱したりすることができる。放熱のためには、枠体４０の熱伝導率は１．０Ｗ／ｍ・Ｋ以上であることが好ましく、１０Ｗ／ｍ・Ｋ以上であることがより好ましい。典型的な樹脂の熱伝導率は１．０Ｗ／ｍ・Ｋ未満である。
また、電子部品１００に生じる応力を緩和する上で、枠体４０の熱膨張率（線膨張率）は極力低いことが好ましい。具体的には枠体４０の熱膨張率は５０ｐｐｍ／Ｋ以下であることが好ましい。
これら熱伝導や熱膨張の観点を考慮すると、枠体４０の材料としては金属であることが好ましい。典型的な材料としては、ステンレスを始めとして、クロムやニッケル、コバルトを含む鉄合金が好適である。例えば、フェライト系ステンレスであるＳＵＳ４３０や、パーマロイ、４２アロイ、コバール、ファインメット（商標）などのナノクリスタル磁性合金、アモルファス磁性合金などを強磁性体として用いることができる。もちろん、フェライトなどの金属酸化物材料を用いることもできる。
枠体４０は、電子デバイス１０と蓋体３０との間隔を規定し、また、蓋体３０を支持する機能をする。また、上述したようなねじ止め用や位置決め用の穴を有していたり、高い熱伝導性を有することにより放熱部材としての機能を有していたりする。そのため、基体２０と枠体４０とを併せて実装部材と呼ぶことができる。
導電体８８としては、基体２０内に埋設した導電膜を用いることができる。図５（ａ）、（ｂ）や図６（ａ）、（ｂ）に示す第１導電膜８１１、第２導電膜８１２、第３導電膜８１３および第４導電膜８１４はそれぞれが導電体８８として機能する。
図８には基体２０に関連する導電体の平面パターンを示している。図８（ａ）には内部端子５を、図８（ｄ）には外部端子７をそれぞれ示している。図８（ｂ）には導電体８８として第１導電膜８１１および第２導電膜８１２を、図８（ｃ）には導電体８８として第３導電膜８１３および第４導電膜８１４を示している。
第１導電膜８１１と第２導電膜８１２は電子デバイス１０から等距離に位置し、第３導電膜８１３と第４導電膜８１４は電子デバイス１０から等距離に位置する。第１導電膜８１１および第２導電膜８１２は第３導電膜８１３および第４導電膜８１４よりも電子デバイス１０に近接して配される。電子デバイス１０から第１導電膜８１１、第２導電膜８１２、第３導電膜８１３および第４導電膜８１４までの距離は、電子デバイス１０から外部端子７までの距離も小さい。また、電子デバイス１０と基体２０との距離は、第１導電膜８１１、第２導電膜８１２、第３導電膜８１３および第４導電膜８１４と電子デバイス１０との距離よりも小さい。ここでは、電子デバイス１０からの距離が等しい導電体として２枚の導電膜を用いたが、１枚のみの導電膜でもよいし、３枚以上の導電膜を用いてもよい。電子デバイス１０の距離が等しい複数の導電膜の合計で、電子デバイス１０の正射影領域（図１の領域ＤＲに相当）の面積（電子デバイス１０の面積に等しい）の１／２以上に渡って連続していることが好ましい。
図５（ａ）、（ｂ）および図８（ａ）〜（ｄ）から理解されるように、第１〜第４導電膜のいずれも電子デバイス１０の正射影領域（図１の領域ＤＲに相当）内に位置している。さらに、第１〜第４導電膜のいずれも、強磁性体である枠体４０の正射影領域（図１の領域ＦＲに相当）内に延在している。各図８（ａ）〜（ｄ）の各々には、電子デバイス１０の寸法を点線で示している。なお、図８（ａ）〜（ｄ）から理解されるように、導電体８８としての各導電膜８１１、８１２、８１３、８１４は基体２０の正射影領域（図１の領域ＢＲに相当）内（基体２０の外縁２０５の内側）のみに存在し、正射影領域（図１の領域ＢＲに相当）外には存在していない。各導電膜については、その形状が１枚の連続したシート状の構成であるが、埋設部６を構成するビアや配線パターンを形成するために、穴やスリット等が設けられていてもよい。このような穴やスリットは上述した渦電流の発生には大きな影響はない。図８（ｂ）、（ｃ）各導電膜には、各導電膜において、穴やスリットが比較的少なく導電体の密度が高い密部８１１１、８１２１、８１３１と、穴やスリットが比較的多く、導電体の密度が低い疎部８１１２、８１２２、８１３２を示している。渦電流はできるだけ広い範囲にわたって導電体が連続している部分で生じさせることが好ましい。そのため、極力、密部８１１１、８１２１、８１３１を電子デバイス１０の主部１の正射影領域（図１の領域ＭＲに相当）に配置することで、主部１の信号線などに生じるノイズを低減することができる。
これら内部端子５と埋設部６と外部端子７と第１導電膜８１１、第２導電膜８１２、第３導電膜８１３および第４導電膜８１４は、基体２０と一体化している。ここで、内部端子５は、基体２０の基準段部２０２に設けられている。
このような導電膜を含む基体２０は、ドクターブレード法やカレンダーロール法等のシート成形法を用いて形成されたグリーンシートに板型の打ち抜き加工を施し、これを複数枚積層して生セラミックの板材を形成する。また、同様に形成されグリーンシートに枠型の打ち抜き加工を施し、これを複数枚積層して生セラミックの枠材を形成する。これらの板材と枠材を重ねて焼成することで、凹形状を有するセラミック積層体を作製することができる。内部端子５、埋設部６および外部端子７、第１導電膜８１１、第２導電膜８１２、第３導電膜８１３および第４導電膜８１４は、グリーンシートを積層する過程でスクリーン印刷法等により形成された導電ペーストパターンを、焼成することで形成することができる。導電ペーストとしては、タングステンペーストや銅ペースト、銀ペーストなどを用いることができる。耐熱性の観点からタングステンペーストを用いるとよい。このようにして得られる導電体８８としての導電膜の厚みは１〜１００μｍ程度であるが、渦電流を生じるには十分な厚みである。
以下、主に図９を用いて、本実施形態を詳細に説明する。
図９（ａ）は図５（ｂ）と同じ部分の断面図であり、図９（ｂ）は、図６（ｂ）と同じ部分の断面図である。それぞれには、各部材の寸法を示している。
Ｘ方向における電子デバイス１０の外径をＷ１で示している。枠体４０の一部であって、基体２０の外縁２０５よりも、枠体４０の内縁４０３側に位置する部分（第１部分４１０）Ｘ方向における長さをＷ２で示している。この第１部分４１０が枠体４０の基体２０と接着する部分である。この第１部分４１０の表面は、図９（ａ）の例では図５（ｂ）で示した様に、枠体４０の接合面４０１において、基体２０（ここでは上段部２０４）と対向する領域である。また、枠体４０の一部であって、基体２０の外縁２０５よりも枠体４０の外縁４０５側に位置する部分（第２部分４２０）のＸ方向における長さをＷ４で示している。この第２部分４２０の表面は、図９（ａ）の例では図５（ｂ）で示した様に、枠体４０の接合面４０１において、基体２０（ここでは上段部２０４）と対向しない領域である。枠体４０の厚みをＴ４で示している。本例では、枠体４０の厚みＴ４は基体２０の周辺領域と蓋体３０の周辺領域との距離とほぼ等しい。接合材５１、５３の厚みは殆ど無視することができる。本実施形態では、枠体４０の厚みＴ４が、第１部分４１０の長さＷ２よりも小さい。つまり、本例では枠体４０の基体２０の上に位置する部分の断面は、Ｘ方向が長手方向、Ｚ方向が短手方向となるような長方形を示す。ここでは、第１部分４１０と第２部分４２０の厚みが等しいが、第１部分４１０の厚みが第１部分４１０の長さＷ２よりも小さければ、第２部分４２０の厚みは、第１部分４１０の厚みよりも大きくてもよいし、小さくてもよい。第２部分４２０の熱伝導性を高める上では、第２部分４２０の厚みを第１部分４１０の厚みよりも大きくすることが好ましい。
枠体は、電子機器の筐体等に接続される部品であることから、その厚みとしては薄すぎると剛性が無くて位置決め機能や接続部材としての機能を損ねてしまう。また、薄すぎる場合には熱抵抗が増加して放熱性が低下してしまう。一方、厚すぎると剛性は増し、放熱性は向上するが、電子部品としての薄型化が損なわれてしまう。このような観点から、その厚みＴ４としては適度な厚さが必要であり、具体的には、０．５ｍｍ乃至１．２ｍｍ程度の厚さが好適である。
一方、上記枠体４０の第１部分４１０の厚みＴ４に対して、第１部分４１０の長さＷ２は、枠体４０と基体２０が接合材５１で接着された部分であり、接合材が接着剤であることから比較的熱抵抗の高い部位である。このような長さＷ２は、長すぎると基体部の伝熱距離が長くなり放熱性が低下する場合がある。また、短すぎると、上述の比較的熱抵抗の高い部分である接着剤部での熱伝導性が低下し、同様に放熱性が低下してしまう。また、短すぎる場合には、基体２０と枠体４０の接着力が低下することから、電子部品としての信頼性や耐熱性を低下させてしまう。よって、第１部分４１０の長さＷ２としても適度な長さが必要であり、具体的には、０．５ｍｍ乃至２．５ｍｍ程度の長さが好適である。
上記のように枠体４０の形状および基体２０との位置関係に関連する２つのパラメータＷ２、Ｔ４に関して好適な形態としては、まず枠体の熱伝導率が絶対値として高く、そして基体の熱伝導率より高いことが好適である。そうすることで、枠体の厚みを剛性が維持できる領域まで厚みを薄くすることができ、電子部品としての薄型化がより実現可能となるからである。また、そのような枠体厚みＴ４に対して、定性的にはＴ４＜Ｗ２であることが好適である。Ｔ４＜Ｗ２とすることで、接着剤部分での熱抵抗を低減できるような幅を確保でき、また電子部品としての信頼性や耐熱性を損なわない幅を確保できるからである。
このようにすることにより、電子部品１００の厚みＴ５の増加を抑えながら、枠体４０による熱伝導の効率を向上することができる。図８（ａ）、（ｂ）には、電子デバイス１０で生じた熱の伝導経路７０を示している。図８では右半分にしか伝導経路７０を示していないが、左半分でも同様である。Ｗ２＞Ｔ４とすることにより、基体２０と枠体４０との熱抵抗値を小さくし、また、第１部分４１０から第２部分４２０へ効率的に熱を伝導することができる。また、特に本実施形態のような基体の一方の面に外部端子のある形態（ＬＧＡやＬＣＣ等）においては、裏面が比較的熱伝導率の低い基板（ガラスエポキシ基板やポリイミド基板等）に接続されることが多い為、基板裏面側からの放熱経路が期待できない。その為、本実施形態のような枠体を利用した形態が特に有効な手段となりうる。
本実施形態においては、図４を用いて説明したように、Ｘ方向において電子デバイス１０の両側に拡張部４０４が設けられている。そのため、Ｘ方向においては、枠体４０の第２部分４２０の幅Ｗ４は、拡張部４０４と内縁４０３との間に位置する第１部分４１０の幅Ｗ２よりも大きくなっている。枠体の第２部分４２０の幅Ｗ４は、電子機器の筐体等に接続される部分となるものであり、その接続方法には接着剤、ネジ止め等の各種方法が挙げられるが、定性的に第１部分４１０の幅Ｗ２よりも大きくすることが好適である。Ｗ４をＷ２より大きくしておくと、少なくともＷ４の筐体等との接続領域部位の熱抵抗をＷ２の領域よりも低下することができ、放熱性を向上することができる。Ｗ４よりもＷ２が小さい場合には、Ｗ４の筐体等との接続領域部位の熱抵抗が高くなり、結果的にＷ２領域での温度も上昇してしまう。Ｗ２の領域には接着剤が存在している為、温度が上昇してしまうと、接着剤の劣化を早めてしまう可能性がある。また、本実施形態では、枠体４０の厚みＴ４は、蓋体３０と電子デバイス１０との距離Ｄ６（内面３０２と表面１０１との距離）よりも小さいが厚みＴ４を距離Ｄ６よりも大きくしてもよい。電子部品１００においては、内部空間６０を確保するための距離Ｄ６は一定の量だけ必要である。本実施形態では、枠体４０がこの内部空間６０を囲むように設けられているため、枠体４０を設けることによる電子部品１００の厚み方向の増加は生じない。これに対して、従来知られているような、基体２０に放熱板を埋設するような構造においては、放熱板の分だけ基体２０の厚みが増加する。つまり、本実施形態では、枠体４０の厚みＴ４を距離Ｄ６が兼ねることにより、電子部品１００の厚みの増加を抑制することができる。図８（ａ）では基体２０の厚みＴ２は段差部２０２を形成する枠材の厚みＴ２１分だけ厚くなっている。基体２０の熱伝導率が枠体４０の熱伝導率よりも低い場合、このＴ２１は極力小さい方が良い。Ｔ２１＜Ｔ１を満たすことが好ましいと云える。この場合、枠体４０は電子デバイス１０を囲むこととなる。
蓋体３０は枠体４０の第１部分４１０に接着されている。そのため、蓋体３０の熱伝導率は、枠体４０の熱伝導率よりも低いことが好ましい。蓋体３０の熱伝導率が低いと、基体２０から伝導した熱は、第１部分４１０から蓋体ではなく、第１部分４１０から第２部分４２０へ伝導しやすくなる。そのため、第２部分４２０での放熱の効率が向上する。当然ながら、基体２０および枠体４０の熱伝導率は高いことが好ましく、それぞれが蓋体３０の熱伝導率よりも高いことが好ましい。また、枠体４０の熱伝導率が基体２０の熱伝導率よりも高いことが好ましい。実用的には、基体２０および枠体４０の熱伝導率は２．０Ｗ／ｍ・Ｋ以上であると良いが、１０Ｗ／ｍ・Ｋ以上であるとなお良い。図５（ｂ）に示した上段部２０４と下段部２００の間の段差部２０１と電子デバイス１０の外縁１０５との間には内部空間６０が位置している。この段差部２０１と外縁１０５の間の部分の熱伝導性を向上してもよい。具体的には、この間の部分に段差部２０１と電子デバイス１０の外縁１０５に接する熱伝導性部材を設けて、電子デバイス１０の外縁１０５との間の内部空間６０を埋めることができる。この熱電伝導性部材としては、銀ペーストや銅ペースト等の導電性ペーストを固化したものを用いることができる。銀ペーストの導電率は例えば１×１０６〜１×１０７（Ｓ／ｍ）である。電子デバイス１０の外縁１０５と段差部２０１との間に内部端子５が位置すると、絶縁性確保の点から、このような導電性ペーストの使用は困難となる。しかし、本例では、図５（ａ）で説明したように、内部端子５を基準段部２０２に配しているため、そのような導電性ペーストを用いることが容易になる。
本発明の実施形態として、電子部品１００の別の例を、図１０を用いて説明する。図１０（ａ）は電子部品１００の一例の平面図であり、図１０（ｂ）は電子部品１００の一例のＢ−Ｂ‘断面図である。
本実施形態でも強磁性体４４としての枠体４１を用いている。樹脂やセラミックからなる基体２０内部端子５としてのインナーリードと外部端子７としてのアウターリードとを有するリードフレームが貫通している。枠体４１はリードフレームと蓋体３０との間に設けられている。基体２０のリードフレームの上方に位置する部分に、枠体４１が埋設されている。そのため、枠体４１は基体２０の正射影領域（図１の領域ＢＲに相当）外に無く、基体２０の正射影領域（図１の領域ＢＲに相当）内にのみ設けられている。このように強磁性体４４としての枠体４１が露出せずに基体２０で覆われていてもよい。また、基体２０と蓋体３０とで枠体４１を挟むようにしてもよい。
また、図１０の例では、導電体８８としての導体板８２が電子デバイス１０の正射影領域（図１の領域ＤＲに相当）から枠体４１の正射影領域（図１の領域ＦＲに相当）まで延在している。本実施形態の導電板８２は図４で示したような導電膜８１よりも厚く形成されている。導電板８２は、厚みが例えば０．１ｍｍ〜２．０ｍｍの金属板であり、十分な剛性を有している。この導電板８２の材料としては、はアルミニウムや、銅、ＳＵＳ３０４に代表されるオーステナイト系ステンレスなどの非強磁性体金属を用いることができる。十分な剛性を有する金属板７２は基体２０の正射影領域（図１の領域ＢＲに相当）外に延在している。金属板７２の基体２０からはみ出した拡張部４０４には固定用の貫通穴４０６が設けられており、ねじ止めや位置決めなど、電子部品１００の固定に用いることができる。
本発明の実施形態として、電子部品１００のさらに別の例を、図１１を用いて説明する。図１１（ａ）は電子部品１００の一例の平面図であり、図１１（ｂ）は電子部品１００の一例のＣ−Ｃ‘断面図である。
本例の強磁性体４４はインナーリードとしての内部端子５よりも電子デバイス１０の近くに配置されている。強磁性体４４として設けた棒体４２は電子デバイス１０の側面に面しており、棒体４２の上面は電子デバイス１０の表面１０１よりも低い位置にある。本例の強磁性体４４は枠体ではなく、電子デバイス１０の対向する２辺に沿って設けられた２本の棒状体であるが、インナーリードとしての内部端子５よりも電子デバイス１０の近くにおいて、電子デバイス１０を囲むように枠体を設けることもできる。この時、強磁性体４４は電子デバイス１０と蓋体３０との間の領域を囲まなくてもよい。２本の棒体４２は、Ｙ方向に沿って延在する信号出力線（図４の信号出力線１３）に沿って配されている。このように、主部１の信号出力線に沿って強磁性体である棒体４２を配置することで、信号出力線を横切る磁界成分である、磁界のＸ方向成分を低減することができ、ノイズの低減を図ることができる。
また、図１１の例では、導電体８８としての導電膜８３が電子デバイス１０の正射影領域（図１の領域ＤＲに相当）内から棒体４２の正射影領域（図１の領域ＦＲに相当）まで延在している。この導電膜８３は、電子部品１００が実装される配線基板５００に設けられている。このように、導電体８８を基体２０から離して設けることもできる。導電体８８と電子デバイス１０との距離が大きくなると、渦電流による磁界が小さくなり十分な効果を得ることが難しくなる。導電体８８と電子デバイス１０との距離が１．０ｍｍ以内となるように、厚みの小さい基体２０を用いるとよい。
以下、本発明の実施例を説明する。図５で示した電子部品１００を作製した。Ｘ方向が長手方向でＹ方向が短手方向となる矩形板状の電子部品１００である。
電子部品１００においては、アルミナセラミックを３層積層した矩形凹状の基体２０を準備した。アルミナセラミックの熱伝導率は１４Ｗ／ｍ・Ｋである。基体２０においては、板状である第１層２１の厚みが０．８ｍｍ、枠状である第２層２２の厚み（段差部２０１の高さ）が０．４ｍｍ、枠状である第３層２３の厚み（段差部２０３の高さ）が０．２ｍｍである。
第１層２１のＸ方向における外径は３２．０ｍｍである。第１層２１のＹ方向における外径は２６．４ｍｍである。第２層２２のＸ方向における外径は３２．０ｍｍで内径は２６．２ｍｍ（枠幅が２．９ｍｍ）である。第２層２２のＹ方向における外径は２６．４ｍｍで内径は１９．６ｍｍ（枠幅は３．４ｍｍ）である。第３層２３のＸ方向における外径は３２．０ｍｍで内径は２６．２ｍｍ（枠幅が２．９ｍｍ）である。第３層２３のＹ方向における外径は２６．４ｍｍで内径は２１．４ｍｍ（枠幅が２．５ｍｍ）である。内部端子５が設けられた基準段部２０２のＹ方向における幅はそれぞれ０．９ｍｍとしている。
それぞれ、内部端子５、外部端子７として、ニッケルの下地に金めっきした積層膜を用いている。外部端子７はＬＧＡ型であり、１２５個の外部端子７が設けられている。また、第１層２１の内部には、内部に図８に示したような比較的面積の大きい第１金属膜８１１、第２金属膜８１２、第３金属膜８１３、第４金属膜８１４が設けられている。これらの金属膜は厚み１０μｍのタングステン膜（比透磁率：１、導電率：１．８×１０７（Ｓ／ｍ））からなり、第１金属膜８１１および第３金属膜８１３は、基体２０の外縁２０５から１．０ｍｍ以内の範囲まで延在している。
次に、フェライト系ステンレスであるＳＵＳ４３０（１８クロムステンレス）からなる枠体４０を強磁性体として用意し、枠体４０の一方の面に接着剤として熱硬化型樹脂をスクリーン印刷で塗布した。ＳＵＳ４３０の熱伝導率は２６Ｗ／ｍ・Ｋである。そして、基体２０の上段部２０４に載置した後加重した。熱硬化性樹脂の厚みが１０〜５０μｍとなるように荷重を調整した。そして、１２０〜１５０℃程度の加熱を行って接着剤としての熱硬化性樹脂を硬化させた。尚、枠体４０の表面は、熱硬化性樹脂との接着力を向上させる為に、表面粗さＲａ値０．１〜０．２μｍ程度のサンドブラスト処理を実施して、表面に凹凸形状を形成しておいた。枠体４０の厚みは０．８ｍｍ、Ｘ方向における外径は４２．０ｍｍ（うち、左右に設けた拡張部４０４の幅は各４．５ｍｍ）で内径は２７．４ｍｍである。枠体４０のＹ方向における外径は２７．４ｍｍで内径は２２．６ｍｍである。この時、枠体４０の内縁４０３と基体２０の段差部２０３とのオフセット距離を、Ｘ方向の左右において各０．６０ｍｍ、Ｙ方向の上下において各０．６０ｍｍとした。内縁４０３を段差部２０３よりも大きくすることにより、内縁４０３の全周が段差部２０３の外方（外縁２０５側）に位置するようになっている。また、枠体４０は基体２０の外縁２０５に対して、Ｘ方向の左右において最小で０．５０ｍｍ最大で５．０ｍｍ（拡張部４０４分）だけ突出しており、Ｙ方向の上下において０．５０ｍｍだけ突出している。つまり、Ｘ方向におけるＷ４は最小で０．５０ｍｍであるが、拡張部４０４で５．０ｍｍとなり、Ｗ４＞Ｗ２となる。外縁４０５を外縁２０５よりも大きくすることにより、外縁４０５の全周が外縁２０５の外方（外縁２０５側）に位置するようになっている。第１部分４１０の長さＷ２はＸ方向では２．３ｍｍ、Ｙ方向で１．９ｍｍである。このようにして実装部材２４を得る。Ｘ方向、Ｙ方向において、Ｔ４＜Ｗ２を満たしており、Ｘ方向においては、Ｔ４＜Ｗ２＜Ｗ４を満たしている。Ｙ方向においては、Ｔ４＞Ｗ４となっている。
次に、電子デバイス１０として、いわゆるＡＰＳ−ＣサイズのＣＭＯＳイメージセンサーを準備した。電子デバイス１０のＹ方向における外径は１８．０ｍｍ、厚みは０．７５ｍｍである。シリコンを主たる材料とする電子デバイス１０の熱伝導率は１６０Ｗ／ｍ・Ｋ、熱膨張率は２．５ｐｐｍ／Ｋとみなしてよい。この電子デバイス１０を、黒色のダイボンディング接着剤である接着剤を用いて、基体２０のほぼ中央に熱硬化により固定した。その後、チップの周辺領域に設けられ電極３と内部端子５とを、ワイヤーボンディング装置を用いて、金ワイヤーにて電気的接続を行った。Ｙ方向における電子デバイス１０の外縁１０５と枠体４０の内縁４０３との距離は、Ｘ方向においては１．５ｍｍ、Ｙ方向においては２．３ｍｍである。そして、電子デバイス１０と段差部２０３との距離はＸ方向においては０．９ｍｍ、Ｙ方向においては１．７ｍｍである。内部端子５と電子デバイス１０の外縁１０５との距離は０．８ｍｍとした。
次に、蓋体３０として、α線対策された厚み０．５ｍｍのホウケイ酸ガラスからなる板材を用意した。ホウケイ酸ガラスの熱伝導率は、１．４Ｗ／ｍ・Ｋ程度である。蓋体３０のＸ方向における寸法は３１．８ｍｍ、Ｙ方向における寸法は２６．３ｍｍとし、基体２０の外径寸法と略一致させた。蓋体３０の一方の面に接着剤として紫外線硬化型樹脂をディスペンサで枠状に塗布し、接着剤を塗布した面を枠体４０の接合面４０２側にして、蓋体３０を枠体４０戴置し、適当に加重した。この時、接着剤には直径３０μｍの球状粒子がスペーサ５３０として混入されており、接着剤の厚みは概ね３０μｍとなった。この時、接着剤が蓋体３０と枠体４０の間からはみ出したことを確認した。そして、蓋体３０を介して紫外線を照射して光硬化処理を行った。さらに後硬化として、熱硬化処理を行って接着剤を硬化させて、接合材５３を形成した。電子デバイス１０の表面１０１と蓋体３０の内面３０２との距離は０．７５ｍｍとなった。このようにして、厚みが２．８ｍｍの電子部品１００を得る。
次に、適当な大きさの配線部材５００を用意し、配線部材５００の接続端子９上にはんだペーストを印刷塗布し、リフロー炉にてはんだペーストを溶融して、電子部品１００を配線部材５００に固着した。このようにして電子モジュール６００（撮像モジュール）を得る。
電子モジュール６００を筐体に格納し、電子部品１００の拡張部４０４の貫通穴４０６を用いて筐体にねじ止めし、拡張部４０４を筐体に密着させた。このようにして電子機器１０００としてのカメラを作製した。カメラを動作させたところ、ノイズの少ない良好な画像を得ることが出来た。
１０ 電子デバイス
２０ 基体
３０ 蓋体
４０ 枠体
４４ 強磁性体
８８ 導電体

Claims (15)

  1. 電子デバイスを備える電子部品であって、
    前記電子デバイスは、仮想的な平面である基準面の一方の側に前記電子デバイスの表面が位置し、前記基準面の他方の側に前記電子デバイスの裏面が位置し、前記基準面が前記電子デバイスの側面を貫くように配置されており、
    前記基準面に対して前記一方の側には、前記基準面に垂直な方向において前記電子デバイスに重なる蓋体が設けられており、
    前記基準面に対して前記他方の側には、前記基準面に垂直な方向において前記電子デバイスに重なる基体が設けられており、
    前記基準面に対して前記他方の側には、前記基準面に垂直な方向において前記基体に重なり、前記電子デバイスに重ならず、かつ、前記電子デバイスの電極へ内部端子を介して電気的に接続された外部端子が設けられており、
    前記基準面に対して前記他方の側には、前記基準面に垂直な方向において前記電子デバイスに重なる導電体が配されており、
    前記基準面に対して前記一方の側には、前記基準面に垂直な方向において前記蓋体に重なり、かつ、前記基準面に垂直な方向において前記電子デバイスの少なくとも一部に重ならない強磁性体が設けられており、
    前記強磁性体は前記基体と前記蓋体との間から前記基体に重なる領域の外に延在していることを特徴とする電子部品。
  2. 前記導電体は前記強磁性体に重なる領域に延在している、請求項１に記載の電子部品。
  3. 前記強磁性体は、前記蓋体と前記電子デバイスとの間の空間を囲む枠体であり、前記基準面に平行な面内における前記枠体の内縁から前記枠体の外縁までの距離は、前記基準面に垂直な方向における前記枠体の寸法よりも大きい、請求項１または２に記載の電子部品。
  4. 前記強磁性体は、接合材を介して前記蓋体および前記基体に接着されている、請求項１乃至３のいずれか１項に記載の電子部品。
  5. 前記蓋体は可視光に対して透明である、請求項１乃至４のいずれか１項に記載の電子部品。
  6. 前記導電体は常磁性または反磁性を有し、前記導電体の透磁率は前記強磁性体の透磁率よりも低い、請求項１乃至５のいずれか１項に記載の電子部品。
  7. 前記導電体の導電率は１×１０６（Ｓ／ｍ）以上である、請求項１乃至６のいずれか１項に記載の電子部品。
  8. 前記導電体は、前記電子デバイスに重なる領域において、前記電子デバイスの面積の１／２以上の範囲にわたって連続している、請求項１乃至７のいずれか１項に記載の電子部品。
  9. 前記導電体が前記電子デバイスから離れており、前記導電体と前記電子デバイスとの距離が１．０ｍｍ以下である、請求項１乃至８のいずれか１項に記載の電子部品。
  10. 前記基体は、前記基準面に垂直な方向において前記電子デバイスに重なる配置領域を含む下段部と、前記基準面に平行な方向において前記下段部の周辺に位置し、前記基準面に垂直な方向において前記下段部よりも前記蓋体の側に位置する上段部とを有し、前記強磁性体は、前記上段部と前記蓋体との間に位置する部分を有する、請求項１乃至９のいずれか１項に記載の電子部品。
  11. 前記基体は、前記上段部と前記下段部との間に、前記内部端子が配された中段部を有する、請求項１０に記載の電子部品。
  12. 前記導電体と前記電子デバイスとの距離が、前記外部端子と前記電子デバイスとの距離よりも小さい、請求項１乃至１１のいずれか１項に記載の電子部品。
  13. 前記強磁性体はステンレスである、請求項１乃至１２のいずれか１項に記載の電子部品。
  14. 前記電子デバイスは撮像デバイスまたは表示デバイスである、請求項１乃至１３のいずれか１項に記載の電子部品。
  15. 請求項１乃至１４のいずれか１項に記載の電子部品と、コイルと、を備える電子機器。
JP2013039448A 2013-02-28 2013-02-28 電子部品および電子機器。 Expired - Fee Related JP5904957B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013039448A JP5904957B2 (ja) 2013-02-28 2013-02-28 電子部品および電子機器。
GB1402986.2A GB2512479B (en) 2013-02-28 2014-02-20 Electronic component and electronic apparatus
US14/189,854 US9225882B2 (en) 2013-02-28 2014-02-25 Electronic component packaging that can suppress noise and electronic apparatus
BR102014004628A BR102014004628A2 (pt) 2013-02-28 2014-02-26 componente eletrônico e aparelho eletrônico
DE102014203427.2A DE102014203427A1 (de) 2013-02-28 2014-02-26 Elektronisches Bauteil und elektronische Vorrichtung
RU2014107542/28A RU2575944C2 (ru) 2013-02-28 2014-02-27 Электронный компонент и электронное устройство
CN201410072283.0A CN104022131B (zh) 2013-02-28 2014-02-28 电子组件和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013039448A JP5904957B2 (ja) 2013-02-28 2013-02-28 電子部品および電子機器。

Publications (3)

Publication Number Publication Date
JP2014167991A JP2014167991A (ja) 2014-09-11
JP2014167991A5 JP2014167991A5 (ja) 2015-02-19
JP5904957B2 true JP5904957B2 (ja) 2016-04-20

Family

ID=50482506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013039448A Expired - Fee Related JP5904957B2 (ja) 2013-02-28 2013-02-28 電子部品および電子機器。

Country Status (7)

Country Link
US (1) US9225882B2 (ja)
JP (1) JP5904957B2 (ja)
CN (1) CN104022131B (ja)
BR (1) BR102014004628A2 (ja)
DE (1) DE102014203427A1 (ja)
GB (1) GB2512479B (ja)
RU (1) RU2575944C2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5885690B2 (ja) 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP6296687B2 (ja) * 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP2013243340A (ja) * 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
JP6111284B2 (ja) * 2015-04-28 2017-04-05 エムテックスマツムラ株式会社 中空パッケージの製造方法、固体撮像素子の製造方法、中空パッケージおよび固体撮像素子
WO2016181874A1 (ja) * 2015-05-14 2016-11-17 ソニー株式会社 回路基板、撮像素子、並びに電子機器
US10764478B2 (en) * 2015-10-28 2020-09-01 Kyocera Corporation Camera module includes a lens unit that is fixed to a holding member having an image sensor via an engaging member of cured resin and manufacturing method thereof
US20170290170A1 (en) * 2016-03-30 2017-10-05 Delphi Technologies, Inc. Method Of Making A Camera For Use On A Vehicle
FR3060851B1 (fr) * 2016-12-20 2018-12-07 3D Plus Module optoelectronique 3d d'imagerie
JP2018157074A (ja) * 2017-03-17 2018-10-04 キヤノン株式会社 電子部品、電子部品の製造方法及び電子機器
WO2019146492A1 (ja) * 2018-01-29 2019-08-01 富士フイルム株式会社 撮像ユニット及び撮像装置
CN111748763A (zh) * 2019-03-26 2020-10-09 Oppo广东移动通信有限公司 增强不锈钢被磁铁吸附能力的方法、支撑装置及电子设备
US10832993B1 (en) * 2019-05-09 2020-11-10 Texas Instruments Incorporated Packaged multichip device with stacked die having a metal die attach
CN113315893B (zh) * 2021-05-17 2023-10-27 杭州海康威视数字技术股份有限公司 摄像机及视频设备

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01299094A (ja) * 1988-05-28 1989-12-01 Ibiden Co Ltd Ｉｃカード
FI117224B (fi) 1994-01-20 2006-07-31 Nec Tokin Corp Sähkömagneettinen häiriönpoistokappale, ja sitä soveltavat elektroninen laite ja hybridimikropiirielementti
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JPH11284163A (ja) 1998-03-31 1999-10-15 Sony Corp 固体撮像装置
JP2003101042A (ja) * 2001-09-25 2003-04-04 Kyocera Corp 光半導体素子収納用容器
US6906396B2 (en) * 2002-01-15 2005-06-14 Micron Technology, Inc. Magnetic shield for integrated circuit packaging
JP2003282754A (ja) 2002-03-27 2003-10-03 Kyocera Corp 光デバイス収納用パッケージ
US20030231093A1 (en) * 2002-06-13 2003-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic inductor structure with annular magnetic shielding layer
JP2004022955A (ja) 2002-06-19 2004-01-22 Kyocera Corp 赤外線センサ素子収納用パッケージおよび赤外線センサ装置
JP2004031815A (ja) 2002-06-27 2004-01-29 Kyocera Corp 蓋体およびこれを用いた光デバイス収納用パッケージ
JP4073821B2 (ja) * 2003-05-06 2008-04-09 セイコーインスツル株式会社 通信用デバイスパッケージおよびその製造方法
JP4418720B2 (ja) 2003-11-21 2010-02-24 キヤノン株式会社 放射線撮像装置及び方法、並びに放射線撮像システム
JP2005353911A (ja) * 2004-06-11 2005-12-22 Toshiba Corp 半導体装置
JP4578312B2 (ja) * 2005-04-27 2010-11-10 京セラ株式会社 電子部品収納容器
US7778039B2 (en) 2006-05-08 2010-08-17 Micron Technology, Inc. Substrates, systems, and devices including structures for suppressing power and ground plane noise, and methods for suppressing power and ground plane noise
US7795708B2 (en) * 2006-06-02 2010-09-14 Honeywell International Inc. Multilayer structures for magnetic shielding
JP2008245244A (ja) 2007-02-26 2008-10-09 Sony Corp 撮像素子パッケージ、撮像素子モジュールおよびレンズ鏡筒並びに撮像装置
JP5392533B2 (ja) 2008-10-10 2014-01-22 ソニー株式会社 固体撮像素子、光学装置、信号処理装置及び信号処理システム
WO2010146863A1 (ja) * 2009-06-17 2010-12-23 日本電気株式会社 Ｉｃパッケージ
JP5277105B2 (ja) * 2009-07-29 2013-08-28 富士フイルム株式会社 カメラモジュール
JP5570163B2 (ja) 2009-08-31 2014-08-13 キヤノン株式会社 固体撮像装置
JP5550380B2 (ja) 2010-02-25 2014-07-16 キヤノン株式会社 固体撮像装置及び撮像装置
JP5407936B2 (ja) * 2010-03-02 2014-02-05 日本電気株式会社 電磁ノイズ抑制体
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
KR20110135757A (ko) * 2010-06-11 2011-12-19 삼성전자주식회사 이미지 센서 칩 및 이를 포함하는 카메라 모듈
JP2012220419A (ja) * 2011-04-12 2012-11-12 Panasonic Corp 検知装置
JP2013222772A (ja) * 2012-04-13 2013-10-28 Sony Corp 撮像素子パッケージおよび撮像装置
JP6296687B2 (ja) * 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP5574508B2 (ja) 2012-11-27 2014-08-20 マルホン工業株式会社 パチンコ遊技機

Also Published As

Publication number Publication date
JP2014167991A (ja) 2014-09-11
US9225882B2 (en) 2015-12-29
GB2512479A (en) 2014-10-01
GB201402986D0 (en) 2014-04-09
RU2014107542A (ru) 2015-09-10
GB2512479B (en) 2015-11-04
CN104022131A (zh) 2014-09-03
RU2575944C2 (ru) 2016-02-27
BR102014004628A2 (pt) 2015-10-20
US20140240588A1 (en) 2014-08-28
DE102014203427A1 (de) 2014-08-28
CN104022131B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
JP5904957B2 (ja) 電子部品および電子機器。
JP5885690B2 (ja) 電子部品および電子機器
JP6296687B2 (ja) 電子部品、電子モジュールおよびこれらの製造方法。
US9585287B2 (en) Electronic component, electronic apparatus, and method for manufacturing the electronic component
JP2013243340A (ja) 電子部品、実装部材、電子機器およびこれらの製造方法
US20100321555A1 (en) Solid state imaging device and manufacturing method thereof
JP6732932B2 (ja) 撮像素子実装用基体、撮像装置および撮像モジュール
JP2004006564A (ja) 積層型半導体装置
US9576877B2 (en) Electronic component, electronic device, method of manufacturing mounted member, and method of manufacturing electronic component
JP2007317719A (ja) 撮像装置及びその製造方法
JP6197632B2 (ja) 撮像装置
WO2021200094A1 (ja) 半導体装置
US20230125605A1 (en) Semiconductor device
JP7059237B2 (ja) 電子部品、電子モジュールおよびこれらの製造方法
JP2006060178A (ja) センサーパッケージ
JP2024046422A (ja) 電子部品およびその製造方法
JP2007194930A (ja) 固体撮像装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160315

R151 Written notification of patent or utility model registration

Ref document number: 5904957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees