CN104022131A - 电子组件和电子设备 - Google Patents

电子组件和电子设备 Download PDF

Info

Publication number
CN104022131A
CN104022131A CN201410072283.0A CN201410072283A CN104022131A CN 104022131 A CN104022131 A CN 104022131A CN 201410072283 A CN201410072283 A CN 201410072283A CN 104022131 A CN104022131 A CN 104022131A
Authority
CN
China
Prior art keywords
electronic device
matrix
datum plane
conductor
building brick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410072283.0A
Other languages
English (en)
Other versions
CN104022131B (zh
Inventor
桜木孝正
铃木隆典
都築幸司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN104022131A publication Critical patent/CN104022131A/zh
Application granted granted Critical
Publication of CN104022131B publication Critical patent/CN104022131B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/51—Housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0054—Casings specially adapted for display applications
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0058—Casings specially adapted for optoelectronic applications
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0075—Magnetic shielding materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了电子组件和电子设备。铁磁体设置在基准平面的前表面侧并且位于在与该基准平面垂直的方向上与电子器件重叠的区域外部，并且导体设置在该基准平面的后表面侧，并且在与基准平面垂直的方向上与电子器件重叠。

Description

电子组件和电子设备
技术领域
本发明涉及包含电子器件的电子组件（electronic component）的封装结构。
背景技术
诸如照相机的图像拾取系统中包含的图像拾取设备通常暴露于各种原因所产生的磁场。当这样的图像拾取设备中包含的图像拾取器件受该磁场影响时，在图像中产生噪声，并且图像质量会下降。
日本专利特开No.11-284163公开了一种配置，在该配置中，由在导体环路中产生的感应电流形成对应于外部磁场的反磁场，并且外部磁场被此反磁场抵消。日本专利特开No.2003-101042公开了一种光学半导体设备，其包括由金属材料（诸如铁-镍-钴合金或铁-镍合金）制成的金属框体。日本专利特开No.2008-245244公开了一种图像拾取元件封装，其包括支撑部件，由烧结陶瓷材料制成的主部分部件和由Kovar（科瓦合金）制成的附接部件接合到该支撑部件。
日本专利特开No.11-284163中所描述的基于感应电流的反磁场仅紧邻环路形成。因此，在包含对于实现高图像质量有利的大面积图像拾取部的图像拾取器件中，施加到图像拾取器件的磁场不能被充分减小。因此，本发明提供了一种电子组件，在该电子组件中诸如图像拾取器件的电子器件中产生的噪声被抑制。
发明内容
根据本发明的一个方面，电子组件包括电子器件，如下平面被定义为基准平面：该平面位于电子器件的前表面和后表面之间并且延伸通过电子器件的侧表面而没有延伸通过该前表面或后表面。该电子组件包括盖体，该盖体设置在基准平面的前表面侧并且在垂直于基准平面的方向上与电子器件重叠；基体，该基体设置在基准平面的后表面侧并且电子器件通过接合材料固定到该基体；铁磁体，该铁磁体设置在基准平面的前表面侧并且位于在垂直于基准平面的方向上与电子器件重叠的区域外部；以及导体，该导体被设置在基准平面的后表面侧并且在垂直于基准平面的方向上与电子器件重叠。
参照附图阅读示例性实施例的以下描述，本发明的其它特征将变得清楚。
附图说明
图1是示出电子器件的示例的示意图。
图2A至2C是示出施加到电子组件的磁场的示意图。
图3是示出电子器件的示例的示意性平面图。
图4A和4B是示出电子组件的示例的示意性平面图。
图5A和5B是示出电子组件的示例的示意性截面图。
图6A和6B是示出电子组件的示例的示意性截面图。
图7是示出电子组件的示例的示意性分解透视图。
图8A至8D是示出电子组件的示例的示意图。
图9A和9B是示出电子组件的示例的示意图。
图10A和10B是示出电子组件的示例的示意图。
图11A和11B是示出电子组件的示例的示意图。
具体实施方式
现在将参照附图描述本发明的实施例。在附图中，相同的组件由相同附图标记指示，并且其描述将不对于每一附图给出。每个附图示出X、Y和Z方向。
首先，将描述根据该实施例的示意性结构。图1示出X-Y平面图和X-Z截面图，其示出电子组件100中包含的组件之间的位置关系。电子组件100包括电子器件10和铁磁体（ferromagnetic body）44。电子组件100可进一步包括基体（base body）20和盖体（lip body）30。电子组件100可进一步包括导体88，下文将详细描述导体88。关于基体20、盖体30和导体88，平面图中仅示出它们的轮廓。截面图中未示出基体20。下文将描述基体20的具体形状。
电子器件10包括具有主要功能的主部分（main portion）1。电子器件10是板状部件，其具有前表面101、后表面102和侧表面105。电子器件10固定到基体20。在图1的平面图中，仅示出基体20的轮廓。盖体30面对电子器件10。电子器件10的后表面102用作通过其它部件固定于基体20的固定表面。图1示出基准平面RP，该基准平面是位于前表面101和后表面102之间并且延伸通过侧表面105的假想平面。因此，基准平面RP没有延伸通过前表面101和后表面102。前表面101位于基准平面RP的一侧（前表面侧FS），并且后表面102位于基准平面RP的另一侧（后表面侧BS）。基准平面RP在X和Y方向上延伸，并且垂直于基准平面RP的方向是Z方向。在电子器件10是半导体器件的情况下，为了方便起见，基准平面RP可被设定为半导体层和绝缘层之间的界面。
如截面图中示出，铁磁体44位于电子器件10的相对于基准平面RP的前表面101侧FS。在此示例中，铁磁体44延伸至电子器件10的相对于基准平面RP的后表面102侧BS。如截面图中示出，铁磁体44围绕（1）电子器件10和盖体30之间的区域SR和（2）电子器件10（两者都在图1中所示的示例中）中的至少一个。如从平面图清楚可见，铁磁体44可以是框架形状部件（框体（frame body））。在此示例中，铁磁体44是其宽度W大于其厚度T的板状部件。但是，作为替代，铁磁体44可以是其厚度T大于其宽度W的管状部件。这里，厚度是铁磁体44的在Z方向上的尺寸，该Z方向是垂直于电子器件10的主表面（前表面101和后表面102）的方向。宽度W是铁磁体44的在X和Y方向上延伸的平面中的尺寸，X和Y方向是平行于电子器件10的主表面（前表面101和后表面102）的方向。作为框体的铁磁体44的宽度是框体的外缘和内缘之间的距离。至少铁磁体44的一部分位于基体20的正交投影区域BR中。在此示例中，铁磁体44延伸到基体20的正交投影区域BR外部的区域。现在将描述正交投影。某一部件的正交投影区域是该部件在Z方向上投影的区域，该Z方向是垂直于基准平面RP的方向。关于任意两个部件（例如，第一和第二部件）之间的位置关系，在至少第一部件的一部分位于第二部件的正交投影区域中的情况下，这意味着第一和第二部件在Z方向上重叠。换句话说，在至少第一部件的一部分位于第二部件的正交投影区域中的情况下，可以说第一部件位于在Z方向上与第二部件重叠的区域中。相反，在至少第一部件的一部分位于第二部件的正交投影区域外部的情况下，可以说至少第一部件的一部分位于不与第二部件重叠的区域中。例如，盖体30的面对电子器件10的一部分位于在Z方向上与电子器件10重叠的区域DR中。区域DR是电子器件10的正交投影区域。某一部件的正交投影区域的内部和外部之间的边界对应于部件的限定该部件的轮廓的外缘和内缘（可存在没有内缘的情况）。
铁磁体44可以是软磁体而不是硬磁体。这是因为尽管铁磁体44能够减小施加到电子器件10的外部磁场，但是不希望的是铁磁体44本身是磁场源。
如上所述，电子组件100可进一步包括导体88。至少导体88的一部分位于电子器件10的正交投影区域DR中。导体88也延伸到在电子器件10的正交投影区域DR外部的区域。另外，导体88延伸到铁磁体44的正交投影区域FR内。在电子器件10的正交投影区域DR中，导体88可在电子器件10的正交投影区域DR的面积的1/2或更大面积之上是连续的。导体88是膜状或板状部件。至少导体88的一部分可位于电子器件10的主部分1的正交投影区域MR中，并且导体88可在正交投影区域MR的面积的1/4或更大面积之上延伸。如在截面图中所示，导体88位于电子器件10的相对于基准平面RP的后表面102侧BS。换句话说，导体88布置成跨电子器件10面对盖体30。
导体88的磁导率可低于铁磁体44的磁导率。导体88可以是非铁磁体。非铁磁体可以是顺磁性的或反磁性的材料（顺磁性体或反磁性体）。铁磁体44的相对磁导率典型地为100或更大。导体88的相对磁导率典型地是10或更小，并且更典型地是1.0。导体88的材料未被特别限制，只要该材料导电即可，并且可以是例如诸如铝、不锈钢或铜合金的金属材料、或者诸如ITO或SnO2的导电金属氧化物。导体88可以是通过铸造或锻造制成的板、或者通过气相沉积或电镀形成的膜、或者通过形成金属膏剂（paste）或金属氧化物膏剂制成的涂膜并且烧制该涂膜而获得的膜。导体88的电导率可以是在1×106（S/m）或更大的范围中，并且优选地为1×107（S/m）或更大。特别地，可使用铜，这是因为铜具有约6×107（S/m）的电导率并且是反磁性的。
导体88可以与电子器件10接触或者与电子器件10分离。例如，导体88和电子器件10之间的距离D可以是0.10mm或更大。导体88和电子器件10之间的距离D可以是1.0mm或更大。
图2A至2C是示出电子组件100中的导体88和铁磁体44的操作的示意图。电子组件100可暴露于外部磁场。尽管外部磁场可能是由其中使用包含该电子组件的电子设备的环境导致的，但是作为替代，外部磁场可以是由电子设备中产生的磁场导致的。在此情况中，电子器件10接近磁场的源，并且可能暴露于强磁场。更具体而言，由电子设备中包含的电磁体或无线电通信组件的线圈产生的随时间改变的磁场造成问题。这样的磁场由例如用于在自动聚焦期间移动照相机透镜的驱动电机的线圈或用于防止运动模糊的驱动致动器的线圈产生。在图2A至2C中，假定外部磁场的源是点。磁场主要在垂直于光接收表面的方向（Z方向）上延伸，而且还在平行于光接收表面的方向（X和Y方向）上延伸。因此，磁场包含X方向和Y方向分量。在图2A中，具有实线的箭头示出既不设置铁磁体44也不设置导体88的情况下的外部磁场的磁力线。图2A中绘制的十一条磁力线中的九条磁力线延伸通过电子器件10，并且九条磁力线中的五条磁力线延伸通过主部分1。
作为对比，如图2B所示，当设置铁磁体44时，磁力线被吸引到铁磁体44，从而延伸通过电子器件10的磁力线的数量被减小为3条，并且延伸通过主部分1的磁力线的数量被减小为1条。换句话说，电子器件10中的磁通密度被铁磁体44减小。结果，磁场改变时电子器件10的导线中产生的感应电动势或感应电流所导致的噪声可被减小。
磁场根据铁磁体44的表面的形状、尤其是铁磁体44的上表面和侧表面的形状改变。铁磁体44的侧表面、即面对电子器件10的侧表面105和区域SR的表面用于增加电子器件10附近的磁场的X方向和Y方向分量，由此拉动磁场远离电子器件10且接近铁磁体44。铁磁体44的上表面移动磁力线远离区域SR，同时抑制电子器件10附近的磁场的X方向分量和Y方向分量增大。因此，为了形成适当的磁场分布，减小铁磁体44的在Z方向上延伸的表面面积、即铁磁体44的侧表面是有效的。而且，增大铁磁体44的在X方向和Y方向上延伸的表面面积、即铁磁体44的上表面也是有效的。出于此原因，铁磁体44可以是如图1所示的宽度W大于其厚度T的板状框体。随着铁磁体44的体积增大，外部磁场被拉动的量增大。单个铁磁体44的体积可以是10mm3或更大，并且优选地为100mm3或更大。
当然，铁磁体44越接近电子器件10，电子器件10附近的磁场可被越适当地吸引到铁磁体44。因此，至少铁磁体44的一部分可被设置在基体20的正交投影区域（对应于图1中的区域BR的区域）中。当铁磁体44延伸到基体20的正交投影区域（对应于图1中的区域BR的区域）外部的区域时，电子器件10附近的磁通密度可被高效地减小，同时基体20的大小的增大被约束。
另外，如图2C所示，当导体88被提供时，延伸通过电子器件10的三条磁力线在导体88中产生涡电流（eddy current）EC。涡电流EC在Z方向上与外部磁场的取向相反的取向上产生磁场（反磁场）。通过涡电流EC产生的磁力线由虚线箭头示出。外部磁场和通过涡电流EC产生的磁场相互抵消，从而延伸通过电子器件10的磁场可减小。通过涡电流EC产生的磁场仅在导体88的法线方向上延伸。因此，磁场的Z方向分量可减小，而磁场的X方向分量和Y方向分量几乎不增加。当导体88延伸到铁磁体44的正交投影区域（对应于图1中的区域FR的区域）时，导体88和电子器件10之间的空间中的磁通密度可被有效地减小。特别地，导体88的一部分可位于连接导体（例如，接合导线）和连接导体连接到的内部端子下方。这是因为，通过连接导体和内部端子传送的信号中的磁性噪声的产生可被设置在连接导体和内部端子下方的导体88抑制。
电子组件100中包含的电子器件10的类型未被特别限制。电子器件10可以是例如光学器件（诸如图像拾取器件或者显示器件）。在此示例中，电子器件10包括主部分1和子部分2。典型地，主部分1位于电子器件10的中心区域中，并且子部分2位于主部分1周围。在电子器件10是图像拾取器件（诸如CCD图像传感器或CMOS图像传感器）的情况下，主部分1是图像拾取单元。在电子器件10是显示器件（诸如液晶显示器或EL显示器）的情况下，主部分1是显示单元。在图像拾取器件的情况下，电子器件10的面对盖体30的前表面101用作光入射表面。光入射表面可以是设置在具有光接收表面的半导体基板上的多层膜的最外层的表面。多层膜包括具有光学功能的层（诸如滤色器层、微透镜层、抗反射层和遮光层）、具有机械功能的层（诸如平坦化层）和具有化学功能的层（诸如钝化层）。子部分2包括用于驱动主部分1的驱动电路，和用于处理从主部分1传送的信号（或者传送至主部分1的信号）的信号处理电路。在电子器件10是半导体元件的情况下，这些电路可容易地以整体式结构（monolithicstructure）形成。子部分2进一步包括用于在电子器件10和外部器件之间传递信号的电极3（电极焊盘）。现在将作为电子器件10的示例描述图像拾取器件。
图3是示出作为电子器件10的示例的图像拾取器件的框图。作为图像拾取单元的主部分1包括布置成矩阵图案的多个光电转换器11（光电二极管）。每个光电转换器11包括信号产生电路（像素电路）12，该信号产生电路12包括传输门、放大器晶体管和复位晶体管。信号产生电路12被水平扫描电路19以行为单位依次驱动。通过信号产生电路12获得的信号通过信号输出线13被输出至读取电路14a和14b。读取电路14a和14b包括列放大电路和存储器，该存储器存储通过列放大电路放大的信号。来自读取电路14a和14b的信号通过被垂直扫描电路16a和16b驱动的信号发送器15a和15b被传送至读取放大器17a和17b。通过读取放大器17a和17b放大的信号被从合适的电极焊盘3通过输出线18a和18b输出。在此示例中，等同的两组外围电路被布置在主部分1上方和下方。读取电路14a和14b以及读取放大器17a和17b被包含在上述信号处理电路中，并且垂直和水平扫描电路被包含在上述驱动电路中。
现在将描述电子组件100的示例。图4A是从前面观看的电子组件100的示意性平面图，并且图4B是从后面观看的电子组件100的示意性平面图。图5A和5B是电子组件100的示意性截面图。图5A是沿图4A和4B中的线VA-VA取得的电子组件100的截面图，并且图5B是沿图4A和4B中的线VB-VB取得的电子组件100的截面图。
电子组件100包括电子器件10和容纳该电子器件10的容器50。容器50基本上包含基体20、盖体30和框体40。在此实施例中，框体40用作上述铁磁体。如下文详细描述的，容器50中包含的基体20和框体40可用作安装部件。盖体30可用作光学部件。电子器件10固定到基体20且在它们之间有另一部件。盖体30固定到基体20且框体40设置于它们之间，并且盖体30面对电子器件10且内部空间60设置在它们之间。框体40围绕盖体30和电子器件10之间的内部空间60。内部空间60对应于图1中的区域SR。在此实施例中，提供图1中所示的导体88。在此实施例中，图1中所示的导体88包括嵌在基体20中的导电膜811、812、813和814。
X方向和Y方向平行于电子器件10的面对盖体30的前表面101、位于与前表面101侧相反的一侧的后表面102、盖体30的外表面301和盖体30的内表面302。Z方向垂直于前表面101、后表面102、外表面301和内表面302。电子器件10和电子组件100的在包含X和Y方向的平面上的正交投影典型地是矩形。电子器件10和电子组件100的在Z方向上的尺寸小于它们在X方向和Y方向上的尺寸。换句话说，电子器件10和电子组件100典型地是板状的。在以下描述中，为了方便起见，Z方向上的尺寸可被称为厚度或高度。
在到包含X和Y方向的平面上的投影中，电子组件100的外缘由基体20的外缘205、框体40的外缘405和盖体30的外缘305限定。除了外缘405之外，框体40还具有内缘403。
至少基体20的中心区域的一部分用作布置区域210。电子器件10设置在布置区域210上方，并且固定到基体20。如图5A和5B中所示，电子器件10典型地通过被置于基体20的布置区域210和电子器件10的后表面102之间的接合材料52固定到基体20。作为替代，接合材料52可仅设置在外缘105上、即电子器件10的侧表面上。接合材料52可以是导电的或者是绝缘的。接合材料52可具有高热导率并且包含金属颗粒。导电的接合材料52可用作上述导体88。
基体20包括面对容器50内部（内部空间60）的内部端子5，以及面对容器50外部的外部端子7。内部端子5彼此相邻地布置以形成内部端子组。在此示例中，如图4A所示，在Y方向上布置两行（两组）内部端子5，每一行包括在X方向上对齐的10个内部端子5。内部端子5的布置不局限于此，并且作为替代，在Y方向上对齐的两行内部端子5可布置在X方向上。作为替代，可设置在Y方向上对齐的两行内部端子5和在X方向上对齐的两行内部端子5，从而内部端子5围绕电子器件10。如图4B所示，外部端子7彼此相邻地布置以形成外部端子组。在此示例中，外部端子组包括在电子组件100的背面上以矩阵图案在X和Y方向上布置的外部端子7。外部端子7的布置不局限于此。例如，外部端子7可沿基体20的外缘205在X方向上和/或Y方向上对齐。
内部端子5和外部端子7通过作为内部导线的嵌入基体20中的嵌入部分相互电连接。电子组件100中包含的电子器件10的电极3通过连接导体4与容器50的内部端子5电连接。在此示例中，电极3通过导线接合连接到内部端子5，并且连接导体4是金属导线（接合导线）。作为替代，电极3可通过倒装连接而连接到内部端子5。在这样的情况中，电极3设置在电子器件10的背表面102上，并且内部端子5和连接导体4设置在布置区域210中。在此示例中，外部端子7布置成连接盘网格阵列（land grid array,LGA）。但是，作为替代，外部端子7可布置成插针网格阵列（PGA）、球网格阵列（BGA）或无引线芯片载体（LCC）。在这样的情况中，外部端子7可在盖体30的正交投影区域（对应于图1中的区域LR）中设置在基体20的后表面206上。一些外部端子7可设置在电子器件10的正交投影区域（对应于图1中的区域DR）中。内部端子5、嵌入部分6和外部端子7可通过使用引线框一起成一体。内部端子5用作内部引线，并且外部端子7用作外部引线。在引线框被使用的情况下，外部端子7位于基体20的正交投影区域（对应于图1中的区域BR）外部。电子组件100的外部端子7电连接到布线部件（诸如印刷布线板）的连接端子，并且电子组件100固定到布线部件。设置在基体20的正交投影区域（对应于图1中的区域BR的区域）中的外部端子7可通过使用焊膏的回流焊接电连接到外部电路。因此，电子组件100附属地安装在布线部件上以形成电子模块。安装方法可以是表面安装。电子模块也可被看做电子组件。通过将该电子模块安装到外壳内来制造电子设备。
基体20具有凹形。更具体而言，基体20包括限定凹部的底部的板状部分，并且在板状部分的周边区域上设置的框架状部分限定了凹部的侧面。基体20的一体式体部可通过堆叠板部件和框架部件、通过金属模制或者通过切割而形成。基体20可以是导体（诸如金属板），只要内部端子5和外部端子7可被绝缘即可。但是，基体20典型地由绝缘体形成。尽管基体20可以是柔性基板（诸如聚酰亚胺基板），但是作为替代，基体20可以是刚性基板（诸如玻璃环氧树脂基板、复合基板、玻璃复合基板、Bakelite基板或陶瓷基板）。特别地，可使用陶瓷基板，并且基体20可由多层陶瓷体形成。陶瓷材料可以是例如硅碳化物、铝氮化物、蓝宝石、氧化铝、硅氮化物、合金陶瓷、氧化钇、莫来石、镁橄榄石、堇青石、氧化锆或滑石。
参照图5A和5B，具有凹形的基体20的周边区域包括平台部（stage portion）和台阶部（step portion）。平台部是在X和Y方向上延伸的部分。台阶部是在Z方向上延伸的、位于在Z方向上的不同高度处的两个平台部之间的部分。
设置有内部端子5的平台部被限定为基准平台部202。在此实施例中，如图5A中所示，上部平台部204在Y方向上比内部端子组更接近封装50的外缘，即更接近基体20的外缘205。上部平台部204相对于基准平台部202突出。换句话说，上部平台部204在Z方向上比基准平台部202更接近盖体30。台阶部203位于基准平台部202和上部平台部204之间。台阶部203跨越内部空间60的一部分面对连接导体4。
在图5A和5B中所示的示例中，除了基准平台部202和上部平台部204之外，基体20还包括下部平台部200。下部平台部200比内部端子组更远离基体20的外缘205。换句话说，下部平台部200比内部端子组更靠近基体20的中心。下部平台部200位于基准平台部202下方且台阶部201设置在它们之间。换句话说，下部平台部200在Z方向上比内部端子组更远离盖体30，并且台阶部201被设置在它们之间。台阶部201跨越内部空间60的一部分面对电子器件10的外缘105。基准平台部202位于上部平台部204和下部平台部200之间。因此，基准平台部200可被称为中间平台部。如图5B所示，基准平台部202在X方向上不设置在上部平台部204和下部平台部200之间，在X方向上没有设置内部端子5。作为替代，台阶部203位于上部平台部204和下部平台部200之间。尽管在X方向上在上部平台部204和下部平台部200之间也可设置与Y方向上的中间平台部相似的中间平台部，但是这样的没有内部端子5的中间平台部可能不必要地增加封装50的大小，因此可被省略。
面对电子器件10的盖体30具有保护电子器件10的功能。如果电子器件10是使用光的显示器件或图像拾取器件，则需要盖体30对于光（典型地，可见光）是透明的。盖体30的材料可例如是塑料、玻璃或石英晶体。盖体30可在其表面上具有抗反射涂层或者红外截止涂层。
现在将参照图6A和6B描述电子组件100的变型。图6A和6B分别是对应于图5A和5B的截面图。在图6A和6B中所示的变型中，基体20具有平坦形状并且不具有台阶部。因此，在此变型中，对应于图5A和5B中的基准平台部的部分还用作上部和下部平台部。电子器件10和框体40固定到内部端子5布置在其上的基准平台部202，并且没有提供图5A和5B中所示的下部平台部200和上部平台部204。除此之外，此变型的结构类似于图5A和5B中所示的电子组件100的结构。
图7是电子组件100的分解透视图。如从图7中清楚可见，电子组件100是通过在Z方向上叠置预先准备的电子器件10、基体20、盖体30和框体40而形成的。在图7中，基体20和框体40之间的关系由简单虚线示出，电子器件10和基体20之间的关系由单点划线示出，并且框体40和盖体30之间的关系由双点划线示出。而且，盖体30的轮廓由框体40上的简单虚线示出，电子器件10的轮廓由基体20上的简单虚线示出，并且框体40的轮廓由基体20上的简单虚线示出。
盖体30固定到基体20且框体40被设置在它们之间。更具体而言，如图5A和5B中所示，框体40和基体20通过接合材料51相互接合。另外，如图5A和5B所示，框体40和盖体30通过接合材料53相互接合。在此实施例中，盖体30在Z方向上比框体40更远离电子器件10和基体20，并且接合材料53设置在盖体30的面对电子器件10的内表面302上。但是，如日本专利特开No.2003-101042的图3所示，框体40的一部分可在Z方向上比盖体30更远离电子器件10和基体20，并且接合材料53可设置在盖体30的外表面301上。接合材料51、52和53的厚度可在1到1000μm的范围内，并且典型地在10到100μm的范围内。
更具体而言，框体40和基体20通过使用粘合剂相互接合，电子器件10和基体20通过使用粘合剂相互接合，并且盖体30和框体40通过使用粘合剂相互接合。这些部件接合的顺序未被特别限制。但是，本发明适合于如下情况：在盖体30和框体40接合到一起之前，框体40和基体20接合到一起。另外，本发明适合于如下情况：在电子器件10和基体20接合到一起之前，框体40和基体20接合到一起。因此，首先，框体40和基体20接合到一起以形成安装部件。然后，电子器件10固定到该安装部件，并且此后盖体30接合到该安装部件。
基体20和框体40可通过在其接合表面的整个圆周上的接合材料51接合到一起。盖体30和框体40也可通过在其接合表面的整个圆周上的接合材料53接合到一起。当接合区域在整个圆周上延伸以使得电子器件10周围的内部空间60相对于外部空气被气密密封时，可抑制杂质侵入内部空间60，并且可提高可靠性。可使用足够量的粘合剂以确保足够的气密性。
上述接合材料51、52和53是通过使所施加的粘合剂凝固而形成的。粘合剂可以是例如通过使溶剂蒸发而凝固的干燥凝固类型，通过用光或热使分子聚合而固化的化学反应类型，或者通过从熔融状态固定而凝固的热熔化（热熔）类型。粘合剂典型地是被紫外射线或可见光固化的可光固化树脂，或被热固化的热固性树脂。热固性树脂可被用作用于形成接合材料51和接合材料52的粘合剂，并且可光固化树脂可用作用于形成接合材料53的粘合剂。
框体40包括面对基体20并且接合到接合材料51的接合表面401，以及面对盖体30并且接合到接合材料53的接合表面402。框体40围绕电子器件10和盖体30之间的内部空间60。框体40的面对内部空间60并且围绕内部空间60的表面是内缘403。框体40的外缘405暴露于外部空间。在此示例中，框体40包括从基体20和盖体30之间的区域在X方向上朝外部空间延伸的延伸部404。每个延伸部404具有通孔406。通孔406可用作用于将延伸部404固定到电子设备的外壳等的螺纹孔，或者定位孔。
在此示例中，延伸部404在Y方向上延伸，并且设置在左侧和右侧。但是，作为替代，延伸部404可在X方向上延伸，并且可设置在上侧和下侧。另外，尽管延伸部404在Y方向上延伸，Y方向与布置内部端子5的X方向垂直，但是作为替代，延伸部404可布置为在布置内部端子5的方向上延伸。在此示例中，主部分1的信号输出线（图3中的信号输出线13）在Y方向上延伸。铁磁性的延伸部404可有效地减小施加到电子器件10的磁场。因此，当电子器件10是图像拾取器件时，延伸部404可布置成沿图3中所示的在主部分1中在Y方向上延伸的信号输出线13在Y方向上延伸。当铁磁性的延伸部404布置成沿主部分1的信号输出线延伸时，磁场的X方向分量（即与信号输出线相交的磁场分量）可被减小，从而可降低噪声。
框体40的材料可以是陶瓷或金属，只要该材料是铁磁性的即可。这里，金属并不局限于元素金属，作为替代可以是合金。在此实施例中，框体40和基体20通过粘合剂接合到一起，并且框体40和基体20可由不同材料制成。另外，框体40和盖体30可由不同材料制成。在这样的情况中，例如，基体20的材料是非铁磁性陶瓷，盖体30的材料是玻璃，并且框体40的材料是铁磁性金属或陶瓷。
在框体40具有高热导率的情况下，框体40可用作热扩散器，并且电子器件10的热可通过延伸部404消散。从热消散的角度看，框体40的热导率可为1.0W/m·K或更大，并且优选地为10W/m·K或更大。典型树脂的热导率小于1.0W/m·K。
为了减小在电子组件100中产生的应力，可使得框体40的热膨胀系数（线性膨胀系数）尽可能低。具体而言，框体40的热膨胀系数可以是50ppm/K或更小。
从热传导和热膨胀的角度看，框体40的材料可以是金属。该材料典型地是不锈钢或者含有铬、镍或钴的其它铁合金。例如，作为铁素体不锈钢的SUS430、诸如坡莫合金、42合金、科瓦合金或Finemet（注册商标）的纳米晶体磁性合金或者非晶磁性合金可用作铁磁体。当然，诸如铁素体（ferrite）的金属氧化物可被使用。
框体40具有确定电子器件10和盖体30之间的间隙的功能以及支撑盖体30的功能。盖体40可具有如上所述的螺纹孔或定位孔，并且由于其具有热导率还可用作热消散部件。因此，基体20和框体40可被称为安装部件。
嵌入基体20中的导电膜可被用作导体88。图5A、5B、6A和6B中所示的第一导电膜811、第二导电膜812、第三导电膜813和第四导电膜814中的每一个用作导体88。
图8A至8D示出基体20相关的导体的平面图案。图8A示出内部端子5，并且图8D示出外部端子7。图8B示出作为导体88的第一导电膜811和第二导电膜812，并且图8C示出作为导体的第三导电膜813和第四导电膜814。
第一导电膜811和第二导电膜812均匀地（例如，等距离地）与电子器件10间隔开，并且第三导电膜813和第四导电膜814均匀地与电子器件10间隔开。与第三导电膜813和第四导电膜814相比，第一导电膜811和第二导电膜812更接近电子器件10。电子器件10到第一导电膜811、第二导电膜812、第三导电膜813和第四导电膜814的距离小于电子器件10到外部端子7的距离。电子器件10到基体20的距离小于电子器件10到第一导电膜811、第二导电膜812、第三导电膜813和第四导电膜814的距离。尽管在此示例中提供两个导电膜作为与电子器件10均匀间隔开的导体，但是，作为替代，导电膜的数量可为1个或3个或更多个。与电子器件10均匀间隔开的导电膜总计可在电子器件10的正交投影区域（对应于图1中的区域DR的区域）的面积（即，电子器件10的面积）的1/2或更大面积上是连续的。
如从图5A、5B和8A至8D清楚可见，至少第一到第四导电膜中的每一个的一部分位于电器件10的正交投影区域（对应于图1中的区域DR的区域）中。另外，第一至第四导电膜中的每一个延伸到作为铁磁体的框体40的正交投影区域（对应于图1中的区域FR的区域）内。在图8A至8D中的每一个中，电子器件10的轮廓由点线示出。如从图8A至8D清楚可见，用作导体88的导电膜811、812、813和814中的每一个仅位于基体20的正交投影区域（对应于图1中的区域BR的区域）（被基体20的外缘205围绕的区域）中，而没有延伸到正交投影区域（对应于图1中的区域BR的区域）之外的区域。尽管每个导电膜具有单个连续板状结构，但是导电膜可具有用于形成嵌入部分6中包含的通路或者布线图案的孔、狭缝等。这些孔、狭缝等不会大幅影响上述的涡电流的产生。参照图8B和8C，导电膜包括其中孔和狭缝的数量相对小并且导体的密度高的致密部（dense portion）8111、8121和8131，以及其中孔和狭缝的数量相对大并且导体的密度低的稀疏部（light portion）8112、8122和8132。涡电流可在其中导体在尽可能大的面积之上连续的区域中产生。因而，致密部8111、8121和8131可布置成使得其的尽可能大的部分位于电子器件10的主部分1的正交投影区域（对应于图1中的区域MR的区域）中。在这样的情况中，主部分1的信号线等中产生的噪声可降低。
内部端子5、嵌入部分6、外部端子7、第一导电膜811、第二导电膜812、第三导电膜813和第四导电膜814与基体20成一体。内部端子5设置在基体20的基准平台部202上。
为了形成包括上述导电膜的基体20，通过诸如刮片法或轧辊法的片材成形方法形成的生片材（green sheet）经受冲压处理以形成板状片材，并且板状片材堆叠到一起以形成生陶瓷板部件。另外，通过相似方法形成的生片材经受冲孔处理以形成框架状片材，并且框架状部件堆叠到一起以形成生陶瓷框架部件。板部件和框架部件堆叠到一起并且被烧制，从而形成具有凹形的多层陶瓷体。内部端子5、嵌入部分6、外部端子7、第一导电膜811、第二导电膜812、第三导电膜813和第四导电膜814可通过烧制导电膏剂图案而形成，该导电膏剂图案是通过在堆叠生片材的步骤中的丝网印刷方法形成的。导电膏剂可以是例如坞膏剂、铜膏剂或者银膏剂。从耐热性的角度看，可使用坞膏剂。由此形成的用作导体88的导电膜的厚度是约1至100μm，这足以形成涡电流。
现在将参照图9A至9B描述本实施例。
图9A是与图5B所示的部分相同的部分的截面示图，并且9B是与图6B中所示的部分相同的部分的截面图。这些图示出每个部件的尺寸。
W1代表在X方向上的电子器件10的外部尺寸。W2代表在X方向上的框体40的一部分（第一部分410）的长度，与基体20的外缘205相比该部分更接近框体40的内缘403。第一部分410是接合到基体20的框体的部分。在图9A中所示的示例中，如图5B所示，第一部分410的表面是框体40的接合表面401的区域，该区域面对基体20（在此情况中上部平台部204）。W4代表在X方向上的框体40的一部分（第二部分420）的长度，与基体20的外缘205相比该部分更接近框体40的外缘405。在图9A中所示的示例中，如图5B中所示，第二部分420的表面是框体40的接合表面401的区域，该区域不面对基体20（在此情况中上部平台部204）。T4代表框体40的厚度。在此示例中，框体40的厚度T4基本等于基体20的周边区域与盖体30的周边区域之间的距离。接合材料51和53的厚度基本可忽略。在此实施例中，框体40的厚度T4小于第一部分401的长度W2。换句话说，位于基体20上的框体40的一部分的截面是矩形形状，其中长边方向是X方向并且短边方向是Z方向。在此示例中，第一部分410和第二部分420具有相同厚度。但是，第二部分420的厚度可稍大于或小于第一部分410的厚度，只要第一部分410的厚度小于第一部分410的长度W2即可。为了增加第二部分402的导热性，第二部分420的厚度可大于第一部分410的厚度。
框体连接到电子设备的外壳等。因此，如果框体过薄，则不能确保足够的刚性，并且定位功能和作为连接部件的功能可劣化。另外，如果框体过薄，则热阻将增加，并且散热性能将劣化。如果框体过厚，尽管刚性可增加并且散热性能可提高，但是难以减小电子组件的厚度。因此，厚度T4需要被设定为适当值，并且可为约0.5mm到1.2mm。
关于框体40的第一部分410的厚度T4，第一部分410的长度W2是如下区域的长度，在该区域中框体40和基体20通过接合材料51接合到一起，并且由于接合材料是粘合剂，因此热阻在此区域中相对高。如果长度W2过大，则基体部分的热传递距离变得过长，并且散热性能可劣化。如果长度W2过小，则如上所述具有较高热阻的粘合剂部分的导热性将降低，并且散热性能将劣化。另外，如果长度W2过小，则基体20和框体40之间的粘合力将降低，这导致电子组件的可靠性和耐热性降低。因此，第一部分410的长度W2也需要被设定为适当值，并且可以是约0.5mm到2.5mm。
关于与框体40的形状以及框体40和基体20之间的位置关系有关的上述两个参数W2和T4，框体40的热导率的绝对值可高，并且可高于基体20。这是因为在这样的情况中，框体40的厚度可在可确保足够刚性的范围中减小，并且可实现电子组件的厚度减小。框体40的厚度T4可定性地满足T4<W2。当满足T4<W2时，宽度可被设定为使得粘合部分的热阻可减小，并且可防止电子设备的可靠性和耐热性降低。
因此，框体40的热传导效率可增大，同时电子组件100的厚度T5的增大被抑制。当满足W2>T4时，基体20和框体40的热阻可减小，并且热可高效地从第一部分410传递至第二部分420。特别地，在如此实施例中那样外部端子（LGA、LCC等）设置在基体的一侧的情况中，后表面可能连接到具有相对低的热导率的基板（玻璃环氧树脂基板、聚酰亚胺基板等）。因此，不能期望来自基板的后表面的散热。出于此原因，其中利用框体的此实施例的配置尤其有效。
在此实施例中，如上文参照图4A和4B所述，延伸部404被设置在电子器件10的在X方向上的两侧。因此，在X方向上，框体40的第二部分420的宽度W4大于位于各延伸部404和内缘403之间的第一部分410的宽度W2。框体40的第二部分420的宽度W4是通过连接方法连接到电子设备的外壳等的部分的宽度，该连接方法可以是从诸如使用粘合剂或螺钉的那些方法的各种方法选择的。第二部分420的宽度W4可定性地大于第一部分410的宽度W2。当W4大于W2时，可至少使得连接到外壳等的具有宽度W4的部分的热阻低于具有宽度W2的区域中的热阻，并且散热性能可提高。当W4小于W2时，连接到外壳等的具有宽度W4的部分的热阻增加，因此具有宽度W2的区域中的温度也增加。由于粘合剂设置在具有宽度W2的区域中，当温度增加时，粘合剂的劣化可加速。在此实施例中，框体40的厚度T4小于盖体30和电子器件10之间的距离D6（内表面302和前表面101之间的距离）。但是，作为替代，厚度T4可大于厚度D6。在电子组件100中，需要距离D6大至特定值以形成足够大的内部空间60。在此实施例中，由于框体40被布置为围绕内部空间60，因此电子组件100的厚度没有由于框体40而增加。作为对比，在其中散热板嵌入基体20中的根据现有技术的结构中，基体20的厚度增加散热板的厚度。在此实施例中，由于框体40的厚度T4也用作距离D6，因此电子组件100的厚度的增加也被抑制。在图9A中，基体20的厚度T2增加形成台阶部203的框架部件的厚度T21。在基体20的热导率低于框体40的热导率的情况中，T21可尽量小，并且可满足T21<T1。在这样的情况中，框体40围绕电子器件10。
盖体30接合到框体40的第一部分410。因此，盖体30的热导率可低于框体40的热导率。当盖体30的热导率低时，与从第一部分410传递至盖体30相比，从基体20传递的热可更容易地传递至第二部分420。因此，第二部分420处的散热效率增加。基体20和框体40的热导率当然可以高，并且可高于盖体30的热导率。而且，框体40的热导率可高于基体20的热导率。基体20和框体40的热导率可以是针对实际应用的2.0W/m·K或更高，并且优选地为10W/m·K或更高。内部空间60位于图5A中所示的台阶部201和电子器件10的外缘105之间，该台阶部201设置在上部平台部204和下部平台部200之间。台阶部201和外缘105之间的部分的热传导可增加。更具体而言，与台阶部201和电子器件10的外缘105接触的热传导部件可设置在台阶部201和外缘105之间以便填充电子器件10和外缘105之间的内部空间60。热传导部件可通过使导电膏剂（诸如银膏剂或铜膏剂）凝固而形成。银膏剂的电导率为例如1×106（S/m）到1×107（S/m）。当内部端子5位于电子器件10的外缘105和台阶部201之间时，从确保足够绝缘的角度看，可能难以使用这样的导电膏剂。但是，在此示例中，如上文参照图5A所述的，内部端子5布置在基准平台部202上。因此，可容易地使用导电膏剂。
将参照图10A和10B描述根据本发明的实施例的电子组件100的另一示例。图10A是电子组件100的示例的平面图，并且图10B是沿线XB-XB取得的电子组件100的截面图。
还在此实施例中，框体41用作铁磁体44。引线框延伸通过由树脂或陶瓷制成的基体20。引线框包括用作内部端子5的内部引线，和用作外部端子7的外部引线。框体41设置在引线框和盖体30之间。框体41在引线框上方的区域中嵌入在基体20中。因此，框体41仅位于基体20的正交投影区域（对应于图1中的区域BR的区域）中，并且没有延伸到正交投影区域（对应于图1中的区域BR的区域）外部。因此，用作铁磁体44的框体41可被基体20覆盖而不暴露。作为替代，框体41可被基体20和盖体30夹在中间。
在图10A和10B中所示的示例中，用作图1中的导体88的导电板72从电子器件10的正交投影区域（对应于图1中的区域DR的区域）内部的位置延伸到框体41的正交投影区域（对应于图1中的区域FR的区域）内部的位置。根据本实施例的导电板72比图5A和5B中所示的导电膜811、812、813和814厚。导电板72是厚度为例如0.1mm到2.0mm的金属板，并且足够刚性。导电板72的材料可以是非铁磁性金属，例如铝、铜或者诸如SUS304的奥氏体不锈钢。足够刚性的导电板72延伸到基体20的正交投影区域（对应于图1中的区域BR的区域）外部的区域。导电板72包括从基体20突出的延伸部404，并且固定通孔406在延伸部404中形成。固体通孔406用于螺纹紧固或者定位以使电子组件100稳固。
将参照图11A和11B描述根据本发明的实施例的电子组件100的另一示例。图11A是电子组件100的示例的平面图，并且图11B是沿线XIB-XIB取得的电子组件100的截面图。
在此示例中，铁磁体44比被提供作为内部引线的内部端子5更接近电子器件10。被提供作为铁磁体44的杆部件42面对电子器件10的侧表面，并且杆部件42的上表面位于电子器件10的前表面101下面。在此示例中，铁磁体44不是框体，而是沿电子器件10的两个相对侧布置的一对杆部件42。但是，作为替代，在比用作内部引线的内部端子5更接近电子器件10的位置处可设置框体以便围绕电子器件10。在此情况中，铁磁体44不必须围绕电子器件10和盖体30之间的区域。两个杆部件42被沿在Y方向上延伸的信号输出线（图3中所示的信号输出线13）布置。当用作铁磁体的杆部件42沿主部分1的信号输出线延伸时，磁场的X方向分量（即，与信号输出线相交的磁场分量）可减小，从而噪声可被减小。
在图11A和11B中所示的示例中，用作导体88的导电膜73从电子器件10的正交投影区域（对应于图1中的区域DR的区域）内部的位置延伸到杆部件42的正交投影区域（对应于图1中的区域FR的区域）内部的位置。导体膜73设置在布线板500上，电子组件100安装在该布线板500上。因此，导体88可与基体20分离。当导体88和电子器件10之间的距离增加时，通过涡电流产生的磁场减小，并且变得难以实现充分的效果。具有小厚度的基体20可被使用，从而导体88和电子器件10之间的距离为1.0mm或更小。
示例
现在将描述本发明的示例。图5A和5B中所示的电子组件100被制造。电子组件100具有矩形板形状，其中X方向是长边方向并且Y方向是短边方向。
具有矩形凹部并且其中堆叠有三个氧化铝陶瓷层的基体被准备作为电子组件100的基体20。氧化铝陶瓷的热导率为14W/m·K。在基体20中，板状第一层的厚度为0.8mm，框架状第二层的厚度（台阶部201的高度）为0.4mm，并且框架状第三层的厚度（台阶部203的高度）为0.2mm。
第一层的在X方向上的外部尺寸为32.0mm。第一层的在Y方向上的外部尺寸为26.4mm。第二层的在X方向上的外部尺寸和内部尺寸分别为32.0mm和26.2mm（框架宽度为2.9mm）。第二层的在Y方向上的外部尺寸和内部尺寸分别为26.4mm和19.6mm（框架宽度为3.4mm）。第三层的在X方向上的外部尺寸和内部尺寸分别为32.0mm和26.2mm（框架宽度为2.9mm）。第三层的在Y方向上的外部尺寸和内部尺寸分别为26.4mm和21.4mm（框架宽度为2.5mm）。设置有内部端子5的基准台阶部202的在Y方向上的宽度为0.9mm。
通过将镍基部镀金而形成的多层膜被用作内部端子5和外部端子7。外部端子7是LGA型的，并且提供125个外部端子7。在第一层中形成类似于图8A至8D所示的第一导电膜811、第二导电膜812、第三导电膜813和第四导电膜814的具有较大面积的金属膜。金属膜由厚度为10μm的钨膜（相对磁导率：1，电导率：1.8×107（S/m））制成。第一导电膜811和第三导电膜813延伸到距基体20的外缘205为1.0mm或更近的位置。
接下来，准备由作为铁素体不锈钢的SUS430（18%的铬不锈钢）制成的框体40作为铁磁体，并且通过丝网印刷将热固性树脂作为粘合剂施加到框体40的一个表面。SUS430的热导率为26W/m·K。框体40安装在基体20的上部平台部204上，并且被施加压力。压力被调节为使得热固性树脂的厚度被设定为10到50μm。然后，通过将用作粘合剂的热固性树脂加热到约120℃到150℃来使热固性树脂硬化。为了增加框体40的前表面和热固性树脂之间的粘合力，对前表面进行喷砂处理以获得约0.1到0.2μm的表面粗糙度Ra，从而前表面具有凸部和凹部。框体40的厚度为0.8mm，其的在X方向上的外部尺寸为42.0mm（设置在左侧和右侧的延伸部404中的每一个的宽度为4.5mm），并且其的在X方向上的内部尺寸为27.4mm。框体40的在Y方向上的内部尺寸和外部尺寸分别是27.4mm和22.6mm。框体40的内缘403和基体20的台阶部203之间的偏离距离在X方向上的左侧和右侧中的每一个处为0.60mm，并且在Y方向上的上侧和下侧中的每一个处为0.60mm。由于内缘403大于台阶部203，内缘403的整个圆周比台阶部203更靠近外部（外缘205侧）。而且，框体40在X方向上的左侧和右侧中的每一个从基体20的外缘205突出最小0.5mm且最大5.0mm（对应于延伸部404的尺寸的距离），并且在Y方向上的上侧和下侧中的每一个从基体20的外缘205突出0.5mm。换句话说，X方向上的W4最小为0.5mm，但是在延伸部404处为5.0mm，从而满足W4>W2。由于外缘405大于外缘205，因此外缘405的整个圆周比外缘205更靠近外部（外缘205侧）。第一部分410的长度W2在X方向上为2.3mm并且在Y方向上为1.9mm。这样，获得安装部件。在X方向和Y方向上，满足T4<W2。在X方向上，满足T4<W2<W4。在Y方向上，满足T4>W4。
接下来，准备具有所谓的先进照相系统类型-C（APS-C）的CMOS图像传感器作为电子器件10。电子器件10的在Y方向上的外部尺寸为18.0mm，并且其的厚度为0.75mm。主要由硅制成的电子器件10的热导率可假定为160W/m·K，并且其热膨胀系数可被假定为2.5ppm/K。通过使用黑裸片接合粘合剂（black die bonding adhesive）的热固处理将此电子器件10固定到基体20的基本中心的部分。然后，通过使用导线接合设备，使设置在芯片的周边区域的电极3和内部端子5通过金属导线相互电连接。电子器件10的外缘105和框体40的内缘403之间的距离在X方向上为1.5mm并且在Y方向上为2.3mm。电子器件10和台阶部203之间的距离在X方向上为0.9mm并且在Y方向上为1.7mm。从内部端子5到电子器件10的外缘105之间的距离为0.8mm。
接下来，准备由硼硅酸盐玻璃制成的厚度为0.5mm的防α射线板部件作为盖体30。硼硅酸盐玻璃的热导率为约1.4W/m·K。盖体30的在X方向和Y方向上的尺寸分别为31.8mm和26.3mm，并且与基体20的外部尺寸基本相等。通过分配器将作为粘合剂的可紫外线固化树脂施加到盖体30的一个表面以形成框架形状图案。盖体30安装在框体40上，使得被施加粘合剂的表面面对框体40的接合表面402，并且被施加适当压力。具有30μm的直径的球形颗粒作为间隔件混合在粘合剂中，从而粘合层的厚度被设定为约30μm。在此处理中，确认粘合剂从盖体30和框体40之间的空间突出。然后，通过用透过盖体30的紫外射线照射粘合剂来执行光固化处理。然后，作为后固化处理，执行热固处理以使粘合剂硬化，从而形成接合材料53。电子器件10的前表面101和盖体30的内表面302之间的距离为0.75mm。这样，获得厚度为2.8mm的电子组件100。
然后，准备具有合适大小的布线部件500，并且通过印刷将焊膏施加到布线部件500上的连接端子。焊膏在回流炉中熔化，从而电子组件100固定到布线部件500。这样，获得电子模块（图像拾取模块）。
将电子模块设置在外壳中，并且通过使用电子组件100的延伸部404中形成的通孔406利用螺钉将电子模块紧固到外壳，从而延伸部404与外壳紧密接触。这样，制造作为电子设备的照相机。当操作照相机时，获得具有低噪声的合适图像。
根据上述实施例，可提供其中噪声的产生被抑制的电子组件。
虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有这样的变型以及等同的结构和功能。

Claims (17)

1.一种电子组件，包括：
电子器件，其中位于电子器件的前表面和后表面之间的、并且延伸通过电子器件的侧表面而没有延伸通过所述前表面或后表面的平面被定义为基准平面；
基体，所述基体设置在所述基准平面的后表面侧，并且所述电子器件通过接合材料固定到所述基体；
盖体，所述盖体设置在所述基准平面的前表面侧，并且在与所述基准平面垂直的方向上与所述电子器件重叠；
外部端子，所述外部端子设置在所述基准平面的后表面侧，并且在与所述基准平面垂直的方向上与所述基体重叠，所述外部端子通过内部端子电连接到所述电子器件的电极；
铁磁体，所述铁磁体设置在所述基准平面的前表面侧，并且位于在与所述基准平面垂直的方向上与所述电子器件重叠的区域外部；以及
导体，所述导体设置在所述基准平面的后表面侧，并且在与所述基准平面垂直的方向上与所述电子器件重叠，并且
其中，所述导体与所述电子器件分离，并且所述导体和所述电子器件之间的距离小于所述外部端子与所述电子器件之间的距离。
2.一种电子组件，包括：
电子器件，其中位于电子器件的前表面和后表面之间的、并且延伸通过电子器件的侧表面而没有延伸通过所述前表面或后表面的平面被定义为基准平面；
盖体，所述盖体设置在所述基准平面的前表面侧，并且在与所述基准平面垂直的方向上与所述电子器件重叠；
基体，所述基体设置在所述基准平面的后表面侧，并且所述电子器件固定到所述基体；
铁磁体，所述铁磁体设置在所述基准平面的前表面侧，并且位于在与所述基准平面垂直的方向上与所述电子器件重叠的区域外部；以及
导体，所述导体设置在所述基准平面的后表面侧，并且在与所述基准平面垂直的方向上与所述电子器件重叠，并且
其中，所述铁磁体在与所述基准平面垂直的方向上与所述导体重叠。
3.根据权利要求1所述的电子组件，其中，所述铁磁体在与所述基准平面垂直的方向上与所述导体重叠。
4.根据权利要求1所述的电子组件，其中，所述基体是多层陶瓷体，并且所述导体嵌入在所述基体中。
5.根据权利要求2所述的电子组件，其中，所述铁磁体是围绕所述盖体和所述电子器件之间的空间的框体。
6.根据权利要求1-5中任一项所述的电子组件，其中，所述铁磁体的在与所述基准平面平行的平面中的尺寸大于所述铁磁体的在与所述基准平面垂直的方向上的尺寸。
7.根据权利要求1-5中任一项所述的电子组件，其中，所述铁磁体延伸到在与所述基准平面垂直的方向上与所述基体重叠的区域外部的区域。
8.根据权利要求1-5中任一项所述的电子组件，其中，所述导体是顺磁性的或反磁性的，并且所述导体的磁导率低于所述铁磁体的磁导率。
9.根据权利要求1-5中任一项所述的电子组件，其中，所述导体的电导率为1×106（S/m）或更大。
10.根据权利要求1-5中任一项所述的电子组件，其中，所述导体在与所述电子器件重叠的区域中的所述电子器件的面积的1/2或更大面积之上是连续的。
11.根据权利要求1-5中任一项所述的电子组件，其中，所述导体和所述电子器件之间的距离为1.0mm或更小。
12.根据权利要求2所述的电子组件，其中，所述导体与所述电子器件分离。
13.根据权利要求2所述的电子组件，包括外部端子，所述外部端子设置在所述基准平面的后表面侧，并且在与所述基准平面垂直的方向上与所述基体重叠，所述外部端子通过内部端子电连接到所述电子器件的电极。
14.根据权利要求13所述的电子组件，其中，所述导体和所述电子器件之间的距离小于所述外部端子与所述电子器件之间的距离。
15.根据权利要求1-5中任一项所述的电子组件，其中，所述铁磁体是不锈钢。
16.根据权利要求1-5中任一项所述的电子组件，其中，所述电子器件是图像拾取器件。
17.一种电子设备，包括：
根据权利要求1到5中任一项所述的电子组件；以及
产生磁场的线圈。
CN201410072283.0A 2013-02-28 2014-02-28 电子组件和电子设备 Expired - Fee Related CN104022131B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013039448A JP5904957B2 (ja) 2013-02-28 2013-02-28 電子部品および電子機器。
JP2013-039448 2013-02-28

Publications (2)

Publication Number Publication Date
CN104022131A true CN104022131A (zh) 2014-09-03
CN104022131B CN104022131B (zh) 2017-04-12

Family

ID=50482506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410072283.0A Expired - Fee Related CN104022131B (zh) 2013-02-28 2014-02-28 电子组件和电子设备

Country Status (7)

Country Link
US (1) US9225882B2 (zh)
JP (1) JP5904957B2 (zh)
CN (1) CN104022131B (zh)
BR (1) BR102014004628A2 (zh)
DE (1) DE102014203427A1 (zh)
GB (1) GB2512479B (zh)
RU (1) RU2575944C2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630617A (zh) * 2017-03-17 2018-10-09 佳能株式会社 电子部件、电子部件的制造方法和电子设备
CN111748763A (zh) * 2019-03-26 2020-10-09 Oppo广东移动通信有限公司 增强不锈钢被磁铁吸附能力的方法、支撑装置及电子设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6296687B2 (ja) * 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP5885690B2 (ja) 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP2013243340A (ja) * 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
JP6111284B2 (ja) * 2015-04-28 2017-04-05 エムテックスマツムラ株式会社 中空パッケージの製造方法、固体撮像素子の製造方法、中空パッケージおよび固体撮像素子
WO2016181874A1 (ja) * 2015-05-14 2016-11-17 ソニー株式会社 回路基板、撮像素子、並びに電子機器
CN108351485B (zh) * 2015-10-28 2021-01-22 京瓷株式会社 相机组件及其制造方法
US20170290170A1 (en) * 2016-03-30 2017-10-05 Delphi Technologies, Inc. Method Of Making A Camera For Use On A Vehicle
FR3060851B1 (fr) * 2016-12-20 2018-12-07 3D Plus Module optoelectronique 3d d'imagerie
CN111684785B (zh) * 2018-01-29 2021-06-04 富士胶片株式会社 摄像单元及摄像装置
US10832993B1 (en) * 2019-05-09 2020-11-10 Texas Instruments Incorporated Packaged multichip device with stacked die having a metal die attach
CN113315893B (zh) * 2021-05-17 2023-10-27 杭州海康威视数字技术股份有限公司 摄像机及视频设备

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01299094A (ja) * 1988-05-28 1989-12-01 Ibiden Co Ltd Ｉｃカード
FI117224B (fi) 1994-01-20 2006-07-31 Nec Tokin Corp Sähkömagneettinen häiriönpoistokappale, ja sitä soveltavat elektroninen laite ja hybridimikropiirielementti
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JPH11284163A (ja) 1998-03-31 1999-10-15 Sony Corp 固体撮像装置
JP2003101042A (ja) * 2001-09-25 2003-04-04 Kyocera Corp 光半導体素子収納用容器
US6906396B2 (en) * 2002-01-15 2005-06-14 Micron Technology, Inc. Magnetic shield for integrated circuit packaging
JP2003282754A (ja) 2002-03-27 2003-10-03 Kyocera Corp 光デバイス収納用パッケージ
US20030231093A1 (en) * 2002-06-13 2003-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic inductor structure with annular magnetic shielding layer
JP2004022955A (ja) 2002-06-19 2004-01-22 Kyocera Corp 赤外線センサ素子収納用パッケージおよび赤外線センサ装置
JP2004031815A (ja) 2002-06-27 2004-01-29 Kyocera Corp 蓋体およびこれを用いた光デバイス収納用パッケージ
JP4073821B2 (ja) * 2003-05-06 2008-04-09 セイコーインスツル株式会社 通信用デバイスパッケージおよびその製造方法
JP4418720B2 (ja) 2003-11-21 2010-02-24 キヤノン株式会社 放射線撮像装置及び方法、並びに放射線撮像システム
JP2005353911A (ja) * 2004-06-11 2005-12-22 Toshiba Corp 半導体装置
JP4578312B2 (ja) * 2005-04-27 2010-11-10 京セラ株式会社 電子部品収納容器
US7778039B2 (en) 2006-05-08 2010-08-17 Micron Technology, Inc. Substrates, systems, and devices including structures for suppressing power and ground plane noise, and methods for suppressing power and ground plane noise
US7795708B2 (en) * 2006-06-02 2010-09-14 Honeywell International Inc. Multilayer structures for magnetic shielding
JP2008245244A (ja) * 2007-02-26 2008-10-09 Sony Corp 撮像素子パッケージ、撮像素子モジュールおよびレンズ鏡筒並びに撮像装置
JP5392533B2 (ja) 2008-10-10 2014-01-22 ソニー株式会社 固体撮像素子、光学装置、信号処理装置及び信号処理システム
JP5408253B2 (ja) * 2009-06-17 2014-02-05 日本電気株式会社 Ｉｃパッケージ
JP5277105B2 (ja) * 2009-07-29 2013-08-28 富士フイルム株式会社 カメラモジュール
JP5570163B2 (ja) 2009-08-31 2014-08-13 キヤノン株式会社 固体撮像装置
JP5550380B2 (ja) * 2010-02-25 2014-07-16 キヤノン株式会社 固体撮像装置及び撮像装置
JP5407936B2 (ja) * 2010-03-02 2014-02-05 日本電気株式会社 電磁ノイズ抑制体
KR101855294B1 (ko) * 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
KR20110135757A (ko) * 2010-06-11 2011-12-19 삼성전자주식회사 이미지 센서 칩 및 이를 포함하는 카메라 모듈
JP2012220419A (ja) * 2011-04-12 2012-11-12 Panasonic Corp 検知装置
JP2013222772A (ja) * 2012-04-13 2013-10-28 Sony Corp 撮像素子パッケージおよび撮像装置
JP6296687B2 (ja) * 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP5574508B2 (ja) 2012-11-27 2014-08-20 マルホン工業株式会社 パチンコ遊技機

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630617A (zh) * 2017-03-17 2018-10-09 佳能株式会社 电子部件、电子部件的制造方法和电子设备
CN111748763A (zh) * 2019-03-26 2020-10-09 Oppo广东移动通信有限公司 增强不锈钢被磁铁吸附能力的方法、支撑装置及电子设备

Also Published As

Publication number Publication date
US20140240588A1 (en) 2014-08-28
JP5904957B2 (ja) 2016-04-20
CN104022131B (zh) 2017-04-12
GB2512479B (en) 2015-11-04
DE102014203427A1 (de) 2014-08-28
BR102014004628A2 (pt) 2015-10-20
RU2014107542A (ru) 2015-09-10
GB201402986D0 (en) 2014-04-09
GB2512479A (en) 2014-10-01
US9225882B2 (en) 2015-12-29
JP2014167991A (ja) 2014-09-11
RU2575944C2 (ru) 2016-02-27

Similar Documents

Publication Publication Date Title
CN104022131A (zh) 电子组件和电子设备
CN103378119B (zh) 电子组件、电子模块、其制造方法、安装构件和电子装置
CN103378118B (zh) 电子元器件、安装部件、电子装置和它们的制造方法
CN103378013A (zh) 电子部件和电子装置
US9585287B2 (en) Electronic component, electronic apparatus, and method for manufacturing the electronic component
US20050116138A1 (en) Method of manufacturing a solid state image sensing device
JP6732932B2 (ja) 撮像素子実装用基体、撮像装置および撮像モジュール
US8120128B2 (en) Optical device
CN105578757B (zh) 印刷电路板及电子设备
US10580711B2 (en) Electronic device mounting board and electronic package
KR20090076888A (ko) 고체 촬상 장치
CN102376731A (zh) 图像拾取模块和照相机
JP2004006564A (ja) 積層型半導体装置
JP6939561B2 (ja) 撮像素子パッケージ、撮像装置及び撮像素子パッケージの製造方法
US20150116975A1 (en) Electronic component, electronic device, method of manufacturing mounted member, and method of manufacturing electronic component
JP2007317719A (ja) 撮像装置及びその製造方法
JPH03155671A (ja) 固体撮像装置
US20180376041A1 (en) Image sensor mounting board and imaging device
US20180331068A1 (en) Electronic component package
JP2021136396A (ja) パッケージおよび半導体装置
JP2006093397A (ja) 光半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170412

CF01 Termination of patent right due to non-payment of annual fee