JP5815594B2 - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP5815594B2
JP5815594B2 JP2013088208A JP2013088208A JP5815594B2 JP 5815594 B2 JP5815594 B2 JP 5815594B2 JP 2013088208 A JP2013088208 A JP 2013088208A JP 2013088208 A JP2013088208 A JP 2013088208A JP 5815594 B2 JP5815594 B2 JP 5815594B2
Authority
JP
Japan
Prior art keywords
copper powder
powder
multilayer ceramic
electronic component
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013088208A
Other languages
English (en)
Other versions
JP2014160791A (ja
Inventor
ホン・キュン・ピョ
ジョン・ビュン・ジュン
チュン・ビョン・ジン
ハン・ジェ・ファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014160791A publication Critical patent/JP2014160791A/ja
Application granted granted Critical
Publication of JP5815594B2 publication Critical patent/JP5815594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Conductive Materials (AREA)

Description

本発明は、積層セラミック電子部品のESR(Equivalent Series Resistance)特性を改善させるための外部電極用導電性ペースト及びこれを含む積層セラミック電子部品に関する。
最近、電子製品の小型化の傾向に伴い、積層セラミック電子部品にも小型化及び大容量化が求められている。
これにより、誘電体及び内部電極の薄膜化、多層化が多様な方法によって試されており、近来は、誘電体層の厚さが薄くなって積層数が増加する積層セラミック電子部品が製造されている。
上記のような傾向に伴い、外部電極の厚さも薄くなることが求められているが、薄くなった外部電極を通じてめっき液がチップ内部に浸透するという問題が発生する可能性があるため、小型化に対する技術的な困難さが存在する。
特に、外部電極の形状が均一でない場合、厚さが薄い部位にめっき液が浸透するおそれがさらに高まって信頼性確保に問題が発生する。
また、信頼性確保の問題として、外部衝撃によるクラック発生などがあり、このようなクラック発生の原因としては、外部電極が十分に応力を吸収できないか、めっき層による応力発生が挙げられる。
これを解決する手段として、外部電極の金属層とめっき層との間に伝導性物質を含有する樹脂組成物を塗布することで、外部衝撃を吸収して信頼性を向上させている。
しかし、上記樹脂組成物を塗布する場合、一般の銅(Cu)焼成タイプの外部電極に比べてESR(等価直列抵抗:Equivalent Series Resistance)が上昇するという問題があり得る。
これにより、高信頼性の積層セラミック電子部品を具現するとともに、優れたESR(Equivalent Series Resistance)特性を有する積層セラミック電子部品に対する研究が依然として求められている。
特開2008−112759号公報
本発明は、積層セラミック電子部品のESR(Equivalent Series Resistance)特性を改善させるための外部電極用導電性ペースト及びこれを含む積層セラミック電子部品に関する。
本発明の一実施形態は、誘電体層を含むセラミック本体と、上記セラミック本体内部に積層された複数の内部電極と、上記セラミック本体外側に形成され、上記内部電極と電気的に連結された外部電極と、を含み、上記外部電極は、金属層及び上記金属層上に形成された伝導性樹脂層を含み、上記伝導性樹脂層は、銅粉末及びエポキシ樹脂を含み、上記銅粉末は、10wt%以上の含量を有し、粒径が2μm以上である第1銅粉末と5wt%以上の含量を有し、粒径が0.7μm以下である第2銅粉末とを含み、上記第1銅粉末は球形粉末及びフレーク(flake)状の粉末が混合された積層セラミック電子部品を提供する。
上記第1銅粉末が含む球形粉末の含量は、フレーク(flake)状粉末の含量以上であることができる。
上記球形粉末は、長軸と短軸との長さ比率(長軸/短軸)が1.45以下であることができる。
上記フレーク(flake)状の粉末は、長軸と短軸との長さ比率(長軸/短軸)が1.95以上であることができる。
上記積層セラミック電子部品のESR(Equivalent Series Resistance)は、0.1mΩ≦ESR≦30mΩを満たすことができる。
本発明の他の実施形態は、誘電体層を含むセラミック本体と、上記セラミック本体内部に積層された複数の内部電極と、上記セラミック本体外側に形成され、上記内部電極と電気的に連結された外部電極と、を含み、上記外部電極は、金属層及び上記金属層上に形成された伝導性樹脂層を含み、上記伝導性樹脂層は、銅粉末及びエポキシ樹脂を含み、上記銅粉末は、粒径が2μm以上である第1銅粉末と粒径が0.7μm以下である第2銅粉末とを含み、上記第1銅粉末は、球形粉末及びフレーク(flake)状の粉末が混合された形態であり、上記伝導性樹脂層内において上記第1銅粉末が占める面積は10%以上であり、上記第2銅粉末が占める面積は5%以上である積層セラミック電子部品を提供する。
上記第1銅粉末が含む球形粉末の含量は、フレーク(flake)状粉末の含量以上であることができる。
上記球形粉末は、長軸と短軸との長さ比率(長軸/短軸)が1.45以下であることができる。
上記フレーク(flake)状の粉末は、長軸と短軸との長さ比率(長軸/短軸)が1.95以上であることができる。
上記積層セラミック電子部品のESR(Equivalent Series Resistance)は、0.1mΩ≦ESR≦30mΩを満たすことができる。
本発明によると、球形及びフレーク(flake)状の形態が混合された第1銅粉末と上記第1銅粉末より平均粒径が小さい第2銅粉末とを含む外部電極用導電性ペーストを用いることで、優れたESR(Equivalent Series Resistance)特性を有する高信頼性の積層セラミック電子部品を具現することができる。
本発明の一実施形態による積層セラミックキャパシタの外部電極用銅粉末を概略的に示した概略図である。 本発明の他の実施形態による積層セラミックキャパシタを概略的に示した斜視図である。 図2のB−B’線に沿った断面図である。 本発明の他の実施形態による積層セラミックキャパシタの外部電極の断面SEM(Scanning Electron Microscope)写真である。 本発明の実施例及び比較例によるインピーダンス(Z)及びESRを比較するグラフである。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。
図1は本発明の一実施形態による積層セラミックキャパシタの外部電極用銅粉末を概略的に示した概略図であり、図2は本発明の他の実施形態による積層セラミックキャパシタを概略的に示した斜視図であり、図3は図2のB−B’線に沿った断面図であり、図4は本発明の他の実施形態による積層セラミックキャパシタの外部電極の断面SEM(Scanning Electron Microscope)写真である。
図1から図4を参照すると、本発明の一実施形態による積層セラミック電子部品は、誘電体層11を含むセラミック本体10と、上記セラミック本体の内部に積層された複数の内部電極21、22と、上記セラミック本体10の外側に形成され、上記内部電極21、22と電気的に連結された外部電極31、32と、を含み、上記外部電極31、32は、金属層31a、32a及び上記金属層31a、32a上に形成された伝導性樹脂層31b、32bを含み、上記伝導性樹脂層31b、32bは、銅粉末及びエポキシ樹脂を含み、上記銅粉末は、10wt%以上の含量を有し、粒径が2μm以上である第1銅粉末と5wt%以上の含量を有し、粒径が0.7μm以下である第2銅粉末とを含み、上記第1銅粉末は、球形粉末及びフレーク(flake)状の粉末が混合されたものであることができる。
以下では、本発明の一実施形態による積層セラミック電子部品、特に、積層セラミックキャパシタを例に挙げて説明するが、これに制限されない。
上記セラミック本体10は、その形状に制限されないが、例えば、六面体状を有することができる。
また、本実施形態の積層セラミックキャパシタにおいて、「長さ方向」は図1の「L」方向、「幅方向」は「W」方向、「厚さ方向」は「T」方向と定義する。ここで、「厚さ方向」は誘電体層を積み重ねる方向、即ち、「積層方向」と同一概念で用いることができる。
本発明の他の実施形態によると、上記セラミック本体10を形成する原料は、十分な静電容量が得られるものであれば、特に制限されない。例えば、チタン酸バリウム(BaTiO)粉末であってもよい。
上記セラミック本体10を形成する材料としては、チタン酸バリウム(BaTiO)などのパウダーに、本発明の目的に応じて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されたものを用いる。
上記複数の内部電極21、22を形成する材料は、特に制限されない。例えば、銀(Ag)、鉛(Pb)、白金(Pt)、ニッケル(Ni)及び銅(Cu)のうち一つ以上の物質からなる導電性ペーストを用いて形成することができる。
本発明の一実施形態による積層セラミックキャパシタは、上記複数の内部電極21、22と電気的に連結された外部電極31、32を含むことができる。
上記外部電極31、32は、静電容量を形成するために、上記内部電極21、22と電気的に連結されることができる。
本発明の一実施形態によると、上記外部電極31、32は、金属層31a、32aと、上記金属層31a、32a上に形成された伝導性樹脂層31b、32bと、を含むことができる。
上記金属層31a、32aは、特に制限されないが、例えば、全体重量に対して60重量%以下の導電性金属を含むことができる。
上記金属層31a、32aに用いられる導電性金属は、静電容量を形成するために上記内部電極と電気的に連結されることができる材質であれば、特に制限されず、例えば、銅(Cu)、ニッケル(Ni)、銀(Ag)及び銀−パラジウム(Ag−Pd)からなる群より選択された一つ以上であることができる。
上記伝導性樹脂層31b、32bは、金属層31a、32a上に形成され、上記金属層31a、32aを完全に覆う形態で形成されることができるが、これに制限されない。
本発明の一実施形態によると、上記伝導性樹脂層31b、32bは、銅粉末及びエポキシ樹脂を含むことができる。
一般の積層セラミックキャパシタにおいて、外部衝撃によるクラック発生が問題になっており、このようなクラック発生の原因としては、外部電極が十分に応力を吸収できないか、めっき層による応力発生が挙げられる。
これを解決するための手段として、外部電極の金属層とめっき層との間に伝導性物質を含有する樹脂組成物を塗布することで、外部衝撃を吸収して信頼性を向上させている。
しかし、上記樹脂組成物を塗布する場合、一般の銅(Cu)焼成タイプの外部電極に比べてESR(Equivalent Series Resistance)が上昇するという問題があった。
本発明の一実施形態によると、上記伝導性樹脂層31b、32bが銅粉末及びエポキシ樹脂を含むことで、外部衝撃を吸収して信頼性を向上させることができる。
上記伝導性樹脂層31b、32bが含む上記エポキシ樹脂は、特に制限されないが、例えば、上記銅粉末100重量部に対して5〜30重量部の含量を有することができる。
上記エポキシ樹脂の含量が5重量部未満の場合は、樹脂不足によってペースト製造作業が困難になり、相安定性が低くなって相分離または粘度経時変化を誘発する可能性があり、銅の分散性が減少して充填率が低下し、これによる緻密度の低下を誘発するおそれがある。
また、エポキシ樹脂の含量が30重量部を超過する場合、過度な樹脂含量によって金属間接触性が低下することが原因で非抵抗が増加し、表面部分の樹脂面積が増加することから、伝導性樹脂層を形成した後、めっき層の形成時に、めっき不良問題が発生し得る。
一方、本発明の一実施形態によると、上記伝導性樹脂層31b、32bは、銅粉末及びエポキシ樹脂を含み、上記銅粉末は、10wt%以上の含量を有し、粒径D1が2μm以上である第1銅粉末と、5wt%以上の含量を有し、粒径D2が0.7μm以下である第2銅粉末3と、を含み、上記第1銅粉末は、球形粉末1及びフレーク(flake)状の粉末2が混合されたものであることができる。
従って、本発明の一実施形態によると、上記のように平均粒径が異なる異種の銅粉末を一定含量含むことで、ESR(Equivalent Series Resistance)が上昇するという問題を解決することができる。
即ち、一般の伝導性樹脂層とは異なって上記銅粉末が10wt%以上の含量を有し、粒径D1が2μm以上である第1銅粉末と5wt%以上の含量を有し、粒径D2が0.7μm以下である第2銅粉末3とを含むことで、ESR(Equivalent Series Resistance)特性を向上させるとともに、高信頼性の積層セラミックキャパシタを具現することができる。
上記の通り、第1銅粉末の粒径D1が2μm以上になるように調節することで、上記積層セラミックキャパシタにおいて、外部電極31、32の層間の浮き不良を防止することができる。
また、上記第2銅粉末3の粒径D2が0.7μm以下になるように調節することで、上記第1銅粉末の粒子間に分布するようになり、上記積層セラミックキャパシタにおける伝導性樹脂層31b、32b表面の金属面積を拡大してめっき性を向上させることができる。
上記第1銅粉末の粒径D1が2μm未満であるか、第2銅粉末3の粒径D2が0.7μmを超過する場合は、上記積層セラミックキャパシタにおいて、めっき不良問題または外部電極31、32の層間の浮き不良が発生する可能性がある。
また、上記銅粉末が10wt%以上の含量を有する第1銅粉末と5wt%以上の含量を有する第2銅粉末3とを含むことで、ESR(Equivalent Series Resistance)特性を向上させるとともに、高信頼性の積層セラミックキャパシタを具現することができる。
上記第1銅粉末及び第2銅粉末の含量は、図3に示されているように、積層セラミックキャパシタの長さ方向の断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でイメージスキャンして測定することができる。
具体的には、図3のように、積層セラミックキャパシタの幅W方向の中央部で切断した長さ及び厚さ方向L−Tの断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でスキャンしたイメージから抽出した伝導性樹脂層領域に対し、横×縦が10μm×10μmである領域で観察される第1銅粉末及び第2銅粉末の含量を測定して求めることができる。
上記第1銅粉末及び第2銅粉末の含量は、後述する第1銅粉末及び第2銅粉末が測定された面積から計算されることができる。
即ち、同一の銅粉末の場合、比重は同一であるとみなすことができ、同一比重に対して測定された各粉末の面積を用いて換算する場合、上記伝導性樹脂層が含む各粉末の含量を計算することができる。
上記第1銅粉末の含量は、上記の通り、球形粉末及びフレーク(flake)状の粉末の含量を合わせたもので計算されることができ、粒径が2μm以上である粉末に対して計算された含量であることができる。
また、上記第2銅粉末の含量は、粒径が0.7μm以下である粉末に対して計算された含量であることができる。
上記第1銅粉末及び第2銅粉末の含量は、抽出された伝導性樹脂層領域の全体に対する各粉末の含量の重量百分率を意味することができる。
上記銅粉末が含む第1銅粉末の含量が10wt%未満であるか、第2銅粉末の含量が5wt%未満である場合は、上記積層セラミックキャパシタにおいて、めっき不良問題または外部電極の層間の浮き不良が発生する可能性がある。
上記第1銅粉末は、特に制限されないが、例えば、球形の第1銅粉末1及びフレーク(flake)状の第1粉末2が混合された形態であることができる。
上記第1粉末において上記球形の第1銅粉末1が上記外部電極内に占める含量は、上記フレーク(flake)状の第1銅粉末2が占める含量以上であることができるが、これに限定されない。
上記球形の第1銅粉末1は、特に制限されないが、例えば、長軸と短軸との長さ比率(長軸/短軸)が1.45以下である粒子と定義されることができる。
また、上記フレーク(flake)状の第1銅粉末2は、長軸と短軸との長さ比率(長軸/短軸)が1.95以上である粒子と定義されることができるが、これに限定されない。
上記球形及びフレーク(flake)状で混合された形態の第1粉末1、2の長軸及び短軸の長さは、図3に示されているように、積層セラミックキャパシタの長さ方向の断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でイメージスキャンして測定することができる。
具体的には、図3のように、積層セラミックキャパシタの幅W方向の中央部で切断した長さ及び厚さ方向L−Tの断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でスキャンしたイメージから抽出した伝導性樹脂層領域に対し、横×縦が10μm×10μmである領域で観察される球形及びフレーク(flake)状の第1粉末1、2の長軸及び短軸の長さを測定して求めることができる。
図4を参照すると、外部電極の伝導性樹脂層領域は、球形及びフレーク(flake)状の第1銅粉末1、2と、第1銅粉末より粒径が小さい球形の第2銅粉末3と、を含むことが分かる。
本発明の一実施形態による積層セラミックキャパシタは、特に制限されないが、例えば、上記積層セラミックキャパシタのESR(Equivalent Series Resistance)は、0.1mΩ≦ESR≦30mΩを満たすことができる。
本発明の他の実施形態による積層セラミック電子部品は、誘電体層11を含むセラミック本体10と、上記セラミック本体の内部に積層された複数の内部電極21、22と、上記セラミック本体10の外側に形成され、上記内部電極21、22と電気的に連結された外部電極31、32と、を含み、上記外部電極31、32は、金属層31a、32a及び上記金属層31a、32a上に形成された伝導性樹脂層31b、32bを含み、上記伝導性樹脂層31b、32bは、銅粉末及びエポキシ樹脂を含み、上記銅粉末は、粒径が2μm以上である第1銅粉末と粒径が0.7μm以下である第2銅粉末とを含み、上記第1銅粉末は、球形粉末及びフレーク(flake)状の粉末が混合された形態であり、上記伝導性樹脂層内において上記第1銅粉末が占める面積は10%以上であり、上記第2銅粉末が占める面積は5%以上であることができる。
上記第1粉末において上記球形が上記外部電極内に占める面積は、上記フレーク(flake)状が占める面積以上であることができる。
上記球形粉末は、長軸と短軸との長さ比率(長軸/短軸)が1.45以下であることができる。
上記フレーク(flake)状の粉末は、長軸と短軸との長さ比率(長軸/短軸)が1.95以上であることができる。
上記積層セラミック電子部品のESR(Equivalent Series Resistance)は、0.1mΩ≦ESR≦30mΩを満たすことができる。
以下では、本発明の他の実施形態による積層セラミック電子部品、特に、積層セラミックキャパシタを例に挙げて説明するが、これに制限されない。
また、上記本発明の他の実施形態による積層セラミックキャパシタの特徴のうち上述した本発明の一実施形態による積層セラミックキャパシタの特徴と同一の部分は重複を避けるために省略する。
本発明の他の実施形態によると、上記伝導性樹脂層31b、32b内において上記第1銅粉末が占める面積は10%以上であり、上記第2銅粉末が占める面積は5%以上であることができる。
上記第1銅粉末及び第2銅粉末が占める面積は、図3に示されているように、積層セラミックキャパシタの長さ方向の断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でイメージスキャンして測定することができる。
具体的には、図3のように、積層セラミックキャパシタの幅W方向の中央部で切断した長さ及び厚さ方向L−Tの断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でスキャンしたイメージから抽出した伝導性樹脂層領域に対し、横×縦が10μm×10μmである領域で観察される第1銅粉末及び第2銅粉末の面積を測定して求めることができる。
上記第1銅粉末の面積は、上記の通り、球形粉末及びフレーク(flake)状の粉末の面積を合わせたもので測定されることができ、粒径が2μm以上である粉末に対して測定された面積であることができる。
また、上記第2銅粉末の面積は、粒径が0.7μm以下である粉末に対して測定された面積であることができる。
上記第1銅粉末が占める面積及び第2銅粉末が占める面積は、抽出された伝導性樹脂層領域の全体面積に対する各粉末が占める面積の百分率を意味することができる。
本発明の他の実施形態によると、上記伝導性樹脂層31b、32b内において上記第1銅粉末が占める面積が10%以上であり、上記第2銅粉末が占める面積が5%以上になるように調節することで、ESR(Equivalent Series Resistance)特性を向上させるとともに、高信頼性の積層セラミックキャパシタを具現することができる。
上記第1銅粉末の面積が10%未満であるか、第2銅粉末の面積が5%未満である場合は、上記積層セラミックキャパシタにおいて、めっき不良問題または外部電極の層間の浮き不良が発生する可能性がある。
また、上記第1粉末において上記球形の第1銅粉末1が上記外部電極内に占める面積は、上記フレーク(flake)状の第1銅粉末2が占める面積以上であることができるが、これに限定されない。
従って、本発明の他の実施形態によると、上記の通り、平均粒径が異なる異種の導電性金属粉末を一定面積含むことで、ESR(Equivalent Series Resistance)が上昇するという問題を解決することができる。
即ち、一般の外部電極用導電性ペーストとは異なって上記銅粉末が10%以上の面積を有し、粒径D1が2μm以上である第1粉末と5%以上の面積を有し、粒径D2が0.7μm以下である第2粉末3とを含むことで、ESR(Equivalent Series Resistance)特性を向上させるとともに、高信頼性の積層セラミックキャパシタを具現することができる。
以下では、実施例を通じて本発明についてより詳細に説明するが、本発明はこれに限定されない。
本実施例は、積層セラミックキャパシタに対し、外部電極における伝導性樹脂層が含む第1粉末及び第2粉末の含量と粒径によるはんだ検査の結果及び浮き検査の結果を確認するため行われたものである。
本実施例による積層セラミックキャパシタは、下記のような段階で製作された。
まず、チタン酸バリウム(BaTiO)などのパウダーを含んで形成されたスラリーをキャリアフィルム(carrier film)上に塗布及び乾燥して複数個のセラミックグリーンシートを用意する。これにより、誘電体層を形成した。
次に、ニッケル粒子の平均サイズが0.05から0.2μmである内部電極用導電性ペーストを用意した。
続いて、上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法によって塗布して内部電極を形成した後、50層積層して積層体を製作した。
その後、圧着及び切断して0603規格サイズ(Size)のチップを製造し、上記チップをH0.1%以下の還元雰囲気下で、温度1050〜1200℃で焼成した。
次いで、導電性金属及びガラスフリットを含む導電性ペーストで金属層を形成し、上記金属層上に多様な粒径を有する第1及び第2銅粉末に対して含量が異なるようにしながら、本発明の数値範囲を満たすように伝導性樹脂層を形成して外部電極を用意した。
次に、上記外部電極上にめっきなどの工程を経て積層セラミックキャパシタを製作した。
一方、比較例は、上記第1及び第2粉末の含量及び粒径が本発明の数値範囲を外れるように制作した点を除いては、同一の製造方法によって製作された。
下記表1は、積層セラミックキャパシタに対し、外部電極において伝導性樹脂層が含む第1銅粉末及び第2銅粉末の含量と粒径によるはんだ検査の結果及び浮き検査の結果を比較したものである。
はんだ検査は、積層セラミックキャパシタをはんだ(Solder)鉛(Pb)が満たされたはんだバス(bath)に垂直に入れた後、表面が鉛で十分に覆われているか否かを確認するもので、途切れずにめっきされている場合を良好(○)、そうでない場合を不良(X)と示した。
また、浮き検査は、積層セラミックキャパシタを300℃の鉛槽に10秒入れた後、内部分析をして外部電極の層間に浮きが無いかを検査する方法によって行われた。浮きがない場合を良好(○)、そうでない場合を不良(X)と示した。
Figure 0005815594
Figure 0005815594
* 比較例
上記表1(表1−1,1−2)から分かるように、比較例である試料1〜40、43及び46は、本発明の数値範囲を外れる場合で、めっき不良または外部電極の層間の浮き不良の問題があることが分かる。
これに対し、本発明の実施例である試料41、42、44、45、47及び48は、本発明の上記数値範囲を満たす場合で、めっき不良または外部電極の層間の浮き不良の問題がないことが分かる。
下記表2は、積層セラミックキャパシタに対し、外部電極において伝導性樹脂層が含む第1銅粉末及び第2銅粉末が占める面積の百分率と粒径によるはんだ検査及び浮き検査の結果を比較したものである。
はんだ検査は、積層セラミックキャパシタをはんだ(Solder)鉛(Pb)が満たされたはんだバス(bath)に垂直に入れた後、表面が鉛で十分に覆われているか否かを確認するもので、途切れずにめっきされている場合を良好(○)、そうでない場合を不良(X)と示した。
また、浮き検査は、積層セラミックキャパシタを300℃の鉛槽に10秒入れた後、内部分析をして外部電極の層間に浮きが無いかを検査する方法によって行われた。浮きがない場合を良好(○)、そうでない場合を不良(X)と示した。
Figure 0005815594
Figure 0005815594
* 比較例
上記表2(表2−1,2−2)から分かるように、比較例である試料1〜40、43及び46は、本発明の数値範囲を外れる場合で、めっき不良または外部電極の層間の浮き不良の問題があることが分かる。
これに対し、本発明の実施例である試料41、42、44、45、47及び48は、本発明の上記数値範囲を満たす場合で、めっき不良または外部電極の層間の浮きの不良の問題がないことが分かる。
図5は本発明の実施例及び比較例によるインピーダンス(Z)及びESRを比較するグラフである。
図5を参照すると、本発明の実施例及び比較例によるインピーダンス(Z)及びESRの測定結果を確認することができ、本発明の実施例が比較例に比べてインピーダンス(Z)及びESRがさらに小さい値を有することが分かる。
即ち、本発明の一実施形態によると、球形及びフレーク(flake)状が混合された第1粉末と第1粉末より平均粒径が小さい第2粉末とを含む外部電極用導電性ペーストを用いることで、優れたESR(Equivalent Series Resistance)特性を有する高信頼性の積層セラミック電子部品を具現することが確認できる。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
1 球形の第1銅粉末
2 フレーク状の第1銅粉末
3 第2銅粉末
10 セラミック本体
11 誘電体層
21、22 内部電極
31、32 外部電極
31a、32a 金属層
31b、32b 伝導性樹脂層

Claims (10)

  1. 誘電体層を含むセラミック本体と、
    前記セラミック本体の内部に積層された複数の内部電極と、
    前記セラミック本体の外側に形成され、前記内部電極と電気的に連結された外部電極と、を含み、
    前記外部電極は、金属層及び前記金属層上に形成された伝導性樹脂層を含み、前記伝導性樹脂層は、銅粉末及びエポキシ樹脂を含み、前記銅粉末は、10wt%以上の含量を有し、粒径が2μm以上である第1銅粉末と5wt%以上の含量を有し、粒径が0.7μm以下である第2銅粉末とを含み、前記第1銅粉末は、球形粉末及びフレーク状の粉末が混合される、積層セラミック電子部品。
  2. 前記第1銅粉末が含む球形粉末の含量は、フレーク状粉末の含量以上である、請求項1に記載の積層セラミック電子部品。
  3. 前記球形粉末は、長軸と短軸との長さ比率である長軸/短軸が1.45以下である、請求項1に記載の積層セラミック電子部品。
  4. 前記フレーク状の粉末は、長軸と短軸との長さ比率である長軸/短軸が1.95以上である、請求項1に記載の積層セラミック電子部品。
  5. 前記積層セラミック電子部品の等価直列抵抗であるESRは、0.1mΩ≦ESR≦30mΩを満たす、請求項1に記載の積層セラミック電子部品。
  6. 誘電体層を含むセラミック本体と、
    前記セラミック本体の内部に積層された複数の内部電極と、
    前記セラミック本体の外側に形成され、前記内部電極と電気的に連結された外部電極と、を含み、
    前記外部電極は、金属層及び前記金属層上に形成された伝導性樹脂層を含み、前記伝導性樹脂層は、銅粉末及びエポキシ樹脂を含み、前記銅粉末は、粒径が2μm以上である第1銅粉末と粒径が0.7μm以下である第2銅粉末とを含み、前記第1銅粉末は、球形粉末及びフレーク状の粉末が混合された形態であり、前記伝導性樹脂層内において前記第1銅粉末が占める面積は10%以上であり、前記第2銅粉末が占める面積は5%以上である、積層セラミック電子部品。
  7. 前記第1粉末において前記球形が前記外部電極内に占める面積は、前記フレーク状が占める面積以上である、請求項6に記載の積層セラミック電子部品。
  8. 前記球形粉末は、長軸と短軸との長さ比率である長軸/短軸が1.45以下である、請求項6に記載の積層セラミック電子部品。
  9. 前記フレーク状の粉末は、長軸と短軸との長さ比率である長軸/短軸が1.95以上である、請求項6に記載の積層セラミック電子部品。
  10. 前記積層セラミック電子部品の等価直列抵抗であるESRは、0.1mΩ≦ESR≦30mΩを満たす、請求項6に記載の積層セラミック電子部品。
JP2013088208A 2013-02-20 2013-04-19 積層セラミック電子部品 Active JP5815594B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0018273 2013-02-20
KR1020130018273A KR101565639B1 (ko) 2013-02-20 2013-02-20 적층 세라믹 전자부품

Publications (2)

Publication Number Publication Date
JP2014160791A JP2014160791A (ja) 2014-09-04
JP5815594B2 true JP5815594B2 (ja) 2015-11-17

Family

ID=51310667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013088208A Active JP5815594B2 (ja) 2013-02-20 2013-04-19 積層セラミック電子部品

Country Status (4)

Country Link
US (1) US9190207B2 (ja)
JP (1) JP5815594B2 (ja)
KR (1) KR101565639B1 (ja)
CN (1) CN103996535B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102097329B1 (ko) * 2013-09-12 2020-04-06 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터 실장 기판
KR101824905B1 (ko) * 2013-09-27 2018-02-02 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품
JP2015026840A (ja) * 2013-10-25 2015-02-05 株式会社村田製作所 セラミック電子部品及びテーピング電子部品連
KR20150089276A (ko) * 2014-01-27 2015-08-05 삼성전기주식회사 적층 세라믹 전자부품 및 외부전극용 도전성 페이스트
KR102242667B1 (ko) * 2015-12-22 2021-04-21 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
US10395827B2 (en) * 2016-09-28 2019-08-27 Murata Manufacturing Co., Ltd. Electronic component
JP2019091813A (ja) * 2017-11-15 2019-06-13 太陽誘電株式会社 電子部品および電子部品実装回路基板
JP7040063B2 (ja) * 2018-01-31 2022-03-23 Tdk株式会社 電子部品
JP7040062B2 (ja) * 2018-01-31 2022-03-23 Tdk株式会社 電子部品
JP7089404B2 (ja) * 2018-05-22 2022-06-22 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR102574412B1 (ko) * 2018-12-11 2023-09-04 삼성전기주식회사 커패시터 부품
KR20190116158A (ko) * 2019-08-23 2019-10-14 삼성전기주식회사 적층형 전자 부품
KR20190116165A (ko) 2019-09-02 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
JP7338554B2 (ja) * 2020-05-20 2023-09-05 Tdk株式会社 セラミック電子部品
JP2021192408A (ja) * 2020-06-05 2021-12-16 パナソニックIpマネジメント株式会社 固体電解コンデンサ及びその製造方法
KR102533750B1 (ko) * 2021-06-22 2023-05-18 삼화콘덴서공업 주식회사 적층 세라믹 커패시터의 외부전극용 도전성 페이스트 조성물
KR20230068722A (ko) * 2021-11-11 2023-05-18 삼성전기주식회사 복합 전자부품
KR20230102299A (ko) * 2021-12-30 2023-07-07 삼성전기주식회사 세라믹 전자부품
KR20230104447A (ko) * 2021-12-31 2023-07-10 삼성전기주식회사 적층형 전자 부품

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03296205A (ja) * 1990-04-16 1991-12-26 Hitachi Aic Inc セラミックコンデンサ
JPH08180731A (ja) 1994-12-26 1996-07-12 Murata Mfg Co Ltd 導電性厚膜組成物、厚膜電極、セラミック電子部品、および積層セラミックコンデンサ
JP2000138130A (ja) * 1998-11-02 2000-05-16 Kyocera Corp チップ型電子部品
JP2000277369A (ja) * 1999-03-29 2000-10-06 Taiyo Yuden Co Ltd 積層セラミック電子部品とその導電ペースト
JP2002298649A (ja) * 2001-03-29 2002-10-11 Kyocera Corp 導電性ペースト及びそれを用いたチップ型電子部品
JP4276084B2 (ja) * 2002-03-07 2009-06-10 Tdk株式会社 積層型電子部品
JP3965075B2 (ja) * 2002-05-15 2007-08-22 京都エレックス株式会社 積層セラミックコンデンサー外部電極用銅ペースト組成物
JP4145127B2 (ja) * 2002-11-22 2008-09-03 三井金属鉱業株式会社 フレーク銅粉及びそのフレーク銅粉の製造方法並びにそのフレーク銅粉を用いた導電性ペースト
JP4296347B2 (ja) * 2004-01-19 2009-07-15 Dowaエレクトロニクス株式会社 フレーク状銅粉およびその製造法
US6982864B1 (en) * 2004-06-09 2006-01-03 Ferro Corporation Copper termination inks containing lead free and cadmium free glasses for capacitors
JP4518885B2 (ja) * 2004-09-09 2010-08-04 京セラ株式会社 セラミック電子部品及びその製造方法
TWI408702B (zh) * 2005-12-22 2013-09-11 Namics Corp 熱硬化性導電性糊膏及具有使用該導電性糊膏而形成之外部電極之積層陶瓷質電子組件
EP2034496B1 (en) * 2006-06-28 2013-10-23 Murata Manufacturing Co. Ltd. Ceramic electronic component and method for manufacturing same
JP4868145B2 (ja) 2006-10-27 2012-02-01 Tdk株式会社 セラミック電子部品及びその製造方法
KR101053329B1 (ko) * 2009-07-09 2011-08-01 삼성전기주식회사 세라믹 전자부품
JP5675161B2 (ja) * 2010-04-30 2015-02-25 ナミックス株式会社 外部電極用導電性ペースト、及びそれを用いて形成した外部電極を備えた積層セラミック電子部品
JP5246207B2 (ja) * 2010-06-04 2013-07-24 株式会社村田製作所 チップ型電子部品
WO2012114925A1 (ja) * 2011-02-23 2012-08-30 ナミックス株式会社 導電性組成物及びそれを用いた外部電極

Also Published As

Publication number Publication date
JP2014160791A (ja) 2014-09-04
KR101565639B1 (ko) 2015-11-03
KR20140104277A (ko) 2014-08-28
CN103996535B (zh) 2017-07-14
US20140233147A1 (en) 2014-08-21
CN103996535A (zh) 2014-08-20
US9190207B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
JP5815594B2 (ja) 積層セラミック電子部品
JP5930705B2 (ja) 積層セラミック電子部品及びその製造方法
US8767375B2 (en) Multilayer ceramic electronic component and method of fabricating the same
JP6257060B2 (ja) 積層セラミック電子部品
JP2017191948A (ja) 積層セラミック電子部品
US8941972B2 (en) Multilayer ceramic electronic component
WO2013128957A1 (ja) 導電性ペースト、及び電子部品、並びに電子部品の製造方法
JP6292014B2 (ja) 導電性ペーストおよびセラミック電子部品
JP6429935B2 (ja) 積層セラミック電子部品及びその製造方法
JP2022008697A (ja) 積層セラミック電子部品及びその実装基板
JP2014053577A (ja) 伝導性ペースト、これを利用した積層セラミック電子部品及びその製造方法
JP2014107540A (ja) 積層セラミック電子部品
JP2013123024A (ja) 外部電極用導電性ペースト、これを用いた積層セラミック電子部品及びその製造方法
JP2014011449A (ja) 積層セラミック電子部品
JP2011091083A (ja) 積層セラミック電子部品およびその製造方法、積層セラミック電子部品用の扁平状導電性微粉末ならびに積層セラミック電子部品用の扁平状導電性微粉末分散液
US8941971B2 (en) Multilayer ceramic electronic component and fabrication method thereof
JP2014154543A (ja) 導電性ペースト組成物、これを用いた積層セラミックキャパシタ及びこれを用いた積層セラミックキャパシタの製造方法
US9251925B2 (en) Conductive paste for external electrodes and multilayer ceramic electronic component using the same
JP4826881B2 (ja) 導電性ペースト、及び積層セラミック電子部品の製造方法、並びに積層セラミック電子部品
US10147545B2 (en) Ceramic composition and multilayer capacitor having the same
US20150116895A1 (en) Conductive paste composition for external electrode, multilayer ceramic electronic component using the same, and manufacturing method thereof
JP2009266716A (ja) 導電性ペーストおよび積層セラミックコンデンサの製造方法
US20230343514A1 (en) Conductive paste and multilayer electronic component
JP2023095782A (ja) 積層型電子部品及びその製造方法
JP2005150659A (ja) 導電性ペーストおよび積層セラミック電子部品

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150924

R150 Certificate of patent or registration of utility model

Ref document number: 5815594

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250