JP5706581B2 - カップリングゲートを備えたスプリットゲート型フラッシュメモリセルを作動させる方法 - Google Patents
カップリングゲートを備えたスプリットゲート型フラッシュメモリセルを作動させる方法 Download PDFInfo
- Publication number
- JP5706581B2 JP5706581B2 JP2014511391A JP2014511391A JP5706581B2 JP 5706581 B2 JP5706581 B2 JP 5706581B2 JP 2014511391 A JP2014511391 A JP 2014511391A JP 2014511391 A JP2014511391 A JP 2014511391A JP 5706581 B2 JP5706581 B2 JP 5706581B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- floating gate
- coupling
- spaced apart
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008878 coupling Effects 0.000 title claims description 26
- 238000010168 coupling process Methods 0.000 title claims description 26
- 238000005859 coupling reaction Methods 0.000 title claims description 26
- 238000000034 method Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
本出願は、引用によって本明細書に組み込まれている2011年5月13日出願の米国仮出願番号61/485,805の優先権を享受するものである。
本発明は、スプリットゲート型フラッシュメモリセルに関し、詳細には、読み出し動作及び消去動作を強化するためのカップリングゲートを備えたスプリットゲート型フラッシュメモリセルを作動させる方法に関する。
16 第2の領域
18 チャネル領域
22 フローティングゲート
28 第2の部分
29 制御ゲート
30 第1の部分
40 カップリングゲート
50 フラッシュメモリセル
Claims (6)
- 第1の導電型の基板と、前記基板内で離間してその間の基板内にチャネル領域を定める第2の導電型の第1の領域及び第2の領域と、前記チャネル領域の第1の部分及び前記第1の領域の上に離間して配置されるフローティングゲートと、第1の部分及び第2の部分を有する制御ゲートとを備えるメモリセルを消去する方法であって、前記制御ゲートの第1の部分は、前記チャネル領域の第2の部分の上に離間して配置されると共に、前記フローティングゲートに対して横方向に隣接及び離間して配置され、前記制御ゲートの第2の部分は、前記フローティングゲートの上に離間して配置され、カップリングゲートは、前記第1の領域の上に離間して配置されると共に前記フローティングゲートに対して横方向に隣接すると共にそこから離間して配置され、前記方法は、
前記制御ゲートに正電圧を印加する段階と、
前記カップリングゲートに負電圧を印加する段階と、
を含む方法。 - 前記第1の領域及び前記第2の領域に接地電圧を印加する段階を更に含む、請求項1に記載の方法。
- 前記制御ゲートに印加される正電圧は10ボルト未満である、請求項1に記載の方法。
- 第1の導電型の基板と、前記基板内で離間してその間の基板内にチャネル領域を定める第2の導電型の第1の領域及び第2の領域と、前記チャネル領域の第1の部分及び前記第1の領域の上に離間して配置されるフローティングゲートと、第1の部分及び第2の部分を有する制御ゲートとを備えるメモリセルを読み出す方法であって、前記制御ゲートの第1の部分は、前記チャネル領域の第2の部分の上に離間して配置されると共に、前記フローティングゲートに対して横方向に隣接及び離間して配置され、前記制御ゲートの第2の部分は、前記フローティングゲートの上に離間して配置され、カップリングゲートは、前記第1の領域の上に離間して配置されると共に前記フローティングゲートに対して横方向に隣接すると共にそこから離間して配置され、前記方法は、
前記制御ゲートに正電圧を印加する段階と、
前記カップリングゲートに負電圧を印加する段階と、
前記第1の領域及び前記第2の領域の一方に正電圧を印加する段階と、
を含む方法。 - 前記制御ゲートに印加される正電圧は、前記カップリングゲートに印加される正電圧に等しい、請求項4に記載の方法。
- 前記第1の領域及び前記第2の領域の他方に接地電圧を印加する、請求項4に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161485805P | 2011-05-13 | 2011-05-13 | |
US61/485,805 | 2011-05-13 | ||
US13/463,558 | 2012-05-03 | ||
US13/463,558 US8711636B2 (en) | 2011-05-13 | 2012-05-03 | Method of operating a split gate flash memory cell with coupling gate |
PCT/US2012/036452 WO2012158366A1 (en) | 2011-05-13 | 2012-05-04 | A method of operating a split gate flash memory cell with coupling gate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014514783A JP2014514783A (ja) | 2014-06-19 |
JP5706581B2 true JP5706581B2 (ja) | 2015-04-22 |
Family
ID=47177259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014511391A Active JP5706581B2 (ja) | 2011-05-13 | 2012-05-04 | カップリングゲートを備えたスプリットゲート型フラッシュメモリセルを作動させる方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8711636B2 (ja) |
JP (1) | JP5706581B2 (ja) |
KR (1) | KR101535736B1 (ja) |
CN (1) | CN103608788B (ja) |
TW (1) | TWI497506B (ja) |
WO (1) | WO2012158366A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI555213B (zh) | 2014-09-04 | 2016-10-21 | 力晶科技股份有限公司 | 快閃記憶體閘極結構及其製作方法 |
US9917165B2 (en) * | 2015-05-15 | 2018-03-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory cell structure for improving erase speed |
US9793279B2 (en) | 2015-07-10 | 2017-10-17 | Silicon Storage Technology, Inc. | Split gate non-volatile memory cell having a floating gate, word line, erase gate, and method of manufacturing |
US10141321B2 (en) * | 2015-10-21 | 2018-11-27 | Silicon Storage Technology, Inc. | Method of forming flash memory with separate wordline and erase gates |
CN107305892B (zh) * | 2016-04-20 | 2020-10-02 | 硅存储技术公司 | 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法 |
US10199112B1 (en) * | 2017-08-25 | 2019-02-05 | Silicon Storage Technology, Inc. | Sense amplifier circuit for reading data in a flash memory cell |
US10608090B2 (en) | 2017-10-04 | 2020-03-31 | Silicon Storage Technology, Inc. | Method of manufacturing a split-gate flash memory cell with erase gate |
CN110021602B (zh) | 2018-01-05 | 2023-04-07 | 硅存储技术公司 | 在专用沟槽中具有浮栅的非易失性存储器单元 |
CN110010606B (zh) | 2018-01-05 | 2023-04-07 | 硅存储技术公司 | 衬底沟槽中具有浮栅的双位非易失性存储器单元 |
CN110610738B (zh) * | 2018-06-15 | 2023-08-18 | 硅存储技术公司 | 用于闪存存储器系统的改进的感测放大器 |
US10847225B2 (en) * | 2018-06-20 | 2020-11-24 | Microchip Technology Incorporated | Split-gate flash memory cell with improved read performance |
US10714489B2 (en) | 2018-08-23 | 2020-07-14 | Silicon Storage Technology, Inc. | Method of programming a split-gate flash memory cell with erase gate |
US10838652B2 (en) | 2018-08-24 | 2020-11-17 | Silicon Storage Technology, Inc. | Programming of memory cell having gate capacitively coupled to floating gate |
US10762966B2 (en) * | 2018-10-30 | 2020-09-01 | Globalfoundries Singapore Pte. Ltd. | Memory arrays and methods of forming the same |
TWI694592B (zh) | 2018-11-09 | 2020-05-21 | 物聯記憶體科技股份有限公司 | 非揮發性記憶體及其製造方法 |
CN112185815A (zh) | 2019-07-04 | 2021-01-05 | 硅存储技术公司 | 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法 |
US10991433B2 (en) | 2019-09-03 | 2021-04-27 | Silicon Storage Technology, Inc. | Method of improving read current stability in analog non-volatile memory by limiting time gap between erase and program |
US11309042B2 (en) | 2020-06-29 | 2022-04-19 | Silicon Storage Technology, Inc. | Method of improving read current stability in analog non-volatile memory by program adjustment for memory cells exhibiting random telegraph noise |
JP7425929B2 (ja) | 2020-09-21 | 2024-01-31 | シリコン ストーリッジ テクノロージー インコーポレイテッド | 平面状のスプリットゲート不揮発性メモリセル、高電圧デバイス、及びfinfet論理デバイスを有するデバイスを形成する方法 |
CN114335186A (zh) | 2020-09-30 | 2022-04-12 | 硅存储技术股份有限公司 | 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法 |
WO2022191864A1 (en) | 2021-03-11 | 2022-09-15 | Silicon Storage Technology, Inc. | Split-gate flash memory cell with improved control gate capacitive coupling, and method of making same |
CN115083912A (zh) | 2021-03-11 | 2022-09-20 | 硅存储技术股份有限公司 | 带改善控制栅电容耦合的分裂栅存储器单元及其制造方法 |
US11769558B2 (en) | 2021-06-08 | 2023-09-26 | Silicon Storage Technology, Inc. | Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5242848A (en) * | 1990-01-22 | 1993-09-07 | Silicon Storage Technology, Inc. | Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device |
US5029130A (en) | 1990-01-22 | 1991-07-02 | Silicon Storage Technology, Inc. | Single transistor non-valatile electrically alterable semiconductor memory device |
US5412238A (en) * | 1992-09-08 | 1995-05-02 | National Semiconductor Corporation | Source-coupling, split-gate, virtual ground flash EEPROM array |
US5455792A (en) * | 1994-09-09 | 1995-10-03 | Yi; Yong-Wan | Flash EEPROM devices employing mid channel injection |
US6091104A (en) * | 1999-03-24 | 2000-07-18 | Chen; Chiou-Feng | Flash memory cell with self-aligned gates and fabrication process |
US6355527B1 (en) * | 1999-05-19 | 2002-03-12 | Taiwan Semiconductor Manufacturing Company | Method to increase coupling ratio of source to floating gate in split-gate flash |
US6151248A (en) * | 1999-06-30 | 2000-11-21 | Sandisk Corporation | Dual floating gate EEPROM cell array with steering gates shared by adjacent cells |
US6329685B1 (en) * | 1999-09-22 | 2001-12-11 | Silicon Storage Technology, Inc. | Self aligned method of forming a semiconductor memory array of floating gate memory cells and a memory array made thereby |
US6727545B2 (en) | 2000-09-20 | 2004-04-27 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling |
KR100355662B1 (ko) * | 2001-08-25 | 2002-10-11 | 최웅림 | 반도체 비휘발성 메모리 및 어레이 그리고 그것의 동작 방법 |
US20030047766A1 (en) * | 2001-08-30 | 2003-03-13 | Winbond Electronics Corporation | Split gate flash memory cell structure and method of manufacturing the same |
KR20030060139A (ko) * | 2002-01-07 | 2003-07-16 | 삼성전자주식회사 | 스플리트 게이트형 비휘발성 메모리 소자 및 그 제조방법 |
US6885586B2 (en) * | 2002-09-19 | 2005-04-26 | Actrans System Inc. | Self-aligned split-gate NAND flash memory and fabrication process |
US6747310B2 (en) * | 2002-10-07 | 2004-06-08 | Actrans System Inc. | Flash memory cells with separated self-aligned select and erase gates, and process of fabrication |
US7057931B2 (en) * | 2003-11-07 | 2006-06-06 | Sandisk Corporation | Flash memory programming using gate induced junction leakage current |
US7046552B2 (en) * | 2004-03-17 | 2006-05-16 | Actrans System Incorporation, Usa | Flash memory with enhanced program and erase coupling and process of fabricating the same |
US6992929B2 (en) * | 2004-03-17 | 2006-01-31 | Actrans System Incorporation, Usa | Self-aligned split-gate NAND flash memory and fabrication process |
US7315056B2 (en) | 2004-06-07 | 2008-01-01 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with program/erase and select gates |
KR100598047B1 (ko) * | 2004-09-30 | 2006-07-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
KR100614644B1 (ko) | 2004-12-30 | 2006-08-22 | 삼성전자주식회사 | 비휘발성 기억소자, 그 제조방법 및 동작 방법 |
KR20060097884A (ko) * | 2005-03-07 | 2006-09-18 | 삼성전자주식회사 | 스플리트 게이트형 비휘발성 메모리 소자 및 그 형성 방법 |
JP2006253685A (ja) * | 2005-03-07 | 2006-09-21 | Samsung Electronics Co Ltd | スプリットゲート不揮発性メモリ装置及びそれの形成方法 |
KR100645063B1 (ko) * | 2005-03-14 | 2006-11-10 | 삼성전자주식회사 | 비휘발성 기억장치 및 그 제조방법 |
US7242051B2 (en) * | 2005-05-20 | 2007-07-10 | Silicon Storage Technology, Inc. | Split gate NAND flash memory structure and array, method of programming, erasing and reading thereof, and method of manufacturing |
US7626864B2 (en) * | 2006-04-26 | 2009-12-01 | Chih-Hsin Wang | Electrically alterable non-volatile memory cells and arrays |
US7598561B2 (en) * | 2006-05-05 | 2009-10-06 | Silicon Storage Technolgy, Inc. | NOR flash memory |
US20090039410A1 (en) * | 2007-08-06 | 2009-02-12 | Xian Liu | Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing |
JP5503843B2 (ja) * | 2007-12-27 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
US7668013B2 (en) * | 2008-02-07 | 2010-02-23 | Silicon Storage Technology, Inc. | Method for erasing a flash memory cell or an array of such cells having improved erase coupling ratio |
US7839682B2 (en) * | 2009-01-29 | 2010-11-23 | Silicon Storage Technology, Inc. | Array and pitch of non-volatile memory cells |
US8384147B2 (en) * | 2011-04-29 | 2013-02-26 | Silicon Storage Technology, Inc. | High endurance non-volatile memory cell and array |
US8488388B2 (en) * | 2011-11-01 | 2013-07-16 | Silicon Storage Technology, Inc. | Method of programming a split gate non-volatile floating gate memory cell having a separate erase gate |
US8669607B1 (en) * | 2012-11-01 | 2014-03-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for non-volatile memory cells with increased programming efficiency |
-
2012
- 2012-05-03 US US13/463,558 patent/US8711636B2/en active Active
- 2012-05-04 JP JP2014511391A patent/JP5706581B2/ja active Active
- 2012-05-04 WO PCT/US2012/036452 patent/WO2012158366A1/en active Application Filing
- 2012-05-04 CN CN201280023033.7A patent/CN103608788B/zh active Active
- 2012-05-04 KR KR1020137032631A patent/KR101535736B1/ko active IP Right Grant
- 2012-05-11 TW TW101116882A patent/TWI497506B/zh active
-
2014
- 2014-03-17 US US14/216,776 patent/US9245638B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN103608788B (zh) | 2016-08-17 |
US8711636B2 (en) | 2014-04-29 |
US20140198578A1 (en) | 2014-07-17 |
TWI497506B (zh) | 2015-08-21 |
KR20140010169A (ko) | 2014-01-23 |
US20130121085A1 (en) | 2013-05-16 |
US9245638B2 (en) | 2016-01-26 |
KR101535736B1 (ko) | 2015-07-09 |
WO2012158366A1 (en) | 2012-11-22 |
TW201310455A (zh) | 2013-03-01 |
JP2014514783A (ja) | 2014-06-19 |
CN103608788A (zh) | 2014-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5706581B2 (ja) | カップリングゲートを備えたスプリットゲート型フラッシュメモリセルを作動させる方法 | |
TWI569418B (zh) | 具輔助閘極之非揮發性記憶胞結構 | |
EP2973581A1 (en) | Low leakage, low threshold voltage, split-gate flash cell operation | |
JP2020534672A5 (ja) | ||
TW201637018A (zh) | 降低電壓差之電子寫入抹除式可複寫唯讀記憶體及其操作方法 | |
TW200931419A (en) | Operation method of nitride-based flash memory and method of reducing coupling interference | |
JP2020534671A5 (ja) | ||
JP5869139B2 (ja) | 分離した消去ゲートを有するスプリットゲート型不揮発性浮遊ゲートメモリセルをプログラミングする方法 | |
KR100660904B1 (ko) | 단일 게이트 구조를 갖는 eeprom의 프로그래밍 방법 | |
JP2010157728A (ja) | 不揮発性メモリ素子及びその駆動方法 | |
JPH11238814A (ja) | 半導体記憶装置およびその制御方法 | |
KR101420695B1 (ko) | 지역전계강화 더블 폴리 이이피롬 | |
TW565932B (en) | Flash memory cell with buried floating gate and method for operating such a flash memory cell | |
JP2003203998A (ja) | 不揮発性半導体メモリ装置およびその動作方法 | |
CN104123961B (zh) | 一种具有改进型n阱电容的单栅非易失存储单元 | |
CN104183273B (zh) | 闪存器件的编程方法 | |
CN112349328B (zh) | 电荷捕获型快闪存储器的编程方法 | |
JP2010272832A (ja) | 不揮発性半導体記憶装置および動作方法 | |
JP2009021305A (ja) | 不揮発性メモリトランジスタ | |
US20140151781A1 (en) | Process for fabricating a transistor comprising nanocrystals | |
JP2010020848A (ja) | 不揮発性半導体メモリ及びデータ読み出し方法 | |
CN100456478C (zh) | 单栅极非易失性内存的擦除方法 | |
CN106129124A (zh) | 半导体存储装置 | |
TWI230940B (en) | A low voltage, low power, and high speed programming scheme for flash memory | |
WO2019124356A1 (ja) | 半導体装置及びその動作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5706581 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |