CN103608788A - 操作具有耦合栅的分裂式栅极快闪存储单元的方法 - Google Patents

操作具有耦合栅的分裂式栅极快闪存储单元的方法 Download PDF

Info

Publication number
CN103608788A
CN103608788A CN201280023033.7A CN201280023033A CN103608788A CN 103608788 A CN103608788 A CN 103608788A CN 201280023033 A CN201280023033 A CN 201280023033A CN 103608788 A CN103608788 A CN 103608788A
Authority
CN
China
Prior art keywords
gate
floating gate
control gate
channel region
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280023033.7A
Other languages
English (en)
Other versions
CN103608788B (zh
Inventor
N·杜
E·A·奎瓦斯
Y·特卡彻夫
M·塔达尤尼
H·A·奥马尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of CN103608788A publication Critical patent/CN103608788A/zh
Application granted granted Critical
Publication of CN103608788B publication Critical patent/CN103608788B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一种操作存储单元的方法，该存储单元包括：在衬底中间隔开的第一和第二区域，在其间有沟道区、配置在沟道区和第一区域上的浮动栅、配置在沟道区上并横向邻近于浮动栅且一部分配置在浮动栅上的控制栅、以及配置在第一区域上并横向邻近于浮动栅的耦合栅。一种擦除存储单元的方法，包括向控制栅施加正电压和向耦合栅施加负电压。一种读取存储单元的方法，包括向控制栅施加正电压、向耦合栅施加正电压以及向第一和第二区域中的一个施加正电压。

Description

操作具有耦合栅的分裂式栅极快闪存储单元的方法
相关申请
本申请要求2011年5月13日提交的申请号为61/485,805的美国临时申请的权益，该申请的内容通过引用被并入此处。
技术领域
本发明涉及分裂式栅极快闪存储单元，更具体地涉及一种操作具有耦合栅的分裂式栅极快闪存储单元以增强读取和擦除操作的方法。
背景技术
在本领域中分裂式栅极快闪存储单元是公知的。美国专利5,029,130中公开了一个这种公知的例子，该专利的公开内容通过引用整体地被并入此处。
如美国专利5,029,130的图1所示，分裂式栅极快闪存储单元10包括具有第一导电类型(例如P)的半导体衬底12。第二导电类型(例如N)的第一区域14沿着衬底12的表面。与第一区域14间隔开的是也为第二导电类型N的第二区域16。在第一区域14和第二区域16之间的是沟道区18。浮动栅22位于沟道区18的一部分上以及第一区域14上，并电容性地耦合至第一区域14。控制栅29具有两个部分：第一部分30横向邻近浮动栅22并被配置在沟道区18的另一部分上，而且和第二区域16很少有重叠或者没有重叠。控制栅29具有第二部分28，第二部分28与第一部分30相连并被配置在浮动栅22上(仅仅是部分延伸在浮动栅22上的方式以减少其间的电容耦合-即其间仅仅是弱电容耦合)。
在读取操作期间，零电压或近似零电压被施加到第二区域16，并且第一正电压被施加到第一区域14。第二正电压被施加到导通控制栅29下面的沟道区18的部分的控制栅29。如果浮动栅被编程，即具有已存储的电子电荷，则控制栅29上的正电压和第一区域上的正电压不足以导通浮动栅22下面的沟道区18的部分。经由沟道区的低电流或零电流被检测为第一状态(例如，a1)。然而，如果浮动栅22没被编程(即它缺少已存储的电子电荷)，则控制栅29上的正电压和第一区域14上的正电压足以引起浮动栅22被电容性地耦合至更大的正电压，其导通在浮动栅22下面的沟道区18的部分，由此导通整个沟道区18。经由沟道区的电流被检测为第二状态(例如，a0)。然而，随着单元大小缩减、维数减少和电压降低，越来越变得难以在擦除浮动栅22时导通浮动栅22。在编程-擦除周期后，由于在隧道氧化物(分隔浮动栅22和控制栅29)中捕获的电子电荷，已擦除单元的浮动栅22的电势变得甚至更低，并且由此相应降低了隧穿效率。因此，期望具有附加的栅极在读取操作期间进行辅助并仍然是与上述单元兼容的工艺。
美国专利6,855,980和7,315,056均公开了一种快闪存储单元，其具有浮动栅，在其一侧的控制栅，在第一区域上在浮动栅的另一侧的辅助栅。然而，这两个专利(其公开内容通过引用被整体并入此处)没有公开使用该单元来增强读取和擦除操作的方法。
因此，本发明的一个目的是提供一种在读取和擦除操作期间操作单元的方法。
发明内容
在本发明中，一种操作某种类型的快闪存储单元的方法，该种类型的快闪存储单元包括具有第一导电率的衬底，和沿着衬底的表面的第二导电类型的第一区域。第二导电类型的第二区域与第一区域间隔开，且沟道区位于其间。浮动栅被配置在沟道区的第一部分上和第一区域的一部分上并与其电容性地耦合。控制栅在浮动栅的一侧。控制栅具有两个部分：配置在沟道区的第二部分上且与第二区域很少有重叠或者没有重叠并横向邻近浮动栅的第一部分，以及配置在浮动栅上的第二部分(优选仅仅部分地延伸在浮动栅上使得存在与其的最小的电容耦合)。耦合栅在浮动栅的另一侧横向邻近浮动栅、并在第一区域上，并且电容性地耦合至浮动栅。在本发明的方法中，通过向控制栅和耦合栅两者施加第一正电压同时在第一区域和第二区域之间施加电压差来实现读取操作。如果浮动栅没被编程，第一正电压引起在浮动栅下面的沟道区被导通，而如果浮动栅被编程，第一正电压不足以引起在浮动栅下面的沟道区的部分被导通。在擦除操作中，第一和第二区域被供以接地电压，同时向耦合栅施加负电压，并且向控制栅施加第二正电压。因为负电压被施加到耦合栅，并且由于在耦合栅及其相邻的浮动栅之间的强电容耦合，第二正电压可以比如果没有负电压被施加到耦合栅时更低。最终，在编程方法中，向第一区域施加第三正电压，同时向第二区域施加接地电压或低正电压(小于Vcc)。向控制栅施加足以导通在控制栅下面的沟道区的电压。然后电子从第二区域加速到第一区域，并且随着它们接近浮动栅的接合点，它们被突然地注入到浮动栅中。
附图说明
图1是快闪存储单元的剖面示意图，本发明的方法可用于该快闪存储单元。
具体实施方式
参照图1，示出了快闪存储单元50的示意图，本发明的方法可以用于该快闪存储单元50。因为快闪存储单元50与美国专利5,029,130中公开的快闪存储单元10相似，类似的数字将用于表示类似的部分。单元50形成在第一导电类型(例如，P)的衬底12上。衬底12具有表面。沿着表面的是第二导电类型(例如，N)的第一区域14。第二导电类型N的第二区域16也沿着衬底12的表面，并且与第一区域14间隔开。沟道区18是在第一区域14和第二区域16之间。浮动栅22被配置在沟道区18的第一部分和第一区域14的一部分上并与它们绝缘，而且电容性地耦合到它们。控制栅或字线WL29在一侧邻近于浮动栅22并与之绝缘。控制栅29具有两个部分：第一部分30和第二部分28。控制栅第一部分30横向邻近于浮动栅22，并且也被绝缘并位于沟道区18的第二部分上，并且与第二区域16很少有重叠或没有重叠。控制栅第二部分28被配置在浮动栅22的一部分上，并由于浮动栅22的被控制栅第二部分28垂直地重叠的相对小的部分而与浮动栅22具有最小电容耦合。最终，耦合栅CG40横向邻近于浮动栅22的另一侧并与浮动栅22绝缘。耦合栅40也被配置在第一区域14上并与之绝缘。
在单元50的操作中可以施加下列电压。对于读取操作：
Figure BPA0000181740240000031
施加到第二区域16的正电压可代替地施加到第一区域14。
下列电压可被施加用于擦除操作。
Figure BPA0000181740240000041
下列电压可被施加用于编程操作。
从上文能看到本发明的方法的下列优点。
首先，在读取操作期间，因为耦合栅40和浮动栅22之间存在增加的电容耦合，能更大地保证读取准确度，并获得提高的信噪比。第二，在擦除操作期间，因为耦合栅40和浮动栅22之间存在增加的电容耦合，浮动栅22和控制栅29之间的隧穿层可以被缩放得更薄。这将改善捕获(trap up)，并由此改善持久度。
应该理解的是，本发明不局限于如上所述和本文示出的实施例，而是包括落入所附权利要求的范围内的任何和所有变化。例如，在本文中对本发明的引用不旨在限制任何权利要求或权利要求术语的范围，而相反仅仅是对可被一个或多个权利要求覆盖的一个或多个特征进行引用。
应该注意的是，正如本文使用的，术语“在...上方”和“在...上面”两者一切包括在内地包括“直接在...上面”(没有中间材料、元件或其间设置的间隔)和“间接在...上面”(中间材料、元件或其间设置的间隔)。同样地，术语“邻近”包括“直接邻近”(没有中间材料、元件或其间设置的间隔)和“间接邻近”(中间材料、元件或其间设置的间隔)，“安装到”包括“直接安装到”(没有中间材料、元件或其间设置的间隔)和“间接安装到”(中间材料、元件或其间设置的间隔)，″电耦合″包括″直接电耦合至″(在其间没有将元件电连接在一起的中间材料或元件)和″间接电耦合至″(在其间有将元件电连接在一起的中间材料或元件)。例如，“在衬底上方”形成元件可包括直接在衬底上形成元件，其间没有中间材料/元件，以及包括间接在衬底上形成元件，其间有一个或多个中间材料/元件。

Claims (6)

1.一种擦除存储单元的方法，该存储单元包括：第一导电类型的衬底、第二导电类型的在衬底中间隔开的第一和第二区域，其在其间限定在衬底中的沟道区、配置在沟道区的第一部分和第一区域上并和它们绝缘的浮动栅、具有第一和第二部分的控制栅，其中控制栅第一部分被配置在沟道区的第二部分上且与之绝缘并被配置为横向邻近于浮动栅且与之绝缘，其中控制栅第二部分被配置在浮动栅上且与之绝缘、以及被配置在第一区域上且与之绝缘并横向邻近于浮动栅且与之绝缘的耦合栅，所述方法包括：
向控制栅施加正电压；以及
向耦合栅施加负电压。
2.如权利要求1所述的方法，还包括：向第一和第二区域施加接地电压。
3.如权利要求1所述的方法，其中施加到控制栅的正电压小于10伏。
4.一种读取存储单元的方法，该存储单元包括第一导电类型的衬底、第二导电类型的在衬底中间隔开的第一和第二区域，其在其间限定在衬底中的沟道区、配置在沟道区的第一部分和第一区域上并和它们绝缘的浮动栅、具有第一和第二部分的控制栅，其中控制栅第一部分被配置在沟道区的第二部分上且与之绝缘并被配置为横向邻近于浮动栅且与之绝缘，其中控制栅第二部分被配置在浮动栅上且与之绝缘、以及被配置在第一区域上且与之绝缘并横向邻近于浮动栅且与之绝缘的耦合栅，所述方法包括：
向控制栅施加正电压；
向耦合栅施加正电压；以及
向第一和第二区域中的一个施加正电压。
5.如权利要求4所述的方法，其中施加到控制栅的正电压等于施加到耦合栅的正电压。
6.如权利要求4所述的方法，还包括：向第一和第二区域中的另一个施加接地电压。
CN201280023033.7A 2011-05-13 2012-05-04 操作具有耦合栅的分裂式栅极快闪存储单元的方法 Active CN103608788B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201161485805P 2011-05-13 2011-05-13
US61/485805 2011-05-13
US61/485,805 2011-05-13
US13/463,558 2012-05-03
US13/463,558 US8711636B2 (en) 2011-05-13 2012-05-03 Method of operating a split gate flash memory cell with coupling gate
US13/463558 2012-05-03
PCT/US2012/036452 WO2012158366A1 (en) 2011-05-13 2012-05-04 A method of operating a split gate flash memory cell with coupling gate

Publications (2)

Publication Number Publication Date
CN103608788A true CN103608788A (zh) 2014-02-26
CN103608788B CN103608788B (zh) 2016-08-17

Family

ID=47177259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280023033.7A Active CN103608788B (zh) 2011-05-13 2012-05-04 操作具有耦合栅的分裂式栅极快闪存储单元的方法

Country Status (6)

Country Link
US (2) US8711636B2 (zh)
JP (1) JP5706581B2 (zh)
KR (1) KR101535736B1 (zh)
CN (1) CN103608788B (zh)
TW (1) TWI497506B (zh)
WO (1) WO2012158366A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI555213B (zh) * 2014-09-04 2016-10-21 力晶科技股份有限公司 快閃記憶體閘極結構及其製作方法
US9917165B2 (en) * 2015-05-15 2018-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell structure for improving erase speed
US9793279B2 (en) 2015-07-10 2017-10-17 Silicon Storage Technology, Inc. Split gate non-volatile memory cell having a floating gate, word line, erase gate, and method of manufacturing
US10141321B2 (en) * 2015-10-21 2018-11-27 Silicon Storage Technology, Inc. Method of forming flash memory with separate wordline and erase gates
CN107305892B (zh) * 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
US10199112B1 (en) * 2017-08-25 2019-02-05 Silicon Storage Technology, Inc. Sense amplifier circuit for reading data in a flash memory cell
US10608090B2 (en) 2017-10-04 2020-03-31 Silicon Storage Technology, Inc. Method of manufacturing a split-gate flash memory cell with erase gate
CN110021602B (zh) 2018-01-05 2023-04-07 硅存储技术公司 在专用沟槽中具有浮栅的非易失性存储器单元
CN110010606B (zh) 2018-01-05 2023-04-07 硅存储技术公司 衬底沟槽中具有浮栅的双位非易失性存储器单元
CN110610738B (zh) * 2018-06-15 2023-08-18 硅存储技术公司 用于闪存存储器系统的改进的感测放大器
US10847225B2 (en) 2018-06-20 2020-11-24 Microchip Technology Incorporated Split-gate flash memory cell with improved read performance
US10714489B2 (en) 2018-08-23 2020-07-14 Silicon Storage Technology, Inc. Method of programming a split-gate flash memory cell with erase gate
US10838652B2 (en) 2018-08-24 2020-11-17 Silicon Storage Technology, Inc. Programming of memory cell having gate capacitively coupled to floating gate
US10762966B2 (en) * 2018-10-30 2020-09-01 Globalfoundries Singapore Pte. Ltd. Memory arrays and methods of forming the same
TWI694592B (zh) 2018-11-09 2020-05-21 物聯記憶體科技股份有限公司 非揮發性記憶體及其製造方法
CN112185815A (zh) 2019-07-04 2021-01-05 硅存储技术公司 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法
US10991433B2 (en) 2019-09-03 2021-04-27 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by limiting time gap between erase and program
US11309042B2 (en) 2020-06-29 2022-04-19 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by program adjustment for memory cells exhibiting random telegraph noise
WO2022060402A1 (en) 2020-09-21 2022-03-24 Silicon Storage Technology, Inc. Method of forming a device with planar split gate non-volatile memory cells, high voltage devices and finfet logic devices
CN114335186A (zh) 2020-09-30 2022-04-12 硅存储技术股份有限公司 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法
WO2022191864A1 (en) 2021-03-11 2022-09-15 Silicon Storage Technology, Inc. Split-gate flash memory cell with improved control gate capacitive coupling, and method of making same
CN115083912A (zh) 2021-03-11 2022-09-20 硅存储技术股份有限公司 带改善控制栅电容耦合的分裂栅存储器单元及其制造方法
US11769558B2 (en) 2021-06-08 2023-09-26 Silicon Storage Technology, Inc. Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029130A (en) * 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
CN1545707A (zh) * 2001-08-25 2004-11-10 非易失性半导体存储器及其操作方法
CN1841783A (zh) * 2005-03-07 2006-10-04 三星电子株式会社 分裂栅极存储单元及制造其阵列的方法
CN1841785A (zh) * 2005-03-14 2006-10-04 三星电子株式会社 分裂栅极存储单元及制造分裂栅极存储单元阵列的方法
CN1937256A (zh) * 2005-05-20 2007-03-28 硅存储技术公司 分裂栅与非闪存结构/阵列及编程、擦除、读出和制造方法
US20070253257A1 (en) * 2006-04-26 2007-11-01 Chih-Hsin Wang Electrically alterable non-volatile memory cells and arrays
US20090141562A1 (en) * 2004-12-30 2009-06-04 Hee-Seog Jeon Non-volatile memory device, methods of fabricating and operating the same

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242848A (en) * 1990-01-22 1993-09-07 Silicon Storage Technology, Inc. Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
US5412238A (en) * 1992-09-08 1995-05-02 National Semiconductor Corporation Source-coupling, split-gate, virtual ground flash EEPROM array
US5455792A (en) * 1994-09-09 1995-10-03 Yi; Yong-Wan Flash EEPROM devices employing mid channel injection
US6091104A (en) * 1999-03-24 2000-07-18 Chen; Chiou-Feng Flash memory cell with self-aligned gates and fabrication process
US6355527B1 (en) * 1999-05-19 2002-03-12 Taiwan Semiconductor Manufacturing Company Method to increase coupling ratio of source to floating gate in split-gate flash
US6151248A (en) * 1999-06-30 2000-11-21 Sandisk Corporation Dual floating gate EEPROM cell array with steering gates shared by adjacent cells
US6329685B1 (en) * 1999-09-22 2001-12-11 Silicon Storage Technology, Inc. Self aligned method of forming a semiconductor memory array of floating gate memory cells and a memory array made thereby
US6727545B2 (en) 2000-09-20 2004-04-27 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling
US20030047766A1 (en) * 2001-08-30 2003-03-13 Winbond Electronics Corporation Split gate flash memory cell structure and method of manufacturing the same
KR20030060139A (ko) * 2002-01-07 2003-07-16 삼성전자주식회사 스플리트 게이트형 비휘발성 메모리 소자 및 그 제조방법
US6885586B2 (en) * 2002-09-19 2005-04-26 Actrans System Inc. Self-aligned split-gate NAND flash memory and fabrication process
US6747310B2 (en) * 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US7057931B2 (en) * 2003-11-07 2006-06-06 Sandisk Corporation Flash memory programming using gate induced junction leakage current
US7046552B2 (en) * 2004-03-17 2006-05-16 Actrans System Incorporation, Usa Flash memory with enhanced program and erase coupling and process of fabricating the same
US6992929B2 (en) * 2004-03-17 2006-01-31 Actrans System Incorporation, Usa Self-aligned split-gate NAND flash memory and fabrication process
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
KR100598047B1 (ko) * 2004-09-30 2006-07-07 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP2006253685A (ja) * 2005-03-07 2006-09-21 Samsung Electronics Co Ltd スプリットゲート不揮発性メモリ装置及びそれの形成方法
US7598561B2 (en) * 2006-05-05 2009-10-06 Silicon Storage Technolgy, Inc. NOR flash memory
US20090039410A1 (en) * 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
JP5503843B2 (ja) * 2007-12-27 2014-05-28 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
US7668013B2 (en) * 2008-02-07 2010-02-23 Silicon Storage Technology, Inc. Method for erasing a flash memory cell or an array of such cells having improved erase coupling ratio
US7839682B2 (en) * 2009-01-29 2010-11-23 Silicon Storage Technology, Inc. Array and pitch of non-volatile memory cells
US8384147B2 (en) * 2011-04-29 2013-02-26 Silicon Storage Technology, Inc. High endurance non-volatile memory cell and array
US8488388B2 (en) * 2011-11-01 2013-07-16 Silicon Storage Technology, Inc. Method of programming a split gate non-volatile floating gate memory cell having a separate erase gate
US8669607B1 (en) * 2012-11-01 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells with increased programming efficiency

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029130A (en) * 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
CN1545707A (zh) * 2001-08-25 2004-11-10 非易失性半导体存储器及其操作方法
US20090141562A1 (en) * 2004-12-30 2009-06-04 Hee-Seog Jeon Non-volatile memory device, methods of fabricating and operating the same
CN1841783A (zh) * 2005-03-07 2006-10-04 三星电子株式会社 分裂栅极存储单元及制造其阵列的方法
CN1841785A (zh) * 2005-03-14 2006-10-04 三星电子株式会社 分裂栅极存储单元及制造分裂栅极存储单元阵列的方法
CN1937256A (zh) * 2005-05-20 2007-03-28 硅存储技术公司 分裂栅与非闪存结构/阵列及编程、擦除、读出和制造方法
US20070253257A1 (en) * 2006-04-26 2007-11-01 Chih-Hsin Wang Electrically alterable non-volatile memory cells and arrays

Also Published As

Publication number Publication date
US20130121085A1 (en) 2013-05-16
JP2014514783A (ja) 2014-06-19
US9245638B2 (en) 2016-01-26
KR20140010169A (ko) 2014-01-23
WO2012158366A1 (en) 2012-11-22
US8711636B2 (en) 2014-04-29
TWI497506B (zh) 2015-08-21
JP5706581B2 (ja) 2015-04-22
CN103608788B (zh) 2016-08-17
US20140198578A1 (en) 2014-07-17
KR101535736B1 (ko) 2015-07-09
TW201310455A (zh) 2013-03-01

Similar Documents

Publication Publication Date Title
CN103608788A (zh) 操作具有耦合栅的分裂式栅极快闪存储单元的方法
US20230360710A1 (en) Reducing programming disturbance in memory devices
US7800159B2 (en) Array of contactless non-volatile memory cells
EP2973581A1 (en) Low leakage, low threshold voltage, split-gate flash cell operation
TWI698868B (zh) 具有電容耦合至浮動閘之閘極的記憶體單元之程式化
CN101490837B (zh) 非易失性半导体存储器及其驱动方法
CN101438351A (zh) 用于擦除内存器件的方法以及多级程序化内存器件
JP2020534672A5 (zh)
US20100254194A1 (en) Memory apparatus and method for operating the same
CN101359666A (zh) 具有浮栅的非易失性动态随机存取存储器及其操作方法
JP4522879B2 (ja) 不揮発性半導体記憶装置
CN112585680B (zh) 编程具有擦除栅的分裂栅闪存存储器单元的方法
US7209385B1 (en) Array structure for assisted-charge memory devices
CN101887749B (zh) 存储器装置及其操作方法
CN100573917C (zh) 半导体存储器元件
CN100477282C (zh) 降低储存装置中第二位元效应的装置及其操作方法
CN102544021A (zh) 半导体非易失性存储器装置
EP0800179B1 (en) Method of programming a flash memory cell
US8427879B2 (en) Method for enabling a SONOS transistor to be used as both a switch and a memory
KR101420695B1 (ko) 지역전계강화 더블 폴리 이이피롬
JP2010020848A (ja) 不揮発性半導体メモリ及びデータ読み出し方法
CN104123961A (zh) 一种具有改进型n阱电容的单栅非易失存储单元
CN1150625C (zh) 双位沟槽式栅极非挥发性快闪存储单元及其操作方法
KR20200131471A (ko) U자 형태의 BICs 구조가 적용된 3차원 플래시 메모리 및 그 동작 방법
CN102169724A (zh) 存储器元件的操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant