KR101535736B1 - 커플링 게이트를 구비한 스플릿 게이트 플래시 메모리 셀의 동작 방법 - Google Patents

커플링 게이트를 구비한 스플릿 게이트 플래시 메모리 셀의 동작 방법 Download PDF

Info

Publication number
KR101535736B1
KR101535736B1 KR1020137032631A KR20137032631A KR101535736B1 KR 101535736 B1 KR101535736 B1 KR 101535736B1 KR 1020137032631 A KR1020137032631 A KR 1020137032631A KR 20137032631 A KR20137032631 A KR 20137032631A KR 101535736 B1 KR101535736 B1 KR 101535736B1
Authority
KR
South Korea
Prior art keywords
gate
region
floating gate
coupling
control gate
Prior art date
Application number
KR1020137032631A
Other languages
English (en)
Other versions
KR20140010169A (ko
Inventor
난 두
엘리자베스 에이. 쿠에바스
유리 트카체브
만다나 타다요니
헨리 에이. 옴마니
Original Assignee
실리콘 스토리지 테크놀로지 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 스토리지 테크놀로지 인크 filed Critical 실리콘 스토리지 테크놀로지 인크
Publication of KR20140010169A publication Critical patent/KR20140010169A/ko
Application granted granted Critical
Publication of KR101535736B1 publication Critical patent/KR101535736B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

기판 내에서 그들 사이의 채널 영역을 가지고, 서로 이격되는 제1 및 제2 영역들, 채널 영역 및 제1 영역 위에 배치된 플로팅 게이트, 채널 영역 위에 배치되며 그리고 플로팅 게이트 위에 배치된 부분을 가지며 플로팅 게이트에 측면으로 인접하는 컨트롤 게이트, 및 제1 영역 위에 배치되며 플로팅 게이트에 측면으로 인접하는 커플링 게이트를 포함하는 메모리 셀을 동작하는 방법. 메모리 셀을 소거하는 방법은 컨트롤 게이트에 양 전압을 인가하는 단계 및 커플링 게이트에 음 전압을 인가하는 단계를 포함한다. 메모리 셀을 리드하는 방법은 컨트롤 게이트에, 커플링 게이트에, 그리고 제1 및 제2 영역들 중 하나에 양 전압들을 인가하는 단계를 포함한다.

Description

커플링 게이트를 구비한 스플릿 게이트 플래시 메모리 셀의 동작 방법 {A METHOD OF OPERATING A SPLIT GATE FLASH MEMORY CELL WITH COUPLING GATE}
본 발명은 스플릿 게이트 플래시 메모리 셀에 관련되며, 더욱 구체적으로는 리드 및 소거 동작들을 향상시키기 위하여 커플링 게이트를 구비하는 스플릿 게이트 플래시 메모리 셀의 동작 방법에 관련된다.
본 명세서는, 여기에 참조로서 통합되는, 2011년 5월 13일에 출원된, 미국 가출원 제61/485,805호에 대하여 우선권을 주장한다.
스플릿 게이트 플래시 메모리 셀들은 해당 기술 분야에서 잘 알려져 있다. 잘 알려진 이러한 예 중 하나가 여기에 전체로서 통합되는 미국등록특허 제5,029,130호에 개시되어 있다.
미국등록특허 제5,029,130호의 도 1에 나타낸 바와 같이, 스플릿 게이트 플래시 메모리 셀(10)은, P와 같은 제1 도전형의 반도체 기판(12)을 포함한다. N과 같은 제2 도전형의 제1 영역(14)은 기판(12)의 표면을 따라 존재한다. 제1 영역(14)으로부터 이격된 제2 영역(16)은 또한 제2 도전형 N이다. 제1 영역(14)과 제2 영역(16) 사이에는 채널 영역(18)이 있다. 플로팅 게이트(22)는 채널 영역(18)의 일부 위에 그리고 제1 영역(14)의 위에 위치하며 제1 영역(14)과 용량 결합한다. 컨트롤 게이트(29)는 두 부분들을 구비한다. 제1 부분(30)은 플로팅 게이트(22)에 측면으로 인접하며 채널 영역(18)의 또 다른 일부 위에 배치되고, 제2 영역(16)과 거의 또는 전혀(little or no) 겹쳐지지 않는다. 컨트롤 게이트(29)는, 제1 부분(30)과 연결되며 플로팅 게이트(22) 위에 배치되는(플로팅 게이트(22)의 위로 단지 부분적으로만 연장되어 그들 사이의 용량 결합을 줄임 - 즉, 그들 사이에 약한 용량 결합만이 존재) 제2부분(28)을 구비한다.
리드 동작 동안, 제1 양(positive) 전압이 제1 영역(14)에 인가되면서, '0' 또는 거의 '0'의 전압이 제2 영역(16)에 인가된다. 제2 양 전압이 컨트롤 게이트(29)에 인가되어 컨트롤 게이트(29) 바로 밑의 채널 영역(18) 일부를 턴 온 시킨다. 플로팅 게이트가 프로그램된 경우에 있어서, 즉, 저장된 전하들을 가지면, 컨트롤 게이트(29) 상의 양 전압과 제1 영역(14) 상의 양 전압은 플로팅 게이트(22) 바로 밑의 채널 영역(18) 일부를 턴 온 시키기에 충분하지 않다. 채널 영역을 흐르는 '0' 또는 적은 전류는 제1 상태(예를 들어, 1)로서 감지된다. 그러나, 만일 플로팅 게이트(22)가 프로그램되지 않았다면(즉, 저장된 전하가 결핍되었다면), 컨트롤 게이트(29) 상의 양 전압과 제1 영역(14) 상의 양 전압은 플로팅 게이트(22)가 보다 많은 양 전압과 용량 결합하여, 플로팅 게이트(22) 바로 밑의 채널 영역(18)의 일부를 턴 온 시키기에 충분하며, 이에 따라 전체 채널 영역(18)을 턴 온 시킨다. 채널 영역을 흐르는 전류는 제2 상태(예를 들어, 0)로 감지된다. 그러나, 셀의 크기가 줄어들고, 수치(dimension)가 감소하며, 전압들이 낮아짐에 따라, 플로팅 게이트(22)가 소거되었을 때에 턴 온 시키는 것이 갈수록 어려워진다. 프로그램-소거 사이클 이후, 전하가 (플로팅 게이트(22)와 컨트롤 게이트(29)를 분리시키는) 터널 산화막 내에 트래핑되는 것 때문에 소거된 셀의 플로팅 게이트(22)의 전위는 한층 더 낮아지고 따라서 상응하는 터널링 효율의 감소가 일어난다. 따라서, 리드 동작 동안에 어시스트하는 부가적인 게이트를 구비하는 것과, 더욱이 상술한 셀과 호환되는 프로세스가 될 것이 요구된다.
미국 등록특허 제 6,855,980호 및 제7,315,056호는 각각 플로팅 게이트, 플로팅 게이트의 일 측으로의 컨트롤 게이트 및 제1 영역 위에서 플로팅 게이트의 또 다른 측으로의 어시스트(assist) 게이트를 구비한 플래시 메모리 셀을 개시한다. 그러나, (여기에서 전체로서 포함되는) 이러한 두 특허들은 리드 및 소거 동작들을 향상시키기 위하여 그 셀을 이용하는 방법을 개시하고 있지는 못하다.
따라서, 본 발명은 리드 및 소거 동작들 동안의 셀의 동작 방법을 제공하는 것을 일 목적으로 한다.
본 발명에 있어서, 제1 도전형의 기판, 기판의 표면을 따르는 제2 도전형의 제1 영역을 구비하는 형태의 플래시 메모리 셀 동작 방법이다. 제2 도전형의 제2 영역은 제1 영역과 이격되며, 그들 사이에 채널 영역을 갖는다. 플로팅 게이트는 채널 영역의 제1 부분 위에, 그리고 제1 영역의 일부 위에 배치되며 그들에 용량 결합된다. 컨트롤 게이트는 플로팅 게이트의 일 측에 있다. 컨트롤 게이트는, 채널 영역의 제2 부분 위에 배치되며 제2 영역과 거의 또는 전혀 겹쳐지지 않으며 플로팅 게이트에 측면으로 인접하는 제1 부분, 및 플로팅 게이트 위에 (바람직하게는 플로팅 게이트 위로 단지 부분적으로 연장되어 그들과 최소로 용량 결합되어) 배치되는 제2 부분의 두 부분들을 구비한다. 커플링 게이트는 플로팅 게이트와 그의 또 다른 측에 측면으로 인접하며 제1 영역 위에 위치하고, 플로팅 게이트에 용량 결합한다. 본 발명의 방법에 있어서, 리드 동작은 제1 영역과 제2 영역 사이에 전압 차등(voltage differential)이 인가된 동안에 컨트롤 게이트 및 커플링 게이트 모두에 제1 양 전압을 인가함으로써 이루어진다. 플로팅 게이트가 프로그램 되지 않은 경우에 있어서, 제1 양 전압은 플로팅 게이트 밑의 채널 영역이 턴 온 되도록 하고, 반면에 만일 플로팅 게이트가 프로그램되면, 제1 양 전압은 플로팅 게이트 밑의 채널 영역의 일부를 턴 온 시키기에는 충분하지 않다. 소거 동작에 있어서, 커플링 게이트에 음 전압이 인가되고 컨트롤 게이트에 제2 양 전압이 인가되는 동안에 제1 및 제2 영역에는 접지 전압이 공급된다. 커플링 게이트에 음 전압이 인가되기 때문에, 그리고 커플링 게이트와 그에 인접한 플로팅 게이트 사이의 강한 용량 결합에 기인하여, 만일 커플링 게이트에 아무런 음 전압이 인가되지 않았다면 제2 양 전압은 더욱 낮아질 수 있다. 마지막으로, 프로그램 방법에 있어서, 접지 또는 (Vcc 보다 낮은) 낮은 양 전압이 제2 영역에 인가되는 동안, 제1 영역에는 제3 양 전압이 인가된다. 컨트롤 게이트 밑의 채널 영역을 턴 온 시키기에 충분한 전압이 컨트롤 게이트에 인가된다. 그러면 전자들이 제2 영역에서부터 제1 영역으로 가속되어 플로팅 게이트의 접합(junction)에 가까위질수록 플로팅 게이트로 급격히(abruptly) 주입된다.
첫 번째, 리드 동작 동안 커플링 게이트와 플로팅 게이트 사이에 용량 결합이 증가하기 때문에, 리드 정확성이 더욱 보장되며 신호 대 잡음 비가 증가된다. 두 번째, 소거 동작 동안에, 커플링 게이트와 플로팅 게이트 사이의 용량 결합이 증가하기 때문에, 플로팅 게이트와 컨트롤 게이트 사이의 터널링 층이 보다 얇게 조정될 수 있다. 이는 트랩 업(trap up)을 향상시켜 그로 인하여 내구성을 향상시킬 수 있다.
도 1은 본 발명의 방법이 사용될 수 있는 플래시 메모리 셀 단면의 개념도이다.
도 1을 참조하면, 본 발명의 방법이 사용될 수 있는 플래시 메모리 셀(50)의 개념도(schematic diagram)가 나타나 있다. 플래시 메모리 셀(50)은 미국등록특허 제5,029,130호에서 개시된 플래시 셀(10)과 유사하기 때문에, 동일한 참조부호들은 유사한 부분들을 지시하기 위하여 사용될 것이다. 셀(50)은, P형과 같은 제1 도전형의 기판(12)에 형성된다. 기판(12)은 표면을 가진다. N과 같은 제2 도전형의 제1 영역(14)이 표면을 따라 존재한다. 또한, 제2 도전형 N의 제2 영역(16)이 기판(12)의 표면을 따라 존재하며 제1 영역(14)과 이격된다. 채널 영역(18)은 제1 영역(14)과 제2 영역(16) 사이에 있다. 플로팅 게이트(22)는 채널 영역(18)의 제1 부분 및 제1 영역(14)의 일부 위에 배치되면서 그들로부터 절연되며, 그들에 용량 결합된다. 컨트롤 게이트 또는 워드 라인(WL)(29)은 플로팅 게이트(22)의 일측에 인접하면서 플로팅 게이트(22)로부터 절연된다. 컨트롤 게이트(29)는 제1 부분(30) 및 제2 부분(28)의 두 부분들을 구비한다. 컨트롤 게이트 제1 부분(30)은 플로팅 게이트(22)에 측면으로 인접하며, 채널 영역(18)의 제2 부분 위에 있으면서 또한 그로부터 절연되고, 제2 영역(16)과는 거의 또는 전혀 겹쳐지지 않는다. 컨트롤 게이트 제2 부분(28)은 플로팅 게이트(22)의 일부 위에 배치되며 컨트롤 게이트 제2 부분(28)과 플로팅 게이트(22)가 수직으로 겹쳐지는 부분이 상대적으로 적은 덕분으로 플로팅 게이트(22)와 최소한의 용량 결합을 한다. 마지막으로, 커플링 게이트(CG)(40)는 플로팅 게이트(22)의 또 다른 측과 측면으로 인접하고 플로팅 게이트(22)로부터 절연된다. 또한, 커플링 게이트(40)는 제1 영역(14) 위에 배치되며 제1 영역(14)으로부터 절연된다.
셀(50)의 동작에 있어서, 아래의 전압들이 인가될 수 있다. 리드 동작에 있어서:
컨트롤 게이트 WL (29) 커플링 게이트 CG (40) 제2 영역(16) 제1 영역(14)
2.5 v, 또는 컨트롤 게이트(29) 밑의 채널 영역(18)의 일부를 턴 온 시키기에 충분한 전압 컨트롤 게이트(29)와 동일 1.0 v 0 v
제2 영역(16)에 인가되는 양 전압이 제1 영역(14)에 대신 인가될 수 있다.
소거 동작에 있어서 아래의 전압들이 인가될 수 있다.
컨트롤 게이트 WL (29) 커플링 게이트 CG (40) 제2 영역(16) 제1 영역(14)
양 전압
(< 10 v) 		음 전압
(< 0 v)		 0 v 0 v
프로그램 동작에 있어서 아래의 전압들이 인가될 수 있다.
컨트롤 게이트 WL (29) 커플링 게이트 CG (40) 제2 영역(16) 제1 영역(14)
Vcc 보다 적으나 컨트롤 게이트(29) 밑의 채널 영역(18)의 일부를 턴 온 시키기에 충분한 전압 Vcc 5-10 uA, 또는 접지 또는 (Vcc 보다 낮은) 낮은 양 전압 9.0 v
상술한 것으로부터 본 발명의 방법들이 아래의 장점들을 가지는 것을 알 수 있다.
첫 번째, 리드 동작 동안 커플링 게이트(40)와 플로팅 게이트(22) 사이에 용량 결합이 증가하기 때문에, 리드 정확성이 더욱 보장되며 신호 대 잡음 비가 증가된다. 두 번째, 소거 동작 동안에, 커플링 게이트(40)와 플로팅 게이트(22) 사이의 용량 결합이 증가하기 때문에, 플로팅 게이트(22)와 컨트롤 게이트(29) 사이의 터널링 층이 보다 얇게 조정될(scaled) 수 있다. 이는 트랩 업(trap up)을 향상시켜 그로 인하여 내구성을 향상시킬 수 있다.
본 발명은 위에서 설명되고 여기서 묘사된 실시예(들)에 한정되지 않으며, 첨부된 청구항들의 범위 내에 들어가는 어떠한 것들도 아우르는 것으로 이해되어야 한다. 예를 들어, 여기서 본 발명에 참조되는 것들은 어떠한 청구항이나 청구항 용어의 범위를 한정하는 것을 의도하지 않으며, 대신에 하나 이상의 청구항들에 의하여 다루어질 수 있는 하나 이상의 특징들을 단순히 참조한 것이다.
여기서 사용된, 용어들 “위(over)” 및 “상(on)” 양자 모두는 (그들 사이에 배치된 중간 물질들, 요소(element)들 또는 공간이 없이) “직접적으로 ~위” 및 (그들 사이에 배치된 중간 물질들, 요소들 또는 공간이 없이) “직접적으로 ~상” 을 포괄할 수 있다. 유사하게, 용어들 “인접한”은 (그들 사이에 배치된 중간 물질들, 요소들 또는 공간이 없이) “직접적으로 인접한” 그리고 (그들 사이에 배치된 중간 물질들, 요소들 또는 공간을 가지면서) “간접적으로 인접한” 것을 포함하며, “~에 실장된”은 (그들 사이에 배치된 중간 물질들, 요소들 또는 공간이 없이) “직접적으로 ~에 실장된” 그리고 (그들 사이에 배치된 중간 물질들, 요소들 또는 공간을 가지면서) “간접적으로 ~에 실장된”것을 포함하고, “전기적으로 연결된”은 (그들 사이에 요소들을 함께 전기적으로 연결하는 중간 물질들 또는 요소들이 없이) “직접적으로 ~에 전기적으로 연결된” 그리고 (그들사이에 요소들을 함께 전기적으로 연결하는 중간 물질들 또는 요소들을 가지면서) “간접적으로 ~에 전기적으로 연결된” 것을 포함한다. 예를 들어, “기판 위에” 요소를 형성하는 것은 그들 사이에 중간 물질들/요소들 없이 기판 상에 직접적으로 요소를 형성하는 것뿐만 아니라, 그들 사이에 중간 물질들/요소들을 하나 이상 구비하면서 기판 상에 간접적으로 요소를 형성하는 것을 포함할 수 있다.

Claims (6)

  1. 제1 도전형의 기판, 상기 기판 내에서 서로 이격되는 제2 도전형의 제1 및 제2 영역들(상기 제1 및 제2 영역들은 상기 기판 내에서 그들 사이의 채널 영역을 정의함), 상기 채널 영역의 제1 부분 및 상기 제1 영역과 절연되면서 그 위에 배치되는 플로팅 게이트, 제1 및 제2 부분들을 구비하는 컨트롤 게이트(상기 컨트롤 게이트 제1 부분은 상기 채널 영역의 제2 부분과 절연되면서 그 위에 배치되고 상기 플로팅 게이트와 절연되면서 측면으로 인접하도록 배치되며, 상기 컨트롤 게이트 제2 부분은 상기 플로팅 게이트와 절연되면서 그 위에 배치됨), 및 상기 제1 영역과 절연되면서 그 위에 배치되고 상기 플로팅 게이트와 절연되면서 측면으로 인접하는 커플링 게이트를 포함하는 메모리 셀을 소거하는 방법으로서,
    상기 방법은,
    상기 컨트롤 게이트에 양(positive) 전압을 인가하는 단계; 및
    상기 커플링 게이트에 음(negative) 전압을 인가하는 단계를 포함하는 방법.
  2. 청구항 1에 있어서,
    상기 제1 및 제2 영역들에 접지 전압을 인가하는 단계를 더 포함하는 방법.
  3. 청구항 1에 있어서,
    상기 컨트롤 게이트에 인가되는 상기 양 전압은 10V 미만인 방법.
  4. 제1 도전형의 기판, 상기 기판 내에서 서로 이격되는 제2 도전형의 제1 및 제2 영역들(상기 제1 및 제2 영역들은 상기 기판 내에서 그들 사이의 채널 영역을 정의함), 상기 채널 영역의 제1 부분 및 상기 제1 영역과 절연되면서 그 위에 배치되는 플로팅 게이트, 제1 및 제2 부분들을 구비하는 컨트롤 게이트(상기 컨트롤 게이트 제1 부분은 상기 채널 영역의 제2 부분과 절연되면서 그 위에 배치되고 상기 플로팅 게이트와 절연되면서 측면으로 인접하도록 배치되며, 상기 컨트롤 게이트 제2 부분은 상기 플로팅 게이트와 절연되면서 그 위에 배치됨), 및 상기 제1 영역과 절연되면서 그 위에 배치되고 상기 플로팅 게이트와 절연되면서 측면으로 인접하는 커플링 게이트를 포함하는 메모리 셀을 리드하는 방법으로서,
    상기 방법은,
    상기 컨트롤 게이트에 양 전압을 인가하는 단계;
    상기 커플링 게이트에 양 전압을 인가하는 단계; 및
    상기 제1 및 제2 영역들 중 하나에 양 전압을 인가하는 단계를 포함하는 방법.
  5. 청구항 4에 있어서,
    상기 컨트롤 게이트에 인가되는 상기 양 전압은 상기 커플링 게이트에 인가되는 상기 양 전압과 동일한 방법.
  6. 청구항 4에 있어서,
    상기 제1 및 제2 영역들 중 다른 하나에 접지 전압을 인가하는 단계를 더 포함하는 방법.
KR1020137032631A 2011-05-13 2012-05-04 커플링 게이트를 구비한 스플릿 게이트 플래시 메모리 셀의 동작 방법 KR101535736B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161485805P 2011-05-13 2011-05-13
US61/485,805 2011-05-13
US13/463,558 US8711636B2 (en) 2011-05-13 2012-05-03 Method of operating a split gate flash memory cell with coupling gate
US13/463,558 2012-05-03
PCT/US2012/036452 WO2012158366A1 (en) 2011-05-13 2012-05-04 A method of operating a split gate flash memory cell with coupling gate

Publications (2)

Publication Number Publication Date
KR20140010169A KR20140010169A (ko) 2014-01-23
KR101535736B1 true KR101535736B1 (ko) 2015-07-09

Family

ID=47177259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137032631A KR101535736B1 (ko) 2011-05-13 2012-05-04 커플링 게이트를 구비한 스플릿 게이트 플래시 메모리 셀의 동작 방법

Country Status (6)

Country Link
US (2) US8711636B2 (ko)
JP (1) JP5706581B2 (ko)
KR (1) KR101535736B1 (ko)
CN (1) CN103608788B (ko)
TW (1) TWI497506B (ko)
WO (1) WO2012158366A1 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI555213B (zh) * 2014-09-04 2016-10-21 力晶科技股份有限公司 快閃記憶體閘極結構及其製作方法
US9917165B2 (en) * 2015-05-15 2018-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell structure for improving erase speed
US9793279B2 (en) 2015-07-10 2017-10-17 Silicon Storage Technology, Inc. Split gate non-volatile memory cell having a floating gate, word line, erase gate, and method of manufacturing
US10141321B2 (en) * 2015-10-21 2018-11-27 Silicon Storage Technology, Inc. Method of forming flash memory with separate wordline and erase gates
CN107305892B (zh) * 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
US10199112B1 (en) * 2017-08-25 2019-02-05 Silicon Storage Technology, Inc. Sense amplifier circuit for reading data in a flash memory cell
US10608090B2 (en) 2017-10-04 2020-03-31 Silicon Storage Technology, Inc. Method of manufacturing a split-gate flash memory cell with erase gate
CN110021602B (zh) 2018-01-05 2023-04-07 硅存储技术公司 在专用沟槽中具有浮栅的非易失性存储器单元
CN110010606B (zh) 2018-01-05 2023-04-07 硅存储技术公司 衬底沟槽中具有浮栅的双位非易失性存储器单元
CN110610738B (zh) * 2018-06-15 2023-08-18 硅存储技术公司 用于闪存存储器系统的改进的感测放大器
US10847225B2 (en) * 2018-06-20 2020-11-24 Microchip Technology Incorporated Split-gate flash memory cell with improved read performance
US10714489B2 (en) 2018-08-23 2020-07-14 Silicon Storage Technology, Inc. Method of programming a split-gate flash memory cell with erase gate
US10838652B2 (en) * 2018-08-24 2020-11-17 Silicon Storage Technology, Inc. Programming of memory cell having gate capacitively coupled to floating gate
US10762966B2 (en) * 2018-10-30 2020-09-01 Globalfoundries Singapore Pte. Ltd. Memory arrays and methods of forming the same
TWI694592B (zh) 2018-11-09 2020-05-21 物聯記憶體科技股份有限公司 非揮發性記憶體及其製造方法
CN112185815A (zh) 2019-07-04 2021-01-05 硅存储技术公司 形成具有间隔物限定的浮栅和离散地形成的多晶硅栅的分裂栅闪存存储器单元的方法
US10991433B2 (en) 2019-09-03 2021-04-27 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by limiting time gap between erase and program
US11309042B2 (en) 2020-06-29 2022-04-19 Silicon Storage Technology, Inc. Method of improving read current stability in analog non-volatile memory by program adjustment for memory cells exhibiting random telegraph noise
EP4214756A1 (en) 2020-09-21 2023-07-26 Silicon Storage Technology, Inc. Method of forming a device with planar split gate non-volatile memory cells, high voltage devices and finfet logic devices
CN114335186A (zh) 2020-09-30 2022-04-12 硅存储技术股份有限公司 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法
KR20230119016A (ko) 2021-03-11 2023-08-14 실리콘 스토리지 테크놀로지 인크 개선된 제어 게이트 용량성 커플링을 갖는 스플릿 게이트플래시 메모리 셀, 및 이의 제조 방법
CN115083912A (zh) 2021-03-11 2022-09-20 硅存储技术股份有限公司 带改善控制栅电容耦合的分裂栅存储器单元及其制造方法
US11769558B2 (en) 2021-06-08 2023-09-26 Silicon Storage Technology, Inc. Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242848A (en) * 1990-01-22 1993-09-07 Silicon Storage Technology, Inc. Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
US20030047766A1 (en) * 2001-08-30 2003-03-13 Winbond Electronics Corporation Split gate flash memory cell structure and method of manufacturing the same
US20030127684A1 (en) * 2002-01-07 2003-07-10 Hyun-Khe Yoo Split-gate type nonvolatile memory devices and methods for fabricating the same
US20050269622A1 (en) * 2004-06-07 2005-12-08 Pavel Klinger Semiconductor memory array of floating gate memory cells with program/erase and select gates, and methods of making and operating same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
US5412238A (en) * 1992-09-08 1995-05-02 National Semiconductor Corporation Source-coupling, split-gate, virtual ground flash EEPROM array
US5455792A (en) * 1994-09-09 1995-10-03 Yi; Yong-Wan Flash EEPROM devices employing mid channel injection
US6091104A (en) * 1999-03-24 2000-07-18 Chen; Chiou-Feng Flash memory cell with self-aligned gates and fabrication process
US6355527B1 (en) * 1999-05-19 2002-03-12 Taiwan Semiconductor Manufacturing Company Method to increase coupling ratio of source to floating gate in split-gate flash
US6151248A (en) * 1999-06-30 2000-11-21 Sandisk Corporation Dual floating gate EEPROM cell array with steering gates shared by adjacent cells
US6329685B1 (en) * 1999-09-22 2001-12-11 Silicon Storage Technology, Inc. Self aligned method of forming a semiconductor memory array of floating gate memory cells and a memory array made thereby
US6727545B2 (en) 2000-09-20 2004-04-27 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling
KR100355662B1 (ko) * 2001-08-25 2002-10-11 최웅림 반도체 비휘발성 메모리 및 어레이 그리고 그것의 동작 방법
US6885586B2 (en) * 2002-09-19 2005-04-26 Actrans System Inc. Self-aligned split-gate NAND flash memory and fabrication process
US6747310B2 (en) * 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US7057931B2 (en) * 2003-11-07 2006-06-06 Sandisk Corporation Flash memory programming using gate induced junction leakage current
US7046552B2 (en) * 2004-03-17 2006-05-16 Actrans System Incorporation, Usa Flash memory with enhanced program and erase coupling and process of fabricating the same
US6992929B2 (en) * 2004-03-17 2006-01-31 Actrans System Incorporation, Usa Self-aligned split-gate NAND flash memory and fabrication process
KR100598047B1 (ko) * 2004-09-30 2006-07-07 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR100614644B1 (ko) 2004-12-30 2006-08-22 삼성전자주식회사 비휘발성 기억소자, 그 제조방법 및 동작 방법
KR20060097884A (ko) * 2005-03-07 2006-09-18 삼성전자주식회사 스플리트 게이트형 비휘발성 메모리 소자 및 그 형성 방법
JP2006253685A (ja) * 2005-03-07 2006-09-21 Samsung Electronics Co Ltd スプリットゲート不揮発性メモリ装置及びそれの形成方法
KR100645063B1 (ko) * 2005-03-14 2006-11-10 삼성전자주식회사 비휘발성 기억장치 및 그 제조방법
US7242051B2 (en) * 2005-05-20 2007-07-10 Silicon Storage Technology, Inc. Split gate NAND flash memory structure and array, method of programming, erasing and reading thereof, and method of manufacturing
US7626864B2 (en) * 2006-04-26 2009-12-01 Chih-Hsin Wang Electrically alterable non-volatile memory cells and arrays
US7598561B2 (en) * 2006-05-05 2009-10-06 Silicon Storage Technolgy, Inc. NOR flash memory
US20090039410A1 (en) * 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
JP5503843B2 (ja) * 2007-12-27 2014-05-28 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
US7668013B2 (en) * 2008-02-07 2010-02-23 Silicon Storage Technology, Inc. Method for erasing a flash memory cell or an array of such cells having improved erase coupling ratio
US7839682B2 (en) * 2009-01-29 2010-11-23 Silicon Storage Technology, Inc. Array and pitch of non-volatile memory cells
US8384147B2 (en) * 2011-04-29 2013-02-26 Silicon Storage Technology, Inc. High endurance non-volatile memory cell and array
US8488388B2 (en) * 2011-11-01 2013-07-16 Silicon Storage Technology, Inc. Method of programming a split gate non-volatile floating gate memory cell having a separate erase gate
US8669607B1 (en) * 2012-11-01 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for non-volatile memory cells with increased programming efficiency

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5242848A (en) * 1990-01-22 1993-09-07 Silicon Storage Technology, Inc. Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
US20030047766A1 (en) * 2001-08-30 2003-03-13 Winbond Electronics Corporation Split gate flash memory cell structure and method of manufacturing the same
US20030127684A1 (en) * 2002-01-07 2003-07-10 Hyun-Khe Yoo Split-gate type nonvolatile memory devices and methods for fabricating the same
US20050269622A1 (en) * 2004-06-07 2005-12-08 Pavel Klinger Semiconductor memory array of floating gate memory cells with program/erase and select gates, and methods of making and operating same

Also Published As

Publication number Publication date
JP5706581B2 (ja) 2015-04-22
CN103608788B (zh) 2016-08-17
JP2014514783A (ja) 2014-06-19
TWI497506B (zh) 2015-08-21
US20130121085A1 (en) 2013-05-16
US8711636B2 (en) 2014-04-29
US9245638B2 (en) 2016-01-26
CN103608788A (zh) 2014-02-26
KR20140010169A (ko) 2014-01-23
TW201310455A (zh) 2013-03-01
US20140198578A1 (en) 2014-07-17
WO2012158366A1 (en) 2012-11-22

Similar Documents

Publication Publication Date Title
KR101535736B1 (ko) 커플링 게이트를 구비한 스플릿 게이트 플래시 메모리 셀의 동작 방법
US6788576B2 (en) Complementary non-volatile memory cell
EP2973581B1 (en) Low leakage, low threshold voltage, split-gate flash cell operation
US7403418B2 (en) Word line voltage boosting circuit and a memory array incorporating same
CN100438046C (zh) 非易失性存储单元与集成电路
US10032852B2 (en) Single poly nonvolatile memory cells
TW201503291A (zh) 具有低電壓讀取路徑及高電壓抹除／寫入路徑之電性可抹除可程式化唯讀記憶體胞
CN101483065B (zh) 操作存储器的方法及其非易失性存储器
US7728378B2 (en) Nonvolatile semiconductor memory device, manufacturing method thereof and method of programming information into the memory device
US8213238B2 (en) Non-volatile memory device having separate transistors for program and erase operations and reading operation and driving method thereof
US7242621B2 (en) Floating-gate MOS transistor with double control gate
JP3001409B2 (ja) ２層フローティングゲート構造のマルチビット対応セルを有する不揮発性メモリ及びそのプログラム／消去／読出方法
JPH11238814A (ja) 半導体記憶装置およびその制御方法
KR101420695B1 (ko) 지역전계강화 더블 폴리 이이피롬
US20080308857A1 (en) Systems and Methods for Self Convergence During Erase of a Non-Volatile Memory Device
US8824210B2 (en) Hot electron injection nanocrystals MOS transistor
JP2005286185A (ja) 不揮発性半導体メモリ装置およびその製造方法
JP2009021305A (ja) 不揮発性メモリトランジスタ
JPH07192486A (ja) 電気的にプログラム可能な読み取り専用メモリ・セルのプログラミング方法
US20110057242A1 (en) Nonvolatile semiconductor memory device
US20050133853A1 (en) Flash memory cell and method of erasing the same
JPH03252994A (ja) 不揮発性半導体記憶装置
JPH0320838B2 (ko)
TW200426845A (en) The weak programming method of a non-volatile memory
KR19990057418A (ko) 스플리트 게이트형 플래쉬 이이피롬 셀의 소거 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 5