CN104123961B - 一种具有改进型n阱电容的单栅非易失存储单元 - Google Patents
一种具有改进型n阱电容的单栅非易失存储单元 Download PDFInfo
- Publication number
- CN104123961B CN104123961B CN201410346929.XA CN201410346929A CN104123961B CN 104123961 B CN104123961 B CN 104123961B CN 201410346929 A CN201410346929 A CN 201410346929A CN 104123961 B CN104123961 B CN 104123961B
- Authority
- CN
- China
- Prior art keywords
- pipe
- terminal
- electric capacity
- read
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005641 tunneling Effects 0.000 claims abstract description 37
- 238000007667 floating Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000012212 insulator Substances 0.000 claims abstract description 4
- 238000000926 separation method Methods 0.000 claims abstract description 4
- 230000005611 electricity Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 abstract description 3
- 239000007924 injection Substances 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 241000486679 Antitype Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种具有改进型N阱电容的单栅非易失存储单元，包括控制管、隧穿管、读取管以及选择管，控制管和隧穿管均采用改进型N阱电容实现，读取管采用NMOS晶体管或本征管实现，选择管采用NMOS晶体管实现，控制管、隧穿管和读取管三管的栅极并接，作为存储电荷的浮栅，该浮栅与外界通过绝缘层隔离，所述的控制管驻留在第一个N阱中，隧穿管驻留在第二个N阱中，读取管驻留在P衬底或第一个P阱中，选择管驻留在第一个P阱中，所述改进型N阱电容是在栅极两侧的N阱中分别掺杂N+类型和P+类型的杂质，形成N+区域和P+区域，同时栅极多晶为N+类型的杂质注入。本发明提出了改进型N阱电容。其在实现与标准CMOS工艺兼容的同时，提高存储单元的擦写效率和稳定性。
Description
技术领域
本发明属于微电子技术领域，涉及半导体集成电路的存储技术，具体是指适用于低功耗且与标准CMOS工艺兼容的单栅非易失存储单元。
背景技术
根据制造工艺的不同，可以将非易失存储器分为两大类：基于标准CMOS工艺的非易失存储器和基于特殊工艺的非易失存储器。EEPROM、FLASH、铁电存储器、相变存储器、阻变存储器以及磁电存储器等基于特殊工艺的非易失存储器一般成本较高，无法满足某些应用场合对低成本的需求，如射频识别标签芯片。因此，已经提出了具有不同结构的非易失存储单元，这些存储单元只包含单个多晶硅层，因此可以与标准CMOS工艺兼容。
单栅非易失存储单元一般包括控制管、隧穿管、读取管以及选择管。在目前公开的存储单元结构中有不少是采用传统的N阱电容作为控制管或隧穿管，这种传统的N阱电容的横截面结构图如图2所示。从图2中可看到，传统的N阱电容在N阱202中只有N+类型的杂质注入(205、206)，用于作为N阱的接触，而没有P+类型的杂质注入。对于这种N阱电容，在刚开始施加反偏电压时，反型层来不及建立，只有靠耗尽层向N阱深处延伸，出现深耗尽状态，尤其是沟道处掺杂浓度较低的情况。而后随着时间的推移，反型层逐渐形成，耗尽层逐渐变窄，器件从深耗尽状态过渡到反型状态，最后趋于稳定。这种现象会对存储单元的擦写效率及稳定性造成不利影响。
发明内容
本发明的目的针对上述已有技术的不足，提出一种具有改进型N阱电容的单栅非易失存储单元，以实现与标准CMOS工艺兼容的同时，提高存储单元的擦写效率和稳定性。
为实现上述目的，本发明采用的技术方案为：
一种具有改进型N阱电容的单栅非易失存储单元，其特征在于：包括控制管、隧穿管、读取管以及选择管，控制管和隧穿管均采用改进型N阱电容实现，读取管采用NMOS晶体管或本征管实现，选择管采用NMOS晶体管实现，控制管、隧穿管和读取管三管的栅极并接，作为存储电荷的浮栅，该浮栅与外界通过绝缘层隔离，所述的控制管驻留在第一个N阱中，隧穿管驻留在第二个N阱中，读取管驻留在P衬底或第一个P阱中，选择管驻留在第一个P阱中，所述改进型N阱电容是在栅极两侧的N阱中分别掺杂N+类型和P+类型的杂质，形成N+区域和P+区域，同时栅极多晶为N+类型的杂质注入。
其中：
所述的控制管、隧穿管、读取管和选择管均为单栅结构。
所述的控制管、隧穿管、读取管和选择管具有相同的栅极氧化层厚度。
控制管N阱电容的N+区域和P+区域连接在一起，构成控制端子；隧穿管N阱电容的N+区域和P+区域连接在一起，构成隧穿端子；读取管的漏极构成读取端子；读取管的源极与选择管的漏极连接，选择管的源极输出数据；选择管的栅极构成选择端子。
所述的隧穿管、读取管的栅极区面积均小于控制管的栅极区面积。
所述控制端子、隧穿端子和读取端子，这三端容性耦合的电势，叠加后形成浮栅上的电势。
所述控制端子、隧穿端子、读取端子与选择端子在编程操作、擦除操作、读取操作时分别施加不同的电压组合。
针对背景技术中传统的N阱电容存在的缺点，本发明提出了改进型N阱电容。其在实现与标准CMOS工艺兼容的同时，提高存储单元的擦写效率和稳定性。
附图说明
图1是本发明的整体结构示意图；
图2为传统的N阱电容的横截面结构图；
图3为本发明的改进型N阱电容的横截面结构图；
图4为本发明的存储单元的横截面结构图，其中读取管为NMOS晶体管；
图5为本发明的存储单元的横截面结构图，其中读取管为本征管。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
参考图1，本发明提出的存储单元包含四个部分，包括控制管101、隧穿管102、读取管103以及选择管104，控制管101为改进型N阱电容，隧穿管102为改进型N阱电容，读取管103为NMOS晶体管或本征管，选择管104为NMOS晶体管。控制管101、隧穿管102、读取管103以及选择管104均为单栅结构，且具有相同的栅极氧化物厚度，因此与标准CMOS工艺兼容。控制管101、隧穿管102、读取管103的栅极连接在一起，作为存储电荷的浮栅105，该浮栅105与外界通过绝缘层隔离。其中，控制管101的N阱区域作为控制端子CO，隧穿管102的N阱区域作为隧穿端子TU，读取管103的漏极作为读取端子RE，选择管104的栅极作为选择端子SE，选择管104的漏极与读取管103的源极连接，选择管104的源极输出数据DA。控制端子CO、隧穿端子TU和读取端子RE三个端子容性耦合的电势叠加后形成了浮栅上的电势。
针对背景技术中传统的N阱电容存在的缺点，本发明提出了改进型N阱电容，如图3所示。改进型N阱电容在沟道两侧分别具有N+类型的杂质注入305以及P+类型的杂质注入306，同时栅极多晶303的掺杂类型仍然为N+。这使得N阱电容在栅极外加反偏电压时，能够为沟道区域提供足够的空穴，从而快速达到平衡态。改进后的N阱电容提高了存储单元的擦写效率及稳定性。
图4为本发明的存储单元的横截面结构图，其中读取管103为NMOS晶体管，读取管103的源极与选择管104的漏极共用，以减小存储单元的面积。本发明所述的控制管驻留在第一个N阱中，隧穿管驻留在第二个N阱中，读取管驻留在P衬底或第一个P阱中，选择管驻留在第一个P阱中。在图4中，控制管101在N阱401中，隧穿管102在N阱402中，读取管103和选择管104在P阱403中。从图4中还可以看出，控制管101的尺寸比隧穿管102和读取管103的尺寸大得多，这样可大大降低擦写时所需要的高压。具体的尺寸比例根据应用的不同进行合理选择。
图5为本发明的存储单元的横截面结构图，其中读取管为本征管。本发明所述的控制管驻留在第一个N阱中，隧穿管驻留在第二个N阱中，读取管驻留在P衬底或第一个P阱中，选择管驻留在第一个P阱中。在图5中，控制管101在N阱501中，隧穿管102在N阱502中，读取管103直接做在衬底504中，选择管104在P阱503中。读取管103的源极与选择管104的漏极相连接。
表1中列出了本发明所述的存储单元在编程、擦除和读取操作时各端子所施加的电压。其中，CO表示控制端子，TU表示隧穿端子，RE表示读取端子，SE表示选择端子。Vdd为电路的工作电压，其大小应根据所采用的工艺库合理选择，Vcc是大于Vdd的一个高电压。
| CO | TU | RE | SE | |
| 编程 | Vcc | 0 | 0 | 0 |
| 擦除 | 0 | Vcc | 0 | 0 |
| 读取 | 0 | 0 | Vdd | Vdd |
表1 存储单元操作电压
以下给出本发明的操作条件：
1、编程操作
编程操作，是将电子注入到浮栅上的过程。对存储单元进行编程时，各端子施加的电压如表1所示。SE端接0电压，使选择管截止。CO端接高电压Vcc，TU端接0电压。由于控制管的尺寸远大于隧穿管和读取管，通过电容耦合，浮栅上的电压近似等于Vcc。当这个电压高于Fowler-Nordheim(FN)隧穿所需要的最小电压时，隧穿管N阱一端的电子就通过FN隧穿效应注入到浮栅上。
2、擦除操作
与编程操作相反，擦除操作是将浮栅上存储的电子去除掉。各端子施加的电压如表1所示。SE端同样接0电压，使选择管截止。CO端接0电压，TU端接高电压Vcc。通过电容耦合，浮栅上的电压近似为0电压，这样隧穿管两端的压降很大。当该压降高于FN隧穿所需要的最小电压时，浮栅上的电子FN隧穿至擦除端子TU一侧。
3、读取操作
读取操作是将浮栅上的信息读取出来。此时CO端和TU端均接0电压，RE端接Vdd，选择管的栅极SE偏置为Vdd，将选择管打开。当浮栅上存有电子时，读取管截止，选择管的源极DA没有电流流出，读出数据为“1”；当浮栅上没有存储电子时，读取管导通，选择管的源极DA有电流流出，读出数据为“0”。
当然，为了满足局部的和具体要求，本领域的技术人员可以对上面的描述的解决方案应用于许多修改和变更。具体而言，虽然已经参考优选的实施方式通过一定程度的特殊性描述本发明，应当理解形式以及细节上的各种省略，替代和改变以及其他实施方案是可能的；此外，明确的旨在与发明任何公开的实施方案有关的具体的元件和/或方法步骤，可以按照设计选择的常规方式结合在任何其它实施方案中。
Claims (5)
1.一种具有改进型N阱电容的单栅非易失存储单元，其特征在于：包括控制管、隧穿管、读取管以及选择管，控制管和隧穿管均采用改进型N阱电容实现，读取管采用NMOS晶体管或本征管实现，选择管采用NMOS晶体管实现，控制管、隧穿管和读取管三管的栅极并接，作为存储电荷的浮栅，该浮栅与外界通过绝缘层隔离，所述的控制管驻留在第一个N阱中，隧穿管驻留在第二个N阱中，读取管驻留在P衬底或第一个P阱中，选择管驻留在第一个P阱中，所述改进型N阱电容是在栅极两侧的N阱中分别掺杂N+类型和P+类型的杂质，形成N+区域和P+区域，同时栅极多晶为N+类型的杂质注入；
控制管N阱电容的N+区域和P+区域连接在一起，构成控制端子CO；隧穿管N阱电容的N+区域和P+区域连接在一起，构成隧穿端子TU；读取管的漏极构成读取端子RE；读取管的源极与选择管的漏极连接，选择管的源极输出数据；选择管的栅极构成选择端子SE；
编程操作，是将电子注入到浮栅上的过程；对存储单元进行编程时，选择端子SE接0电压，使选择管截止；控制端子CO接高电压Vcc，隧穿端子TU接0电压，读取端子RE接0电压；由于控制管的尺寸远大于隧穿管和读取管，通过电容耦合，浮栅上的电压近似等于Vcc，当这个电压高于FN隧穿所需要的最小电压时，隧穿管N阱一端的电子就通过FN隧穿效应注入到浮栅上；
擦除操作是将浮栅上存储的电子去除掉；擦除操作时，选择端子SE接0电压，使选择管截止；控制端子CO接0电压，隧穿端子TU端接高电压Vcc，读取端子RE接0电压；通过电容耦合，浮栅上的电压近似为0电压，这样隧穿管两端的压降很大，当该压降高于FN隧穿所需要的最小电压时，浮栅上的电子FN隧穿至擦除端子TU一侧；
读取操作是将浮栅上的信息读取出来；读取操作时，控制端子CO端和隧穿端子TU端均接0电压，读取端子RE端接Vdd，选择端子SE偏置为Vdd，将选择管打开，Vdd为电路的工作电压，Vcc是大于Vdd的一个高电压；当浮栅上存有电子时，读取管截止，选择管的源极没有电流流出，读出数据为“1”；当浮栅上没有存储电子时，读取管导通，选择管的源极有电流流出，读出数据为“0”。
2.根据权利要求1所述的一种具有改进型N阱电容的单栅非易失存储单元，其特征在于：所述的控制管、隧穿管、读取管和选择管均为单栅结构。
3.根据权利要求1所述的一种具有改进型N阱电容的单栅非易失存储单元，其特征在于：所述的控制管、隧穿管、读取管和选择管具有相同的栅极氧化层厚度。
4.根据权利要求1所述的一种具有改进型N阱电容的单栅非易失存储单元，其特征在于：所述的隧穿管、读取管的栅极区面积均小于控制管的栅极区面积。
5.根据权利要求4所述的一种具有改进型N阱电容的单栅非易失存储单元，其特征在于：所述控制端子、隧穿端子和读取端子，这三端容性耦合的电势，叠加后形成浮栅上的电势。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410346929.XA CN104123961B (zh) | 2014-07-21 | 2014-07-21 | 一种具有改进型n阱电容的单栅非易失存储单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410346929.XA CN104123961B (zh) | 2014-07-21 | 2014-07-21 | 一种具有改进型n阱电容的单栅非易失存储单元 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104123961A CN104123961A (zh) | 2014-10-29 |
| CN104123961B true CN104123961B (zh) | 2017-06-16 |
Family
ID=51769346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410346929.XA Active CN104123961B (zh) | 2014-07-21 | 2014-07-21 | 一种具有改进型n阱电容的单栅非易失存储单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104123961B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116434804B (zh) * | 2023-06-12 | 2023-09-01 | 安徽大学 | 一种9T2M的nvSRAM单元、模式切换电路以及非易失性存储电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102122529A (zh) * | 2011-01-21 | 2011-07-13 | 西安电子科技大学 | 适应用于uhfrfid无源标签芯片的单栅存储器 |
| CN103928053A (zh) * | 2014-04-21 | 2014-07-16 | 天津工业大学 | 低功耗单栅非挥发性存储器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101155943B1 (ko) * | 2004-04-28 | 2012-06-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｍｏｓ 캐패시터 및 반도체 장치 |
| US8409944B2 (en) * | 2010-06-24 | 2013-04-02 | Semiconductor Components Industries, Llc | Process of forming an electronic device including a nonvolatile memory cell having a floating gate electrode or a conductive member with different portions |
-
2014
- 2014-07-21 CN CN201410346929.XA patent/CN104123961B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102122529A (zh) * | 2011-01-21 | 2011-07-13 | 西安电子科技大学 | 适应用于uhfrfid无源标签芯片的单栅存储器 |
| CN103928053A (zh) * | 2014-04-21 | 2014-07-16 | 天津工业大学 | 低功耗单栅非挥发性存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104123961A (zh) | 2014-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI342615B (en) | A multiple time programmable (mtp) memory cell and a method for operating the same | |
| JP2007123830A (ja) | 不揮発性半導体記憶装置 | |
| US9613709B2 (en) | Dual non-volatile memory cell comprising an erase transistor | |
| US9653470B2 (en) | Individually read-accessible twin memory cells | |
| CN108346662A (zh) | 单层多晶硅非易失性存储单元的操作方法 | |
| JP4859292B2 (ja) | 半導体集積回路装置およびｎａｎｄ型不揮発性半導体装置 | |
| TW461094B (en) | A new single poly EEPROM cell structure, operations, and array architecture | |
| CN103514954A (zh) | 闪存的擦除方法、读取方法及编程方法 | |
| US6952369B2 (en) | Method for operating a NAND-array memory module composed of P-type memory cells | |
| US20100039868A1 (en) | Low voltage, low power single poly EEPROM | |
| CN104299646B (zh) | 基于标准工艺的超低功耗非易失性存储器 | |
| CN104361906A (zh) | 基于标准cmos工艺的超低功耗非易失性存储器 | |
| CN107093460A (zh) | 用于管理eeprom存储器存取晶体管的击穿的装置和方法 | |
| US9390799B2 (en) | Non-volatile memory cell devices and methods, having a storage cell with two sidewall bit cells | |
| CN104112472B (zh) | 兼容标准cmos工艺的超低功耗差分结构非易失性存储器 | |
| CN104123961B (zh) | 一种具有改进型n阱电容的单栅非易失存储单元 | |
| CN105261618A (zh) | 非挥发性存储器单元 | |
| CN104112474B (zh) | 一种单多晶非易失存储器的存储单元 | |
| CN104112476B (zh) | 兼容标准cmos工艺的超低功耗伪差分结构非易失性存储器 | |
| JP2005039067A (ja) | 不揮発性半導体記憶装置 | |
| CN101335305A (zh) | 非易失性存储器及其制造方法 | |
| CN104157308B (zh) | 兼容标准cmos工艺的伪差分结构非易失性存储器 | |
| CN107393926A (zh) | 闪存单元、闪存阵列及其操作方法 | |
| JP2003168747A (ja) | 単一双晶ケイ素埋め込み式消去型プログラマブル・ロム | |
| CN101471383B (zh) | 非易失性半导体存储装置,其制造方法以及非易失性存储器阵列 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |