JP5679828B2 - スイッチング電源および画像形成装置 - Google Patents

Description

本発明は、ＤＣ／ＤＣコンバータなどのスイッチングレギュレータを備えたスイッチング電源装置に関する。

ＤＣ／ＤＣコンバータなどのスイッチングレギュレータを備えたスイッチング電源装置は、画像形成装置などの電源装置として広く普及している。このような電源装置では、負荷の変動に対する電圧および電流の変化を緩慢にするために大容量のコンデンサが必要であった。特許文献１では、負荷のインピーダンスが急変することを予告する予告信号に基づいて出力電圧の変動を抑制する手段が提案されている。

特開２０００−０２３３５５号公報

ところで、スイッチングレギュレータには過負荷保護回路が設けられることが一般的である。しかし、過負荷保護回路の構成によっては、スイッチングレギュレータの出力電流に対する出力電圧の特性（垂下特性）が『へ』の字型になってしまうことがある。図４（Ａ）によれば、出力電流Ｉｏｕｔが垂下開始ポイントであるＩａを超えると、出力電圧Ｖｏｕｔが垂下を開始する。出力電流Ｉｏｕｔが負荷ショートポイントであるＩｂになると、出力電圧Ｖｏｕｔはゼロになる。このような『へ』の字型の垂下特性を有するスイッチング電源装置では、負荷の短絡などが発生したときに、スイッチング素子や整流素子にピーク値の大きい電流が流れてしまう。これは、スイッチング素子や整流素子の信頼性の低下や、破壊を招く。

そこで、本発明は、負荷の短絡などが発生しても、スイッチング電源装置に使用されるスイッチング素子や整流素子などの素子の信頼性を維持することが可能な過負荷保護回路を提供する。

本発明は、たとえば、
スイッチング素子と、
インダクタと第１の整流素子を備え、前記スイッチング素子の出力を整流するための整流回路と、
前記整流回路の出力と予め定められた目標値に応じて前記スイッチング素子のスイッチング状態を変化させて、前記整流回路の出力を制御する制御回路とを備えたスイッチング電源装置であって、
前記第１の整流素子に流れる電流を検出する検出手段と、
前記検出手段の検出結果を平均化する平均化手段と、
前記平均化手段の出力が前記スイッチング電源装置の出力の垂下が開始されたことを示すようになるまでは前記スイッチング素子のオン時間を低減せず、前記平均化手段の出力が前記スイッチング電源装置の出力の垂下が開始されたことを示すようになると前記スイッチング素子のオン時間を低減することで前記スイッチング電源装置の出力となる前記整流回路の出力を低下させる過負荷保護手段と
を備えることを特徴とするスイッチング電源装置を提供する。

本発明によれば、整流回路に含まれている第１の整流素子に流れる電流が、整流回路の出力電圧の垂下が開始されたことを判別するために予め定められた所定値を超えるようになると、スイッチング電源装置の出力を低下させる。これにより、過負荷時における垂下特性が『フ』の字型になるため、負荷の短絡などが発生しても、スイッチング電源装置に使用されるスイッチング素子や整流素子などの素子の信頼性を維持することが可能となる。

基本となるＤＣ／ＤＣコンバータの一例を示す図。 基本的なＤＣ／ＤＣコンバータの動作例を示す図。 （Ａ）、（Ｂ）は出力電流Ｉｏｕｔが過大となった状態（過負荷時）におけるＤＣ／ＤＣコンバータの動作を示す図。 （Ａ）は出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとの関係（垂下特性）を説明するための図であり、（Ｂ）はインダクＬ１に流れる電流の時間経過を説明するための図。 実施例１に係るＤＣ／ＤＣコンバータを示す図。 出力電流Ｉｏｕｔが正常値の場合の動作例を示す図。 （Ａ）、（Ｂ）は出力電流Ｉｏｕｔが過大となった状態（過負荷時）におけるＤＣ／ＤＣコンバータの動作を示す図。 （Ａ）は出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとの関係を説明するための図あり、（Ｂ）はインダクＬ１に流れる電流の時間経過を説明するための図。 実施例２のスイッチング電源装置を示す図。 出力電流Ｉｏｕｔが正常値の場合の動作例を示す図。 （Ａ）、（Ｂ）は出力電流Ｉｏｕｔが過大となった状態（過負荷時）におけるＤＣ／ＤＣコンバータの動作を示す図。 実施例３の電源装置および負荷となる機器を示したブロック図。 実施例３の電源装置および負荷となる機器を示したブロック図。 比較例を示す図。 （Ａ）はスイッチング電源装置を搭載した画像形成装置を示す図であり、（Ｂ）はスイッチング電源装置の適用例を示す図。

［基本的な構成］
図１は、本発明の基本となるＤＣ／ＤＣコンバータの一例を示す図である。図２は、基本的なＤＣ／ＤＣコンバータの動作例を示す図である。ＤＣ／ＤＣコンバータ１００の主な構成要素は、過負荷保護回路１０１、誤差増幅回路１０２、ＰＷＭ回路１０３、プッシュプル回路１０４、スイッチング素子であるＦＥＴ１、および、整流回路１０５である。整流回路１０５は、インダクタと第１の整流素子とを備え、スイッチング素子の出力を整流するための整流回路である。入力電圧Ｖｉｎは、抵抗Ｒｉｓを介して、ＦＥＴ１に供給される。ＦＥＴ１のゲート端子には、抵抗Ｒ６を介して、トランジスタＱ３、Ｑ４からなるプッシュプル回路１０４が接続される。プッシュプル回路１０４は、パルス幅変調回路からのパルス幅変調信号に応じてプッシュプル動作を行う。プッシュプル回路１０４には、抵抗Ｒ５、比較器ＰＷＭ Ａｍｐ、三角波発生器ＯＳＣからなるＰＷＭ回路１０３が接続される。ＰＷＭ回路１０３は、誤差増幅回路１０２からの出力に応じてスイッチング素子のオンデューティを変化させるためのパルス幅変調信号を出力する。比較器ＰＷＭ Ａｍｐの反転入力端子Ｖｐ−には、抵抗Ｒ３、Ｒ４、トランジスタＱ２、比較器Ｅｒｒ Ａｍｐ、定電圧源Ｖｒｅｆ２からなる誤差増幅回路１０２が接続される。誤差増幅回路１０２は、整流回路の出力と予め定められた目標値に応じてスイッチング素子のスイッチング状態を変化させて、整流回路の出力を安定化させる制御回路の一部として機能する。なお、制御回路は、誤差増幅回路１０２、ＰＷＭ回路１０３、プッシュプル回路を備える部分である。

ＦＥＴ１がスイッチングを行うと、インダクタＬ１と整流素子であるダイオードＤ１とにＦＥＴ１からパルス電圧が供給される。このパルス電圧は、インダクタＬ１、ダイオードＤ１、電解コンデンサＣ１によって直流の出力電圧Ｖｏｕｔへ整流される。出力電圧Ｖｏｕｔは、抵抗Ｒ７、Ｒ８によって構成された分圧回路によって分圧され、比較器ＥｒｒＡｍｐの非反転入力端子Ｖｅ＋に供給される。一方、比較器Ｅｒｒ Ａｍｐの反転入力端子Ｖｅ−には、基準電圧Ｖｒｅｆ２が供給される。したがって、比較器Ｅｒｒ Ａｍｐは、出力電圧Ｖｏｕｔの誤差情報に基づいてトランジスタＱ２のベース電流を増減させ、比較器ＰＷＭ Ａｍｐの反転入力端子の電圧Ｖｐ−を制御する。これにより、ＦＥＴ１は、出力電圧Ｖｏｕｔの誤差情報に基づいてＰＷＭスイッチングを行い、出力電圧Ｖｏｕｔが定電圧化される。

ところで、スイッチングレギュレータには、過負荷保護回路が設けられることが一般的である。図１に示したＤＣ／ＤＣコンバータ１００にも、過負荷保護回路１０１が設けられている。過負荷保護回路１０１は、抵抗Ｒｉｓ、Ｒ１、Ｒ２、コンデンサＣ２、定電圧源Ｖｒｅｆ１、比較器ＣＳ Ａｍｐ、トランジスタＱ１で構成されている。抵抗Ｒｉｓは、ＦＥＴ１のドレイン電流Ｉｄを電圧Ｖｉｓに変換する。電圧Ｖｉｓは、抵抗Ｒ１、コンデンサＣ２からなるフィルタ回路によって平均化され、比較器ＣＳ Ａｍｐの反転入力端子Ｖｃ−に供給される。一方、比較器ＣＳ Ａｍｐの非反転入力端子Ｖｃ＋には、入力電圧と定電圧源Ｖｒｅｆ１からの電圧との差分電圧であるＶｉｎ−Ｖｒｅｆ１が供給される。図２には、比較器Ｅｒｒ Ａｍｐ、ＣＳ Ａｍｐ、ＰＷＭ Ａｍｐ、ＦＥＴ１のゲート−ソース間電圧Ｖｇｓ、ＦＥＴ１のドレイン電流Ｉｄと出力電流Ｉｏｕｔの関係が時間軸に沿って示されている。出力電流Ｉｏｕｔが正常値であれば、比較器ＣＳ Ａｍｐの反転入力端子電圧Ｖｃ−と、非反転入力端子電圧Ｖｃ＋は、Ｖｃ− ＞ Ｖｃ＋ となる。この条件下では、ＣＳ ＡｍｐがトランジスタＱ１をＯＦＦさせる。よって、比較器ＣＳ ＡｍｐがＰＷＭ回路１０３の動作に介在しない。

図３は、出力電流Ｉｏｕｔが過大となったときの比較器Ｅｒｒ Ａｍｐ、ＣＳ Ａｍｐ、ＰＷＭ Ａｍｐ、ＦＥＴ１のゲート−ソース間電圧Ｖｇｓ、ＦＥＴ１のドレイン電流Ｉｄと出力電流Ｉｏｕｔの関係を示した図である。とりわけ、図３（Ａ）、図３（Ｂ）は、出力電流Ｉｏｕｔが増大した場合（過負荷時）の動作を示す図である。出力電流Ｉｏｕｔが過大になると、ゲート電流Ｉｄのピーク値が上昇する。よって、Ｖｉｓの振幅が増大する。この場合、比較器ＣＳ Ａｍｐの反転入力端子の電圧Ｖｃ−が、非反転入力端子の電圧Ｖｃ＋（ ＝ Ｖｉｎ−Ｖｒｅｆ１）よりもわずかに低下するようになる。すると比較器ＣＳ Ａｍｐは、トランジスタＱ１のベース電流を増加させ、比較器ＰＷＭ Ａｍｐの反転入力端子の電圧Ｖｐ−を低下させる。これにより、ＦＥＴ１のオンデューティ（デューティ比）が低下するから、Ｖｉｓのパルス幅が減少し、比較器ＣＳ Ａｍｐの反転入力端子の電圧Ｖｃ−が上昇する。以上の一連の閉ループ制御によって、ＦＥＴ１は、比較器ＣＳ Ａｍｐの反転入力端子電圧Ｖｃ−と非反転入力端子電圧Ｖｃ＋（ ＝ Ｖｉｎ−Ｖｒｅｆ１）が概ね等しくなるように、ＰＷＭスイッチングを行う。なお、ＦＥＴ１のオンデューティが低下すれば、出力電圧Ｖｏｕｔも低下する。

図３（Ａ）、図３（Ｂ）が示すように、出力電流Ｉｏｕｔがさらに増大すると、比較器ＣＳ Ａｍｐは、トランジスタＱ１のベース電流をさらに増加させる。これを受けて、比較器ＰＷＭ Ａｍｐは、ＦＥＴ１のオンデューティをさらに低下させる。よって、出力電圧Ｖｏｕｔはさらに低下することとなる。

図４（Ａ）は、出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとの関係（垂下特性）を示す図である。図２を用いて説明した、比較器Ｅｒｒ Ａｍｐによる制御領域４０１では、出力電圧Ｖｏｕｔは出力電流Ｉｏｕｔによらず、ほぼ一定の電圧Ｖａとなる。電圧Ｖａは、次式で表される。

出力電流Ｉｏｕｔが上昇し垂下開始電流Ｉａとなると、出力電圧Ｖｏｕｔの垂下が始まる。これ以降、図３（Ａ）、図３（Ｂ）を用いて説明した、比較器ＣＳ Ａｍｐによる制御領域４０２となる。抵抗Ｒｉｓで検出された電圧Ｖｉｓは、抵抗Ｒ１、コンデンサＣ２からなるフィルタ回路によって平均化され、比較器ＣＳ Ａｍｐの反転入力端子Ｖｃ−に供給される。比較器ＣＳ Ａｍｐの反転入力端子電圧Ｖｃ−と、非反転入力端子電圧Ｖｃ＋は、概ね等しくなるように制御される。よって、ＦＥＴ１のＯＮ時間をｔｏｎ、スイッチング周期をＴｓｗとすると、Ｖｒｅｆ１、Ｒｉｓ、Ｉａには、次式が成り立つ。

図４（Ｂ）に示すように、ＦＥＴ１のゲート電流Ｉｄの変化量をΔＩ、インダクタＬ１のインダクタンスをＬ１、ダイオードＤ１の順方向電圧降下をＶｆｄ１とすると、次式が成り立つ。

上記の式（２）（３）（４）から、垂下開始電流Ｉａは次式で与えられる。

さて、出力電圧Ｖｏｕｔが垂下し、ついには０となったときの出力電流Ｉｂは、上記の式（５）から求められる。

式（５）において、Ｖａを０に漸近していくと、次式が成り立つ。

このとき、Ｖｉｎ ＞ Ｖｆｄ１とすると、次式が成り立つ。

よって、垂下開始電流Ｉａと、出力電圧Ｖｏｕｔが０となったときの出力電流Ｉｂは、次式の関係となる。

式（８）から、出力電圧Ｖｏｕｔの垂下特性は図４（Ａ）が示すような『へ』の字型となることがわかる。出力電圧Ｖｏｕｔの垂下特性が『へ』の字型になると、たとえば、負荷短絡時など、ＦＥＴ１やダイオードＤ１にピーク値の大きな電流が流れることとなる。つまり、これらデバイスの信頼性が低下したり、破壊されたりしてしまう。

［実施例１］
図５は、本発明の実施例１に係るＤＣ／ＤＣコンバータを示す図である。ここでは、スイッチング電源装置の一例としてＤＣ／ＤＣコンバータ５００について説明する。実施例１の特徴は、過負荷保護回路５０１によって、ＤＣ／ＤＣコンバータ５００における還流用の整流素子であるダイオードＤ１に流れる電流を検出し、過負荷保護を行うことである。図１ないし図４を用いて説明した事項と共通する事項については同一の符号を付与することで説明の簡潔化を図る。

図５を参照すると、スイッチング素子であるＦＥＴ１の第１端子には、インダクタＬ１の第１端子と第１の整流素子であるダイオードＤ１の第１端子とが接続されている。また、インダクタＬ１の第２端子には、負荷を接続するための第１出力端子と、コンデンサＣ１の第１端子とが接続されている。第１の整流素子であるダイオードＤ１の第２端子には、検出手段として機能する検出抵抗Ｒｉｓの第１端子が接続されている。検出抵抗Ｒｉｓの第２端子には、コンデンサＣ１の第２端子と負荷を接続するための第２端子とが接続されている。

図１と図５とを比較するとわかるように、過負荷保護回路１０１が過負荷保護回路５０１に置き換えられている。この過負荷保護回路５０１を採用することで、『へ』の字型の垂下特性を『フ』の字型の垂下特性に変更することができる。すなわち、ＦＥＴ１やダイオードＤ１などのデバイスの信頼性を維持しつつ、過負荷による破壊を抑制できる。図６は、出力電流Ｉｏｕｔが正常値の場合の動作を示す図である。ＤＣ／ＤＣコンバータ５００の入力電圧Ｖｉｎは、ＦＥＴ１に供給される。図２と比較するとわかるように、過負荷保護回路の構成が異なるため比較器ＣＳ Ａｍｐの動作だけが異なる。

ここで、過負荷保護回路５０１の動作を説明する。過負荷保護回路５０１は、検出手段の検出結果が所定値を超えるようになるとスイッチング素子のスイッチング状態を変化させることで、スイッチング電源装置の出力となる整流回路の出力を低下させる出力低下手段として機能する。抵抗Ｒｉｓ、Ｒ１、Ｒ２、コンデンサＣ２、定電圧源Ｖｒｅｆ１、比較器ＣＳ Ａｍｐ、トランジスタＱ１で構成されている。抵抗Ｒｉｓは、第１の整流素子に流れる電流を検出する検出手段として機能し、ダイオードＤ１の順電流Ｉｆを電圧Ｖｉｓに変換する。つまり、抵抗Ｒｉｓは、順電流Ｉｆの検出回路を構成している。電圧Ｖｉｓは、抵抗Ｒ１、コンデンサＣ２からなるフィルタ回路５０２によって平均化され、比較器ＣＳ Ａｍｐの反転入力端子Ｖｃ−に供給される。フィルタ回路５０２は、検出手段の検出結果を平均化する平均化手段として機能している。すなわち、フィルタ回路５０２は、平均化抵抗である抵抗Ｒ１と平均化コンデンサであるコンデンサＣ２とを備えている。抵抗Ｒ１の第１端子には、ダイオードＤ１の第２端子と抵抗Ｒｉｓの第１端子とが接続されている。コンデンサＣ２の第１端子には、抵抗Ｒ１の第２端子が接続されている。コンデンサＣ１の第２端子には、抵抗Ｒｉｓの第２端子が接続されている。一方、比較器ＣＳＡｍｐの非反転入力端子Ｖｃ＋には、電圧−Ｖｒｅｆ１が供給される。図６に示したように、出力電流Ｉｏｕｔが正常値の場合、比較器ＣＳ Ａｍｐの反転入力端子電圧Ｖｃ−と、非反転入力端子電圧Ｖｃ＋は、Ｖｃ− ＞ Ｖｃ＋ となる。よって、比較器ＣＳ Ａｍｐは、トランジスタＱ１をＯＦＦさせる。したがって、比較器ＣＳ ＡｍｐがＰＷＭ回路の動作に介在しない。このように、過負荷保護回路５０１は、平均化手段の出力がスイッチング電源装置の出力の垂下が開始されたことを示すようになるまでは制御回路の制御に介在しない。

一方、図７（Ａ）、図７（Ｂ）が示すように、出力電流Ｉｏｕｔが過大となると、順電流Ｉｆのピーク値が上昇してしまう。よって、Ｖｉｓの振幅が増大する。すると比較器ＣＳ Ａｍｐの反転入力端子の電圧Ｖｃ−が非反転入力端子の電圧Ｖｃ＋（ ＝ −Ｖｒｅｆ１）よりもわずかに低下する。この状態では、比較器ＣＳ Ａｍｐが、トランジスタＱ１のベース電流を増加させ、比較器ＰＷＭ Ａｍｐの反転入力端子の電圧Ｖｐ−を低下させる。これにより、ＦＥＴ１のオンデューティが低下する。ＦＥＴ１のオンデューティの低下により、出力電圧Ｖｏｕｔは低下する。

ＦＥＴ１のオンデューティが低下すると、ダイオードＤ１の導通デューティが逆に増加する。よって、Ｖｉｓのパルス幅も増加する。これは、比較器ＣＳ Ａｍｐの反転入力端子の電圧Ｖｃ−をさらに低下させる。すると、図７（Ｂ）が示すように、比較器ＣＳ ＡｍｐはトランジスタＱ１のベース電流をさらに増加させ、比較器ＰＷＭ Ａｍｐの反転入力端子の電圧Ｖｐ−を低下させる。これを受けて、比較器ＰＷＭ Ａｍｐは、ＦＥＴ１のオンデューティをさらに低下させる。すなわち、
『ＦＥＴ１のオンデューティ低下 → Ｄ１の導通デューティ増加 → ＣＳ Ａｍｐの反転入力端子の電圧Ｖｃ−低下
→ ＦＥＴ１のオンデューティ低下 → ・・・ 』
という正帰還ループに入る。このように、過負荷保護回路５０１は、平均化手段の出力がスイッチング電源装置の出力の垂下が開始されたことを示すようになると制御回路の制御に介在して整流回路の出力を低下させる。

以上で説明した一連の正帰還ループにおける出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔとの関係を図８（Ａ）に示す。すでに説明したように、比較器Ｅｒｒ Ａｍｐによる制御領域４０１では、出力電圧Ｖｏｕｔは出力電流Ｉｏｕｔによらず、ほぼ一定の電圧Ｖａとなる。Ｖａは、式（１）で説明したとおりである。出力電流Ｉｏｕｔが上昇し、垂下開始電流Ｉａとなると、出力電圧Ｖｏｕｔの垂下が始まる。これ以降は、比較器ＣＳ Ａｍｐによる制御領域８０２となる。抵抗Ｒｉｓで検出された電圧Ｖｉｓはフィルタ回路５０２によって平均化され、比較器ＣＳ Ａｍｐの反転入力端子Ｖｃ−に供給される。比較器ＣＳ Ａｍｐの反転入力端子電圧Ｖｃ−と、非反転入力端子電圧Ｖｃ＋は、概ね等しくなるように制御される。ダイオードＤ１の導通時間をｔｏｆｆ、スイッチング周期をＴｓｗとすると、Ｖｒｅｆ１、Ｒｉｓ、Ｉａには、次式が成り立つ。

また、図８（Ｂ）が示すように、ダイオードＤ１の順電流Ｉｆの変化量をΔＩ、インダクタＬ１のインダクタンスをＬ１、ダイオードＤ１の順方向電圧降下をＶｆｄ１とすると、次式が成り立つ。

上記の式（９）ないし（１１）から、Ｉａは次式で与えられる。

さて、Ｖｏｕｔが垂下し、０となったときの出力電流Ｉｂは、上記の式（１２）から求められる。式（１２）において、Ｖａを０に漸近していくと、次式が成り立つ。

このとき、Ｖｉｎ ＞ Ｖｆｄ１かつＶｉｎ ＞ Ｖａ とすると、次式が成り立つ。

よって、出力電圧Ｖｏｕｔが垂下を開始するときの垂下開始電流Ｉａと、出力電圧Ｖｏｕｔが０となったときの出力電流Ｉｂは、次式の関係となる。

つまり、出力電圧Ｖｏｕｔに関する垂下特性は図８（Ａ）に示すような、『フ』の字型となる。垂下特性が『フ』の字型になると、ＦＥＴ１やダイオードＤ１の信頼性を維持でき、過負荷により破壊も抑制できる。この効果が期待できるのは、負荷短絡時などにＦＥＴ１やダイオードＤ１に流れる電流が垂下開始時よりも減ることとなるからである。

［実施例２］
図９は、実施例２のスイッチング電源装置を示す図である。ＤＣ／ＤＣコンバータ９００は、フォワード方式の絶縁型のＤＣ／ＤＣコンバータである。還流用のダイオードＤ１に流れる電流を検出し、過負荷保護を行うことが特徴である。なお、実施例１と共通する個所には同一の参照符号を付与することで、説明の簡潔化に努める。

図９において、トランスＴ２１の一次巻線にはスイッチング素子であるＦＥＴ２１が接続されている。トランスＴ２１の二次巻線には、第２の整流素子であるダイオードＤ２１の他端が接続されている。ダイオードＤ２１の一端はインダクタＬ１に接続されている。ＤＣ／ＤＣコンバータ９００は、ダイオードＤ１によってスイッチング素子がＯＦＦした際にインダクタＬ１に流れる電流の還流を実行する絶縁型ＤＣ／ＤＣコンバータである。

ＤＣ／ＤＣコンバータ９００に供給される商用電源（図示せず）の交流電圧は、ダイオードブリッジ（図示せず）と一次電解コンデンサＣ２１によって整流平滑され、直流の入力電圧Ｖｉｎとなる。入力電圧Ｖｉｎは、トランスＴ２１の一次巻線を介して、スイッチング素子として機能するＦＥＴ２１に供給される。ＦＥＴ２１のゲート端子には、抵抗Ｒ２２を介して、ＰＷＭ回路９０３が接続されている。ＰＷＭ回路９０３は、誤差増幅回路からの出力に応じてスイッチング素子のオンデューティを変化させるためのパルス幅変調信号を出力するパルス幅変調回路である。ＰＷＭ回路９０３は、抵抗Ｒ２１、定電圧源Ｖｒｅｆ２１、比較器ＰＷＭ Ａｍｐ、三角波発生器ＯＳＣを備えている。比較器ＰＷＭ Ａｍｐの非反転入力端子Ｖｐ＋には、フォトカプラＰＣ２１を介して、誤差を増幅する誤差増幅回路９０２が接続されている。誤差増幅回路９０２は、抵抗Ｒ２４、トランジスタＱ２、比較器Ｅｒｒ Ａｍｐ、定電圧源Ｖｒｅｆ２を備えている。なお、制御回路は、誤差増幅回路９０２、ＰＷＭ回路９０３および誤差を伝達するためのフォトカプラＰＣ２１を備えている。

ＦＥＴ２１がスイッチングを行うと、トランスＴ２１の二次巻線にパルス電圧が誘起される。このパルス電圧は、ダイオードＤ１、Ｄ２１、インダクタＬ１、電解コンデンサＣ１によって構成された整流回路９０５によって直流化され、出力電圧Ｖｏｕｔとなる。出力電圧Ｖｏｕｔは、抵抗Ｒ７、Ｒ８によって分圧され、比較器Ｅｒｒ Ａｍｐの非反転入力端子Ｖｅ＋に供給される。一方、比較器Ｅｒｒ Ａｍｐの反転入力端子Ｖｅ−には、定電圧源Ｖｒｅｆ２からの基準電圧Ｖｒｅｆ２が供給される。比較器Ｅｒｒ Ａｍｐは、出力電圧Ｖｏｕｔの誤差情報に基づいてトランジスタＱ２のベース電流を増減させることで、比較器ＰＷＭ Ａｍｐの非反転入力端子の電圧Ｖｐ＋を制御する。ＦＥＴ２１は、出力電圧Ｖｏｕｔの誤差情報に基づいてＰＷＭスイッチングを行うこととなり、出力電圧Ｖｏｕｔは定電圧化される。

過負荷保護回路９０１は、実施例１の過負荷保護回路５０１と同様に、抵抗Ｒｉｓ、Ｒ１、Ｒ２、コンデンサＣ１、定電圧源Ｖｒｅｆ１、比較器ＣＳ Ａｍｐ、トランジスタＱ１で構成されている。よって、その動作も過負荷保護回路５０１と同様である。

図１０に示したように、出力電流Ｉｏｕｔが正常値の場合、比較器ＣＳ Ａｍｐの反転入力端子電圧Ｖｃ−と、非反転入力端子電圧Ｖｃ＋は、Ｖｃ− ＞ Ｖｃ＋ となる。よって比較器ＣＳ Ａｍｐは、トランジスタＱ１をＯＦＦさせる。したがって比較器ＣＳ ＡｍｐがＰＷＭ回路の動作に影響を与えることはない。

一方、図１１（Ａ）が示すように、出力電流Ｉｏｕｔが過大となると、順電流Ｉｆのピーク値が上昇する。よって、Ｖｉｓの振幅が増大する。すると比較器ＣＳ Ａｍｐの反転入力端子の電圧Ｖｃ−が、非反転入力端子の電圧Ｖｃ＋（ ＝ −Ｖｒｅｆ１）よりもわずかに低下する。比較器ＣＳ Ａｍｐは、トランジスタＱ１のベース電流を増加させ、比較器ＰＷＭ Ａｍｐの非反転入力端子の電圧Ｖｐ＋を低下させる。これにより、ＦＥＴ１のオンデューティは低下する。ＦＥＴ１のオンデューティが低下することにより、出力電圧Ｖｏｕｔは低下する。ＦＥＴ１のオンデューティが低下すると、Ｄ１の導通デューティは、逆に増加することとなり、Ｖｉｓのパルス幅が増加する。よって、比較器ＣＳ Ａｍｐの反転入力端子の電圧Ｖｃ−がさらに低下する。すると、図１１（Ｂ）が示すように、比較器ＣＳ Ａｍｐは、トランジスタＱ１のベース電流をさらに増加させ、比較器ＰＷＭＡｍｐの非反転入力端子の電圧Ｖｐ＋を低下させる。これを受けて、比較器ＰＷＭ Ａｍｐは、ＦＥＴ１のオンデューティをさらに低下させる。すなわち、
『ＦＥＴ１のオンデューティ低下 → Ｄ１の導通デューティ増加 → ＣＳ Ａｍｐの反転入力端子の電圧Ｖｃ−低下
→ ＦＥＴ１のオンデューティ低下 → ・・・ 』
という正帰還ループに入る。

このように、実施例２でも実施例１と同様に、出力電圧Ｖｏｕｔの垂下特性が『フ』の字型となる。よって、たとえば、負荷の短絡が発生したとしても、過負荷保護回路９０１によってＦＥＴ２１やダイオードＤ１、Ｄ２１に流れる電流が垂下開始時の電流よりも減るため、これらデバイスの信頼性を維持でき、破壊からも保護できる。

［実施例３］
実施例３は、実施例１で説明したＤＣ／ＤＣコンバータ５００を絶縁型のＤＣ／ＤＣコンバータ９００の後段に搭載したて構成した電源システムについて説明する。図１２、図１３は、実施例３の電源装置および負荷となる機器を示したブロック図である。ＡＣ／ＤＣコンバータ１２０１は、入力電圧を変圧して出力する第１のコンバータである。ＤＣ／ＤＣコンバータ５００は、ＡＣ／ＤＣコンバータ１２０１の出力電圧をさらに変圧して第２の出力電圧を得る第２のコンバータである。制御部１２０２は、第２の出力電圧を供給される電子機器の状態に応じて第１のコンバータの出力電圧を高電圧か低電圧の一方に切り替える切り替え回路として機能する。

ＡＣ／ＤＣコンバータ１２０１は、絶縁型のＤＣ／ＤＣコンバータ９００を備えており、商用電源ＡＣの交流電圧を直流電圧Ｖｏｕｔ２に変圧する。直流の出力電圧Ｖｏｕｔ２は、モータなどのアクチュエータＭに供給される。一方、直流の出力電圧Ｖｏｕｔ２は、ＤＣ／ＤＣコンバータ５００にも供給される。ＤＣ／ＤＣコンバータ５００は、入力電圧Ｖｉｎである直流電圧Ｖｏｕｔ２を直流の出力電圧Ｖｏｕｔ１に変圧する。出力電圧Ｖｏｕｔ１は、機器の制御を司る制御部１２０２に供給される。一般に、アクチュエータＭの電源電圧は、制御部１２０２の電源電圧よりも高く設定される。ＤＣ／ＤＣコンバータ５００の出力電圧Ｖｏｕｔ１は、実施例１で説明したとおり、Ｖａとなるように制御される。一方で、ＡＣ／ＤＣコンバータ１２０１の出力電圧Ｖｏｕｔ２は、Ｖａよりも高く設定されている。

ところで、昨今、環境問題に端を発し、電子機器の待機電力の低減が強く求められている。本実施例で説明する機器についても、通常モードとパワーセーブモードを設け、パワーセーブモードにおいては、スイッチング電源の動作状態を変化させて、待機電力を低減することを実施しているものとする。

図１２において、制御部１２０２からＡＣ／ＤＣコンバータ１２０１へパワーセーブ信号／ＰＳＡＶＥが供給されている。制御部１２０２は、／ＰＳＡＶＥ信号を用いて機器をパワーセーブモードに移行させる。たとえば、制御部１２０２は、機器を通常モードに設定する時には、／ＰＳＡＶＥ信号をＨレベルとし、機器をパワーセーブモードに設定する時には、／ＰＳＡＶＥ信号をＬレベルとする。通常モードにおいて、ＤＣ／ＤＣコンバータ５００の出力電圧Ｖｏｕｔ１は、Ｖａである。ＡＣ／ＤＣコンバータ１２０１の出力電圧Ｖｏｕｔ２は、Ｖａよりも高く設定されている。したがって、ＤＣ／ＤＣコンバータは、実施例１で説明したとおり、スイッチング動作を行う。

パワーセーブモードにおいて、制御部１２０２は、ＡＣ／ＤＣコンバータ１２０１の動作を変化させることで出力電圧Ｖｏｕｔ２を、Ｖａよりも低く、かつ制御部１２０２の動作可能な電源電圧範囲内に設定する。すると、ＤＣ／ＤＣコンバータ５００のスイッチングが停止し、ＦＥＴ１が常時ＯＮとなる。よって、ＦＥＴ１で消費していたスイッチング損失が０となり、機器の待機電力を低減することができる。

さて、パワーセーブモードにおけるＤＣ／ＤＣコンバータ５００の出力電流Ｉｌｏａｄは、図１３中の矢印１３０１で示したルートを通ってループする。注目すべき点は、出力電流Ｉｌｏａｄのループ内に電流検出抵抗Ｒｉｓは存在しないことである。よって、抵抗Ｒｉｓで電力が消費されることはない。

一方、図１４は、ＤＣ／ＤＣコンバータ５００を図１で示したＤＣ／ＤＣコンバータ１００に置き換えた比較例を示す図である。図１４に示した構成では、出力電流Ｉｌｏａｄのループ１４０１内に電流検出抵抗Ｒｉｓが存在している。よって、電流検出抵抗Ｒｉｓで無駄な電力が消費されてしまう。

このように、消費電力の観点からも実施例１に示したＤＣ／ＤＣコンバータ５００は優れている。すなわち、パワーセーブモードへの遷移した状態でＤＣ／ＤＣコンバータ５００のＦＥＴ１を常時ＯＮにすることで、待機電力の低減を電子機器において、パワーセーブモードの無駄な電力消費を抑えることができる。

＜スイッチング電源の適用例＞
上記で説明した実施例１乃至３のスイッチング電源は、例えばプリンタ、複写機、ファクシミリ等の画像形成装置における低電圧電源として適用することができる。画像形成装置における制御部としてのコントローラへの電力供給、また、用紙を搬送する搬送ローラの駆動部としてのモータへの電力供給のための電源として適用される。

図１５（Ａ）に画像形成装置の一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ２００は、記録材に画像を形成する画像形成手段として機能する画像形成部２１０を備えている。画像形成部２１０は、潜像が形成される像担持体としての感光ドラム２１１、感光ドラムに形成された潜像をトナーで現像する現像部２１２を備えている。そして感光ドラム２１１に現像されたトナー像をカセット２１６から供給された記録媒体としてのシート（不図示）に転写して、シートに転写したトナー像を定着器２１４で定着してトレイ２１５に排出する。

また、図１５（Ｂ）に画像形成装置の制御部としてのコントローラと駆動部としてのモータへの電源からの電力供給構成を示す。コントローラ３００は、画像形成手段の動作を制御する制御手段として機能する。上記のスイッチング電源は、画像形成装置の画像形成動作を制御するＣＰＵ３１０を有するコントローラ３００への電力供給、また、画像形成のための駆動部としてのモータ３１２及び３１３に電力を供給する低圧電源として適用される。供給する電圧の一例として、コントローラ３００へは３．３Ｖ、モータへは２４Ｖを供給する。例えば、モータ３１２はシートを搬送する搬送ローラを駆動するモータ、モータ３１３は定着器２１４を駆動するモータである。

このような構成で、例えば、画像形成装置のモータが過負荷状態になったと仮定する。スイッチング電源は、過負荷状態において上述の実施例１、２で説明したように、出力電圧Ｖｏｕｔの垂下特性が『/フ』型となる。よって、過負荷保護回路によってＦＥＴやダイオードに流れる電流が垂下開始時の電流よりも減る。その結果、電源回路を構成するデバイスの信頼性が維持され、破壊からも保護される。また、画像形成装置が画像形成動作を実行していない待機状態において、画像形成装置を省エネルギーモード（電源のパワーセーブモード）に移行してもよい。省エネルギーモードでは、スイッチング電源が出力電圧を小さくして軽負荷状態に遷移する、上記した実施例３のように、省エネルギーモード時の無駄な電力消費を抑えることができる。なお、上記スイッチング電源の構成は、ここで説明した画像形成装置に限らず他の電子機器の低電圧電源としても適用可能である。

Claims (6)

1. スイッチング素子と、
   インダクタと第１の整流素子を備え、前記スイッチング素子の出力を整流するための整流回路と、
   前記整流回路の出力と予め定められた目標値に応じて前記スイッチング素子のスイッチング状態を変化させて、前記整流回路の出力を制御する制御回路とを備えたスイッチング電源装置であって、
   前記第１の整流素子に流れる電流を検出する検出手段と、
   前記検出手段の検出結果を平均化する平均化手段と、
   前記平均化手段の出力が前記スイッチング電源装置の出力の垂下が開始されたことを示すようになるまでは前記スイッチング素子のオン時間を低減せず、前記平均化手段の出力が前記スイッチング電源装置の出力の垂下が開始されたことを示すようになると前記スイッチング素子のオン時間を低減することで前記スイッチング電源装置の出力となる前記整流回路の出力を低下させる過負荷保護手段と
   を備えることを特徴とするスイッチング電源装置。
2. 前記スイッチング素子の第１端子には、前記インダクタの第１端子と前記第１の整流素子の第１端子とが接続されており、
   前記インダクタの第２端子には、負荷を接続するための第１出力端子と、コンデンサの第１端子とが接続されており、
   前記第１の整流素子の第２端子には、前記検出手段として機能する検出抵抗の第１端子が接続されており、
   前記検出抵抗の第２端子には、前記コンデンサの第２端子と前記負荷を接続するための第２端子とが接続されており、
   前記平均化手段は、平均化抵抗と平均化コンデンサとを備え、
   前記平均化抵抗の第１端子には、前記第１の整流素子の第２端子と前記検出抵抗の第１端子とが接続されており、
   前記平均化コンデンサの第１端子には、前記平均化抵抗の第２端子が接続されており、前記コンデンサの第２端子には、前記検出抵抗の第２端子が接続されていることを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記制御回路は、
   前記整流回路の出力電圧の目標値に対する誤差を増幅する誤差増幅回路と、
   前記誤差増幅回路からの出力に応じて前記スイッチング素子のオンデューティを変化させるためのパルス幅変調信号を出力するパルス幅変調回路と、
   パルス幅変調回路からのパルス幅変調信号に応じてプッシュプル動作を行うプッシュプル回路と
   を備えることを特徴する請求項１または２に記載のスイッチング電源装置。
4. 前記スイッチング電源装置は、トランスをさらに備え、前記第１の整流素子によって前記スイッチング素子がＯＦＦした際に前記インダクタに流れる電流の還流を実行する絶縁型ＤＣ／ＤＣコンバータであり、
   前記スイッチング素子は前記トランスを介して前記整流回路に接続されており、前記整流回路は前記トランスにより変換された前記スイッチング素子の出力を整流することを特徴とする請求項１に記載のスイッチング電源装置。
5. 入力電圧を変圧して出力する第１のコンバータと、
   前記第１のコンバータの出力電圧をさらに変圧して第２の出力電圧を得る第２のコンバータと、
   前記第２の出力電圧を供給される電子機器の状態に応じて前記第１のコンバータの出力電圧を高電圧か低電圧の一方に切り替える切り替え回路とを備えた電源装置であって、
   前記第２のコンバータとして、請求項１ないし３のいずれか１項に記載されたスイッチング電源装置を採用したことを特徴とする電源システム。
6. 画像形成装置であって、
   記録材に画像を形成する画像形成手段と、
   前記画像形成手段の動作を制御する制御手段と、
   前記制御手段に電力を供給するスイッチング電源と
   を備え、
   前記スイッチング電源は、
   スイッチング素子と、
   前記スイッチング素子に接続されたインダクタと第１の整流素子を有する整流回路と、
   前記整流回路の出力と予め定められた目標値に応じて前記スイッチング素子のスイッチング状態を変化させて、前記整流回路の出力を制御する制御回路と、
   前記第１の整流素子に流れる電流を検出する検出手段と、
   前記検出手段の検出結果を平均化する平均化手段と、
   前記平均化手段の出力が前記スイッチング電源の出力の垂下が開始されたことを示すようになるまでは前記スイッチング素子のオン時間を低減せず、前記平均化手段の出力が前記スイッチング電源の出力の垂下が開始されたことを示すようになると前記スイッチング素子のオン時間を低減することで前記スイッチング電源の出力となる前記整流回路の出力を低下させる過負荷保護手段と
   を備えたことを特徴とする画像形成装置。

Images