JP5598750B2 - フェイルセーフ・モード及びトレラント・モードの際の入出力回路を保護するためのバイアス電圧を発生させる方法、バイアス電圧発生回路、及び入出力回路 - Google Patents
フェイルセーフ・モード及びトレラント・モードの際の入出力回路を保護するためのバイアス電圧を発生させる方法、バイアス電圧発生回路、及び入出力回路 Download PDFInfo
- Publication number
- JP5598750B2 JP5598750B2 JP2010043602A JP2010043602A JP5598750B2 JP 5598750 B2 JP5598750 B2 JP 5598750B2 JP 2010043602 A JP2010043602 A JP 2010043602A JP 2010043602 A JP2010043602 A JP 2010043602A JP 5598750 B2 JP5598750 B2 JP 5598750B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- bias voltage
- input
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Claims (20)
- フェイルセーフ・モード及びトレラント・モードの際の入出力回路を保護するためのバイアス電圧を発生させる方法であって、前記方法は、
電源電圧を分割して、入出力パッドとインターフェースされる集積回路(IC)の入出力コアデバイスにおける1つ以上の構成能動回路素子の動作電圧耐容上限以下に抑えられた第1バイアス電圧を発生させるステップ、
前記入出力パッドを通して供給される外部電圧から、前記入出力コアデバイスにおける1つ以上の構成能動回路素子の動作電圧耐容上限以下に抑えられた第2バイアス電圧を発生させるステップ、及び、
前記入出力コアデバイスで作成されたコントロール・シグナルを使用し、ドライバー・モードで動作の際には前記第1バイアス電圧を、また、フェイルセーフ・モード及びトレラント・モードで動作の際には前記第2バイアス電圧を、出力バイアス電圧として出力するステップを含み、
前記ドライバー・モードとは、前記入出力パッドを通して供給される外部電圧が、0Vから前記電源電圧の値の範囲で変化する動作モードであり、
前記フェイルセーフ・モードとは、前記電源電圧が0Vとなる動作モードであり、
前記トレラント・モードとは、前記入出力パッドを通して供給される外部電圧が、前記電源電圧より高い電圧にまで上昇する動作モードである、ことを特徴とする方法。 - 前記入出力パッドを通して供給される前記外部電圧から1つ以上の能動回路素子のしきい電圧を引き算することによって、前記第2バイアス電圧を発生させる、ことを特徴とする請求項1に記載の方法。
- 前記コントロール・シグナルの状態が低であるか高であるかに対応して、前記第1バイアス電圧及び前記第2バイアス電圧のうちの一方を前記出力バイアス電圧とする、ことを特徴とする請求項1に記載の方法。
- さらに、別の能動回路素子を使用して前記1つ以上の能動回路素子による電圧降下を制御することによって、前記第2バイアス電圧を調整する、ことを特徴とする請求項2に記載の方法。
- 前記第1バイアス電圧又は前記第2バイアス電圧を選択する方法は、さらに、
第1PMOSトランジスタのソース端子及びドレイン端子のどちらか一方に前記第1バイアス電圧を入力し;
第2PMOSトランジスタのソース端子及びドレイン端子のどちらか一方に前記第2バイアス電圧を入力し、
前記第2PMOSトランジスタ及び第3PMOSトランジスタのゲート端子に前記コントロール・シグナル電圧を入力し、
前記第1PMOSトランジスタのソース端子及びドレイン端子のうち前記第1バイアス電圧を入力していない端子と、前記第2PMOSトランジスタのソース端子及びドレイン端子のうち前記第2バイアス電圧を入力していない端子と、を接続し、
前記第3PMOSトランジスタのソース端子及びドレイン端子のうちの一方の端子を、前記第1PMOSトランジスタのゲート端子と接続し、
前記第3PMOSトランジスタのソース端子及びドレイン端子のうちの他方の端子を、前記第2PMOSトランジスタのソース端子及びドレイン端子のうち前記第2バイアス電圧を入力している端子と接続し、
前記第1PMOSトランジスタのソース端子及びドレイン端子のうち前記第1バイアス電圧を入力していない端子と、前記第2PMOSトランジスタのソース端子及びドレイン端子のうち前記第2バイアス電圧を入力していない端子と、を接続している経路を前記出力バイアス電圧の出力端子とする、ことを特徴とする請求項3に記載の方法。 - さらに、追加のパストランジスタ、すなわち、
ゲート端子に前記コントロール・シグナルを入力する第1パスNMOSトランジスタ、及び、
ゲート端子に前記第1バイアス電圧を入力する第2パスNMOSトランジスタ、を含み、
前記第1パスNMOSトランジスタのソース端子及びドレイン端子のうちどちらか一方の端子、前記第1パスNMOSトランジスタのバルク端子、及び前記第2パスNMOSトランジスタのバルク端子が、第2電源電圧(VSS)に接続され、
前記第2パスNMOSトランジスタのソース端子及びドレイン端子のうちどちらか一方の端子が、前記第1PMOSトランジスタのゲート端子に接続され、
前記第1パスNMOSトランジスタのソース端子及びドレイン端子のうち前記第2電源電圧(VSS)に接続されていない端子が、前記第2パスNMOSトランジスタのソース端子及びドレイン端子のうち前記第1PMOSトランジスタのゲート端子に接続されていない端子に接続されている、ことを特徴とする請求項5に記載の方法。 - さらに、前記入出力パッドのドライバーに対して前記出力バイアス電圧を印加する際に、容量性ノイズを前記出力バイアス電圧からデカップリングする、ことを特徴とする請求項4に記載の方法。
- さらに、前記第1PMOSトランジスタ、前記第2PMOSトランジスタ及び前記第3PMOSトランジスタのバルク端子に、フローティング・ウェル(FW)・サーキットの出力電圧を印加する、ことを特徴とする請求項5に記載の方法。
- フェイルセーフ・モード及びトレラント・モードの際の入出力回路を保護するためのバイアス電圧発生回路であって、前記回路は、
電源電圧を分割することによって作成され、入出力パッドとインターフェースされる集積回路(IC)の入出力コアデバイスにおける1つ以上の構成能動回路素子の動作電圧耐容上限以下に抑えられた第1バイアス電圧、及び、
前記入出力パッドを通して供給される外部電圧から作成され、前記入出力コアデバイスにおける1つ以上の構成能動回路素子の動作電圧耐容上限以下に抑えられた第2バイアス電圧、が入力され、
前記入出力コアデバイスで作成したコントロール・シグナルを使用し、ドライバー・モードで動作の際には前記第1バイアス電圧を、また、フェイルセーフ・モード及びトレラント・モードで動作の際には前記第2バイアス電圧を、出力バイアス電圧として出力する、マルチプレクサ・ブロックを含み、
前記ドライバー・モードとは、前記入出力パッドを通して供給される外部電圧が、0Vから前記電源電圧の値の範囲で変化する動作モードであり、
前記フェイルセーフ・モードとは、前記電源電圧が0Vとなる動作モードであり、
前記トレラント・モードとは、前記入出力パッドを通して供給される外部電圧が、前記電源電圧より高い電圧にまで上昇する動作モードである、ことを特徴とするバイアス電圧発生回路。 - 前記第2バイアス電圧が、前記入出力パッドを通して供給される前記外部電圧から1つ以上の能動回路素子のしきい電圧を引き算した電圧に等しい、ことを特徴とする請求項9に記載のバイアス電圧発生回路。
- 前記出力バイアス電圧が、前記コントロール・シグナルの状態が低であるか高であるかによって決定される、ことを特徴とする請求項9に記載のバイアス電圧発生回路。
- さらに、前記1つ以上の能動回路素子を通した電圧降下を制御することによって前記第2バイアス電圧の調整をする、別の能動回路素子を含む、ことを特徴とする請求項10に記載のバイアス電圧発生回路。
- 前記マルチプレクサ・ブロックが、
ソース端子及びドレイン端子のどちらか一方に前記第1バイアス電圧が入力される第1PMOSトランジスタ、
ソース端子及びドレイン端子のどちらか一方に前記第2バイアス電圧が入力される第2PMOSトランジスタ、 及び、
ゲート端子に前記コントロール・シグナルが入力される第3PMOSトランジスタ、を含み、
前記第2PMOSトランジスタのゲート端子には、前記コントロール・シグナルが入力され、
前記第1PMOSトランジスタのソース端子及びドレイン端子のうち前記第1バイアス電圧が入力されていない端子が、前記第2PMOSトランジスタのソース端子及びドレイン端子のうち前記第2バイアス電圧が入力されていない端子に接続され、
前記第3PMOSトランジスタのソース端子及びドレイン端子のうちの一方の端子が、前記第1PMOSトランジスタのゲート端子に接続され、
前記第3PMOSトランジスタのソース端子及びドレイン端子のうちの他方の端子が、前記第2PMOSトランジスタのソース端子及びドレイン端子のうち前記第2バイアス電圧が入力されている端子に接続され、
前記第1PMOSトランジスタのソース端子及びドレイン端子のうち前記第1バイアス電圧が入力されていない端子と、前記第2PMOSトランジスタのソース端子及びドレイン端子のうち前記第2バイアス電圧が入力されていない端子と、を接続している経路にて、前記出力バイアス電圧が出力される、ことを特徴とする請求項11に記載のバイアス電圧発生回路。 - さらに、追加のパストランジスタ、すなわち、
ゲート端子に前記コントロール・シグナルを入力する第1パスNMOSトランジスタ、及び、
ゲート端子に前記第1バイアス電圧を入力する第2パスNMOSトランジスタ、を含み、
前記第1パスNMOSトランジスタのソース端子及びドレイン端子のうちどちらか一方の端子、前記第1パスNMOSトランジスタのバルク端子、及び前記第2パスNMOSトランジスタのバルク端子が、第2電源電圧(VSS)に接続され、
前記第2パスNMOSトランジスタのソース端子及びドレイン端子のうちどちらか一方の端子が、前記第1PMOSトランジスタのゲート端子に接続され、
前記第1パスMOSトランジスタのソース端子及びドレイン端子のうち前記第2電源電圧(VSS)に接続されていない端子が、前記第2パスNMOSトランジスタのソース端子及びドレイン端子のうち前記第1PMOSトランジスタのゲート端子に接続されていない端子に接続されている、ことを特徴とする請求項13に記載のバイアス電圧発生回路。 - さらに、前記入出力パッドのドライバーに対して前記出力バイアス電圧を印加する際に、容量性ノイズを前記出力バイアス電圧からデカップリングする、デカップリング容量を備える、ことを特徴とする請求項11に記載のバイアス電圧発生回路。
- さらに、前記第1PMOSトランジスタ、前記第2PMOSトランジスタ及び前記第3PMOSトランジスタのバルク端子に、フローティング・ウェル(FW)回路の出力電圧が印加される、ことを特徴とする請求項13に記載のバイアス電圧発生回路。
- 前記デカップリング容量は、n−チャネルMOS(NMOS)容量である、ことを特徴とする請求項15に記載のバイアス電圧発生回路。
- フェイルセーフ・モード及びトレラント・モードの際の入出力回路を保護するためのバイアス電圧発生回路を含む入出力回路であって、前記回路は、
動作電圧耐容上限を有する構成能動回路素子を1つ以上含み、コントロール・シグナルを発生させる、入出力コア・エンド・ブロック、
1つ以上の外部能動回路素子を駆動する、ドライバー・ブロック、
前記ドライバー・ブロックとインタ−フェースされる入出力パッド、及び、
電源電圧と前記入出力パッドを通して供給されている外部電圧とが入力され、前記入出力コア・エンド・ブロックの1つ以上の構成能動回路素子の動作電圧耐容上限以下に抑えられた出力バイアス電圧を発生する、バイアス電圧発生回路、
を含み、
前記バイアス電圧発生回路は、
前記電源電圧を分割して作成され、前記入出力パッドとインターフェースされる前記入出力コア・エンド・ブロックの1つ以上の構成能動回路素子の動作電圧耐容上限以下に抑えられた第1バイアス電圧、及び、
前記入出力パッドを通して供給される外部電圧から作成され、前記入出力パッドとインターフェースされる前記入出力コア・エンド・ブロックの1つ以上の構成能動回路素子の動作電圧耐容上限以下に抑えられた第2バイアス電圧、が入力され、
前記入出力コア・エンド・ブロックで作成された前記コントロール・シグナルを利用することによって、ドライバー・モードで動作の際には前記第1バイアス電圧を、また、フェイルセーフ・モード及びトレラント・モードで動作の際には前記第2バイアス電圧を、出力バイアス電圧として出力するマルチプレクサ・ブロックを含み、
前記ドライバー・モードとは、前記入出力パッドを通して供給される外部電圧が、0Vから前記電源電圧の値の範囲で変化する動作モードであり、
前記フェイルセーフ・モードとは、前記電源電圧が0Vとなる動作モードであり、
前記トレラント・モードとは、前記入出力パッドを通して供給される外部電圧が、前記電源電圧より高い電圧にまで上昇する動作モードである、ことを特徴とする入出力回路。 - 前記第2バイアス電圧が、前記入出力パッドを通して供給される前記外部電圧から1つ以上の能動回路素子のしきい電圧を引き算した電圧に等しい、ことを特徴とする請求項18に記載の入出力回路。
- 前記マルチプレクサ・ブロックが、
ソース端子及びドレイン端子のどちらか一方に、前記第1バイアス電圧が入力される第1PMOSトランジスタ;
ソース端子及びドレイン端子のどちらか一方に、前記第2バイアス電圧が入力される第2PMOSトランジスタ;、及び、
ゲート端子に前記コントロール・シグナル電圧が入力される第3PMOSトランジスタ、を含み、
前記第2PMOSトランジスタのゲート端子には、前記コントロール・シグナルが入力され、
前記第1PMOSトランジスタのソース端子及びドレイン端子のうち前記第1バイアス電圧が入力されていない端子が、前記第2PMOSトランジスタのソース端子及びドレイン端子のうち前記第2バイアス電圧が入力されていない端子に接続され、
前記第3PMOSトランジスタのソース端子及びドレイン端子のうちの一方の端子が、前記第1PMOSトランジスタのゲート端子に接続され、
前記第3PMOSトランジスタのソース端子及びドレイン端子のうちの他方の端子が、前記第2PMOSトランジスタのソース端子及びドレイン端子のうち前記第2バイアス電圧が入力されている端子に接続され、
前記第1PMOSトランジスタのソース端子及びドレイン端子のうち前記第1バイアス電圧が入力されていない端子と、前記第2PMOSトランジスタのソース端子及びドレイン端子のうち前記第2バイアス電圧が入力されていない端子と、を接続している経路にて、前記出力バイアス電圧が出力される、ことを特徴とする請求項18に記載の入出力回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/610,277 | 2009-10-31 | ||
US12/610,277 US20110102046A1 (en) | 2009-10-31 | 2009-10-31 | Interfacing between differing voltage level requirements in an integrated circuit system |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011097551A JP2011097551A (ja) | 2011-05-12 |
JP2011097551A5 JP2011097551A5 (ja) | 2014-07-24 |
JP5598750B2 true JP5598750B2 (ja) | 2014-10-01 |
Family
ID=42782136
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010043602A Expired - Fee Related JP5598750B2 (ja) | 2009-10-31 | 2010-02-27 | フェイルセーフ・モード及びトレラント・モードの際の入出力回路を保護するためのバイアス電圧を発生させる方法、バイアス電圧発生回路、及び入出力回路 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20110102046A1 (ja) |
EP (1) | EP2317651B1 (ja) |
JP (1) | JP5598750B2 (ja) |
CN (1) | CN102055459B (ja) |
TW (1) | TWI406500B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011096220A (ja) * | 2009-10-31 | 2011-05-12 | Lsi Corp | フェイルセーフ・ドライバー/耐性ドライバーの構造 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106961271B (zh) * | 2016-01-12 | 2020-07-07 | 中芯国际集成电路制造(上海)有限公司 | 信号接收装置和信号处理设备 |
DE102017219551A1 (de) * | 2017-11-03 | 2019-05-09 | Continental Teves Ag & Co. Ohg | Verpolschutzanordnung, Verfahren zum Betrieb der Verpolschutzanordnung und korrespondierende Verwendung |
US11652476B2 (en) | 2021-01-28 | 2023-05-16 | Mediatek Inc. | Pad-tracking circuit design to prevent leakage current during power ramp up or ramp down of output buffer |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4473758A (en) * | 1983-02-07 | 1984-09-25 | Motorola Inc. | Substrate bias control circuit and method |
JP2671787B2 (ja) * | 1993-12-24 | 1997-10-29 | 日本電気株式会社 | 出力バッファ回路 |
US5576635A (en) * | 1995-02-14 | 1996-11-19 | Advanced Micro Devices, Inc. | Output buffer with improved tolerance to overvoltage |
US5666082A (en) * | 1995-12-29 | 1997-09-09 | Maxin Integrated Products, Inc. | Fault protection using parallel output CMOS devices for integrated circuit analog switches |
SG83670A1 (en) * | 1997-09-02 | 2001-10-16 | Oki Techno Ct Singapore | A bias stabilization circuit |
US6014039A (en) * | 1998-04-28 | 2000-01-11 | Lucent Technologies Inc. | CMOS high voltage drive output buffer |
US6329692B1 (en) * | 1998-11-30 | 2001-12-11 | Motorola Inc. | Circuit and method for reducing parasitic bipolar effects during eletrostatic discharges |
KR100292408B1 (ko) * | 1999-03-04 | 2001-06-01 | 윤종용 | 고 전압 톨러런트 인터페이스 회로 |
US6212050B1 (en) * | 1999-04-05 | 2001-04-03 | Intel Corporation | Circuit and method for protecting input/output stage of a low voltage integrated circuit device from a failure of the internal power supply or in the power-up sequencing of power supplies |
US6300800B1 (en) * | 1999-11-24 | 2001-10-09 | Lsi Logic Corporation | Integrated circuit I/O buffer with series P-channel and floating well |
US6327126B1 (en) * | 2000-01-28 | 2001-12-04 | Motorola, Inc. | Electrostatic discharge circuit |
US6483346B2 (en) * | 2000-11-15 | 2002-11-19 | Texas Instruments Incorporated | Failsafe interface circuit with extended drain services |
US6859074B2 (en) * | 2001-01-09 | 2005-02-22 | Broadcom Corporation | I/O circuit using low voltage transistors which can tolerate high voltages even when power supplies are powered off |
KR20040041149A (ko) * | 2001-07-05 | 2004-05-14 | 사르노프 코포레이션 | 멀티 핑거 턴온을 위해 동시에 분배되는 셀프-바이어싱을갖는 정전기 방전(esd)보호 장치 |
US7071764B1 (en) * | 2002-07-26 | 2006-07-04 | National Semiconductor Corporation | Back-drive circuit protection for I/O cells using CMOS process |
US6768618B1 (en) * | 2002-08-01 | 2004-07-27 | Cypress Semiconductor, Corp. | Input gate protection circuit and method |
US6900970B2 (en) * | 2003-01-22 | 2005-05-31 | Freescale Semiconductor, Inc. | Electrostatic discharge circuit and method therefor |
US6927602B2 (en) * | 2003-07-25 | 2005-08-09 | Industrial Technology Research Institute | Mixed-voltage CMOS I/O buffer with thin oxide device and dynamic n-well bias circuit |
JP4568096B2 (ja) * | 2004-11-25 | 2010-10-27 | Okiセミコンダクタ株式会社 | 入出力回路 |
WO2006066159A2 (en) * | 2004-12-15 | 2006-06-22 | Sarnoff Corporation | Device having a low-voltage trigger element |
US7477075B2 (en) * | 2006-05-05 | 2009-01-13 | International Business Machines Corporation | CMOS output driver using floating wells to prevent leakage current |
US7459961B2 (en) * | 2006-10-31 | 2008-12-02 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Voltage supply insensitive bias circuits |
US7633321B2 (en) * | 2007-07-24 | 2009-12-15 | Infineon Technologies Ag | Driver circuit; electronic circuit having driver circuit and corresponding method |
US7813093B2 (en) * | 2008-02-15 | 2010-10-12 | Analog Devices, Inc. | Output driver with overvoltage protection |
US7876132B1 (en) * | 2009-10-16 | 2011-01-25 | Lsi Corporation | Floating well circuit operable in a failsafe condition and a tolerant condition |
US7834653B1 (en) * | 2009-10-31 | 2010-11-16 | Lsi Corporation | Failsafe and tolerant driver architecture and method |
US8130030B2 (en) * | 2009-10-31 | 2012-03-06 | Lsi Corporation | Interfacing between differing voltage level requirements in an integrated circuit system |
-
2009
- 2009-10-31 US US12/610,277 patent/US20110102046A1/en not_active Abandoned
-
2010
- 2010-01-18 CN CN201010000758.7A patent/CN102055459B/zh not_active Expired - Fee Related
- 2010-02-04 EP EP10152680.4A patent/EP2317651B1/en not_active Not-in-force
- 2010-02-06 TW TW099103684A patent/TWI406500B/zh not_active IP Right Cessation
- 2010-02-27 JP JP2010043602A patent/JP5598750B2/ja not_active Expired - Fee Related
- 2010-09-24 US US12/889,440 patent/US8125267B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011096220A (ja) * | 2009-10-31 | 2011-05-12 | Lsi Corp | フェイルセーフ・ドライバー/耐性ドライバーの構造 |
Also Published As
Publication number | Publication date |
---|---|
EP2317651A1 (en) | 2011-05-04 |
US20110102048A1 (en) | 2011-05-05 |
CN102055459B (zh) | 2014-04-09 |
US20110102046A1 (en) | 2011-05-05 |
JP2011097551A (ja) | 2011-05-12 |
CN102055459A (zh) | 2011-05-11 |
TW201115919A (en) | 2011-05-01 |
EP2317651B1 (en) | 2013-09-11 |
TWI406500B (zh) | 2013-08-21 |
US8125267B2 (en) | 2012-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5838141B2 (ja) | 半導体集積回路 | |
US7362145B2 (en) | Input/output circuit and input/output device | |
KR20170110021A (ko) | 반도체 장치 | |
JP2017112537A (ja) | インバータ回路 | |
JP5598750B2 (ja) | フェイルセーフ・モード及びトレラント・モードの際の入出力回路を保護するためのバイアス電圧を発生させる方法、バイアス電圧発生回路、及び入出力回路 | |
CN104142702A (zh) | 输出电路以及电压信号输出方法 | |
JP2011096220A5 (ja) | ||
JP2011097551A5 (ja) | ||
JP5578312B2 (ja) | 外部電圧をioレシーバーへインターフェースするための方法、インターフェースするための回路、及び集積回路システム | |
JP5686274B2 (ja) | フェイルセーフ状態及びトレラント状態にて動作可能なフローティングウェル電圧生成回路、電圧生成方法、及びフローティングウェル電圧生成回路を含む出力ステージから構成されるバッファー回路 | |
JP2011097550A5 (ja) | ||
JP2011087271A5 (ja) | ||
CN110011657B (zh) | 输入输出电路 | |
JP5673434B2 (ja) | 半導体装置 | |
JP3711075B2 (ja) | 出力バッファ回路、および入出力バッファ回路 | |
JP4981159B2 (ja) | 入出力回路 | |
KR20110047945A (ko) | 페일세이프 작동과 허용 작동에서 입력 출력 회로를 보호하기 위한 바이어스 전압 생성 방법 및 장치 | |
JP2010093435A (ja) | 半導体集積回路 | |
JP2007049719A (ja) | 半導体集積回路 | |
US20130321060A1 (en) | Input buffer circuit and semiconductor device | |
KR20080075252A (ko) | 출력 드라이버 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130329 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140502 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140509 |
|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20140530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140731 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5598750 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |