JP5598750B2 - フェイルセーフ・モード及びトレラント・モードの際の入出力回路を保護するためのバイアス電圧を発生させる方法、バイアス電圧発生回路、及び入出力回路 - Google Patents

フェイルセーフ・モード及びトレラント・モードの際の入出力回路を保護するためのバイアス電圧を発生させる方法、バイアス電圧発生回路、及び入出力回路 Download PDF

Info

Publication number
JP5598750B2
JP5598750B2 JP2010043602A JP2010043602A JP5598750B2 JP 5598750 B2 JP5598750 B2 JP 5598750B2 JP 2010043602 A JP2010043602 A JP 2010043602A JP 2010043602 A JP2010043602 A JP 2010043602A JP 5598750 B2 JP5598750 B2 JP 5598750B2
Authority
JP
Japan
Prior art keywords
terminal
bias voltage
input
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010043602A
Other languages
English (en)
Other versions
JP2011097551A (ja
JP2011097551A5 (ja
Inventor
クマール、パンカージ
エラマンヌ パラメスワラン、プラモド
コサンダラマン、マケシュワール
デシュパンデ、バニ
クリッツ、ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JP2011097551A publication Critical patent/JP2011097551A/ja
Publication of JP2011097551A5 publication Critical patent/JP2011097551A5/ja
Application granted granted Critical
Publication of JP5598750B2 publication Critical patent/JP5598750B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00315Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

当情報開示は、概して、入力/出力(IO)サーキットに関するものであり、綿密には、フェイルセーフ状態及びトレラント状態の際に、IOサーキットを保護する為にバイアス電圧を発生させる手法、器具ならびにシステムに関するものである。
集積回路(IC)は、別の構成部分とは異なる電圧で動作する構成部分を含む。異なる電圧で動作する構成部分同士をインターフェースさせることは、端子内の電圧よりも低い電圧(例: 1.8ボルト)で動作している能動素子(例: 金属酸化物半導体(MOS)トランジスタ)を含むバッファー・サーキットを要する。
図1は、バッファー・サーキットにおける出力ステージ100の概略図である。出力ステージ100は、p−チャネル金属酸化物半導体(PMOS)トランジスタ、M102及び、n−チャネル金属酸化物半導体(NMOS)トランジスタM104を含む。M102のソース(S)端子は、電源電圧VDDIO106に繋がっており、M104のソース(S)端子は、電源電圧VSS110に繋がっている。トランジスタ(M102、M104)のバルク(B)端子を各VDDIO106及びVSS110に繋げる為、トランジスタ(M102、M104)のバルク(B)端子はソース(S)端子でショートする。M102及びM104のドレイン(D)端子は、互いに繋がっている。図1参照。
ICにおける入力/出力(IO)パッド108からの外部電圧は、各M102及びM 104のドレイン(D)端子に供給されている。トランジスタ(M102、M104)のゲート(G)端子は、バッファー・サーキットのコントロール・サーキットから発生したコントロール・シグナル(CTRL 112及びCTRL 114)によって動作している。IOパッド108電圧(例: 3.465V)が電源電圧VDDIO106(例: 1.8V、2.5V)以上の場合、図1でM102関連で表されている寄生ダイオードD116はオンであり、結果的にIOパッド108電圧及び電源電圧VDDIO106間に直接回路を生み出す。D116がオンすることによって多量の電流が導かれた場合、続いて多量の漏洩電流が流れる。図1では、Q104に関連のある寄生ダイオードD118も示されている。
従って、IOパッド108高電圧は、バッファー・サーキットの信頼性を削減する。
ここに開示されているのは、フェイルセーフ状態及びトレラント状態の際に、入力/出力(IO)サーキットを保護する為にバイアス電圧を発生させる手法、器具ならびにシステムである。
ひとつの見解としては、手法は、集積回路(IC)の入力/出力(IO)コア・デバイスにおける、ひとつあるいは複数の構成能動サーキット素子動作電圧の耐容最高リミット以下に抑える為に、制御できる範囲で電源電圧から第1バイアス電圧を発生させ、IOパッドとインターフェースする作業、及び、IOコアデバイスにおける、ひとつあるいは複数の構成能動サーキット素子動作電圧の耐容最高リミット以下に抑える為に、制御できる範囲で、IOパッドを通して供給される外部電圧から第2バイアス電圧を発生させ、IOパッドとインターフェースする作業、を含む。手法はまた、制御できる範囲で、IOコアによって発生したコントロール・シグナルを活用する作業を含む。ドライバー・モード動作の際には第1バイアス電圧から、フェイルセーフ・モードもしくはトレラント・モードで動作の際には第2バイアス電圧から、出力バイアス電圧を導出する為である。
IOパッドを通して供給される外部電圧は、ドライバー・モードで動作の際、ゼロと電源電圧以上の値との間で変化する。電源電圧は、フェイルセーフ・モードで動作の際にはゼロであり、IOパッドを通して供給される外部電圧は、トレラント・モードで動作の際には、電源電圧以上の値にまで上昇する。
別の見解では、バイアス電圧を発生させている回路は、集積回路(IC)の入力/出力(IO)コア・デバイスにおける、ひとつあるいは複数の構成能動サーキット素子動作電圧の耐容最高リミット以下に抑える為に、制御できる範囲で電源電圧から発生した第1バイアス電圧を入力するように、並びにIOコアデバイスにおける、ひとつあるいは複数の構成能動サーキット素子動作電圧の耐容最高リミット以下に抑える為に、制御できる範囲で、IOパッドを通して供給される外部電圧から発生した第2バイアス電圧を入力するように設計されているマルチプレクサー・ボックスを含み、IOパッドとインターフェースする。マルチプレクサー・ボックスはまた、ドライバー・モード動作の際には第1バイアス電圧からの、フェイルセーフ・モードもしくはトレラント・モードで動作の際には第2バイアス電圧からの出力バイアス電圧を、IOコアによって発生したコントロール・シグナルの制御できる範囲内での活用を通して導出するようにも設計されている。
IOパッドを通して供給される外部電圧は、ドライバー・モードで動作の際、ゼロと電源電圧以上の値との間で変化する。電源電圧は、フェイルセーフ・モードで動作の際にはゼロであり、IOパッドを通して供給される外部電圧は、トレラント・モードで動作の際には、電源電圧以上の値にまで上昇する。
また別の見解においては、入力/出力(IO)は、コントロール・シグナルを発生させるIOコア・エンド・ブロック、ひとつあるいは複数の外部能動サーキット素子を動作させるドライバー・ブロック、そのドライバー・ブロックとインターフェースされているIOパッド、並びに、バイアス電圧を発生している回路、を含む。IOコア・エンド・ブロックは、動作電圧の耐容最高リミットを備えた、ひとつあるいは複数の構成能動サーキット素子を含む。バイアス電圧を発生している回路は、電源電圧の入力、及びIOパッドを通して供給される外部電圧の入力をするよう、更には、IOコア・エンド・ブロックにおけるひとつあるいは複数の構成能動サーキット素子の動作電圧耐容最高リミット以下に抑えられた出力バイアス電圧を発生させるように設計されている。
バイアス電圧を発生している回路は、IOコア・エンド・ブロックにおけるひとつあるいは複数の構成能動サーキット素子の動作電圧耐容最高リミット以下に収まるように、制御できる範囲で電源電圧から発生した第1バイアス電圧の入力、並びに、IOコア・エンド・ブロックにおけるひとつあるいは複数の構成能動サーキット素子の動作電圧耐容最高リミット以下に収まるように、制御できる範囲で電源電圧から発生した第2バイアス電圧の入力、をするように設計されたマルチプレクサー・ボックスを含む。バイアス電圧を発生している回路は、ドライバー・モード動作の際には第1バイアス電圧からの、フェイルセーフ・モードもしくはトレラント・モードで動作の際には第2バイアス電圧からの出力バイアス電圧を、IOコアによって発生したコントロール・シグナルの制御できる範囲内での活用を通して導出するようにも設計されている。
IOパッドを通して供給される外部電圧は、ドライバー・モードで動作の際、ゼロと電源電圧以上の値との間で変化する。電源電圧は、フェイルセーフ・モードで動作の際にはゼロであり、IOパッドを通して供給される外部電圧は、トレラント・モードで動作の際には、電源電圧以上の値にまで上昇する。
ここで開示されている手法及びシステムは、多様な見解を得る為に実行され得るものであり、実行手段は限られてはいない。また、ここに開示されているいずれかの工程を機械で行うという複数の手順をひとつにまとめた上で、機械で読み取ることのできるメディアを通して履行することも可能である。その他の特性は、添付のイラスト及び後述の詳細記述から明確であるといえる。
この開発の実施例は、あくまで一例としてイラストされており、イラストに付随の参照図を限度としているものではない。また、その際、同様の参照が同様の素子を示していることもあり、特に下記の参照図においてはそれぞれ記述されている通りである:
図1は、バッファー・サーキットの出力ステージの概略図であり、1件あるいは複数件の実施例に基づいている。 図2は、マルチプレクサー・サーキットの出力ステージの概略図であり、1件あるいは複数件の実施例に基づいている。 図3は、図2におけるマルチプレクサー・サーキットのトランジスタ実行の概略図であり、1件あるいは複数件の実施例に基づいている。 図4は、図2で表されている、ドライバー・モードで動作の際のマルチプレクサー・サーキットのトランジスタ実行のDC特性を示しており、1件あるいは複数件の実施例に基づいている。 図5は、図2で表されている、フェイルセーフ・モードで動作の際のマルチプレクサー・サーキットのトランジスタ実行のDC特性を示しており、1件あるいは複数件の実施例に基づいている。 図6は、図2で表されている、トレラント・モードで動作の際のマルチプレクサー・サーキットのトランジスタ実行のDC特性を示しており、1件あるいは複数件の実施例に基づいている。 図7は、図2で表されている、フェイルセーフ・モードで動作の際のマルチプレクサー・サーキットのトランジスタ実行の過渡電流特性を示しており、1件あるいは複数件の実施例に基づいている。 図8は、図2で表されている、トレラント・モードで動作の際のマルチプレクサー・サーキットのトランジスタ実行の過渡電流特性を示しており、1件あるいは複数件の実施例に基づいている。 図9は、図2で表されている、ドライバー・モードで動作の際のマルチプレクサー・サーキットのトランジスタ実行の過渡電流特性を示しており、1件あるいは複数件の実施例に基づいている。 図10は、入力/出力(IO)サーキットの概略図であり、1件あるいは複数件の実施例に基づいている。 図11は、工程手順の略図であり、出力バイアス電圧を発生する方法に関係する工程の詳細を、1件あるいは複数件の実施例に基づいて説明している。
当面の実施例に関するこの他の特性は、添付のイラスト及び後述の詳細記述から明確であるといえる。
下記の実施例は、フェイルセーフ動作及びトレラント動作の際に、入力/出力(IO)サーキットを保護する為に、バイアス電圧を発生する目的での使用が可能である。当面の実施例は特定の参照例を用いているが、多様な実施例の上位概念やスコープを変えない上での修正及び変更は明らかに可能である。
図2は、マルチプレクサー・サーキット200を表しており、1件あるいは複数件の実施例に基づいている。1件あるいは複数件の実施例において、マルチプレクサー・サーキット200は、第1バイアス電圧206及び第2バイアス電圧208を入力として入力するマルチプレクサー・ボックス202を含む。1件あるいは複数件の実施例において、第1バイアス電圧206は、制御できる範囲で電源電圧から発生し(図2では省略)、更に、第2バイアス電圧208は、制御できる範囲で、IOパッドを通して供給される外部電圧から発生する。1件あるいは複数件の実施例において、第1バイアス電圧206及び第2バイアス電圧208は、集積回路(IC)のIOコア・デバイスにおける、ひとつあるいは複数の構成能動サーキット素子(例: 金属酸化物半導体(MOS)トランジスタ)の動作電圧耐容最高リミット以下に抑えられている。
1件あるいは複数件の実施例において、図2において出力バイアス電圧210として表されているマルチプレクサー・ボックス202の出力は、ドライバー・モードで動作の際に、第1バイアス電圧206から導出される。その際、IOパッドを通して供給される外部電圧は、ゼロと電源電圧以上の値との間で変化する。あるいは、フェイルセーフ・モード及びトレラント・モードで動作の際に、第2バイアス電圧208から導出される。1件あるいは複数件の実施例において、電源電圧は、フェイルセーフ・モードで動作の際にはゼロであり、IOパッドを通して供給される外部電圧は、トレラント・モードで動作の際には、電源電圧以上の値にまで上昇する。
つまり、図2で見られるように、マルチプレクサー・ブロック210の出力は、コントロール・シグナル204(例: 出力有効(OE))の「高」あるいは「低」状態に基づく。コントロール・シグナル204の「高」状態では、電源電圧がある場合にはロジック「1」が表示される。また、コントロール・シグナル204の「低」状態では、電源電圧がない場合、あるいはトレラント状態でIOパッドを通して供給される外部電圧が電源電圧以上に上昇する場合には、ロジック「0」が表示される。従って、コントロール・シグナル204の「低」状態では、電源電圧がある場合とない場合がある。1件あるいは複数件の実施例において、コントロール・シグナル204は、IOによって発生する。
1件あるいは複数件の実施例において、コントロール・シグナル204は、出力電圧210を導出する為に、制御できる範囲で活用され得る。従って、コントロール・シグナル204が「高」状態であるドライバー・モードで動作の際には、出力電圧210は、第1バイアス電圧206から導出される。あるいは、コントロール・シグナル204が「低」状態であるフェイルセーフ・モード及びトレラント・モードで動作の際には、出力電圧210は、第2バイアス電圧208から導出される。
1件あるいは複数件の実施例において、第1バイアス電圧206は、制御できる範囲で電源電圧の一部から発生する。1件あるいは複数件の実施例において、第2バイアス電圧208は、制御できる範囲で、ひとつあるいは複数の構成能動サーキット素子(例: 金属酸化物半導体(MOS)トランジスタ)によって削減されたIOパッドを通して供給される外部電圧から発生する。
図3は、図2に見られるマルチプレクサー・サーキット200のトランジスタ実行300を表しており、1件あるいは複数件の実施例に基づいている。MOSトランジスタのソース(S)端子およびドレイン(D)端子に互換性があること、従って、ソース(S)端子に電圧を連結すると同時にドレイン(D)端子から別の電圧を出力することは、ドレイン(D)端子へ電圧を連結すると同時にソース(S)端子から別の電圧を出力することに等しい、ということは明白であり、これを理解するのには、この分野における特別なスキルを要さない。ドレイン同士(D−D)の経路は、ドレイン−ソース(D−S)の経路と等しいと言える。
1件あるいは複数件の実施例において、マルチプレクサー・ボックス202は、ソース(S)端子にて第1バイアス電圧206を入力するように設計されている第1MOSトランジスタQ322、並びに、ゲート(G)端子におけるコントロール・シグナル204(コントロール・シグナルLS302)の制御可能な、かつレベル・シフトされた2台のMOSトランジスタ(Q320及びQ324)を含む。1件あるいは複数件の実施例において、ドライバー・モードでの動作の際、及びトレラント・モードでの動作の際に、コントロール・シグナルLS302は電源電圧VDDIO(ここでは省略)の一部に位置する。1件あるいは複数件の実施例において、ドライバー・モードでの動作の際、コントロール・シグナルLS302(例: 0.6VDDIO)は、トレラント・モードで動作の際のコントロール・シグナルLS302(例: 0.1VDDIO)以上である。1件あるいは複数件の実施例において、電源電圧(VDDIO)がゼロのフェイルセーフ・モードで動作の際に、コントロール・シグナルLS302はゼロである。
従って、1件あるいは複数件の実施例において、コントロール・シグナルLS302はドライバー・モードでの動作の際の0.6VDDIO及びトレラント・モードで動作の際の0.1VDDIOとの間で変化するが、それは、コントロール・シグナル204がロジック「1」を表示しているか、ロジック「0」を表示しているかによる。しかし、図2に見られるように、ロジック「0」は、コントロール・シグナルLS302がゼロであるフェイルセーフ・モードで動作の際にも表示される。従って、コントロール・シグナル204の2種の状態は、ロジック「高」(ドライバー・モードでの動作の際)とロジック「低」(トレラント・モード、及びフェイルセーフ・モードで動作の際)として記述されるべきである。
1件あるいは複数件の実施例において、Q320のドレイン(D)端子は、Q324のドレイン(D)端子に連結されている。1件あるいは複数件の実施例において、Q320及びQ324のソース(S)端子はそれぞれ、Q322のゲート(G)端子及びドレイン(D)端子に連結されている。1件あるいは複数件の実施例において、Q324は、ドレイン(D)端子において第2バイアス電圧208を入力するように設計されている。1件あるいは複数件の実施例において、Q320及びQ324のドレイン(D)端子は互いに連結されている。1件あるいは複数件の実施例において、Q320、Q322及びQ324はp−チャネルMOS(PMOS)トランジスタである。1件あるいは複数件の実施例において、マルチプレクサー・ボックス202の出力、出力電圧210は、Q322及びQ324(ノードC338)間のドレイン−ソース(D−S)経路にて得ることができる。
1件あるいは複数件の実施例において、コントロール・シグナル204及び第1バイアス電圧206はそれぞれ、MOSトランジスタQ318及びQ316のゲート(G)端子においてかけられる。1件あるいは複数件の実施例において、Q316のソース(S)端子はQ318のドレイン(D)端子に連結されており、Q316のドレイン(D)端子はQ322のゲート(G)端子に連結されている。1件あるいは複数件の実施例において、Q316及びQ318のバルク(B)端子、及びQ318のソース(S)端子は、第2電源電圧314(VSS)に設けられる。1件あるいは複数件の実施例において、Q316及びQ318は経路トランジスタ(図3において、NMOSトランジスタとして表されている)であり、コントロール・シグナル204がロジック「高」状態の際にQ316及びQ318の電源がオンの場合、ノードA334の放電を有効にするように設計されている。1件あるいは複数件の実施例において、第1バイアス電圧206は電源電圧VDDIO(例: 0.55VDDIO)の一部である。
MOSトランジスタ(Q326及びQ328)の組合わせは、Q326及びQ328のしきい電圧によって、IOパッド(IOパッド304電圧)を通して供給される外部電圧を削減する為に、図2におけるマルチプレクサー・サーキット200のトランジスタ実行300において、供給される。従って、ノードB336において、第2バイアス電圧208は以下の参照方程式1のように表される。
その際、VSBは第2バイアス電圧208であり、IOPADはIOパッド304電圧であり、Vtnは各Q326及びQ328のしきい電圧である。図3は、Q326及びQ328を、n−チャネルMOS(NMOS)トランジスタとして表しており、Q326のソース(S)端子は、Q328のドレイン(D)端子に連結されている。1件あるいは複数件の実施例において、IOパッド304電圧は、Q328のソース(S)端子及びゲート(G)端子に連結されている。1件あるいは複数件の実施例において、Q 326のゲート(G)端子はそのソース(S)端子に連結されている。1件あるいは複数件の実施例において、Q326及びQ328のバルク(B)端子は、第2電源電圧314(VSS)に設けられる。この分野に通じている者にとって、IOパッド304電圧を削減する為に提供されている能動素子(例: MOSトランジスタQ326及びQ 328)の数が変化すること、及びそういった変化があっても典型的な実施例のスコープは変わらない、ということは、有り難い。
従って、1件あるいは複数件の実施例において、第2バイアス電圧208は、IOパッドとインターフェースされているICのIOコア・デバイスにおける、ひとつあるいは複数の構成能動サーキット素子(例: MOSトランジスタ)動作電圧の耐容最高リミット以下に抑えられている。1件あるいは複数件の実施例において、IOコア・デバイスにおける前述の構成能動サーキット素子動作電圧の耐容最高リミット以下に抑えられた出力バイアス電圧210を発生させる為に、MOSトランジスタQ332が供給される。その際、そのゲート(G)端子及びドレイン(D)端子は、制御可能な入力電圧(各V306及びV308)を入力するように設計されている。1件あるいは複数件の実施例において、図3でMOSトランジスタとして表されているQ332のソース(S)端子は、ノードB336に連結されている。1件あるいは複数件の実施例において、V306及びV308はそれぞれ、電源電圧VDDIOの一部となるように制御される。例えば、V306は0.3VDDIOに等しく、V308は0.1VDDIOに等しい。
1件あるいは複数件の実施例において、フェイルセーフ・モードで動作の際に電源電圧VDDIOがゼロの場合、Q332は最大量の電流を引き寄せて、Q326及びQ328内のダイオードの降下を最大限にする。1件あるいは複数件の実施例において、ドライバー・モード及びトレラント・モードで動作の際に電源電圧がある場合、Q332はフェイルセーフ・モードの際の電流に比べて低量の電流を引き寄せる。従って、1件あるいは複数件の実施例において、Q326及びQ328内のダイオードの降下は削減される。
1件あるいは複数件の実施例において、Q320、Q322、Q324及びQ332のバルク(B)端子は、フローティング・ウェル(FW)・サーキットの出力に連結されているが、それは、前述のトランジスタに関わる寄生ダイオードの順方向バイアスの妨害に繋がる。
1件あるいは複数件の実施例において、ドライバー・モードで動作の際に、第1バイアス電圧206はVDDIO(例: 0.55VDDIO)の一部となるように適切に計量される。一例としては、コントロール・シグナル204(例: OE)がロジック「高」であり、電源電圧VDDIO(例: 2.5V)が存在する場合等である。1件あるいは複数件の実施例において、コントロール・シグナルLS302は、VDDIOの一部となるように適切に調整される。例えば、コントロール・シグナル204のロジック「高」状態は、コントロール・シグナルLS302の値が0.6VDDIOであることを示す。1件あるいは複数件の実施例において、経路トランジスタQ316及びQ318の電源はオンであり、従って、ノードA334の放電が有効になる。1件あるいは複数件の実施例において、ノードA334の放電はQ322の電源をオンにし、コントロール・シグナルLS302(例: 0.6VDDIO)の調整された「高」レベルは、Q320及びQ324の電源をオフにする。1件あるいは複数件の実施例において、ノードB336における摂動がノードC338における出力(例: 出力バイアス電圧210)に影響を与えることはない。1件あるいは複数件の実施例において、出力バイアス電圧210は忠実に第1バイアス電圧206の後を追い、かつ第1バイアス電圧206と等しい。
1件あるいは複数件の実施例において、フェイルセーフ・モードの際、第1バイアス電圧206及びコントロール・シグナルLS302は共にゼロであるが、その際、コントロール・シグナル204はロジック「低」であり、電源電圧VDDIOはゼロである。従って、1件あるいは複数件の実施例において、ノードA334は、Q316−Q318経路を通して放電することはできない。IOパッド304電圧は上昇し、Q326及びQ328の電源はオンであり、故に、第2バイアス電圧208がIOパッド304電圧の後を追うことができるようになる。参照方程式1参照。1件あるいは複数件の実施例において、ロジック「低」状態のコントロール・シグナルLS302は、Q320及びQ 324の電源をオンにする原因となり、ノードA334を充電する。1件あるいは複数件の実施例において、ノードA334を充電することはQ322の電源をオフにする。1件あるいは複数件の実施例において、Q324がオンの際、出力バイアス電圧210は第2バイアス電圧208の後を追う。
1件あるいは複数件の実施例において、減結合コンデンサ、Q330はノードC338において使用され、出力バイアス電圧210における容量騒音の影響を軽減する。IOパッド304電圧の切り替えの際には、IOパッドのドライバーにおけるMOSトランジスタのゲート(G)端子に連結されている。1件あるいは複数件の実施例において、Q330はNMOSコンデンサであり、その際、出力バイアス電圧210はそのゲート(G)端子に連結されている。1件あるいは複数件の実施例において、Q330のソース(S)、バルク(B)、ドレイン(D)端子は全て、第2電源電圧314(VSS)レベルに設けられる。
1件あるいは複数件の実施例において、トレラント・モードで動作の際、コントロール・シグナルLS302は、ドライバー・モードで動作の際の値よりも低い電源電圧VDDIOの一部に切り替わる。一例としては、コントロール・シグナル204はロジック「低」であり、電源電圧VDDIOが存在する。例えば、コントロール・シグナルLS302は0.1VDDIOに切り替わり、ロジック「低」の表示は変わらない。1件あるいは複数件の実施例において、IOパッド304電圧が低い場合、Q326及びQ328はオフであり、同時にQ318もオフとなる。従って、1件あるいは複数件の実施例において、ノードA334が放電する経路はQ322のみである。1件あるいは複数件の実施例において、ノードA334を放電することは、出力バイアス電圧210を、その漏洩電流を通して、Q322の第1バイアス電圧206の近くに落ち着かせる原因となる。
1件あるいは複数件の実施例において、IOパッド304電圧が低い場合、トレラント・モード動作はドライバー・モード動作に類似する。ここでは、2種の状態のコントロール・シグナルLS302の値は異なるが(各0.6VDDIO及び0.1VDDIO)、その差異は、トレラント・モードであるかドライバー・モードであるか、という違いから生じるものである。その際、IOパッド304電圧は電源電圧VDDIO以上の値にまで上昇する。
1件あるいは複数件の実施例において、IOパッド304電圧が上昇する際、Q326及びQ328はオンであり、従って、第2バイアス電圧208がIOパッド304電圧の後を追うことを可能にする。参照方程式1参照。1件あるいは複数件の実施例において、1件あるいは複数件の実施例において、コントロール・シグナルLS302のロジック「低」状態は、Q320及びQ324の電源がオンになる原因となり、ノードA334を充電する。1件あるいは複数件の実施例において、Q324がオンの際、出力バイアス電圧210は第2バイアス電圧208の後を追う。
ある1件の実施例において、電源電圧VDDIOは2.75V(2.5V + 10%耐容)、IOパッド304電圧は3.465V(3.5V + 5%耐容)であり、IOコア・デバイスにおけるひとつあるいは複数の構成能動サーキット素子の動作電圧は、1.98V(1.8V + 10%耐容)となる。そのような場合、第1バイアス電圧206、第2バイアス電圧208及び出力バイアス電圧210は全て1.98V以下となる。加えて、1.98V以下である第1バイアス電圧206及び第2バイアス電圧208は、マルチプレクサー・サーキット200における構成MOSトランジスタ動作の信頼性を促進する。
図4は、図2で表されているマルチプレクサー・サーキット200におけるトランジスタ実行300の、ドライバー・モードで動作の際のDC特性を示しており、1件あるいは複数件の実施例に基づいている。1件あるいは複数件の実施例において、x−軸402はIOパッド304電圧を表し、y−軸404は電圧変化(V)を表している。1件あるいは複数件の実施例において、出力バイアス電圧210は、IOパッド304電圧がいかなる値の際にも、第1バイアス電圧206と等しい。図4参照。1件あるいは複数件の実施例において、ドライバー・モードで動作(例: それぞれ0.6VDDIO及び0.55VDDIO)の際に、コントロール・シグナルLS302及び第1バイアス電圧206は電源電圧VDDIO(例: 0.6VDDIO)の一部である。
図5は、図2で表されているマルチプレクサー・サーキット200におけるトランジスタ実行300の、フェイルセーフ・モードで動作の際のDC特性を示しており、1件あるいは複数件の実施例に基づいている。1件あるいは複数件の実施例において、x−軸502はIOパッド304電圧を表し、y−軸504は電圧変化(V)を表している。1件あるいは複数件の実施例において、フェイルセーフ・モードで動作の際に、電源電圧VDDIOはゼロである。1件あるいは複数件の実施例において、出力バイアス電圧210は第2バイアス電圧208の後を追う。図5参照。言い換えると、出力バイアス電圧210は、IOパッド304電圧の上昇と共に上昇する。
図6は、図2で表されているマルチプレクサー・サーキット200におけるトランジスタ実行300の、トレラント・モードで動作の際のDC特性を示しており、1件あるいは複数件の実施例に基づいている。1件あるいは複数件の実施例において、x−軸602はIOパッド304電圧を表し、y−軸604は電圧変化(V)を表している。1件あるいは複数件の実施例において、電源電圧VDDIOはトレラント・モードで動作の際に存在し、コントロール・シグナルLS302はロジック「低」状態(例: 0.1VDDIO)である。1件あるいは複数件の実施例において、出力バイアス電圧210は、IOパッド304電圧が低い際に、第1バイアス電圧206の近くに落ち着く。図6及び上記参照。1件あるいは複数件の実施例において、IOパッド304電圧が上昇する際、Q326及びQ328はオンであり、出力バイアス電圧210は、第2バイアス電圧208の後を追い始める。
図7は、図2で表されているマルチプレクサー・サーキット200におけるトランジスタ実行300の、フェイルセーフ・モードで動作の際の過渡電流特性を示しており、1件あるいは複数件の実施例に基づいている。1件あるいは複数件の実施例において、x−軸702は時間(t)を表し、y−軸704は電圧変化(V)を表している。1件あるいは複数件の実施例において、IOパッド304電圧がゼロとその最高値(例: 3.465V)との間で切り替わる場合、出力バイアス電圧210は、低値(例: Q322のしきい電圧)から第2バイアス電圧208へ、そして第2バイアス電圧208から低値へとおおよそ切り替わる。図7参照。1件あるいは複数件の実施例において、出力バイアス電圧210は、Q322のしきい電圧にて固定される。さもないと、A334の放電する経路がない為である。
図8は、図2で表されているマルチプレクサー・サーキット200におけるトランジスタ実行300の、トレラント・モードで動作の際の過渡電流特性を示しており、1件あるいは複数件の実施例に基づいている。1件あるいは複数件の実施例において、x−軸802は時間(t)を表し、y−軸804は電圧変化(V)を表している。1件あるいは複数件の実施例において、IOパッド304電圧がゼロからその最高値(例: 3.465V)に切り替わる場合、出力バイアス電圧210はふたつの電圧値の間で変化する。例えば、第1バイアス電圧206に近い値と第2バイアス電圧208に近い値との間、あるいはその逆、等である。
図9は、図2で表されているマルチプレクサー・サーキット200におけるトランジスタ実行300の、ドライバー・モードで動作の際の過渡電流特性を示しており、1件あるいは複数件の実施例に基づいている。1件あるいは複数件の実施例において、x−軸902は時間(t)を表し、y−軸904は電圧変化(V)を表している。1件あるいは複数件の実施例において、IOパッド304電圧は、ドライバー・モードで動作の際に、ゼロから電源電圧VDDIOへと変化する。1件あるいは複数件の実施例において、IOパッド304電圧がゼロとその最高値(例: 2.75VDDIO)との間で切り替わる場合、出力バイアス電圧210は第1バイアス電圧206の値(例: 0.55VDDIO)で安定する。
図10は、IOサーキット1000のシステム図であり、1件あるいは複数件の実施例に基づいている。1件あるいは複数件の実施例において、IOサーキット1000は、図2のマルチプレクサー・サーキット200を通してIOコア・エンド・ブロック1002とインターフェースされている外部能動サーキット素子(例: MOSトランジスタ)を動作させる為に、ドライバー・ブロック1006を含む。1件あるいは複数件の実施例において、IOコア・エンド・ブロック1002は、その動作電圧最高値が決められている、ひとつあるいは複数の構成能動サーキット素子(例: MOSトランジスタ)を含む。(例: 1.98V、1.8V + 10%耐容)1件あるいは複数件の実施例において、コントロール・シグナル204は、IOコア・エンド・ブロック1002から発生する。1件あるいは複数件の実施例において、マルチプレクサー・サーキット200は、電源電圧(VDDIO)1004、及びIOパッド(ここではPAD1008)、IOパッド304電圧を通して供給されている外部電圧を入力する。図10参照。1件あるいは複数件の実施例において、PAD1008は、ドライバー・ブロック1006とインターフェースされている。1件あるいは複数件の実施例において、マルチプレクサー・サーキット200は、IOコア・エンド・ブロック1002におけるひとつあるいは複数の構成能動サーキット素子の動作電圧耐容最高リミット以下に抑えられている出力バイアス電圧210を発生する。
図11は、工程手順の略図であり、出力バイアス電圧210を発生する方法に関係する工程の詳細を、1件あるいは複数件の実施例に基づいて説明している。1件あるいは複数件の実施例において、実行1102は、電源電圧VDDIO1004から第1バイアス電圧206を、制御できる範囲で発生させ、IOコア・エンド・ブロック1002におけるひとつあるいは複数の構成能動サーキット素子の動作電圧耐容最高リミット以下に抑える作業を含む。1件あるいは複数件の実施例において、IOコア・エンド・ブロック1002は集積回路(IC)のIOデバイスであり、IOパッド(PAD1008)とインターフェースされる。1件あるいは複数件の実施例において、実行1104は、IOパッド(ここではPAD1008)、IOパッド304電圧を通して供給されている外部電圧から第2バイアス電圧208を、制御できる範囲で発生する作業を含む。その際には、IOコア・エンド・ブロック1002におけるひとつあるいは複数の構成能動サーキット素子の動作電圧耐容最高リミット以下に抑えられる。
1件あるいは複数件の実施例において、実行1106は、IOコア・エンド・ブロック1002から発生したコントロール・シグナル204を、制御できる範囲で活用することを含む。ドライバー・モードで動作の際には出力バイアス電圧210を、フェイルセーフ・モード及びトレラント・モードで動作の際には第2バイアス電圧208を、第1バイアス電圧206から導出する為である。1件あるいは複数件の実施例において、IOパッド(ここではPAD1008)、IOパッド304電圧を通して供給されている外部電圧は、ドライバー・モードで動作の際に、ゼロから電源電圧VDDIO1004の値へと変化する。1件あるいは複数件の実施例において、電源電圧VDDIO1004は、フェイルセーフ・モードで動作の際にはゼロであり、IOパッド(ここではPAD1008)、IOパッド304電圧を通して供給されている外部電圧は、トレラント・モードで動作の際に、電源電圧VDDIO1004以上の値へと上昇する。
当面の実施例は特定の参照例を用いているが、多様な実施例の上位概念やスコープを変えない上での修正及び変更は明らかに可能である。一例として、動作電圧かつ外部電圧の双方、もしくはそのうちどちらかひとつのみの電圧を変更したとしても、典型的な実施例のスコープは変わらない。また別の例として、ここで述べられている多様なデバイス及びモジュールを活用する際に、それに併せてハードウェア電気回路(例: ロジック電気回路を基にしたCMOS)、ファームウェア、ソフトウェア、あるいはハードウェア、ファームウェア及びソフトウェア(例: 機械で読み取ることのできるメディアに埋め込まれた状態等で)のいかなる組み合わせを使用することは、可能である。また別の例として、多様な電化構造及び手法を具体化する際には、トランジスタ、ロジックゲート及び電気回路等(例: 特定用途向け集積回路(ASIC)及びデジタル・シグナル・プロセッサー回路(DSP)の双方、もしくはどちらか一方)を使うことも可能である。
並びに、ここに開示されている多様な作業、工程及び手法は、機械で読み取ることのできるメディアかつ機械でアクセスできる、データ・プロセス・システム(例: コンピューター・デバイス)対応のメディアの双方、あるいはそのうちのどちらかひとつのみで具体化して頂くと有り難く、工程が実行される順序は問わない。それ故に、特記事項及びイラストはあくまで解説目的であり、規則づけるためのものではない。

Claims (20)

  1. フェイルセーフ・モード及びトレラント・モードの際の入出力回路を保護するためのバイアス電圧を発生させる方法であって、前記方法は、
    電源電圧を分割して、入出力パッドとインターフェースされる集積回路(IC)の入出力コアデバイスにおける1つ以上の構成能動回路素子の動作電圧耐容上限以下に抑えられた第1バイアス電圧を発生させるステップ、
    前記入出力パッドを通して供給される外部電圧から、前記入出力コアデバイスにおける1つ以上の構成能動回路素子の動作電圧耐容上限以下に抑えられた第2バイアス電圧を発生させるステップ、及び、
    前記入出力コアデバイスで作成されたコントロール・シグナルを使用し、ドライバー・モードで動作の際には前記第1バイアス電圧を、また、フェイルセーフ・モード及びトレラント・モードで動作の際には前記第2バイアス電圧を、出力バイアス電圧として出力するステップを含み、
    前記ドライバー・モードとは、前記入出力パッドを通して供給される外部電圧が、0Vから前記電源電圧の値の範囲で変化する動作モードであり、
    前記フェイルセーフ・モードとは、前記電源電圧が0Vとなる動作モードであり、
    前記トレラント・モードとは、前記入出力パッドを通して供給される外部電圧が、前記電源電圧より高い電圧にまで上昇する動作モードである、ことを特徴とする方法。
  2. 前記入出力パッドを通して供給される前記外部電圧から1つ以上の能動回路素子のしきい電圧を引き算することによって、前記第2バイアス電圧を発生させる、ことを特徴とする請求項1に記載の方法。
  3. 前記コントロール・シグナルの状態が低であるか高であるかに対応して、前記第1バイアス電圧及び前記第2バイアス電圧のうちの一方を前記出力バイアス電圧とする、ことを特徴とする請求項1に記載の方法。
  4. さらに、別の能動回路素子を使用して前記1つ以上の能動回路素子による電圧降下を制御することによって、前記第2バイアス電圧を調整する、ことを特徴とする請求項2に記載の方法。
  5. 前記第1バイアス電圧又は前記第2バイアス電圧を選択する方法は、さらに、
    第1PMOSトランジスタのソース端子及びドレイン端子のどちらか一方に前記第1バイアス電圧を入力し;
    第2PMOSトランジスタのソース端子及びドレイン端子のどちらか一方に前記第2バイアス電圧を入力し、
    前記第2PMOSトランジスタ及び第3PMOSトランジスタのゲート端子に前記コントロール・シグナル電圧を入力し、
    前記第1PMOSトランジスタのソース端子及びドレイン端子のうち前記第1バイアス電圧を入力していない端子と、前記第2PMOSトランジスタのソース端子及びドレイン端子のうち前記第2バイアス電圧を入力していない端子と、を接続し、
    前記第3PMOSトランジスタのソース端子及びドレイン端子のうちの一方の端子を、前記第1PMOSトランジスタのゲート端子と接続し、
    前記第3PMOSトランジスタのソース端子及びドレイン端子のうちの他方の端子を、前記第2PMOSトランジスタのソース端子及びドレイン端子のうち前記第2バイアス電圧を入力している端子と接続し、
    前記第1PMOSトランジスタのソース端子及びドレイン端子のうち前記第1バイアス電圧を入力していない端子と、前記第2PMOSトランジスタのソース端子及びドレイン端子のうち前記第2バイアス電圧を入力していない端子と、を接続している経路を前記出力バイアス電圧の出力端子とする、ことを特徴とする請求項3に記載の方法。
  6. さらに、追加のパストランジスタ、すなわち、
    ゲート端子に前記コントロール・シグナルを入力する第1パスNMOSトランジスタ、及び、
    ゲート端子に前記第1バイアス電圧を入力する第2パスNMOSトランジスタ、を含み、
    前記第1パスNMOSトランジスタのソース端子及びドレイン端子のうちどちらか一方の端子、前記第1パスNMOSトランジスタのバルク端子、及び前記第2パスNMOSトランジスタのバルク端子が、第2電源電圧(VSS)に接続され、
    前記第2パスNMOSトランジスタのソース端子及びドレイン端子のうちどちらか一方の端子が、前記第1PMOSトランジスタのゲート端子に接続され、
    前記第1パスNMOSトランジスタのソース端子及びドレイン端子のうち前記第2電源電圧(VSS)に接続されていない端子が、前記第2パスNMOSトランジスタのソース端子及びドレイン端子のうち前記第1PMOSトランジスタのゲート端子に接続されていない端子に接続されている、ことを特徴とする請求項5に記載の方法。
  7. さらに、前記入出力パッドのドライバーに対して前記出力バイアス電圧を印加する際に、容量性ノイズを前記出力バイアス電圧からデカップリングする、ことを特徴とする請求項4に記載の方法。
  8. さらに、前記第1PMOSトランジスタ、前記第2PMOSトランジスタ及び前記第3PMOSトランジスタのバルク端子に、フローティング・ウェル(FW)・サーキットの出力電圧を印加する、ことを特徴とする請求項5に記載の方法。
  9. フェイルセーフ・モード及びトレラント・モードの際の入出力回路を保護するためのバイアス電圧発生回路であって、前記回路は、
    電源電圧を分割することによって作成され、入出力パッドとインターフェースされる集積回路(IC)の入出力コアデバイスにおける1つ以上の構成能動回路素子の動作電圧耐容上限以下に抑えられた第1バイアス電圧、及び、
    前記入出力パッドを通して供給される外部電圧から作成され、前記入出力コアデバイスにおける1つ以上の構成能動回路素子の動作電圧耐容上限以下に抑えられた第2バイアス電圧、が入力され、
    前記入出力コアデバイスで作成したコントロール・シグナルを使用し、ドライバー・モードで動作の際には前記第1バイアス電圧を、また、フェイルセーフ・モード及びトレラント・モードで動作の際には前記第2バイアス電圧を、出力バイアス電圧として出力する、マルチプレクサ・ブロックを含み、
    前記ドライバー・モードとは、前記入出力パッドを通して供給される外部電圧が、0Vから前記電源電圧の値の範囲で変化する動作モードであり、
    前記フェイルセーフ・モードとは、前記電源電圧が0Vとなる動作モードであり、
    前記トレラント・モードとは、前記入出力パッドを通して供給される外部電圧が、前記電源電圧より高い電圧にまで上昇する動作モードである、ことを特徴とするバイアス電圧発生回路。
  10. 前記第2バイアス電圧が、前記入出力パッドを通して供給される前記外部電圧から1つ以上の能動回路素子のしきい電圧を引き算した電圧に等しい、ことを特徴とする請求項9に記載のバイアス電圧発生回路。
  11. 前記出力バイアス電圧が、前記コントロール・シグナルの状態が低であるか高であるかによって決定される、ことを特徴とする請求項9に記載のバイアス電圧発生回路。
  12. さらに、前記1つ以上の能動回路素子を通した電圧降下を制御することによって前記第2バイアス電圧の調整をする、別の能動回路素子を含む、ことを特徴とする請求項10に記載のバイアス電圧発生回路。
  13. 前記マルチプレクサ・ブロックが、
    ソース端子及びドレイン端子のどちらか一方に前記第1バイアス電圧が入力される第1PMOSトランジスタ、
    ソース端子及びドレイン端子のどちらか一方に前記第2バイアス電圧が入力される第2PMOSトランジスタ、 及び、
    ゲート端子に前記コントロール・シグナルが入力される第3PMOSトランジスタ、を含み、
    前記第2PMOSトランジスタのゲート端子には、前記コントロール・シグナルが入力され、
    前記第1PMOSトランジスタのソース端子及びドレイン端子のうち前記第1バイアス電圧が入力されていない端子が、前記第2PMOSトランジスタのソース端子及びドレイン端子のうち前記第2バイアス電圧が入力されていない端子に接続され、
    前記第3PMOSトランジスタのソース端子及びドレイン端子のうちの一方の端子が、前記第1PMOSトランジスタのゲート端子に接続され、
    前記第3PMOSトランジスタのソース端子及びドレイン端子のうちの他方の端子が、前記第2PMOSトランジスタのソース端子及びドレイン端子のうち前記第2バイアス電圧が入力されている端子に接続され、
    前記第1PMOSトランジスタのソース端子及びドレイン端子のうち前記第1バイアス電圧が入力されていない端子と、前記第2PMOSトランジスタのソース端子及びドレイン端子のうち前記第2バイアス電圧が入力されていない端子と、を接続している経路にて、前記出力バイアス電圧が出力される、ことを特徴とする請求項11に記載のバイアス電圧発生回路。
  14. さらに、追加のパストランジスタ、すなわち、
    ゲート端子に前記コントロール・シグナルを入力する第1パスNMOSトランジスタ、及び、
    ゲート端子に前記第1バイアス電圧を入力する第2パスNMOSトランジスタ、を含み、
    前記第1パスNMOSトランジスタのソース端子及びドレイン端子のうちどちらか一方の端子、前記第1パスNMOSトランジスタのバルク端子、及び前記第2パスNMOSトランジスタのバルク端子が、第2電源電圧(VSS)に接続され、
    前記第2パスNMOSトランジスタのソース端子及びドレイン端子のうちどちらか一方の端子が、前記第1PMOSトランジスタのゲート端子に接続され、
    前記第1パスMOSトランジスタのソース端子及びドレイン端子のうち前記第2電源電圧(VSS)に接続されていない端子が、前記第2パスNMOSトランジスタのソース端子及びドレイン端子のうち前記第1PMOSトランジスタのゲート端子に接続されていない端子に接続されている、ことを特徴とする請求項13に記載のバイアス電圧発生回路。
  15. さらに、前記入出力パッドのドライバーに対して前記出力バイアス電圧を印加する際に、容量性ノイズを前記出力バイアス電圧からデカップリングする、デカップリング容量を備える、ことを特徴とする請求項11に記載のバイアス電圧発生回路。
  16. さらに、前記第1PMOSトランジスタ、前記第2PMOSトランジスタ及び前記第3PMOSトランジスタのバルク端子に、フローティング・ウェル(FW)回路の出力電圧が印加される、ことを特徴とする請求項13に記載のバイアス電圧発生回路。
  17. 前記デカップリング容量は、n−チャネルMOS(NMOS)容量である、ことを特徴とする請求項15に記載のバイアス電圧発生回路。
  18. フェイルセーフ・モード及びトレラント・モードの際の入出力回路を保護するためのバイアス電圧発生回路を含む入出力回路であって、前記回路は、
    動作電圧耐容上限を有する構成能動回路素子を1つ以上含み、コントロール・シグナルを発生させる、入出力コア・エンド・ブロック、
    1つ以上の外部能動回路素子を駆動する、ドライバー・ブロック、
    前記ドライバー・ブロックとインタ−フェースされる入出力パッド、及び、
    電源電圧と前記入出力パッドを通して供給されている外部電圧とが入力され、前記入出力コア・エンド・ブロックの1つ以上の構成能動回路素子の動作電圧耐容上限以下に抑えられた出力バイアス電圧を発生する、バイアス電圧発生回路、
    を含み、
    前記バイアス電圧発生回路は、
    前記電源電圧を分割して作成され、前記入出力パッドとインターフェースされる前記入出力コア・エンド・ブロックの1つ以上の構成能動回路素子の動作電圧耐容上限以下に抑えられた第1バイアス電圧、及び、
    前記入出力パッドを通して供給される外部電圧から作成され、前記入出力パッドとインターフェースされる前記入出力コア・エンド・ブロックの1つ以上の構成能動回路素子の動作電圧耐容上限以下に抑えられた第2バイアス電圧、が入力され、
    前記入出力コア・エンド・ブロックで作成された前記コントロール・シグナルを利用することによって、ドライバー・モードで動作の際には前記第1バイアス電圧を、また、フェイルセーフ・モード及びトレラント・モードで動作の際には前記第2バイアス電圧を、出力バイアス電圧として出力するマルチプレクサ・ブロックを含み、
    前記ドライバー・モードとは、前記入出力パッドを通して供給される外部電圧が、0Vから前記電源電圧の値の範囲で変化する動作モードであり、
    前記フェイルセーフ・モードとは、前記電源電圧が0Vとなる動作モードであり、
    前記トレラント・モードとは、前記入出力パッドを通して供給される外部電圧が、前記電源電圧より高い電圧にまで上昇する動作モードである、ことを特徴とする入出力回路。
  19. 前記第2バイアス電圧が、前記入出力パッドを通して供給される前記外部電圧から1つ以上の能動回路素子のしきい電圧を引き算した電圧に等しい、ことを特徴とする請求項18に記載の入出力回路。
  20. 前記マルチプレクサ・ブロックが、
    ソース端子及びドレイン端子のどちらか一方に、前記第1バイアス電圧が入力される第1PMOSトランジスタ;
    ソース端子及びドレイン端子のどちらか一方に、前記第2バイアス電圧が入力される第2PMOSトランジスタ;、及び、
    ゲート端子に前記コントロール・シグナル電圧が入力される第3PMOSトランジスタ、を含み、
    前記第2PMOSトランジスタのゲート端子には、前記コントロール・シグナルが入力され、
    前記第1PMOSトランジスタのソース端子及びドレイン端子のうち前記第1バイアス電圧が入力されていない端子が、前記第2PMOSトランジスタのソース端子及びドレイン端子のうち前記第2バイアス電圧が入力されていない端子に接続され、
    前記第3PMOSトランジスタのソース端子及びドレイン端子のうちの一方の端子が、前記第1PMOSトランジスタのゲート端子に接続され、
    前記第3PMOSトランジスタのソース端子及びドレイン端子のうちの他方の端子が、前記第2PMOSトランジスタのソース端子及びドレイン端子のうち前記第2バイアス電圧が入力されている端子に接続され、
    前記第1PMOSトランジスタのソース端子及びドレイン端子のうち前記第1バイアス電圧が入力されていない端子と、前記第2PMOSトランジスタのソース端子及びドレイン端子のうち前記第2バイアス電圧が入力されていない端子と、を接続している経路にて、前記出力バイアス電圧が出力される、ことを特徴とする請求項18に記載の入出力回路
JP2010043602A 2009-10-31 2010-02-27 フェイルセーフ・モード及びトレラント・モードの際の入出力回路を保護するためのバイアス電圧を発生させる方法、バイアス電圧発生回路、及び入出力回路 Expired - Fee Related JP5598750B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/610,277 2009-10-31
US12/610,277 US20110102046A1 (en) 2009-10-31 2009-10-31 Interfacing between differing voltage level requirements in an integrated circuit system

Publications (3)

Publication Number Publication Date
JP2011097551A JP2011097551A (ja) 2011-05-12
JP2011097551A5 JP2011097551A5 (ja) 2014-07-24
JP5598750B2 true JP5598750B2 (ja) 2014-10-01

Family

ID=42782136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010043602A Expired - Fee Related JP5598750B2 (ja) 2009-10-31 2010-02-27 フェイルセーフ・モード及びトレラント・モードの際の入出力回路を保護するためのバイアス電圧を発生させる方法、バイアス電圧発生回路、及び入出力回路

Country Status (5)

Country Link
US (2) US20110102046A1 (ja)
EP (1) EP2317651B1 (ja)
JP (1) JP5598750B2 (ja)
CN (1) CN102055459B (ja)
TW (1) TWI406500B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096220A (ja) * 2009-10-31 2011-05-12 Lsi Corp フェイルセーフ・ドライバー/耐性ドライバーの構造

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106961271B (zh) * 2016-01-12 2020-07-07 中芯国际集成电路制造(上海)有限公司 信号接收装置和信号处理设备
DE102017219551A1 (de) * 2017-11-03 2019-05-09 Continental Teves Ag & Co. Ohg Verpolschutzanordnung, Verfahren zum Betrieb der Verpolschutzanordnung und korrespondierende Verwendung
US11652476B2 (en) 2021-01-28 2023-05-16 Mediatek Inc. Pad-tracking circuit design to prevent leakage current during power ramp up or ramp down of output buffer

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4473758A (en) * 1983-02-07 1984-09-25 Motorola Inc. Substrate bias control circuit and method
JP2671787B2 (ja) * 1993-12-24 1997-10-29 日本電気株式会社 出力バッファ回路
US5576635A (en) * 1995-02-14 1996-11-19 Advanced Micro Devices, Inc. Output buffer with improved tolerance to overvoltage
US5666082A (en) * 1995-12-29 1997-09-09 Maxin Integrated Products, Inc. Fault protection using parallel output CMOS devices for integrated circuit analog switches
SG83670A1 (en) * 1997-09-02 2001-10-16 Oki Techno Ct Singapore A bias stabilization circuit
US6014039A (en) * 1998-04-28 2000-01-11 Lucent Technologies Inc. CMOS high voltage drive output buffer
US6329692B1 (en) * 1998-11-30 2001-12-11 Motorola Inc. Circuit and method for reducing parasitic bipolar effects during eletrostatic discharges
KR100292408B1 (ko) * 1999-03-04 2001-06-01 윤종용 고 전압 톨러런트 인터페이스 회로
US6212050B1 (en) * 1999-04-05 2001-04-03 Intel Corporation Circuit and method for protecting input/output stage of a low voltage integrated circuit device from a failure of the internal power supply or in the power-up sequencing of power supplies
US6300800B1 (en) * 1999-11-24 2001-10-09 Lsi Logic Corporation Integrated circuit I/O buffer with series P-channel and floating well
US6327126B1 (en) * 2000-01-28 2001-12-04 Motorola, Inc. Electrostatic discharge circuit
US6483346B2 (en) * 2000-11-15 2002-11-19 Texas Instruments Incorporated Failsafe interface circuit with extended drain services
US6859074B2 (en) * 2001-01-09 2005-02-22 Broadcom Corporation I/O circuit using low voltage transistors which can tolerate high voltages even when power supplies are powered off
KR20040041149A (ko) * 2001-07-05 2004-05-14 사르노프 코포레이션 멀티 핑거 턴온을 위해 동시에 분배되는 셀프-바이어싱을갖는 정전기 방전(esd)보호 장치
US7071764B1 (en) * 2002-07-26 2006-07-04 National Semiconductor Corporation Back-drive circuit protection for I/O cells using CMOS process
US6768618B1 (en) * 2002-08-01 2004-07-27 Cypress Semiconductor, Corp. Input gate protection circuit and method
US6900970B2 (en) * 2003-01-22 2005-05-31 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor
US6927602B2 (en) * 2003-07-25 2005-08-09 Industrial Technology Research Institute Mixed-voltage CMOS I/O buffer with thin oxide device and dynamic n-well bias circuit
JP4568096B2 (ja) * 2004-11-25 2010-10-27 Okiセミコンダクタ株式会社 入出力回路
WO2006066159A2 (en) * 2004-12-15 2006-06-22 Sarnoff Corporation Device having a low-voltage trigger element
US7477075B2 (en) * 2006-05-05 2009-01-13 International Business Machines Corporation CMOS output driver using floating wells to prevent leakage current
US7459961B2 (en) * 2006-10-31 2008-12-02 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Voltage supply insensitive bias circuits
US7633321B2 (en) * 2007-07-24 2009-12-15 Infineon Technologies Ag Driver circuit; electronic circuit having driver circuit and corresponding method
US7813093B2 (en) * 2008-02-15 2010-10-12 Analog Devices, Inc. Output driver with overvoltage protection
US7876132B1 (en) * 2009-10-16 2011-01-25 Lsi Corporation Floating well circuit operable in a failsafe condition and a tolerant condition
US7834653B1 (en) * 2009-10-31 2010-11-16 Lsi Corporation Failsafe and tolerant driver architecture and method
US8130030B2 (en) * 2009-10-31 2012-03-06 Lsi Corporation Interfacing between differing voltage level requirements in an integrated circuit system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096220A (ja) * 2009-10-31 2011-05-12 Lsi Corp フェイルセーフ・ドライバー/耐性ドライバーの構造

Also Published As

Publication number Publication date
EP2317651A1 (en) 2011-05-04
US20110102048A1 (en) 2011-05-05
CN102055459B (zh) 2014-04-09
US20110102046A1 (en) 2011-05-05
JP2011097551A (ja) 2011-05-12
CN102055459A (zh) 2011-05-11
TW201115919A (en) 2011-05-01
EP2317651B1 (en) 2013-09-11
TWI406500B (zh) 2013-08-21
US8125267B2 (en) 2012-02-28

Similar Documents

Publication Publication Date Title
JP5838141B2 (ja) 半導体集積回路
US7362145B2 (en) Input/output circuit and input/output device
KR20170110021A (ko) 반도체 장치
JP2017112537A (ja) インバータ回路
JP5598750B2 (ja) フェイルセーフ・モード及びトレラント・モードの際の入出力回路を保護するためのバイアス電圧を発生させる方法、バイアス電圧発生回路、及び入出力回路
CN104142702A (zh) 输出电路以及电压信号输出方法
JP2011096220A5 (ja)
JP2011097551A5 (ja)
JP5578312B2 (ja) 外部電圧をioレシーバーへインターフェースするための方法、インターフェースするための回路、及び集積回路システム
JP5686274B2 (ja) フェイルセーフ状態及びトレラント状態にて動作可能なフローティングウェル電圧生成回路、電圧生成方法、及びフローティングウェル電圧生成回路を含む出力ステージから構成されるバッファー回路
JP2011097550A5 (ja)
JP2011087271A5 (ja)
CN110011657B (zh) 输入输出电路
JP5673434B2 (ja) 半導体装置
JP3711075B2 (ja) 出力バッファ回路、および入出力バッファ回路
JP4981159B2 (ja) 入出力回路
KR20110047945A (ko) 페일세이프 작동과 허용 작동에서 입력 출력 회로를 보호하기 위한 바이어스 전압 생성 방법 및 장치
JP2010093435A (ja) 半導体集積回路
JP2007049719A (ja) 半導体集積回路
US20130321060A1 (en) Input buffer circuit and semiconductor device
KR20080075252A (ko) 출력 드라이버 회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130329

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140509

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20140530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140731

R150 Certificate of patent or registration of utility model

Ref document number: 5598750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees