TWI406500B - 於故障安全模式操作及容忍模式操作期間保護輸入/輸出電路之偏壓產生 - Google Patents

於故障安全模式操作及容忍模式操作期間保護輸入/輸出電路之偏壓產生 Download PDF

Info

Publication number
TWI406500B
TWI406500B TW099103684A TW99103684A TWI406500B TW I406500 B TWI406500 B TW I406500B TW 099103684 A TW099103684 A TW 099103684A TW 99103684 A TW99103684 A TW 99103684A TW I406500 B TWI406500 B TW I406500B
Authority
TW
Taiwan
Prior art keywords
terminal
bias
mos transistor
voltage
pad
Prior art date
Application number
TW099103684A
Other languages
English (en)
Other versions
TW201115919A (en
Inventor
Pankaj Kumar
Pramod E Parameswaran
Makeshwar Kothandaraman
Vani Deshpande
John Kriz
Original Assignee
Lsi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lsi Corp filed Critical Lsi Corp
Publication of TW201115919A publication Critical patent/TW201115919A/zh
Application granted granted Critical
Publication of TWI406500B publication Critical patent/TWI406500B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Description

於故障安全模式操作及容忍模式操作期間保護輸入/輸出電路之偏壓產生
本案大體而言係關於輸入/輸出(IO)電路，且更特定言之，係關於在故障安全模式操作及容忍模式操作期間產生偏壓以保護IO電路之方法、裝置及系統。
積體電路(IC)可包括在不同於另一組成區段之電壓下操作之組成區段。在不同電壓下操作之組成區段之間進行介面連接可能需要緩衝電路，該緩衝電路可包括在低於橫跨其端子之電壓的電壓(例如，1.8 V)下操作之主動元件(例如，金屬氧化物半導體(MOS)電晶體)。
第1圖 圖示緩衝電路之輸出級100之示意圖。輸出級100可包括p通道金屬氧化物半導體(PMOS)電晶體M1 102及n通道MOS(NMOS)電晶體M2 104。M1 102之源極(S)端子可連接至供應電壓VDDIO 106，且M2 104之源極(S)端子可連接至供應電壓VSS 110。電晶體(M1 102、M2 104)之主體(B)端子可與其源極(S)端子短接，以分別連接電晶體(M1 102、M2 104)之主體(B)端子至VDDIO 106及VSS 110。M1 102及M2 104之汲極(D)端子可彼此連接，如第1圖 中所圖示。
來自IC之輸入/輸出(IO)焊墊108之外部電壓可經供應至M1 102及M2 104之汲極(D)端子中之每一端子。電晶體(M1 102、M2 104)之閘極(G)端子可由自緩衝電路之控制電路產生之控制訊號(CTRL1 112及CTRL2 114)來驅動。當IO焊墊108之電壓(例如，3.465 V)高於供應電壓VDDIO 106(例如，1.8 V、2.5 V)時，第1圖中作為與M1 102相關聯來圖示之寄生二極體D1 116可開啟，從而導致在IO焊墊108之電壓與供應電壓VDDIO 106之間存在直接路徑。D1 116之開啟可導致大電流之傳導，其又可使大的漏洩電流流動。第1圖 亦圖示與Q2 104相關聯之寄生二極體D2 118。
因此，IO焊墊108電壓之高值可能有損緩衝電路之可靠性。
本發明揭示一種方法、一種裝置及一種系統，其用於在故障安全模式操作及容忍模式操作期間產生偏壓以保護輸入/輸出(IO)電路。
在一態樣中，一種方法包括以下步驟：自供應電壓可控地產生第一偏壓，該第一偏壓將處於用於與IO焊墊介面連接之積體電路(IC)之輸入/輸出(IO)核心設備之一或多個主動電路組成元件的操作電壓之容許上限之內；及自經由IO焊墊供應之外部電壓來可控地產生第二偏壓，該第二偏壓將處於用於與IO焊墊介面連接之IO核心設備之一或多個主動電路組成元件之操作電壓的容許上限之內。該方法亦包括以下步驟：可控地利用由IO核心產生之控制訊號，以自在驅動模式操作期間之第一偏壓或在故障安全模式操作及容忍模式操作期間之第二偏壓來導出輸出偏壓。
經由IO焊墊供應之外部電壓在驅動模式操作期間在零至供應電壓之值的範圍中變化。供應電壓在故障安全模式操作期間為零，且經由IO焊墊供應之外部電壓在容忍模式操作期間增加至高於供應電壓之值。
在另一態樣中，偏壓產生電路包括多工器方塊，該多工器方塊經組態以接收自供應電壓可控地產生之第一偏壓，該第一偏壓將處於用於與IO焊墊介面連接之IC之IO核心設備之一或多個主動電路組成元件的操作電壓之容許上限之內；及接收自經由IO焊墊供應之外部電壓來可控地產生之第二偏壓，該第二偏壓將處於用於與IO焊墊介面連接之IO核心設備之一或多個主動電路組成元件之操作電壓的容許上限之內。多工器方塊亦經組態以經由可控地利用由IO核心產生之控制訊號，自在驅動模式操作期間之第一偏壓或在故障安全模式操作及容忍模式操作期間之第二偏壓來導出輸出偏壓。
經由IO焊墊供應之外部電壓在驅動模式操作期間在零至供應電壓之值的範圍中變化。供應電壓在故障安全模式操作期間為零，且經由IO焊墊供應之外部電壓在容忍模式操作期間增加至高於供應電壓之值。
在又一態樣中，輸入/輸出(IO)包括用於產生控制訊號之IO核心端方塊、用於驅動一或多個外部主動電路元件之驅動器方塊、與該驅動器方塊介面連接之IO焊墊、以及偏壓產生電路。IO核心端方塊包括一或多個主動電路組成元件，該一或多個元件具有其操作電壓之容許上限。偏壓產生電路經組態以接收供應電壓，接收經由IO焊墊供應之外部電壓，及產生輸出偏壓，該輸出偏壓處於IO核心端方塊之一或多個主動電路組成元件之操作電壓的容許上限之內。
偏壓產生電路包括多工器方塊，該多工器方塊經組態以接收自供應電壓可控地產生之第一偏壓，該第一偏壓將處於用於與IO焊墊介面連接之IO核心端方塊之一或多個主動電路組成元件之操作電壓的容許上限之內；及接收自經由IO焊墊供應之外部電壓來可控地產生之第二偏壓，該第二偏壓將處於用於與IO焊墊介面連接之IO核心端方塊之一或多個主動電路組成元件之操作電壓的該容許上限之內。偏壓產生電路亦經組態以經由可控地利用由IO核心端方塊產生之控制訊號，自在驅動模式操作期間之第一偏壓或在故障安全模式操作及容忍模式操作期間之第二偏壓來導出輸出偏壓。
經由IO焊墊供應之外部電壓在驅動模式操作期間在零至供應電壓之值的範圍中變化。供應電壓在故障安全模式操作期間為零，且經由IO焊墊供應之外部電壓在容忍模式操作期間增加至高於供應電壓之值。
本文揭示之方法及系統可由用於達成各種態樣之任何構件來實施，且可以包含指令集之機器可讀取媒體之形式來執行，該指令集在由機器執行時使機器執行本文揭示之任何操作。其他特徵將由附圖及隨後之【實施方式】可更加明白。
如下文所述，實例實施例可用以在故障安全模式操作及容忍模式操作期間產生偏壓來保護輸入/輸出(IO)電路。雖然已參閱特定之實例實施例描述了本發明之實施例，但顯然地，可在不脫離各種實施例之廣泛精神及範疇的情況下對此等實施例進行各種修改及改變。
第2圖 圖示根據一或多個實施例之多工器電路200。在一或多個實施例中，多工器電路200包括多工器方塊202，該多工器方塊202可接收作為輸入的第一偏壓206及第二偏壓208。在一或多個實施例中，第一偏壓206可以可控地自供應電壓(第2圖 中未圖示)產生，且第二偏壓208可以可控地自經由輸入/輸出(IO)焊墊(第2圖 中未圖示)供應之外部電壓來產生。在一或多個實施例中，第一偏壓206及第二偏壓208可在將與IO焊墊介面連接的積體電路(IC)之IO核心設備之一或多個主動電路組成元件(例如，金屬氧化物半導體(MOS)電晶體)之操作電壓的容許上限之內。
在一或多個實施例中，多工器方塊202之輸出(在第2圖 中作為輸出偏壓210圖示)可源自在驅動模式操作期間之第一偏壓206，或源自在故障安全模式操作及容忍模式操作期間之第二偏壓208，其中經由IO焊墊供應之外部電壓可在驅動模式操作期間在零至供應電壓之值的範圍中變化。在一或多個實施例中，供應電壓在故障安全模式操作期間可為零，且經由IO焊墊供應之外部電壓在容忍模式操作期間可增加至高於供應電壓之值。
換言之，如第2圖 中所圖示，多工器方塊210之輸出可基於控制訊號204(例如，輸出賦能(OE))之「高」狀態或「低」狀態。控制訊號204之「高」狀態(其為邏輯「1」)可指示供應電壓之存在。控制訊號204之「低」狀態(其為邏輯「0」)可指示供應電壓或容忍狀況之不存在，其中經由IO焊墊供應之外部電壓可增加至高於供應電壓之值。因此，在控制訊號204之「低」狀態期間，供應電壓可能存在或可能不存在。在一或多個實施例中，控制訊號204可由IO核心產生。
在一或多個實施例中，控制訊號204可以可控方式被用來導出輸出偏壓210。因此，當控制訊號204之狀態為「高」時，輸出偏壓210可源自在驅動模式操作期間之第一偏壓206，或者當控制訊號204之狀態為「低」時，該輸出偏壓210可源自在故障安全模式操作及容忍模式操作期間之第二偏壓208。
在一或多個實施例中，第一偏壓206可作為供應電壓之一小部份來可控地產生。在一或多個實施例中，第二偏壓208可作為經由IO焊墊供應之外部電壓減去一或多個主動元件(例如，金屬氧化物半導體(MOS)電晶體)之臨限電壓來可控地產生。
第3圖 圖示根據一或多個實施例之第2圖 之多工器電路200的電晶體實施例300。一般技術者將顯而易見，MOS電晶體之源極(S)端子及汲極(D)端子可互換，且因此，耦接一電壓至源極(S)端子及自汲極(D)端子輸出另一電壓等效於耦接該電壓至汲極(D)端子及自源極(S)端子輸出另一電壓。汲極-汲極(D-D)路徑亦可等效於源極-汲極(S-D)路徑。
在一或多個實施例中，多工器方塊202包括第一MOS電晶體Q4 322，其經組態以在其源極(S)端子處接收第一偏壓206；及一對MOS電晶體(Q3 320及Q5 324)，其經組態以在其閘極(G)端子處接收可控的經位準偏移版的控制訊號204(即控制訊號LS 302)。在一或多個實施例中，控制訊號LS 302在驅動模式操作及容忍模式操作中之每一者期間可為供應電壓VDDIO (第3圖 中未圖示)之一小部份。在一或多個實施例中，在驅動模式操作期間，控制訊號LS 302之值(例如，0.6 VDDIO )可能高於在容忍模式操作期間之控制訊號LS 302之值(例如，0.1 VDDIO )。在一或多個實施例中，當供應電壓(VDDIO )在故障安全模式操作期間為零時，控制訊號LS 302可為零。
因此，在一或多個實施例中，取決於控制訊號204表示邏輯「1」或表示邏輯「0」，控制訊號LS 302可在驅動模式操作期間之0.6 VDDIO 與容忍模式操作期間之0.1 VDDIO 之間切換。然而，如第2圖 中所圖示，邏輯「0」亦可表示故障安全模式操作，其中控制訊號LS 302為零。因此，控制訊號204之兩個狀態可較佳地描述為邏輯「高」(在驅動模式操作期間)及邏輯「低」(在容忍模式操作及故障安全模式操作期間)。
在一或多個實施例中，Q3 320之汲極(D)端子可耦接至Q5 324之汲極(D)端子。在一或多個實施例中，Q3 320及Q5 324之源極(S)端子可分別耦接至Q4 322之閘極(G)端子及汲極(D)端子。在一或多個實施例中，Q5 324可經組態以在其汲極(D)端子處接收第二偏壓208。在一或多個實施例中，Q3 320及Q5 324之汲極(D)端子可彼此耦接。在一或多個實施例中，Q3 320、Q4 322及Q5 324可為p通道金屬氧化物半導體(PMOS)電晶體。在一或多個實施例中，多工器方塊202之輸出(輸出偏壓210)可在Q4 322與Q5 324之間的汲極-源極(D-S)路徑處(節點C 338)取得。
在一或多個實施例中，控制訊號204及第一偏壓206可分別施加於MOS電晶體Q2 318及MOS電晶體Q1 316之閘極(G)端子處。在一或多個實施例中，Q1 316之源極(S)端子可耦接至Q2 318之汲極(D)端子，且Q1 316之汲極(D)端子可耦接至Q4 322之閘極(G)端子。在一或多個實施例中，Q1 316及Q2 318之主體(B)端子及Q2 318之源極(S)端子可保持在第二供應電壓314(VSS )下。在一或多個實施例中，Q1 316及Q2 318可為傳遞電晶體(在第3圖 中作為NMOS電晶體圖示)，該等傳遞電晶體經組態以在控制訊號204之邏輯「高」期間當Q1 316及Q2 318經接通時，使節點A 334能放電。在一或多個實施例中，第一偏壓206可為供應電壓VDDIO 之一小部份(例如，0.55 VDDIO )。
在一或多個實施例中，可在第2圖 之多工器電路200之電晶體實施例300中提供一對MOS電晶體(Q6 326及Q7 328)，以使經由IO焊墊供應之外部電壓(IO焊墊304電壓)減去Q6 326及Q7 328之臨限電壓。因此，在節點B 336處，第二偏壓208可表達為實例方程式1。
V SB =IO PAD -2V tn ,　(1)
其中VSB 為第二偏壓208，IOPAD 為IO焊墊304電壓，且Vtn 為Q6 326及Q7 328中之每一者的臨限電壓。第3圖 圖示作為n通道MOS(NMOS)電晶體之Q6 326及Q7 328，其中Q6 326之源極(S)端子可耦接至Q7 328之汲極(D)端子。在一或多個實施例中，IO焊墊304電壓可施加於Q7 328之源極(S)端子及閘極(G)端子處。在一或多個實施例中，Q6 326之閘極(G)端子可耦接至其源極(S)端子。在一或多個實施例中，Q6 326及Q7 328之主體(B)端子可保持在第二供應電壓314(VSS )下。熟習此項技術者將瞭解，經提供以降低IO焊墊304電壓之主動元件(例如，MOS電晶體Q6 326及Q7 328)之數目可以變化，且此類變化處於示例性實施例之範疇內。
因此，在一或多個實施例中，第二偏壓208可處於將與IO焊墊介面連接之IC之IO核心設備的一或多個主動電路組成元件(例如，MOS電晶體)之容許上限內。在一或多個實施例中，為了產生在IO核心設備之上述主動電路組成元件之公差上限之內或附近的輸出偏壓210，可提供MOS電晶體Q9 332，其閘極(G)端子及汲極(D)端子經組態以接收可控輸入電壓(分別為V3 306及V1 308)。在一或多個實施例中，Q9 332之源極(S)端子(在第3圖 中作為NMOS電晶體圖示)可耦接至節點B 336。在一或多個實施例中，V3 306及V1 308可經控制為供應電壓VDDIO 之小部份。舉例而言，V3 306可等於0.3 VDDIO ，且V1 308可等於0.1 VDDIO 。
在一或多個實施例中，當供應電壓VDDIO 在故障安全模式操作期間為零時，Q9 332可拉動最大電流以最大化橫跨Q6 326及Q7 328之二極體壓降。在一或多個實施例中，當在驅動模式操作及容忍模式操作期間存在供應電壓時，Q9 332可拉動與在故障安全模式操作期間之電流相比較小之電流。因此，在一或多個實施例中，橫跨Q6 326及Q7 328之二極體壓降可減小。
在一或多個實施例中，Q3 320、Q4 322、Q5 324及Q9 332之主體(B)端子可耦接至浮動井(FW)電路之輸出，以避免與上述電晶體相關聯之寄生二極體之正向偏壓。
在一或多個實施例中，在驅動模式操作期間，亦即，當控制訊號204(例如，OE)為邏輯「高」且供應電壓VDDIO (例如，2.5V)存在時，第一偏壓206可適當地縮小至VDDIO 之一小部份(例如，0.55 VDDIO )。在一或多個實施例中，控制訊號LS 302亦可經適當地調整至VDDIO 之一小部份。舉例而言，控制訊號204之邏輯「高」可指示0.6 VDDIO 之控制訊號LS 302值。在一或多個實施例中，可開啟傳遞電晶體Q1 316及Q2 318，從而使節點A 334能放電。在一或多個實施例中，節點A 334之放電可接通Q4 322，且控制訊號LS 302之經調整之「高」位準(例如，0.6 VDDIO )可保持Q3 320及Q5 324切斷。在一或多個實施例中，在節點B 336處之任何擾動可能不會影響在節點C 338處之輸出(亦即，輸出偏壓210)。在一或多個實施例中，輸出偏壓210可如實地追蹤第一偏壓206，且可等於第一偏壓206。
在一或多個實施例中，在故障安全模式操作期間，亦即，當控制訊號204為邏輯「低」且供應電壓VDDIO 為零時，第一偏壓206及控制訊號LS 302亦可為零。因此，在一或多個實施例中，節點A 334可能不能經由Q1 316-Q2 318路徑放電。當IO焊墊304之電壓增加時，Q6 326及Q7 328可開啟，從而使第二偏壓208能按實例方程式1來追蹤IO焊墊304之電壓。在一或多個實施例中，控制訊號LS 302之邏輯「低」可使Q3 320及Q5 324開啟，從而可對節點A 334充電。在一或多個實施例中，節點A 334之充電可關閉Q4 322。在一或多個實施例中，當Q5 324可能為開啟時，輸出偏壓210可追蹤第二偏壓208。
在一或多個實施例中，解耦電容器Q8 330可用於節點C 338處以在IO焊墊304電壓之切換期間減輕電容性雜訊對輸出偏壓210之影響，該輸出偏壓210可耦接至IO焊墊之驅動器之MOS電晶體之閘極(G)端子。在一或多個實施例中，Q8 330可為NMOS電容器，其中輸出偏壓210耦接至其閘極(G)端子。在一或多個實施例中，Q8 330之源極(S)端子、主體(B)端子及汲極(D)端子皆可保持在第二供應電壓314(VSS )位準下。
在一或多個實施例中，在容忍模式操作期間，亦即，當控制訊號204為邏輯「低」且供應電壓VDDIO 存在時，控制訊號LS 302可切換至供應電壓VDDIO 之一小部份，其低於在驅動模式操作期間之該供應電壓VDDIO 值。舉例而言，控制訊號LS 302可切換至0.1 VDDIO ，其仍可表示邏輯「低」。在一或多個實施例中，當IO焊墊304之電壓為低時，Q6 326及Q7 328可與Q2 318一同關閉。因此，在一或多個實施例中，除經由Q4 322之外，節點A 334可能不具有放電路徑。在一或多個實施例中，節點A 334之放電可經由其漏洩電流使輸出偏壓210穩定至接近Q4 322之第一偏壓206。
在一或多個實施例中，當IO焊墊304之電壓為低時，容忍模式操作可類似於驅動模式操作。此處，當IO焊墊304之電壓增加至高於供應電壓VDDIO 之值時，該兩個狀況具有不同控制訊號LS 302值(分別為0.6 VDDIO 及0.1 VDDIO )以區分容忍模式操作與驅動模式操作。
在一或多個實施例中，當IO焊墊304之電壓增加時，Q6 326及Q7 328可開啟，從而使第二偏壓208能按實例方程式1來追蹤IO焊墊304之電壓。在一或多個實施例中，控制訊號LS 302之邏輯「低」可使Q3 320及Q5 324開啟，從而可對節點A 334充電。在一或多個實施例中，節點A 334之充電可關閉Q4 322。在一或多個實施例中，當Q5 324可能為開啟時，輸出偏壓210可追蹤第二偏壓208。
在一個實例實施例中，供應電壓VDDIO 可為2.75 V(2.5 V+10%公差)，IO焊墊304之電壓可為3.465 V(3.3 V+5%公差)，且IO核心設備之一或多個主動電路組成元件之操作電壓可為1.98 V(1.8 V+10%公差)。在此狀況下，第一偏壓206、第二偏壓208及輸出偏壓210皆可在1.98 V之內。另外，第一偏壓206及第二偏壓208處於1.98 V之內可促進多工器電路200之組成MOS電晶體之可靠操作。
第4圖 圖示根據一或多個實施例之第2圖 之多工器電路200之電晶體實施例300在驅動模式操作期間之直流特性。在一或多個實施例中，x軸402可表示IO焊墊304之電壓，且y軸404可表示電壓變數(V)。在一或多個實施例中，如第4圖 中所圖示，輸出偏壓210可在IO焊墊304之電壓之所有值期間等於第一偏壓206。在一或多個實施例中，控制訊號LS 302及第一偏壓206在驅動模式操作期間可為供應電壓VDDIO (例如，0.6 VDDIO )之一小部份(例如，分別為0.6 VDDIO 及0.55 VDDIO )。
第5圖 圖示根據一或多個實施例之第2圖 之多工器電路200之電晶體實施例300在故障安全模式操作期間之直流特性。在一或多個實施例中，x軸502可代表IO焊墊304之電壓，且y軸504可為電壓變數(V)。在一或多個實施例中，供應電壓VDDIO 在故障安全模式操作期間可為零。在一或多個實施例中，輸出偏壓210可追蹤第二偏壓208，如第5圖 中所圖示。換言之，輸出偏壓210可隨IO焊墊304之電壓的增加而增加。
第6圖 圖示根據一或多個實施例之第2圖 之多工器電路200之電晶體實施例300在容忍模式操作期間之直流特性。在一或多個實施例中，x軸602可代表IO焊墊304之電壓，且y軸604可代表電壓變數(V)。在一或多個實施例中，供應電壓VDDIO 可在容忍模式操作期間存在，且控制訊號LS 302可處於邏輯「低」(例如，0.1 VDDIO )。在一或多個實施例中，如第6圖 中所圖示且如上文所述，當IO焊墊304之電壓為低時，輸出偏壓210可穩定至接近第一偏壓206。在一或多個實施例中，當IO焊墊304之電壓增加時，Q6 326及Q7 328可開啟，且輸出偏壓210可開始追蹤第二偏壓208。
第7圖 圖示根據一或多個實施例之第2圖 之多工器電路200之電晶體實施例300在故障安全模式操作期間之暫態特性。在一或多個實施例中，x軸702可代表時間(t)，且y軸704可代表電壓變數(V)。在一或多個實施例中，當IO焊墊304之電壓自0切換至其最大值(例如，3.465 V)且自最大值切換至0時，輸出偏壓210可自低值(亦即，Q4 322之臨限電壓)切換至近似第二偏壓208且自第二偏壓208切換至低值，如第7圖 中所圖示。否則，在一或多個實施例中，當不存在用於節點A 334之放電路徑時，輸出偏壓210可經固定至Q4 322之臨限電壓。
第8圖 圖示根據一或多個實施例之第2圖 之多工器電路200之電晶體實施例300在容忍模式操作期間之暫態特性。在一或多個實施例中，x軸802可代表時間(t)，且y軸804可代表電壓變數(V)。在一或多個實施例中，當IO焊墊304之電壓自0切換至其最大值(例如，3.465 V)且自最大值切換至0時，輸出偏壓210可在兩個電壓間切換，亦即，一個電壓接近於第一偏壓206且另一個電壓接近於第二偏壓208，且反之亦然。
第9圖 圖示根據一或多個實施例之第2圖 之多工器電路200之電晶體實施例300在驅動模式操作期間之暫態特性。在一或多個實施例中，x軸902可代表時間(t)，且y軸904可代表電壓變數(V)。在一或多個實施例中，IO焊墊304之電壓在驅動模式操作期間可在0至供應電壓VDDIO 之值的範圍中變化。在一或多個實施例中，當IO焊墊304之電壓在0與其最大值(例如，2.75 V之VDDIO )之間切換時，輸出偏壓210可恆定處於第一偏壓206之值(例如，0.55 VDDIO )。在一或多個實施例中，控制訊號LS 302亦可為供應電壓VDDIO 之一小部份(例如，0.6 VDDIO )。
第10圖 圖示根據一或多個實施例之IO電路1000之系統視圖。在一或多個實施例中，IO電路1000可包括用於驅動外部主動電路元件(例如，MOS電晶體)之驅動器方塊1006，該驅動器方塊1006可經由第2圖 之多工器電路200與IO核心端方塊1002介面連接。在一或多個實施例中，IO核心端方塊1002可包括一或多個主動電路組成元件(例如，MOS電晶體)，該等元件具有其操作電壓之容許上限(例如，1.98 V、1.8 V+10%公差)。在一或多個實施例中，控制訊號204可由IO核心端方塊1002產生。在一或多個實施例中，多工器電路200可接收供應電壓(VDDIO )1004及經由IO焊墊(作為焊墊1008圖示)供應之外部電壓(IO焊墊304之電壓)，如第10圖 中所圖示。在一或多個實施例中，焊墊1008可與驅動器方塊1006介面連接。在一或多個實施例中，多工器電路200可產生輸出偏壓210，該輸出偏壓210可處於IO核心端方塊1002之一或多個主動電路組成元件之操作電壓的容許上限之內。
第11圖 為詳述涉及根據一或多個實施例之產生輸出偏壓210之方法的操作之程序流程圖。在一或多個實施例中，操作1102可涉及自供應電壓VDDIO 1004可控地產生第一偏壓206，該第一偏壓206將處於IO核心端方塊1002之一或多個主動電路組成元件之操作電壓的容許上限之內。在一或多個實施例中，IO核心端方塊1002可為積體電路(IC)之IO設備，該IO設備用於與IO焊墊(焊墊1008)介面連接。在一或多個實施例中，操作1104可涉及自經由IO焊墊(焊墊1008)供應之外部電壓來可控地產生第二偏壓208(IO焊墊304之電壓)，該第二偏壓208將處於IO核心端方塊1002之一或多個主動電路組成元件之操作電壓的容許上限之內。
在一或多個實施例中，操作1106可涉及可控地利用由IO核心端方塊1002產生之控制訊號204，以自在驅動模式操作期間之第一偏壓206或在故障安全模式操作及容忍模式操作期間之第二偏壓208來導出輸出偏壓210。在一或多個實施例中，經由IO焊墊(焊墊1008)供應之外部電壓(IO焊墊304之電壓)在驅動模式操作期間可在零至供應電壓VDDIO 1004之值的範圍中變化。在一或多個實施例中，供應電壓VDDIO 1004在故障安全模式操作期間可為零，且經由IO焊墊(焊墊1008)供應之外部電壓(IO焊墊304之電壓)在容忍模式操作期間可增加至高於供應電壓VDDIO 1004之值。
雖然已參閱特定之實例實施例描述了本發明之實施例，但顯然地，可在不脫離各種實施例之廣泛精神及範疇的情況下對此等實施例進行各種修改及改變。舉例而言，操作電壓及/或外部電壓之變化處於示例性實施例之範疇之內。此外，例如，可使用硬體電路(例如，基於CMOS之邏輯電路)、韌體、軟體或硬體、韌體及軟體(例如，實施於機器可讀取媒體中)之任何組合來啟用並操作本文所述之各種設備及模組。舉例而言，可使用電晶體、邏輯閘及電路(例如，特殊應用積體電路(ASIC)及/或數位訊號處理器(DSP)電路)來實施各種電氣結構及方法。
另外，應瞭解，本文揭示之各種操作、程序及方法可實施於與資料處理系統(例如，電腦設備)相容之機器可讀取媒體及/或機器可存取媒體中，且可以任何次序(例如，包括使用用於達成各種操作之構件)來執行。因此，應將本說明書及圖式視為說明性意義，而非限制性意義。
100．．．輸出級
102．．．電晶體M1
104‧‧‧電晶體M2
106‧‧‧供應電壓VDDIO
108‧‧‧輸入/輸出(IO)焊墊
110‧‧‧供應電壓VSS
112‧‧‧CTRL1
114‧‧‧CTRL2
116‧‧‧寄生二極體D1
118‧‧‧寄生二極體D2
200‧‧‧多工器電路
202‧‧‧多工器方塊
204‧‧‧控制訊號
206‧‧‧第一偏壓
208‧‧‧第二偏壓
210‧‧‧輸出偏壓
300‧‧‧電晶體實施例
302‧‧‧控制訊號LS
304‧‧‧IO焊墊
306‧‧‧V3
308‧‧‧V1
314‧‧‧第二供應電壓
316‧‧‧MOS電晶體Q1
318‧‧‧MOS電晶體Q2
320‧‧‧MOS電晶體Q3
322‧‧‧第一MOS電晶體Q4
324‧‧‧MOS電晶體Q5
326‧‧‧MOS電晶體Q6
328‧‧‧MOS電晶體Q7
330‧‧‧解耦電容器Q8
332‧‧‧MOS電晶體Q9
334‧‧‧節點A
336‧‧‧節點B
338‧‧‧節點C
402‧‧‧x軸
404‧‧‧y軸
502‧‧‧x軸
504‧‧‧y軸
602‧‧‧x軸
604‧‧‧y軸
702‧‧‧x軸
704‧‧‧y軸
802‧‧‧x軸
804‧‧‧y軸
902‧‧‧x軸
904‧‧‧y軸
1000‧‧‧IO電路
1002‧‧‧IO核心端方塊
1004‧‧‧供應電壓VDDIO
1006‧‧‧驅動器方塊
1008‧‧‧焊墊
1102‧‧‧操作
1104‧‧‧操作
1106‧‧‧操作
本發明之實施例係以舉例而非限制之方式說明於附圖之圖式中，其中相似元件符號指示相似元件，且其中：
第1圖 圖示緩衝電路之輸出級之示意圖。
第2圖 為根據一或多個實施例之多工器電路之示意圖。
第3圖 為根據一或多個實施例之第2圖 之多工器電路的電晶體實施例之示意圖。
第4圖 為根據一或多個實施例之第2圖 之多工器電路之電晶體實施例在驅動模式操作期間之直流特性的曲線圖。
第5圖 為根據一或多個實施例之第2圖 之多工器電路之電晶體實施例在故障安全模式操作期間之直流特性的曲線圖。
第6圖 為根據一或多個實施例之第2圖 之多工器電路之電晶體實施例在容忍模式操作期間之直流特性的曲線圖。
第7圖 為根據一或多個實施例之第2圖 之多工器電路之電晶體實施例在故障安全模式操作期間之暫態特性的曲線圖。
第8圖 為根據一或多個實施例之第2圖 之多工器電路之電晶體實施例在容忍模式操作期間之暫態特性的曲線圖。
第9圖 為根據一或多個實施例之第2圖 之多工器電路之電晶體實施例在驅動模式操作期間之暫態特性的曲線圖。
第10圖 為根據一或多個實施例之輸入/輸出(IO)電路的系統視圖。
第11圖 為詳述在根據一或多個實施例之產生輸出偏壓之方法中涉及的操作之程序流程圖。
本發明之實施例之其他特徵由附圖及以上【實施方式】可更加明白。
202．．．多工器方塊
204．．．控制訊號
206．．．第一偏壓
208．．．第二偏壓
210．．．輸出偏壓
300．．．電晶體實施例
302．．．控制訊號LS
304．．．IO焊墊
306．．．V3
308．．．V1
310．．．第二供應電壓
314．．．第二供應電壓
316．．．MOS電晶體Q1
318．．．MOS電晶體Q2
320．．．MOS電晶體Q3
322．．．第一MOS電晶體Q4
324．．．MOS電晶體Q5
326．．．MOS電晶體Q6
328．．．MOS電晶體Q7
330．．．解耦電容器Q8
332．．．MOS電晶體Q9
334．．．節點A
336．．．節點B
338．．．節點C

Claims (21)

  1. 一種IO電路，其包含：一IO核心端方塊，該IO核心端方塊用於產生一邏輯控制訊號，該IO核心端方塊包含至少一個主動電路組成元件，該至少一個主動電路組成元件具有該IO核心端方塊之一操作電壓的一容許上限，其中邏輯控制訊號指示一閘極控制訊號，該閘極控制訊號為一供應電壓之一部分；一驅動器方塊，該驅動器方塊用於驅動至少一個外部主動電路元件；一IO焊墊，與該驅動器方塊介面連接；及一偏壓產生電路，該偏壓產生電路用於：接收該供應電壓，接收經由該IO焊墊供應之一外部電壓，及產生處於該IO核心端方塊之該至少一個主動電路組成元件之該操作電壓之該容許上限之內的一輸出偏壓，其中該偏壓產生電路包含：一多工器方塊，該多工器方塊經組態以：接收自該供應電壓可控地產生之一第一偏壓，該第一偏壓將處於用於與該IO焊墊介面連接之該IO核心端方塊之該至少一個主動電路組成元件的該操作電壓之該容許上限之內，接收自經由該IO焊墊供應之該外部電壓來可控地產生之一第二偏壓，該第二偏壓將處於用於與該IO焊墊介 面連接之該IO核心端方塊之該至少一個主動電路組成元件的該操作電壓之該容許上限之內，及經由該IO核心端方塊所產生之該邏輯控制訊號之一可控利用以及經由該邏輯控制訊號指示之該閘極控制訊號，自在一驅動模式操作期間或一容忍模式操作期間之該第一偏壓及在一故障安全模式操作及該容忍模式操作期間之該第二偏壓中之一個偏壓來導出該輸出偏壓，其中經由該IO焊墊供應之該外部電壓，在該驅動模式操作期間或該容忍模式操作期間在零至該供應電壓之一值的範圍中變化，其中該供應電壓，在該故障安全模式操作期間為零，及其中經由該IO焊墊供應之該外部電壓，在該容忍模式操作期間可增加至高於該供應電壓之一值。
  2. 如申請專利範圍第1項之IO電路，其中：該第一偏壓為該供應電壓之一可控的部分，及該第二偏壓等於經由該IO焊墊供應之該外部電壓減去至少一個主動電路元件之一臨限電壓。
  3. 如申請專利範圍第1項之IO電路，其中該偏壓產生電路之該多工器方塊包含：一第一MOS電晶體，該第一MOS電晶體經組態以在該第一MOS電晶體之一源極端子及一汲極端子中之一個端子處接收該第一偏壓； 一第二MOS電晶體，該第二MOS電晶體經組態以在該第二MOS電晶體之一源極端子及一汲極端子中之一個端子處接收該第二偏壓；及一第三MOS電晶體，該第三MOS電晶體經組態以在該第三MOS電晶體之一閘極端子處接收該控制訊號之一可控電壓表示，其中該第二MOS電晶體之一閘極端子經組態以接收該控制訊號之該可控電壓表示，其中該第一MOS電晶體之該源極端子及該汲極端子中未經組態成接收該第一偏壓之該一個端子，係經組態以耦接至該第二MOS電晶體之該源極端子及該汲極端子中未經組態成接收該第二偏壓之該一個端子，其中該第三MOS電晶體之一源極端子及一汲極端子中之一個端子，係經組態以耦接至該第一MOS電晶體之一閘極端子，其中該第三MOS電晶體之該源極端子及該汲極端子中之另一個端子，係經組態以耦接至該第二MOS電晶體之該源極端子及該汲極端子中經組態成接收該第二偏壓之該一個端子，及其中該輸出偏壓經組態以在一路徑處來輸出，該路徑耦接該第一MOS電晶體之該源極端子及該汲極端子中未經組態成接收該第一偏壓之該一個端子，至該第二MOS電晶體之該源極端子及該汲極端子中未經組態成接收該第二偏壓之該一個端子。
  4. 一種用於保護IO電路的方法，其包含以下步驟：自一供應電壓可控地產生一第一偏壓，該第一偏壓將處於用於與一IO焊墊介面連接之一積體電路(IC)之一輸入/輸出(IO)核心設備之至少一個主動電路組成元件的一操作電壓之一容許上限之內；自經由該IO焊墊供應之一外部電壓來可控地產生一第二偏壓，該第二偏壓將處於用於與該IO焊墊介面連接之該IO核心設備之該至少一個主動電路組成元件的該操作電壓之該容許上限之內；及可控地利用由該IO核心產生之一邏輯控制訊號以及經該邏輯控制訊號所指示之一閘極控制訊號，以自在一驅動模式操作期間或一容忍模式操作期間之該第一偏壓及在一故障安全模式操作及該容忍模式操作期間之該第二偏壓中的一個偏壓來導出一輸出偏壓，其中經由該IO焊墊供應之該外部電壓，在該驅動模式操作期間在零至該供應電壓之一值的範圍中變化，其中該供應電壓，在該故障安全模式操作期間為零，及其中經由該IO焊墊供應之該外部電壓，在該容忍模式操作期間可增加至高於該供應電壓之一值。
  5. 如申請專利範圍第4項之方法，其包含以下步驟：可控地產生該供應電壓之一小部份來作為該第一偏壓。
  6. 如申請專利範圍第4項之方法，其包含以下步驟：將該第一偏壓及該第二偏壓進行多工處理，以基於該邏輯控制訊號、該閘極控制訊號以及該IO焊墊供應之該外部電壓之一相應低值狀態及一高值狀態來導出該輸出偏壓。
  7. 如申請專利範圍第6項之方法，其中多工該第一偏壓及該第二偏壓之步驟進一步包含以下步驟：在一第一MOS電晶體之一源極端子及一汲極端子中之一個端子處接收該第一偏壓；在一第二MOS電晶體之一源極端子及一汲極端子中之一個端子處接收該第二偏壓；在該第二MOS電晶體及一第三MOS電晶體中之每一電晶體之一閘極端子處接收該控制訊號之一可控電壓表示；耦接該第一MOS電晶體之該源極端子及該汲極端子中未接收該第一偏壓之該一個端子，至該第二MOS電晶體之該源極端子及該汲極端子中未接收該第二偏壓之該一個端子；耦接該第三MOS電晶體之一源極端子及一汲極端子中之一個端子至該第一MOS電晶體之一閘極端子；耦接該第三MOS電晶體之該源極端子及該汲極端子中之另一個端子，至該第二MOS電晶體之該源極端子及該汲極端子中接收該第二偏壓之該一個端子；及 在一路徑處輸出該輸出偏壓，該路徑耦接該第一MOS電晶體之該源極端子及該汲極端子中未接收該第一偏壓之該一個端子，至該第二MOS電晶體之該源極端子及該汲極端子中未接收該第二偏壓之該一個端子。
  8. 如申請專利範圍第4項之方法，該方法包含以下步驟：藉由使經由該IO焊墊供應之該外部電壓減去至少一個主動電路元件之一臨限電壓，來可控地產生該第二偏壓。
  9. 如申請專利範圍第8項之方法，該方法進一步包含以下步驟：經由使用另一主動電路元件控制橫跨該至少一個主動電路元件之一電壓降，來調節該第二偏壓。
  10. 如申請專利範圍第9項之方法，該方法進一步包含以下步驟：提供一傳遞電晶體路徑，該路徑包含：一第一傳遞MOS電晶體，該第一傳遞MOS電晶體經組態以在該第一傳遞MOS電晶體之一閘極端子處接收該控制訊號；及一第二傳遞MOS電晶體，該第二傳遞MOS電晶體經組態以在該第二傳遞MOS電晶體之一閘極端子處接收該第一偏壓，其中該第一傳遞MOS電晶體之一源極端子及一汲極端子中之一個端子、該第一傳遞MOS電晶體之一主體端 子(bulk terminal)及該第二傳遞MOS電晶體之一主體端子，係經組態以保持於一第二供應電壓位準下，其中該第二傳遞MOS電晶體之一源極端子及一汲極端子中之一個端子，係經組態以耦接至該第一MOS電晶體之該閘極端子，及其中該第一傳遞MOS電晶體之該源極端子及該汲極端子中未經組態成保持於該第二供應電壓位準下的該一個端子，係經組態以耦接至該第二傳遞MOS電晶體之該源極端子、及該汲極端子中未經組態成耦接至該第一MOS電晶體之該閘極端子的該一個端子。
  11. 如申請專利範圍第9項之方法，該方法進一步包含以下步驟：在施加該輸出偏壓至該IO焊墊之一驅動器期間，自該輸出偏壓解耦一電容性雜訊。
  12. 如申請專利範圍第9項之方法，該方法進一步包含以下步驟：施加一浮動井(FW)電路之一輸出至該第一MOS電晶體、該第二MOS電晶體及該第三MOS電晶體中之每一電晶體之一主體端子。
  13. 一種偏壓產生電路，其包含：一多工器方塊，該多工器方塊經組態以：接收自一供應電壓可控地產生之一第一偏壓，該第一偏壓將處於用於與一IO焊墊介面連接之一IC之一IO核 心設備之至少一個主動電路組成元件的一操作電壓之一容許上限之內；接收自經由該IO焊墊供應之一外部電壓來可控地產生之一第二偏壓，該第二偏壓將處於用於與該IO焊墊介面連接之該IO核心設備之該至少一個主動電路組成元件的該操作電壓之該容許上限之內，及經由該IO核心所產生之一邏輯控制訊號之一可控利用以及經該邏輯控制訊號指示之一閘極控制訊號，自在一驅動模式操作期間或一容忍模式操作期間之該第一偏壓及在一故障安全模式操作及該容忍模式操作期間之該第二偏壓中的一個偏壓來導出一輸出偏壓，其中經由該IO焊墊供應之該外部電壓，在該驅動模式操作期間或該容忍模式操作期間在零至該供應電壓之一值的範圍中變化，其中該供應電壓，在該故障安全模式操作期間為零，及其中經由該IO焊墊供應之該外部電壓，在該容忍模式操作期間可增加至高於該供應電壓之一值。
  14. 如申請專利範圍第13項之偏壓產生電路，其中：該第一偏壓為該供應電壓之一可控的部分，及該第二偏壓等於經由該IO焊墊供應之該外部電壓減去至少一個主動電路元件之一臨限電壓。
  15. 如申請專利範圍第14項之偏壓產生電路，該偏壓產 生電路進一步包含另一主動電路元件，該元件用於經由橫跨該至少一個主動電路元件之一電壓降之一控制來調節該第二偏壓。
  16. 如申請專利範圍第13項之偏壓產生電路，其中該輸出偏壓係基於該控制訊號之一相應低值狀態及一高值狀態來導出。
  17. 如申請專利範圍第16項之偏壓產生電路，其中一FW電路之一輸出經組態以施加至該第一MOS電晶體、該第二MOS電晶體及該第三MOS電晶體中之每一電晶體之一主體端子。
  18. 如申請專利範圍第16項之偏壓產生電路，其中該多工器方塊包含：一第一MOS電晶體，該第一MOS電晶體經組態以在該第一MOS電晶體之一源極端子及一汲極端子中之一個端子處接收該第一偏壓；一第二MOS電晶體，該第二MOS電晶體經組態以在該第二MOS電晶體之一源極端子及一汲極端子中之一個端子處接收該第二偏壓；及一第三MOS電晶體，該第三MOS電晶體經組態以在該第三MOS電晶體之一閘極端子處接收該控制訊號之一可控電壓表示， 其中該第二MOS電晶體之一閘極端子經組態以接收該控制訊號之該可控電壓表示，其中該第一MOS電晶體之該源極端子及該汲極端子中未經組態成接收該第一偏壓之該一個端子，係經組態以耦接至該第二MOS電晶體之該源極端子及該汲極端子中未經組態成接收該第二偏壓之該一個端子，其中該第三MOS電晶體之一源極端子及一汲極端子中之一個端子，係經組態以耦接至該第一MOS電晶體之一閘極端子，其中該第三MOS電晶體之該源極端子及該汲極端子中之另一個端子，係經組態以耦接至該第二MOS電晶體之該源極端子及該汲極端子中經組態成接收該第二偏壓之該一個端子，及其中該輸出偏壓經組態以在一路徑處來輸出，該路徑耦接該第一MOS電晶體之該源極端子及該汲極端子中未經組態成接收該第一偏壓之該一個端子，至該第二MOS電晶體之該源極端子及該汲極端子中未經組態成接收該第二偏壓之該一個端子。
  19. 如申請專利範圍第16項之偏壓產生電路，該偏壓產生電路進一步包含一傳遞電晶體路徑，該路徑包含：一第一傳遞MOS電晶體，該第一傳遞MOS電晶體經組態以在該第一傳遞MOS電晶體之一閘極端子處接收該控制訊號；及 一第二傳遞MOS電晶體，該第二傳遞MOS電晶體經組態以在第二傳遞MOS電晶體之一閘極端子處接收該第一偏壓，其中該第一傳遞MOS電晶體之一源極端子及一汲極端子中之一個端子、該第一傳遞MOS電晶體之一主體端子及該第二傳遞MOS電晶體之一主體端子，係經組態以保持於一第二供應電壓位準下，其中該第二傳遞MOS電晶體之一源極端子及一汲極端子中之一個端子，係經組態以耦接至該第一MOS電晶體之該閘極端子，及其中該第一傳遞MOS電晶體之該源極端子及該汲極端子中未經組態成保持於該第二供應電壓位準下的該一個端子，係經組態以耦接至該第二傳遞MOS電晶體之該源極端子及該汲極端子中未經組態成耦接至該第一MOS電晶體之該閘極端子的該一個端子。
  20. 如申請專利範圍第16項之偏壓產生電路，該偏壓產生電路進一步包含一解耦電容器，該解耦電容器用於在施加該輸出偏壓至該IO焊墊之一驅動器期間，自該輸出偏壓解耦一電容性雜訊。
  21. 如申請專利範圍第20項之偏壓產生電路，其中該解耦電容器為一n通道MOS(NMOS)電容器。
TW099103684A 2009-10-31 2010-02-06 於故障安全模式操作及容忍模式操作期間保護輸入/輸出電路之偏壓產生 TWI406500B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/610,277 US20110102046A1 (en) 2009-10-31 2009-10-31 Interfacing between differing voltage level requirements in an integrated circuit system

Publications (2)

Publication Number Publication Date
TW201115919A TW201115919A (en) 2011-05-01
TWI406500B true TWI406500B (zh) 2013-08-21

Family

ID=42782136

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099103684A TWI406500B (zh) 2009-10-31 2010-02-06 於故障安全模式操作及容忍模式操作期間保護輸入/輸出電路之偏壓產生

Country Status (5)

Country Link
US (2) US20110102046A1 (zh)
EP (1) EP2317651B1 (zh)
JP (1) JP5598750B2 (zh)
CN (1) CN102055459B (zh)
TW (1) TWI406500B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792734B (zh) * 2021-01-28 2023-02-11 聯發科技股份有限公司 輸出緩衝器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834653B1 (en) * 2009-10-31 2010-11-16 Lsi Corporation Failsafe and tolerant driver architecture and method
CN106961271B (zh) * 2016-01-12 2020-07-07 中芯国际集成电路制造(上海)有限公司 信号接收装置和信号处理设备
DE102017219551A1 (de) * 2017-11-03 2019-05-09 Continental Teves Ag & Co. Ohg Verpolschutzanordnung, Verfahren zum Betrieb der Verpolschutzanordnung und korrespondierende Verwendung
US11169590B2 (en) * 2019-07-19 2021-11-09 Arm Limited Core ramp detection circuitry

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212050B1 (en) * 1999-04-05 2001-04-03 Intel Corporation Circuit and method for protecting input/output stage of a low voltage integrated circuit device from a failure of the internal power supply or in the power-up sequencing of power supplies
US6327126B1 (en) * 2000-01-28 2001-12-04 Motorola, Inc. Electrostatic discharge circuit
US6373104B1 (en) * 1998-11-30 2002-04-16 Motorola, Inc. Circuit method for reducing parasitic bipolar effects during electrostatic discharges
US6614262B2 (en) * 2000-11-15 2003-09-02 Texas Instruments Incorporated Failsafe interface circuit with extended drain devices
US7236339B2 (en) * 2003-01-22 2007-06-26 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4473758A (en) * 1983-02-07 1984-09-25 Motorola Inc. Substrate bias control circuit and method
JP2671787B2 (ja) * 1993-12-24 1997-10-29 日本電気株式会社 出力バッファ回路
US5576635A (en) * 1995-02-14 1996-11-19 Advanced Micro Devices, Inc. Output buffer with improved tolerance to overvoltage
US5666082A (en) * 1995-12-29 1997-09-09 Maxin Integrated Products, Inc. Fault protection using parallel output CMOS devices for integrated circuit analog switches
SG83670A1 (en) * 1997-09-02 2001-10-16 Oki Techno Ct Singapore A bias stabilization circuit
US6014039A (en) * 1998-04-28 2000-01-11 Lucent Technologies Inc. CMOS high voltage drive output buffer
KR100292408B1 (ko) * 1999-03-04 2001-06-01 윤종용 고 전압 톨러런트 인터페이스 회로
US6300800B1 (en) * 1999-11-24 2001-10-09 Lsi Logic Corporation Integrated circuit I/O buffer with series P-channel and floating well
US6859074B2 (en) * 2001-01-09 2005-02-22 Broadcom Corporation I/O circuit using low voltage transistors which can tolerate high voltages even when power supplies are powered off
CN1310325C (zh) * 2001-07-05 2007-04-11 萨诺夫公司 Mos器件以及静电放电保护电路
US7071764B1 (en) * 2002-07-26 2006-07-04 National Semiconductor Corporation Back-drive circuit protection for I/O cells using CMOS process
US6768618B1 (en) * 2002-08-01 2004-07-27 Cypress Semiconductor, Corp. Input gate protection circuit and method
US6927602B2 (en) * 2003-07-25 2005-08-09 Industrial Technology Research Institute Mixed-voltage CMOS I/O buffer with thin oxide device and dynamic n-well bias circuit
JP4568096B2 (ja) * 2004-11-25 2010-10-27 Ｏｋｉセミコンダクタ株式会社 入出力回路
US7763940B2 (en) * 2004-12-15 2010-07-27 Sofics Bvba Device having a low-voltage trigger element
US7477075B2 (en) * 2006-05-05 2009-01-13 International Business Machines Corporation CMOS output driver using floating wells to prevent leakage current
US7459961B2 (en) * 2006-10-31 2008-12-02 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Voltage supply insensitive bias circuits
US7633321B2 (en) * 2007-07-24 2009-12-15 Infineon Technologies Ag Driver circuit; electronic circuit having driver circuit and corresponding method
US7813093B2 (en) * 2008-02-15 2010-10-12 Analog Devices, Inc. Output driver with overvoltage protection
US7876132B1 (en) * 2009-10-16 2011-01-25 Lsi Corporation Floating well circuit operable in a failsafe condition and a tolerant condition
US7834653B1 (en) * 2009-10-31 2010-11-16 Lsi Corporation Failsafe and tolerant driver architecture and method
US8130030B2 (en) * 2009-10-31 2012-03-06 Lsi Corporation Interfacing between differing voltage level requirements in an integrated circuit system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373104B1 (en) * 1998-11-30 2002-04-16 Motorola, Inc. Circuit method for reducing parasitic bipolar effects during electrostatic discharges
US6212050B1 (en) * 1999-04-05 2001-04-03 Intel Corporation Circuit and method for protecting input/output stage of a low voltage integrated circuit device from a failure of the internal power supply or in the power-up sequencing of power supplies
US6327126B1 (en) * 2000-01-28 2001-12-04 Motorola, Inc. Electrostatic discharge circuit
US6614262B2 (en) * 2000-11-15 2003-09-02 Texas Instruments Incorporated Failsafe interface circuit with extended drain devices
US7236339B2 (en) * 2003-01-22 2007-06-26 Freescale Semiconductor, Inc. Electrostatic discharge circuit and method therefor

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Lee, J.H.; Shih, J.R.; Wu, Y.H.; Yu, K.F.; Ong, T.-C., "A new pre-driver design for improving the ESD performance of the high voltage tolerant I/O," Circuits and Systems, 2005. ISCAS 2005. IEEE International Symposium on , vol., no., pp.1198,1201 Vol. 2, 23-26 May 2005 *
Ming-Dou Ker; Lin, K.-H.; , "Overview on electrostatic discharge protection designs for mixed-voltage I/O interfaces: design concept and circuit implementations," Circuits and Systems I: Regular Papers, IEEE Transactions on , vol.53, no. 2, pp. 235- 246, Feb. 2006 *
Ming-Dou Ker; Wei-Jen Chang, "ESD Protection Design With On- Chip ESD Bus and High-Voltage-Tolerant ESD Clamp Circuit for Mixed-Voltage I/O Buffers," Electron Devices, IEEE Transactions on , vol.55, no.6, pp.1409,1416, June 2008 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792734B (zh) * 2021-01-28 2023-02-11 聯發科技股份有限公司 輸出緩衝器
US11652476B2 (en) 2021-01-28 2023-05-16 Mediatek Inc. Pad-tracking circuit design to prevent leakage current during power ramp up or ramp down of output buffer

Also Published As

Publication number Publication date
EP2317651A1 (en) 2011-05-04
JP2011097551A (ja) 2011-05-12
TW201115919A (en) 2011-05-01
CN102055459A (zh) 2011-05-11
US8125267B2 (en) 2012-02-28
JP5598750B2 (ja) 2014-10-01
CN102055459B (zh) 2014-04-09
EP2317651B1 (en) 2013-09-11
US20110102046A1 (en) 2011-05-05
US20110102048A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
US7495483B2 (en) Input buffer for CMOS integrated circuits
US7573304B2 (en) Input/output circuit and input/output device
US8674747B2 (en) Semiconductor device
TWI406500B (zh) 於故障安全模式操作及容忍模式操作期間保護輸入/輸出電路之偏壓產生
TWI401884B (zh) 實現故障安全／容忍模式驅動器架構之方法及其io驅動器電路及io電路系統
US20100259316A1 (en) Semiconductor integrated circuit device
EP1717955B1 (en) Buffer circuit
JP2011096220A5 (zh)
US8130030B2 (en) Interfacing between differing voltage level requirements in an integrated circuit system
KR101531066B1 (ko) 고장 안전 상태 및 허용 상태에서 동작 가능한 플로팅 우물 회로
JP2011097551A5 (zh)
JP2011087271A5 (zh)
CN110829820B (zh) 图腾柱电路用驱动装置
KR20110047945A (ko) 페일세이프 작동과 허용 작동에서 입력 출력 회로를 보호하기 위한 바이어스 전압 생성 방법 및 장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees