TWI401884B - 實現故障安全／容忍模式驅動器架構之方法及其io驅動器電路及io電路系統 - Google Patents

實現故障安全／容忍模式驅動器架構之方法及其io驅動器電路及io電路系統 Download PDF

Info

Publication number
TWI401884B
TWI401884B TW099103687A TW99103687A TWI401884B TW I401884 B TWI401884 B TW I401884B TW 099103687 A TW099103687 A TW 099103687A TW 99103687 A TW99103687 A TW 99103687A TW I401884 B TWI401884 B TW I401884B
Authority
TW
Taiwan
Prior art keywords
voltage
mode
transistor
pad
driver
Prior art date
Application number
TW099103687A
Other languages
English (en)
Other versions
TW201115921A (en
Inventor
Pankaj Kumar
Pramod E Parameswaran
Makeshwar Kothandaraman
Vani Deshpande
Original Assignee
Lsi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lsi Corp filed Critical Lsi Corp
Publication of TW201115921A publication Critical patent/TW201115921A/zh
Application granted granted Critical
Publication of TWI401884B publication Critical patent/TWI401884B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007—Fail-safe circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Power Conversion In General (AREA)

Description

實現故障安全/容忍模式驅動器架構之方法及其IO驅動器電路及IO電路系統
本案一般而言係關於輸入/輸出(IO)電路，且更特定言之，係關於實現故障安全/容忍模式驅動器架構之方法、裝置及系統。
積體電路(IC)可包括一組成段，該組成段以不同於另一組成段之電壓操作。在組成段之間的以不同電壓操作之介面可需要一緩衝電路，該緩衝電路可包括主動元件(例如，金屬氧化物半導體(MOS)電晶體)，該等主動元件之操作電壓(例如1.8 V)低於該緩衝電路之端子上之電壓。
第1圖 展示了待與較高電壓介面交流之IO驅動器100之示意圖。IO驅動器100可包括一p-通道金屬氧化物半導體(PMOS)電晶體M1 102及一n-通道MOS(NMOS)電晶體M2 104。M1 102之源極(S)端子可連接至供應電壓VDDIO 106，且M2 104之源極(S)端子可連接至供應電壓VSS 110。可將該等電晶體(M1 102、M2 104)之主體(B)端子與其源極(S)端子短路以將該等電晶體(M1 102、M2 104)之主體(B)端子亦分別連接至VDDIO 106及VSS 110。如第1圖中所示，M1 102及M2 104之汲極(D)端子可彼此連接。
可將來自IC之輸入/輸出(IO)墊片108之外部電壓供應至M1 102及M2 104之汲極(D)端子中之每一端子。電晶體(M1 102、M2 104)之閘極(G)端子可由控制訊號(CTRL1 112及CTRL2 114)來驅動，該等控制訊號可產生自與IO驅動器100相關聯之控制電路。當IO墊片108電壓(例如，3.465 V)高於供應電壓、VDDIO 106(例如，1.8 V、2.5 V)時或當VDDIO 106為零時，可開啟展示於第1圖 中之與M1 102相關聯之寄生二極體D1 116，從而導致在IO墊片108電壓與供應電壓VDDIO 106之間存在一直接路徑。D1 116之開啟可導致大電流之傳導，該傳導又可引起大的洩漏電流流動。第1圖 亦展示了與Q2 104相關聯之寄生二極體D2 118。
因此，在VDDIO 106之存在/不存在期間的IO墊片108電壓之高值可危及IO驅動器100之可靠性。若干p-通道及n-通道電晶體可在彼此之上部堆疊以緩衝傳導之大電流之效應。然而，此舉僅可用來減輕大電流之效應且並非可完全地解決問題。
本發明揭示一種實現故障安全/容忍模式驅動器架構之方法、裝置及系統。
在一態樣中，一種方法包括在一故障安全操作模式及一容忍操作模式期間，可控地利用由輸入/輸出(IO)核心產生之控制訊號，以藉由在一電晶體之輸入端子處傳輸一相同電壓至其輸出端子而將經由IO墊片供應之外部電壓至供應電壓的電流路徑隔離，該電晶體經組態為介面電路之IO驅動器之若干級聯電晶體的一部分。該方法亦包括反饋一適當之電壓至由隔離的電流路徑產生之浮動節點，及可控地利用控制訊號以藉由施加一閘極電壓至該若干級聯電晶體中之每一電晶體來將該若干級聯電晶體中之每一電晶體上之電壓控制在其容忍上限之內。
閘極電壓係源自在其操作模式期間的供應電壓或經由IO墊片供應之外部電壓，該等操作模式包括故障安全操作模式、容忍操作模式及驅動器操作模式。經由該IO墊片供應之外部電壓在驅動器操作模式期間從零變化至供應電壓之一值。該供應電壓在故障安全操作模式期間為零，且經由該IO墊片供應之外部電壓在容忍操作模式期間增加至超過供應電壓之一值。
在另一態樣中，IO驅動器電路包括若干級聯電晶體及一預驅動器電路，該預驅動器電路與該若干級聯電晶體中之每一電晶體相關聯。該預驅動器電路藉由施加一閘極電壓至每一電晶體來將每一電晶體上之電壓控制在其容忍上限之內。該閘極電壓係源自在其操作模式期間基於可控地利用由IO核心產生之控制訊號的供應電壓或經由IO墊片供應之外部電壓。該等操作模式包括驅動器模式、故障安全模式及容忍模式。
經由IO墊片供應之外部電壓至供應電壓的電流路徑，係藉由在該若干級聯電晶體中之一電晶體之輸入端子處傳輸一相同電壓至其輸出端子來隔離，且一適當之電壓經反饋至由隔離的電流路徑產生之浮動節點。
經由該IO墊片供應之外部電壓在驅動器操作模式期間從零變化至供應電壓之一值。該供應電壓在故障安全操作模式期間為零，且經由該IO墊片供應之外部電壓在容忍操作模式期間增加至超過供應電壓之一值。
在又一態樣中，IO電路系統包括產生控制訊號之一IO核心、供應外部電壓之一IO墊片及一IO驅動器電路，該IO驅動器電路基於可控地利用由IO核心產生之控制訊號與由IO墊片供應之外部電壓介面連接。該IO驅動器電路包括若干級聯電晶體及與該若干級聯電晶體中之每一電晶體相關聯的一預驅動器電路，以藉由施加一閘極電壓至每一電晶體來將每一電晶體上之電壓控制在其容忍上限之內，該閘極電壓源自在其操作模式期間的供應電壓或經由IO墊片供應之外部電壓。該等操作模式包括驅動器模式、故障安全模式及容忍模式。
經由IO墊片供應之外部電壓至供應電壓的電流路徑，係藉由在該若干級聯電晶體中之一電晶體之輸入端子處傳輸一相同電壓至其輸出端子來隔離，且一適當之電壓經反饋至由隔離的電流路徑產生之浮動節點。
經由該IO墊片供應之外部電壓在驅動器操作模式期間從零變化至供應電壓之一值。該供應電壓在故障安全操作模式期間為零，且經由該IO墊片供應之外部電壓在容忍操作模式期間增加至超過供應電壓之一值。
本文揭示之方法及系統可由用於達成各種態樣之任何構件來實施，且可以實施指令之集合之一機器可讀取媒體的形式執行，當該指令之集合由一機器執行時引起該機器執行本文中揭示之操作中之任何操作。其他特徵將從隨附圖式及隨後之【實施方式】而變得明白。
如下所描述之示例性實施例可用以實現故障安全/容忍模式驅動器架構。雖然本發明實施例已參考特定示例性實施例進行描述，但是顯然可對該等實施例進行各種修改及改變而不會脫離各種實施例之廣泛精神及範疇。
第2圖 展示根據一或多個實施例之一介面電路200。在一或多個實施例中，介面電路200包括一多工器方塊202，該多工器方塊202可經組態以接收源自供應電壓204之一第一偏壓206及源自外部電壓之一第二偏壓208，該外部電壓經由一IO墊片供應(展示為IO墊片216電壓)。在一或多個實施例中，從IO核心(未圖示)產生之控制訊號218可以可控地用於在控制訊號218之「高」狀態期間從第一偏壓206得到一輸出電壓，且可以可控地用於在控制訊號218之「低」狀態期間從第二偏壓208得到一輸出電壓。在一或多個實施例中，該「高」狀態可類似於邏輯「1」，且該「低」狀態可類似於邏輯「0」。
在一或多個實施例中，控制訊號218之「高」狀態可表示一故障安全操作模式或一容忍操作模式，而控制訊號218之「低」狀態可表示一驅動器操作模式。在一或多個實施例中，IO墊片216電壓在驅動器操作模式期間可從零變化至供應電壓204之一值。在一或多個實施例中，供應電壓204在故障安全操作模式期間可為零。在一或多個實施例中，IO墊片216電壓在容忍操作模式期間可增加至超過供應電壓204之一值。
因此，在一或多個實施例中，如第2圖 中所示，多工器方塊202之輸出可基於控制訊號218之該「高」/「低」狀態而在驅動器操作模式期間源自第一偏壓206或在故障安全操作模式期間及容忍操作模式期間源自第二偏壓208。在一或多個實施例中，多工器方塊202之輸出可耦接至一驅動器212電路，外部電壓可經由IO墊片(展示為墊片214)在其節點處供應至該驅動器212電路。在一或多個實施例中，多工器方塊202之輸出至驅動器212電路的耦接可為驅動器212電路提供可靠操作，藉此驅動器212電路之組成主動電路元件上之電壓在其操作電壓之容忍上限之內。
第3圖 展示根據一或多個實施例之驅動器300之架構。在一或多個實施例中，驅動器300可包括堆疊在N-驅動器304之上部的P-驅動器302。在一或多個實施例中，P-驅動器302可包括若干p-通道電晶體且N-驅動器304可包括若干n-通道電晶體。在一或多個實施例中，IO墊片216電壓可施加於P-驅動器302與N-驅動器304之間的節點處。在第3圖 中，P-驅動器302及N-驅動器304可包括輸出閘極電壓(PG1 318、PG2 320、PG3 322及NG1 326、NG2 325、NG3 324)之預驅動器電路(P1 328、P2 330、P3 332及N1 336、N2 334)。在一或多個實施例中，該等閘極電壓可分別施加於P-驅動器302及N-驅動器304之組成金屬氧化物半導體(MOS)電晶體之閘極(G)端子，以將P-驅動器302及N-驅動器304之組成MOS電晶體上之電壓控制在其操作電壓之容忍上限之內。
在第3圖 中，PBIAS 316及NBIAS 308可為源自供應電壓204之第一偏壓206。舉例而言，PBIAS 316可為0.45 VDDIO ，其中VDDIO 為供應電壓204，且NBIAS 308可為0.55 VDDIO 。在一或多個實施例中，控制訊號218(例如，輸出賦能(OE))可由IO核心產生且由偏壓產生器方塊306作為輸入而接收。在一或多個實施例中，控制訊號218可指示電路之操作模式(驅動器、故障安全、容忍模式)。在一或多個實施例中，偏壓產生器方塊306可從IO墊片接收作為反饋之IO墊片216電壓，且因此，當控制訊號218為邏輯「1」時，偏壓310可等於作為偏壓產生器方塊306之輸入接收之NBIAS 308。
在一或多個實施例中，當控制訊號218為邏輯「0」時，偏壓310可表達為如下示例性方程式1：
V B =IO P AD -2V tn ,(1)
其中VB 可為偏壓310，IOPAD 可為IO墊片216電壓，且Vtn 可為主動電路元件(例如，n-通道MOS(NMOS)電晶體)之二極體壓降。在此，假定存在兩個主動電路元件。主動電路元件之數目可不同。在一或多個實施例中，可輸入偏壓310至N2 334，且可輸入PBIAS 316至P2 330。在一或多個實施例中，P1 328及N1 336之預驅動器輸入A 312可穿過IO核心。在一或多個實施例中，輸入至P1 328及P2 330之CSL 314可為控制訊號218之位準移位版本。因此，在一或多個實施例中，可以可控地利用控制訊號218。
在一或多個實施例中，IO墊片216電壓可經傳遞至P3 332及N2 334，如第3圖 中所示。在一或多個實施例中，P-驅動器302及N-驅動器304之組成電晶體可較大，且在P-驅動器302及N-驅動器304中之每一驅動器中可需要至少兩個電晶體以與高電壓介面連接。第3圖 展示作為一實例之在P-驅動器302及N-驅動器304中之每一驅動器中的三個電晶體實施。在一或多個實施例中，P-驅動器302及N-驅動器304中之電晶體之數目可取決於介面連接之高電壓(可靠性要求)。在一或多個實施例中，若干級聯電晶體可在彼此之上部堆疊以形成P-驅動器302及N-驅動器304。
在一或多個實施例中，基於控制訊號218之狀態，PG1 318、PG2 320及PG3 322可為藉由多工第一偏壓206及第二偏壓208而得到之電壓。第4圖 展示源自上述多工程序之預驅動器電路之N個輸出(PG1 4041 、PG2 4042 ......PGN 404N )。在第3圖 中，PG1 318可藉由將供應電壓204與源自IO墊片216電壓之電壓多工而產生，且PG2 320可藉由將PBIAS 316與IO墊片216電壓多工而得到。
在一或多個實施例中，在第3圖 中，輸出NG1 326可從NBIAS 308擺動至VSS (第2圖 中之第二參考電壓210)，且N-驅動器304之第二驅動器電晶體可耦接至偏壓310。在一或多個實施例中，N2 334可接收作為其輸入之偏壓310及IO墊片216電壓，且輸出NG3 324可等於IO墊片216電壓及偏壓310中之較高者。
在一或多個實施例中，預驅動器電路P1 328、P2 330及P3 332可經修改以適合所有操作模式，亦即驅動器操作模式、故障安全操作模式及容忍操作模式。在一或多個實施例中，在驅動器操作模式(CSL 314=「高」)期間，P1 328可充當一反相器，其中PG1 318從VDDIO 204擺動至PBIAS 316。在一或多個實施例中，在故障安全/容忍操作模式(CSL 314=「低」)期間，PG1 318可等於VDDIO 204及偏壓310中之較高者。舉例而言，PG1 318在故障安全操作模式期間可等於偏壓310且在容忍操作模式期間可等於VDDIO 204。
在一或多個實施例中，在驅動器操作模式(CSL 314=「高」)期間，PG2 320可等於PBIAS 316。在一或多個實施例中，在故障安全/容忍操作模式(CSL 314=「低」)期間，PG2 320可等於IO墊片216電壓。在一或多個實施例中，P3 332可從IO墊片216電壓及偏壓310接收輸入，且可輸出偏壓310及IO墊片216電壓中之最小者作為PG3 322。
在一或多個實施例中，在故障安全操作模式期間，N-驅動器304之電晶體之預驅動器電路的閘極電壓可為零。由於第二參考電壓210(VSS )亦可接近於零，故N-驅動器304與P-驅動器302相比而言可能相對安全。因此，單獨論述P-驅動器302之架構(亦即，上拉方塊之架構)可足以說明本文中涉及之概念。
第5圖 展示根據一或多個實施例之驅動器300之架構的電晶體實施500。在一或多個實施例中，電晶體實施500可包括三個驅動器p-通道MOS(PMOS)電晶體Q1 502、Q2 504及Q3 506，其中Q3 506之源極(S)端子耦接至VDDIO 204。在一或多個實施例中，Q3 506、Q2 504及Q1 502可彼此級聯。如上文所論述，三個電晶體係僅用以說明本文中涉及之概念。對於一般技術者而言亦為顯而易見的是，MOS電晶體之源極(S)端子及汲極(D)端子是可互換的，且因此，將電壓耦接至源極(S)端子且從汲極(D)端子輸出另一電壓等同於將該電壓耦接至該汲極(D)端子且從該源極(S)端子輸出另一電壓。汲極-汲極(D-D)路徑亦可等同於源極-汲極(S-D)路徑。
考慮一標準數目之級聯p-通道電晶體及n-通道電晶體作為驅動器電路之一部分，當IO墊片216電壓在容忍操作模式期間超過供應電壓VDDIO 204或當VDDIO 204在故障安全操作模式期間為零時且IO墊片216電壓直接耦接至電晶體之一源極(S)端子或一汲極(D)端子時，耦接施加IO墊片216電壓之節點至VDDIO 204之路徑可吸收大量電流，從而導致危及該驅動器電路之可靠性。
因此，在一或多個實施例中，在IO墊片216電壓與VDDIO 204之間的電流路徑可在容忍操作模式及故障安全操作模式期間於第5圖 之電晶體實施500中得以隔離。在一或多個實施例中，該電流路徑可在Q1 502、Q2 504或Q3 506處隔離，但為了說明及簡單設計之目的，該電流路徑可在Q1 502處隔離，如第5圖 中所示且如下文所論述。
在一或多個實施例中，P1 328、P2 330及P3 332分別為Q3 506、Q2 504及Q1 502之相關聯之預驅動器電路。在一或多個實施例中，在IO墊片216電壓與VDDIO 204之間的電流路徑可藉由在Q1 502之輸入(亦即，汲極(D)端子)處傳輸一相同電壓至Q1 502之輸出(亦即，源極(S)端子)來隔離。在一或多個實施例中，此舉可再現耦接Q1 502之源極(S)端子與Q2 504之汲極(D)端子的節點「浮動」。在一或多個實施例中，可將一電壓強加至所產生的「浮動」節點上以程式設計該節點。在一或多個實施例中，PFBK1 542可為強加至該「浮動節點」上之反饋電壓。在一或多個實施例中，PFBK1 542在故障安全操作模式及容忍操作模式期間可等於IO墊片216電壓。在一或多個實施例中，其他節點可由分別與Q3 506及Q2 504相關聯之預驅動器電路P1 328及預驅動器電路P2 330適當工程設計，從而輸出待施加在Q3 506及Q2 504之閘極(G)端子處之PG1 318及PG2 320。
在一或多個實施例中，在驅動器操作模式、故障安全操作模式及容忍操作模式期間，P3 332可基於可控地利用控制訊號218來輸出偏壓310及IO墊片216電壓中之最小者作為PG3 322。在一或多個實施例中，PG3 322可施加在Q1 502之閘極(G)端子處，Q1 502之源極(S)端子及主體(B)端子可彼此耦接在一起。在一或多個實施例中，歸因於在Q1 502之輸入處的高IO墊片216電壓，P3 332中之多工可用來保護Q1 502免受應力之影響。
在一或多個實施例中，P2 330可基於可控地利用控制訊號218將VDDIO 204及偏壓310多工至節點BIAS_CT 554。在一或多個實施例中，在驅動器操作模式期間，控制訊號218可為「高」且可獲取CSL1 540而作為控制訊號218之反向位準移位版本。舉例而言，CSL1 540可等於0.1 VDDIO 且CSL 314(控制訊號218之位準移位版本)可等於VDDIO 。在一或多個實施例中，PMOS電晶體Q15 530可具有耦接至偏壓310之源極(S)端子及耦接至電晶體Q16 532之源極(S)端子的汲極(D)端子。在一或多個實施例中，Q16 532之汲極(D)端子可耦接至VDDIO 204。在一或多個實施例中，在驅動器操作模式期間，Q16 532可組態成接通，CSL1 540係施加於其閘極(G)端子；且Q15 530可組態成切斷，CSL 314係施加於其閘極(G)端子。
因此，在一或多個實施例中，節點BIAS_CT 554可跟隨VDDIO 204。在一或多個實施例中，一連串傳遞電晶體Q9 518、Q10 520及Q12 524可在驅動器操作模式期間經級聯以提供傳輸PBIAS 316至PG2 320之一路徑。因此，在一或多個實施例中，PMOS電晶體Q9 518之汲極(D)端子可保持在PBIAS 316處，且Q9 518之源極(S)端子可經耦接至NMOS電晶體Q10 520之源極(S)端子。在一或多個實施例中，Q10 520之汲極(D)端子可經耦接至NMOS電晶體Q12 524之汲極(D)端子。在一或多個實施例中，Q10 520之閘極(G)端子可保持在VDDIO 204且Q12 524之閘極(G)端子可經耦接至PMOS電晶體Q11 522之汲極(D)端子。在一或多個實施例中，Q11 522之源極(S)端子可經耦接至Q10 520之汲極(D)端子，且Q11 522之閘極(G)端子可保持在VDDIO 204。在一或多個實施例中，Q12 524之閘極(G)端子及Q11 522之汲極(D)端子可保持在第一偏壓206，如圖所示為VDDIO _BIAS 552。
在一或多個實施例中，NMOS電晶體Q10 520及Q12 524之主體(B)端子可保持在第二參考電壓210(VSS 210)，且浮動井(FW 548)電路之輸出可經耦接至PMOS電晶體Q11 522之主體(B)端子。在一或多個實施例中，FW 548可用來防止與PMOS電晶體Q11 522相關聯之寄生二極體之正向偏壓。在一或多個實施例中，可提供PMOS電晶體Q11 522以用於如下所述之保護目的。在一或多個實施例中，PMOS電晶體Q9 518之主體(B)端子可保持在VDDIO 204。
在一或多個實施例中，由於CSL1 540可能被拉低，故Q9 518可在驅動器操作模式期間得以開啟。在一或多個實施例中，當VDDIO 204為高(例如，2.75 V之VDDIO 204)時亦可開啟Q10 520。在一或多個實施例中，當VDDIO _BIAS 552可為高時，亦可接通Q12 524同時可切斷Q11 522，此歸因於Q11 522之閘極(G)端子保持在VDDIO 204。在一或多個實施例中，由於Q9 518、Q10 520及Q12 524充當一連串傳遞電晶體，故可將PG2 320拉至PBIAS 316。
在一或多個實施例中，當IO墊片216電壓可被拉至接近於VDDIO 204之位準時，則IO墊片216電壓可經由Q1 502而出現於節點PFBK1 542處。在一或多個實施例中，PFBK1 542處之該電壓可出現於PMOS電晶體Q13 526之源極(S)端子處，PMOS電晶體Q13 526之源極(S)端子可經耦接至Q12 524之源極(S)端子。在一或多個實施例中，由於PMOS電晶體Q14 528之閘極(G)端子可保持在較低之偏壓310，故PMOS電晶體Q14 528不阻斷在PFBK1 542處的電壓，PMOS電晶體Q14 528之汲極(D)端子可經耦接至PFBK1 542。在一或多個實施例中，Q14 528之源極(S)端子可經耦接至Q13 526之汲極(D)端子，如第5圖 中所示。在一或多個實施例中，Q13 526之閘極(G)端子可經耦接至節點BIAS_CT 554。
在一或多個實施例中，然而，在PFBK1 542處的電壓可在Q13 526之源極(S)端子處得以阻斷，此歸因於Q13 526之閘極(G)端子被拉高。因此，在一或多個實施例中，PG2 320可能不受高IO墊片216電壓之存在之干擾。在一或多個實施例中，當IO墊片216電壓等於VDDIO 204時，在PFBK1 542處的電壓可能等於VDDIO 204。在一或多個實施例中，偏壓310則可源自示例性方程式1。
在一或多個實施例中，當IO墊片216電壓為零時，PFBK1 542可等於PBIAS 316加上Q1 502之臨限電壓。在一或多個實施例中，該值可仍然小於所有電晶體之操作電壓之容忍上限(例如，對於1.8 V設備而言小於(1.98 V+10%容限))。
在一或多個實施例中，在其中CSL 314可被拉「低」(例如，0.1 VDDIO )且CSL1 540可被拉「高」(例如，0.8 VDDIO )之故障安全操作模式期間，節點BIAS_CT 554可經組態以追蹤偏壓310。在一或多個實施例中，此追蹤可發生是因為Q15 530可被接通且Q16 532可被切斷。在一或多個實施例中，當IO墊片216電壓為高時，在PFBK1 542處的電壓亦可為高，亦即，等於IO墊片216電壓。舉例而言，當IO墊片216電壓達到3.465 V(3.3V+5%容限)時，在PFBK1 542處的電壓亦可等於3.465 V。在一或多個實施例中，Q13 526及Q14 528之閘極(G)端子可根據示例性方程式1而位於一較低電位。因此，在一或多個實施例中，PFBK1 542處的電壓可無阻地作為PG2 320出現。
在一或多個實施例中，由於VDDIO 204可能為零，故Q11 522可能開啟且Q10 520可能關閉，此可引起節點PFBK_FS 546跟隨VDDIO _BIAS 552(第一偏壓206)，VDDIO _BIAS 552(第一偏壓206)可經設定至偏壓310。在一或多個實施例中，偏壓310至PFBK_FS 546之傳遞可保護Q12 524。在一或多個實施例中，Q10 520可阻斷偏壓310使其不「通過」。在一或多個實施例中，當IO墊片216電壓為低時，該等電晶體上之電壓皆不可越過其操作電壓之容忍上限(例如，1.98 V)，藉此為該等電晶體提供了安全。
在一或多個實施例中，PFBK_FS 546可為在節點PFBK 544與P2 330之間的反饋，節點PFBK 544在Q3 506與Q2 504之間。在一或多個實施例中，PMOS電晶體Q17 556之源極(S)端子可經耦接至PFBK_FS 546，且PMOS電晶體Q17 556之汲極(D)端子可經耦接至PFBK 544。在一或多個實施例中，Q17 556之閘極(G)端子可保持在CSL 314處。在一或多個實施例中，FW 548之輸出可施加於PMOS電晶體Q13 526、Q14 528、Q15 530、Q16 532、Q17 556、Q2 504及Q3 506之主體(B)端子以防止與上述PMOS電晶體相關聯之寄生二極體之正向偏壓。
在一或多個實施例中，在其中CSL 314可被拉低之容忍操作模式期間，Q11 522可被關閉且節點BIAS_CT 554可經組態以跟隨偏壓310。在一或多個實施例中，當IO墊片216電壓可為高時，PFBK1 542亦可為高。在一或多個實施例中，由於Q13 526及Q14 528之較低閘極(G)電壓，故PG2 320可追蹤PFBK1 542。在一或多個實施例中，當IO墊片216電壓為高(例如，3.465 V)時，PG2 320可等於IO墊片216電壓。在一或多個實施例中，由於VDDIO _BIAS 552(第一偏壓206)亦可為高，故Q11 522可被關閉且Q12 524可傳遞VDDIO _BIAS 552減去Q12 524之臨限電壓。在一或多個實施例中，此可確保所有電晶體安全。
在一或多個實施例中，當IO墊片216電壓可為低時，PG2 320可追蹤偏壓310，其中產生等於Q14 528之臨限電壓之電壓「下降」。在一或多個實施例中，此電壓「下降」可歸因於Q14 528不允許PFBK1 542處的電壓「橫跨」傳輸。在一或多個實施例中，除Q14 528之臨限電壓下降之外，Q14 528可改為利用其閘極(G)電壓(偏壓310)。在一或多個實施例中，由於PG2 320可追蹤不同電壓，故Q12 524之動態亦可得以改變。在一或多個實施例中，由於Q12 524可為一傳遞電晶體，故節點PFBK_FS 546可追蹤PG2 320。
在一或多個實施例中，偏壓310可保持在一安全範圍內，此確保了具有連接至VDDIO 204之閘極(G)端子之所有電晶體的安全。在一或多個實施例中，FW 548之輸出可經產生為VDDIO 204及IO墊片216電壓中之較高者，以確保所有PMOS電晶體之主體(B)端子(亦即，基板)經偏壓至最高電壓。
在一或多個實施例中，P1 328可為具有一選擇線之CSL 314之多工器。在一或多個實施例中，輸入可為VDDIO 204及VDDIO _BIAS 552。在一或多個實施例中，在驅動器操作模式期間，CSL 314可為高(例如，VDDIO )且控制訊號218之另一反向位準移位版本CSL2 558可為低(例如，0.4 VDDIO )。在一或多個實施例中，P1 328可包括一反相器，其經組態以接收在IO核心處產生的預驅動器輸入A 312。在一或多個實施例中，該反相器可包括耦接至NMOS電晶體Q6 512之一PMOS電晶體Q5 510，該耦接藉由將Q5 510之汲極(D)端子耦接至Q6 512之汲極(D)端子來實現。在一或多個實施例中，FW 548之輸出可施加於Q5 510之主體(B)端子。在一或多個實施例中，Q6 512之源極(S)端子可保持在PBIAS 316處，且其主體(B)端子可保持在第二參考電壓210(VSS )。
在一或多個實施例中，Q5 510之源極(S)端子可施加於PMOS電晶體Q4 508之汲極(D)端子。在一或多個實施例中，Q4 508之源極(S)端子可保持在VDDIO 204，且FW 548之輸出可施加在其主體(B)端子處。在一或多個實施例中，Q4 508之閘極(G)端子可保持在CSL2 558處。在一或多個實施例中，在耦接Q5 510及Q4 508之路徑處的節點INT 550可經耦接至PMOS電晶體Q7 514之汲極(D)端子。在一或多個實施例中，Q7 514之源極(S)端子可經耦接至另一PMOS電晶體Q8 516之汲極(D)端子。在一或多個實施例中，CSL 314可施加於Q7 514及Q8 516之閘極(G)端子。在一或多個實施例中，Q7 514之源極(S)端子及Q8 516之汲極(D)端子兩者皆可保持在VDDIO _BIAS 552。在一或多個實施例中，Q8 516之源極(S)端子之輸出可經耦接至PG1 318，PG1 318可施加於Q3 506之閘極(G)端子。
在一或多個實施例中，可將PG1 318作為在耦接Q5 510之汲極(D)端子及Q6 512之汲極(D)端子之路徑處的反相器之輸出。在一或多個實施例中，FW 548之輸出可施加於Q4 508、Q7 514及Q8 516之主體(B)端子。在一或多個實施例中，PFBK 544可為在Q3 506之輸入(亦即，汲極(D)端子)處的電壓。
在一或多個實施例中，在驅動器操作模式期間，當CSL 314為高時節點INT 550可追蹤VDDIO 204。在一或多個實施例中，此可能因為：歸因於CSL2 558被拉低而使得Q4 508可得以接通。在一或多個實施例中，由於Q7 514及Q8 516可能關閉，故在PG1 318處的電壓為輸入A 312處的電壓之逆電壓。
在一或多個實施例中，在故障安全/容忍操作模式期間，控制訊號218及CSL 314可為低。舉例而言，CSL 314在故障安全操作模式期間可為0且在容忍操作模式期間可為0.4 VDDIO 。在一或多個實施例中，CSL2 558可為高(例如，在容忍操作模式期間為VDDIO 204)。因此，在一或多個實施例中，Q4 508可得以關閉且Q7 514及Q8 516可得以開啟。在一或多個實施例中，此舉可引起節點INT 550追蹤VDDIO _BIAS 552。在一或多個實施例中，PG1 318亦可固定於VDDIO _BIAS 552。在一或多個實施例中，VDDIO _BIAS 552在故障安全操作模式期間可等於偏壓310且在容忍操作模式期間可等於VDDIO 204。
在一或多個實施例中，在P1 328、P2 330及P3 332處的多工可分別產生待施加在Q3 506、Q2 504及Q1 502之閘極(G)端子處的電壓PG1 318、PG2 320及PG3 322，以使得Q3 506、Q2 504及Q1 502在故障安全操作模式及容忍操作模式期間可得以保護。此外，在一或多個實施例中，控制訊號218可經可控地利用以多工在P1 328、P2 330及P3 332中之每一者中的電壓位準。
第6圖 展示根據一或多個實施例在驅動器操作模式期間第3圖 之驅動器300之架構的電晶體實施500之DC特性。在一或多個實施例中，x軸602可表示在IO核心處產生之預驅動器輸入電壓A 312，且y軸604可表示一電壓變數(V)。在一或多個實施例中，如第4圖 中所示，當A 312從0擺動至其高值時，PG3 322可從NBIAS 308(或PBIAS 316(若適用))擺動至VDDIO 204。在一或多個實施例中，類似NG3 324可從0擺動至PBIAS 316(或NBIAS 308(若適用))。在一或多個實施例中，PBIAS 316及NBIAS 308可為VDDIO 204之小部分(例如，PBIAS 316等於0.45 VDDIO 且NBIAS 308等於0.55 VDDIO )。
第7圖 展示根據一或多個實施例在驅動器操作模式期間第3圖 之驅動器300之架構的電晶體實施500之暫態特性。在一或多個實施例中，x軸702可代表時間(t)且y軸704可為一電壓變數(V)。在一或多個實施例中，當IO墊片216電壓從0擺動至VDDIO 204時，PG3 322可從NBIAS 308(或PBIAS 316(若適用))擺動至VDDIO 204，且NG3 324可從0擺動至PBIAS 316(或NBIAS 308(若適用))，如第7圖 中所示，且反之亦然。
第8圖 展示根據一或多個實施例在故障安全操作模式期間第3圖 之驅動器300之架構的電晶體實施500之DC特性。在一或多個實施例中，x軸802可代表IO墊片216電壓且y軸804可代表一電壓變數(V)。如以上所論述，在一或多個實施例中，供應電壓VDDIO 204在故障安全操作模式期間可為零。在一或多個實施例中，當IO墊片216電壓從0擺動至其最高值(例如，3.465 V)時，PG1 318可跟隨NG2 325。在一或多個實施例中，PFBK 544(未圖示)亦可跟隨NG2 325。在一或多個實施例中，PG2 320可跟隨IO墊片216電壓且可等於IO墊片216電壓。
第9圖 展示根據一或多個實施例在容忍操作模式期間第3圖 之驅動器300之架構的電晶體實施500之DC特性。在一或多個實施例中，x軸902可代表IO墊片216電壓且y軸904可代表一電壓變數(V)。在一或多個實施例中，當IO墊片216電壓從0擺動至高於VDDIO 204(例如，3.465 V)之一值時，PG1 318可恆定位於VDDIO 204，如以上所論述且如第9圖 中所示。在一或多個實施例中，PG2 320可隨著IO墊片216電壓增加而跟隨IO墊片216電壓，且PFBK 544可穩定於VDDIO 204減去一電晶體臨限電壓，如第9圖 中所示。在一或多個實施例中，NG2 325可隨著IO墊片216電壓增加而跟隨IO墊片216電壓，且穩定於IO墊片216電壓減去橫跨兩個主動電路元件之電壓下降。
第10圖 展示根據一或多個實施例在故障安全操作模式期間第3圖 之驅動器300之架構的電晶體實施500之暫態特性。在一或多個實施例中，x軸1002可代表時間(t)且y軸1004可代表一電壓變數(V)。在一或多個實施例中，當IO墊片216電壓從0擺動至其最大值(例如，3.465 V)時，PG1 318及PFBK 544可跟隨NG2 325，且反之亦然。在一或多個實施例中，NG2 325(且由此PG1 318)在IO墊片216電壓之減小期間可固定於高於0之一值。在一或多個實施例中，當IO墊片216電壓增加時，PG2 320可等於IO墊片216電壓，且當IO墊片216電壓減小時，PG2 320可固定於高於0之一值。
第11圖 展示根據一或多個實施例在容忍操作模式期間第3圖 之驅動器300之架構的電晶體實施500之暫態特性。在一或多個實施例中，x軸1102可代表時間(t)且y軸1104可代表一電壓變數(V)。在一或多個實施例中，當IO墊片216電壓從0擺動至其最高值(例如，3.465 V)時，PG1 318可保持恆定於VDDIO 204，如以上所論述且如第11圖 中所示。在一或多個實施例中，當IO墊片216電壓增加時，PG2 320可等於IO墊片216電壓，且當IO墊片216電壓減小時，PG2 320可固定於高於0之一值。
第12圖 為根據一或多個實施例詳述包含於確保IO驅動器300之可靠性之方法中的操作之程序流程圖。在一或多個實施例中，該方法可涉及可控地利用在IO核心處產生之控制訊號218。在一或多個實施例中，操作1202可涉及在故障安全操作模式及容忍操作模式期間藉由在電晶體(例如，MOS電晶體)之輸入端子處傳輸一相同電壓(例如，IO墊片216電壓)至其輸出端子而將從IO墊片216電壓至VDDIO 204之電流路徑隔離，該電晶體經組態為介面電路之IO驅動器300之若干級聯電晶體的一部分。
在一或多個實施例中，操作1204可涉及反饋一適當電壓至「浮動」節點，該「浮動」節點由上述之隔離的電流路徑而產生。在一或多個實施例中，操作1206可涉及藉由施加一閘極電壓至該若干級聯電晶體中之每一電晶體來將該若干級聯電晶體中之每一電晶體上之電壓控制在其容忍上限之內，該閘極電壓源自在故障安全操作模式、容忍操作模式及驅動器操作模式期間的供應電壓204(VDDIO 204)或IO墊片216電壓。
在一或多個實施例中，IO墊片216電壓在驅動器操作模式期間可從零變化至VDDIO 204。在一或多個實施例中，VDDIO 204在故障安全操作模式期間可為零，且IO墊片216電壓在容忍操作模式期間可增加至超過VDDIO 204之一值。
雖然本發明實施例已參考特定示例性實施例進行描述，但是顯然可對該等實施例進行各種修改及改變而不會脫離各種實施例之廣泛精神及範疇。舉例而言，操作電壓及/或外部電壓之變化在示例性實施例之範疇之內。又，舉例而言，本文描述之各種設備及模組可使用硬體電路(例如，基於CMOS之邏輯電路)、韌體、軟體或硬體、韌體及軟體(例如，實施於機器可讀取媒體中)之任何組合來啟用及操作。舉例而言，各種電氣結構及方法可使用電晶體、邏輯閘及電路(例如，特定應用積體(ASIC)電路及/或在數位訊號處理器(DSP)電路中)來實施。
此外，將瞭解，本文揭示之各種操作、程序及方法可實施在與資料處理系統(例如，電腦設備)相容之機器可讀取媒體及/或機器可存取媒體中，且可以任何次序執行(例如，包括使用用於達成各種操作之構件)。因此，本專利說明書及圖式將被視為說明性而非限制性意義。
100．．．IO驅動器
102．．．p-通道金屬氧化物半導體(PMOS)電晶體M1
104．．．n-通道MOS(NMOS)電晶體M2
106．．．供應電壓VDDIO
108．．．輸入/輸出(IO)墊片
110．．．供應電壓VSS
112．．．控制訊號CTRL1
114．．．控制訊號CTRL2
116．．．寄生二極體D1
118．．．寄生二極體D2
200．．．介面電路
202．．．多工器方塊
204．．．供應電壓/VDDIO
206．．．第一偏壓
208．．．第二偏壓
210．．．第二參考電壓/VSS
212．．．驅動器
214．．．墊片
216．．．IO墊片
218．．．控制訊號
300．．．驅動器/IO驅動器
302．．．P-驅動器
304．．．N-驅動器
306．．．偏壓產生器方塊
308．．．NBIAS
310．．．偏壓
312．．．預驅動器輸入A/預驅動器輸入電壓A
314．．．CSL
316．．．PBIAS
318．．．輸出閘極電壓PG1
320．．．輸出閘極電壓PG2
322．．．輸出閘極電壓PG3
324．．．輸出閘極電壓NG3
325．．．輸出閘極電壓NG2
326．．．輸出閘極電壓NG1
328．．．預驅動器電路P1
330．．．預驅動器電路P2
332．．．預驅動器電路P3
334．．．預驅動器電路N2
336．．．預驅動器電路N1
4041 ．．．預驅動器電路之輸出PG1
4042 ．．．預驅動器電路之輸出PG2
404N ．．．預驅動器電路之輸出PGN
500．．．電晶體實施
502．．．驅動器p-通道MOS(PMOS)電晶體Q1
504．．．驅動器p-通道MOS(PMOS)電晶體Q2
506．．．驅動器p-通道MOS(PMOS)電晶體Q3
508．．．PMOS電晶體Q4
510．．．PMOS電晶體Q5
512．．．NMOS電晶體Q6
514．．．PMOS電晶體Q7
516．．．PMOS電晶體Q8
518．．．PMOS電晶體Q9 /傳遞電晶體Q9
520．．．NMOS電晶體Q10 /傳遞電晶體Q10
522．．．PMOS電晶體Q11
524．．．NMOS電晶體Q12 /傳遞電晶體Q12
526．．．PMOS電晶體Q13
528．．．PMOS電晶體Q14
530．．．PMOS電晶體Q15
532．．．PMOS電晶體Q16
540．．．CSL1
542．．．節點PFBK1
544．．．節點PFBK
546．．．節點PFBK_FS
548．．．浮動井(FW)
550．．．節點INT
552．．．VDDIO _BIAS
554．．．節點BIAS_CT
556．．．PMOS電晶體Q17
558．．．CSL2
602．．．x軸
604．．．y軸
702．．．x軸
704．．．y軸
802．．．x軸
804．．．y軸
902．．．x軸
904．．．y軸
1002．．．x軸
1004．．．y軸
1102．．．x軸
1104．．．y軸
1202．．．操作
1204．．．操作
1206．．．操作
本發明之實施例僅藉由舉例而非限制之方式圖示於隨附圖式之諸圖中，其中類似元件符號指示類似元件，且其中：
第1圖 為一輸入/輸出(IO)驅動器之示意圖。
第2圖 為根據一或多個實施例之一介面電路之示意圖。
第3圖 為根據一或多個實施例之一驅動器架構之示意圖。
第4圖 為根據一或多個實施例之包含於第3圖 之驅動器架構中的多工之示意圖。
第5圖 為根據一或多個實施例之第3圖 之驅動器架構的電晶體實施之示意圖。
第6圖 為根據一或多個實施例之在驅動器操作模式期間第3圖 之驅動器架構的電晶體實施之DC特性之曲線。
第7圖 為根據一或多個實施例之在驅動器操作模式期間第3圖 之驅動器架構的電晶體實施之暫態特性之曲線。
第8圖 為根據一或多個實施例之在故障安全操作模式期間第3圖 之驅動器架構的電晶體實施之DC特性之曲線。
第9圖 為根據一或多個實施例之在容忍操作模式期間第3圖 之驅動器架構的電晶體實施之DC特性之曲線。
第10圖 為根據一或多個實施例之在故障安全操作模式期間第3圖 之驅動器架構的電晶體實施之暫態特性之曲線。
第11圖 為根據一或多個實施例之在容忍操作模式期間第3圖 之驅動器架構的電晶體實施之暫態特性之曲線。
第12圖 為根據一或多個實施例詳述包含於確保第3圖 之驅動器架構之可靠性的方法中之操作之程序流程圖。
本發明實施例之其他特徵將從該等隨附圖式及隨後之【實施方式】而變得明白。
204．．．供應電壓/VDDIO
210．．．第二參考電壓/VSS
216．．．IO墊片
218．．．控制訊號
310．．．偏壓
312．．．預驅動器輸入A/預驅動器輸入電壓A
314．．．CSL
316．．．PBIAS
318．．．輸出閘極電壓PG1
320．．．輸出閘極電壓PG2
322．．．輸出閘極電壓PG3
328．．．預驅動器電路P1
330．．．預驅動器電路P2
332．．．預驅動器電路P3
500．．．電晶體實施
502．．．驅動器p-通道MOS(PMOS)電晶體Q1
504．．．驅動器p-通道MOS(PMOS)電晶體Q2
506．．．驅動器p-通道MOS(PMOS)電晶體Q3
508．．．PMOS電晶體Q4
510．．．PMOS電晶體Q5
512．．．NMOS電晶體Q6
514．．．PMOS電晶體Q7
516．．．PMOS電晶體Q8
518．．．PMOS電晶體Q9 /傳遞電晶體Q9
520．．．NMOS電晶體Q10 /傳遞電晶體Q10
522．．．PMOS電晶體Q11
524．．．NMOS電晶體Q12 /傳遞電晶體Q12
526．．．PMOS電晶體Q13
528．．．PMOS電晶體Q14
530．．．PMOS電晶體Q15
532．．．PMOS電晶體Q16
540．．．CSL1
542．．．節點PFBK1
544．．．節點PFBK
546．．．節點PFBK_FS
548．．．浮動井(FW)
550．．．節點INT
552．．．VDDIO _BIAS
554．．．節點BIAS_CT
556．．．PMOS電晶體Q17
558．．．CSL2

Claims (18)

  1. 一種用於實現故障安全/容忍模式驅動器架構之方法，其包含以下步驟：可控地利用由一輸入/輸出(IO)核心產生之一控制訊號以：在一故障安全操作模式及一容忍操作模式期間，藉由在一電晶體之一輸入端子處傳輸一相同電壓至其一輸出端子而將經由一IO墊片供應之一外部電壓至一供應電壓的一電流路徑隔離，該電晶體經組態為一介面電路之一IO驅動器之複數個級聯電晶體的一部分，所隔離的該電流路徑係為將該電晶體耦接至該等複數個級聯電晶體之另一電晶體的一路徑；反饋一適當電壓至由該電流路徑之該隔離而產生之一浮動節點，且從該隔離的電流路徑反饋至該另一電晶體的一預驅動器電路；及藉由施加一閘極電壓至該等複數個級聯電晶體中之每一電晶體來將該等複數個級聯電晶體中之每一電晶體上之一電壓控制在其一容忍上限之內，該閘極電壓源自在其操作模式期間的該供應電壓及經由該IO墊片供應之該外部電壓中之一者，該等操作模式包括該故障安全操作模式、該容忍操作模式及一驅動器操作模式，其中經由該IO墊片供應之該外部電壓在該驅動器操作模式期間從零變化至該供應電壓之一值，其中該供應電壓在該故障安全操作模式期間為零，及其中經由該IO墊片供應之該外部電壓在該容忍操作 模式期間增加至超過該供應電壓之一值。
  2. 如申請專利範圍第1項之方法，其包含以下步驟：將該閘極電壓作為該供應電壓之一小部分及經由該IO墊片供應之該外部電壓減去至少一個主動電路元件之一臨限電壓中之至少一者來得到。
  3. 如申請專利範圍第1項之方法，其包含以下步驟：基於該控制訊號之一相應低值狀態及一高值狀態，藉由對源自該供應電壓之一電壓與源自經由該IO墊片供應之該外部電壓之一電壓進行多工處理來得到該閘極電壓。
  4. 如申請專利範圍第1項之方法，其包含以下步驟：在該故障安全操作模式及該容忍操作模式期間，藉由將經由該IO墊片供應之該外部電壓傳輸至該電晶體之輸出端子來將在該供應電壓與經由該IO墊片供應之該外部電壓之間的該電流路徑隔離，該電晶體經組態為該等複數個級聯電晶體之一部分且在其輸入端子處直接耦接至經由該IO墊片供應之該外部電壓。
  5. 如申請專利範圍第4項之方法，其進一步包含以下步驟；提供至少一個傳遞電晶體，其直接耦接至該電晶體之該輸出端子，該電晶體經組態為該等複數個級聯電晶體之一部分且在其該輸入端子處直接耦接至經由該IO 墊片供應之該外部電壓，以在該故障安全操作模式及該容忍操作模式期間輸出經由該IO墊片供應之待施加在該另一電晶體之一閘極端子處的該外部電壓，該另一電晶體經組態為該IO驅動器之該等複數個級聯電晶體之一部分且直接耦接至該電晶體，該電晶體直接耦接至經由該IO墊片供應之該外部電壓。
  6. 如申請專利範圍第1項之方法，其進一步包含以下步驟：在該驅動器操作模式期間，提供複數個級聯傳遞電晶體，該等複數個級聯傳遞電晶體經組態以在該電晶體之一閘極端子處輸出源自該供應電壓之該電壓，該電晶體經組態為該IO驅動器之該等複數個級聯電晶體中之一部分。
  7. 如申請專利範圍第1項之方法，其包含以下步驟：將該電晶體之該輸出端子耦接至其一基板，該電晶體經組態以在該故障安全操作模式及該容忍操作模式期間將其該輸入端子處的該電壓傳輸至其該輸出端子。
  8. 如申請專利範圍第1項之方法，其進一步包含以下步驟：將一浮動井(FW)電路之一輸出施加至該IO驅動器之該等複數個級聯電晶體中之每一p-通道電晶體的一基板，該每一p-通道電晶體非經組態以在該故障安全操作模式及該容忍操作模式期間將其該輸入端子處的該電 壓傳輸至其該輸出端子。
  9. 如申請專利範圍第1項之方法，其進一步包含以下步驟：在該驅動器操作模式期間，提供一反相器電路之一輸出作為待施加於一電晶體之該閘極電壓，該電晶體經組態為該IO驅動器之該等複數個級聯電晶體之一部分且經直接耦接至該供應電壓。
  10. 如申請專利範圍第9項之方法，該方法進一步包含以下步驟：在該容忍操作模式及該故障安全操作模式中之一相應操作模式期間提供至少一個傳遞電晶體，該至少一個傳遞電晶體經組態以輸出源自該供應電壓之一電壓及源自經由該IO墊片供應之該外部電壓之一電壓中之一者。
  11. 一種IO驅動器電路，其包含：複數個級聯電晶體；及一預驅動器電路，其與該等複數個級聯電晶體中之每一電晶體相關聯，以藉由施加一閘極電壓至每一電晶體來將每一電晶體上之一電壓控制在其一容忍上限之內，該閘極電壓源自在其操作模式期間基於可控地利用由一IO核心產生之一控制訊號的一供應電壓及經由一IO墊片供應一之外部電壓中之一者，該等操作模式包括一驅動器模式、一故障安全模式及一容忍模式， 其中經由該IO墊片供應之該外部電壓至該供應電壓的一電流路徑，在該故障安全模式及該容忍模式期間，係藉由在該等複數個級聯電晶體之一電晶體之一輸入端子處傳輸一相同電壓至其一輸出端子來隔離，所隔離的該電流路徑係為將該電晶體耦接至該等複數個級聯電晶體之另一電晶體的一路徑，其中一適當電壓經反饋至由該電流路徑之該隔離而產生之一浮動節點，且從該隔離的電流路徑反饋至該另一電晶體的一預驅動器電路，其中經由該IO墊片供應之該外部電壓在該驅動器操作模式期間從零變化至該供應電壓之一值，其中該供應電壓在該故障安全操作模式期間為零，及其中經由該IO墊片供應之該外部電壓在該容忍操作模式期間增加至超過該供應電壓之一值。
  12. 如申請專利範圍第11項之IO驅動器電路，其中該閘極電壓係作為該供應電壓之一小部分及經由該IO墊片供應之該外部電壓減去至少一個主動電路元件之一臨限電壓中之至少一者而得到。
  13. 如申請專利範圍第11項之IO驅動器電路，其中該閘極電壓係基於由該IO核心產生之該控制訊號之一低值狀態及一高值狀態而得到。
  14. 如申請專利範圍第11項之IO驅動器電路，其中在該故障安全操作模式及該容忍操作模式期間，藉由將經由該IO墊片供應之該外部電壓傳輸至該電晶體之輸出端子來將在該供應電壓與經由該IO墊片供應之該外部電壓之間的該電流路徑隔離，該電晶體經組態為該等複數個級聯電晶體之一部分且在其該輸入端子處經直接耦接至經由該IO墊片供應之該外部電壓。
  15. 如申請專利範圍第11項之IO驅動器電路，其中該電晶體之該輸出端子係耦接至其一基板，該電晶體經組態以在該故障安全操作模式及該容忍操作模式期間將其該輸入端子處之該電壓傳輸至其該輸出端子。
  16. 如申請專利範圍第11項之IO驅動器電路，其中一浮動井(FW)電路之一輸出施加於該IO驅動器電路之該等複數個級聯電晶體之每一p-通道電晶體的一基板，該每一p-通道電晶體非經組態以在該故障安全操作模式及該容忍操作模式期間將其該輸入端子處之該電壓傳輸至其該輸出端子。
  17. 一種IO電路系統，其包含：一IO核心，其產生一控制訊號；一IO墊片，其供應一外部電壓；及一IO驅動器電路，其基於可控地利用由該IO核心 產生之該控制訊號來與經由該IO墊片供應之該外部電壓介面連接，該IO驅動器電路包含：複數個級聯電晶體；及一預驅動器電路，其與該等複數個級聯電晶體中之每一電晶體相關聯以藉由施加一閘極電壓至每一電晶體來將每一電晶體上之一電壓控制在其一容忍上限之內，該閘極電壓源自在其操作模式期間的一供應電壓及經由該IO墊片供應之該外部電壓中之一者，該等操作模式包括一驅動器模式、一故障安全模式及一容忍模式，其中經由該IO墊片供應之該外部電壓至該供應電壓的一電流路徑，在該故障安全模式及該容忍模式期間，係藉由在該等複數個級聯電晶體之一電晶體之一輸入端子處傳輸一相同電壓至其一輸出端子來隔離，所隔離的該電流路徑係為將該電晶體耦接至該等複數個級聯電晶體之另一電晶體的一路徑，其中一適當電壓經反饋至由該電流路徑之該隔離而產生之一浮動節點，且從該隔離的電流路徑反饋至該另一電晶體的一預驅動器電路，其中經由該IO墊片供應之該外部電壓在該驅動器操作模式期間從零變化至該供應電壓之一值，其中該供應電壓在該故障安全操作模式期間為零，及其中經由該IO墊片供應之該外部電壓在該容忍操作模式期間增加至超過該供應電壓之一值。
  18. 如申請專利範圍第17項之IO電路系統，其中一浮動井(FW)電路之一輸出施加於該IO驅動器電路之該等複數個級聯電晶體之每一p-通道電晶體的一基板，該每一p-通道電晶體未經組態以在該故障安全操作模式及該容忍操作模式期間將其該輸入端子處之該電壓傳輸至其該輸出端子。
TW099103687A 2009-10-31 2010-02-06 實現故障安全／容忍模式驅動器架構之方法及其io驅動器電路及io電路系統 TWI401884B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/610,275 US7834653B1 (en) 2009-10-31 2009-10-31 Failsafe and tolerant driver architecture and method

Publications (2)

Publication Number Publication Date
TW201115921A TW201115921A (en) 2011-05-01
TWI401884B true TWI401884B (zh) 2013-07-11

Family

ID=42937267

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099103687A TWI401884B (zh) 2009-10-31 2010-02-06 實現故障安全／容忍模式驅動器架構之方法及其io驅動器電路及io電路系統

Country Status (5)

Country Link
US (1) US7834653B1 (zh)
EP (1) EP2317650B1 (zh)
JP (1) JP2011096220A (zh)
CN (1) CN102055458B (zh)
TW (1) TWI401884B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810676B (zh) * 2020-11-06 2023-08-01 大陸商廣州印芯半導體技術有限公司 輸出級電路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110102046A1 (en) * 2009-10-31 2011-05-05 Pankaj Kumar Interfacing between differing voltage level requirements in an integrated circuit system
US9632139B2 (en) 2013-06-08 2017-04-25 Silicon Mobility IO pad circuitry with safety monitoring and control for integrated circuits
US9838004B2 (en) * 2015-03-24 2017-12-05 Fairchild Semiconductor Corporation Enhanced protective multiplexer
US11263380B2 (en) * 2018-09-10 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Failsafe circuit, layout, device, and method
US11531363B2 (en) * 2020-01-06 2022-12-20 Arm Limited Voltage tracking circuitry for output pad voltage
US11652476B2 (en) 2021-01-28 2023-05-16 Mediatek Inc. Pad-tracking circuit design to prevent leakage current during power ramp up or ramp down of output buffer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952866A (en) * 1998-04-28 1999-09-14 Lucent Technologies, Inc. CMOS output buffer protection circuit

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400202A (en) 1992-06-15 1995-03-21 Hewlett-Packard Company Electrostatic discharge protection circuit for integrated circuits
JP2671787B2 (ja) * 1993-12-24 1997-10-29 日本電気株式会社 出力バッファ回路
US6147511A (en) 1996-05-28 2000-11-14 Altera Corporation Overvoltage-tolerant interface for integrated circuits
US6014039A (en) * 1998-04-28 2000-01-11 Lucent Technologies Inc. CMOS high voltage drive output buffer
US6320735B1 (en) 1999-09-23 2001-11-20 Digital Equipment Corporation Electrostatic discharge protection clamp for high-voltage power supply or I/O with nominal-or high-voltage reference
US6483346B2 (en) * 2000-11-15 2002-11-19 Texas Instruments Incorporated Failsafe interface circuit with extended drain services
US6859074B2 (en) 2001-01-09 2005-02-22 Broadcom Corporation I/O circuit using low voltage transistors which can tolerate high voltages even when power supplies are powered off
US7071764B1 (en) 2002-07-26 2006-07-04 National Semiconductor Corporation Back-drive circuit protection for I/O cells using CMOS process
US6756642B2 (en) 2002-11-07 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit having improved ESD protection
US7095246B2 (en) * 2004-08-25 2006-08-22 Freescale Semiconductor, Inc. Variable impedance output buffer
JP4568096B2 (ja) 2004-11-25 2010-10-27 Ｏｋｉセミコンダクタ株式会社 入出力回路
WO2006066159A2 (en) 2004-12-15 2006-06-22 Sarnoff Corporation Device having a low-voltage trigger element
US7622961B2 (en) * 2005-09-23 2009-11-24 Intel Corporation Method and apparatus for late timing transition detection
US7276957B2 (en) 2005-09-30 2007-10-02 Agere Systems Inc. Floating well circuit having enhanced latch-up performance
US7477075B2 (en) 2006-05-05 2009-01-13 International Business Machines Corporation CMOS output driver using floating wells to prevent leakage current
US7633321B2 (en) 2007-07-24 2009-12-15 Infineon Technologies Ag Driver circuit; electronic circuit having driver circuit and corresponding method
US7813093B2 (en) * 2008-02-15 2010-10-12 Analog Devices, Inc. Output driver with overvoltage protection
US7876132B1 (en) * 2009-10-16 2011-01-25 Lsi Corporation Floating well circuit operable in a failsafe condition and a tolerant condition
US20110102046A1 (en) * 2009-10-31 2011-05-05 Pankaj Kumar Interfacing between differing voltage level requirements in an integrated circuit system
US8130030B2 (en) * 2009-10-31 2012-03-06 Lsi Corporation Interfacing between differing voltage level requirements in an integrated circuit system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952866A (en) * 1998-04-28 1999-09-14 Lucent Technologies, Inc. CMOS output buffer protection circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810676B (zh) * 2020-11-06 2023-08-01 大陸商廣州印芯半導體技術有限公司 輸出級電路
US11937005B2 (en) 2020-11-06 2024-03-19 Guangzhou Tyrafos Semiconductor Technologies Co., Ltd Regulator-free output stage circuit for providing a stable output voltage signal

Also Published As

Publication number Publication date
CN102055458B (zh) 2013-05-01
EP2317650B1 (en) 2013-07-31
EP2317650A1 (en) 2011-05-04
TW201115921A (en) 2011-05-01
CN102055458A (zh) 2011-05-11
JP2011096220A (ja) 2011-05-12
US7834653B1 (en) 2010-11-16

Similar Documents

Publication Publication Date Title
TWI401884B (zh) 實現故障安全／容忍模式驅動器架構之方法及其io驅動器電路及io電路系統
US9634662B2 (en) High-voltage-tolerant pull-up resistor circuit
US6005413A (en) 5V tolerant PCI I/O buffer on 2.5V technology
US20160036441A1 (en) Output Signal Generation Circuitry for Converting an Input Signal From a Source Voltage Domain Into an Output Signal for a Destination Voltage Domain
US7477075B2 (en) CMOS output driver using floating wells to prevent leakage current
JP2011096220A5 (zh)
KR19990083564A (ko) 상보형금속산화막반도체고전압구동출력버퍼
JP2006311201A (ja) バッファ回路
CN108123708B (zh) 一种用于io电路的上拉电路
TWI406500B (zh) 於故障安全模式操作及容忍模式操作期間保護輸入/輸出電路之偏壓產生
US8130030B2 (en) Interfacing between differing voltage level requirements in an integrated circuit system
TWI408902B (zh) 可操作於故障安全條件及容忍條件之緩衝電路與浮動井電路以及實現該浮動井電路之方法
JP2011097550A5 (zh)
JP2011087271A5 (zh)
JP2011097551A5 (zh)
US20130038374A1 (en) Buffer circuit with regulating function and regulating circuit thereof
KR20110047945A (ko) 페일세이프 작동과 허용 작동에서 입력 출력 회로를 보호하기 위한 바이어스 전압 생성 방법 및 장치
KR20110047943A (ko) 안전 및 관용 드라이버 구현 방법, 아이오 드라이버 회로, 및 아이오 회로 시스템
JP2018142894A (ja) 出力バッファ及び半導体装置
JP2012169697A (ja) アナログスイッチ回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees