JP5673434B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5673434B2 JP5673434B2 JP2011176140A JP2011176140A JP5673434B2 JP 5673434 B2 JP5673434 B2 JP 5673434B2 JP 2011176140 A JP2011176140 A JP 2011176140A JP 2011176140 A JP2011176140 A JP 2011176140A JP 5673434 B2 JP5673434 B2 JP 5673434B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage level
- output signal
- voltage
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Description
図1は、本発明の一実施形態における半導体装置の構成例を示す図である。図1において、11は主ドライバ(出力バッファ)であり、12は補助ドライバ(補助出力バッファ)である。また、13は第1の検出部であり、14は第2の検出部であり、15は制御部である。
本発明の諸態様を付記として以下に示す。
入力信号の電圧に応じた出力信号を出力信号線に出力する第1の駆動回路と、
前記出力信号線に出力端が接続された第2の駆動回路と、
前記第2の駆動回路を制御する制御部とを備え、
前記制御部は、前記入力信号の電圧変化に応じて前記出力信号が第1の電圧レベルから第2の電圧レベルへ変化するときに、前記出力信号の電圧レベルが前記第1の電圧レベルと前記第2の電圧レベルとの間に設定された第3の電圧レベルに達するまでは前記第1の電圧レベルから前記第2の電圧レベルへの前記出力信号の変化を補助し、前記出力信号の電圧レベルが前記第3の電圧レベルに達した後に前記第1の電圧レベルから前記第2の電圧レベルへの前記出力信号の変化を抑制するよう前記第2の駆動回路を制御することを特徴とする半導体装置。
(付記2)
前記制御部は、前記出力信号が前記第1の電圧レベルから前記第2の電圧レベルへ変化するときに、前記出力信号の電圧レベルが前記第3の電圧レベルに達するまでは前記第2の電圧レベルの側に変化させる電圧を前記第2の駆動回路により前記出力信号線に供給させ、前記出力信号の電圧レベルが前記第3の電圧レベルに達してから前記第2の電圧レベルになるまでの期間に前記第1の電圧レベルの側に変化させる電圧を前記第2の駆動回路により前記出力信号線に供給させることを特徴とする付記1記載の半導体装置。
(付記3)
前記入力信号の電圧変化を検出する第1の検出部と、
前記出力信号の電圧レベルが前記第3の電圧レベルに達したか否かを検出する第2の検出部とを備え、
前記制御部は、前記第1の検出部及び前記第2の検出部での検出結果に基づいて前記第2の駆動回路を制御することを特徴とする付記1記載の半導体装置。
(付記4)
前記制御部は、前記出力信号が前記第1の電圧レベルから前記第2の電圧レベルに変化した後に、前記第2の駆動回路の動作を止めることを特徴とする付記1記載の半導体装置。
(付記5)
前記第3の電圧レベルは、前記第2の電圧レベルに到達直前の電圧レベルであることを特徴とする付記1記載の半導体装置。
(付記6)
前記第1の電圧レベルは接地電圧レベルであり、前記第2の電圧レベルは電源電圧レベルであり、前記第3の電圧レベルは0.80×(電源電圧レベル−接地電圧レベル)から0.95×(電源電圧レベル−接地電圧レベル)の間の任意の電圧レベルであることを特徴とする付記1記載の半導体装置。
(付記7)
前記第1の電圧レベルは電源電圧レベルであり、前記第2の電圧レベルは接地電圧レベルであり、前記第3の電圧レベルは0.05×(電源電圧レベル−接地電圧レベル)から0.20×(電源電圧レベル−接地電圧レベル)の間の任意の電圧レベルであることを特徴とする付記1記載の半導体装置。
(付記8)
前記入力信号の電圧変化に応じて前記出力信号が接地電圧レベルから電源電圧レベルへ変化する場合には、前記第1の電圧レベルを前記接地電圧レベルとし、前記第2の電圧レベルを前記電源電圧レベルとし、前記第3の電圧レベルを前記電源電圧レベルの近傍の電圧レベルとして動作するとともに、
前記入力信号の電圧変化に応じて前記出力信号が前記電源電圧レベルから前記接地電圧レベルへ変化する場合には、前記第1の電圧レベルを前記電源電圧レベルとし、前記第2の電圧レベルを前記接地電圧レベルとし、前記第3の電圧レベルを前記接地電圧レベルの近傍の電圧レベルとして動作することを特徴とする付記1記載の半導体装置。
(付記9)
入力信号の電圧に応じた出力信号を出力信号線に出力する駆動回路と、
ソースに第1の電圧レベルの電圧が供給され、ドレインが前記出力信号線に接続された第1のトランジスタと、
ソースに第2の電圧レベルの電圧が供給され、ドレインが前記出力信号線に接続された第2のトランジスタと、
前記入力信号の電圧変化に応じて前記出力信号が前記第1の電圧レベルから前記第2の電圧レベルへ変化する場合に、前記出力信号の電圧レベルが前記第1の電圧レベルと前記第2の電圧レベルとの間に設定された第3の電圧レベルに達するまでは前記第1のトランジスタをオフ状態とするとともに前記第2のトランジスタをオン状態とし、前記出力信号の電圧レベルが前記第3の電圧レベルに達した後に前記第1のトランジスタをオン状態とするとともに前記第2のトランジスタをオフ状態とする制御部とを備えることを特徴とする半導体装置。
(付記10)
前記制御部は、前記出力信号が前記第1の電圧レベルから前記第2の電圧レベルに変化した後に、前記第1のトランジスタ及び前記第2のトランジスタをともにオフ状態とすることを特徴とする付記9記載の半導体装置。
(付記11)
前記入力信号の電圧変化を検出し、検出結果に応じた第1の制御信号を前記制御部に出力する第1の検出部と、
前記出力信号の電圧レベルが前記第3の電圧レベルを超えているか否かを検出し、検出結果に応じた第2の制御信号を前記制御部に出力する第2の検出部とを備え、
前記制御部は、前記第1の制御信号及び前記第2の制御信号に基づいて、前記第1のトランジスタ及び前記第2のトランジスタを制御することを特徴とする付記9記載の半導体装置。
(付記12)
前記第1の検出部は、前記第1の制御信号を、前記入力信号の電圧変化の検出時にアサートして前記出力信号が前記第2の電圧レベルに変化した後にネゲートし、
前記第2の検出部は、前記第2の制御信号を、前記出力信号の電圧レベルが前記第3の電圧レベルを境界として前記第2の電圧レベル側である場合にはアサートして前記第1の電圧レベル側である場合にはネゲートし、
前記制御部は、前記第1の制御信号がアサートされ、かつ前記第2の制御信号がネゲートされている期間は、前記第1のトランジスタをオフ状態とするとともに前記第2のトランジスタをオン状態とし、前記第1の制御信号がアサートされ、かつ前記第2の制御信号がアサートされている期間は、前記第1のトランジスタをオン状態とするとともに前記第2のトランジスタをオフ状態とすることを特徴とする付記9記載の半導体装置。
(付記13)
前記入力信号の電圧変化に応じて前記出力信号が接地電圧レベルから電源電圧レベルへ変化する場合には、前記第1の電圧レベルを前記接地電圧レベルとし、前記第2の電圧レベルを前記電源電圧レベルとし、前記第3の電圧レベルを前記電源電圧レベルの近傍の電圧レベルとして動作するとともに、
前記入力信号の電圧変化に応じて前記出力信号が前記電源電圧レベルから前記接地電圧レベルへ変化する場合には、前記第1の電圧レベルを前記電源電圧レベルとし、前記第2の電圧レベルを前記接地電圧レベルとし、前記第3の電圧レベルを前記接地電圧レベルの近傍の電圧レベルとして動作することを特徴とする付記9記載の半導体装置。
12 補助ドライバ
13 第1の検出部(立上り/立下り検出)
14 第2の検出部(電圧レベル検出)
15 制御部
Claims (8)
- 入力信号の電圧に応じて第1の電圧レベルから第2の電圧レベルへ変化する出力信号を出力信号線に出力する第1の駆動回路と、
前記出力信号線に出力端が接続された第2の駆動回路と、
前記第2の駆動回路を制御する制御部と、
前記入力信号の電圧変化を検出する第1の検出部と、
前記出力信号の電圧レベルが前記第1の電圧レベルと前記第2の電圧レベルとの間に設定された第3の電圧レベルに達したか否かを検出する第2の検出部とを備え、
前記制御部は、前記第1の検出部及び前記第2の検出部での検出結果に基づいて、前記第2の駆動回路に、前記入力信号の電圧変化に応じて前記出力信号が前記第1の電圧レベルから前記第2の電圧レベルへ変化するときに、前記出力信号の電圧レベルが前記第3の電圧レベルに達するまでは前記第1の電圧レベルから前記第2の電圧レベルへの前記出力信号の変化を補助させ、前記出力信号の電圧レベルが前記第3の電圧レベルに達した後に前記第1の電圧レベルから前記第2の電圧レベルへの前記出力信号の変化を抑制させることを特徴とする半導体装置。 - 前記制御部は、前記出力信号が前記第1の電圧レベルから前記第2の電圧レベルへ変化するときに、前記出力信号の電圧レベルが前記第3の電圧レベルに達するまでは前記第2の電圧レベルの側に変化させる電圧を前記第2の駆動回路により前記出力信号線に供給させ、前記出力信号の電圧レベルが前記第3の電圧レベルに達してから前記第2の電圧レベルになるまでの期間に前記第1の電圧レベルの側に変化させる電圧を前記第2の駆動回路により前記出力信号線に供給させることを特徴とする請求項1記載の半導体装置。
- 前記制御部は、前記出力信号が前記第1の電圧レベルから前記第2の電圧レベルに変化した後に、前記第2の駆動回路の動作を止めることを特徴とする請求項1又は2記載の半導体装置。
- 前記第3の電圧レベルは、前記第2の電圧レベルに到達直前の電圧レベルであることを特徴とする請求項1〜3の何れか1項に記載の半導体装置。
- 前記入力信号の電圧変化に応じて前記出力信号が接地電圧レベルから電源電圧レベルへ変化する場合には、前記第1の電圧レベルを前記接地電圧レベルとし、前記第2の電圧レベルを前記電源電圧レベルとし、前記第3の電圧レベルを前記電源電圧レベルの近傍の電圧レベルとして動作するとともに、
前記入力信号の電圧変化に応じて前記出力信号が前記電源電圧レベルから前記接地電圧レベルへ変化する場合には、前記第1の電圧レベルを前記電源電圧レベルとし、前記第2の電圧レベルを前記接地電圧レベルとし、前記第3の電圧レベルを前記接地電圧レベルの近傍の電圧レベルとして動作することを特徴とする請求項1〜4の何れか1項に記載の半導体装置。 - 入力信号の電圧に応じて第1の電圧レベルから第2の電圧レベルへ変化する出力信号を出力信号線に出力する駆動回路と、
ソースに前記第1の電圧レベルの電圧が供給され、ドレインが前記出力信号線に接続された第1のトランジスタと、
ソースに前記第2の電圧レベルの電圧が供給され、ドレインが前記出力信号線に接続された第2のトランジスタと、
前記入力信号の電圧変化を検出し、検出結果に応じた第1の制御信号を出力する第1の検出部と、
前記出力信号の電圧レベルが前記第1の電圧レベルと前記第2の電圧レベルとの間に設定された第3の電圧レベルを超えているか否かを検出し、検出結果に応じた第2の制御信号を出力する第2の検出部と、
前記第1の制御信号及び前記第2の制御信号に基づいて、前記入力信号の電圧変化に応じて前記出力信号が前記第1の電圧レベルから前記第2の電圧レベルへ変化する場合に、前記出力信号の電圧レベルが前記第3の電圧レベルに達するまでは前記第1のトランジスタをオフ状態とするとともに前記第2のトランジスタをオン状態とし、前記出力信号の電圧レベルが前記第3の電圧レベルに達した後に前記第1のトランジスタをオン状態とするとともに前記第2のトランジスタをオフ状態とする制御部とを備えることを特徴とする半導体装置。 - 前記制御部は、前記出力信号が前記第1の電圧レベルから前記第2の電圧レベルに変化した後に、前記第1のトランジスタ及び前記第2のトランジスタをともにオフ状態とすることを特徴とする請求項6記載の半導体装置。
- 前記第1の検出部は、前記第1の制御信号を、前記入力信号の電圧変化の検出時にアサートして前記出力信号が前記第2の電圧レベルに変化した後にネゲートし、
前記第2の検出部は、前記第2の制御信号を、前記出力信号の電圧レベルが前記第3の電圧レベルを境界として前記第2の電圧レベル側である場合にはアサートして前記第1の電圧レベル側である場合にはネゲートし、
前記制御部は、前記第1の制御信号がアサートされ、かつ前記第2の制御信号がネゲートされている期間は、前記第1のトランジスタをオフ状態とするとともに前記第2のトランジスタをオン状態とし、前記第1の制御信号がアサートされ、かつ前記第2の制御信号がアサートされている期間は、前記第1のトランジスタをオン状態とするとともに前記第2のトランジスタをオフ状態とすることを特徴とする請求項6又は7記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011176140A JP5673434B2 (ja) | 2011-08-11 | 2011-08-11 | 半導体装置 |
US13/538,724 US8674742B2 (en) | 2011-08-11 | 2012-06-29 | Driver circuit for preventing overshoot and undershoot due to parasitic capacitance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011176140A JP5673434B2 (ja) | 2011-08-11 | 2011-08-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013042222A JP2013042222A (ja) | 2013-02-28 |
JP5673434B2 true JP5673434B2 (ja) | 2015-02-18 |
Family
ID=47677173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011176140A Active JP5673434B2 (ja) | 2011-08-11 | 2011-08-11 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8674742B2 (ja) |
JP (1) | JP5673434B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10242719B2 (en) * | 2016-04-08 | 2019-03-26 | Samsung Electronics Co., Ltd. | Power management of a memory device by dynamically changing supply voltage |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0389624A (ja) | 1989-08-31 | 1991-04-15 | Fujitsu Ltd | 半導体集積回路 |
JPH03242020A (ja) * | 1990-02-20 | 1991-10-29 | Nec Corp | 出力バッファ |
JPH05243958A (ja) | 1992-01-20 | 1993-09-21 | Nec Corp | 出力回路 |
JPH05276003A (ja) * | 1992-03-27 | 1993-10-22 | Nec Corp | 出力回路装置 |
JPH07288460A (ja) * | 1994-04-14 | 1995-10-31 | Matsushita Electric Ind Co Ltd | Cmos出力回路 |
JP3386602B2 (ja) * | 1994-11-30 | 2003-03-17 | 株式会社東芝 | 出力回路装置 |
JPH08288825A (ja) * | 1995-04-17 | 1996-11-01 | Oki Electric Ind Co Ltd | 出力回路 |
US20060158224A1 (en) * | 2005-01-14 | 2006-07-20 | Elite Semiconductor Memory Technology, Inc. | Output driver with feedback slew rate control |
-
2011
- 2011-08-11 JP JP2011176140A patent/JP5673434B2/ja active Active
-
2012
- 2012-06-29 US US13/538,724 patent/US8674742B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013042222A (ja) | 2013-02-28 |
US8674742B2 (en) | 2014-03-18 |
US20130038372A1 (en) | 2013-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9306572B2 (en) | Output buffer, gate electrode driving circuit and method for controlling the same | |
US9966955B2 (en) | Overdrive receiver circuitry | |
US9473127B1 (en) | Input/output (I/O) driver | |
US10340917B2 (en) | Receiver circuitry and method for converting an input signal from a source voltage domain into an output signal for a destination voltage domain | |
KR20150123929A (ko) | 낮은-레이턴시 전압 부스트 회로를 갖는 전압 레벨 시프터 | |
US9722601B2 (en) | Gate driving circuit of high-side transistor, switching output circuit, inverter device, and electronic device | |
CN104142702A (zh) | 输出电路以及电压信号输出方法 | |
US20050231260A1 (en) | Break before make predriver and level-shifter | |
JP2008011022A (ja) | レベル変換回路 | |
US8405424B2 (en) | Output buffer with adjustable feedback | |
JP2009260817A (ja) | レベルシフト回路 | |
JP5673434B2 (ja) | 半導体装置 | |
JP5598750B2 (ja) | フェイルセーフ・モード及びトレラント・モードの際の入出力回路を保護するためのバイアス電圧を発生させる方法、バイアス電圧発生回路、及び入出力回路 | |
JP2001292056A (ja) | 出力バッファ回路及び半導体装置 | |
JP2011097551A5 (ja) | ||
JP2011119979A (ja) | レベルシフト回路 | |
JP2008187475A (ja) | パワーオンリセット回路 | |
US9112486B2 (en) | Asymmetric propagation delays in level shifters and related circuits | |
JP5979162B2 (ja) | パワーオンリセット回路 | |
JP2006140928A (ja) | 半導体装置 | |
JP5115275B2 (ja) | 出力バッファ回路 | |
US9172374B2 (en) | Voltage level translator | |
JP2007208483A (ja) | 出力回路 | |
JP6408443B2 (ja) | レベルシフト回路及びドライバ回路 | |
JP5936577B2 (ja) | レベルシフト回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5673434 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |