JP5577391B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP5577391B2
JP5577391B2 JP2012224265A JP2012224265A JP5577391B2 JP 5577391 B2 JP5577391 B2 JP 5577391B2 JP 2012224265 A JP2012224265 A JP 2012224265A JP 2012224265 A JP2012224265 A JP 2012224265A JP 5577391 B2 JP5577391 B2 JP 5577391B2
Authority
JP
Japan
Prior art keywords
light emitting
source
gate
signal line
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012224265A
Other languages
English (en)
Other versions
JP2013029861A (ja
Inventor
敦司 梅崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012224265A priority Critical patent/JP5577391B2/ja
Publication of JP2013029861A publication Critical patent/JP2013029861A/ja
Application granted granted Critical
Publication of JP5577391B2 publication Critical patent/JP5577391B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)

Description

本発明はトランジスタを含んで構成される半導体装置及びその駆動方法に関する。特に
、薄膜トランジスタ（以下、「ＴＦＴ」ともいう）を含んで構成される画素を備えた半導
体装置及びその駆動方法に関する。
近年、液晶の電気光学特性やエレクトロルミネセンスで発光する素子を用いた薄型のデ
ィスプレー（フラットパネルディスプレーとも呼ばれる）が注目を集め、市場の拡大が見
込まれている。薄型ディスプレーとして、ガラス基板上に形成したＴＦＴで画素を構成す
る、所謂アクティブマトリクス型のディスプレーが重要視されている。特に、多結晶シリ
コン膜でチャネル部を形成するＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴ
よりも電界効果移動度が高いので、高速動作が可能となっている。そのため、画素が形成
された基板と同一の基板上にＴＦＴを用いて形成した駆動回路によって、画素の制御を行
うことが可能となっている。ＴＦＴによって画素と機能回路をガラス基板上に一体形成し
たディスプレーは、部品点数の削減や製造工程の簡略化による歩留まり向上、生産性の向
上など多くの利点が見込まれている。
エレクトロルミネセンス素子（以下、本明細書では「ＥＬ素子」ともいう）とＴＦＴを
組み合わせたアクティブマトリクス型のディスプレー（以下、「ＥＬディスプレー」とも
いう）は、薄型化や軽量化を図ることができ、次世代のディスプレーとして注目が集まっ
ている。このディスプレーは、１〜２インチの小型のものから４０インチを超える大型デ
ィスプレーの開発も検討されている。
ＥＬ素子の発光輝度はＥＬ素子に流れる電流値と比例関係にある。そのため、ＥＬ素子
を表示媒体として用いたＥＬディスプレーでは、電流で階調表現をすることができるとさ
れている。階調表現の方法として、２本の電源線の間にＥＬ素子とＴＦＴ（以下、「駆動
ＴＦＴ」ともいう）とを直列に接続した構成において、飽和状態で動作する駆動ＴＦＴの
、ゲートとソースの間の電圧を変化させ、ＥＬ素子に流れる電流値を制御する方法が知ら
れている（例えば、特許文献１参照）。また、電流値を一定として、ＥＬ素子に電流が流
れる時間を制御して階調を表現する駆動方法も知られている（例えば、特許文献２参照）
。
特開２００３−２７１０９５号公報 特開２００２−５１４３２０号公報
しかしながら、従来の画素構成では、駆動ＴＦＴ（駆動トランジスタ）のゲートにビデ
オ信号を出力する配線（以下、「信号線」ともいう）からビデオ信号を印加する毎に信号
線の電位が変化すると、信号線の寄生容量により充放電が行われるため消費電力が大きく
なってしまうという問題がある。
本発明は、このような問題点に鑑み、ＴＦＴを用いる半導体装置の低消費電力化を図る
ことを目的とする。
本発明は、ビデオ信号が入力される画素と、ビデオ信号が入力される画素を選択するゲ
ート信号線及び画素にビデオ信号を入力するソース信号線を備えた半導体装置である。こ
の半導体装置は、ソース信号線に直列に挿入されていて、ゲート信号線で画素が選択され
ていないときにオンとなり、画素が選択されている場合にはオフとなるように制御される
スイッチとを有している。
本発明の一は、ビデオ信号が入力され、行方向及び列方向に配列された複数の画素と、
行方向に延びる配線であって複数の画素へのビデオ信号の入力を選択する複数のゲート信
号線と、列方向に延びる配線であって複数の画素へビデオ信号を入力する複数のソース信
号線とを有する半導体装置である。そして、複数の画素のそれぞれに対応し、複数のソー
ス線に直列に挿入され、複数のゲート信号線によって選択されていない行をオンとし、複
数のゲート信号線によって選択された行をオフするように制御される複数のスイッチを有
している。
本発明の一は、ビデオ信号が入力される画素と、画素へのビデオ信号の入力を選択する
ゲート信号線と、画素にビデオ信号を入力するソース信号線と、ソース信号線に直列に挿
入され、ゲート信号線で、画素が選択されていない場合にはオンとなり、画素が選択され
ている場合にはオフとなるように制御される第１のトランジスタとを備えた半導体装置で
ある。画素は、発光素子を含み、ビデオ信号に応じて発光素子の発光及び非発光の状態を
制御する発光制御回路と、ソース及びドレインの一方が第１のトランジスタと接続し、他
方が発光制御回路と接続する第２のトランジスタとを有している。
本発明の一は、ビデオ信号が入力され、行方向及び列方向に配列された複数の画素と、
行方向に延びる配線であって複数の画素へのビデオ信号の入力を選択する複数のゲート信
号線と、列方向に延びる配線であって複数の画素へビデオ信号を入力する複数のソース信
号線とを備えた半導体装置である。そして、複数の画素のそれぞれに対応し、複数のソー
ス信号線に直列に挿入され、複数のゲート信号線によって選択されていない行をオンとし
、複数のゲート信号線によって選択された行をオフするように制御される複数の第１のト
ランジスタとを備えた半導体装置である。当該画素は、発光素子を含み、ビデオ信号に応
じて発光素子の発光及び非発光の状態を制御する発光制御回路と、ソース及びドレインの
一方が第１のトランジスタと接続し、他方が発光制御回路と接続する第２のトランジスタ
を有している。
本発明の一は、ビデオ信号が入力される画素と、画素へのビデオ信号の入力を選択する
第１のゲート信号線と、第１のゲート信号線とは反転した電位を持つ第２のゲート信号線
と、画素にビデオ信号を入力するソース信号線と、ソース信号線に直列に挿入され、第２
のゲート信号線の電位がゲートに印加される第１のトランジスタとを備えた半導体装置で
ある。画素は発光素子を含み、ビデオ信号に応じて発光素子の発光及び非発光の状態を制
御する発光制御回路と、ソース及びドレインの一方が第１のトランジスタと接続し、他方
が発光制御回路と接続し、第１のゲート信号線とゲートが接続する第２のトランジスタと
を有している。
本発明の一は、ビデオ信号が入力される画素と、画素へのビデオ信号の入力を選択する
第１のゲート信号線と、画素にビデオ信号を入力するソース信号線と、ソース信号線に直
列に挿入される第１のトランジスタと、第１のトランジスタのゲートに接続される第２の
ゲート信号線を備えた半導体装置である。画素は発光素子を含み、ビデオ信号に応じて発
光素子の発光及び非発光の状態を制御する発光制御回路と、ソース及びドレインの一方が
ソース信号線と接続し、他方が発光制御回路と接続し、第１のゲート信号線とゲートが接
続する第２のトランジスタとを含み、第１のゲート信号線と第２のゲート信号線のそれぞ
れは、第１のゲート信号線に接続する第２のトランジスタがオンとなるときに、第２のゲ
ート信号線によって選択された行の第１のトランジスタをオフとし、第１のゲート信号線
に接続する記第２のトランジスタがオフとなるときに、第２のゲート信号線によって選択
された行の第１のトランジスタをオンとする電位を有している。
本発明に示すスイッチは、様々な形態のものを用いることができ、一例として、電気的
スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであれば
よく、特定のものに限定されず、様々なものを用いることができる。例えば、トランジス
タでもよいし、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキー
ダイオード、ダイオード接続のトランジスタなど）でもよいし、サイリスタでもよいし、
それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる
場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（
導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が
少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタ
としては、ＬＤＤ領域を設けているものやマルチゲート構造にしているもの等がある。ま
た、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓ
ｓ、ＧＮＤ、０Ｖなど）に近い状態で動作する場合はＮチャネル型を、反対に、ソース端
子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はＰチャネル型を用
いることが望ましい。なぜなら、ゲートソース間電圧の絶対値を大きくできるため、スイ
ッチとして、動作しやすいからである。
Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。Ｃ
ＭＯＳ型のスイッチにすると、Ｐチャネル型かＮチャネル型かのどちらかのスイッチが導
通すれば電流を流すことができるため、スイッチとして機能しやすくなる。例えば、スイ
ッチへの入力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることが
出来る。また、スイッチをオン・オフさせるための信号の電圧振幅値を小さくすることが
出来るので、消費電力を小さくすることも出来る。
なお、スイッチとしてトランジスタを用いる場合は、入力端子（ソース端子またはドレ
イン端子の一方）と、出力端子（ソース端子またはドレイン端子の他方）と、導通を制御
する端子（ゲート端子）とを有している。一方、スイッチとしてダイオードを用いる場合
は、導通を制御する端子を有していない場合がある。そのため、端子を制御するための配
線を少なくすることが出来る。
本発明において、接続されているとは、電気的に接続されている場合と機能的に接続さ
れている場合と直接接続されている場合とを含むものとする。したがって、本発明が開示
する構成において、所定の接続関係以外のものも含むものとする。例えば、ある部分とあ
る部分との間に、電気的な接続を可能とする素子（例えば、スイッチやトランジスタや容
量素子やインダクタや抵抗素子やダイオードなど）が１個以上配置されていてもよい。ま
た、機能的な接続を可能とする回路（例えば、論理回路（インバータやＮＡＮＤ回路やＮ
ＯＲ回路など）や信号変換回路（ＤＡ変換回路やＡＤ変換回路やガンマ補正回路など）や
電位レベル変換回路（昇圧回路や降圧回路などの電源回路やＨ信号やＬ信号の電位レベル
を変えるレベルシフタ回路など）や電圧源や電流源や切り替え回路や増幅回路（オペアン
プや差動増幅回路やソースフォロワ回路やバッファ回路など、信号振幅や電流量などを大
きく出来る回路など）や信号生成回路や記憶回路や制御回路など）が間に１個以上配置さ
れていてもよい。あるいは、間に他の素子や他の回路を挟まずに、直接接続されて、配置
されていてもよい。
素子や回路を間に介さずに接続されている場合のみを含む場合は、直接接続されている
、と記載するものとする。また、電気的に接続されている、と記載する場合は、電気的に
接続されている場合（つまり、間に別の素子を挟んで接続されている場合）と機能的に接
続されている場合（つまり、間に別の回路を挟んで接続されている場合）と直接接続され
ている場合（つまり、間に別の素子や別の回路を挟まずに接続されている場合）とを含む
ものとする。
表示素子や表示装置や発光素子や発光装置は、様々な形態を用いることが出来る。例え
ば、画素に配置する表示素子としては、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機
物及び無機物を含むＥＬ素子）、電子放出素子、液晶素子、電子インク、グレーティング
ライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデ
バイス（ＤＭＤ）、圧電セラミック素子、カーボンナノチューブ、など、電気磁気的作用
によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を用い
た表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示装置としてはフィール
ドエミッションディスプレイ（ＦＥＤ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕ
ｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ
）など、液晶素子を用いた表示装置としては液晶ディスプレイ、透過型液晶ディスプレイ
、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、電子インクを用いた表示装置と
しては電子ペーパーがある。
本発明において、トランジスタは、様々な形態のトランジスタを適用させることが出来
る。よって、適用可能なトランジスタの種類に限定はない。したがって、例えば、非晶質
シリコンや多結晶シリコンに代表される非単結晶半導体膜を有する薄膜トランジスタ（Ｔ
ＦＴ）などを適用することが出来る。これらにより、製造温度が高くなくても製造できた
り、低コストで製造できたり、大型基板上に製造できたり、透明基板上に製造できたり、
トランジスタで光を透過させたりすることが出来る。また、半導体基板やＳＯＩ基板を用
いて形成されるＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタな
どを適用することが出来る。これらにより、バラツキの少ないトランジスタを製造できた
り、電流供給能力の高いトランジスタを製造できたり、サイズの小さいトランジスタを製
造できたり、消費電力の少ない回路を構成したりすることが出来る。また、ＺｎＯ、ａ−
ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓなどの化合物半導体を有するトランジスタや、さら
に、それらを薄膜化した薄膜トランジスタなどを適用することが出来る。これらにより、
製造温度が高くなくても製造できたり、室温で製造できたり、耐熱性の低い基板、例えば
プラスチック基板やフィルム基板に直接トランジスタを形成したりすることが出来る。ま
た、インクジェットや印刷法を用いて作成したトランジスタなどを適用することが出来る
。これらにより、室温で製造したり、真空度の低い状態で製造したり、大型基板で製造し
たりすることができる。また、マスク（レチクル）を用いなくても製造することが可能と
なるため、トランジスタのレイアウトを容易に変更することが出来る。また、有機半導体
やカーボンナノチューブを有するトランジスタ、その他のトランジスタを適用することが
できる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来
る。なお、非単結晶半導体膜には水素またはハロゲンが含まれていてもよい。また、トラ
ンジスタが配置されている基板の種類は、様々なものを用いることができ、特定のものに
限定されることはない。従って例えば、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板
、プラスチック基板、紙基板、セロファン基板、ステンレススチル基板、ステンレススチ
ルホイル基板などに配置することが出来る。また、ある基板でトランジスタを形成し、そ
の後、別の基板にトランジスタを移動させて、別の基板上に配置するようにしてもよい。
これらの基板を用いることにより、特性のよいトランジスタを形成したり、消費電力の小
さいトランジスタを形成したり、壊れにくい装置にしたり、耐熱性を持たせたりすること
が出来る。
トランジスタの構成は、様々な形態をとることができる。特定の構成に限定されない。
例えば、ゲート電極が２個以上になっているマルチゲート構造を用いてもよい。マルチゲ
ート構造にすると、チャネル領域が直列に接続されるような構成となるため、複数のトラ
ンジスタが直列に接続されたような構成となる。マルチゲート構造にすることにより、オ
フ電流を低減したり、トランジスタの耐圧を向上させて信頼性を良くしたり、飽和領域で
動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり
変化せず、フラットな特性にすることなどができる。また、チャネルの上下にゲート電極
が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にす
ることにより、チャネル領域が増えるため、電流値を大きくしたり、空乏層ができやすく
なってＳ値をよくしたりすることができる。チャネルの上下にゲート電極が配置されると
、複数のトランジスタが並列に接続されたような構成となる。
チャネルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電
極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でも
よいし、チャネル領域が複数の領域に分かれていてもよいし、並列に接続されていてもよ
いし、直列に接続されていてもよい。また、チャネル（もしくはその一部）にソース電極
やドレイン電極が重なっていてもよい。チャネル（もしくはその一部）にソース電極やド
レイン電極が重なっている構造にすることにより、チャネルの一部に電荷がたまって、動
作が不安定になることを防ぐことができる。また、ＬＤＤ領域があってもよい。ＬＤＤ領
域を設けることにより、オフ電流を低減したり、トランジスタの耐圧を向上させて信頼性
を良くしたり、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイ
ン・ソース間電流があまり変化せず、フラットな特性にすることができる。
本発明におけるトランジスタは、様々なタイプを用いることができ、様々な基板上に形
成させることができる。したがって、回路の全てが、ガラス基板上に形成されていてもよ
いし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよい
し、ＳＯＩ基板上に形成されていてもよいし、どのような基板上に形成されていてもよい
。回路の全てが同じ基板上に形成されていることにより、部品点数を減らしてコストを低
減したり、回路部品との接続点数を減らして信頼性を向上させたりすることができる。あ
るいは、回路の一部が、ある基板に形成されており、回路の別の一部が、別の基板に形成
されていてもよい。つまり、回路の全てが同じ基板上に形成されていなくてもよい。例え
ば、回路の一部は、ガラス基板上にトランジスタを用いて形成し、回路の別の一部は、単
結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で接続し
てガラス基板上に配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕ
ｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい
。このように、回路の一部が同じ基板に形成されていることにより、部品点数を減らして
コストを低減したり、回路部品との接続点数を減らして信頼性を向上させたりすることが
できる。また、駆動電圧が高い部分や駆動周波数が高い部分は、消費電力が大きくなって
しまうので、そのような部分は同じ基板に形成しないようにすれば、消費電力の向上を防
ぐことができる。
本発明においては、一画素とは、明るさを制御できる要素一つ分を示すものとする。よ
って、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明る
さを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカラー
表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から
構成されるものとする。なお、色要素は、三色に限定されず、それ以上の数を用いても良
いし、ＲＧＢ以外の色を用いても良い。例えば、白色を加えて、ＲＧＢＷ（Ｗは白）とし
てもよい。また、ＲＧＢに、例えば、イエロー、シアン、マゼンタ、エメラルドグリーン
、朱色などを一色以上追加したものでもよい。また、例えばＲＧＢの中の少なくとも一色
について、類似した色を追加してもよい。例えば、Ｒ、Ｇ、Ｂ１、Ｂ２としてもよい。Ｂ
１とＢ２とは、どちらも青色であるが、少し吸収波長が異なっている。このような色要素
を用いることにより、より実物に近い表示を行うことができたり、消費電力を低減したり
することが出来る。また、別の例としては、１つの色要素について、複数の領域を用いて
明るさを制御する場合は、その領域一つ分を一画素とする。よって、一例としては、面積
階調を行う場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階
調を表現するわけであるが、明るさを制御する領域の一つ分を一画素とする。よって、そ
の場合は、一つの色要素は、複数の画素で構成されることとなる。また、その場合、画素
によって、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要素
につき複数ある、明るさを制御する領域において、つまり、一つの色要素を構成する複数
の画素において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるよ
うにしてもよい。
一画素（三色分）と記載する場合は、ＲとＧとＢの三画素分を一画素と考える場合であ
るとする。一画素（一色分）と記載する場合は、一つの色要素につき、複数の画素がある
場合、それらをまとめて一画素と考える場合であるとする。
本発明において、画素は、マトリクス状に配置（配列）されている場合を含んでいる。
ここで、画素がマトリクスに配置（配列）されているとは、縦方向もしくは横方向におい
て、直線上に並んで配置されている場合や、ギザギザな線上に並んでいる場合を含んでい
る。よって、例えば三色の色要素（例えばＲＧＢ）でフルカラー表示を行う場合に、スト
ライプ配置されている場合や、三つの色要素のドットがいわゆるデルタ配置されている場
合も含むものとする。さらに、ベイヤー配置されている場合も含んでいる。また、色要素
のドット毎にその表示領域の大きさが異なっていてもよい。これにより、消費電力を低下
させたり、表示素子の寿命を延ばしたりすることが出来る。
トランジスタとは、それぞれ、ゲートと、ドレインと、ソースとを含む少なくとも三つ
の端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており
、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで
、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれ
がソースまたはドレインであるかを限定することが困難である。そこで、本発明において
は、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合
がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場合がある
。
なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を
有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第１端子、第
２端子と表記する場合がある。
なお、ゲートとは、ゲート電極とゲート配線（ゲート線またはゲート信号線等とも言う
）とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャネル領
域やＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域などを形成する半導体と、
ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。ゲート配線と
は、各画素のゲート電極の間を接続したり、ゲート電極と別の配線とを接続したりするた
めの配線のことを言う。
ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分も存在す
る。そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つま
り、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、
延伸して配置されているゲート配線とオーバーラップしてチャネル領域がある場合、その
領域はゲート配線として機能しているが、ゲート電極としても機能していることになる。
よって、そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
ゲート電極と同じ材料で形成され、ゲート電極とつながっている領域も、ゲート電極と
呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線とつながっている
領域も、ゲート配線と呼んでも良い。このような領域は、厳密な意味では、チャネル領域
とオーバーラップしていなかったり、別のゲート電極と接続させる機能を有してなかった
りする場合がある。しかし、製造マージンなどの関係で、ゲート電極やゲート配線と同じ
材料で形成され、ゲート電極やゲート配線とつながっている領域がある。よって、そのよ
うな領域もゲート電極やゲート配線と呼んでも良い。
例えば、マルチゲートのトランジスタにおいて、１つのトランジスタのゲート電極と、
別のトランジスタのゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接続さ
れる場合が多い。そのような領域は、ゲート電極とゲート電極とを接続させるための領域
であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを１つのトラン
ジスタであると見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲート電
極やゲート配線と同じ材料で形成され、それらとつながって配置されているものは、ゲー
ト電極やゲート配線と呼んでも良い。
また、例えば、ゲート電極とゲート配線とを接続してさせている部分の導電膜も、ゲート
電極と呼んでも良いし、ゲート配線と呼んでも良い。
ゲート端子とは、ゲート電極の領域や、ゲート電極と電気的に接続されている領域につ
いて、その一部分のことを言う。
ソースとは、ソース領域とソース電極とソース配線（ソース線またはソース信号線等と
も言う）とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、Ｐ型
不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素など）が多く含まれる半導体
領域のことを言う。従って、少しだけＰ型不純物やＮ型不純物が含まれる領域、いわゆる
、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域は、ソース領域には含まれな
い。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接続さ
れて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域も含
んでソース電極と呼ぶこともある。ソース配線とは、各画素のソース電極の間を接続した
り、ソース電極と別の配線とを接続したりするための配線のことを言う。
しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分も
存在する。そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い
。つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例
えば、延伸して配置されているソース配線とオーバーラップしてソース領域がある場合、
その領域はソース配線として機能しているが、ソース電極としても機能していることにな
る。よって、そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良
い。
また、ソース電極と同じ材料で形成され、ソース電極とつながっている領域や、ソース
電極とソース電極とを接続する部分も、ソース電極と呼んでも良い。また、ソース領域と
オーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ
材料で形成され、ソース配線とつながっている領域も、ソース配線と呼んでも良い。この
ような領域は、厳密な意味では、別のソース電極と接続させる機能を有していたりするこ
とがない場合がある。しかし、製造マージンなどの関係で、ソース電極やソース配線と同
じ材料で形成され、ソース電極やソース配線とつながっている領域がある。よって、その
ような領域もソース電極やソース配線と呼んでも良い。
また、例えば、ソース電極とソース配線とを接続してさせている部分の導電膜も、ソー
ス電極と呼んでも良いし、ソース配線と呼んでも良い。
ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電気的に接続され
ている領域について、その一部分のことを言う。なお、ドレインについては、ソースと同
様である。
本発明において、半導体装置とは半導体素子（トランジスタやダイオードなど）を含む
回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般でもよ
い。また、表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のことを言
う。なお、液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれらの画素を駆動さ
せる周辺駆動回路が同一基板上に形成された表示パネル本体のことでもよい。また、ワイ
ヤボンディングやバンプなどによって基板上に配置された周辺駆動回路、いわゆるチップ
オングラス（ＣＯＧ）を含んでいても良い。さらに、フレキシブルプリントサーキット（
ＦＰＣ）やプリント配線基板（ＰＷＢ）が取り付けられたもの（ＩＣや抵抗素子や容量素
子やインダクタやトランジスタなど）も含んでもよい。さらに、偏光板や位相差板などの
光学シートを含んでいても良い。さらに、バックライト（導光板やプリズムシートや拡散
シートや反射シートや光源（ＬＥＤや冷陰極管など）を含んでいても良い）を含んでいて
も良い。
また、発光装置とは、特にＥＬ素子やＦＥＤで用いる素子などの自発光型の表示素子を
有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。
本発明において、「ある物の上に形成されている」あるいは、「〜上に形成されている
」というように、「〜の上に」あるいは、「〜上に」という記載については、ある物の上
に直接接していることに限定されない。直接接してはいない場合、つまり、間に別のもの
が挟まっている場合も含むものとする。従って例えば、「層Ａの上に（もしくは層Ａ上に
）層Ｂが形成されている」という場合は、層Ａの上に直接接して層Ｂが形成されている場
合と、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上
に直接接して層Ｂが形成されている場合とを含むものとする。また、「〜の上方に」とい
う記載についても同様であり、ある物の上に直接接していることに限定されず、間に別の
ものが挟まっている場合も含むものとする。従って例えば、「層Ａの上方に層Ｂが形成さ
れている」という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上
に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層
Ｂが形成されている場合とを含むものとする。なお、「〜の下に」あるいは、「〜の下方
に」の場合についても同様であり、直接接している場合と、接していない場合とを含むこ
ととする。
本明細書において、「ソース信号線」とは、画素の動作を制御するためのビデオ信号を
ソースドライバから伝達する手段としてソースドライバの出力に接続されている配線のこ
とを指している。
本明細書において、「ゲート信号線」とは、画素へのビデオ信号の書込みを選択、非選
択を制御するための走査信号をゲートドライバから伝達する手段としてゲートドライバの
出力に接続されている配線のことを指している。
本発明によれば、ゲート信号線で選択された画素にソース信号線からビデオ信号を書き
込み、ゲート信号線で選択されていない画素のスイッチング素子をオンとして、ゲート信
号線に選択された画素のスイッチング素子をオフとすることにより、ソース信号線の寄生
容量の影響を抑制することができる。すなわち、ソース信号線の充放電に影響する寄生容
量が、ソースドライバの出力から画素への書込みが選択されている画素までのソース信号
線にしか影響しなくなる。こうして、ソース信号線の充放電による消費電力の増大を小さ
くし低消費電力化を図ることができる。
第１の実施形態を示す図。 第２の実施形態を示す図。 第３の実施形態を示す図。 第４の実施形態を示す図。 第５の実施形態を示す図。 第６の実施形態を示す図。 第７の実施形態を示す図。 第８の実施形態を示す図。 第９の実施形態を示す図。 第１０の実施形態を示す図。 第１１の実施形態を示す図。 第１２の実施形態を示す図。 第１３の実施形態を示す図。 第１４の実施形態を示す図。 第１５の実施形態を示す図。 第１６の実施形態を示す図。 第１７の実施形態を示す図。 第１８の実施形態を示す図。 第１９の実施形態を示す図。 第２０の実施形態を示す図。 第２１の実施形態を示す図。 第２２の実施形態を示す図。 第２３の実施形態を示す図。 実施例１を示す図。 実施例６を示す図。 実施例７を示す図。 実施例８を示す図。 実施例２を示す図。 実施例２を示す図。 実施例２を示す図。 実施例３を示す図。 実施例３を示す図。 実施例３を示す図。 実施例３を示す図。 実施例３を示す図。 実施例３を示す図。 実施例３を示す図。 実施例４を示す図。 実施例４を示す図。 実施例５を示す図。 実施例５を示す図。 実施例５を示す図。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説
明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細をさ
まざまに変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示
す実施の形態の記載内容に限定して解釈されるものではない。
（第１の実施形態）
本発明に係る半導体装置の第１の構成について、図１を参照して説明する。
図１において、複数の画素１０３は行方向及び列方向に配列している。ソースドライバ
１０１は、入力された制御信号に応じてビデオ信号を出力する回路を備えている。ソース
ドライバ１０１は、書き込みが選択された画素１０３に、ビデオ信号を、ソース信号線１
０７を介して入力する。ゲートドライバ１０２は、ゲートドライバ１０２に入力された制
御信号に応じてゲート信号線１０８を走査し、ビデオ信号を書込む画素を選択する回路を
備えている。画素１０３には、発光ユニット１０４と、ゲート信号線１０８によりオン又
はオフが選択されるスイッチ１０５及びスイッチ１０６を含まれている。この二つのスイ
ッチは、スイッチ１０５がオンの場合はスイッチ１０６がオフし、スイッチ１０５がオフ
の場合はスイッチ１０６がオンするように動作する。なお、発光ユニット１０４は、発光
素子と、発光素子を制御する回路を含んでいる。
この構成の半導体装置において、ソースドライバ１０１からソース信号線１０７を介し
て、ビデオ信号を画素１０３に書き込む場合の動作について説明する。この場合、ビデオ
信号が入力される画素１０３は、スイッチ１０５がオフし、スイッチ１０６がオンとなっ
ている。そして、ソースドライバ１０１からソース信号線１０７を介して発光ユニット１
０４にビデオ信号が入力される。
次に、ビデオ信号を画素１０３に書き込まない場合の動作について説明する。この場合
、ビデオ信号を書き込まれない画素１０３は、スイッチ１０５がオンとなり、スイッチ１
０６がオフとなっている。そのため、ソースドライバ１０１からソース信号線１０７を介
して発光ユニット１０４にビデオ信号が書き込まれることはない。
ソースドライバ１０１から出力されるビデオ信号は、電圧信号又は電流信号のどちらの
場合であっても同様に適用することができる。また、画素にビデオ信号を入力する構成で
あれば、画素の内部構成に限定は無い。例えば、駆動トランジスタの閾値電圧を補正する
ような回路、画像を鮮明にするための発光素子の発光の有無を決定する回路、時分割階調
に用いられる駆動トランジスタをオフにするための消去用トランジスタなどがあっても良
い。また、これらを制御するための信号線を追加されていても良い。さらに、画素に電流
でビデオ信号を入力するときなどに用いられる、画素に電圧をプリチャージをするための
電源線が追加されていても良い。また、必要に応じて電源線や信号線が追加されていても
良い。電源線は電圧を供給しも良いし、電流を供給しても良い。信号線は電圧で制御され
ていても良いし、電流で制御されていても良い。
本実施形態は、ビデオ信号を書き込む画素１０３のスイッチ１０５をオフすることによ
り、ソースドライバ１０１の出力からみたソース信号線１０７の寄生容量の影響は、ビデ
オ信号を書き込む画素１０３までしか影響しない。そのため、ソース信号線１０７の寄生
容量への充放電による消費電力の増大を抑制することができる。
また、ソースドライバ１０１の出力からみたソース信号線１０７の寄生容量の影響は、
ビデオ信号を書き込む画素１０３までしか影響しないことにより、ビデオ信号の画素１０
３への書き込み時間は短縮される。この画素１０３を、電流入力型で動作させる場合には
大きな利点となる。
このように、本実施の形態によれば、ソース信号線の充放電に影響する寄生容量が、ソ
ースドライバの出力から画素への書込みが選択されている画素までのソース信号線にしか
影響しなくなる。それにより、ソース信号線の充放電による消費電力の増大を小さくし低
消費電力化を図ることができる。
（第２の実施形態）
本発明に係る半導体装置の第２の構成について、図２を参照して説明する。
図２において、複数の画素２０３は行方向及び列方向に配列している。ソースドライバ
２０１は、入力された制御信号に応じてビデオ信号を出力する回路であり、ビデオ信号を
ソース信号線２０７を介して書き込みが選択された画素２０３に入力する。ゲートドライ
バ２０２はゲートドライバ２０２に入力された制御信号に応じてゲート信号線２０８及び
インバータ２１０を介してゲート信号線２０８の反転した電位を出力するゲート信号線２
０９を走査し、ビデオ信号を書込む画素を選択する。
画素２０３は、発光素子と発光素子を制御するための回路を含む発光ユニット２０４と
、ゲート信号線２０８によりオン、又はオフが選択されるスイッチ２０６及びゲート信号
線２０９によりオン、又はオフが選択されるスイッチ２０５を含んでいる。また、スイッ
チ２０５がオンの場合はスイッチ２０６がオフし、スイッチ２０５がオフの場合はスイッ
チ２０６がオンするように動作する。
ソースドライバ２０１からソース信号線２０７を介して、ビデオ信号を画素２０３に書
き込む場合の動作について説明する。この場合、ビデオ信号が書き込まれる画素２０３は
、スイッチ２０５がオフとなり、スイッチ２０６がオンとなっている。そして、ソースド
ライバ２０１からソース信号線２０７を介して発光ユニット２０４にビデオ信号が書き込
まれる。
次に、ビデオ信号を画素２０３に書き込まない場合の動作について説明する。この場合
、ビデオ信号が書き込まれない画素２０３は、スイッチ２０５がオンとなり、スイッチ２
０６がオフとなっている。そのため、ソースドライバ２０１からソース信号線２０７を介
して発光ユニット２０４にビデオ信号が書き込まれることはない。
本実施形態は、スイッチ２０５とスイッチ２０６をそれぞれ反転した信号で制御するこ
とにより、スイッチ２０５及びスイッチ２０６の特性が同じでも、スイッチ２０５がオン
の場合はスイッチ２０６がオフし、スイッチ２０５がオフの場合はスイッチ２０６がオン
とすることができる。
また、ゲート信号線２０８及びゲート信号線２０９と、スイッチ２０５及びスイッチ２
０６との接続関係を逆としても良い。すなわち、スイッチ２０５はゲート信号線２０８に
よりオン及びオフが制御され、スイッチ２０６はゲート信号線２０９によりオン及びオフ
が制御されるようにしても良い。
ソースドライバ２０１から出力されるビデオ信号は、電圧信号又は電流信号のどちらの
場合であっても同様に適用することができる。また、画素にビデオ信号を入力する構成で
あれば、画素の内部構成に限定は無い。例えば、駆動トランジスタの閾値電圧を補正する
ような回路、画像を鮮明にするための発光素子の発光の有無を決定する回路、時分割階調
に用いられる駆動トランジスタをオフにするための消去用トランジスタなどがあっても良
い。また、これらを制御するための信号線を追加されていても良い。さらに、画素に電流
でビデオ信号を入力するときなどに用いられる画素に電圧をプリチャージをするための電
源線が追加されていても良い。また、必要に応じて電源線や信号線が追加されていても良
い。電源線は電圧を供給しも良いし、電流を供給しても良い。信号線は電圧で制御されて
いても良いし、電流で制御されていても良い。
本実施形態は、ビデオ信号を書き込む画素２０３のスイッチ２０５をオフすることによ
り、ソースドライバ２０１の出力からみたソース信号線２０７の寄生容量の影響は、ビデ
オ信号を書き込む画素２０３までしか影響しない。そのため、ソース信号線２０７の寄生
容量への充放電による消費電力の増大を抑制することができる。
また、ソースドライバ２０１の出力からみたソース信号線２０７の寄生容量の影響は、
ビデオ信号を書き込む画素２０３までしか影響しないことにより、ビデオ信号の画素２０
３への書き込み時間は短縮される。この画素２０３を、電流入力型で動作させる場合には
大きな利点となる。
このように、本実施の形態によれば、ソース信号線の充放電に影響する寄生容量が、ソ
ースドライバの出力から画素への書込みが選択されている画素までのソース信号線までに
しか影響しなくなる。それにより、ソース信号線の充放電による消費電力の増大を小さく
し低消費電力化を図ることができる。
（第３の実施形態）
本発明に係る半導体装置の第３の構成について、図３を参照して説明する。
図３において、複数の画素３０３は行方向及び列方向に配列している。ソースドライバ
３０１は、入力された制御信号に応じてビデオ信号を出力する回路であり、ビデオ信号を
ソース信号線３０７を介して書き込みが選択された画素３０３に入力する。ゲートドライ
バ３０２は、ゲートドライバ３０２に入力された制御信号に応じてゲート信号線３０８を
走査し、ビデオ信号を書込む画素を選択する。
画素３０３は、発光素子と発光素子を制御するための回路を含む発光ユニット３０４と
、ＴＦＴ３０５と、ＴＦＴ３０６とを含んでいる。ＴＦＴ３０５はソース信号線３０７に
直列に挿入されており、ＴＦＴ３０６はソースとドレインのうち一方がＴＦＴ３０５と接
続し、ソースとドレインのうち他方が発光ユニット３０４と接続している。ＴＦＴ３０５
及びＴＦＴ３０６のゲートは、ゲート信号線３０８と接続し、ゲート信号線３０８により
、当該ＴＦＴのオン又はオフが選択される。図３では、ＴＦＴ３０５はＰチャネル型ＴＦ
Ｔとし、ＴＦＴ３０６はＮチャネル型ＴＦＴとしているため、ＴＦＴ３０５がオンの場合
はＴＦＴ３０６がオフし、ＴＦＴ３０５がオフの場合はＴＦＴ３０６がオンする。また、
ゲート信号線３０８が画素３０３を選択しているときにＴＦＴ３０５をオフし、ＴＦＴ３
０６をオンするように動作する。
ＴＦＴ３０５及びＴＦＴ３０６は異なる極性となっていればよく、例えば、ＴＦＴ３０
５をＮチャネル型とする場合、ＴＦＴ３０６はＰチャネル型とすれば良い。また、ＴＦＴ
３０５をＰチャネル型とする場合には、ＴＦＴ３０６はＮチャネル型とすれば良い。
ソースドライバ３０１からソース信号線３０７を介して、ビデオ信号を画素３０３に書
き込む場合の動作について説明する。この場合、ビデオ信号を書き込まれる画素３０３は
、ＴＦＴ３０５がオフとなり、ＴＦＴ３０６がオンとなっている。そして、ソースドライ
バ３０１からソース信号線３０７を介して発光ユニット３０４にビデオ信号が書き込まれ
る。
ビデオ信号を画素３０３に書き込まない場合の動作について説明する。この場合、ビデ
オ信号を書き込まれない画素３０３は、ＴＦＴ３０５がオンとなり、ＴＦＴ３０６がオフ
となっている。そのため、ソースドライバ３０１からソース信号線３０７を介して発光ユ
ニット３０４にビデオ信号が書き込まれることはない。
本実施形態におけるソースドライバから出力されるビデオ信号は電圧で出力されても良
いし、電流で出力されても良い。また、画素構成は画素にビデオ信号を入力する画素構成
であれば良い。例えば、駆動トランジスタの閾値電圧を補正するような回路や画像を鮮明
にするための発光素子の発光の有無を決定する回路や時分割階調に用いられる駆動トラン
ジスタをオフにするための消去用トランジスタなどがあっても良い。また、これらを制御
するための信号線を追加しても良いし、画素に電流でビデオ信号を入力するときなどに用
いられる画素に電圧をプリチャージをするための電源線を追加しても良い。
また、必要に応じて電源線や信号線を追加しても良い。電源線は電圧を供給しも良いし
、電流を供給しても良い。信号線は電圧で制御されていても良いし、電流で制御されてい
ても良い。
本実施形態は、ビデオ信号を書き込む画素３０３のＴＦＴ３０５をオフすることにより
、ソースドライバ３０１の出力からみたソース信号線３０７の寄生容量の影響は、ビデオ
信号を書き込む画素３０３までしか影響しない。そのため、ソース信号線３０７の寄生容
量への充放電による消費電力の増大を抑制することができる。
また、ソースドライバ３０１の出力からみたソース信号線３０７の寄生容量の影響は、
ビデオ信号を書き込む画素３０３までしか影響しないことにより、ビデオ信号の画素３０
３への書き込み時間は短縮される。この画素３０３を、電流入力型で動作させる場合には
大きな利点となる。
このように、本実施の形態によれば、ソース信号線の充放電に影響する寄生容量が、ソ
ースドライバの出力から画素への書込みが選択されている画素までのソース信号線にしか
影響しなくなる。それにより、ソース信号線の充放電による消費電力の増大を小さくし低
消費電力化を図ることができる。
（第４の実施形態）
本発明に係る半導体装置の第４の構成について、図４を参照して説明する。
図４において、複数の画素４０３は行方向及び列方向に配列している。ソースドライバ
４０１は、入力された制御信号に応じてビデオ信号を出力する回路であり、ビデオ信号を
ソース信号線４０７を介して書き込みが選択された画素４０３に入力する。ゲートドライ
バ４０２はゲートドライバ４０２に入力された制御信号に応じてゲート信号線４０８を走
査し、ビデオ信号を書込む画素を選択する。
画素４０３は、発光素子と発光素子を制御するための回路を含む発光ユニット４０４と
、ＴＦＴ４０５と、ＴＦＴ４０６とを含んでいる。ＴＦＴ４０５はソース信号線４０７に
直列に挿入されており、ＴＦＴ４０６はソースとドレインのうち一方がＴＦＴ４０５と接
続し、ソースとドレインのうち他方が発光ユニット４０４と接続している。ＴＦＴ４０５
及びＴＦＴ４０６はゲートがゲート信号線４０８と接続し、ゲート信号線４０８によりオ
ン又はオフが選択される。ＴＦＴ４０５はＮチャネル型ＴＦＴとし、ＴＦＴ４０６はＰチ
ャネル型ＴＦＴとしているため、ＴＦＴ４０５がオンの場合はＴＦＴ４０６がオフし、Ｔ
ＦＴ４０５がオフの場合はＴＦＴ４０６がオンする。また、ゲート信号線４０８が画素４
０３を選択しているときにＴＦＴ４０５をオフし、ＴＦＴ４０６をオンする。
また、ＴＦＴ４０５及びＴＦＴ４０６は別の極性となっていればよく、例えばＴＦＴ４
０５をＰチャネル型、ＴＦＴ４０６をＮチャネル型としても良い。
ソースドライバ４０１からソース信号線４０７を介して、ビデオ信号を画素４０３に書
き込む場合の動作について説明する。この場合、ビデオ信号を書き込まれる画素４０３は
、ＴＦＴ４０５がオフとなり、ＴＦＴ４０６がオンとなっている。そして、ソースドライ
バ４０１からソース信号線４０７を介して発光ユニット４０４にビデオ信号が書き込まれ
る。
ビデオ信号を画素４０３に書き込まない場合の動作について説明する。この場合、ビデ
オ信号を書き込まれない画素４０３は、ＴＦＴ４０５がオンとなり、ＴＦＴ４０６がオフ
となっている。そのため、ソースドライバ４０１からソース信号線４０７を介して発光ユ
ニット４０４にビデオ信号が書き込まれることはない。
本実施形態におけるソースドライバから出力されるビデオ信号は電圧で出力されても良
いし、電流で出力されても良い。また、画素構成は画素にビデオ信号を入力する画素構成
であれば良い。例えば、駆動トランジスタの閾値電圧を補正するような回路や画像を鮮明
にするための発光素子の発光の有無を決定する回路や時分割階調に用いられる駆動トラン
ジスタをオフにするための消去用トランジスタなどがあってもよい。また、これらを制御
するための信号線を追加しても良いし、画素に電流でビデオ信号を入力するときなどに用
いられる画素に電圧をプリチャージをするための電源線を追加しても良い。
また、必要に応じて電源線や信号線を追加しても良い。電源線は電圧を供給しも良いし
、電流を供給しても良い。信号線は電圧で制御されていても良いし、電流で制御されてい
ても良い。
本実施形態は、ビデオ信号を書き込む画素４０３のＴＦＴ４０５をオフすることにより
、ソースドライバ４０１の出力からみたソース信号線４０７の寄生容量の影響は、ビデオ
信号を書き込む画素４０３までしか影響しない。そのため、ソース信号線４０７の寄生容
量への充放電による消費電力の増大を抑制することができる。
また、ソースドライバ４０１の出力からみたソース信号線４０７の寄生容量の影響は、
ビデオ信号を書き込む画素４０３までしか影響しないことにより、ビデオ信号の画素４０
３への書き込み時間は短縮される。この画素４０３を、電流入力型で動作させる場合には
大きな利点となる。
（第５の実施形態）
本発明に係る半導体装置の第５の構成について、図５を参照して説明する。
図５において、複数の画素５０３は行方向及び列方向に配列している。ソースドライバ
５０１は、入力された制御信号に応じてビデオ信号を出力する回路であり、ビデオ信号を
ソース信号線５０７を介して書き込みが選択された画素５０３に入力する。ゲートドライ
バ５０２はゲートドライバ５０２に入力された制御信号に応じてゲート信号線５０８及び
インバータ５１０を介してゲート信号線５０８の反転した電位を出力するゲート信号線５
０９を走査し、ビデオ信号を書込む画素を選択する。
画素５０３は、発光素子と、発光素子を制御するための回路を含む発光ユニット５０４
と、ＴＦＴ５０５と、ＴＦＴ５０６とを含んでいる。ＴＦＴ５０５はソース信号線５０７
に直列に挿入されており、ＴＦＴ５０６はソースとドレインのうち一方がＴＦＴ５０５と
接続し、ソースとドレインのうち他方が発光ユニット５０４と接続している。ＴＦＴ５０
５のゲートはゲート信号線５０９と接続し、ＴＦＴ５０６のゲートはゲート信号線５０８
と接続し、ＴＦＴ５０５はゲート信号線５０９によりオン又はオフが選択され、ＴＦＴ５
０６は、ゲート信号線５０８によりオン又はオフが選択される。ＴＦＴ５０５及びＴＦＴ
５０６は、Ｎチャネル型としているため、ＴＦＴ５０５がオンの場合はＴＦＴ５０６がオ
フし、ＴＦＴ５０５がオフの場合はＴＦＴ５０６がオンするように動作する。
また、ＴＦＴ５０５及びＴＦＴ５０６は同じ極性となっていればよく、例えば、ＴＦＴ
５０５及びＴＦＴ５０６をＰチャネル型としても良い。
ソースドライバ５０１からソース信号線５０７を介して、ビデオ信号を画素５０３に書
き込む場合の動作について説明する。この場合、ビデオ信号を書き込まれる画素５０３は
、ＴＦＴ５０５がオフとなり、ＴＦＴ５０６がオンとなっている。そして、ソースドライ
バ５０１からソース信号線５０７を介して発光ユニット５０４にビデオ信号が書き込まれ
る。
ビデオ信号を画素５０３に書き込まない場合の動作について説明する。この場合、ビデ
オ信号を書き込まれない画素５０３は、ＴＦＴ５０５がオンとなり、ＴＦＴ５０６がオフ
となっている。そのため、ソースドライバ５０１からソース信号線５０７を介して発光ユ
ニット５０４にビデオ信号が書き込まれることはない。
本実施形態におけるソースドライバから出力されるビデオ信号は電圧で出力されても良
いし、電流で出力されても良い。また、画素構成は画素にビデオ信号を入力する画素構成
であれば良い。例えば、駆動トランジスタの閾値電圧を補正するような回路や画像を鮮明
にするための発光素子の発光の有無を決定する回路や時分割階調に用いられる駆動トラン
ジスタをオフにするための消去用トランジスタなどがあっても良い。また、これらを制御
するための信号線を追加しても良い。画素に電流でビデオ信号を入力するときなどに用い
られる画素に電圧をプリチャージをするための電源線を追加しても良い。
また、必要に応じて電源線や信号線を追加しても良い。電源線は電圧を供給しも良いし
、電流を供給しても良い。信号線は電圧で制御されていても良いし、電流で制御されてい
ても良い。
本実施形態は、ビデオ信号を書き込む画素５０３のＴＦＴ５０５をオフすることにより
、ソースドライバ５０１の出力からみたソース信号線５０７の寄生容量の影響は、ビデオ
信号を書き込む画素５０３までしか影響しない。そのため、ソース信号線５０７の寄生容
量への充放電による消費電力の増大を抑制することができる。
また、ソースドライバ５０１の出力からみたソース信号線５０７の寄生容量の影響は、
ビデオ信号を書き込む画素５０３までしか影響しないことにより、ビデオ信号の画素５０
３への書き込み時間は短縮される。この画素５０３を、電流入力型で動作させる場合には
大きな利点となる。
このように、本実施の形態によれば、ソース信号線の充放電に影響する寄生容量が、ソ
ースドライバの出力から画素への書込みが選択されている画素までのソース信号線にしか
影響しなくなる。それにより、ソース信号線の充放電による消費電力の増大を小さくし低
消費電力化を図ることができる。
（第６の実施形態）
本発明に係る半導体装置の第６の構成について、図６を参照して説明する。
図６において、複数の画素６０３は行方向及び列方向に配列している。ソースドライバ
６０１は、入力された制御信号に応じてビデオ信号を出力する回路であり、ビデオ信号を
ソース信号線６０７を介して書き込みが選択された画素６０３に入力する。ゲートドライ
バ６０２はゲートドライバ６０２に入力された制御信号に応じてゲート信号線６０８及び
インバータ６１０を介してゲート信号線６０８の反転した電位を出力するゲート信号線６
０９を走査し、ビデオ信号を書込む画素を選択する。
画素６０３は、発光素子と発光素子を制御するための回路を含む発光ユニット６０４と
、ＴＦＴ６０５とＴＦＴ６０６とを含んでいる。ＴＦＴ６０５はソース信号線６０７に直
列に挿入されており、ＴＦＴ６０６はソースとドレインのうち一方がＴＦＴ６０５と接続
し、ソースとドレインのうち他方が発光ユニット６０４と接続している。ＴＦＴ６０５の
ゲートはゲート信号線６０９と接続し、ＴＦＴ６０６のゲートはゲート信号線６０８と接
続し、ＴＦＴ６０５はゲート信号線６０９によりオン又はオフが選択され、ＴＦＴ６０６
はゲート信号線６０８によりオン又はオフが選択される。ＴＦＴ６０５及びＴＦＴ６０６
は、Ｐチャネル型としているため、ＴＦＴ６０５がオンの場合はＴＦＴ６０６がオフし、
ＴＦＴ６０５がオフの場合はＴＦＴ６０６がすることを特徴とする表示装置である。
また、ＴＦＴ６０５及びＴＦＴ６０６は同じ極性となっていればよく、例えば、ＴＦＴ
６０５及びＴＦＴ６０６をＮチャネル型としても良い。
ソースドライバ６０１からソース信号線６０７を介して、ビデオ信号を画素６０３に書
き込む場合の動作について説明する。この場合、ビデオ信号を書き込まれる画素６０３は
、ＴＦＴ６０５がオフとなり、ＴＦＴ６０６がオンとなっている。そして、ソースドライ
バ６０１からソース信号線６０７を介して発光ユニット６０４にビデオ信号が書き込まれ
る。
ビデオ信号を画素６０３に書き込まない場合の動作について説明する。この場合、ビデ
オ信号を書き込まれない画素６０３は、ＴＦＴ６０５がオンとなり、ＴＦＴ６０６がオフ
となっている。そのため、ソースドライバ６０１からソース信号線６０７を介して発光ユ
ニット６０４にビデオ信号が書き込まれることはない。
本実施形態におけるソースドライバから出力されるビデオ信号は電圧で出力されても良
いし、電流で出力されても良い。また、画素構成は画素にビデオ信号を入力する画素構成
であれば良い。例えば、駆動トランジスタの閾値電圧を補正するような回路や画像を鮮明
にするための発光素子の発光の有無を決定する回路や時分割階調に用いられる駆動トラン
ジスタをオフにするための消去用トランジスタなどがあっても良い。また、これらを制御
するための信号線を追加しても良いし、画素に電流でビデオ信号を入力するときなどに用
いられる画素に電圧をプリチャージをするための電源線を追加しても良い。
第１の実施形態、第２の実施形態、第３の実施形態、第４の実施形態、第５の実施形態
、及び第６の実施形態において説明した発光ユニットの構成は特に限定しない。また、す
でに述べているようにソースドライバから出力されるビデオ信号は電圧で出力されても良
いし、電流で出力されても良い。いずれにしても、画素は、ビデオ信号が入力されること
によって動作するものであれば良い。
また、必要に応じて電源線や信号線を追加しても良い。電源線は電圧を供給しも良いし
、電流を供給しても良い。信号線は電圧で制御されていても良いし、電流で制御されてい
ても良い。
本実施形態は、ビデオ信号を書き込む画素６０３のＴＦＴ６０５をオフすることにより
、ソースドライバ６０１の出力からみたソース信号線６０７の寄生容量の影響は、ビデオ
信号を書き込む画素６０３までしか影響しない。そのため、ソース信号線６０７の寄生容
量への充放電による消費電力の増大を抑制することができる。
また、ソースドライバ６０１の出力からみたソース信号線６０７の寄生容量の影響は、
ビデオ信号を書き込む画素６０３までしか影響しないことにより、ビデオ信号の画素６０
３への書き込み時間は短縮される。この画素６０３を、電流入力型で動作させる場合には
大きな利点となる。
このように、本実施の形態によれば、ソース信号線の充放電に影響する寄生容量が、ソ
ースドライバの出力から画素への書込みが選択されている画素までのソース信号線にしか
影響しなくなる。それにより、ソース信号線の充放電による消費電力の増大を小さくし低
消費電力化を図ることができる。
（第７の実施形態）
第１の実施形態乃至第６の実施形態において適用できる発光ユニットの構成例を図７を
参照して説明する。
図７において、ＴＦＴ７０１はＰチャネル型トランジスタであり、容量素子７０２は一
対の電極を持つ容量素子である。発光素子７０３は一対の電極を持つ発光素子であり、対
向電極７０４は発光素子７０３の他方の電極である。電源線７０５はＴＦＴ７０１を介し
て発光素子７０３の一方の電極に電源を供給する電源線であり、信号入力線７０６は発光
ユニットにビデオ信号を入力するための信号線である。本発光ユニットは発光素子７０３
と発光素子７０３の発光及び非発光を制御する発光制御回路を有する。
電源線７０５は、ＴＦＴ７０１のソースとドレインのうち一方と接続され、ＴＦＴ７０
１のソースとドレインのうち他方は発光素子７０３の一方の電極と接続され、ＴＦＴ７０
１のゲートは信号入力線７０６及び容量素子７０２の一方の電極と接続され、容量素子７
０２の他方の電極は電源線７０５と接続されている。
電源線７０５は対向電極７０４より高い電位に設定し、信号入力線７０６は、書き込み
を行う発光ユニットにビデオ信号を入力する。
次に、ビデオ信号を書き込む場合の動作について説明する。ビデオ信号は信号入力線７
０６から入力され、容量素子７０２にビデオ信号が保持される。そして、容量素子７０２
に保持された電位、電源線７０５の電位及び発光素子７０３の一方の電位との関係により
、発光素子７０３に流れる電流値及び発光輝度が決定する。すなわち、ＴＦＴ７０１のソ
ースとゲート間の電位及びソースとドレイン間の電位により発光素子７０３に流れる電流
値及び発光輝度が決定する。また、発光時間により階調（輝度）を表現する時間階調駆動
の場合、ＴＦＴ７０１をスイッチとして動作させ、ビデオ信号によりＴＦＴ７０１のオン
及びオフを制御し、階調（輝度）を表現しても良い。
本実施の形態に係る発光ユニットは、図１で示す発光ユニット１０４、図２で示す発光
ユニット２０４、図３で示す発光ユニット３０４、図４で示す発光ユニット４０４、図５
で示す発光ユニット５０４、図６で示す発光ユニット６０４として適用することができる
。それにより、ソース信号線の充放電に影響する寄生容量が、ソースドライバの出力から
画素への書込みが選択されている画素までのソース信号線にしか影響しなくなる。それに
より、ソース信号線の充放電による消費電力の増大を小さくし低消費電力化を図ることが
できる。
（第８の実施形態）
第１の実施形態乃至第６の実施形態において適用できる発光ユニットの構成例を図８を
参照して説明する。
図８において、ＴＦＴ８０１はＮチャネル型トランジスタであり、容量素子８０２は一
対の電極を持つ容量素子である。発光素子８０３は一対の電極を持つ発光素子であり、対
向電極８０４は発光素子８０３の他方の電極である。電源線８０５はＴＦＴ８０１を介し
て発光素子８０３の一方の電極に電源を供給する電源線であり、信号入力線８０６は発光
ユニットにビデオ信号を入力するための信号線である。本発光ユニットは発光素子８０３
と発光素子８０３の発光及び非発光を制御する発光制御回路を有する。
電源線８０５はＴＦＴ８０１のソースとドレインのうち一方と接続され、ＴＦＴ８０１
のソースとドレインのうち他方は発光素子８０３の一方の電極と接続され、ＴＦＴ８０１
のゲートは信号入力線８０６及び容量素子８０２の一方の電極と接続され、容量素子８０
２の他方の電極は電源線８０５と接続されている。
電源線８０５は対向電極８０４より高い電位に設定し、信号入力線８０６は、書き込み
を行う発光ユニットにビデオ信号を入力する。
ビデオ信号を書き込む場合の動作について説明する。ビデオ信号は信号入力線８０６か
ら入力され、容量素子８０２にビデオ信号が保持される。そして、容量素子８０２に保持
された電位、電源線８０５の電位及び発光素子８０３の一方の電位との関係により、発光
素子８０３に流れる電流値及び発光輝度が決定する。すなわち、ＴＦＴ８０１のソースと
ゲート間の電位及びソースとドレイン間の電位により発光素子８０３に流れる電流値及び
発光輝度が決定する。また、発光時間により発光階調を表現する時間階調駆動の場合、Ｔ
ＦＴ８０１をスイッチとして動作させ、ビデオ信号によりＴＦＴ８０１のオン及びオフを
制御し、発光階調を表現しても良い。
本実施の形態に係る発光ユニットは、図１で示す発光ユニット１０４、図２で示す発光
ユニット２０４、図３で示す発光ユニット３０４、図４で示す発光ユニット４０４、図５
で示す発光ユニット５０４、図６で示す発光ユニット６０４として適用することができる
。それにより、ソース信号線の充放電に影響する寄生容量が、ソースドライバの出力から
画素への書込みが選択されている画素までのソース信号線にしか影響しなくなる。それに
より、ソース信号線の充放電による消費電力の増大を小さくし低消費電力化を図ることが
できる。
（第９の実施形態）
第１の実施形態乃至第６の実施形態において適用できる発光ユニットの構成例を図９を
参照して説明する。
図９において、ＴＦＴ９０１はＰチャネル型トランジスタであり、スイッチ９０２はオ
ン、又はオフをゲート信号線９０７により制御されるスイッチである。容量素子９０３は
一対の電極を持つ容量素子であり、発光素子９０４は一対の電極を持つ発光素子であり、
対向電極９０５は発光素子９０４の電極である。電源線９０６はＴＦＴ９０１を介して発
光素子９０４の一方の電極に電源を供給する電源線であり、信号入力線９０８は発光ユニ
ットにビデオ信号を入力するための信号線である。本発光ユニットは発光素子９０４と発
光素子９０４の発光及び非発光を制御する発光制御回路を有する。
電源線９０６はＴＦＴ９０１のソースとドレインのうち一方と接続され、ＴＦＴ９０１
のソースとドレインのうち他方は発光素子９０４の一方の電極と接続されている。ＴＦＴ
９０１のゲートは信号入力線９０８、容量素子９０３の一方の電極及びスイッチ９０２の
一方の端子と接続され、容量素子９０３の他方の電極は電源線９０６と接続されている。
ＴＦＴ９０１はゲート信号線９０７によりオン及びオフが制御される。
電源線９０６は対向電極９０５より高い電位に設定し、信号入力線９０８は、書き込み
を行う発光ユニットにビデオ信号を入力する。
一例として、時間階調駆動を用いて発光階調を表現するときの駆動について説明する。
本実施形態では、書き込み期間と消去期間とに分けて駆動する駆動法を説明する。しかし
これに限定するものではなく、ビデオ信号の電位を変化させることで発光輝度を変えても
良いし、ビデオ信号として電流で入力しても良い。
上記に示した書き込み期間について説明する。ビデオ信号は信号入力線９０８から入力
され、ビデオ信号はＨレベル及びＬレベルの２値の電位とし、容量素子９０３にビデオ信
号が保持される。このとき、ＴＦＴ９０１はスイッチとして動作するので、容量素子９０
３に保持された電位によりＴＦＴ９０１のオン及びオフが制御する。すなわち、発光素子
９０４の発光時間を制御する。このときスイッチ９０２はオフとする。
上記に示した消去期間について説明する。スイッチ９０２をオンとし、容量素子９０３
に電源線９０６の電位を保持し、ＴＦＴ９０１のゲートとソースの間の電位差を０Ｖ付近
にすることでＴＦＴ９０１をオフすることができる。すなわち、発光素子９０４をビデオ
信号に関係なく非発光とすることができる。
本実施の形態に係る発光ユニットは、図１で示す発光ユニット１０４、図２で示す発光
ユニット２０４、図３で示す発光ユニット３０４、図４で示す発光ユニット４０４、図５
で示す発光ユニット５０４、図６で示す発光ユニット６０４として適用することができる
。それにより、ソース信号線の充放電に影響する寄生容量が、ソースドライバの出力から
画素への書込みが選択されている画素までのソース信号線にしか影響しなくなる。それに
より、ソース信号線の充放電による消費電力の増大を小さくし低消費電力化を図ることが
できる。
（第１０の実施形態）
第１の実施形態乃至第６の実施形態において適用できる発光ユニットの構成例を図１０
を参照して説明する。
図１０において、ＴＦＴ１００１はＮチャネル型トランジスタであり、スイッチ１００
２はオン、又はオフをゲート信号線１００７により制御されるスイッチである。容量素子
１００３は一対の電極を持つ容量素子であり、発光素子１００４は一対の電極を持つ発光
素子であり、対向電極１００５は発光素子１００４の電極である。電源線１００６はＴＦ
Ｔ１００１を介して発光素子１００４の一方の電極に電源を供給する電源線であり、ゲー
ト信号線１００７はビデオ信号の書込みが可能か否かを選択するゲート信号線であり、信
号入力線１００８は発光ユニットにビデオ信号を入力するための信号線である。本発光ユ
ニットは発光素子１００４と発光素子１００４の発光及び非発光を制御する発光制御回路
を有する。
電源線１００６はＴＦＴ１００１のソースとドレインのうち一方と接続され、ＴＦＴ１
００１のソースとドレインのうち他方は発光素子１００４の一方の電極と接続されている
。ＴＦＴ１００１のゲートは信号入力線１００８、容量素子１００３の一方の電極及びス
イッチ１００２の一方の端子と接続され、容量素子１００３の他方の電極は電源線１００
６と接続されている。ＴＦＴ１００１はゲート信号線１００７によりオン及びオフが制御
される。
電源線１００６は対向電極１００５より低い電位に設定し、信号入力線１００８は、書
き込みを行う発光ユニットにビデオ信号を入力する。
一例として、時間階調駆動を用いて発光階調を表現するときの駆動について説明する。
本実施形態では、書き込み期間と消去期間とに分けて駆動する駆動法を説明する。しかし
これに限定するものではなく、ビデオ信号の電位を変化させることで発光輝度を変えても
良いし、ビデオ信号として電流で入力しても良い。
上記に示した書き込み期間について説明する。ビデオ信号は信号入力線１００８から入
力され、ビデオ信号はＨレベル及びＬレベルの２値の電位とし、容量素子１００３にビデ
オ信号が保持される。このとき、ＴＦＴ１００１はスイッチとして動作するので、容量素
子１００３に保持された電位によりＴＦＴ１００１のオン及びオフが制御する。すなわち
、発光素子１００４の発光時間を制御する。このときスイッチ１００２はオフとする。
上記に示した消去期間について説明する。スイッチ１００２をオンとし、容量素子１０
０３に電源線１００６の電位を保持し、ＴＦＴ１００１のゲートとソースの間の電位差を
０Ｖ付近にすることでＴＦＴ１００１をオフすることができる。すなわち、発光素子１０
０４をビデオ信号に関係なく非発光とすることができる。
本実施の形態に係る発光ユニットは、図１で示す発光ユニット１０４、図２で示す発光
ユニット２０４、図３で示す発光ユニット３０４、図４で示す発光ユニット４０４、図５
で示す発光ユニット５０４、図６で示す発光ユニット６０４として適用することができる
。それにより、ソース信号線の充放電に影響する寄生容量が、ソースドライバの出力から
画素への書込みが選択されている画素までのソース信号線にしか影響しなくなる。それに
より、ソース信号線の充放電による消費電力の増大を小さくし低消費電力化を図ることが
できる。
（第１１の実施形態）
第１の実施形態乃至第６の実施形態において適用できる発光ユニットの構成例を図１１
を参照して説明する。
図１１において、ＴＦＴ１１０１はＰチャネル型トランジスタであり、ダイオード１１
０２は入力をゲート信号線１１０７とし、出力をＴＦＴ１１０１のゲートとするダイオー
ドである。容量素子１１０３は一対の電極を持つ容量素子であり、発光素子１１０４は一
対の電極を持つ発光素子であり、対向電極１１０５は発光素子１１０４の他方の電極であ
る。電源線１１０６はＴＦＴ１１０１を介して発光素子１１０４の一方の電極に電源を供
給する電源線であり、ゲート信号線１１０７はビデオ信号の書込みを可能か否かを選択す
るゲート信号線であり、信号入力線１１０８は発光ユニットにビデオ信号を入力するため
の信号線である。本発光ユニットは発光素子１１０４と発光素子１１０４の発光及び非発
光を制御する発光制御回路を有する。
電源線１１０６はＴＦＴ１１０１のソースとドレインのうち一方と接続され、ＴＦＴ１
１０１のソースとドレインのうち他方は発光素子１１０４の一方の電極と接続されている
。ＴＦＴ１１０１のゲートは信号入力線１１０８、容量素子１１０３の一方の電極及びダ
イオード１１０２の出力と接続され、容量素子１１０３の他方の電極は電源線１１０６と
接続されている。ダイオード１１０２の入力はゲート信号線１１０７と接続されている。
電源線１１０６は対向電極１１０５より高い電位に設定し、信号入力線１１０８は、書
き込みを行う発光ユニットにビデオ信号を入力する。
一例として時間階調駆動を用いて発光階調を表現するときの駆動について説明する。本
実施形態では、書き込み期間と消去期間とに分けて駆動する駆動法を説明する。しかしこ
れに限定するものではなく、ビデオ信号の電位を変化させることで発光輝度を変えても良
いし、ビデオ信号として電流で入力しても良い。
上記に示した書き込み期間について説明する。ビデオ信号は信号入力線１１０８から入
力され、ビデオ信号はＨレベル及びＬレベルの２値の電位とし、容量素子１１０３にビデ
オ信号が保持される。このとき、ＴＦＴ１１０１はスイッチとして動作するので、容量素
子１１０３に保持された電位によりＴＦＴ１１０１のオン及びオフが制御する。すなわち
、発光素子１１０４の発光時間を制御する。このときゲート信号線１１０７は容量素子１
１０３に保持された電位より低い電位としておくので、ビデオ信号の電位に影響しない。
上記に示した消去期間について説明する。ゲート信号線１１０７の電位をＴＦＴ１１０
１をオフさせる電位とする。ゲート信号線１１０７の電位を電源線１１０６の電位、又は
電源線１１０６の電位以上とすることで、ゲート信号線１１０７の電位が容量素子１１０
３に保持される。それにより、ＴＦＴ１１０１のゲートとソースの間の電位差を０Ｖ、又
はそれ以上にすることができるためＴＦＴ１１０１をオフすることができる。すなわち、
発光素子１１０４をビデオ信号に関係なく非発光とすることができる。
本実施の形態に係る発光ユニットは、図１で示す発光ユニット１０４、図２で示す発光
ユニット２０４、図３で示す発光ユニット３０４、図４で示す発光ユニット４０４、図５
で示す発光ユニット５０４、図６で示す発光ユニット６０４として適用することができる
。それにより、ソース信号線の充放電に影響する寄生容量が、ソースドライバの出力から
画素への書込みが選択されている画素までのソース信号線にしか影響しなくなる。それに
より、ソース信号線の充放電による消費電力の増大を小さくし低消費電力化を図ることが
できる。
（第１２の実施形態）
第１の実施形態乃至第６の実施形態において適用できる発光ユニットの構成例を図１２
を参照して説明する。
図１２において、ＴＦＴ１２０１はＮチャネル型トランジスタであり、ダイオード１２
０２は入力をＴＦＴ１２０１のゲートとし、出力をゲート信号線１２０７とするダイオー
ドである。容量素子１２０３は一対の電極を持つ容量素子であり、発光素子１２０４は一
対の電極を持つ発光素子であり、対向電極１２０５は発光素子１２０４の他方の電極であ
る。電源線１２０６はＴＦＴ１２０１を介して発光素子１２０４の一方の電極に電源を供
給する電源線であり、ゲート信号線１２０７はビデオ信号の書込みを可能か否かを選択す
るゲート信号線であり、信号入力線１２０８は発光ユニットにビデオ信号を入力するため
の信号線である。本発光ユニットは発光素子１２０４と発光素子１２０４の発光及び非発
光を制御する発光制御回路を有する。
電源線１２０６はＴＦＴ１２０１のソースとドレインのうち一方と接続され、ＴＦＴ１
２０１のソースとドレインのうち他方は発光素子１２０４の一方の電極と接続されている
。ＴＦＴ１２０１のゲートは信号入力線１２０８、容量素子１２０３の一方の電極及びダ
イオード１２０２の入力と接続され、容量素子１２０３の他方の電極は電源線１２０６と
接続されている。ダイオード１２０２の出力はゲート信号線１２０７と接続されている。
電源線１２０６は対向電極１２０５より低い電位に設定し、信号入力線１２０８は、書
き込みを行う発光ユニットにビデオ信号を入力する。
一例として時間階調駆動を用いて発光階調を表現するときの駆動について説明する。本
実施形態では、書き込み期間と消去期間とに分けて駆動する駆動法を説明する。しかしこ
れに限定するものではなく、ビデオ信号の電位を変化させることで発光輝度を変えても良
いし、ビデオ信号として電流で入力しても良い。
上記に示した書き込み期間について説明する。ビデオ信号は信号入力線１２０８から入
力され、ビデオ信号はＨレベル及びＬレベルの２値の電位とし、容量素子１２０３にビデ
オ信号が保持される。このとき、ＴＦＴ１２０１はスイッチとして動作するので、容量素
子１２０３に保持された電位によりＴＦＴ１２０１のオン及びオフを制御する。すなわち
、発光素子１２０４の発光時間を制御する。このときゲート信号線１２０７は容量素子１
２０３に保持された電位より高い電位としておくので、ビデオ信号の電位に影響しない。
上記に示した消去期間について説明する。ゲート信号線１２０７の電位をＴＦＴ１２０
１をオフさせる電位とする。ゲート信号線１２０７の電位を電源線１２０６の電位、又は
電源線１２０６の電位以下とすることで、ゲート信号線１２０７の電位が容量素子１２０
３に保持される。それにより、ＴＦＴ１２０１のゲートとソースの間の電位差を０Ｖ、又
はそれ以下にすることができるためＴＦＴ１２０１をオフすることができる。すなわち、
発光素子１２０４をビデオ信号に関係なく非発光とすることができる。
本実施の形態に係る発光ユニットは、図１で示す発光ユニット１０４、図２で示す発光
ユニット２０４、図３で示す発光ユニット３０４、図４で示す発光ユニット４０４、図５
で示す発光ユニット５０４、図６で示す発光ユニット６０４として適用することができる
。それにより、ソース信号線の充放電に影響する寄生容量が、ソースドライバの出力から
画素への書込みが選択されている画素までのソース信号線にしか影響しなくなる。それに
より、ソース信号線の充放電による消費電力の増大を小さくし低消費電力化を図ることが
できる。
（第１３の実施形態）
第１の実施形態乃至第６の実施形態において適用できる発光ユニットの構成例を図１３
を参照して説明する。
図１３において、ＴＦＴ１３０１及びＴＦＴ１３０２はＰチャネル型トランジスタであ
り、容量素子１３０３及び容量素子１３０４は一対の電極を持つ容量素子である。発光素
子１３０５及び発光素子１３０６は一対の電極を持つ発光素子であり、対向電極１３０７
は発光素子１３０５及び発光素子１３０６の電極である。電源線１３０８はＴＦＴ１３０
１を介して発光素子１３０５に電源を供給及びＴＦＴ１３０２を介して発光素子１３０６
に電源を供給する電源線である。信号入力線１３０９及び信号入力線１３１０は発光ユニ
ットにビデオ信号を入力するための信号線である。本発光ユニットは発光素子１３０５，
１３０６と発光素子１３０５，１３０６の発光及び非発光を制御する発光制御回路を有す
る。
電源線１３０８はＴＦＴ１３０１のソースとドレインのうち一方、及びＴＦＴ１３０２
のソースとドレインのうち一方と接続されている。ＴＦＴ１３０１のソースとドレインの
うち他方は発光素子１３０５の一方の電極と接続され、ＴＦＴ１３０２のソースとドレイ
ンのうち他方は発光素子１３０６の一方の電極と接続されている。ＴＦＴ１３０１のゲー
トは信号入力線１３１０及び容量素子１３０３の一方の電極と接続されている。ＴＦＴ１
３０２のゲートは信号入力線１３０９及び容量素子１３０４の一方の電極と接続されてい
る。容量素子１３０３の他方の電極及び容量素子１３０４の他方の電極は電源線１３０８
と接続されている。
電源線１３０８は対向電極１３０７より高い電位に設定し、信号入力線１３０９及び１
３１０は、書き込みを行う発光ユニットにビデオ信号を入力する。
一例として、面積階調駆動と時間階調駆動とを用いて発光階調を表現するときの駆動に
ついて説明する。本実施形態では、書き込み期間と消去期間とに分けて駆動する駆動法を
説明する。しかしこれに限定するものではなく、ビデオ信号の電位を変化させることで発
光輝度を変えても良いし、ビデオ信号として電流で入力しても良い。
上記に示した書き込み期間について説明する。ビデオ信号は信号入力線１３０９及び信
号入力線１３１０から入力され、ビデオ信号はＨレベル及びＬレベルの２値の電位とし、
信号入力線１３０９から入力されたビデオ信号は容量素子１３０４に保持され、信号入力
線１３１０から入力されたビデオ信号は容量素子１３０３に保持される。このとき、ＴＦ
Ｔ１３０１及び１３０２はスイッチとして動作するので、容量素子１３０３に保持された
電位によりＴＦＴ１３０１のオン及びオフが制御され、容量素子１３０４に保持された電
位によりＴＦＴ１３０２のオン及びオフが制御する。すなわち、発光素子１３０５及び発
光素子１３０６の発光時間を制御する。
上記に示した消去期間について説明する。消去期間において、信号入力線から入力され
るビデオ信号により、容量素子１３０３及び容量素子１３０４にＬレベルの電位を保持す
ることにより、ＴＦＴ１３０１及びＴＦＴ１３０２のゲートとソースの間の電位差を０Ｖ
付近、又はそれ以下とすることでＴＦＴ１３０１及びＴＦＴ１３０２をオフすることがで
きる。すなわち、発光素子１３０５及び１３０６を非発光とすることができる。
また、第９の実施形態において説明したように電源線１３０８の電位を容量素子１３０
３及び容量素子１３０４に保持することで、発光素子１３０５及び発光素子１３０６を非
発光とすることができる。また、第１１の実施形態において説明したようにダイオードを
設け入力にゲート信号線、出力にＴＦＴ１３０１及びＴＦＴ１３０２のゲートとし、消去
期間にゲート信号線の電位をＴＦＴ１３０１及びＴＦＴ１３０２をオフさせる電位とする
ことで、発光素子１３０５及び発光素子１３０６を非発光とすることができる。
また、本実施形態において、画素一つに二つの異なる発光面積を持った発光素子１３０
５及び発光素子１３０６を有している。そのため、発光素子１３０５及び発光素子１３０
６の発光輝度を別々に制御すれば、信号入力線１３０９及び信号入力線１３１０で表現で
きる発光階調以上の発光階調を表現することができる。
また、本実施形態において、発光素子を２つ用いて面積階調駆動を行う場合の構成を示
したがこれに限定されるものではなく、発光素子は複数であればよく、３つでも、４つで
も良い。その場合表現できる階調が増えるため、なお鮮明に階調を表現することができる
。
本実施の形態に係る発光ユニットは、図１で示す発光ユニット１０４、図２で示す発光
ユニット２０４、図３で示す発光ユニット３０４、図４で示す発光ユニット４０４、図５
で示す発光ユニット５０４、図６で示す発光ユニット６０４として適用することができる
。それにより、ソース信号線の充放電に影響する寄生容量が、ソースドライバの出力から
画素への書込みが選択されている画素までのソース信号線にしか影響しなくなる。それに
より、ソース信号線の充放電による消費電力の増大を小さくし低消費電力化を図ることが
できる。
（第１４の実施形態）
第１の実施形態乃至第６の実施形態において適用できる発光ユニットの構成例を図１４
を参照して説明する。
図１４において、ＴＦＴ１４０１及びＴＦＴ１４０２はＮチャネル型トランジスタであ
り、容量素子１４０３及び容量素子１４０４は一対の電極を持つ容量素子である。発光素
子１４０５及び発光素子１４０６は一対の電極を持つ発光素子であり、対向電極１４０７
は発光素子１４０５及び発光素子１４０６の電極である。電源線１４０８はＴＦＴ１４０
１を介して発光素子１４０５に電源を供給及びＴＦＴ１４０２を介して発光素子１４０６
に電源を供給する電源線である。信号入力線１４０９及び信号入力線１４１０は発光ユニ
ットにビデオ信号を入力するための信号線である。本発光ユニットは発光素子１４０５，
１４０６と発光素子１４０５，１４０６の発光及び非発光を制御する発光制御回路を有す
る。
電源線１４０８はＴＦＴ１４０１のソースとドレインのうち一方、及びＴＦＴ１４０２
のソースとドレインのうち一方と接続されている。ＴＦＴ１４０１のソースとドレインの
うち他方は発光素子１４０５の一方の電極と接続されている。ＴＦＴ１４０２のソースと
ドレインのうち他方は発光素子１４０６の一方の電極と接続されている。ＴＦＴ１４０１
のゲートは信号入力線１４１０及び容量素子１４０３の一方の電極と接続されている。Ｔ
ＦＴ１４０２のゲートは信号入力線１４０９及び容量素子１４０４の一方の電極と接続さ
れている。容量素子１４０３の他方の電極及び容量素子１４０４の他方の電極は電源線１
４０８と接続されている。
電源線１４０８は対向電極１４０７より低い電位に設定し、信号入力線１４０９及び１
４１０は、書き込みを行う発光ユニットにビデオ信号を入力する。
一例として、面積階調駆動と時間階調駆動とを用いて発光階調を表現するときの駆動に
ついて説明する。本実施形態では、書き込み期間と消去期間とに分けて駆動する駆動法を
説明する。しかしこれに限定するものではなく、ビデオ信号の電位を変化させることで発
光輝度を変えても良いし、ビデオ信号として電流で入力しても良い。
上記に示した書き込み期間について説明する。ビデオ信号は信号入力線１４０９及び信
号入力線１４１０から入力され、ビデオ信号はＨレベル（高電位）及びＬレベル（低電位
）の２値の電位とし、信号入力線１４０９から入力されたビデオ信号は容量素子１４０４
に保持され、信号入力線１４１０から入力されたビデオ信号は容量素子１４０３に保持さ
れる。このとき、ＴＦＴ１４０１、及び１４０２はスイッチとして動作するので、容量素
子１４０３に保持された電位によりＴＦＴ１４０１のオン及びオフが制御され、容量素子
１４０４に保持された電位によりＴＦＴ１４０２のオン及びオフが制御する。すなわち、
発光素子１４０５及び発光素子１４０６の発光時間を制御する。
上記に示した消去期間について説明する。消去期間において、信号入力線から入力され
るビデオ信号により、容量素子１４０３及び容量素子１４０４にＬレベルの電位を保持す
ることにより、ＴＦＴ１４０１及びＴＦＴ１４０２のゲートとソースの間の電位差を０Ｖ
付近、又はそれ以下とすることでＴＦＴ１４０１及びＴＦＴ１４０２をオフすることがで
きる。すなわち、発光素子１４０５及び１４０６を非発光とすることができる。
第９の実施形態において説明したように電源線１４０８の電位を容量素子１４０３及び
容量素子１４０４に保持することで発光素子１４０５及び発光素子１４０６を非発光とす
ることができる。第１１の実施形態において説明したようにダイオードを設け入力にゲー
ト信号線、出力にＴＦＴ１４０１及びＴＦＴ１４０２のゲートとし、消去期間にゲート信
号線の電位をＴＦＴ１４０１及びＴＦＴ１４０２をオフさせる電位とすることで、発光素
子１４０５及び発光素子１４０６を非発光とすることができる。
本実施形態において、画素一つに二つの異なる発光面積を持った発光素子１４０５及び
発光素子１４０６を有している。そのため、発光素子１４０５及び発光素子１４０６の発
光輝度を別々に制御すれば、信号入力線１４０９及び信号入力線１４１０で表現できる発
光階調以上の発光階調を表現することができる。
本実施形態において、発光素子を２つ用いて面積階調駆動を行う場合の構成を示したが
これに限定されるものではなく、発光素子は複数であれば良い。発光素子の数に応じて表
現できる階調が増えるため、なお鮮明に階調を表現することができる。
本実施の形態に係る発光ユニットは、図１で示す発光ユニット１０４、図２で示す発光
ユニット２０４、図３で示す発光ユニット３０４、図４で示す発光ユニット４０４、図５
で示す発光ユニット５０４、図６で示す発光ユニット６０４として適用することができる
。それにより、ソース信号線の充放電に影響する寄生容量が、ソースドライバの出力から
画素への書込みが選択されている画素までのソース信号線にしか影響しなくなる。それに
より、ソース信号線の充放電による消費電力の増大を小さくし低消費電力化を図ることが
できる。
（第１５の実施形態）
第１の実施形態乃至第６の実施形態において適用できる発光ユニットの構成例を図１５
を参照して説明する。
図１５において、ＴＦＴ１５０１はＰチャネル型トランジスタであり、スイッチ１５０
２及びスイッチ１５０３はゲート信号線１５１１によりオン、又はオフ制御されるスイッ
チである。スイッチ１５０４はゲート信号線１５１２によりオン、又はオフが制御される
スイッチであり、容量素子１５０５及び容量素子１５０６は一対の電極を持つ容量素子で
ある。発光素子１５０７は一対の電極を持つ発光素子であり、対向電極１５０８は発光素
子１５０７の一方の電極であり、電源線１５０９はスイッチ１５０４及びＴＦＴ１５０１
を介して発光素子１５０７の一方の電極に電源を供給する電源線である。電源線１５１０
は基準の電位を供給するための電源線であり、ゲート信号線１５１１はスイッチ１５０２
及びスイッチ１５０３を制御するための信号線である。ゲート信号線１５１２はスイッチ
１５０４を制御するための信号線であり、信号入力線１５１３は発光ユニットにビデオ信
号を入力するための信号線である。本発光ユニットは発光素子１５０７と発光素子１５０
７の発光及び非発光を制御する発光制御回路を有する。
電源線１５０９はスイッチ１５０４の一方の端子及び容量素子１５０６の一方の電極と
接続されている。スイッチ１５０４の他方の端子はＴＦＴ１５０１のソースとドレインの
うち一方、及びスイッチ１５０２の一方の端子と接続されている。ＴＦＴ１５０１のソー
スとドレインのうち他方は発光素子１５０７の一方の電極と接続されている。ＴＦＴ１５
０１のゲートは容量素子１５０５の一方の電極及びスイッチ１５０３の一方の端子と接続
されている。スイッチ１５０３の他方の端子は電源線１５１０と接続されている。スイッ
チ１５０２の他方の端子は、容量素子１５０６の他方の電極と、容量素子１５０５の他方
の電極及び信号入力線１５１３と接続されている。スイッチ１５０２及びスイッチ１５０
３はゲート信号線１５１１にオン及びオフが制御され、スイッチ１５０４はゲート信号線
１５１２にオン及びオフが制御されている。
電源線１５０９は対向電極１５０８より高い電位に設定し、電源線１５１０は任意の一
定電位に設定し、信号入力線１５１３は、書き込みを行う発光ユニットにビデオ信号を入
力する。また、ビデオ信号は電圧で入力する。
本実施形態の駆動方法は、閾値電圧取得期間、ビデオ信号書き込み期間、発光期間とに
分けて駆動するため、それぞれの期間の動作について以下に示す。
閾値電圧取得期間の本実施形態の動作について説明する。まず、信号入力線１５１３か
らはビデオ信号は入力されていない状態とし、スイッチ１５０２及びスイッチ１５０３は
オンとし、スイッチ１５０４はオフとしている。ここで、容量素子１５０５の一方の電極
は電源線１５１０の電位となり、容量素子１５０５の他方の電極及び容量素子１５０６の
他方の電極は電源線１５１０の電位とＴＦＴ１５０１の閾値電圧との和の電位となる。
ビデオ信号書き込み期間の本実施形態の動作について説明する。まず、信号入力線１５
１３からはビデオ信号を入力し、スイッチ１５０２及びスイッチ１５０３はオフとし、ス
イッチ１５０４はオフとしている。ここで、容量素子１５０５の他方の電極は信号入力線
１５１３から入力された電位となり、容量素子１５０５の一方の電極は電源線１５１０の
電位とビデオ信号の電位との和からＴＦＴ１５０１の閾値電圧を差し引いた電位となる。
発光期間の本実施形態の動作について説明する。まず、信号入力線１５１３からはビデ
オ信号は入力されていない状態とし、スイッチ１５０２及びスイッチ１５０３はオフとし
、スイッチ１５０４はオンとしているため、容量素子１５０５の一方の電極の電位は保持
される。ここで、容量素子１５０５の一方の電極は電源線１５１０の電位とビデオ信号の
電位との和からＴＦＴ１５０１の閾値電圧を差し引いた電位となっているため、ＴＦＴ１
５０１の閾値電圧のバラツキを補正したゲートとソースとの間の電位に応じた電流が発光
素子１５０７に流れることで発光素子１５０７を発光させることができる。
また、階調表現は、入力されるビデオ信号に応じて、ＴＦＴ１５０１のゲートとソース
との間の電位を決定することで、発光素子１５０７に流れる電流を制御して行う。
本実施の形態に係る発光ユニットは、図１で示す発光ユニット１０４、図２で示す発光
ユニット２０４、図３で示す発光ユニット３０４、図４で示す発光ユニット４０４、図５
で示す発光ユニット５０４、図６で示す発光ユニット６０４として適用することができる
。それにより、ソース信号線の充放電に影響する寄生容量が、ソースドライバの出力から
画素への書込みが選択されている画素までのソース信号線にしか影響しなくなる。それに
より、ソース信号線の充放電による消費電力の増大を小さくし低消費電力化を図ることが
できる。
（第１６の実施形態）
第１の実施形態乃至第６の実施形態において適用できる発光ユニットの構成例を図１６
を参照して説明する。
図１６において、ＴＦＴ１６０１はＰチャネル型ＴＦＴであり、スイッチ１６０２はゲ
ート信号線１６１０によりオン、又はオフが制御されるスイッチであり、スイッチ１６０
３はゲート信号線１６０９によりオン、又はオフが制御されるスイッチである。容量素子
１６０４及び容量素子１６０５は一対の電極を持つ容量素子であり、発光素子１６０６は
一対の電極を持つ発光素子であり、対向電極１６０７は発光素子１６０６の一方の電極で
ある。電源線１６０８はＴＦＴ１６０１及びスイッチ１６０２を介して発光素子１６０６
の一方の電極に電源を供給する電源線である。ゲート信号線１６０９はスイッチ１６０３
を制御するための信号線であり、ゲート信号線１６１０はスイッチ１６０２を制御するた
めの信号線であり、信号入力線１６１１は発光ユニットにビデオ信号を入力するための信
号線である。本発光ユニットは発光素子１６０６と発光素子１６０６の発光及び非発光を
制御する発光制御回路を有する。
電源線１６０８はＴＦＴ１６０１のソースとドレインうち一方、及び容量素子１６０４
の一方の電極と接続されている。ＴＦＴ１６０１のソースとドレインうち他方はスイッチ
１６０２の一方の端子及びスイッチ１６０３の一方の端子と接続されている。ＴＦＴ１６
０１のゲートは容量素子１６０４の他方の電極と、容量素子１６０５の一方の電極及びス
イッチ１６０３の他方の端子と接続されている。スイッチ１６０２の他方の端子は発光素
子１６０６の一方の電極と接続されている。容量素子１６０５の他方の電極は信号入力線
１６１１と接続されている。スイッチ１６０２はゲート信号線１６１０にオン及びオフが
制御され、スイッチ１６０３はゲート信号線１６０９にオン及びオフが制御されている。
電源線１６０８は対向電極１６０７より高い電位に設定し、信号入力線１６１１は、書
き込みを行う発光ユニットにビデオ信号を入力する。また、ビデオ信号は電圧で入力する
。
本実施形態の駆動方法は、閾値電圧取得期間、ビデオ信号書き込み期間、発光期間とに
分けて駆動するため、それぞれの期間の動作について以下に示す。
閾値電圧取得期間の本実施形態の動作について説明する。まず、信号入力線１６１１か
らはビデオ信号は入力されていない状態とし、スイッチ１６０２及びスイッチ１６０３は
オフとしている。ここで、容量素子１６０４の他方の電極及び容量素子１６０５の一方の
電極は電源線１６０８の電位からＴＦＴ１６０１の閾値電圧を差し引いた電位となる。
ビデオ信号書き込み期間の本実施形態の動作について説明する。まず、信号入力線１６
１１からはビデオ信号を入力し、スイッチ１６０２はオフし、スイッチ１６０３はオンと
している。ここで、容量素子１６０５の他方の電極は入力されたビデオ信号の電位となり
、容量素子１６０４の他方の電極及び容量素子１６０５の一方の電極は電源線１６０８の
電位とビデオ信号の電位との和からＴＦＴ１６０１の閾値電圧を差し引いた電位となる。
発光期間の本実施形態の動作について説明する。まず、信号入力線１６１１からはビデ
オ信号は入力されていない状態とし、スイッチ１６０２及びスイッチ１６０３はオフとし
ているため、容量素子１６０４の他方の電極及び容量素子１６０５の一方の電極の電位は
保持される。ここで、容量素子１６０４の他方の電極及び容量素子１６０５の一方の電極
は電源線１６０８の電位とビデオ信号の電位との和からＴＦＴ１６０１の閾値電圧を差し
引いた電位となる。そのため、ＴＦＴ１６０１の閾値電圧のバラツキを補正したゲートと
ソースとの間の電位に応じた電流が発光素子１６０６に流れることで発光素子１６０６を
発光させることができる。
また、階調表現は、入力されるビデオ信号に応じて、ＴＦＴ１６０１のゲートとソース
との間の電位を決定することで、発光素子１６０６に流れる電流を制御して行う。
本実施の形態に係る発光ユニットは、図１で示す発光ユニット１０４、図２で示す発光
ユニット２０４、図３で示す発光ユニット３０４、図４で示す発光ユニット４０４、図５
で示す発光ユニット５０４、図６で示す発光ユニット６０４として適用することができる
。それにより、ソース信号線の充放電に影響する寄生容量が、ソースドライバの出力から
画素への書込みが選択されている画素までのソース信号線にしか影響しなくなる。それに
より、ソース信号線の充放電による消費電力の増大を小さくし低消費電力化を図ることが
できる。
（第１７の実施形態）
第１の実施形態乃至第６の実施形態において適用できる発光ユニットの構成例を図１７
を参照して説明する。
図１７において、ＴＦＴ１７０１はＰチャネル型トランジスタであり、スイッチ１７０
２はゲート信号線１７０８によりオン、又はオフが制御されるスイッチであり、スイッチ
１７０３はゲート信号線１７０９によりオン又はオフが制御されるスイッチである。容量
素子１７０４は一対の電極を持つ容量素子であり、発光素子１７０５は一対の電極を持つ
発光素子であり、対向電極１７０６は発光素子１７０５の電極である。電源線１７０７は
スイッチ１７０２及びＴＦＴ１７０１を介して発光素子１７０５の一方の電極に電源を供
給する電源線である。ゲート信号線１７０８はスイッチ１７０２を制御するための信号線
であり、ゲート信号線１７０９はスイッチ１７０３を制御するための信号線であり、信号
入力線１７１０は発光ユニットにビデオ信号を入力するための信号線である。本発光ユニ
ットは発光素子１７０５と発光素子１７０５の発光及び非発光を制御する発光制御回路を
有する。
電源線１７０７はスイッチ１７０２の一方の端子と接続されている。スイッチ１７０２
の他方の端子はＴＦＴ１７０１のソースとドレインうち一方、容量素子１７０４の一方の
電極及び信号入力線１７１０と接続されている。ＴＦＴ１７０１のソースとドレインうち
他方は発光素子１７０５の一方の電極及びスイッチ１７０３の一方の端子と接続されてい
る。ＴＦＴ１７０１のゲートは容量素子１７０４の他方の電極及びスイッチ１７０３の他
方の端子と接続されている。スイッチ１７０２はゲート信号線１７０８にオン及びオフが
制御され、スイッチ１７０３はゲート信号線１７０９にオン及びオフが制御されている。
電源線１７０７は対向電極１７０６より高い電位に設定し、信号入力線１７１０は、書
き込みを行う発光ユニットにビデオ信号を入力する。また、ビデオ信号は電流で入力する
。
本実施形態の駆動方法は、ビデオ信号書き込み期間、発光期間とに分けて駆動するため
、それぞれの期間の動作について以下に示す。
ビデオ信号書き込み期間の本実施形態の動作について説明する。まず、信号入力線１７
１０からはビデオ信号を入力し、スイッチ１７０２はオフとし、スイッチ１７０３はオン
としている。ここで、容量素子１７０４には入力したビデオ信号に対応した電位が保持さ
れる。また、ビデオ信号は電流で入力しているため、発光素子１７０５に流れる電流はＴ
ＦＴ１７０１の閾値電圧のバラツキの影響を受けない。
発光期間の本実施形態の動作について説明する。まず、信号入力線１７１０からはビデ
オ信号は入力されていない状態とし、スイッチ１７０２はオンとし、スイッチ１７０３は
オフとしている。ここで、容量素子１７０４の一方の電極及びＴＦＴ１７０１のソースと
ドレインのうち一方には電源線１７０７の電位が印加されるため、容量素子１７０４の他
方の電極の電位は保持される。ここで、容量素子１７０４の他方の電極はビデオ信号書き
込み期間に書込まれた電位を保持するため、ＴＦＴ１７０１の閾値電圧のバラツキを補正
したゲートとソースとの間の電位に応じた電流が発光素子１７０５に流れることで発光素
子１７０５を発光させることができる。
また、階調表現は、入力されるビデオ信号に応じて、ＴＦＴ１７０１のゲートとソース
との間の電位を決定することで、発光素子１７０５に流れる電流を制御して行う。
本実施の形態に係る発光ユニットは、図１で示す発光ユニット１０４、図２で示す発光
ユニット２０４、図３で示す発光ユニット３０４、図４で示す発光ユニット４０４、図５
で示す発光ユニット５０４、図６で示す発光ユニット６０４として適用することができる
。それにより、ソース信号線の充放電に影響する寄生容量が、ソースドライバの出力から
画素への書込みが選択されている画素までのソース信号線にしか影響しなくなる。それに
より、ソース信号線の充放電による消費電力の増大を小さくし低消費電力化を図ることが
できる。
（第１８の実施形態）
第１の実施形態乃至第６の実施形態において適用できる発光ユニットの構成例を図１８
を参照して説明する。
図１８において、ＴＦＴ１８０１はＰチャネル型トランジスタであり、スイッチ１８０
２はゲート信号線１８０９によりオン、又はオフが制御されるスイッチであり、スイッチ
１８０３はゲート信号線１８０８によりオン、又はオフが制御されるスイッチである。容
量素子１８０４は一対の電極を持つ容量素子であり、発光素子１８０５は一対の電極を持
つ発光素子であり、対向電極１８０６は発光素子１８０５の他方の電極である。電源線１
８０７はＴＦＴ１８０１及びスイッチ１８０２を介して発光素子１８０５の一方の電極に
電源を供給する電源線である。ゲート信号線１８０８はスイッチ１８０３を制御する信号
線であり、ゲート信号線１８０９はスイッチ１８０２を制御する信号線であり、信号入力
線１８１０は発光ユニットにビデオ信号を入力するための信号線である。本発光ユニット
は発光素子１８０５と発光素子１８０５の発光及び非発光を制御する発光制御回路を有す
る。
電源線１８０７はＴＦＴ１８０１のソースとドレインうち一方及び容量素子１８０４の
一方の電極と接続されている。ＴＦＴ１８０１のソースとドレインのうち他方はスイッチ
１８０２の一方の端子、スイッチ１８０３の一方の端子及び信号入力線１８１０と接続さ
れている。スイッチ１８０２の他方の端子は発光素子１８０５の一方の電極と接続されて
いる。ＴＦＴ１８０１のゲートは容量素子１８０４の他方の電極及びスイッチ１８０３の
他方の端子と接続されている。スイッチ１８０２はゲート信号線１８０９にオン及びオフ
が制御されている。スイッチ１８０３はゲート信号線１８０８にオン及びオフが制御され
ている。
電源線１８０７は対向電極１８０６より高い電位に設定し、信号入力線１８１０は、書
き込みを行う発光ユニットにビデオ信号を入力する。また、ビデオ信号は電流で入力する
。
本実施形態の駆動方法は、ビデオ信号書き込み期間、発光期間とに分けて駆動するため
、それぞれの期間の動作について以下に示す。
ビデオ信号書き込み期間の本実施形態の動作について説明する。まず、信号入力線１８
１０からはビデオ信号を入力し、スイッチ１８０２はオフとし、スイッチ１８０３はオン
としている。ここで、容量素子１８０４には入力したビデオ信号に対応した電位が保持さ
れる。また、ビデオ信号は電流で入力しているため、発光素子１８０５に流れる電流はＴ
ＦＴ１８０１の閾値電圧のバラツキの影響を受けない。
発光期間の本実施形態の動作について説明する。まず、信号入力線１８１０からはビデ
オ信号は入力されていない状態とし、スイッチ１８０２はオンとし、スイッチ１８０３は
オフとしている。ここで、容量素子１８０４の一方の電極及びＴＦＴ１８０１のソースと
ドレインのうち一方には電源線１８０７の電位が印加されるため、容量素子１８０４の他
方の電極の電位は保持される。ここで、容量素子１８０４の他方の電極はビデオ信号書き
込み期間に書込まれた電位を保持するため、ＴＦＴ１８０１の閾値電圧のバラツキを補正
したゲートとソースとの間の電位に応じた電流が発光素子１８０５に流れることで発光素
子１８０５を発光させることができる。
また、階調表現は、入力されるビデオ信号に応じて、ＴＦＴ１８０１のゲートとソース
との間の電位を決定することで、発光素子１８０５に流れる電流を制御して行う。
本実施の形態に係る発光ユニットは、図１で示す発光ユニット１０４、図２で示す発光
ユニット２０４、図３で示す発光ユニット３０４、図４で示す発光ユニット４０４、図５
で示す発光ユニット５０４、図６で示す発光ユニット６０４として適用することができる
。それにより、ソース信号線の充放電に影響する寄生容量が、ソースドライバの出力から
画素への書込みが選択されている画素までのソース信号線にしか影響しなくなる。それに
より、ソース信号線の充放電による消費電力の増大を小さくし低消費電力化を図ることが
できる。
（第１９の実施形態）
第１の実施形態乃至第６の実施形態において適用できる発光ユニットの構成例を図１９
を参照して説明する。
図１９において、ＴＦＴ１９０１はＰチャネル型トランジスタであり、スイッチ１９０
２はゲート信号線１９０８によりオン、又はオフが制御されるスイッチであり、スイッチ
１９０３はゲート信号線１９０９によりオン、又はオフが制御されるスイッチである。容
量素子１９０４は一対の電極を持つ容量素子であり、発光素子１９０５は一対の電極を持
つ発光素子であり、対向電極１９０６は発光素子１９０５の他方の電極である。電源線１
９０７はＴＦＴ１９０１及びスイッチ１９０３を介して発光素子１９０５の一方の電極に
電源を供給する電源線である。ゲート信号線１９０８はスイッチ１９０２を制御する信号
線であり、ゲート信号線１９０９はスイッチ１９０３を制御する信号線であり、信号入力
線１９１０は発光ユニットにビデオ信号を入力するための信号線である。本発光ユニット
は発光素子１９０５と発光素子１９０５の発光及び非発光を制御する発光制御回路を有す
る。
電源線１９０７はＴＦＴ１９０１のソースとドレインのうち一方と接続されている。Ｔ
ＦＴ１９０１のソースとドレインのうち他方はスイッチ１９０３の一方の端子及びスイッ
チ１９０２の一方の端子と接続されている。スイッチ１９０３の他方の端子は発光素子１
９０５の一方の電極と接続されている。ＴＦＴ１９０１のゲートはスイッチ１９０２の他
方の端子及び容量素子１９０４の一方の電極と接続されている。容量素子１９０４の他方
の電極は信号入力線１９１０と接続されている。スイッチ１９０２はゲート信号線１９０
８にオン及びオフが制御されている。スイッチ１９０３はゲート信号線１９０９にオン及
びオフが制御されている。
電源線１９０７は対向電極１９０６より高い電位に設定し、信号入力線１９１０は、書
き込みを行う発光ユニットにビデオ信号を入力する。また、ビデオ信号は電圧で入力する
。
本実施形態の駆動方法は、閾値電圧取得期間、ビデオ信号書き込み期間、発光期間とに
分けて駆動するため、それぞれの期間の動作について以下に示す。
閾値電圧取得期間とビデオ信号書き込み期間の本実施形態の動作について説明する。ま
ず、信号入力線１９１０からはビデオ信号を入力し、スイッチ１９０２はオンとし、スイ
ッチ１９０３はオフとしている。ここで、容量素子１９０４の一方の電極は電源線１９０
７の電位からＴＦＴ１９０１の閾値電圧を差し引いた電位となる。容量素子１９０４の他
方の電極はビデオ信号の電位となる。
発光期間の本実施形態の動作について説明する。まず、信号入力線１９１０からは三角
波が入力され、スイッチ１９０２はオフとし、スイッチ１９０３はオンとしている。ここ
で、容量素子１９０４の一方の電極は電源線１９０７の電位からＴＦＴ１９０１の閾値電
圧を差し引いた電位と信号入力線１９１０の電位との差となるため、閾値電圧取得期間と
ビデオ信号書き込み期間で入力したビデオ信号の電位により発光時間が変化する。
また、階調表現は、入力されるビデオ信号に応じて、ＴＦＴ１９０１のゲートとソース
との間の電位を決定することで、発光素子１９０５に流れる電流を制御して行う。
本実施の形態に係る発光ユニットは、図１で示す発光ユニット１０４、図２で示す発光
ユニット２０４、図３で示す発光ユニット３０４、図４で示す発光ユニット４０４、図５
で示す発光ユニット５０４、図６で示す発光ユニット６０４として適用することができる
。それにより、ソース信号線の充放電に影響する寄生容量が、ソースドライバの出力から
画素への書込みが選択されている画素までのソース信号線にしか影響しなくなる。それに
より、ソース信号線の充放電による消費電力の増大を小さくし低消費電力化を図ることが
できる。
（第２０の実施形態）
第１の実施形態乃至第６の実施形態において適用できる発光ユニットの構成例を図２０
を参照して説明する。
図２０において、ＴＦＴ２００１及びＴＦＴ２００２はＰチャネル型トランジスタであ
り、スイッチ２００３はゲート信号線２００８によりオン、又はオフが制御されるスイッ
チである。容量素子２００４は一対の電極を持つ容量素子であり、発光素子２００５は一
対の電極を持つ発光素子であり、対向電極２００６は発光素子２００５の他方の電極であ
る。電源線２００７はＴＦＴ２００１を介して発光素子２００５の一方の電極に電源を供
給する電源線であり、ゲート信号線２００８はスイッチ２００３を制御する信号線であり
、信号入力線２００９はビデオ信号を入力するための信号線である。本発光ユニットは発
光素子２００５と発光素子２００５の発光及び非発光を制御する発光制御回路を有する。
電源線２００７はＴＦＴ２００１のソースとドレインのうち一方、ＴＦＴ２００２のソ
ースとドレインのうち一方及び容量素子２００４の一方の電極と接続されている。ＴＦＴ
２００１のソースとドレインのうち他方は発光素子２００５の一方の電極と接続されてい
る。ＴＦＴ２００２のソースとドレインのうち他方はスイッチ２００３の一方の端子及び
信号入力線２００９と接続されている。ＴＦＴ２００１のゲートはＴＦＴ２００２のゲー
ト及び容量素子２００４の他方の電極及びスイッチ２００３の他方の端子と接続されてい
る。スイッチ２００３はゲート信号線２００８にオン及びオフが制御されている。
電源線２００７は対向電極２００６より高い電位に設定し、信号入力線２００９は、書
き込みを行う発光ユニットにビデオ信号を入力する。また、ビデオ信号は電流で入力する
。
本実施形態の駆動方法は、ビデオ信号書き込み期間、発光期間とに分けて駆動するため
、それぞれの期間の動作について以下に示す。
ビデオ信号書き込み期間の本実施形態の動作について説明する。まず、信号入力線２０
０９からはビデオ信号を入力し、スイッチ２００３はオンとしている。ここで、容量素子
２００４には入力したビデオ信号に対応した電位が保持される。また、ビデオ信号は電流
で入力しているため、発光素子２００５に流れる電流はＴＦＴ２００２の閾値電圧のバラ
ツキの影響を受けない。
発光期間の本実施形態の動作について説明する。まず、信号入力線２００９からビデオ
信号は入力されていない状態とし、スイッチ２００３はオフとしているため、容量素子２
００４の他方の電極の電位は保持される。ここで、容量素子２００４の他方の電極はビデ
オ信号書き込み期間に書込まれた電位を保持するため、ＴＦＴ２００２の閾値電圧のバラ
ツキを補正することとなる。また、ＴＦＴ２００１のゲートとＴＦＴ２００２のゲート及
びソースとドレインのうち一方は共通となっており、ＴＦＴ２００１とＴＦＴ２００２の
閾値電圧を同じとすれば、ＴＦＴ２００１の閾値電圧のバラツキを補正したゲートとソー
スとの間の電位に応じた電流が発光素子２００５に流れることで発光素子２００５を発光
させることができる。
また、階調表現は、入力されるビデオ信号に応じて、ＴＦＴ２００１及びＴＦＴ２００
２のゲートとソースとの間の電位を決定することで、発光素子２００５に流れる電流を制
御して行う。
本実施の形態に係る発光ユニットは、図１で示す発光ユニット１０４、図２で示す発光
ユニット２０４、図３で示す発光ユニット３０４、図４で示す発光ユニット４０４、図５
で示す発光ユニット５０４、図６で示す発光ユニット６０４として適用することができる
。それにより、ソース信号線の充放電に影響する寄生容量が、ソースドライバの出力から
画素への書込みが選択されている画素までのソース信号線にしか影響しなくなる。それに
より、ソース信号線の充放電による消費電力の増大を小さくし低消費電力化を図ることが
できる。
（第２１の実施形態）
第１の実施形態乃至第６の実施形態において適用できる発光ユニットの構成例を図２１
を参照して説明する。
図２１において、ＴＦＴ２１０１はＮチャネル型トランジスタであり、スイッチ２１０
２はゲート信号線２１０７にオン、又はオフが制御がされるスイッチである。容量素子２
１０３は一対の電極を持つ容量素子であり、発光素子２１０４は一対の電極を持つ発光素
子であり、対向電極２１０５は発光素子２１０４の電極である対向電極でる。電源線２１
０６はＴＦＴ２１０１を介して発光素子２１０４の一方の電極に電源を供給する電源線で
あり、ゲート信号線２１０７はスイッチ２１０２を制御するための信号線であり、信号入
力線２１０８は発光ユニットにビデオ信号を入力するための信号線である。本発光ユニッ
トは発光素子２１０４と発光素子２１０４の発光及び非発光を制御する発光制御回路を有
する。
電源線２１０６はＴＦＴ２１０１のソースとドレインうち一方、及びスイッチ２１０２
の一方の端子と接続されている。ＴＦＴ２１０１のソースとドレインのうち他方は発光素
子２１０４の一方の電極と、容量素子２１０３の一方の電極及び信号入力線２１０８と接
続されている。ＴＦＴ２１０１のゲートはスイッチ２１０２の他方の端子及び容量素子２
１０３の他方の電極と接続され、スイッチ２１０２はゲート信号線２１０７にオン及びオ
フが制御されている。
電源線２１０６は対向電極２１０５より低い電位に設定し、信号入力線２１０８は、書
き込みを行う発光ユニットにビデオ信号を入力する。また、ビデオ信号は電流で入力する
。
本実施形態の駆動方法は、ビデオ信号書き込み期間、発光期間とに分けて駆動するため
、それぞれの期間の動作について以下に示す。
ビデオ信号書き込み期間の本実施形態の動作について説明する。まず、信号入力線２１
０８からはビデオ信号を入力し、スイッチ２１０２はオンとしている。ここで、容量素子
２１０３には入力したビデオ信号に対応した電位が保持される。また、ビデオ信号は電流
で入力しているため、発光素子２１０４に流れる電流はＴＦＴ２１０１の閾値電圧のバラ
ツキの影響を受けない。
発光期間の本実施形態の動作について説明する。まず、信号入力線２１０８からビデオ
信号は入力されない状態とし、スイッチ２１０２はオフとしているため、容量素子２１０
３の他方の電極の電位は保持される。ここで、容量素子２１０３の他方の電極はビデオ信
号書き込み期間に保持された電位となるため、ＴＦＴ２１０１の閾値電圧のバラツキを補
正したゲートとソースとの間の電位に応じた電流が発光素子２１０４に流れることで発光
素子２１０４を発光させることができる。
また、階調表現は、入力されるビデオ信号に応じて、ＴＦＴ２１０１のゲートとソース
との間の電位を決定することで、発光素子２１０４に流れる電流を制御して行う。
本実施の形態に係る発光ユニットは、図１で示す発光ユニット１０４、図２で示す発光
ユニット２０４、図３で示す発光ユニット３０４、図４で示す発光ユニット４０４、図５
で示す発光ユニット５０４、図６で示す発光ユニット６０４として適用することができる
。それにより、ソース信号線の充放電に影響する寄生容量が、ソースドライバの出力から
画素への書込みが選択されている画素までのソース信号線にしか影響しなくなる。それに
より、ソース信号線の充放電による消費電力の増大を小さくし低消費電力化を図ることが
できる。
（第２２の実施形態）
第１の実施形態乃至第６の実施形態において適用できる発光ユニットの構成例を図２２
を参照して説明する。
図２２において、ＴＦＴ２２０１はＮチャネル型トランジスタであり、スイッチ２２０
２はゲート信号線２２０７にオン、又はオフが制御がされるスイッチである。容量素子２
２０３は一対の電極を持つ容量素子であり、発光素子２２０４は一対の電極を持つ発光素
子であり、対向電極２２０５は発光素子２２０４の電極である対向電極である。電源線２
２０６はＴＦＴ２２０１を介して発光素子２２０４の一方の電極に電源を供給する電源線
であり、ゲート信号線２２０７はスイッチ２２０２を制御するための信号線であり、信号
入力線２２０８は発光ユニットにビデオ信号を入力するための信号線である。本発光ユニ
ットは発光素子２２０４と発光素子２２０４の発光及び非発光を制御する発光制御回路を
有する。
電源線２２０６はＴＦＴ２２０１のソースとドレインのうち一方、及びスイッチ２２０
２の一方の端子と接続されている。ＴＦＴ２２０１のソースとドレインうち他方は発光素
子２２０４の一方の電極及び容量素子２２０３の一方の電極と接続されている。ＴＦＴ２
２０１のゲートはスイッチ２２０２の他方の端子、容量素子２２０３の他方の電極及び信
号入力線２２０８と接続されている。スイッチ２２０２はゲート信号線２２０７にオン及
びオフが制御されている。
電源線２２０６は対向電極２２０５より低い電位に設定し、信号入力線２２０８は、書
き込みを行う発光ユニットにビデオ信号を入力する。また、ビデオ信号は電圧で入力する
。
本実施形態の駆動方法は、閾値電圧取得期間、ビデオ信号書き込み期間、発光期間とに
分けて駆動するため、それぞれの期間の動作について以下に示す。
閾値電圧取得期間の本実施形態の動作について説明する。まず、信号入力線２２０８か
らはビデオ信号されない状態として、スイッチ２２０２をオンとする。ここで、容量素子
２２０３の他方の電極と発光素子２２０４の他方の電極との間にＴＦＴ２２０１の閾値電
圧が保持されることになる。
ビデオ信号書き込み期間の本実施形態の動作について説明する。まず、信号入力線２２
０８からはビデオ信号を入力し、スイッチ２２０２はオフとしている。ここで、容量素子
２２０３の他方の電極はおよそビデオ信号の電位からＴＦＴ２２０１の閾値電圧を差し引
いた電位となる。
発光期間の本実施形態の動作について説明する。まず、信号入力線２２０８からはビデ
オ信号は入力されていない状態とし、スイッチ２２０２はオフとしているため、容量素子
２２０３の他方の電極の電位は保持される。ここで、容量素子２２０３の他方の電極の電
位は対向電極２２０５の電位とビデオ信号の電位の和からＴＦＴ２２０１の閾値電圧を差
し引いた電位となるため、ＴＦＴ２２０１の閾値電圧のバラツキを補正したゲートとソー
スとの間に応じた電流が発光素子２２０４に流れることで発光素子２２０４を発光させる
ことができる。
また、階調表現は、入力されるビデオ信号に応じて、ＴＦＴ２２０１のゲートとソース
との間の電位を決定することで、発光素子２２０４に流れる電流を制御して行う。
本実施の形態に係る発光ユニットは、図１で示す発光ユニット１０４、図２で示す発光
ユニット２０４、図３で示す発光ユニット３０４、図４で示す発光ユニット４０４、図５
で示す発光ユニット５０４、図６で示す発光ユニット６０４として適用することができる
。それにより、ソース信号線の充放電に影響する寄生容量が、ソースドライバの出力から
画素への書込みが選択されている画素までのソース信号線にしか影響しなくなる。それに
より、ソース信号線の充放電による消費電力の増大を小さくし低消費電力化を図ることが
できる。
（第２３の実施形態）
第１の実施形態乃至第６の実施形態において適用できる発光ユニットの構成例を図２３
を参照して説明する。
図２３において、ＴＦＴ２３０１及びＴＦＴ２３０２はＮチャネル型トランジスタであ
り、スイッチ２３０３はゲート信号線２３０８にオン、又はオフが制御されるスイッチで
ある。容量素子２３０４は一対の電極を持つ容量素子であり、発光素子２３０５は一対の
電極を持つ発光素子であり、対向電極２３０６は発光素子２３０５の他方の電極である。
電源線２３０７はＴＦＴ２３０１を介して発光素子２３０５の一方の電極に電源を給する
電源線であり、ゲート信号線２３０８はスイッチ２３０３を制御する信号線であり、信号
入力線２３０９はビデオ信号を入力するための信号線である。本発光ユニットは発光素子
２３０５と発光素子２３０５の発光及び非発光を制御する発光制御回路を有する。
電源線２３０７はＴＦＴ２３０１のソースとドレインのうち一方と接続されている。Ｔ
ＦＴ２３０１のソースとドレインのうち他方は発光素子２３０５の一方の電極及びＴＦＴ
２３０２のソースとドレインのうち他方と接続されている。ＴＦＴ２３０１のゲートはＴ
ＦＴ２３０２のゲートと、容量素子２３０４の一方の電極、信号入力線２３０９及びスイ
ッチ２３０３の一方の端子と接続されている。ＴＦＴ２３０２のソースとドレインのうち
一方はスイッチ２３０３の他方の端子と接続されている。スイッチ２３０３はゲート信号
線２３０８にオン及びオフが制御されている。
電源線２３０７は対向電極２３０６より高い電位に設定し、信号入力線２３０９は、書
き込みを行う発光ユニットにビデオ信号を入力する。また、ビデオ信号は電流で入力する
。
本実施形態の駆動方法は、ビデオ信号書き込み期間、発光期間とに分けて駆動するため
、それぞれの期間の動作について以下に示す。
ビデオ信号書き込み期間の本実施形態の動作について説明する。まず、信号入力線２３
０９からはビデオ信号を入力し、スイッチ２３０３はオンとしている。ここで、容量素子
２３０４には入力したビデオ信号に対応した電位が保持される。また、ビデオ信号は電流
で入力しているため、発光素子２３０４に流れる電流はＴＦＴ２３０２の閾値電圧のバラ
ツキの影響を受けない。
発光期間の動作について説明する。まず、信号入力線２３０９からビデオ信号は入力さ
れていない状態とし、スイッチ２３０３はオフとしているため、容量素子２３０４の他方
の電極の電位は保持される。ここで、容量素子２３０４の他方の電極はビデオ信号書き込
み期間に書込まれた電位を保持するため、ＴＦＴ２３０２の閾値電圧のバラツキを補正す
ることとなる。また、ＴＦＴ２３０１のゲートとＴＦＴ２３０２のゲート及びソースとド
レインのうち一方は共通となっており、ＴＦＴ２３０１とＴＦＴ２３０２の閾値電圧を同
じとすれば、ＴＦＴ２３０１の閾値電圧のバラツキを補正したゲートとソースとの間の電
位に応じた電流が発光素子２３０５に流れることで発光素子２３０５を発光させることが
できる。
また、階調表現は、入力されるビデオ信号に応じて、ＴＦＴ２３０１のゲートとソース
との間の電位を決定することで、発光素子２３０５に流れる電流を制御して行う。
本実施の形態に係る発光ユニットは、図１で示す発光ユニット１０４、図２で示す発光
ユニット２０４、図３で示す発光ユニット３０４、図４で示す発光ユニット４０４、図５
で示す発光ユニット５０４、図６で示す発光ユニット６０４として適用することができる
。それにより、ソース信号線の充放電に影響する寄生容量が、ソースドライバの出力から
画素への書込みが選択されている画素までのソース信号線にしか影響しなくなる。それに
より、ソース信号線の充放電による消費電力の増大を小さくし低消費電力化を図ることが
できる。
（第２４の実施形態）
本発明は、第１の実施形態乃至第６の実施形態で説明した通り、ソース信号線にスイッ
チ若しくはスイッチとして機能するＴＦＴを設けている。そのため、画素の構成は、第７
の実施形態乃至第２３の実施形態で示す画素以外にも、ソース信号線を介してビデオ信号
を供給するものであれば、同様に適用することが出来る。また、液晶ディスプレーなどソ
ース信号線から振幅を持った電圧及び電流を出力されているものにも適応可能である。
ソース信号線に設けるスイッチは、第３の実施形態乃至第６の実施形態ではｎチャネル
型トランジスタ、又はｐチャネル型トランジスタを使用しているが、アナログスイッチで
あっても良い。
スイッチング素子の一例としてトランジスタを用いた例を示したが、本発明はこれに限
定されるものではない。スイッチング素子としては、電流のながれを制御できる素子であ
れば、電気的スイッチでも機械的スイッチでも良い。スイッチング素子として、ダイオー
ドを用いても良いし、ダイオードとトランジスタを組み合わせた論理回路を用いても良い
。
また、本発明において、スイッチング素子として適用可能なトランジスタの種類に限定
はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いたＴＦＴ
、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタを適用することがで
きる。その他にも、接合型トランジスタ、バイポーラトランジスタ、有機半導体やカーボ
ンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。
また、トランジスタが形成される基板の種類に限定はなく、単結晶基板、ＳＯＩ基板、石
英基板、ガラス基板、樹脂基板などを自由に用いることができる。
トランジスタは単なるスイッチング素子として動作させるため、極性（導電型）は特に
限定されず、Ｎ型トランジスタでもＰ型トランジスタでもどちらでも良い。ただし、オフ
電流が少ない方が望ましい場合、オフ電流が少ない特性のトランジスタを用いることが望
ましい。オフ電流が少ないトランジスタとしては、チャネル形成領域とソース又はドレイ
ン領域との間に低濃度で導電型を付与する不純物元素が添加された領域（ＬＤＤ領域とい
う。）が設けられたトランジスタがある。
また、トランジスタのソースの電位が低電位側電源に近い状態で動作する場合には、当
該トランジスタはＮ型とするのが望ましい。反対に、トランジスタのソースの電位が高電
位側電源に近い状態で動作する場合には、当該トランジスタはＰ型とするのが望ましい。
このような構成とすることによって、トランジスタのゲートとソース間の電圧の絶対値を
大きくできるので、当該トランジスタをスイッチとして動作させやすい。なお、Ｎ型トラ
ンジスタとＰ型トランジスタとの両方を用いて、ＣＭＯＳ型のスイッチング素子としても
良い。
また、第１の実施形態、第２の実施形態、第３の実施形態、第４の実施形態、第５の実
子形態、及び第６の実施形態において、ブロック図の中の回路構成は、本文中で説明した
駆動ができさえすれば、どのような回路構成でも可能である。
本実施例では、トランジスタと発光素子で構成される発光ユニットの構造について、そ
の一例を説明する。本実施例の構造は、図７乃至図２３で示した発光ユニットについて適
用することができるものである。
図７における信号入力線７０６は、図１のソース信号線１０７、図２のソース信号線２
０７、図３のソース信号線３０７、図４のソース信号線４０７、図５のソース信号線５０
７、及び図６のソース信号線６０７に相当する。
図８における信号入力線８０６は、図１のソース信号線１０７、図２のソース信号線２
０７、図３のソース信号線３０７、図４のソース信号線４０７、図５のソース信号線５０
７、及び図６のソース信号線６０７に相当する。
図９における信号入力線９０８は、図１のソース信号線１０７、図２のソース信号線２
０７、図３のソース信号線３０７、図４のソース信号線４０７、図５のソース信号線５０
７、及び図６のソース信号線６０７に相当する。
図１０における信号入力線１００８は、図１のソース信号線１０７、図２のソース信号
線２０７、図３のソース信号線３０７、図４のソース信号線４０７、図５のソース信号線
５０７、及び図６のソース信号線６０７に相当する。
図１１における信号入力線１１０８は、図１のソース信号線１０７、図２のソース信号
線２０７、図３のソース信号線３０７、図４のソース信号線４０７、図５のソース信号線
５０７、及び図６のソース信号線６０７に相当する。
図１２における信号入力線１２０８は、図１のソース信号線１０７、図２のソース信号
線２０７、図３のソース信号線３０７、図４のソース信号線４０７、図５のソース信号線
５０７、及び図６のソース信号線６０７に相当する。
図１３における信号入力線１３０９、又は信号入力線１３１０は、図１のソース信号線
１０７、図２のソース信号線２０７、図３のソース信号線３０７、図４のソース信号線４
０７、図５のソース信号線５０７、及び図６のソース信号線６０７に相当する。
図１４における信号入力線１４０９、又は信号入力線１４１０は、図１のソース信号線
１０７、図２のソース信号線２０７、図３のソース信号線３０７、図４のソース信号線４
０７、図５のソース信号線５０７、及び図６のソース信号線６０７に相当する。
図１５における信号入力線１５１３は、図１のソース信号線１０７、図２のソース信号
線２０７、図３のソース信号線３０７、図４のソース信号線４０７、図５のソース信号線
５０７、及び図６のソース信号線６０７に相当する。
図１６における信号入力線１６１１は、図１のソース信号線１０７、図２のソース信号
線２０７、図３のソース信号線３０７、図４のソース信号線４０７、図５のソース信号線
５０７、及び図６のソース信号線６０７に相当する。
図１７における信号入力線１７１０は、図１のソース信号線１０７、図２のソース信号
線２０７、図３のソース信号線３０７、図４のソース信号線４０７、図５のソース信号線
５０７、及び図６のソース信号線６０７に相当する。
図１８における信号入力線１８１０は、図１のソース信号線１０７、図２のソース信号
線２０７、図３のソース信号線３０７、図４のソース信号線４０７、図５のソース信号線
５０７、及び図６のソース信号線６０７に相当する。
図１９における信号入力線１９１０は、図１のソース信号線１０７、図２のソース信号
線２０７、図３のソース信号線３０７、図４のソース信号線４０７、図５のソース信号線
５０７、及び図６のソース信号線６０７に相当する。
図２０における信号入力線２００９は、図１のソース信号線１０７、図２のソース信号
線２０７、図３のソース信号線３０７、図４のソース信号線４０７、図５のソース信号線
５０７、及び図６のソース信号線６０７に相当する。
図２１における信号入力線２１０８は、図１のソース信号線１０７、図２のソース信号
線２０７、図３のソース信号線３０７、図４のソース信号線４０７、図５のソース信号線
５０７、及び図６のソース信号線６０７に相当する。
図２２における信号入力線２２０８は、図１のソース信号線１０７、図２のソース信号
線２０７、図３のソース信号線３０７、図４のソース信号線４０７、図５のソース信号線
５０７、及び図６のソース信号線６０７に相当する。
図２３における信号入力線２３０９は、図１のソース信号線１０７、図２のソース信号
線２０７、図３のソース信号線３０７、図４のソース信号線４０７、図５のソース信号線
５０７、及び図６のソース信号線６０７に相当する。
なお、図７乃至図２３で示したその他の配線は、図１乃至図６においては図示していな
い。
図２４（Ａ）において、基板２４００としては、例えばバリウムホウケイ酸ガラスや、
アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いること
ができる。また、ステンレスを含む金属基板又は半導体基板の表面に絶縁膜を形成したも
のを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板を用いても良
い。基板２４００の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。
下地膜２４０１としては、酸化シリコン、窒化シリコン又は窒化酸化シリコンなどの絶
縁膜を用いることができる。下地膜２４０１によって、基板２４００に含まれるＮａなど
のアルカリ金属やアルカリ土類金属が半導体層２４０２に拡散しＴＦＴ２４１０の特性に
悪影響をおよぼすのを防ぐことができる。図２４では、下地膜２４０１を単層の構造とし
ているが、２層あるいはそれ以上の複数層で形成しても良い。なお、石英基板など不純物
の拡散がさして問題とならない場合は、下地膜２４０１を必ずしも設ける必要はない。
半導体層２４０２及び半導体層２４１２としては、パターニングされた結晶性半導体膜
や非晶質半導体膜を用いることができる。結晶性半導体膜は非晶質半導体膜を結晶化して
得ることができる。結晶化方法としては、レーザ結晶化法、ＲＴＡ又はファーネスアニー
ル炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等を用いること
ができる。半導体層２４０２は、チャネル形成領域と、導電型を付与する不純物元素が添
加された一対の不純物領域とを有する。なお、チャネル形成領域と一対の不純物領域との
間に、不純物元素が低濃度で添加された不純物領域を有していても良い。半導体層２４１
２には、全体に導電型を付与する不純物元素が添加された構成とすることができる。
第１の絶縁膜２４０３としては、酸化シリコン、窒化シリコン又は窒化酸化シリコン等
を用い、単層又は複数の膜を積層させて形成することができる。
なお、第１の絶縁膜２４０３として水素を含む膜を用い、半導体層２４０２を水素化し
ても良い。
ゲート電極２４０４及び電極２４１４としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃ
ｒ、Ｎｄから選ばれた一種の元素又は該元素を複数含む合金若しくは化合物からなる単層
又は積層構造を用いることができる。
ＴＦＴ２４１０は、半導体層２４０２とゲート電極２４０４、及び半導体層２４０２と
ゲート電極２４０４の間の第１の絶縁膜２４０３とによって構成される。図２４では、画
素を構成するＴＦＴとして、発光素子２４１５の第１の電極２４０７に接続されたＴＦＴ
２４１０のみを示したが、複数のＴＦＴを有する構成としても良い。また、本実施例では
、ＴＦＴ２４１０をトップゲート型のトランジスタとして示したが、半導体層の下方にゲ
ート電極を有するボトムゲート型のトランジスタであっても良いし、半導体層の上下にゲ
ート電極を有するデュアルゲート型のトランジスタであっても良い。
容量素子２４１１は、第１の絶縁膜２４０３を誘電体とし、第１の絶縁膜２４０３を挟
んで対向する半導体層２４１２と電極２４１４とを一対の電極として構成される。なお、
図２４では、容量素子として、一対の電極の一方をＴＦＴ２４１０の半導体層２４０２と
同時に形成される半導体層２４１２とし、他方の電極を、ＴＦＴ２４１０のゲート電極２
４０４と同時に形成される電極２４１４とした例を示したが、この構成に限定されない。
第２の絶縁膜２４０５としては、無機絶縁膜や有機絶縁膜の単層又は積層を用いること
ができる。無機絶縁膜としては、ＣＶＤ法により形成された酸化シリコン膜や、ＳＯＧ（
Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）法により塗布された酸化シリコン膜などを用いることがで
き、有機絶縁膜としてはポリイミド、ポリアミド、ＢＣＢ（ベンゾシクロブテン）、アク
リル又はポジ型感光性有機樹脂、ネガ型感光性有機樹脂等の膜を用いることができる。
また、第２の絶縁膜２４０５として、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構
造が構成される材料を用いることができる。この材料の置換基として、少なくとも水素を
含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオ
ロ基を用いても良い。又は置換基として、少なくとも水素を含む有機基と、フルオロ基と
を用いても良い。
なお、第２の絶縁膜２４０５の表面を高密度プラズマによって処理し、窒化させても良
い。高密度プラズマは、高い周波数のマイクロ波、例えば２．４５ＧＨｚを使うことによ
って生成される。なお、高密度プラズマとしては電子密度が１×１０１１ｃｍ−３以上１
×１０１３ｃｍ−３以下であり、電子温度が０．２ｅＶ以上２．０ｅＶ以下（より好まし
くは０．５ｅＶ以上１．５ｅＶ以下）であるものを用いる。このように低電子温度が特徴
である高密度プラズマは、活性種の運動エネルギーが低いため、従来のプラズマ処理に比
べプラズマダメージが少なく欠陥が少ない膜を形成することができる。高密度プラズマ処
理の際、基板２４００は３５０℃から４５０℃の温度とする。また、高密度プラズマを発
生させる装置において、マイクロ波を発生するアンテナから基板２４００までの距離を２
０ｎｍ〜８０ｍｍ（好ましくは２０ｎｍ〜６０ｍｍ）とする。
窒素と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、又
は窒素と水素と希ガス雰囲気下、又はＮＨ３と希ガス雰囲気下などの窒素雰囲気下におい
て、上記高密度プラズマ処理を行い第２の絶縁膜２４０５表面を窒化する。高密度プラズ
マにより窒化処理により形成された第２の絶縁膜２４０５表面には窒素や、Ｈｅ、Ｎｅ、
Ａｒ、Ｋｒ、Ｘｅの元素が混入している。例えば、第２の絶縁膜２４０５として酸化シリ
コン膜や酸化窒化シリコン膜を用い、当該膜の表面を高密度プラズマで処理することによ
って窒化シリコン膜を形成する。こうして形成した窒化シリコン膜に含まれる水素を用い
て、ＴＦＴ２４１０の半導体層２４０２の水素化を行っても良い。なお当該水素化処理は
、前述した第１の絶縁膜２４０３中の水素を用いた水素化処理と組み合わせても良い。
なお、上記高密度プラズマ処理によって形成された窒化膜の上に更に絶縁膜を形成して
、第２の絶縁膜２４０５としても良い。
電極２４０６としてはＡｌ、Ｎｉ、Ｃ、Ｗ、Ｍｏ、Ｔｉ、Ｐｔ、Ｃｕ、Ｔａ、Ａｕ、Ｍ
ｎから選ばれた一種の元素又は該元素を複数含む合金からなる単層又は積層構造を用いる
ことができる。
第１の電極２４０７及び第２の電極２４１７の一方もしくは両方を透明電極とすること
ができる。透明電極としては、酸化タングステンを含むインジウム酸化物、酸化タングス
テンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含
むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）
、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物なども用いることが
できる。
発光層は、正孔注入輸送層、発光層、電子注入輸送層など、機能の異なる複数の層を用
いて構成することが好ましい。
正孔注入輸送層は、ホール輸送性の有機化合物材料と、その有機化合物材料に対して電
子受容性を示す無機化合物材料とを含む複合材料で形成することが好ましい。このような
構成とすることで、本来内在的なキャリアをほとんど有さない有機化合物に多くのホール
キャリアが発生し、極めて優れたホール注入性・輸送性が得られる。この効果により、従
来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく正孔注
入輸送層を厚くすることができるため、ゴミ等に起因する発光素子の短絡も抑制すること
ができる。
ホール輸送性の有機化合物材料としては、４，４’，４’’−トリス［Ｎ−（３−メチ
ルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、１，
３，５−トリス［Ｎ，Ｎ−ジ（ｍ−トリル）アミノ］ベンゼン（略称：ｍ−ＭＴＤＡＢ）
、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ビス（３−メチルフェニル）−１，１’−ビフェニ
ル−４，４’−ジアミン（略称：ＴＰＤ）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ
−フェニルアミノ］ビフェニル（略称：ＮＰＢ）などが挙げられるが、これらに限定され
ることはない。
電子受容性を示す無機化合物材料としては、酸化チタン、酸化ジルコニウム、酸化バナ
ジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛
などが挙げられる。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニ
ウムは真空蒸着が可能で扱いやすいため、好適である。
電子注入輸送層は、電子輸送性の有機化合物材料を用いて形成する。具体的には、トリ
ス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キ
ノリノラト）アルミニウム（略称：Ａｌｍｑ３）などが挙げられるが、これらに限定され
ることはない。
発光層は、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−
ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）、４
，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、クマリン
３０、クマリン６、クマリン５４５、クマリン５４５Ｔ、ペリレン、ルブレン、ペリフラ
ンテン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）、９
，１０−ジフェニルアントラセン（略称：ＤＰＡ）、５，１２−ジフェニルテトラセン、
４−（ジシアノメチレン）−２−メチル−［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−
ピラン（略称：ＤＣＭ１）、４−（ジシアノメチレン）−２−メチル−６−［２−（ジュ
ロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＭ２）、４−（ジシアノメ
チレン）−２，６−ビス［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：Ｂ
ｉｓＤＣＭ）等が挙げられる。また、ビス［２−（４’，６’−ジフルオロフェニル）ピ
リジナト−Ｎ，Ｃ２’］イリジウム（ピコリナート）（略称：ＦＩｒｐｉｃ）、ビス｛２
−［３’，５’−ビス（トリフルオロメチル）フェニル］ピリジナト−Ｎ，Ｃ２’｝イリ
ジウム（ピコリナート）（略称：Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ））、トリス（２−フ
ェニルピリジナト−Ｎ，Ｃ２’）イリジウム（略称：Ｉｒ（ｐｐｙ）３）、ビス（２−フ
ェニルピリジナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐ
ｐｙ）２（ａｃａｃ））、ビス［２−（２’−チエニル）ピリジナト−Ｎ，Ｃ３’］イリ
ジウム（アセチルアセトナート）（略称：Ｉｒ（ｔｈｐ）２（ａｃａｃ））、ビス（２−
フェニルキノリナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（
ｐｑ）２（ａｃａｃ））、ビス［２−（２’−ベンゾチエニル）ピリジナト−Ｎ，Ｃ３’
］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｂｔｐ）２（ａｃａｃ））などの
燐光を放出できる化合物用いることもできる。
その他に、発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフ
ェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙
げられる。
発光層を形成する母体材料として、無機材料を用いることができる。無機材料としては
、亜鉛、カドミウム、ガリウムなど金属材料の硫化物、酸化物、窒化物を用いることが好
ましい。例えば、硫化物として、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化
カルシウム（ＣａＳ）、硫化イットリウム（Ｙ２Ｓ３）、硫化ガリウム（Ｇａ２Ｓ３）、
硫化ストロンチウム（ＳｒＳ）、硫化バリウム（ＢａＳ）などを用いることができる。酸
化物としては、酸化亜鉛（ＺｎＯ）、酸化イットリウム（Ｙ２Ｏ３）などを用いることが
できる。また、窒化物としては、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）
、窒化インジウム（ＩｎＮ）などを用いることができる。さらに、セレン化亜鉛（ＺｎＳ
ｅ）、テルル化亜鉛（ＺｎＴｅ）なども用いることができ、硫化カルシウム−ガリウム（
ＣａＧａ２Ｓ４）、硫化ストロンチウム−ガリウム（ＳｒＧａ２Ｓ４）、硫化バリウム−
ガリウム（ＢａＧａ２Ｓ４）、などの３元系の混晶であっても良い。
不純物元素としては、金属イオンの内殻電子遷移を利用した発光中心を形成するものと
して、マンガン（Ｍｎ）、銅（Ｃｕ）、サマリウム（Ｓｍ）、テルビウム（Ｔｂ）、エル
ビウム（Ｅｒ）、ツリウム（Ｔｍ）、ユーロピウム（Ｅｕ）、セリウム（Ｃｅ）、プラセ
オジウム（Ｐｒ）などの金属元素を用いることができる。なお、電荷補償として、フッ素
（Ｆ）、塩素（Ｃｌ）などのハロゲン元素が添加されていても良い。
また、ドナー−アクセプタ再結合を利用した発光中心として、第一の不純物元素及び第
二の不純物元素を含む発光材料を用いることができる。第一の不純物元素としては、例え
ば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）などの金属元素、珪素（Ｓｉ）
などを用いることができる。第二の不純物元素は、例えば、フッ素（Ｆ）、塩素（Ｃｌ）
、臭素（Ｂｒ）、ヨウ素（Ｉ）、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ
）、インジウム（Ｉｎ）、タリウム（Ｔｌ）などを用いることができる。
発光材料は固相反応、すなわち、母体材料及び不純物元素を秤量し、乳鉢で混合、電気
炉で加熱して反応させる方法により、母体材料に不純物元素を含有させる。例えば、母体
材料と、第一の不純物元素又は第一の不純物元素を含む化合物と、第二の不純物元素又は
第二の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼
成を行う。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固体反応
が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態
で焼成を行っても良いが、ペレット状態で焼成を行うことが好ましい。
また、固相反応を利用する場合の不純物元素として、第一の不純物元素と第二の不純物
元素で構成される化合物を組み合わせて用いても良い。この場合、不純物元素が拡散され
やすく固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに余分
な不純物元素が入らないため、純度の高い発光材料が得ることができる。第一の不純物元
素と第二の不純物元素で構成される化合物としては、例えば、フッ化銅（ＣｕＦ２）、塩
化銅（ＣｕＣｌ）、ヨウ化銅（ＣｕＩ）、臭化銅（ＣｕＢｒ）、窒化銅（Ｃｕ３Ｎ）、リ
ン化銅（Ｃｕ３Ｐ）、フッ化銀（ＣｕＦ）、塩化銀（ＣｕＣｌ）、ヨウ化銀（ＣｕＩ）、
臭化銀（ＣｕＢｒ）、塩化金（ＡｕＣｌ３）、臭化金（ＡｕＢｒ３）、塩化白金（ＰｔＣ
ｌ２）などを用いることができる。また、第二の不純物元素の代わりに第三の不純物元素
を含んだ発光材料を用いても良い。
第三の不純物元素は、例えば、リチウム（Ｌｉ）、ナトリウム（Ｎａ）、カリウム（Ｋ
）、ルビジウム（Ｒｂ）、セシウム（Ｃｓ）、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、
アンチモン（Ｓｂ）、ビスマス（Ｂｉ）などを用いることができる。これらの不純物元素
の濃度は、母体材料に対して０．０１〜１０ｍｏｌ％であれば良く、好ましくは０．１〜
５ｍｏｌ％の範囲である。
高い電気導電性を有する発光材料としては、母体材料として、上述した材料を用い、上
述した第一の不純物元素及び第二の不純物元素及び第三の不純物元素を含む発光材料を添
加した発光材料を用いることができる。これらの不純物元素の濃度は、母体材料に対して
０．０１〜１０ｍｏｌ％であれば良く、好ましくは０．１〜５ｍｏｌ％の範囲であれば良
い。
第二の不純物元素と第三の不純物元素で構成される化合物としては、例えば、フッ化リ
チウム（ＬｉＦ）、塩化リチウム（ＬｉＣｌ）、ヨウ化リチウム（ＬｉＩ）、臭化銅（Ｌ
ｉＢｒ）、塩化ナトリウム（ＮａＣｌ）などのハロゲン化アルカリ、窒化ホウ素（ＢＮ）
、窒化アルミニウム（ＡｌＮ）、アルミニウムアンチモン（ＡｌＳｂ）、ガリウムリン（
ＧａＰ）、ガリウムヒ素（ＧａＡｓ）、インジウムリン（ＩｎＰ）、インジウムヒ素（Ｉ
ｎＡｓ）、インジウムアンチモン（ＩｎＳｂ）などを用いることができる。
母体材料として、上述した材料を用い、上述した第一の不純物元素及び第二の不純物元
素及び第三の不純物元素を含む発光材料を用いた発光層は、高電界により加速されたホッ
トエレクトロンを必要とすることなく、発光することが可能である。つまり、発光素子に
高電圧を印加する必要がなくなるため、低駆動電圧で動作可能な発光素子を得ることがで
きる。また、低駆動電圧で発光可能であるため、消費電力も低減された発光素子を得るこ
とができる。また、さらに他の発光中心となる元素が含まれていても良い。
また、母体材料として上述した材料を用い、第二の不純物元素及び第三の不純物元素及
び上述した金属イオンの内殻電子遷移を利用した発光中心を含む発光材料を用いることが
できる。この場合、発光中心となる金属イオンは、母体材料に対して０．０５〜５原子％
であることが好ましい。また、第二の不純物元素の濃度は、母体材料に対して０．０５〜
５原子％であることが好ましい。また、第三の不純物元素の濃度は、母体材料に対して０
．０５〜５原子％であることが好ましい。このような構成の発光材料は、低電圧で発光可
能である。よっって、低駆動電圧で発光可能な発光素子を得ることができるため、消費電
力が低減された発光素子を得ることができる。また、さらに他の発光中心となる元素が含
まれていても良い。このような発光材料を用いることにより、発光素子の輝度劣化を抑制
することができる。また、トランジスタを用いて低電圧で駆動することができる。
いずれにしても、発光層の層構造は変化しうるものであり、特定の正孔又は電子注入輸
送層や発光層を備えていない代わりに、もっぱらこの目的用の電極層を備えたり、発光性
の材料を分散させて備えたりする変形は、発光素子としての目的を達成し得る範囲におい
て許容されうるものである。
第１の電極２４０７及び第２の電極２４１７の他方は、透光性を有さない材料で形成さ
れていても良い。例えば、ＬｉやＣｓ等のアルカリ金属、及びＭｇ、Ｃａ、Ｓｒ等のアル
カリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、及びこ
れらの化合物（ＣａＦ２）の他、ＹｂやＥｒ等の希土類金属を用いることができる。
第３の絶縁膜２４０８としては、第２の絶縁膜２４０５と同様の材料を用いて形成する
ことができる。第３の絶縁膜２４０８は、第１の電極２４０７の端部を覆うように第１の
電極２４０７の周辺に形成され、隣り合う画素において発光層２４０９を分離する機能を
有する。
発光層２４０９は、一又は複数の層で構成されている。複数の層で構成されている場合
、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸
送層、電子注入層などに分類することができる。なお各層の境目は必ずしも明確である必
要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合も
ある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料
として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。
発光素子２４１５は、発光層２４０９と、発光層２４０９を介して重なる第１の電極２
４０７及び第２の電極２４１７とによって構成される。第１の電極２４０７及び第２の電
極２４１７の一方が陽極に相当し、他方が陰極に相当する。発光素子２４１５は、陽極と
陰極の間にしきい値電圧より大きい電圧が順バイアスで印加されると、陽極から陰極に電
流が流れて発光する。
次に、図２４（Ｂ）の構成について説明する。なお、図２４（Ａ）と同じ部分は同じ符
号を用いて示し、説明は省略する。
図２４（Ｂ）は、図２４（Ａ）において、第２の絶縁膜２４０５と第３の絶縁膜２４０
８の間に絶縁膜２４１８を有する構成である。電極２４０６と第１の電極２４０７とは、
絶縁膜２４１８に設けられたコンタクトホールにおいて電極２４１６によって接続されて
いる。
絶縁膜２４１８は、第２の絶縁膜２４０５と同様の構成とすることができる。電極２４
１６は、電極２４０６と同様の構成とすることができる。
本実施例は、図７乃至図２３で示す発光ユニットの構造についての一例を示している。
すなわち、図２４（Ａ）、（Ｂ）で示すＴＦＴ２４１０、容量素子２４１１、発光素子２
４１５を用いて、図７乃至図２３で示す発光ユニットを構成することができる。その発光
ユニットは、図１で示す発光ユニット１０４、図２で示す発光ユニット２０４、図３で示
す発光ユニット３０４、図４で示す発光ユニット４０４、図５で示す発光ユニット５０４
、図６で示す発光ユニット６０４として適用することができる。それにより、ソース信号
線の充放電に影響する寄生容量が、ソースドライバの出力から画素への書込みが選択され
ている画素までのソース信号線にしか影響しなくなる。それにより、ソース信号線の充放
電による消費電力の増大を小さくし低消費電力化を図ることができる。
本実施例は、トランジスタの半導体層に水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）
を用いた場合について説明する。図２８にはトップゲートのトランジスタ、図２９及び図
３０にはボトムゲートのトランジスタの場合について示す。
水素化アモルファスシリコンを半導体層に用いたトップゲート構造のトランジスタの断
面を図２８（ａ）に示す。図に示すように、基板２８０１上に下地膜２８０２が形成され
ている。さらに下地膜２８０２上に画素電極２８０３が形成されている。また、画素電極
２８０３と同層に同じ材料からなる第１の電極２８０４が形成されている。
基板はガラス基板、石英基板、セラミック基板などを用いることができる。また、下地
膜２８０２としては、窒化アルミ（ＡｌＮ）や酸化シリコン（ＳｉＯ２）、酸化窒化シリ
コン（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
また、下地膜２８０２上に配線２８０５及び配線２８０６が形成され、画素電極２８０
３の端部が配線２８０５で覆われている。配線２８０５及び配線２８０６の上部にＮ型の
導電型を有するＮ型半導体層２８０７及びＮ型半導体層２８０８が形成されている。また
、配線２８０５と配線２８０６の間であって、下地膜２８０２上に半導体層２８０９が形
成されている。そして、半導体層２８０９の一部はＮ型半導体層２８０７及びＮ型半導体
層２８０８上にまで延長されている。なお、この半導体層は水素化アモルファスシリコン
（ａ−Ｓｉ：Ｈ）等の非結晶性を有する半導体膜、微結晶シリコン（μｃ−Ｓｉ：Ｈ）等
で形成されている。また、半導体層２８０９上にゲート絶縁膜２８１０が形成されている
。また、ゲート絶縁膜２８１０と同層の同じ材料からなる絶縁膜２８１１が第１の電極２
８０４上にも形成されている。なお、ゲート絶縁膜２８１０としては酸化シリコン膜や窒
化シリコン膜などが用いられる。
また、ゲート絶縁膜２８１０上に、ゲート電極２８１２が形成されている。また、ゲー
ト電極２８１２と同層に同じ材料でなる第２の電極２８１３が第１の電極２８０４上に絶
縁膜２８１１を介して形成されている。第１の電極２８０４及び第２の電極２８１３で絶
縁膜２８１１を挟まれた容量素子２８１９が形成されている。また、画素電極２８０３の
端部、駆動トランジスタ２８１８及び容量素子２８１９を覆い、層間絶縁膜２８１４が形
成されている。
層間絶縁膜２８１４及びその開口部に位置する画素電極２８０３上に有機化合物を含む
層２８１５及び対向電極２８１６が形成され、画素電極２８０３と対向電極２８１６とで
有機化合物を含む層２８１５が挟まれた領域では発光素子２８１７が形成されている。
また、図２８（ａ）に示す第１の電極２８０４を図２８（ｂ）に示すように第１の電極
２８２０で形成しても良い。第１の電極２８２０は配線２８０５及び２８０６と同層の同
一材料で形成されている。
また、水素化アモルファスシリコンを半導体層に用いたボトムゲート構造のトランジス
タを用いた半導体装置のパネルの部分断面を図２９に示す。
基板２９０１上にゲート電極２９０３が形成されている。また、ゲート電極２９０３と
同層に同じ材料からなる第１の電極２９０４が形成されている。ゲート電極２９０３の材
料にはリンが添加された多結晶シリコンを用いることができる。多結晶シリコンの他に、
金属とシリコンの化合物であるシリサイドでも良い。
また、ゲート電極２９０３及び第１の電極２９０４を覆うようにゲート絶縁膜２９０５
が形成されている。ゲート絶縁膜２９０５としては酸化シリコン膜や窒化シリコン膜など
が用いられる。
また、ゲート絶縁膜２９０５上に、半導体層２９０６が形成されている。また、半導体
層２９０６と同層に同じ材料からなる半導体層２９０７が形成されている。基板はガラス
基板、石英基板、セラミック基板などを用いることができる。
半導体層２９０６上にはＮ型の導電性を有するＮ型半導体層２９０８、Ｎ型半導体層２
９０９が形成され、半導体層２９０７上にはＮ型半導体層２９１０が形成されている。
Ｎ型半導体層２９０８、Ｎ型半導体層２９０９にはそれぞれ配線２９１１、配線２９１
２が形成され、Ｎ型半導体層２９１０上には配線２９１１及び配線２９１２と同層の同一
材料からなる導電層２９１３が形成されている。
半導体層２９０７、Ｎ型半導体層２９１０及び導電層２９１３からなる第２の電極が構
成される。なお、この第２の電極と第１の電極２９０４でゲート絶縁膜２９０５を挟み込
んだ構造の容量素子２９２０が形成されている。
また、配線２９１１の一方の端部は延在し、その延在した配線２９１１上部に接して画
素電極２９１４が形成されている。
また、画素電極２９１４の端部、駆動トランジスタ２９１９及び容量素子２９２０を覆
うように絶縁層２９１５が形成されている。
画素電極２９１４及び絶縁層２９１５上には有機化合物を含む層２９１６及び対向電極
２９１７が形成され、画素電極２９１４と対向電極２９１７とで有機化合物を含む層２９
１６が挟まれた領域では発光素子２９１８が形成されている。
容量素子の第２の電極の一部となる半導体層２９０７及びＮ型半導体層２９１０は設け
るなくても良い。つまり第２の電極は導電層２９１３とし、第１の電極２９０４と導電層
２９１３でゲート絶縁膜が挟まれた構造の容量素子としても良い。
なお、図２９（ａ）において、配線２９１１を形成する前に画素電極２９１４を形成す
ることで、図２９（ｂ）に示すような、画素電極２９１４と同層で同じ材料からなる第２
の電極２９２１と第１の電極２９０４でゲート絶縁膜２９０５が挟まれた構造の容量素子
２９２０を形成することができる。
なお、図２９では、逆スタガ型のチャネルエッチ構造のトランジスタについて示したが
、もちろんチャネル保護構造のトランジスタでも良い。チャネル保護構造のトランジスタ
の場合について、図３０（ａ）、（ｂ）を用いて説明する。
図３０（ａ）に示すチャネル保護型構造のトランジスタは図２９（ａ）に示したチャネ
ルエッチ構造の駆動トランジスタ２９１９の半導体層２９０６のチャネルが形成される領
域上にエッチングのマスクとなる絶縁層３００１が設けられている点が異なり、他の共通
しているところは共通の符号を用いている。
また、同様に、図３０（ｂ）に示すチャネル保護型構造のトランジスタは図２９（ｂ）
に示したチャネルエッチ構造の駆動トランジスタ２９１９の半導体層２９０６のチャネル
が形成される領域上にエッチングのマスクとなる絶縁層３００１が設けられている点が異
なり、他の共通しているところは共通の符号を用いている。
本発明の画素を構成するトランジスタの半導体層（チャネル形成領域やソース領域やド
レイン領域など）に非晶質半導体膜を用いることで、製造コストを削減することができる
。例えば、図２８〜図３０に示す画素構成を用いることで非晶質半導体膜を適用すること
が可能である。
なお、本発明の画素構成の適用することができるトランジスタの構造や、容量素子の構
造は上述した構成に限られず、さまざまな構成のトランジスタの構造や、容量素子の構造
のものを用いることができる。
図２８にはトップゲートのトランジスタ、図２９及び図３０にはボトムゲートのトランジ
スタの場合を示している。本実施例は、図７乃至図２３で示す発光ユニットの構造につい
ての一例を示している。すなわち、図２８で示す駆動トランジスタ２８１８、容量素子２
８１９、発光素子２８１７、或いは、図２９及び図３０で示す駆動トランジスタ２９１９
、容量素子２９２０、発光素子２９１８を用いて、図７乃至図２３で示す発光ユニットを
構成することができる。その発光ユニットは、図１で示す発光ユニット１０４、図２で示
す発光ユニット２０４、図３で示す発光ユニット３０４、図４で示す発光ユニット４０４
、図５で示す発光ユニット５０４、図６で示す発光ユニット６０４として適用することが
できる。それにより、ソース信号線の充放電に影響する寄生容量が、ソースドライバの出
力から画素への書込みが選択されている画素までのソース信号線にしか影響しなくなる。
それにより、ソース信号線の充放電による消費電力の増大を小さくし低消費電力化を図る
ことができる。
本実施例では、実施例１及び実施例２に適用することのできるトランジスタ等の作製方
法として、プラズマ処理を用いて半導体装置を作製する方法について説明する。
図３１は、トランジスタを含む半導体装置の構造例を示した図である。なお、図３１に
おいて、図３１（Ｂ）は図３１（Ａ）のａ−ｂ間の断面図に相当し、図３１（Ｃ）は図３
１（Ａ）のｃ−ｄ間の断面図に相当する。
図３１に示す半導体装置は、基板４６０１上に絶縁膜４６０２を介して設けられた半導
体膜４６０３ａ、４６０３ｂと、当該半導体膜４６０３ａ、４６０３ｂ上にゲート絶縁膜
４６０４を介して設けられたゲート電極４６０５を有している。さらに、ゲート電極を覆
って設けられた絶縁膜４６０６、４６０７と、半導体膜４６０３ａ、４６０３ｂのソース
領域又はドレイン領域と電気的に接続し且つ絶縁膜４６０７上に設けられた導電膜４６０
８とを有している。なお、図３１においては、半導体膜４６０３ａの一部をチャネル領域
として用いたＮチャネル型トランジスタ４６１０ａと半導体膜４６０３ｂの一部をチャネ
ル領域として用いたＰチャネル型トランジスタ４６１０ｂとを設けた場合を示しているが
、この構成に限られない。例えば、図３１では、Ｎチャネル型トランジスタ４６１０ａに
ＬＤＤ領域を設け、Ｐチャネル型トランジスタ４６１０ｂにはＬＤＤ領域を設けていない
が、両方に設けた構成としても良いし両方に設けない構成とすることも可能である。
なお、本実施例では、上記基板４６０１、絶縁膜４６０２、半導体膜４６０３ａ及び４
６０３ｂ、ゲート絶縁膜４６０４、絶縁膜４６０６又は絶縁膜４６０７のうち少なくとも
いずれか一層に、プラズマ処理を用いて酸化又は窒化を行うことにより半導体膜又は絶縁
膜を酸化又は窒化することによって、図３１に示した半導体装置を作製する。このように
、プラズマ処理を用いて半導体膜又は絶縁膜を酸化又は窒化することによって、当該半導
体膜又は絶縁膜の表面を改質し、ＣＶＤ法やスパッタリング法により形成した絶縁膜と比
較してより緻密な絶縁膜を形成することができるため、ピンホール等の欠陥を抑制し半導
体装置の特性等を向上させることが可能となる。
本実施例では、上記図３１における半導体膜４６０３ａ及び４６０３ｂ又はゲート絶縁
膜４６０４にプラズマ処理を行い、当該半導体膜４６０３ａ及び４６０３ｂ又はゲート絶
縁膜４６０４を酸化又は窒化することによって半導体装置を作製する方法について図面を
参照して説明する。なお、以下の説明において、図３２（Ａ１）乃至図３２（Ｄ１）は、
図３１（Ａ）におけるａ−ｂ間の断面図に相当する。また、図３２（Ａ２）乃至図３２（
Ｄ２）は、図３１（Ａ）におけるｃ−ｄ間の断面図に相当する。これは、図３３乃至図３
７についても同様である。
はじめに、基板上に設けられた島状の半導体膜において、当該島状の半導体膜の端部を
直角に近い形状で設ける場合について示す。
まず、基板４６０１上に島状の半導体膜４６０３ａ、４６０３ｂを形成する（図３２（
Ａ１）、（Ａ２））。島状の半導体膜４６０３ａ、４６０３ｂは、基板４６０１上にあら
かじめ形成された絶縁膜４６０２上にスパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ
法等を用いてシリコン（Ｓｉ）を主成分とする材料（例えばＳｉｘＧｅ１−ｘ等）等を用
いて非晶質半導体膜を形成する。そして、当該非晶質半導体膜を結晶化させ、半導体膜を
選択的にエッチングすることにより設けることができる。なお、非晶質半導体膜の結晶化
は、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助
長する金属元素を用いる熱結晶化法又はこれら方法を組み合わせた方法等により行うこと
ができる。なお、図３２（Ａ１）、（Ａ２）では、島状の半導体膜４６０３ａ、４６０３
ｂの端部を直角に近い形状（θ＝８５〜１００°）で設ける。
次に、プラズマ処理を行い半導体膜４６０３ａ、４６０３ｂを酸化又は窒化することに
よって、当該半導体膜４６０３ａ、４６０３ｂの表面にそれぞれ酸化膜又は窒化膜４６２
１ａ、４６２１ｂ（以下、絶縁膜４６２１ａ、絶縁膜４６２１ｂとも記す）を形成する（
図３２（Ｂ１）、（Ｂ２））。例えば、半導体膜４６０３ａ、４６０３ｂとしてＳｉを用
いた場合、絶縁膜４６２１ａ及び絶縁膜４６２１ｂとして、酸化シリコン（ＳｉＯｘ）又
は窒化シリコン（ＳｉＮｘ）が形成される。また、プラズマ処理により半導体膜４６０３
ａ、４６０３ｂを酸化させた後に、再度プラズマ処理を行うことによって窒化させても良
い。この場合、半導体膜４６０３ａ、４６０３ｂに接して酸化シリコン（ＳｉＯｘ）が形
成され、当該酸化シリコンの表面に窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）が形成
される。なお、プラズマ処理により半導体膜を酸化する場合には、酸素雰囲気下（例えば
、酸素（Ｏ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲
気下又は酸素と水素（Ｈ２）と希ガス雰囲気下又は一酸化二窒素と希ガス雰囲気下）でプ
ラズマ処理を行う。一方、プラズマ処理により半導体膜を窒化する場合には、窒素雰囲気
下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを
含む）雰囲気下又は窒素と水素と希ガス雰囲気下又はＮＨ３と希ガス雰囲気下）でプラズ
マ処理を行う。希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを
混合したガスを用いても良い。そのため、絶縁膜４６２１ａ、４６２１ｂは、プラズマ処
理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでお
り、Ａｒを用いた場合には絶縁膜４６２１ａ、４６２１ｂにＡｒが含まれている。
また、プラズマ処理は、上記ガスの雰囲気中において、プラズマの電子密度が１×１０
１１ｃｍ−３以上１×１０１３ｃｍ−３以下であり、プラズマの電子温度が０．５ｅＶ以
上１．５ｅＶ以下で行う。プラズマの電子密度が高密度であり、基板４６０１上に形成さ
れた被処理物（ここでは、半導体膜４６０３ａ、４６０３ｂ）付近での電子温度が低いた
め、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電
子密度が１×１０１１ｃｍ−３以上と高密度であるため、プラズマ処理を用いて、被処理
物を酸化又は窒化することよって形成される酸化物又は窒化膜は、ＣＶＤ法やスパッタリ
ング法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成する
ことができる。また、プラズマの電子温度が１ｅＶ以下と低いため、従来のプラズマ処理
や熱酸化法と比較して低温度で酸化又は窒化処理を行うことができる。たとえば、ガラス
基板の歪点温度よりも１００度以上低い温度でプラズマ処理を行っても十分に酸化又は窒
化処理を行うことができる。なお、プラズマを形成するための周波数としては、マイクロ
波（２．４５ＧＨｚ）等の高周波を用いることができる。なお、以下に特に断らない場合
は、プラズマ処理として上記条件を用いて行うものとする。
次に、絶縁膜４６２１ａ、４６２１ｂを覆うようにゲート絶縁膜４６０４を形成する（
図３２（Ｃ１）、（Ｃ２））。ゲート絶縁膜４６０４は、スパッタリング法、ＬＰＣＶＤ
法、プラズマＣＶＤ法等を用いて、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ
）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）
（ｘ＞ｙ）等の酸素又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造で設ける
ことができる。例えば、半導体膜４６０３ａ、４６０３ｂとしてＳｉを用い、プラズマ処
理により当該Ｓｉを酸化させることによって当該半導体膜４６０３ａ、４６０３ｂの表面
に絶縁膜４６２１ａ、４６２１ｂとして酸化シリコンを形成した場合、当該絶縁膜４６２
１ａ、４６２１ｂ上にゲート絶縁膜として酸化シリコン（ＳｉＯｘ）を形成する。また、
上記図３２（Ｂ１）、（Ｂ２）において、プラズマ処理により半導体膜４６０３ａ、４６
０３ｂを酸化又は窒化することによって形成された絶縁膜４６２１ａ、４６２１ｂの膜厚
が十分である場合には、当該絶縁膜４６２１ａ、４６２１ｂをゲート絶縁膜として用いる
ことも可能である。
次に、ゲート絶縁膜４６０４上にゲート電極４６０５等を形成することによって、島状
の半導体膜４６０３ａ、４６０３ｂをチャネル領域として用いたＮチャネル型トランジス
タ４６１０ａ、Ｐチャネル型トランジスタ４６１０ｂを有する半導体装置を作製すること
ができる（図３２（Ｄ１）、（Ｄ２））。
このように、半導体膜４６０３ａ、４６０３ｂ上にゲート絶縁膜４６０４を設ける前に
、プラズマ処理により半導体膜４６０３ａ、４６０３ｂの表面を酸化又は窒化することに
よって、チャネル領域の端部４６５１ａ、４６５１ｂ等におけるゲート絶縁膜４６０４の
被覆不良に起因するゲート電極と半導体膜のショート等を防止することができる。島状の
半導体膜の側端部が略垂直（θ＝８５〜１００°）に切り立っている場合には、ゲート絶
縁膜を形成したときにその側端部をうまく被覆できない問題がある。しかしながら、あら
かじめ半導体膜の表面にプラズマ処理を用いて酸化又は窒化しておくことによって、半導
体膜の側端部におけるゲート絶縁膜の被覆不良等を防止することが可能となる。
また、上記図３２（Ｃ１）、（Ｃ２）において、ゲート絶縁膜４６０４を形成した後に
プラズマ処理を行うことによって、ゲート絶縁膜４６０４を酸化又は窒化させても良い。
この場合、半導体膜４６０３ａ、４６０３ｂを覆うように形成されたゲート絶縁膜４６０
４（図３３（Ａ１）、（Ａ２））にプラズマ処理を行い、ゲート絶縁膜４６０４を酸化又
は窒化することによって、ゲート絶縁膜４６０４の表面に酸化膜又は窒化膜（以下、絶縁
膜４６２３とも記す）を形成する（図３３（Ｂ１）、（Ｂ２））。プラズマ処理の条件は
、上記図３２（Ｂ１）、（Ｂ２）と同様に行うことができる。また、絶縁膜４６２３は、
プラズマ処理に用いた希ガスを含んでおり、例えばＡｒを用いた場合には絶縁膜４６２３
にＡｒが含まれている。
また、図３３（Ｂ１）、（Ｂ２）において、一旦酸素雰囲気下でプラズマ処理を行うこ
とによりゲート絶縁膜４６０４を酸化させた後に、再度窒素雰囲気下でプラズマ処理を行
うことにより窒化させても良い。この場合、半導体膜４６０３ａ、４６０３ｂ上に酸化シ
リコン（ＳｉＯｘ）又は酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）が形成され、ゲー
ト電極４６０５に接して窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）が形成される。そ
の後、絶縁膜４６２３上にゲート電極４６０５等を形成することによって、島状の半導体
膜４６０３ａ、４６０３ｂをチャネル領域として用いたＮチャネル型トランジスタ４６１
０ａ、Ｐチャネル型トランジスタ４６１０ｂを有する半導体装置を作製することができる
（図３３（Ｃ１）、（Ｃ２））。このように、ゲート絶縁膜にプラズマ処理を行うことに
より、当該ゲート絶縁膜の表面を酸化又は窒化することによって、ゲート絶縁膜の表面を
改質し緻密な膜を形成することができる。プラズマ処理を行うことによって得られた絶縁
膜は、ＣＶＤ法やスパッタリング法で形成された絶縁膜と比較して緻密でピンホール等の
欠陥も少ないため、トランジスタの特性を向上させることができる。
なお、図３３においては、あらかじめ半導体膜４６０３ａ、４６０３ｂにプラズマ処理
を行うことによって、当該半導体膜４６０３ａ、４６０３ｂの表面を酸化又は窒化させた
場合を示したが、半導体膜４６０３ａ、４６０３ｂにプラズマ処理を行わずにゲート絶縁
膜４６０４を形成した後にプラズマ処理を行う方法を用いても良い。このように、ゲート
電極を形成する前にプラズマ処理を行うことによって、ゲート絶縁膜の被覆不良により露
出した半導体膜を酸化又は窒化することができるため不良の発生を防止することができる
。すなわち、半導体膜の端部におけるゲート絶縁膜の被覆不良に起因するゲート電極と半
導体膜のショート等を防止することができる。
このように、島状の半導体膜の端部を直角に近い形状で設けた場合であっても、半導体
膜又はゲート絶縁膜にプラズマ処理を行い、当該半導体膜又はゲート絶縁膜を酸化又は窒
化することによって、半導体膜の端部におけるゲート絶縁膜の被覆不良に起因するゲート
電極と半導体膜のショート等を防止することができる。
次に、基板上に設けられた島状の半導体膜において、当該島状の半導体膜の端部をテー
パー形状（θ＝３０〜８５°）で設ける場合について示す。
まず、基板４６０１上に島状の半導体膜４６０３ａ、４６０３ｂを形成する（図３４（
Ａ１）、（Ａ２））。島状の半導体膜４６０３ａ、４６０３ｂは、基板４６０１上にあら
かじめ形成された絶縁膜４６０２上にスパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ
法等を用いてシリコン（Ｓｉ）を主成分とする材料（例えばＳｉｘＧｅ１−ｘ等）等を用
いて非晶質半導体膜を形成し、それを結晶化したものである。非晶質半導体膜の結晶化は
、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長
する金属元素を用いる熱結晶化法などにより行う。なお、図３４（Ａ１）、（Ａ２）では
、島状の半導体膜の端部をテーパー形状（θ＝３０〜８５°）にエッチング加工している
。
次に、半導体膜４６０３ａ、４６０３ｂを覆うようにゲート絶縁膜４６０４を形成する
（図３４（Ｂ１）、（Ｂ２））。ゲート絶縁膜４６０４は、スパッタリング法、ＬＰＣＶ
Ｄ法、プラズマＣＶＤ法等を用いて、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮ
ｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ
）（ｘ＞ｙ）等の酸素又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造で設け
ることができる。
次に、プラズマ処理を行いゲート絶縁膜４６０４を酸化又は窒化することによって、当
該ゲート絶縁膜４６０４の表面にそれぞれ酸化膜又は窒化膜（以下、絶縁膜４６２４とも
記す）を形成する（図３４（Ｃ１）、（Ｃ２））。なお、プラズマ処理の条件は上記と同
様に行うことができる。例えば、ゲート絶縁膜４６０４として酸化シリコン（ＳｉＯｘ）
又は酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）を用いた場合、酸素雰囲気下でプラズ
マ処理を行いゲート絶縁膜４６０４を酸化する。当該絶縁膜は、ゲート絶縁膜の表面には
ＣＶＤ法やスパッタリング法等により形成されたゲート絶縁膜と比較してピンホール等の
欠陥の少ない緻密な膜を形成することができる。一方、窒素雰囲気下でプラズマ処理を行
いゲート絶縁膜４６０４を窒化することによって、ゲート絶縁膜４６０４の表面に絶縁膜
４６２４として窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）を設けることができる。ま
た、一旦酸素雰囲気下でプラズマ処理を行うことによりゲート絶縁膜４６０４を酸化させ
た後に、再度窒素雰囲気下でプラズマ処理を行うことにより窒化させても良い。また、絶
縁膜４６２４は、プラズマ処理に用いた希ガスを含んでおり、例えばＡｒを用いた場合に
は絶縁膜４６２４中にＡｒが含まれている。
次に、ゲート絶縁膜４６０４上にゲート電極４６０５等を形成することによって、島状
の半導体膜４６０３ａ、４６０３ｂをチャネル領域として用いたＮチャネル型トランジス
タ４６１０ａ、Ｐチャネル型トランジスタ４６１０ｂを有する半導体装置を作製すること
ができる（図３４（Ｄ１）、（Ｄ２））。
このように、ゲート絶縁膜にプラズマ処理を行うことにより、ゲート絶縁膜の表面に酸
化膜又は窒化膜からなる絶縁膜を設け、ゲート絶縁膜の表面の改質をすることができる。
プラズマ処理を行うことによって酸化又は窒化された絶縁膜は、ＣＶＤ法やスパッタリン
グ法で形成されたゲート絶縁膜と比較して緻密でピンホール等の欠陥も少ないため、トラ
ンジスタの特性を向上させることができる。また、半導体膜の端部をテーパー形状とする
ことによって、半導体膜の端部におけるゲート絶縁膜の被覆不良に起因するゲート電極と
半導体膜のショート等を抑制することができるが、ゲート絶縁膜を形成した後にプラズマ
処理を行うことによって、より一層ゲート電極と半導体膜のショート等を防止することが
できる。
次に、図３４とは、異なる半導体装置の作製方法に関して図面を参照して説明する。具
体的には、テーパー形状を有する半導体膜の端部に選択的にプラズマ処理を行う場合に関
して示す。
まず、基板４６０１上に島状の半導体膜４６０３ａ、４６０３ｂを形成する（図３５（
Ａ１）、（Ａ２））。島状の半導体膜４６０３ａ、４６０３ｂは、基板４６０１上にあら
かじめ形成された絶縁膜４６０２上にスパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ
法等を用いてシリコン（Ｓｉ）を主成分とする材料（例えばＳｉｘＧｅ１−ｘ等）等を用
いて非晶質半導体膜を形成したものを結晶化したものである。レジスト４６２５ａ、４６
２５ｂは、半導体膜を島状にエッチングするために用いている。なお、非晶質半導体膜の
結晶化は、レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶
化を助長する金属元素を用いる熱結晶化法又はこれら方法を組み合わせた方法等により行
うことができる。
次に、半導体膜のエッチングのために使用したレジスト４６２５ａ、４６２５ｂを除去
する前に、プラズマ処理を行い島状の半導体膜４６０３ａ、４６０３ｂの端部を選択的に
酸化又は窒化することによって、当該半導体膜４６０３ａ、４６０３ｂの端部にそれぞれ
酸化膜又は窒化膜（以下、絶縁膜４６２６とも記す）を形成する（図３５（Ｂ１）、（Ｂ
２））。プラズマ処理は、上述した条件下で行う。また、絶縁膜４６２６は、プラズマ処
理に用いた希ガスを含んでいる。
次に、半導体膜４６０３ａ、４６０３ｂを覆うようにゲート絶縁膜４６０４を形成する
（図３５（Ｃ１）、（Ｃ２））。ゲート絶縁膜４６０４は、上記と同様に設けることがで
きる。
次に、ゲート絶縁膜４６０４上にゲート電極４６０５等を形成することによって、島状
の半導体膜４６０３ａ、４６０３ｂをチャネル領域として用いたＮチャネル型トランジス
タ４６１０ａ、Ｐチャネル型トランジスタ４６１０ｂを有する半導体装置を作製すること
ができる（図３５（Ｄ１）、（Ｄ２））。
半導体膜４６０３ａ、４６０３ｂの端部をテーパー形状に設けた場合、半導体膜４６０
３ａ、４６０３ｂの一部に形成されるチャネル領域の端部４６５２ａ、４６５２ｂもテー
パー形状となり半導体膜の膜厚やゲート絶縁膜の膜厚が中央部分と比較して変化するため
、トランジスタの特性に影響を及ぼす場合がある。そのため、ここではプラズマ処理によ
りチャネル領域の端部を選択的に酸化又は窒化して、当該チャネル領域の端部となる半導
体膜に絶縁膜を形成することによって、チャネル領域の端部に起因するトランジスタへの
影響を低減することができる。
なお、図３５では、半導体膜４６０３ａ、４６０３ｂの端部に限ってプラズマ処理によ
り酸化又は窒化を行った例を示したが、もちろん上記図３４（Ｃ１）、（Ｃ２）で示した
ようにゲート絶縁膜４６０４にもプラズマ処理を行って酸化又は窒化させて絶縁膜４６２
４を形成しても良い（図３７（Ａ１）、（Ａ２））。
次に、上記とは異なる半導体装置の作製方法に関して図面を参照して説明する。具体的
には、テーパー形状を有する半導体膜にプラズマ処理を行う場合に関して示す。
まず、基板４６０１上に上記と同様に島状の半導体膜４６０３ａ、４６０３ｂを形成す
る（図３６（Ａ１）、（Ａ２））。
次に、プラズマ処理を行い半導体膜４６０３ａ、４６０３ｂを酸化又は窒化することに
よって、当該半導体膜４６０３ａ、４６０３ｂの表面にそれぞれ酸化膜又は窒化膜（以下
、絶縁膜４６２７ａ、絶縁膜４６２７ｂとも記す）を形成する（図３６（Ｂ１）、（Ｂ２
））。プラズマ処理は上述した条件下で同様に行うことができる。例えば、半導体膜４６
０３ａ、４６０３ｂとしてＳｉを用いた場合、絶縁膜４６２７ａ及び絶縁膜４６２７ｂと
して、酸化シリコン（ＳｉＯｘ）又は窒化シリコン（ＳｉＮｘ）が形成される。また、プ
ラズマ処理により半導体膜４６０３ａ、４６０３ｂを酸化させた後に、再度プラズマ処理
を行うことによって窒化させても良い。この場合、半導体膜４６０３ａ、４６０３ｂに接
して酸化シリコン（ＳｉＯｘ）又は酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）が形成
され、当該酸化シリコンの又は酸化窒化シリコン表面に窒化酸化シリコン（ＳｉＮｘＯｙ
）（ｘ＞ｙ）が形成される。そのため、絶縁膜４６２７ａ、４６２７ｂは、プラズマ処理
に用いた希ガスを含んでいる。なお、プラズマ処理を行うことにより半導体膜４６０３ａ
、４６０３ｂの端部も同時に酸化又は窒化される。
次に、絶縁膜４６２７ａ、４６２７ｂを覆うようにゲート絶縁膜４６０４を形成する（
図３６（Ｃ１）、（Ｃ２））。ゲート絶縁膜４６０４は、スパッタリング法、ＬＰＣＶＤ
法、プラズマＣＶＤ法等を用いて、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ
）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）
（ｘ＞ｙ）等の酸素又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造で設ける
ことができる。例えば、半導体膜４６０３ａ、４６０３ｂとしてＳｉを用いてプラズマ処
理により酸化させることによって、当該半導体膜４６０３ａ、４６０３ｂ表面に絶縁膜４
６２７ａ、４６２７ｂとして酸化シリコンを形成した場合、当該絶縁膜４６２７ａ、４６
２７ｂ上にゲート絶縁膜として酸化シリコン（ＳｉＯｘ）を形成する。
次に、ゲート絶縁膜４６０４上にゲート電極４６０５等を形成することによって、島状
の半導体膜４６０３ａ、４６０３ｂをチャネル領域として用いたＮチャネル型トランジス
タ４６１０ａ、Ｐチャネル型トランジスタ４６１０ｂを有する半導体装置を作製すること
ができる（図３６（Ｄ１）、（Ｄ２））。
半導体膜の端部をテーパー形状に設けた場合、半導体膜の一部に形成されるチャネル領
域の端部もテーパー形状となるため、半導体素子の特性に影響を及ぼす場合がある。その
ため、プラズマ処理により半導体膜を酸化又は窒化することによって、結果的にチャネル
領域の端部も酸化又は窒化されるため半導体素子への影響を低減することができる。
なお、図３６では、半導体膜４６０３ａ、４６０３ｂに限ってプラズマ処理により酸化
又は窒化を行った例を示したが、もちろん上記図３４（Ｃ１）、（Ｃ２）で示したように
ゲート絶縁膜４６０４にプラズマ処理を行って酸化又は窒化させて絶縁膜４６２４を形成
することも可能である（図３７（Ｂ１）、（Ｂ２））。この場合、一旦酸素雰囲気下でプ
ラズマ処理を行うことによりゲート絶縁膜４６０４を酸化させた後に、再度窒素雰囲気下
でプラズマ処理を行うことにより窒化させても良い。この場合、半導体膜４６０３ａ、４
６０３ｂ上に酸化シリコン（ＳｉＯｘ）又は酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ
）が形成され、ゲート電極４６０５に接して窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ
）が形成される。
なお、本実施例では、上記図３１における半導体膜４６０３ａ及び４６０３ｂ又はゲー
ト絶縁膜４６０４にプラズマ処理を行い、当該半導体膜４６０３ａ及び４６０３ｂ又はゲ
ート絶縁膜４６０４を酸化又は窒化を行ったが、プラズマ処理を用いて酸化又は窒化を行
う層は、これに限定されない。例えば、基板４６０１又は絶縁膜４６０２にプラズマ処理
を行っても良いし、絶縁膜４６０７にプラズマ処理を行っても良い。
なお、本実施例で述べた内容は、実施例１又は実施例２で述べた内容と自由に組み合わ
せて実施することができる。
本実施例では、実施例１及び実施例２に適用することのできるトランジスタ等の作製方
法として、ハーフトーン方式について説明する。
図３８はトランジスタ、容量素子、抵抗素子を含む半導体装置の断面構造を示す図であ
る。図３８は、Ｎチャネル型トランジスタ５４０１、Ｎチャネル型トランジスタ５４０２
、容量素子５４０４、抵抗素子５４０５、Ｐチャネル型トランジスタ５４０３が示されて
いる。各トランジスタと容量素子は半導体層５５０５、絶縁層５５０８を有し、各トラン
ジスタはさらにゲート電極５５０９を備えている。ゲート電極５５０９は、第１導電層５
５０３と第２導電層５５０２の積層構造で形成されている。また、図３９（Ａ）〜（Ｅ）
は、図３８で示すトランジスタ、容量素子、抵抗素子に対応する上面図であり、合わせて
参照することができる。
図３８において、Ｎチャネル型トランジスタ５４０１は、低濃度ドレイン（ＬＤＤ）構
造とも呼ばれ、ソース及びドレイン領域を形成する不純物領域５５０６の不純物濃度より
も低濃度にドープされた不純物領域５５０７が半導体層５５０５に形成されている。不純
物領域５５０６と不純物領域５５０７には、Ｎチャネル型トランジスタ５４０１を構成す
る場合、Ｎ型を付与する不純物としてリンなどが添加されている。ＬＤＤ領域はホットエ
レクトロン劣化や短チャネル効果を抑制する手段として形成される。
図３９（Ａ）で示すように、Ｎチャネル型トランジスタ５４０１のゲート電極５５０９
において、第１導電層５５０３は、第２導電層５５０２の両側に広がって形成されている
。この場合において、第１導電層５５０３の膜厚は、第２導電層５５０２の膜厚よりも薄
く形成されている。第１導電層５５０３の厚さは、１０〜１００ｋＶの電界で加速された
イオン種を通過させることが可能な厚さに形成されている。不純物領域５５０７はゲート
電極５５０９の第１導電層５５０３と重なるように形成されている。すなわち、ゲート電
極５５０９とオーバーラップするＬＤＤ領域を形成している。この構造は、ゲート電極５
５０９において、第２導電層５５０２をマスクとして、第１導電層５５０３を通して一導
電型の不純物を添加することにより、自己整合的に不純物領域５５０７を形成している。
すなわち、ゲート電極とオーバーラップするＬＤＤ領域を自己整合的に形成している。
図３８において、Ｎチャネル型トランジスタ５４０２は、不純物領域５５０６の片側に
不純物領域５５０６の不純物濃度よりも低濃度にドープされた不純物領域５５０７が半導
体層５５０５に形成されている。図３９（Ｂ）で示すように、Ｎチャネル型トランジスタ
５４０２のゲート電極５５０９において、第１導電層５５０３は、第２導電層５５０２の
片側に広がって形成されている。この場合も同様に、第２導電層５５０２をマスクとして
、第１導電層５５０３を通して一導電型の不純物を添加することにより、自己整合的にＬ
ＤＤ領域を形成することができる。
不純物領域５５０６の片側にＬＤＤを有するトランジスタは、ソース及びドレイン電極
間に正電圧のみ、もしくは負電圧のみが印加されるトランジスタに適用すれば良い。具体
的には、インバータ回路、ＮＡＮＤ回路、ＮＯＲ回路、ラッチ回路といった論理ゲートを
構成するトランジスタや、センスアンプ、定電圧発生回路、ＶＣＯといったアナログ回路
を構成するトランジスタに適用すれば良い。
図３８において、容量素子５４０４は、第１導電層５５０３と半導体層５５０５とで絶
縁層５５０８を挟んで形成されている。容量素子５４０４を形成する半導体層５５０５に
は、不純物領域５５１０と不純物領域５５１１を備えている。不純物領域５５１１は、半
導体層５５０５において第１導電層５５０３とのみ重なる位置に形成される。また、不純
物領域５５１０は配線５５０４とコンタクトする。不純物領域５５１１は、第１導電層５
５０３を通して一導電型の不純物を添加することができるので、不純物領域５５１０と不
純物領域５５１１に含まれる不純物濃度は同じにすることもできるし、異ならせることも
可能である。いずれにしても、容量素子５４０４において、半導体層５５０５は電極とし
て機能させるので、一導電型の不純物を添加して低抵抗化しておくことが好ましい。また
、第１導電層５５０３は、図３９（Ｃ）に示すように、第２導電層５５０２を補助的な電
極として利用することにより、電極として十分に機能させることができる。このように、
第１導電層５５０３と第２導電層５５０２を組み合わせた複合的な電極構造とすることに
より、容量素子５４０４を自己整合的に形成することができる。
図３８において、抵抗素子５４０５は、第１導電層５５０３によって形成されている。
第１導電層５５０３は３０ｎｍ〜１５０ｎｍ程度の厚さに形成されるので、その幅や長さ
を適宜設定して抵抗素子を構成することができる。
抵抗素子は、高濃度に不純物元素を含む半導体層や、膜厚の薄い金属層によって構成す
れば良い。抵抗値が膜厚、膜質、不純物濃度、活性化率などに依存する半導体層に対して
、金属層は、膜厚、膜質で抵抗値が決定するため、ばらつきが小さく好ましい。抵抗素子
５４０５の上面図を図３９（Ｄ）に示す。
図３８において、Ｐチャネル型トランジスタ５４０３は、半導体層５５０５に不純物領
域５５１２を備えている。この不純物領域５５１２は、配線５５０４とコンタクトするソ
ース及びドレイン領域を形成する。ゲート電極５５０９の構成は第１導電層５５０３と第
２導電層５５０２が重畳した構成となっている。Ｐチャネル型トランジスタ５４０３はＬ
ＤＤ領域を設けないシングルドレイン構造のトランジスタである。Ｐチャネル型トランジ
スタ５４０３を形成する場合、不純物領域５５１２にはＰ型を付与する不純物として硼素
などが添加される。一方、不純物領域５５１２にリンを添加すればシングルドレイン構造
のＮチャネル型トランジスタとすることもできる。Ｐチャネル型トランジスタ５４０３の
上面図を図３９（Ｅ）に示す。
半導体層５５０５及びゲート絶縁層５５０８の一方若しくは双方に対してマイクロ波で
励起され、電子温度が２ｅＶ以下、イオンエネルギーが５ｅＶ以下、電子密度が１×１０
１１〜１×１０１３ｃｍ−３程度である高密度プラズマ処理によって酸化又は窒化処理し
ても良い。このとき、基板温度を３００〜４５０℃とし、酸化雰囲気（Ｏ２、Ｎ２Ｏなど
）又は窒化雰囲気（Ｎ２、ＮＨ３など）で処理することにより、半導体層５５０５とゲー
ト絶縁層５５０８の界面の欠陥準位を低減することができる。ゲート絶縁層５５０８対し
てこの処理を行うことにより、この絶縁層の緻密化を図ることができる。すなわち、荷電
欠陥の生成を抑えトランジスタのしきい値電圧の変動を抑えることができる。また、トラ
ンジスタを３Ｖ以下の電圧で駆動させる場合には、このプラズマ処理により酸化若しくは
窒化された絶縁層をゲート絶縁層５５０８として適用することができる。また、トランジ
スタの駆動電圧が３Ｖ以上の場合には、このプラズマ処理で半導体層５５０５の表面に形
成した絶縁層とＣＶＤ法（プラズマＣＶＤ法若しくは熱ＣＶＤ法）で堆積した絶縁層とを
組み合わせてゲート絶縁層５５０８を形成することができる。また、同様にこの絶縁層は
、容量素子５４０４の誘電体層としても利用することができる。この場合、このプラズマ
処理で形成された絶縁層は、１ｎｍ〜１０ｎｍの厚さで形成され、緻密な膜であるので、
大きな電荷容量を持つ容量素子を形成することができる。
図３８及び図３９を参照して説明したように、膜厚の異なる導電層を組み合わせること
により、さまざまな構成の素子を形成することができる。第１導電層のみが形成される領
域と、第１導電層と第２導電層が積層されている領域は、回折格子パターン或いは半透膜
からなる光強度低減機能を有する補助パターンを設置したフォトマスク又はレチクルを用
いて形成することができる。すなわち、フォトリソグラフィー工程において、フォトレジ
ストを露光する際に、フォトマスクの透過光量を調節して、現像されるレジストマスクの
厚さを異ならせる。この場合、フォトマスク又はレチクルに解像度限界以下のスリットを
設けて上記複雑な形状を有するレジストを形成しても良い。また、現像後に約２００℃の
ベークを行ってフォトレジスト材料で形成されるマスクパターンを変形させても良い。
また、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを
設置したフォトマスク又はレチクルを用いることにより、第１導電層のみが形成される領
域と、第１導電層と第２導電層が積層されている領域を連続して形成することができる。
図３９（Ａ）に示すように、第１導電層のみが形成される領域を半導体層上に選択的に形
成することができる。このような領域は、半導体層上において有効であるが、それ以外の
領域（ゲート電極と連続する配線領域）では必要がない。このフォトマスク若しくはレチ
クルを用いることにより、配線部分は、第１導電層のみの領域を作らないで済むので、配
線密度を実質的に高めることができる。
図３８及び図３９の場合には、第１導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タ
ンタル（Ｔａ）、窒化タンタル（ＴａＮ）又はモリブデン（Ｍｏ）などの高融点金属、又
は高融点金属を主成分とする合金もしくは化合物を３０〜５０ｎｍの厚さで形成する。ま
た、第２導電層はタングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、窒化タンタ
ル（ＴａＮ）又はモリブデン（Ｍｏ）などの高融点金属、又は高融点金属を主成分とする
合金もしくは化合物で３００〜６００ｎｍの厚さに形成する。例えば、第１導電層と第２
導電層をそれぞれ異なる導電材料を用い、後に行うエッチング工程でエッチングレートの
差が生じるようにする。一例として、第１導電層をＴａＮを用い、第２導電層としてタン
グステン膜を用いることができる。
本実施例では、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パ
ターンを設置したフォトマスク又はレチクルを用いて、電極構造の異なるトランジスタ、
容量素子、抵抗素子を、同じパターニング工程によって作り分けることができることを示
している。これにより、回路の特性に応じて、形態の異なる素子を、工程を増やすことな
く作り込み、集積化することができる。
なお、本実施例で述べた内容は、実施例１〜実施例３で述べた内容と自由に組み合わせ
て実施することができる。
本実施例では、実施例１及び実施例２に適用することのできるトランジスタ等の作製方
法する際のマスクパターンの例について、図４０〜図４２を参照して説明する。
図４０（Ａ）で示す半導体層５６１０、５６１１はシリコン若しくはシリコンを成分と
する結晶性の半導体で形成することが好ましい。例えば、シリコン膜をレーザアニールな
どによって結晶化された多結晶シリコン、単結晶シリコンなどが適用される。その他にも
半導体特性を示す、金属酸化物半導体、アモルファスシリコン、有機半導体を適用するこ
とも可能である。
この場合、最初に形成する半導体層は絶縁表面を有する基板の全面若しくは一部（トラ
ンジスタの半導体領域として画定されるよりも広い面積を有する領域）に形成する。そし
て、フォトリソグラフィー技術によって、半導体層上にマスクパターンを形成する。その
マスクパターンを利用して半導体層をエッチング処理することにより、トランジスタのソ
ース及びドレイン領域及びチャネル形成領域を含む特定形状の島状の半導体層５６１０、
５６１１を形成する。その半導体層５６１０、５６１１はレイアウトの適切さを考慮して
決められる。
図４０（Ａ）で示す半導体層５６１０、５６１１を形成するためのフォトマスクは、図
４０（Ｂ）に示すマスクパターン５６３０を備えている。このマスクパターン５６３０は
、フォトリソグラフィー工程で用いるレジストがポジ型かネガ型かで異なる。ポジ型レジ
ストを用いる場合には、図４０（Ｂ）で示すマスクパターン５６３０は、遮光部として作
製される。マスクパターン５６３０は、多角形の頂部Ａを切り欠いた形状となっている。
また、屈曲部Ｂにおいては、その角部が直角とならないように複数段に渡って屈曲する形
状にしている。
図４０（Ｂ）で示すマスクパターン５６３０は、フォトリソグラフィー工程によって、
その形状が図４０（Ａ）で示す半導体層５６１０、５６１１に反映される。その場合、マ
スクパターン５６３０と相似の形状が転写されても良いが、マスクパターン５６３０の頂
部Ａや屈曲部Ｂがさらに丸みを帯びるように転写されていても良い。すなわち、マスクパ
ターン５６３０よりもさらにパターン形状をなめらかにした丸め部を半導体層５６１０、
５６１１に形成することもできる。
半導体層５６１０、５６１１の上には、酸化シリコン若しくは窒化シリコンを少なくと
も一部に含む絶縁層が形成される。この絶縁層を形成する目的の一つはゲート絶縁層であ
る。そして、図４１（Ａ）で示すように、半導体層と一部が重なるようにゲート配線５７
１２、５７１３、５７１４を形成する。ゲート配線５７１２は半導体層５６１０に対応し
て形成される。ゲート配線５７１３は半導体層５６１０、５６１１に対応して形成される
。また、ゲート配線５７１４は半導体層５６１０、５６１１に対応して形成される。ゲー
ト配線は、金属層又は導電性の高い半導体層を成膜し、フォトリソグラフィー技術によっ
てその形状を絶縁層上に作り込む。
このゲート配線を形成するためのフォトマスクは、図４１（Ｂ）に示すマスクパターン
５７３１を備えている。このマスクパターン５７３１は、コーナー部の外側及び内側が、
鋭角に折れ曲がらないように成形されている。すなわち、コーナー部の外側の頂部を切り
欠き、内側を充填することによって、コーナー部が直角に折れ曲がらないパターンとなっ
ている。
図４１（Ｂ）で示すマスクパターン５７３１は、その形状が、図４１（Ａ）で示すゲート
配線５７１２、５７１３、５７１４に反映される。その場合、マスクパターン５７３１と
相似の形状が転写されても良いが、マスクパターン５７３１の角部がさらに丸みを帯びる
ように転写されていても良い。すなわち、マスクパターン５７３１よりもさらにパターン
形状をなめらかにした、丸め部を設けても良い。配線のパターンに尖った部分があると、
ドライエッチングの際に、そこに電界が集中して異常放電が発生し微粉が生成されるとい
った不良が発生する。この場合、配線パターンの角部を丸めることで、そのような不良を
無くすことが可能である。また、洗浄工程において、角部がなめらかな配線パターンは、
屈曲する部分に微粉末が滞留しないで、きれいに洗い流すことができるといった利点もあ
る。
層間絶縁層はゲート配線５７１２、５７１３、５７１４の次に形成される層である。層
間絶縁層は酸化シリコンなどの無機絶縁材料若しくポリイミドやアクリル樹脂などを使っ
た有機絶縁材料を使って形成する。この層間絶縁層とゲート配線５７１２、５７１３、５
７１４の間には窒化シリコン若しくは窒化酸化シリコンなどの絶縁層を介在させても良い
。また、層間絶縁層上にも窒化シリコン若しくは窒化酸化シリコンなどの絶縁層を設けて
も良い。この絶縁層は、外因性の金属イオンや水分などトランジスタにとっては良くない
不純物により半導体層やゲート絶縁層を汚染するのを防ぐことができる。
層間絶縁層には所定の位置に開孔が形成されている。例えば、下層にあるゲート配線や
半導体層に対応して設けられる。金属若しくは金属化合物の一層若しくは複数層で形成さ
れる配線層は、フォトリソグラフィー技術によってマスクパターンが形成され、エッチン
グ加工により所定のパターンに形成される。そして、図４２（Ａ）で示すように、半導体
層と一部が重なるように配線５８１５〜５８２０を形成する。配線はある特定の素子間を
連結する。配線は特定の素子と素子の間を直線で結ぶのではなく、レイアウトの制約上屈
曲部が含まれる。また、コンタクト部やその他の領域において配線幅が変化する。コンタ
クト部では、コンタクトホールが配線幅と同等若しくは大きい場合には、その部分で配線
幅が広がるように変化する。
この配線５８１５〜５８２０を形成するためのフォトマスクは、図４２（Ｂ）に示すマ
スクパターン５８３２を備えている。この場合においても、配線は、そのコーナー部に丸
みを設けることで、上述したように、ドライエッチングの際の異常放電による微粉の発生
や、洗浄工程における微粉末の残留を防ぐことができる。
図４２（Ａ）には、Ｎチャネル型トランジスタ５８２１〜５８２４、Ｐチャネル型トラ
ンジスタ５８２５、５８２６が形成されている。Ｎチャネル型トランジスタ５８２３とＰ
チャネル型トランジスタ５８２５及びＮチャネル型トランジスタ５８２４とＰチャネル型
トランジスタ５８２６はインバータ５８２７、５８２８を構成している。なお、この６つ
のトランジスタを含む回路はＳＲＡＭを形成している。これらのトランジスタの上層には
、窒化シリコンや酸化シリコンなどの絶縁層が形成されていても良い。
なお、本実施形態で述べた内容は、実施例１〜実施例４で述べた内容と自由に組み合わ
せて実施することができる。
本実施例では、画素の形成された基板の封止を行った構成について、図２５を用いて説
明する。図２５（Ａ）は、画素の形成された基板を封止することによって形成されたパネ
ルの上面図であり、図２５（Ｂ）、図２５（Ｃ）はそれぞれ図２５（Ａ）のＡ−Ａ’にお
ける断面図である。図２５（Ｂ）と図２５（Ｃ）とは、異なる方法で封止を行った例であ
る。
図２５（Ａ）乃至図２５（Ｃ）において、基板２５０１上には、複数の画素を有する画
素部２５０２が配置され、画素部２５０２を囲むようにしてシール材２５０６が設けられ
シール材２５０７が貼り付けられている。画素の構造については、上述の発明を実施する
ための最良の形態や、実施例１で示した構成を用いることができる。
図２５（Ｂ）の表示パネルでは、図２５（Ａ）のシール材２５０７は、対向基板２５２
１に相当する。シール材２５０６を接着層として用いて透明な対向基板２５２１が貼り付
けられ、基板２５０１、対向基板２５２１及びシール材２５０６によって密閉空間２５２
２が形成される。対向基板２５２１には、カラーフィルタ２５２０と該カラーフィルタを
保護する保護膜２５２３が設けられる。画素部２５０２に配置された発光素子から発せら
れる光は、該カラーフィルタ２５２０を介して外部に放出される。密閉空間２５２２は、
不活性な樹脂もしくは液体などで充填される。なお、密閉空間２５２２に充填する樹脂と
して、吸湿材を分散させた透光性を有する樹脂を用いても良い。また、シール材２５０６
と密閉空間２５２２に充填される材料とを同一の材料として、対向基板２５２１の接着と
画素部２５０２の封止とを同時に行っても良い。
図２５（Ｃ）に示した表示パネルでは、図２５（Ａ）のシール材２５０７は、シール材
２５２４に相当する。シール材２５０６を接着層として用いてシール材２５２４が貼り付
けられ、基板２５０１、シール材２５０６及びシール材２５２４によって密閉空間２５０
８が形成される。シール材２５２４には予め凹部の中に吸湿剤２５０９が設けられ、上記
密閉空間２５０８の内部において、水分や酸素等を吸着して清浄な雰囲気に保ち、発光素
子の劣化を抑制する役割を果たす。この凹部は目の細かいメッシュ状のカバー材２５１０
で覆われている。カバー材２５１０は空気や水分は通すが、吸湿剤２５０９は通さない。
なお、密閉空間２５０８は、窒素もしくはアルゴン等の希ガスで充填しておけばよく、不
活性であれば樹脂もしくは液体で充填することも可能である。
基板２５０１上には、画素部２５０２等に信号を伝達するための入力端子部２５１１が
設けられ、該入力端子部２５１１へはＦＰＣ２５１２（フレキシブルプリントサーキット
）を介して映像信号等の信号が伝達される。入力端子部２５１１では、基板２５０１上に
形成された配線とＦＰＣ２５１２に設けられた配線とを、導電体を分散させた樹脂（異方
性導電樹脂：ＡＣＦ）を用いて電気的に接続してある。
画素部２５０２が形成された基板２５０１上に、画素部２５０２に信号を入力する駆動
回路が一体形成されていても良い。画素部２５０２に信号を入力する駆動回路をＩＣチッ
プで形成し、基板２５０１上にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で接続しても良い
し、ＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用い
て基板２５０１上に配置しても良い。
本実施例は、第１−６の実施形態と実施例１〜実施例５と自由に組み合わせて実施する
ことができる。
本発明は、パネルに、パネルに信号を入力する回路を実装した表示モジュールに適用す
ることができる。
図２６はパネル２６００と回路基板２６０４を組み合わせた表示モジュールを示してい
る。図２６では、回路基板２６０４上にコントローラ２６０５や信号分割回路２６０６な
どが形成されている例を示した。回路基板２６０４上に形成される回路はこれに限定され
ない。パネルを制御する信号を生成する回路であればどのような回路が形成されていても
良い。
回路基板２６０４上に形成されたこれらの回路から出力された信号は、接続配線２６０
７によってパネル２６００に入力される。
パネル２６００は、画素部２６０１と、ソースドライバ２６０２と、ゲートドライバ２
６０３とを有する。パネル２６００の構成は、実施例１や実施例２等で示した構成と同様
とすることができる。図２６では、画素部２６０１が形成された基板と同一基板上に、ソ
ースドライバ２６０２及びゲートドライバ２６０３が形成されている例を示した。しかし
、本発明の表示モジュールはこれに限定されない。画素部２６０１が形成された基板と同
一基板上にゲートドライバ２６０３のみが形成され、ソースドライバ２６０２は回路基板
上に形成されていても良い。ソースドライバ及びゲートドライバの両方が回路基板上に形
成されていても良い。
このような表示モジュールを組み込んで、様々な電子機器の表示部を形成することがで
きる。
本実施例は、第１−６の実施形態と実施例１〜実施例７と自由に組み合わせて実施する
ことができる。
本発明は、様々な電子機器に適用することができる。電子機器としては、カメラ（ビデ
オカメラ、デジタルカメラ等）、プロジェクター、ヘッドマウントディスプレイ（ゴーグ
ル型ディスプレイ）、ナビゲーションシステム、カーステレオ、パーソナルコンピュータ
、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話又は電子書籍等）、記録
媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ
（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）な
どが挙げられる。電子機器の例を図２７に示す。
図２７（Ａ）は、パーソナルコンピュータであり、本体２７１１、筐体２７１２、表示
部２７１３、キーボード２７１４、外部接続ポート２７１５、ポインティングマウス２７
１６等を含む。本発明は、表示部２７１３に適用される。本発明を用いることによって、
表示部の消費電力を低減することができる。
図２７（Ｂ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、
本体２７２１、筐体２７２２、第１の表示部２７２３、第２の表示部２７２４、記録媒体
読み込み部２７２５（ＤＶＤ等）、操作キー２７２６、スピーカー部２７２７等を含む。
第１の表示部２７２３は主として画像情報を表示し、第２の表示部２７２４は主として文
字情報を表示する。本発明は、第１の表示部２７２３、第２の表示部２７２４に適用され
る。本発明を用いることによって、表示部の消費電力を低減することができる。
図２７（Ｃ）は携帯電話であり、本体２７３１、音声出力部２７３２、音声入力部２７
３３、表示部２７３４、操作スイッチ２７３５、アンテナ２７３６等を含む。本発明は、
表示部２７３４に適用される。本発明を用いることによって、表示部の消費電力を低減す
ることができる。
図２７（Ｄ）はカメラであり、本体２７４１、表示部２７４２、筐体２７４３、外部接
続ポート２７４４、リモコン受信部２７４５、受像部２７４６、バッテリー２７４７、音
声入力部２７４８、操作キー２７４９等を含む。本発明は、表示部２７４２に適用される
。本発明を用いることによって、表示部の消費電力を低減することができる。
本実施は、第１−６の実施形態と実施例１乃至実施例７と自由に組み合わせて実施する
ことができる。
１０１ ソースドライバ
１０２ ゲートドライバ
１０３ 画素
１０４ 発光ユニット
１０５ スイッチ
１０６ スイッチ
１０７ ソース信号線
１０８ ゲート信号線
２０１ ソースドライバ
２０２ ゲートドライバ
２０３ 画素
２０４ 発光ユニット
２０５ スイッチ
２０６ スイッチ
２０７ ソース信号線
２０８ ゲート信号線
２０９ ゲート信号線
２１０ インバータ
３０１ ソースドライバ
３０２ ゲートドライバ
３０３ 画素
３０４ 発光ユニット
３０５ ＴＦＴ
３０６ ＴＦＴ
３０７ ソース信号線
３０８ ゲート信号線
４０１ ソースドライバ
４０２ ゲートドライバ
４０３ 画素
４０４ 発光ユニット
４０５ ＴＦＴ
４０６ ＴＦＴ
４０７ ソース信号線
４０８ ゲート信号線
５０１ ソースドライバ
５０２ ゲートドライバ
５０３ 画素
５０４ 発光ユニット
５０５ ＴＦＴ
５０６ ＴＦＴ
５０７ ソース信号線
５０８ ゲート信号線
５０９ ゲート信号線
５１０ インバータ
６０１ ソースドライバ
６０２ ゲートドライバ
６０３ 画素
６０４ 発光ユニット
６０５ ＴＦＴ
６０６ ＴＦＴ
６０７ ソース信号線
６０８ ゲート信号線
６０８ ゲート信号線
６０９ ゲート信号線
６１０ インバータ
７０１ ＴＦＴ
７０２ 容量素子
７０３ 発光素子
７０４ 対向電極
７０５ 電源線
７０６ 信号入力線
８０１ ＴＦＴ
８０２ 容量素子
８０３ 発光素子
８０４ 対向電極
８０５ 電源線
８０６ 信号入力線
９０１ ＴＦＴ
９０２ スイッチ
９０３ 容量素子
９０４ 発光素子
９０５ 対向電極
９０６ 電源線
９０７ ゲート信号線
９０８ 信号入力線
１００１ ＴＦＴ
１００２ スイッチ
１００３ 容量素子
１００４ 発光素子
１００５ 対向電極
１００６ 電源線
１００７ ゲート信号線
１００８ 信号入力線
１１０１ ＴＦＴ
１１０２ ダイオード
１１０３ 容量素子
１１０４ 発光素子
１１０５ 対向電極
１１０６ 電源線
１１０７ ゲート信号線
１１０８ 信号入力線
１２０１ ＴＦＴ
１２０２ ダイオード
１２０３ 容量素子
１２０４ 発光素子
１２０５ 対向電極
１２０６ 電源線
１２０７ ゲート信号線
１２０８ 信号入力線
１３０１ ＴＦＴ
１３０２ ＴＦＴ
１３０３ 容量素子
１３０４ 容量素子
１３０５ 発光素子
１３０６ 発光素子
１３０７ 対向電極
１３０８ 電源線
１３０９ 信号入力線
１３１０ 信号入力線
１４０１ ＴＦＴ
１４０２ ＴＦＴ
１４０３ 容量素子
１４０４ 容量素子
１４０５ 発光素子
１４０６ 発光素子
１４０７ 対向電極
１４０８ 電源線
１４０９ 信号入力線
１４１０ 信号入力線
１５０１ ＴＦＴ
１５０２ スイッチ
１５０３ スイッチ
１５０４ スイッチ
１５０５ 容量素子
１５０６ 容量素子
１５０７ 発光素子
１５０８ 対向電極
１５０９ 電源線
１５１０ 電源線
１５１１ ゲート信号線
１５１２ ゲート信号線
１５１３ 信号入力線
１６０１ ＴＦＴ
１６０２ スイッチ
１６０３ スイッチ
１６０４ 容量素子
１６０５ 容量素子
１６０６ 発光素子
１６０７ 対向電極
１６０８ 電源線
１６０９ ゲート信号線
１６１０ ゲート信号線
１６１１ 信号入力線
１７０１ ＴＦＴ
１７０２ スイッチ
１７０３ スイッチ
１７０４ 容量素子
１７０５ 発光素子
１７０６ 対向電極
１７０７ 電源線
１７０８ ゲート信号線
１７０９ ゲート信号線
１７１０ 信号入力線
１８０１ ＴＦＴ
１８０２ スイッチ
１８０３ スイッチ
１８０４ 容量素子
１８０５ 発光素子
１８０６ 対向電極
１８０７ 電源線
１８０８ ゲート信号線
１８０９ ゲート信号線
１８１０ 信号入力線
１９０１ ＴＦＴ
１９０２ スイッチ
１９０３ スイッチ
１９０４ 容量素子
１９０５ 発光素子
１９０６ 対向電極
１９０７ 電源線
１９０８ ゲート信号線
１９０９ ゲート信号線
１９１０ 信号入力線
２００１ ＴＦＴ
２００２ ＴＦＴ
２００３ スイッチ
２００４ 容量素子
２００５ 発光素子
２００６ 対向電極
２００７ 電源線
２００８ ゲート信号線
２００９ 信号入力線
２１０１ ＴＦＴ
２１０２ スイッチ
２１０３ 容量素子
２１０４ 発光素子
２１０５ 対向電極
２１０６ 電源線
２１０７ ゲート信号線
２１０８ 信号入力線
２２０１ ＴＦＴ
２２０２ スイッチ
２２０３ 容量素子
２２０４ 発光素子
２２０５ 対向電極
２２０６ 電源線
２２０７ ゲート信号線
２２０８ 信号入力線
２３０１ ＴＦＴ
２３０２ ＴＦＴ
２３０３ スイッチ
２３０４ 容量素子
２３０５ 発光素子
２３０６ 対向電極
２３０７ 電源線
２３０８ ゲート信号線
２３０９ 信号入力線
２４００ 基板
２４０１ 下地膜
２４０２ 半導体層
２４０３ 絶縁膜
２４０４ ゲート電極
２４０５ 絶縁膜
２４０６ 第１の電極
２４０７ 第１の電極
２４０８ 絶縁膜
２４０９ 発光層
２４１０ ＴＦＴ
２４１１ 容量素子
２４１２ 半導体層
２４１４ 電極
２４１５ 発光素子
２４１６ 第２の電極
２４１７ 第２の電極
２４１８ 絶縁膜
２５０１ 基板
２５０２ 画素部
２５０６ シール材
２５０７ シール材
２５０８ 密閉空間
２５０９ 吸湿剤
２５１０ カバー材
２５１１ 入力端子部
２５１２ ＦＰＣ
２５２０ カラーフィルタ
２５２１ 対向基板
２５２２ 密閉空間
２５２３ 保護膜
２５２４ シール材
２６００ パネル
２６０１ 画素部
２６０２ ソースドライバ
２６０３ ゲートドライバ
２６０４ 回路基板
２６０５ コントローラ
２６０６ 信号分割回路
２６０７ 接続配線
２８０１ 基板
２８０２ 下地膜
２８０３ 画素電極
２８０４ 第１の電極
２８０５ 配線
２８０６ 配線
２８０７ Ｎ型半導体層
２８０８ Ｎ型半導体層
２８０９ 半導体層
２８１０ ゲート絶縁膜
２８１１ 絶縁膜
２８１２ ゲート電極
２８１３ 第２の電極
２８１４ 層間絶縁膜
２８１５ 有機化合物を含む層
２８１６ 対向電極
２８１７ 発光素子
２８１８ 駆動トランジスタ
２８１９ 容量素子
２８２０ 第１の電極
２９０１ 基板
２９０３ ゲート電極
２９０４ 第１の電極
２９０５ ゲート絶縁膜
２９０６ 半導体層
２９０７ 半導体層
２９０８ Ｎ型半導体層
２９０９ Ｎ型半導体層
２９１０ Ｎ型半導体層
２９１１ 配線
２９１２ 配線
２９１３ 導電層
２９１４ 画素電極
２９１５ 絶縁層
２９１６ 有機化合物を含む層
２９１７ 対向電極
２９１８ 発光素子
２９１９ 駆動トランジスタ
２９２０ 容量素子
２９２１ 第２の電極
３００１ 絶縁層
４６０１ 基板
４６０２ 絶縁膜
４６０３ａ 半導体膜
４６０３ｂ 半導体膜
４６０４ ゲート絶縁膜
４６０５ ゲート電極
４６０６ 絶縁膜
４６０７ 絶縁膜
４６０８ 導電膜
４６１０ａ Ｎチャネル型トランジスタ
４６１０ｂ Ｐチャネル型トランジスタ
４６２１ａ 絶縁膜
４６２１ｂ 絶縁膜
４６２３ 絶縁膜
４６２４ 絶縁膜
４６２５ａ レジスト
４６２５ｂ レジスト
４６２６ 絶縁膜
４６２７ａ 絶縁膜
４６２７ｂ 絶縁膜
４６５１ａ チャネル領域の端部
４６５１ｂ チャネル領域の端部
４６５２ａ チャネル領域の端部
４６５２ｂ チャネル領域の端部
５４０１ Ｎチャネル型トランジスタ
５４０２ Ｎチャネル型トランジスタ
５４０３ Ｐチャネル型トランジスタ
５４０４ 容量素子
５４０５ 抵抗素子
５５０２ 導電層
５５０３ 導電層
５５０４ 配線
５５０５ 半導体層
５５０６ 不純物領域
５５０７ 不純物領域
５５０８ 絶縁層
５５０９ ゲート電極
５５１０ 不純物領域
５５１１ 不純物領域
５５１２ 不純物領域
５６１０ 半導体層
５６１１ 半導体層
５６３０ マスクパターン
５７１２ ゲート配線
５７１３ ゲート配線
５７１４ ゲート配線
５７３１ マスクパターン
５８１５ 配線
５８１６ 配線
５８１７ 配線
５８１８ 配線
５８１９ 配線
５８２０ 配線
５８２１ Ｎチャネル型トランジスタ
５８２３ Ｎチャネル型トランジスタ
５８２４ Ｎチャネル型トランジスタ
５８２５ Ｐチャネル型トランジスタ
５８２６ Ｐチャネル型トランジスタ
５８２７ インバータ
５８２８ インバータ
５８３２ マスクパターン

Claims (1)

  1. ソースドライバと、第１の画素と、第２の画素と、を有し、
    前記第１の画素及び前記第２の画素のそれぞれは、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、発光素子と、を有し、
    前記第１の画素及び前記第２の画素のそれぞれにおいて、
    前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方と別の素子又は別の回路を挟まずに電気的に接続され、
    前記第１のトランジスタのゲートは、前記第２のトランジスタのゲートと別の素子又は別の回路を挟まずに電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、電源線と別の素子又は別の回路を挟まずに電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記発光素子と別の素子又は別の回路を挟まずに電気的に接続され、
    前記第３のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの他方と別の素子又は別の回路を挟まずに電気的に接続され、
    前記第１の画素が有する前記第１のトランジスタのソース又はドレインの一方は、前記ソースドライバと別の素子又は別の回路を挟まずに電気的に接続され、
    前記第２の画素が有する前記第１のトランジスタのソース又はドレインの一方は、前記第１の画素が有する前記第１のトランジスタのソース又はドレインの他方と別の素子又は別の回路を挟まずに電気的に接続され、
    前記第１のトランジスタの極性は、前記第２のトランジスタの極性と異なることを特徴とする表示装置。
JP2012224265A 2005-07-14 2012-10-09 表示装置 Expired - Fee Related JP5577391B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012224265A JP5577391B2 (ja) 2005-07-14 2012-10-09 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005205147 2005-07-14
JP2005205147 2005-07-14
JP2012224265A JP5577391B2 (ja) 2005-07-14 2012-10-09 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006194663A Division JP5132097B2 (ja) 2005-07-14 2006-07-14 表示装置

Publications (2)

Publication Number Publication Date
JP2013029861A JP2013029861A (ja) 2013-02-07
JP5577391B2 true JP5577391B2 (ja) 2014-08-20

Family

ID=37609598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012224265A Expired - Fee Related JP5577391B2 (ja) 2005-07-14 2012-10-09 表示装置

Country Status (3)

Country Link
US (2) US8629819B2 (ja)
JP (1) JP5577391B2 (ja)
CN (2) CN1897090B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629819B2 (en) * 2005-07-14 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI424408B (zh) * 2005-08-12 2014-01-21 Semiconductor Energy Lab 半導體裝置，和安裝有該半導體裝置的顯示裝置和電子裝置
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
KR100894606B1 (ko) * 2007-10-29 2009-04-24 삼성모바일디스플레이주식회사 유기 전계 발광 표시 장치 및 그의 전원 공급 방법
JP2010062003A (ja) * 2008-09-04 2010-03-18 Hitachi Displays Ltd 表示装置
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US8363380B2 (en) 2009-05-28 2013-01-29 Qualcomm Incorporated MEMS varactors
CN107195328B (zh) * 2009-10-09 2020-11-10 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
US20110148837A1 (en) * 2009-12-18 2011-06-23 Qualcomm Mems Technologies, Inc. Charge control techniques for selectively activating an array of devices
US8218228B2 (en) * 2009-12-18 2012-07-10 Qualcomm Mems Technologies, Inc. Two-terminal variable capacitance MEMS device
JP2012113965A (ja) * 2010-11-25 2012-06-14 Canon Inc 有機ｅｌ表示装置
JP2012113245A (ja) * 2010-11-26 2012-06-14 Canon Inc 表示装置
KR20120129592A (ko) * 2011-05-20 2012-11-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
US9035934B2 (en) 2012-05-02 2015-05-19 Qualcomm Mems Technologies, Inc. Voltage biased pull analog interferometric modulator with charge injection control
KR102013893B1 (ko) * 2012-08-20 2019-08-26 삼성디스플레이 주식회사 평판표시장치 및 그의 제조방법
JP6076714B2 (ja) * 2012-11-30 2017-02-08 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
CN103440846A (zh) * 2013-08-29 2013-12-11 京东方科技集团股份有限公司 像素驱动单元及其驱动方法、像素电路
US20150161679A1 (en) * 2013-12-09 2015-06-11 Facebook, Inc. Competitive Bidding Scalers For Online Advertising Auctions
KR20160007734A (ko) * 2014-06-26 2016-01-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
CN104793382A (zh) * 2015-05-12 2015-07-22 合肥鑫晟光电科技有限公司 一种阵列基板、其驱动方法、显示面板及显示装置
KR102556718B1 (ko) * 2015-06-19 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 전자 기기
CN105047165A (zh) * 2015-08-28 2015-11-11 深圳市华星光电技术有限公司 基于rgbw的驱动电路以及平面显示器
JP6749591B2 (ja) * 2015-12-29 2020-09-02 天馬微電子有限公司 表示装置および表示装置の製造方法
KR102470378B1 (ko) * 2017-11-30 2022-11-23 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
CN108986748B (zh) * 2018-08-02 2021-08-27 京东方科技集团股份有限公司 一种消除驱动晶体管漏电流的方法及系统、显示装置
CN111599670A (zh) * 2019-02-20 2020-08-28 创能动力科技有限公司 晶片加工方法及半导体装置

Family Cites Families (161)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55159493A (en) * 1979-05-30 1980-12-11 Suwa Seikosha Kk Liquid crystal face iimage display unit
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
EP0182645B1 (en) * 1984-11-16 1991-01-23 Matsushita Electric Industrial Co., Ltd. Active matrix circuit for liquid crystal displays
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5303072A (en) * 1990-07-05 1994-04-12 Matsushita Electric Industrial Co., Ltd. Liquid crystal display device
US6028333A (en) * 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP2699719B2 (ja) 1991-10-30 1998-01-19 株式会社タツノ・メカトロニクス 計量機
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06324642A (ja) 1993-05-12 1994-11-25 Fujitsu Ltd 液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6229506B1 (en) 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
EP0978114A4 (en) 1997-04-23 2003-03-19 Sarnoff Corp PIXEL STRUCTURE WITH LIGHT EMITTING DIODE AND ACTIVE MATRIX AND METHOD
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US20010028226A1 (en) * 2000-02-18 2001-10-11 Malaviya Shashi D. Twin capacitor pixel driver circuit for micro displays
CN1156814C (zh) * 2000-02-24 2004-07-07 皇家菲利浦电子有限公司 具有改进的象素电容充电的有机发光二极管显示器
CN1658266A (zh) * 2000-07-07 2005-08-24 精工爱普生株式会社 驱动电流驱动元件的驱动电路及其方法
US6828950B2 (en) 2000-08-10 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
SG148032A1 (en) * 2001-07-16 2008-12-31 Semiconductor Energy Lab Light emitting device
JP3951687B2 (ja) * 2001-08-02 2007-08-01 セイコーエプソン株式会社 単位回路の制御に使用されるデータ線の駆動
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7365713B2 (en) * 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100940342B1 (ko) 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
AU2002357625A1 (en) * 2002-01-17 2003-07-30 International Business Machines Corporation Display device, scanning line driver circuit
EP1331627B1 (en) 2002-01-24 2012-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving the semiconductor device
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7042162B2 (en) * 2002-02-28 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
WO2003075256A1 (fr) 2002-03-05 2003-09-12 Nec Corporation Affichage d'image et procede de commande
JP3613253B2 (ja) 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
GB0205859D0 (en) * 2002-03-13 2002-04-24 Koninkl Philips Electronics Nv Electroluminescent display device
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
TW536691B (en) * 2002-03-19 2003-06-11 Au Optronics Corp Drive circuit of display
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3997109B2 (ja) * 2002-05-08 2007-10-24 キヤノン株式会社 Ｅｌ素子駆動回路及び表示パネル
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2003344823A (ja) 2002-05-23 2003-12-03 Sharp Corp 液晶表示装置および液晶表示駆動方法
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
JP4610843B2 (ja) 2002-06-20 2011-01-12 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
SG119187A1 (en) * 2002-06-28 2006-02-28 Semiconductor Energy Lab Light emitting device and manufacturing method therefor
KR100445097B1 (ko) * 2002-07-24 2004-08-21 주식회사 하이닉스반도체 패널의 문턱 전압을 보상하는 평판 디스플레이 패널 장치
JP4123084B2 (ja) * 2002-07-31 2008-07-23 セイコーエプソン株式会社 電子回路、電気光学装置、及び電子機器
JP3829778B2 (ja) * 2002-08-07 2006-10-04 セイコーエプソン株式会社 電子回路、電気光学装置、及び電子機器
JP4103500B2 (ja) 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
TWI318490B (en) * 2002-08-30 2009-12-11 Semiconductor Energy Lab Current source circuit, display device using the same and driving method thereof
KR100906964B1 (ko) 2002-09-25 2009-07-08 삼성전자주식회사 유기 전계발광 구동 소자와 이를 갖는 유기 전계발광 표시패널
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3832415B2 (ja) * 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
KR100490622B1 (ko) * 2003-01-21 2005-05-17 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 그 구동방법과 픽셀회로
CN100418123C (zh) 2003-02-24 2008-09-10 奇美电子股份有限公司 显示装置
JP4734529B2 (ja) * 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100497247B1 (ko) * 2003-04-01 2005-06-23 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100502912B1 (ko) * 2003-04-01 2005-07-21 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
TW591583B (en) * 2003-05-09 2004-06-11 Toppoly Optoelectronics Corp Current register unit and circuit, and image display device applying the current register unit
US7928945B2 (en) * 2003-05-16 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005099714A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
JP2005099715A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
KR100514183B1 (ko) * 2003-09-08 2005-09-13 삼성에스디아이 주식회사 유기 전계발광 표시장치의 픽셀구동회로 및 그 구동방법
JP4049085B2 (ja) * 2003-11-11 2008-02-20 セイコーエプソン株式会社 画素回路の駆動方法、画素回路および電子機器
KR100599726B1 (ko) * 2003-11-27 2006-07-12 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
KR100536235B1 (ko) * 2003-11-24 2005-12-12 삼성에스디아이 주식회사 화상 표시 장치 및 그 구동 방법
KR100684712B1 (ko) * 2004-03-09 2007-02-20 삼성에스디아이 주식회사 발광 표시 장치
KR100560479B1 (ko) * 2004-03-10 2006-03-13 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
TW200540774A (en) * 2004-04-12 2005-12-16 Sanyo Electric Co Organic EL pixel circuit
US7928937B2 (en) * 2004-04-28 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8355015B2 (en) * 2004-05-21 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device including a diode electrically connected to a signal line
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101080351B1 (ko) * 2004-06-22 2011-11-04 삼성전자주식회사 표시 장치 및 그 구동 방법
KR101103868B1 (ko) * 2004-07-29 2012-01-12 엘지디스플레이 주식회사 유기 발광표시장치의 구동회로
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
TWI648719B (zh) * 2004-09-16 2019-01-21 日商半導體能源研究所股份有限公司 具有圖素的顯示裝置和電子裝置
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7573444B2 (en) * 2004-12-24 2009-08-11 Samsung Mobile Display Co., Ltd. Light emitting display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP2006259530A (ja) * 2005-03-18 2006-09-28 Seiko Epson Corp 有機ｅｌ装置及びその駆動方法並びに電子機器
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
TWI429327B (zh) 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
JP5132097B2 (ja) * 2005-07-14 2013-01-30 株式会社半導体エネルギー研究所 表示装置
US8629819B2 (en) * 2005-07-14 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
US8629819B2 (en) 2014-01-14
CN102324220B (zh) 2015-01-28
CN1897090A (zh) 2007-01-17
US20140118653A1 (en) 2014-05-01
US9613568B2 (en) 2017-04-04
US20070013613A1 (en) 2007-01-18
CN102324220A (zh) 2012-01-18
CN1897090B (zh) 2011-12-21
JP2013029861A (ja) 2013-02-07

Similar Documents

Publication Publication Date Title
JP5577391B2 (ja) 表示装置
JP7400130B2 (ja) 表示装置
JP7496853B2 (ja) 表示装置
JP7453295B2 (ja) 表示装置
JP6246408B2 (ja) 半導体装置
US9972647B2 (en) Display device having pixel including transistors
JP5132097B2 (ja) 表示装置
JP5508664B2 (ja) 半導体装置、表示装置及び電子機器
JP2008134625A (ja) 半導体装置、表示装置及び電子機器
JP4896625B2 (ja) 表示装置
TW201947775A (zh) 半導體裝置、顯示裝置、及電子裝置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140707

R150 Certificate of patent or registration of utility model

Ref document number: 5577391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees