JP5548660B2 - シリコンウェハおよびシリコンウェハの製造方法 - Google Patents

シリコンウェハおよびシリコンウェハの製造方法 Download PDF

Info

Publication number
JP5548660B2
JP5548660B2 JP2011172992A JP2011172992A JP5548660B2 JP 5548660 B2 JP5548660 B2 JP 5548660B2 JP 2011172992 A JP2011172992 A JP 2011172992A JP 2011172992 A JP2011172992 A JP 2011172992A JP 5548660 B2 JP5548660 B2 JP 5548660B2
Authority
JP
Japan
Prior art keywords
silicon wafer
temperature
bmd
heat treatment
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011172992A
Other languages
English (en)
Other versions
JP2012039117A (ja
Inventor
ビルフリート・フォン・アモン
グートルーン・キッシンガー
ダビッド・コット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2012039117A publication Critical patent/JP2012039117A/ja
Application granted granted Critical
Publication of JP5548660B2 publication Critical patent/JP5548660B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)

Description

発明の詳細な説明
本発明は、酸素析出の傾向が大幅に低下したシリコンウェハと、熱処理を含むシリコンウェハの製造方法とに関する。
先行技術
シリコン単結晶は、通常、石英るつぼ中に置かれたシリコン融液からチョクラルスキー法により引き上げられる。石英るつぼの浸食の結果、酸素はシリコン融液中に透過し、数1017から数1018cm-3(立方センチメートル当りの原子数)の濃度で結晶中に取り込まれる。上記酸素は、初めは溶解した形態で存在するが、室温ならびに電子回路および電子部品の製造中によく使われる典型的な温度で過飽和する。したがって、酸素は、電子回路および電子部品の製造中または同様の温度での他の熱処理中に析出する。いわゆるBMDがプロセス中に生じ得る。それらは酸素の凝集体であり、熱処理中に酸素の凝集体付近に直接生じ得る追加の欠陥を伴うことも伴わないこともある。BMDの核は、単結晶の冷却中の結晶引き上げプロセスと同じくらい初期に形成され得る。上記核は、温度依存的な臨界サイズを超えると、熱処理中に成長することが可能である。これらの成長可能なBMD核は、安定核と呼ばれる。
その小さなサイズのために、BMD核の密度を直接求めることはできない。安定なBMD核の密度を測定するために、完成したシリコンウェハ(しかし部品プロセスという文脈においては未だ構造化されていない)を通常BMD試験に供する。この試験は、たとえばシリコンウェハを780℃の温度で3時間、その後1000℃の温度で16時間保持することからなってもよい。この熱処理の間、安定なBMD核は、第1の工程においてさらに安定化され、これにより16時間以内の1000℃での第2の工程において、成長して大きな検出可能なBMDを形成する。検出は、2.5μmのエッチング除去の場合、熱処理の後に、破損したシリコンウェハの割れエッジでのセコ(Secco)エッチングにより行なわれる。これは、シリコンウェハの酸素析出挙動を検査するための慣例的な試験である。頻繁に用いられ、かつ同様の結果につながる別のBMD試験においては、シリコンウェハは、800℃の温度で4時間、その後1000℃の温度で16時間保持される。
熱処理の結果、成長して大きなBMDを形成する安定なBMD核は、たとえば、短絡を引き起こしたり、寿命を縮めたり、シリコンウェハ内の電荷キャリアの数を低下させたりすることによって、電子回路および電子部品の機能を損なう可能性がある。
一般的に、この問題は、シリコンウェハの表面で、無欠陥ゾーンを生じる熱処理によってこれまでは解決されてきた。特許文献1は、このような無欠陥ゾーンを製造するためのいくつかの方法を記載している。その場合、シリコンウェハをハロゲンランプ、キセノン閃光ランプまたはレーザにより短時間(最高100ミリ秒)で1000℃を超える温度に加熱し、その後、再度急冷する。これにより、BMD核は、表面下の薄層中では排除される。安定なBMD核は、反対に、10μmを超える深さに未だ存在する。1250℃の最高温度で1ミリ秒の継続時間の閃光ランプ加熱処理後、シリコンウェハ内のBMD密度は、3.8×106cm-2(およそ1.9×1010cm-3に相当する)であり、無欠陥層の厚さは、0.6μmである。1300℃の最高温度では、結果として、無欠陥層の厚さは0.8μmとなり、残りのシリコンウェハ中のBMD密度は5.2×106cm-2(およそ2.6×1010cm-3)となる。BMD密度は、800℃で4時間、その後1000℃で16時間の熱処理の後に測定された。
しかしながら、BMDにより引き起こされるようなシリコンウェハ内の電荷キャリアの短い寿命が有害となる部品用には、内部で高いBMD密度を有し、表面には薄い無欠陥ゾーンしか有さないシリコンウェハは、好適ではない。
そのため、シリコンウェハの全体積からBMD核をなくすことを可能にする方法も開発された。特許文献2は、既存のBMD核を溶解させるために、シリコンウェハを少なくとも1150℃の温度に急速に加熱し、何秒間か(少なくとも1秒)この温度のままにする方法を記載している。その後、シリコンウェハを最大で20K/秒の冷却速度で、950℃の最高温度まで冷却する。少なくとも1150℃の維持温度では、非常に高い濃度の結晶格子空孔が生じ、上記空孔は、普通、冷却中に過飽和となり、新たなBMD核の発生を大幅に促進する。緩やかな冷却により、それらを事前に外方拡散することが意図される。ウェハを1150から950℃の範囲の一定温度でより長く保つことにより(たとえば、1150℃で≧2秒または950℃で≧2分間)、同じ効果を得ることができる。空孔過飽和の低下は、酸素含有雰囲気により援助することができる。なぜなら、表面の酸化により、空孔と再結合し、そのためさらにその密度を低下させる格子間シリコン(格子間シリコン原子)が発生するためである。この方法の問題点は、空孔が1150℃を下回る温度で酸素に結合し、それによりその外方拡散がより著しく困難になることである。なぜなら、空孔を再度解放する戻り反応には、ある程度の時間が必要となるためである。そのため、特許文献2に従う方法では、比較的長い時間がかかっている。
US2008/0292523A1 US6336968B1
したがって、慣例的な範囲の酸素含有量にも拘らず、全ウェハ体積中の安定なBMD核の密度が著しく低下したシリコンウェハの経済的な製造方法を提供する目的が考案された。
発明の説明
目的は、5×1017から7.5×1017cm-3の酸素濃度を有するシリコンウェハであって、代替的に行なわれる、以下の熱プロセスの後に、
780℃で3時間、その後1000℃で16時間の処理後に、最大で1×108cm-3のBMD密度、および
シリコンウェハを1K/分の加熱速度で500℃の開始温度から1000℃の目標温度に加熱し、その後1000℃で16時間保持した後に、少なくとも1×109cm-3のBMD密度、を有するシリコンウェハにより達成される。
本明細書中のすべての酸素濃度は、新たなASTM規格(ASTM F121−83)の意味の範囲内で理解されるべきである。
この種のシリコンウェハは、特定される順序で、
a) 5×1017から7.5×1017cm-3の酸素濃度および0.6から1.2mmの厚さを有する非構造化シリコンウェハを提供する工程と、
b) 非構造化シリコンウェハを600から1000℃の範囲の予熱温度に加熱し、その後、シリコンウェハの一方側に15から400ミリ秒の継続時間で閃光を照射する工程とを含み、表面を初期に溶融するために必要なエネルギ密度の50から100%のエネルギ密度を内部に照射する、方法により製造することができる。
閃光を短時間使用するため、最高温度への超高速加熱と、その直後の超高速冷却を含む発明に従う方法は、全ウェハ体積中で高い空孔過飽和が確立されることなしに、BMD核のサイズのみを減少させる。さらに、空孔が酸素に結合する程度は、特許文献2に記載される方法よりも著しく低い。15から400ミリ秒、好ましくは20から50ミリ秒の継続時間の閃光ランプ加熱処理による一方の側面からの高速加熱により、温度が表側から裏面に向かって低下する状態でのシリコンウェハ中の温度プロファイルが生じる。本明細書において、表側とは、閃光で照射される側を示す。後に説明するように、これは必ずしも後に電子部品が製造される側ではない。しかしながら、シリコンウェハの全体積中の温度が非常に高いため、内部で成長した安定なBMD核が縮小する。これにより、空孔の過飽和が表側から裏側に向かって低くなり、また、冷却中の拡散による補償後に、空孔濃度のレベルが全体的に低くなる。そのため、発明に従うと、空孔を外方拡散する必要がない。そのため、1150から950℃の間の温度範囲での維持時間も、RTAプロセス(「高速熱アニール」)には比較的非常に低い20K/秒以下の冷却速度も、発明に従うと必要ない。同様に、酸化雰囲気により空孔濃度の低下を援助する必要もない。
本発明に従うシリコンウェハは、内部で成長したBMD核が、実質的に溶解されていないか一部のみが溶解されているというよりも、むしろBMD試験など、後の熱プロセスにおける成長のために、臨界サイズよりも小さなサイズに縮小する点において、特許文献2に従う非析出シリコンウェハとは異なっている。縮小したBMD核を有する本発明に従うシリコンウェハは、BMD試験の後に非常に低いBMD密度を有することを特徴とする。シリコンウェハが緩やかに1000℃に加熱され、その後、この温度で16時間保持される、BMD試験の代替として行なわれる熱プロセスの後、シリコンウェハは反対に、非常に高いBMD密度を示す。
結果的に、その非常に小さなBMD核のために、本発明に従うシリコンウェハは、2つの異なる熱プロセスでの非常に異なる挙動により区別される。この場合、これらのプロセスは順次に行なわれるのではなく、むしろ代替的に行なわれることを考慮に入れるべきである。このことは、本発明に従うシリコンウェハに係るかどうかを確認するために、シリコンウェハを2つの部分に割って、一方の部分を第1の熱プロセスに供し、第2の部分を第2の熱プロセスに供することを意味する。しかしながら、同一の態様で製造され、このため同じ性質を有する2枚のシリコンウェハを使用することも可能である。(それらは、たとえば、同じシリコン単結晶上の2箇所の直接隣接する位置からとられ、かつ同一の態様でさらに加工された2枚のシリコンウェハであってもよい。)この種のシリコンウェハが本発明に従うシリコンウェハに係るかどうかを確認するためには、2枚のウェハのうち一方を第1のプロセスに供し、他方のウェハを第2のプロセスに供する。
本発明に従うシリコンウェハの酸素析出性を求めるために用いられる2つの熱プロセスを下記にさらに詳細に説明する。
試験1:BMD核の密度を測定するために、完成したシリコンウェハを780℃の温度で3時間の継続時間、その後1000℃で16時間の継続時間の熱処理を含むBMD試験に供する。加熱速度および冷却速度は100K/分である。全熱処理は、不活性雰囲気下で行なわれる。この熱処理の第1の工程において、安定なBMD核は、16時間以内の1000℃での第2の工程において、成長して大きな検出可能なBMDを形成できるように、さらに安定化される。この試験は、慣例的なBMD試験である。BMDは、下記にさらに説明する態様で最終的に検出される。
試験2:縮小したBMD核の密度を測定するために、完成したシリコンウェハを1K/分の加熱速度で500℃の初期温度から1000℃に加熱し、その後、16時間この温度で保持する。全熱処理は、不活性雰囲気下で行なわれる。この方法は、普通のBMD試験には亜臨界である小さなBMD核を検出するために用いることができる。なぜなら、1K/分という低い加熱速度のために、それらは非常に急速に正確に成長することができるため、そのサイズは常に臨界半径を上回ったままとなるためである。しかしながら、加熱速度が同時に非常に高いため、加熱中に新たに生じる核は常に亜臨界のままである。なぜなら、温度が上昇するにつれて、核にしては臨界半径が速く増大し過ぎるためである。この試験の操作方法は、G. Kissinger, A. Sattler, J. Dabrowski, W. von Ammon, Verification of a method to detect grown-in oxide precipitate nuclei in Czochralski silicon, ECS Transactions, 11(3) 161-171 (2007)に記載されている。しかし、緩やかな加熱中に同時に成長するすべてのBMDが実際に検出限界を超えて、後に検出され得ることが確実になるように、1000℃での保持継続時間は16時間に延長された。最終的に、BMDは下記に説明するような試験1と全く同様に検出される。
2つの試験の各々の後に、BMDは、2.5μmのエッチング除去の場合、熱処理後に破損したシリコンウェハの割れたエッジ上でセコエッチングにより同様に検出される。セコエッチング液は、水1dm3中に二クロム酸カリウム(K2Cr27)44グラムを溶解することにより調製される。この溶液は、50%(重量)フッ化水素酸(HF水溶液)と1:2の比率で混合される(二クロム酸カリウム溶液1部に対してフッ化水素酸2部)。エッチング継続時間は3分間であり、エッチング除去は室温で2.5μmとなる。次に、初期にエッチングされた、割れたエッジ上のBMDが光学顕微鏡下で計数される。このように、まず面積に対するBMD密度が求められ、次に、これがエッチング除去を用いて体積密度に換算される。
縮小したBMD核を有する発明に従うシリコンウェハは、上記の試験1が行なわれた後、シリコンウェハ全体中、BMD密度が1×106cm-3から1×108cm-3、好ましくは5×106cm-3から5×107cm-3であることを特徴とする。反対に、上記の試験2の後、このシリコンウェハは、1×109cm-3から5×1011cm-3、好ましくは1×1010cm-3から3×1011cm-3の範囲のBMD密度を示す。
発明に従うシリコンウェハには、シリコンウェハ内のBMD核の密度の急激な上昇はないが、むしろ、試験1のような上記のBMD試験に従って、全ウェハ体積中のBMD核の密度が非常に低い。この密度は非常に低いため、無欠陥ゾーン(DZ)を全く認識できない。
非析出シリコンウェハを製造するための、発明に従う方法は、特許文献2に従う方法よりも著しく速い。
また、発明に従って製造されるシリコンウェハには、表面直下のゾーンにおいて、さもないと部品機能または電子回路の機能を損なってしまう恐れがあるCOP(=空孔の凝集体)、またはLPIT(=格子間凝集体)などの内部で成長した欠陥も溶解されるという利点がある。
発明に従う方法の間での2つの異なる時点におけるシリコンウェハの厚さにわたる温度プロファイルを示す図である。 閃光の継続時間がより短い、発明に従わない方法の間での2つの異なる時点におけるシリコンウェハの厚さにわたる温度プロファイルを比較のために示す図である。 試験2が行なわれた後、熱処理に供していないシリコンウェハと比較した、発明に従うシリコンウェハのBMD密度の深さ依存性を示す図である。
好ましい実施形態
工程a) ウェハの提供
発明に従う方法の工程a)は、酸素濃度が5×1017から7.5×1017cm-3であるシリコンウェハの製造に関わる。この目的のために、まずシリコン単結晶が引き上げられる。これは、チョクラルスキー法を用いて行なうことが好ましい。なぜなら、この方法では、酸素が必然的に単結晶中に取り込まれ、したがって、酸素析出の問題が生じ、この問題が発明に従う方法により解決されるためである。次に、単結晶からウェハがスライスされる。これらのシリコンウェハは、たとえばエッジの丸み付け、研削、ラッピング、エッチング、研磨、エッジ研磨などの先行技術において公知のさらなる加工工程に供することができるか、発明に従う熱処理に直ちに供することができる。好ましくは、ウェハ表面は平坦化されるべきであり、スライシングにより損傷を受けた結晶領域は、工程b)における熱処理が行なわれる前に除去されるべきである。これは、研削またはラッピングまたはその好適な組合せにより行なうことができる。さらに、工程b)が行なわれる前に、ウェハ表面のこの機械的加工により損傷を受けた表面領域をエッチングにより除去することが好都合である。熱処理の前に損傷を受けた結晶領域を除去することが好都合であるのは、さもないと熱処理中に転位が形成されてしまう可能性があるためである。熱処理の前にウェハ表面を研磨することは必要ではないが、同様に行なうことができる。
シリコン単結晶の製造方法、該単結晶からウェハを切り出す方法、およびウェハの加工方法は、当業者には公知であるため、さらに詳細には説明しない。
しかしながら、重要な点は、まだ部品構造を搭載していないシリコンウェハが、工程b)において熱処理に供されることである。以下、これらのウェハを「非構造化シリコンウェハ」と呼ぶ。また、マイクロ電子部品の作製の文脈において、シリコンウェハを閃光による熱処理に供することも知られている。しかしながら、これは、たとえば注入されたドーパントを電気的に活性化させるなどの全く異なる目的で行なわれる。
工程b) 熱処理
工程b)において、シリコンウェハは2段階の熱処理に供される。該処理は、1個以上の閃光ランプを装備する装置において個々に実施されることが好ましい。一般的にこれらは、コンデンサおよび好適な制御器との相互作用により、非常に短い期間電流が供給されると、マイクロ秒またはミリ秒の範囲の継続時間の閃光を発するキセノンランプである。さらに、装置は、シリコンウェハを予熱するために用いられる、さらなる別個の加熱機器を装備することが好ましい。熱処理のために好適な装置は、たとえばUS2009/0103906A1に記載されている。そこに記載される抵抗加熱の代替として、たとえば、RTA装置において用いられるハロゲンランプのような他の加熱源も、シリコンウェハを予熱するために用いることができる。
被処理シリコンウェハは、熱処理のための装置に搬入され、開始温度から第1の目標温度まで加熱される。以下、第1の目標温度を予熱温度と呼ぶ。開始温度は、シリコンウェハが熱処理のための装置に搬入された後のシリコンウェハの温度である。予熱温度は600℃から1000℃の範囲内である。シリコンウェハが後の閃光ランプ熱処理中に損傷を受けたり破損するのを防止するために、少なくとも600℃までの予熱が必要となる。上限が1000℃であることにより、シリコンウェハの照射される表側とシリコンウェハの非照射である裏側との間の十分な温度勾配が、後の瞬間的な閃光による照射によっても確実に得ることができる。予熱温度は、シリコンウェハの厚さに依存するように選ばれることが好ましい。したがって、シリコンウェハの全体積において、後の閃光によりBMD核が縮小されるという発明に従う効果を得ることを可能にするためには、より厚さの大きいシリコンウェハは、より厚さの小さいシリコンウェハよりもより高い予熱温度を必要とする。たとえば、0.6から1.0mmの厚さを有するシリコンウェハには、600から950℃の予熱温度が好適であり、1.0から1.2mmの厚さを有するシリコンウェハには、700から1000℃の予熱温度が好適である。
上述のとおり、シリコンウェハは、まず、ランプ(たとえばハロゲンランプ)または他の加熱源による抵抗加熱により、開始温度から予熱温度まで加熱される。加熱速度は、発明に従う方法の成功には何の意義もない。しかし、既存のBMD核の成長を防止するためには、少なくとも20K/分とするべきである。経済的な理由から、加熱速度は、プロセス継続時間を短く保つために、いずれにせよ著しくより速くするべきである。RTA装置により公知のハロゲンランプは、たとえば、100K/秒まで、さらにはそれ以上の加熱速度を可能にする。しかしながら、発明に従う方法の成功に必須なのは、閃光が照射される前にシリコンウェハ中を完全に加熱すること、すなわち、シリコンウェハ全体が予熱温度に相当する均質な温度を有するべきことである。この要件は、100K/秒までの慣例的な加熱速度の場合には、実際に常に満たされる。
予熱温度に達してシリコンウェハ中の温度が均質になるとすぐ、閃光ランプが15から400ミリ秒、好ましくは20から50ミリ秒の継続時間、閃光を発する。この場合、表面を初期に溶融するために必要なエネルギ密度の50から100%、好ましくは90から100%に相当するエネルギ密度が内部に放射される。
発明に従うと、シリコンウェハの一方側のみに閃光が照射される。この側をここでは「表側」と呼ぶ。これは、後に部品を製造するために設けられる側となることができる。この場合、ウェハ支持体(サセプタ、ピン)により引き起こされるおそれのある跡または他の損傷が、部品の製造用に設けられていない側に生じ、ここでは引き起こされる障害がより少ないことから、この実施形態が好ましい。
表面を初期に溶融するために必要なエネルギ密度は、予熱温度、シリコンウェハの厚さ、その表面の反射率(すなわち、表面の構成)および閃光の継続時間に依存する。これは、エネルギ密度が変化し、かつ上述の他のパラメータがすべて一定に保たれる、簡便な一連の実験により求めることができる。表面の初期溶融は、閃光加熱処理が行なわれた後に表面を光学検査することにより確認できる。初期溶融は、研磨された表面の場合、平滑な表面の幾何学的構造の変更に関連して、研磨のヘイズを引き起こす。粗表面の場合にも、初期溶融は表面構造の幾何学的構造の変更を引き起こす。
表面を初期溶融するために必要なエネルギ密度が1組のパラメータについて求められると、この値の50から100%の発明に従う範囲内の閃光のエネルギ密度を選ぶことが可能になる。この範囲においては、BMD核の縮小のために十分に高い温度、および表側と裏側との間の十分に大きな温度勾配が確実になる。閃光は、シリコンウェハの表側を1100℃からシリコンの融点の範囲内にある最高温度まで加熱する。最高温度は、シリコンの融点直下であることが特に好ましく、これは表面を初期に溶融するために必要なエネルギ密度の90から100%のエネルギ密度により達成される。温度が融点を超える場合、シリコンウェハの表面は若干初期に溶融され、これにより、初期に溶融された領域の下方に転位が生じ得る。したがって、表面を初期に溶融するために必要なエネルギ密度の<100%のエネルギ密度を内部に照射することが特に好ましい。しかし、この要件が満たされる限り、エネルギ密度はできる限り高くなるように選ばれるべきである。
また、複数の閃光を連続で発することも可能である。この場合もまた、ウェハの表側の最高温度がシリコンの融点の直下であるべきである。
表側の最高温度への加熱およびその後の冷却は、各場合とも数100度分であるが、ミリ秒の期間で行なわれる。このことは、ウェハの表側の加熱速度および冷却速度が、たとえば、特許文献2に記載されるようなRTA処理の場合よりも何桁も大きいことを意味する。発明に従うと、最高温度での維持時間は、特許文献2に従うと1秒を超える範囲であるRTAプロセスでの維持時間よりも著しく短い。
発明に従う方法の成功に必須なのは、閃光の継続時間である。この文脈において、「閃光の継続時間」は、その半値幅を意味するとして理解されるべきである。したがって、15ミリ秒未満の継続時間の場合、慣例的なBMD試験中(たとえば、上述の試験1中)にBMDがもはや形成されないようにシリコンウェハの全体積においてBMD核のサイズを減少させることができない。一方で、必須なのは、閃光が、たとえ被照射表面からの距離に依存してその大きさが変化しても、シリコンウェハの全厚さが著しい温度増加に供されるよう十分に長く継続されることである。他方で、閃光は長く継続し過ぎてはならない。なぜなら、これによりシリコンウェハ中が完全に加熱されてしまい、すなわち、発明に従って必要な表側と裏側との間の温度勾配が失われてしまうであろうためである。この要件は、最高400ミリ秒の継続時間まで満たされる。これらの条件下で、また、発明に従う閃光の上述のエネルギ密度とともに、一方では、シリコンウェハの全体積が瞬時にBMD核の縮小のために十分な温度にされる。他方では、閃光が作用するときに生じる温度勾配(すなわち、ウェハ裏側のより低い温度)により、ウェハを融点に近い温度まで完全に加熱する場合にそうであろうよりも、空孔の過飽和が平均して著しく低くとどまることが確実になる。さらに、温度勾配により、閃光の後にシリコンウェハが再度非常に急速に冷却されることも確実になる。これにより、たとえば特許文献2に従う比較的緩やかな冷却中に起こり得るような、冷却中に安定なBMD核がまた新たに形成されることが防止される。
図1および図2を参照して、閃光の実行後の異なる時点でのシリコンウェハの厚さにわたる温度プロファイルが図示される。
図1は、閃光により発明に従って行なわれる熱処理の間の異なる時点での厚さ700μmのシリコンウェハにおける2つのモデル化された温度プロファイルを示す。この目的のために、以下の境界条件に基づく熱伝導式を用いた。閃光の前には、シリコンウェハ全体中の温度は予熱温度と同等であり、かつ、閃光ランプに面する側の温度は、最高温度まで上昇し、相当する半値幅(閃光継続時間)でガウス曲線に従って再度減少する。曲線1は、予熱期の終りの後であって、閃光の前のシリコンウェハの厚さにわたる温度プロファイルを示す。シリコンウェハの全厚さは、均一に、この場合800℃の温度である。ガウス正規分布に相当する強度プロファイルおよび20ミリ秒の半値幅を有する閃光のため、シリコンウェハの表側で1400℃の最高温度が達成される。曲線2は、ウェハの表側で最高温度が達成された時点でのシリコンウェハの厚さにわたる温度分布を示す。シリコンウェハ内の熱伝導の結果として、表面からの放射の結果として、さらに周囲雰囲気の熱伝導の結果として、その後、冷却および同時に温度の再分布が起きる。曲線3は、シリコンウェハの裏側の温度が最高に達した後の時点における温度分布を示す。
その比較として、図2は、3ミリ秒の半値幅を有する、発明に従わない閃光について、相当するモデル化された温度プロファイルを示す。
20ミリ秒の閃光の半値幅を有する発明に従う実現例の場合(図1を参照)、シリコンウェハ全体の温度は予熱温度を超えてとりわけ上昇するが、一方で、3ミリ秒の閃光の半値幅で発明に従わずに行なわれる処理の場合(図2)、ウェハ裏側では、表側が1400℃に達するとしても、温度はほんの僅かしか上昇せず1000℃を下回ったままであることが明らかにわかる。この結果、同じ最高温度でも、シリコンウェハ内およびシリコンウェハの裏側でもBMD核が縮小するのは、閃光の半値幅が十分に高い場合のみである。発明に従うと、予熱温度、閃光の継続時間および最高温度は、シリコンウェハ内およびシリコンウェハの裏側でもBMD核が十分に縮小することが確実になるように選ばれる。その結果、無欠陥ゾーン(DZ)がウェハの表側に生じるのみならず、全ウェハ体積における酸素析出の傾向がとりわけ低下する。
工程c) エッジ加工
熱処理後に、先行技術から公知の態様でシリコンウェハがさらに加工される。たとえば、熱処理後に、両面または表側のみの一段階または多段階研磨を追加的に実施することができる。
最高温度への超高速加熱と、その後の超高速冷却とを伴う熱プロセスにより、シリコンウェハ上のスリップが生じ得ることが知られている。スリップは、回路および部品製造での後の熱プロセスにおいてさらに広がり、回路および部品の機能を妨げたり無効にしたりするおそれがある。上記スリップは、主にシリコンウェハのエッジ領域で起きる。
発明に従うと、熱処理の全体的なプロセス継続時間が非常に短いため、エッジスリップが非常に短くなる。そのため、上記エッジスリップが起きるシリコンウェハのエッジのゾーンは、非常に狭くしかならない。そのため、大きな損失なしに除去することができる。除去すべき領域の幅は、好ましくは1から5mm、特に好ましくは2から3mmである。そのため、スリップが位置するシリコンウェハの最も外側のエッジを除去するために、熱処理の後、追加の工程c)においてシリコンウェハのエッジを機械的に加工することが好ましい。
シリコンウェハのエッジ加工のための任意の公知の方法、特に、シリコンウェハのエッジに規定のプロファイルを同時に付与する方法(いわゆるエッジ丸み付け)が、この目的のために好適である。これは、一般的にウェハエッジを研削することにより実施される。この目的のためには、通常、プロファイル研削盤が用いられ、上記研削盤は、そのネガのプロファイルをウェハエッジ上にポジに複写する。しかし、たとえば研磨パッドなどの非プロファイル付け研削工具を用いることも可能である。工程b)に従う熱処理の後に、エッジ加工を工程c)として行なう場合、熱処理前のエッジ丸み付けは省略することが好ましい。
ウェハエッジの機械的加工により、シリコンウェハの半径を、好ましくはエッジスリップにより影響を受けた領域の幅と少なくとも同じ大きさの値だけ小さくする。
スリップにより影響を受けた領域を除去するための機械的なエッジ加工の後、好ましくはエッジを研磨することができる。
オプションの工程c)において必要な材料除去が非常に大きいため、結果的に、完成した加工されたシリコンウェハの直径がその公称直径を下回るのであれば、このことは単結晶の製造中に事前に考慮に入れることができる。単結晶は、少なくとも工程b)で生じるスリップ領域の幅に相当する値だけ、それから製造されるべきシリコンウェハの公称直径を超える直径で引き上げ可能である。この場合、シリコンウェハは工程b)における熱処理中の公称直径よりも大きな直径を有する。工程c)におけるエッジ加工の結果によってのみ、シリコンウェハの直径が公称直径まで小さくなる。
対応して製造されるシリコンウェハは、酸素析出に関する上述の性質に加えて、エッジスリップがない。このことは、SIRD(走査型赤外偏光解消(Scanning Infrared Depolarization))により検証することができる。
エッジスリップが障害とならない場合、除去する必要もなければ、完全に除去する必要もない。
実施例および比較例
ホウ素ドープしたシリコン単結晶をチョクラルスキー法により製造した。上記シリコン単結晶からウェハを切り出し、ラッピングし、エッチングし、研磨した。得られたシリコンウェハは、厚さが725μm、抵抗率がおよそ10Ωcm、酸素濃度が表1に示すとおりであった。
シリコンウェハ(比較サンプル番号11/3を除く)を発明に従う熱処理に供した。この場合、シリコンウェハを2分以内で800℃まで予熱した。予熱温度が達成された直後、最大20ミリ秒の半値幅でキセノンランプから閃光が誘発され、それにより、ウェハの表側に照射された。閃光のエネルギ密度を変更したところ、シリコンウェハの表面は97.5J/m2より大きいエネルギ密度で溶融し始めた。
次に、上述の試験1をBMD試験として行ない、次に上述の態様でBMD密度を求めた。
Figure 0005548660
表1は、試験1の後、熱処理に供されなかったシリコンウェハ(番号11/3)のBMD密度が、3.0×109cm-3であることを示す。反対に、発明に従う熱処理により、BMD密度はシリコンウェハの全体積中で5×107cm-3未満まで低下した。最低BMD密度は、閃光の最高エネルギ密度により、すなわち、ウェハの表側の最高温度がシリコンの融点にできる限り近い場合に達成される。いずれの場合においても、BMD密度が非常に低いため、無欠陥ゾーン(DZ)は確認できない。
発明に従う熱処理に供されたウェハの組からさらなるシリコンウェハ(表1に従うサンプル番号20/4に相当)、および、熱処理に供されないさらなるシリコンウェハ(サンプル番号11/3に相当)を試験1の代わりに、上述の試験2に供した。試験2の後、発明に従う熱処理に供されたシリコンウェハ20/4は、図3からわかるように、およそ1011cm-3のBMD密度を示した。図3は、試験2の後のBMD密度の深さ依存性を示す。試験2の後、熱処理に供されなかったシリコンウェハ11/3は、BMD密度が1011cm-3よりも若干大きかった。したがって、試験1の後にはBMD密度(表1を参照)はとりわけ異なっていても、試験2の後は、発明に従う熱処理に供されたシリコンウェハと熱処理に供されなかったシリコンウェハとのBMD密度では、認め得るほどの差異は確認できない。このことは、BMD核が、発明に従う熱処理によってのみ縮小し、試験2の特定の条件下で再度可視にできることを示す。
比較例1
実施例1に従うのと同様にシリコンウェハを製造し(サンプル番号11/3を例外として)、熱処理に供した。熱処理は、閃光の半値幅が3ミリ秒であった点においてのみ実施例1に従う熱処理と異なった。閃光のエネルギ密度を変更したところ、シリコンウェハの表面は52.5J/m2より大きいエネルギ密度で溶融し始めた。
表2は、試験1の後に、熱処理に供されなかったシリコンウェハのBMD密度が3.0×109cm-3であることを示す。熱処理に供されたシリコンウェハにおいては、BMD密度はシリコンウェハの体積中、1×109cm-3未満までしか低下しなかった。2×108cm-3未満のBMD密度を達成することは不可能であった。表2に示す深さを有する無欠陥ゾーン(DZ)は、閃光を照射した側の表面下に検出することができた。DZの深さは、閃光のエネルギ密度とともに増大した。この比較例は、先行技術に従う短い閃光ランプ加熱処理では、所望の効果が達成できないことを示す。代わりに、表面には欠陥ゾーンを有し、シリコンウェハの体積中には高いBMD密度を有するシリコンウェハが生じる。
Figure 0005548660
ホウ素ドープしたシリコン単結晶をチョクラルスキー法により製造した。上記シリコン単結晶からウェハを切り出し、ラッピングし、エッチングした。しかし、実施例1と反対に、研磨しなかった。得られたシリコンウェハは、厚さが680μm、抵抗率がおよそ10Ωcm、酸素濃度が6.9×1017cm-3であった。
その後、シリコンウェハを実施例1に従う熱処理に供した。閃光のエネルギ密度を変更したところ、シリコンウェハの表面は、97.5J/m2より大きいエネルギ密度で溶融し始めた。
Figure 0005548660
実施例2は、発明に従う方法が、非研磨シリコンウェハの場合にも成功することを示す。

Claims (8)

  1. 5×1017から7.5×1017cm-3の酸素濃度とBMD密度を有するシリコンウェハであって
    780℃で3時間、その後1000℃で16時間処理された前記シリコンウェハの前記BMD密度は、最大で1×108cm-3 であり、
    K/分の加熱速度で500℃の開始温度から1000℃の目標温度に加熱され、その後1000℃で16時間保持した前記シリコンウェハの前記BMD密度が、少なくとも1×109cm-3 であるシリコンウェハ。
  2. 前記シリコンウェハが780℃で3時間、その後1000℃で16時間の処理された場合前記BMD密度が、5×106cm-3から5×107cm-3 である、請求項1に記載のシリコンウェハ。
  3. 前記シリコンウェハ1K/分の加熱速度で500℃の開始温度から1000℃の目標温度に加熱され、その後1000℃で16時間保持した場合の前記BMD密度が、1×1010cm-3から3×1011cm-3 である、請求項に記載のシリコンウェハ。
  4. 請求項1から3のいずれか1項に記載のシリコンウェハの製造方法であって、
    a) 5×1017から7.5×1017cm-3の酸素濃度および0.6から1.2mmの厚さを有する非構造化シリコンウェハを提供する工程と、
    b) 5×10 17 から7.5×10 17 cm -3 の酸素濃度および0.6から1.2mmの厚さを有する前記非構造化シリコンウェハを600から1000℃の範囲の予熱温度に加熱し、その後前記シリコンウェハの一方側に15から400ミリ秒の継続時間で閃光を照射する工程とを含み、
    表面を初期に溶融するために必要なエネルギ密度の50から100%のエネルギ密度内部に照射する、リコンウェハを製造するための方法。
  5. 前記シリコンウェハの厚さは、0.6から1.0mmであり、前記工程b)の予熱温度は、600から950℃である、請求項4に記載の方法。
  6. 前記シリコンウェハの厚さは、1.0から1.2mmであり、前記工程b)の予熱温度は、700から1000℃である、請求項5に記載の方法。
  7. 内部に放射される前記エネルギ密度は、前記表面を初期に溶融するために必要なエネルギ密度の90から100%である、請求項4から6のいずれか1項に記載の方法。
  8. 前記工程b)の後、さらなる工程c)において、前記シリコンウェハのエッジを材料を除去する様式で加工し、材料除去が最大で5mmである、請求項4から7のいずれか1項に記載の方法。
JP2011172992A 2010-08-11 2011-08-08 シリコンウェハおよびシリコンウェハの製造方法 Active JP5548660B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010034002.2 2010-08-11
DE102010034002A DE102010034002B4 (de) 2010-08-11 2010-08-11 Siliciumscheibe und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
JP2012039117A JP2012039117A (ja) 2012-02-23
JP5548660B2 true JP5548660B2 (ja) 2014-07-16

Family

ID=45528190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011172992A Active JP5548660B2 (ja) 2010-08-11 2011-08-08 シリコンウェハおよびシリコンウェハの製造方法

Country Status (8)

Country Link
US (1) US9005563B2 (ja)
JP (1) JP5548660B2 (ja)
KR (1) KR101359849B1 (ja)
CN (2) CN102373509B (ja)
DE (1) DE102010034002B4 (ja)
MY (1) MY158922A (ja)
SG (1) SG178669A1 (ja)
TW (1) TWI500828B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013005512B4 (de) 2012-11-19 2019-03-28 Globalwafers Co., Ltd. Herstellung von Wafern mit hoher Präzipitatdichte durch Aktivierung von inaktiven Sauerstoffpräzipationskeimen durch Hitzebehandlung
JP6241381B2 (ja) * 2014-07-09 2017-12-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6834816B2 (ja) * 2017-07-10 2021-02-24 株式会社Sumco シリコンウェーハの加工方法
JP6897598B2 (ja) * 2018-02-16 2021-06-30 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP7078496B2 (ja) * 2018-08-30 2022-05-31 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
CN109360793A (zh) * 2018-09-13 2019-02-19 胜科纳米(苏州)有限公司 半导体晶圆基片上硅晶体缺陷的快速检测方法
DE102019208670A1 (de) * 2019-06-14 2020-12-17 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben aus Silizium
US11695048B2 (en) * 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same
CN114280072B (zh) * 2021-12-23 2023-06-20 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的检测方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63198335A (ja) * 1987-02-13 1988-08-17 Nec Corp シリコン基板の製造方法
JPH04273128A (ja) 1991-02-27 1992-09-29 Hitachi Ltd 半導体ウエハの製造方法および半導体集積回路装置
JP3006669B2 (ja) * 1995-06-20 2000-02-07 信越半導体株式会社 結晶欠陥の均一なシリコン単結晶の製造方法およびその製造装置
US5882989A (en) * 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
JP3731417B2 (ja) * 1999-11-26 2006-01-05 株式会社Sumco 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
EP1983560A2 (en) * 2001-07-10 2008-10-22 Shin-Etsu Handotai Company Limited Method for manufacturing a silicon epitaxial wafer
JP4092946B2 (ja) 2002-05-09 2008-05-28 信越半導体株式会社 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
KR100481476B1 (ko) * 2002-11-19 2005-04-07 주식회사 실트론 어닐 웨이퍼 및 그 제조 방법
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP4797477B2 (ja) 2005-04-08 2011-10-19 株式会社Sumco シリコン単結晶の製造方法
US7435294B2 (en) 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer
JP5239155B2 (ja) 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
DE102007027111B4 (de) 2006-10-04 2011-12-08 Siltronic Ag Siliciumscheibe mit guter intrinsischer Getterfähigkeit und Verfahren zu ihrer Herstellung
SG142208A1 (en) * 2006-10-18 2008-05-28 Siltronic Ag Process for producing p»-doped and epitaxially coated semiconductor wafers from silicon
ATE493755T1 (de) 2007-05-02 2011-01-15 Siltronic Ag Siliciumwafer und herstellungsverfahren dafür
US20080292523A1 (en) 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
JP5221099B2 (ja) 2007-10-17 2013-06-26 大日本スクリーン製造株式会社 熱処理装置および熱処理方法
JP2010017811A (ja) 2008-07-11 2010-01-28 Sumco Corp 半導体ウェーハの製造方法
CN101423978A (zh) 2008-11-11 2009-05-06 浙江大学 一种具有高机械强度的掺锗直拉硅片及其制备方法

Also Published As

Publication number Publication date
KR20120023551A (ko) 2012-03-13
DE102010034002B4 (de) 2013-02-21
TW201207172A (en) 2012-02-16
JP2012039117A (ja) 2012-02-23
CN104451889B (zh) 2017-07-04
CN104451889A (zh) 2015-03-25
DE102010034002A1 (de) 2012-02-16
SG178669A1 (en) 2012-03-29
KR101359849B1 (ko) 2014-02-06
TWI500828B (zh) 2015-09-21
US9005563B2 (en) 2015-04-14
CN102373509A (zh) 2012-03-14
CN102373509B (zh) 2015-07-01
MY158922A (en) 2016-11-30
US20120039786A1 (en) 2012-02-16

Similar Documents

Publication Publication Date Title
JP5548660B2 (ja) シリコンウェハおよびシリコンウェハの製造方法
JP5239155B2 (ja) シリコンウエーハの製造方法
TWI539041B (zh) 單晶矽半導體晶圓及其製造方法
KR100531552B1 (ko) 실리콘 웨이퍼 및 그 제조방법
KR102317547B1 (ko) 실리콘 웨이퍼의 제조방법
JP2006261632A (ja) シリコンウェーハの熱処理方法
JP2005311200A (ja) シリコン半導体基板の熱処理方法及び同方法で処理されたシリコン半導体基板
KR101653345B1 (ko) 실리콘으로 구성된 반도체 웨이퍼 및 그 제조 방법
JP2011171377A (ja) シリコンウェーハの製造方法
JP3903655B2 (ja) シリコンウェーハのig処理法
JP5427636B2 (ja) シリコンウェーハの熱処理方法
JP4003351B2 (ja) Ig処理法
JP7051560B2 (ja) シリコンウェーハの熱処理方法
JP6555217B2 (ja) シリコンウェーハの熱処理方法及びシリコンウェーハの製造方法
JP2003077925A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP2010123588A (ja) シリコンウェーハ及びその熱処理方法
JP2012222337A (ja) シリコンウェーハの製造方法
JP2010098208A (ja) シリコンウェーハの熱処理方法及び熱処理装置、並びに、シリコンウェーハ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140519

R150 Certificate of patent or registration of utility model

Ref document number: 5548660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250