KR101359849B1 - 실리콘 웨이퍼 및 실리콘 웨이퍼의 제조 방법 - Google Patents

실리콘 웨이퍼 및 실리콘 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR101359849B1
KR101359849B1 KR1020110077788A KR20110077788A KR101359849B1 KR 101359849 B1 KR101359849 B1 KR 101359849B1 KR 1020110077788 A KR1020110077788 A KR 1020110077788A KR 20110077788 A KR20110077788 A KR 20110077788A KR 101359849 B1 KR101359849 B1 KR 101359849B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
bmd
temperature
silicon
density
Prior art date
Application number
KR1020110077788A
Other languages
English (en)
Other versions
KR20120023551A (ko
Inventor
암몬 빌프리트 폰
구드룬 키씽거
다비드 코트
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20120023551A publication Critical patent/KR20120023551A/ko
Application granted granted Critical
Publication of KR101359849B1 publication Critical patent/KR101359849B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 산소 농도가 5×1017 내지 7.5×1017　cm-3이고, 양자택일적으로 실시되는 아래의 열처리 이후에 아래의 BMD 밀도를 갖는 실리콘 웨이퍼에 의해 달성된다.
780 ℃로 3 시간 동안, 이어서 1000 ℃로 16 시간 동안의 처리 이후에 최대 1×108 cm-3의 BMD 밀도, 및
실리콘 웨이퍼를 500 ℃의 시작 온도에서부터 1000 ℃의 타겟 온도까지 1　K/min의 가열율로 가열하고, 후속하여 1000 ℃로 16 시간 동안 유지한 이후에 1×109 cm-3 이상의 BMD 밀도.
본 발명은 또한 플래시라이트를 사용한 조사(照射)에 의해 상기 실리콘 웨이퍼를 제조하는 방법에 관한 것이다.

Description

실리콘 웨이퍼 및 실리콘 웨이퍼의 제조 방법{SILICON WAFER AND METHOD FOR PRODUCING IT}
본 발명은 산소 석출에 대한 경향이 매우 감소된 실리콘 웨이퍼와, 열처리를 포함하는 실리콘 웨이퍼의 제조 방법에 관한 것이다.
실리콘 단결정은 통상 초크랄스키법에 의해 석영 도가니에 있는 실리콘 용융물로부터 인상된다. 석영 도가니의 부식으로 인해, 산소가 실리콘 용융물에 침투하고, 수 1017 내지 수 1018 cm-3(세제곱 센티미터당 원자)의 농도로 실리콘 단결정에 포함된다. 상기 산소는 초기에는 용해된 형태로 존재하지만, 실온 및 전자회로 및 구성요소의 제조 동안에 조성되는 통상의 온도에서 과포화된다. 따라서, 산소는 전자회로 및 구성요소의 제조 동안에 또는 유사한 온도의 다른 열처리 동안에 석출된다. 상기 과정에서 소위 BMD가 발생한다. BMD는, 열처리 동안에 산소 응집체 바로 근처에서 발생할 수 있는 추가의 결함을 포함하거나 포함하지 않는 산소 응집체이다. BMD를 위한 핵은 실리콘 단결정 인상 공정에서 실리콘 단결정을 냉각하는 동안에 조기에 형성될 수 있다. 상기 핵은 - 온도 종속 - 임계 크기를 초과하면, 열처리 동안에 성장 가능하다. 성장 가능한 이러한 BMD 핵은 안정한 핵이라고 일컫는다.
BMD 핵의 밀도는 핵의 작은 크기로 인해 직접 측정될 수 없다. 안정한 BMD 핵의 밀도를 측정하기 위해서는, 완성된 실리콘 웨이퍼(그러나 아직 구성요소 공정과 관련하여 구조화되지 않았음)가 통상적으로 BMD 테스트로 테스트된다. 이러한 테스트는, 예컨대 실리콘 웨이퍼를 780 ℃의 온도로 3 시간 동안 유지하고, 이어서 1000 ℃의 온도로 16 시간 동안 유지하는 것으로 이루어질 수 있다. 이러한 열처리 동안에, 1000 ℃의 온도로 16 시간 동안 이루어지는 제2 단계에서 대형의 검출 가능한 BMD를 형성하도록 안정한 BMD 핵이 성장될 수 있도록 하기 위해 제1 단계에서 안정한 BMD 핵이 더욱 안정화된다. 검출은 열처리 이후에 2.5　㎛의 에칭 제거의 경우에 손상된 실리콘 웨이퍼의 파손 에지에서의 세코 에치(Secco etch)에 의해 이루어진다. 이것은 실리콘 웨이퍼의 산소 석출 거동을 검사하기 위한 통상적인 테스트이다. 종종 사용되고, 유사한 결과를 초래하는 다른 BMD 테스트에서, 실리콘 웨이퍼는 800 ℃의 온도에서 4 시간 동안 유지되고, 이어서 1000 ℃의 온도로 16 시간 동안 유지된다.
열처리로 인해 성장하여 대형 BMD를 형성하는 안정한 BMD 핵은, 예컨대 단락을 형성하는 것에 의해 또는 실리콘 웨이퍼 내의 전하 캐리어의 수명 또는 개수를 줄이는 것에 의해 전자회로 및 구성요소의 기능을 저해할 수 있다.
이러한 문제는 지금까지는 일반적으로, 실리콘 웨이퍼의 표면에 무결함층(denuded zone)을 형성하는 열처리에 의해 해결되었다. US2008/0292523A1에는 상기 무결함층을 생성하기 위한 다수의 방법이 설명되어 있다. 이 경우, 실리콘 웨이퍼는 할로겐 램프, 제논 플래시램프 또는 레이저에 의해 1000 ℃가 넘는 온도로 단시간(최대 100 ms) 동안 가열된 후, 다시 급속 냉각된다. 이에 의해, 표면 아래의 얇은 층에서 BMC 핵이 제거된다. 이와 대조적으로 10 ㎛를 넘는 깊이에서는 여전히 안정한 BMD 핵이 존재한다. 1250 ℃의 최대 온도에서의 1 ms 기간 동안의 플래시램프 열처리 후에, 실리콘 웨이퍼 내에서의 BMD 밀도는 3.8×106　cm-2 (대략 1.9×11010　cm-3에 해당)이고, 무결함층의 두께는 0.6　㎛이다. 1300 ℃의 최대 온도에서 결과는, 실리콘 웨이퍼의 나머지 부분에서 무결함층의 두께가 0.8　㎛이고, BMD 밀도가 5.2×106　cm-2(대략 2.6×1010　cm-3에 해당함)이다. BMD 밀도는 800 ℃에서 4 시간 동안, 이어서 1000 ℃로 16 시간 동안의 열처리 이후에 측정되었다.
그러나, BMD에 의해 유발되는 것과 같은, 실리콘 웨이퍼 내의 전하 캐리어의 짧은 수명이 유해한 영향을 주는 구성요소의 경우, 내부의 BMD 밀도가 높고 표면에 단지 얇은 무결함층을 갖는 실리콘 웨이퍼는 부적합하다.
이에 따라, 실리컨 웨이퍼의 전체 체적에 BMD 핵이 없는 것을 가능하게 하는 방법도 또한 개발되었다. US6336968B1에는, 실리콘 웨이퍼가 1150 ℃ 이상의 온도로 급속 가열되고, 선재하는 BMD를 용해하기 위해 이 온도에서 수 초(1초 이상) 동안 유지되는 방법이 설명되어 있다. 그 후, 실리콘 웨이퍼는 최대 20 K/s의 냉각율로 최대 950 ℃의 온도까지 냉각된다. 1150 ℃ 이상의 유지 온도에서, 결정 격자 공공의 농도가 매우 높아지고, 상기 공공은 통상적으로 냉각 중에 과포화되며, 새로운 BMD 핵의 발생을 현저히 촉진한다. 저속 냉각에 의해, 새로운 BMD 핵은 사전에 외측 확산되게 된다. 실리콘 웨이퍼를 1150 내지 950 ℃ 범위의 일정한 온도로 보다 오랫 동안(예컨대, 1150 ℃로 ≥　2　s 또는 950 ℃로 ≥ 2　min) 유지함으로써 동일한 효과를 얻을 수 있다, 공공 과포화의 감소는 산소 함유 분위기에 의해 지원될 수 있는데, 그 이유는 표면 산화가, 공공과 재결합하고, 이에 따라 공공의 밀도를 더욱 줄이는 격자간 실리콘(격자간 실리콘 원자)를 생성하기 때문이다. 이 방법의 문제는, 공공이 1150 ℃ 미만의 온도에서 산소와 결합하고, 이에 따라 공공을 다시 유리시키는 반작용이 소정 시간을 요구하기 때문에 공공의 외측 확산이 훨씬 더 어려워진다는 것이다. 따라서, US6336968B1에 따른 방법은 비교적 오랜 시간이 걸린다.
따라서, 통상적인 범위의 산소 함량에도 불구하고 전체 웨이퍼 체적에서의 안정한 BMD 핵의 밀도가 현저히 감소된 실리콘 웨이퍼를 제조하기 위한 경제적인 방법을 제공하고자 하는 목적이 대두되었다.
상기 목적은 산소 농도가 5×1017 내지 7.5×1017　cm-3이고, 양자택일적으로 실시되는 아래의 열처리 이후에 아래의 BMD 밀도를 갖는 실리콘 웨이퍼에 의해 달성된다.
- 780 ℃로 3 시간 동안, 이어서 1000 ℃로 16 시간 동안의 처리 이후에 최대 1×108 cm-3의 BMD 밀도, 및
실리콘 웨이퍼를 500 ℃의 시작 온도에서부터 1000 ℃의 타겟 온도까지 1　K/min의 가열율로 가열하고, 후속하여 1000 ℃로 16 시간 동안 유지한 이후에 1×109 cm-3 이상의 BMD 밀도.
본 설명에서 산소 농도 모두는 새로운 ASTM 표준(ASTM F121-83)의 규정 내에 속하는 것으로 이해해야만 한다.
이러한 타입의 실리콘 웨이퍼는 명시된 순서의 아래의 단계들을 포함하는 방법에 의해 제조될 수 있다.
a) 산소 농도가 5×1017 내지 7.5×1017　cm-3이고, 두께가 0.6 내지 1.2 mm인 비구조화 실리콘 웨이퍼를 마련하는 단계,
b) 비구조화 실리콘 웨이퍼를 600 내지 1000 ℃ 범위의 예열 온도로 가열하고, 이어서 실리콘 웨이퍼의 측부를 15 내지 400 ms의 기간 동안 플래시라이트로 조사(照射)하는 단계로서, 표면을 최초 용융시키는 데 필요한 에너지 밀도의 50 내지 100 %의 에너지 밀도가 발산되는 것인 단계.
짧은 섬광의 사용으로 인해 최대 온도까지의 초고속 가열 및 그 직후의 초고속 냉각을 포함하는 본 발명에 따른 방법은 단지 BMD 핵의 크기만을 줄이고, 전체 웨이퍼 체적에서 높은 공공 과포화는 이루어지지 않는다. 더욱이, 공공은 US6336968B1에서 설명된 방법보다 훨씬 더 적은 양으로 산소에 결합된다. 15 내지 400 ms, 바람직하게는 20 내지 50 ms의 기간 동안의 플래시램프 열처리에 의한 일측부로부터의 급속 가열은, 온도가 정면에서 후면으로 감소하는 실리콘 웨이퍼에서의 온도 프로파일을 생성한다. 본 설명에서, 정면은 플래시라이트로 조사되는 면을 나타낸다. 차후에 설명하겠지만, 이 면이 반드시 후속하여 전자 구성요소가 형성되는 면은 아니다. 그러나, 실리콘 웨이퍼의 전체 체적에서 온도가 너무 높기 때문에 안정한 성장 BMD 핵이 감소된다. 이는 정면에서 후면을 향해 줄어드는 공공의 과포화와, 냉각 동안의 확산에 의한 보상 이후에 전반적으로 보다 낮은 공공 농도 레벨을 초래한다. 이에 따라, 본 발명에 따르면 공공을 외측 확산시키는 것이 불필요하다. 따라서 본 발명에 따르면, RTA("Rapid Thermal Anneal")에 비해 비교적 매우 낮은 1150 내지 950 ℃의 온도 범위에서의 유지 시간과 20 K/s 이하의 냉각률 모두가 불필요하다. 이와 마찬가지로, 산화 분위기에 의해 공공 농도를 줄이는 것을 지지하는 것도 불필요하다.
본 발명에 따른 실리콘 웨이퍼는, 성장 BMD 핵이 실질적으로 용해되지 않거나 단지 부분적으로만 용해되고, 대신에 성장 BMD 핵이 BMD 테스트와 같은 후속하는 열처리에서의 성장을 위한 임계 크기 미만인 크기로 감소된다는 점에서, US6336968B1에 따른 비석출 실리콘 웨이퍼와 상이하다. BMD 핵이 감소된 본 발명에 따른 실리콘 웨이퍼는, BMD 테스트 후에 BMD 밀도가 매우 낮다는 사실을 특징으로 한다. 이와 대조적으로, 실리콘 웨이퍼가 1000 ℃까지 저속으로 가열되고, 이어서 이 온도로 16 시간 동안 유지되는, BMD 테스트에 대한 대안으로서 실시되는 열처리 이후에, 실리콘 웨이퍼는 매우 높은 BMD 밀도를 나타낸다.
그 결과, 본 발명에 따른 실리콘 웨이퍼는, 매우 작은 BMD 핵으로 인해, 2개의 상이한 열처리에서 매우 다른 거동에 의해 구별된다. 이 경우, 이들 처리는 순차적으로 실시되는 것이 아니라, 오히려 양자택일적으로 실시되는 것을 고려해야만 한다. 이것은, 본 발명에 따른 실리콘 웨이퍼가 포함되었는지의 여부를 확인하기 위해, 실리콘 웨이퍼가 2개 부분으로 분리되고, 하나의 부분은 제1 열처리로 처리되고, 제2 부분은 제2 열처리로 처리된다는 것을 의미한다. 그러나, 동일한 방식으로 제조되고, 이로 인해 동일한 특성을 갖는 2개의 실리콘 웨이퍼를 사용하는 것도 가능하다. (이들 웨이퍼는, 예컨대 동일한 실리콘 단결정 상의 2개의 바로 인접한 위치로부터 비롯되고, 동일한 방식으로 더욱 처리된 2개의 실리콘 웨이퍼일 수 있다.) 이러한 타입의 실리콘 웨이퍼가 본 발명에 따른 실리콘 웨이퍼와 관련이 있는지의 여부를 확인하기 위해, 2개의 실리콘 웨이퍼 중 하나의 실리콘 웨이퍼는 제1 열처리로 처리되고, 다른 실리콘 웨이퍼는 제2 열처리로 처리된다.
본 발명에 따른 실리콘 웨이퍼의 산소 석출 특성을 결정하기 위해 사용되는 2개의 열처리는 아래에서 보다 상세히 설명된다.
테스트 1: BMD 핵의 밀도를 측정하기 위해, 780 ℃의 온도로 3 시간의 기간 동안, 이어서 1000 ℃의 온도로 16 시간의 기간 동안의 열처리를 포함하는 BMD 테스트로 완성된 실리콘 웨이퍼를 테스트한다. 가열율과 냉각율은 100 K/min이다. 전체 열처리는 불활성 분위기 하에서 실시된다. 이러한 열처리의 제1 단계에서는, 안정한 BMD 핵이 성장하여 1000 ℃에서의 16 시간 동안의 제2 단계에서 검출 가능한 큰 BMD를 형성하도록 안정한 BMD 핵이 더욱 안정화된다. 이 테스트는 통상적인 BMD 테스트이다. 최종적으로 아래에서 더 설명되는 방식으로 BMD가 검출된다.
테스트 2: 감소된 BMD 핵의 밀도를 측정하기 위해, 완성된 실리콘 웨이퍼를 500 ℃의 초기 온도에서부터 1000 ℃까지 1　K/min의 가열율로 가열하고, 이어서 이 온도로 16 시간 동안 유지한다. 전체 열처리는 불활성 분위기 하에서 실시된다. 이 방법은, 정규 BMD 테스트에 대해서 아임계인 작은 BMD 핵을 검출하는 데 사용될 수 있는데, 그 이유는 1　K/min의 낮은 가열율로 인해 BMD 핵이 아주 급속히 성장할 수 있고, 이에 따라 그 크기가 항시 임계 반경보다 크게 유지되기 때문이다. 그러나, 가열율이 동시에 너무 높고, 이에 따라 가열 중에 새롭게 생성되는 핵은 항시 아임계 상태로 유지되는데, 그 이유는 온도가 증가할 때 핵에 대한 임계 반경이 너무 빨리 증가하기 때문이다. 이러한 테스트의 조작 방법은 2007년 ECS Transactions에 등재된 G. Kissinger, A. Sattler, J.　Dabrowski, W. von Ammon가 저술한, "초크랄스키 실리콘에서 성장 산화 석출물 핵을 검출하는 방법의 확인(Verification of a method to detect grown-in oxide precipitate nuclei in Czochralski silicon)"의 제11면, 컬럼 3, 제161행 내지 제171행에 설명되어 있다. 그러나, 저속 가열 중에 수반하여 성장되는 모든 BMD가 검출 한계를 초과하도록 하기 위해 1000 ℃에서의 유지 기간을 16 시간까지 연장하였고, 이어서 BMD를 검출할 수 있었다. 마지막으로, 아래에서 설명되는 바와 같이 테스트 1에서와 정확히 동일한 방식으로 BMD를 검출하였다.
2개의 테스트 각각 이후에, 2.5　㎛의 에칭 제거의 경우에 열처리 후에 손상된 실리콘 웨이퍼의 파손 에지에 대한 세코 에칭에 의해 동일한 방식으로 BMD를 검출한다. 세코 에칭액은 1　dm3의 물에 44 g의 다이크로뮴산칼륨(K2Cr2O7)을 용해시킴으로써 준비된다. 이 용액은 50 중량%의 불수소산(HF 수용액)과 1 : 2의 비율로 혼합되었다(2 중량부의 불수소산과 1 중량부의 다이크로뮴산칼륨 수용액). 에칭 기간은 3 min이며, 이로 인해, 실온에서의 에칭 제거량은 2.5　㎛이다. 이어서 최초 에칭된 파손 에지 상에서의 BMD를 광학 현미경 하에서 카운팅한다. 이러한 방식으로, 우선 면적에 대한 BMD 밀도를 측정하고, 이어서 에칭 제거를 사용하여 이 면적에 대한 BMD 밀도를 체적 밀도로 변환한다.
BMD 핵이 감소된 본 발명에 따른 실리콘 웨이퍼는, 전술한 테스트 1이 실시된 이후에 전체 실리콘 웨이퍼에서 BMD 밀도가 1×106　cm-3 내지 1×108　cm-3, 바람직하게는 5×106　cm-3 to 5×107　cm-3라는 사실을 특징으로 한다. 이와 대조적으로, 전술한 테스트 2 이후에 이 실리콘 웨이퍼는 1×109　cm-3 내지 5×1011　cm-3, 바람직하게는 1×1010　cm-3 to 3×1011　cm-3 범위의 BMD 밀도를 타나낸다.
본 발명에 따른 실리콘 웨이퍼는 실리콘 웨이퍼 내에서의 BMD 핵의 밀도에 있어서 가파른 상승을 나타내는 것이 아니라, 오히려 테스트 1과 같은 전술한 BMD 테스트에 따라 전체 실리콘 웨이퍼 체적에서 매우 낮은 BMD 핵의 밀도를 나타낸다. 이 밀도는 너무 낮아서, 무결함층(DZ)을 식별할 수 없다.
비석출 실리콘 웨이퍼를 제조하기 위한 본 발명에 따른 방법은 US6336968B1에 따른 방법보다 훨씬 빠르다.
본 발명에 따라 제조되는 실리콘 웨이퍼는 또한, 표면 바로 아래의 구역에서 전자회로의 기능 또는 구성요소의 기능을 저해할 수 있는 COP(= 공공으로 이루어진 응집체) 또는 LIPT(= 격자간 결함으로 이루어진 응집체)와 같은 성장 결함도 역시 용해된다는 장점을 갖는다.
도 1은 본 발명에 따른 방법 동안의 시기에 상이한 2개의 시점에서의 실리콘 웨이퍼의 두께에 대한 온도 프로파일을 보여주는 도면.
도 2는 보다 짧은 플래시 기간에 있어서, 본 발명에 따르지 않은 방법 동안의 시기에 상이한 2개의 시점에서의 실리콘 웨이퍼의 두께에 대한 온도 프로파일을 보여주는 도면.
도 3은 테스트 2를 실시한 후에, 열처리되지 않은 실리콘 웨이퍼와 본 발명에 따른 실리콘 웨이퍼의 BMD 밀도를 깊이에 따라 비교하여 나타낸 도면.
단계 a) 실리콘 웨이퍼를 마련하는 단계
본 발명에 따른 단계 a)는 산소 농도가 5×1017 내지 7.5×1017　cm-3인 실리콘 웨이퍼를 형성하는 것과 관련된다. 이러한 목적으로, 우선 실리콘 단결정을 인상한다. 이는 바람직하게는 초크랄스키법을 이용하여 행해지는데, 그 이유는 초크랄스키법에서 산소가 불가피하게 실리콘 단결정에 포함되고, 이에 따라 산소 석출의 문제가 발생하며, 이 문제는 본 발명에 따른 방법에 의해 해결되기 때문이다. 그 후, 실리콘 단결정을 웨이퍼로 슬라이싱한다. 이러한 실리콘 웨이퍼는, 예컨대 에지 라운딩, 그라인딩, 래핑, 에칭, 연마, 에지 연마와 같은 종래 기술에 알려져 있는 다른 처리 단계로 처리될 수도 있고, 본 발명에 따른 열처리로 즉시 처리될 수도 있다. 바람직하게는, 실리콘 웨이퍼의 표면은 평탄화되어야만 하고, 슬라이싱에 의해 손상된 실리콘 단결정 영역은 단계 b)에서의 열처리가 실시되기 전에 제거되어야만 한다. 이것은 그라인딩이나 래핑 또는 이들의 적절한 조합에 의해 행해질 수 있다. 또한, 이러한 실리콘 웨이퍼 표면의 기계적 처리에 의해 손상된 표면 영역은 단계 b)가 실시되기 전에 에칭에 의해 제거되는 것이 편리하다. 열처리 이전에 손상된 실리콘 단결정 영역을 제거하는 것이 편리한데, 그 이유는 그렇지 않은 경우 열처리 동안에 전위가 형성될 수 있기 때문이다. 열처리 이전에 실리콘 웨이퍼의 표면을 연마하는 것은 불필요하지만, 마찬가지로 실시될 수도 있다.
실리콘 단결정을 형성하고, 실리콘 단결정을 웨이퍼로 슬라이싱하며, 실리콘 웨이퍼를 가공하기 위한 방법은 당업자에게 알려져 있으며, 이에 따라 더 상세히 설명하지 않겠다.
그러나, 구성요소 구조를 아직 포함하지 않는 실리콘 웨이퍼가 단계 b)에서 열처리된다는 것이 중요하다. 이하에서는, 이러한 웨이퍼를 "비구조화" 실리콘 웨이퍼라고 칭한다. 마이크로 전자 구성요소의 제작과 관련하여 플래시라이트를 사용하여 실리콘 웨이퍼를 열처리하는 것도 또한 알려져 있다. 그러나, 이것은 완전히 다른 목적을 위해, 예컨대 주입된 도펀트를 전기적으로 활성화하기 위해 행해진다.
단계 b) 열처리 단계
단계 b)에서, 실리콘 웨이퍼는 2 단계 열처리로 처리된다. 열처리는 바람직하게는 하나 이상의 플래시램프가 설치된 장치에서 개별적으로 실시된다. 플래시램프는 일반적으로, 매우 단기간 동안 커패시터 및 적절한 제어부와 상호 작용하여 전류가 공급되고, 그 후 마이크로초 또는 밀리초 범위의 기간을 갖는 섬광을 방출하는 제논 램프이다. 더욱이, 상기 장치에는, 실리콘 웨이퍼를 예열하는 데 사용되는 별도의 다른 가열 디바이스가 설치되는 것이 바람직하다. 열처리에 적절한 장치가, 예컨대 US2009/0103906A1에 설명되어 있다. 상기 특허 문헌에 설명된 저항 가열에 대한 대안으로서, 예컨대 RTA 장치에서 사용되는 것과 같은 할로겐 램프와 같은 다른 가열원도 또한 실리콘 웨이퍼를 예열하는 데 사용될 수 있다.
처리 대상 실리콘 웨이퍼는 열처리를 위해 장치로 이송되고, 시작 온도에서 타겟 온도 - 이하에서는 예열 온도라고 함 -까지 가열된다. 시작 온도는, 실리콘 웨이퍼가 열처리를 위해 장치로 이송된 후의 실리콘 웨이퍼의 온도이다. 예열 온도는 600 ℃ 내지 1000 ℃의 범위이다. 실리콘 웨이퍼가 후속하는 플래시램프 열처리 중에 손상되거나 파손되는 것을 방지하기 위해서는 600 ℃ 이상으로 예열하는 것이 필요하다. 1000 ℃의 상한은, 플래시라이트에 의한 후속하는 순간적인 조사에 의해 여전히 웨이퍼의 정면과 조사되지 않는 실리콘 웨이퍼의 후면 사이의 충분한 온도 구배를 얻을 수 있는 것을 보장한다. 예열 온도는 실리콘 웨이퍼의 두께에 종속하는 방식으로 선택되는 것이 바람직하다. 이에 따라, 실리콘 웨이퍼의 전체 체적에서 후속하는 섬광에 의해 BMD 핵이 감소되는 본 발명에 따른 효과를 얻는 것을 가능하게 하기 위해서, 보다 두꺼운 실리콘 웨이퍼는 보다 얇은 실리콘 웨이퍼보다 높은 예열 온도를 필요로 한다. 예컨대, 두께가 0.6 내지 1.0 mm인 실리콘 웨이퍼에 대해서는 600 내지 950 ℃의 예열 온도가 적절하고, 두께가 1.0 내지 1.2 mm인 실리콘 웨이퍼에 대해서는 700 내지 1000 ℃의 예열 온도가 적절하다.
전술한 바와 같이, 실리콘 웨이퍼는 우선, 저항 가열, 램프 가열(예컨대, 할로겐 램프) 또는 다른 가열원에 의해 시작 온도에서 예열 온도까지 가열된다. 본 발명에 따른 방법의 성공에 있어서 가열율은 중요하지 않다. 그러나, 기존의 BMD 핵의 성장을 방지하기 위해서 가열율은 20 K/min 이상이어야만 한다. 경제적인 이유로, 처리 기간을 짧게 유지하기 위해서 가열율은 어떠한 방식으로든 훨씬 더 커야만 한다. RTA 장치로부터 알려져 있는 할로겐 램프는, 예컨대 최대 100 K/s 또는 심지어 그보다 큰 가열율을 허용한다. 그러나, 본 발명에 따른 방법의 성공에 필수적인 것인, 실리콘 웨이퍼가 섬광에 의해 조사되기 전에 완전히 가열되는 것으로, 즉 실리콘 웨이퍼 전체가 예열 온도에 상응하는 균일한 온도를 가져야만 한다는 것이다. 이러한 요건은 최대 100 K/s의 통상의 가열율의 경우에, 항시 실제적으로 이행된다.
예열 온도에 도달하고 실리콘 웨이퍼에서의 온도가 균일해지는 즉시, 플래시램프가 15 내지 400 ms, 바람직하게는 20 내지 50 ms의 기간 동안 섬광을 방출한다. 이 경우, 표면을 최초 용융시키는 데 필요한 에너지 밀도의 50 내지 100 %, 바람직하게는 90 내지 100 %에 해당하는 에너지 밀도가 발산된다.
본 발명에 따르면, 실리콘 웨이퍼의 단지 하나의 면만이 플래시라이트로 조사된다. 이 면은 본 명세서에서 "정면"이라고 칭한다. 이 면은, 후속하는 구성요소의 형성을 위해 마련되는 면일 수 있다. 이 경우에 웨이퍼 지지체(서셉터, 핀)에 의해 유발되는 가능한 만입부 또는 다른 손상이 구성요소의 형성을 위해 마련되는 것이 아닌 면에서 일어나고, 이에 따라 방해물을 덜 유발하기 때문에, 본 실시예는 바람직하다.
표면을 초기 용융시키는 데 필요한 에너지 밀도는 예열 온도, 실리콘 웨이퍼의 두께, 실리콘 웨이퍼의 표면의 반사율(즉, 표면 구조) 및 섬광의 기간에 좌우된다. 에너지 밀도는, 에너지 밀도가 변하고, 전술한 다른 파라메터 모두는 일정하게 유지되는 일련의 간단한 실험에 의해 결정될 수 있다. 표면의 초기 용융은, 플래시라이트 열처리가 일어난 후의 표면의 광학 검사에 의해 확인될 수 있다. 초기 용융은 연마면의 경우에는 매끄러운 표면의 형상 구조 변경과 관련된 연마의 헤이즈(haze)를 유발한다. 거친 표면의 경우에도 역시, 초기 용융은 표면 구조의 형상 구조 변화를 유발한다.
한세트의 파라메터에 대해서 표면을 초기 용융시키는 데 필요한 에너지 밀도가 결정되면, 본 발명에 따라 섬광의 에너지 밀도를 이 값의 50 내지 100 %의 범위에서 선택하는 것이 가능하다. 이 범위에서, BMD 핵의 감소를 위한 충분히 높은 온도와 정면과 후면 사이의 충분히 큰 온도 구배가 보장된다. 플래시는 1100 ℃에서 실리콘의 융점까지의 범위에 있는 최대 온도로 실리콘 웨이퍼의 정면을 가열한다. 실리콘의 융점 바로 아래의 최대 온도가 특히 바람직하며, 이는 표면을 초기 용융시키는 데 필요한 에너지 밀도의 90 내지 100 %의 에너지 밀도에 의해 달성된다. 온도가 융점보다 높으면, 실리콘 웨이퍼의 표면은 약간 초기에 용융되며, 이는 초기 용융 영역 아래에서 전위가 발생하도록 할 수 있다. 따라서, 표면을 초기 용융시키는 데 필요한 에너지 밀도의 100 % 미만의 에너지 밀도로 방출하는 것이 매우 바람직하다. 그러나, 이러한 요건이 충족되는 한, 에너지 밀도는 가능한 한 높게 선택되어야만 한다.
복수 개의 섬광이 연속적으로 방출되는 것도 또한 가능하며, 이 경우도 역시 웨이퍼 정면의 최대 온도는 실리콘의 융점 바로 아래여야만 한다.
각기 수백도에 달하는, 정면을 최대 온도로 가열하는 것과 후속하는 냉각은 밀리초의 기간 동안 일어난다. 이것은 웨이퍼 정면의 가열율과 냉각율이, 예컨대 US6336968B1에 설명되어 있는 바와 같은 RTA 처리의 경우보다 수십 배의 크기만큼 크다는 것을 의미한다. 본 발명에 따르면, 최대 온도에서의 유지 시간은, US6336968B1에 따라 1 초보다 많은 범위인 RTA 공정에서의 유지 시간보다 현저히 짧다.
본 발명에 따른 방법의 성공에 필수적인 것은 섬광의 기간이다. 이와 관련하여, "섬광의 기간"은 그 반치전폭(full width at half maximum)을 의미하는 것으로 이해해야 한다. 이에 따라, 15 ms 미만의 기간의 경우에 BMD 핵의 크기는, 통상적인 BMD 테스트 동안에(예컨대, 전술한 테스트 1 동안에) BMD가 더 이상 형성되지 않는 방식으로 실리콘 웨이퍼의 전체 체적에서 줄어들 수 없다. 필수적인 것은, 온도가 조사되는 표면으로부터의 거리에 따라 크기가 변할지라도 섬광이 현저하게 온도가 증가되는 실리콘 웨이퍼의 전체 두께에 대해 충분히 오랫동안 지속된다는 것이다. 다른 한편으로, 섬광은 너무 오래 지속되도록 허용되지 않는데, 그 이유는 이로 인해 실리콘 웨이퍼가 완전히 가열되기 때문에, 즉 이로 인해 본 발명에 따라 필수적인 정면과 후면 사이의 온도 구배의 소멸이 유발되기 때문이다. 이러한 요건은 최대 400 ms의 기간까지 이행된다. 이러한 조건 하에서 섬광의 본 발명에 따른 전술한 에너지 밀도와 함께, 다른 한편으로는 실리콘 웨이퍼의 전체 체적이 순간적으로 BMD 핵의 감소에 충분한 온도가 된다. 다른 한편으로, 플래시가 실시될 때 발생하는 온도 구배(즉, 웨이퍼의 후면 상에서의 보다 낮은 온도)는, 통상적으로 공공 과포화가 융점에 근접한 온도로 웨이퍼를 완전히 가열하는 경우에서보다 훨씬 낮게 유지되는 것을 보장한다. 더욱이, 온도 구배는 또한 섬광 이후에 실리콘 웨이퍼가 다시 매우 급속히 냉각되는 것을 보장한다. 이것은, 예컨대 US6336968B1에 따른 비교적 느린 냉각 동안에 일어날 수 있는 것과 같은, 안정한 BMD 핵이 냉각 동안에 다시 새롭게 형성되는 것을 방지한다.
도 1 및 도 2를 참고하여 섬광의 작용 이후의 시기에 상이한 시점에서의 실리콘 웨이퍼의 두께에 대한 온도 프로파일이 설명된다.
도 1은 플래시라이트를 사용하여 본 발명에 따라 실시되는 열처리 동안의 시기에 상이한 시점에서의 두께가 700 ㎛ 실리콘 웨이퍼의 2개의 모델링 온도 프로파일을 보여준다. 이를 위해, 플래시 이전에 실리콘 웨이퍼 전체에서의 온도가 예열 온도와 동일하고, 플래시램프를 향하는 면 상에서의 온도가 최대 온도로 상승하며, 대응하는 반치전폭(플래시 기간)에서 가우스 곡선에 따라 다시 감소하는 경계 조건 하에서 열전달 방정식을 사용하였다. 곡선 1은 예열 단계의 종료 후 그리고 섬광 이전의 실리콘 웨이퍼의 두께에 걸친 온도 프로파일을 보여준다. 이 경우에 실리콘 웨이퍼의 전체 두께는 800 ℃의 온도로 균일하다. 강도 프로파일이 가우스 정규 분포와 20 ms의 반치전폭에 대응하는 섬광으로 인해, 실리콘 웨이퍼의 정면 상에서 1400 ℃의 최대 온도가 달성된다. 곡선 2는 실리콘 웨이퍼 정면 상에서 최대 온도를 달성했을 때의 소정 지점에서의 실리콘 웨이퍼의 두께에 따른 온도 분포를 보여준다. 실리콘 웨이퍼 내에서의 열전달로 인해, 표면으로부터의 방출로 인해, 그리고 또한 주변 분위기의 열전달로 인해, 후속하여 냉각 및 이와 동시에 온도의 재분포가 일어난다. 곡선 3은 실리콘 웨이퍼의 후면에서의 온도가 최대에 도달했을 때의 다른 지점에서의 온도 분포를 도시한다.
이와 비교하여, 도 2는 3 ms의 반치전폭에 있어서, 본 발명에 따르지 않은 섬광의 경우에 해당하는 모델링 온도 프로파일을 보여준다.
20 ms의 섬광의 반치전폭에서의 본 발명에 따른 실시예의 경우(도 1 참고)에, 실리콘 웨이퍼 전체에서의 온도는 명백히 예열 온도보다 높게 상승하는 반면, 본 발명에 따르지 않은 방식으로 실시되는 열처리의 경우에는 3 ms의 섬광의 반치전폭에 있어서(도 2) 실리콘 웨이퍼 후면 상에서 온도는 단지 약간만 상승하며, 정면이 1400 ℃에 도달했을 때에도 1000 ℃ 미만으로 유지된다는 것을 확실히 알 수 있다. 이것의 결과로, 동일한 최대 온도에 있어서, 실리콘 웨이퍼 내, 그리고 실리콘 웨이퍼의 후면에서의 BMD 핵이 또한 감소하는 것은 단지 섬광의 충분히 높은 반치전폭의 경우이다. 본 발명에 따르면, 예열 온도, 섬광의 기간 및 최대 온도는, 실리콘 웨이퍼 내에서 그리고 실리콘 웨이퍼의 후면에서 BMD 핵이 역시 충분히 감소되는 것을 보장하도록 선택된다. 그 결과, 실리콘 웨이퍼의 정면에서 무결함층(DZ)이 생성되지 않는다. 오히려, 전체 웨이퍼 체적에서의 산소 석출 경향이 확실하게 줄어든다.
단계 c) 에지 가공
열처리 이후, 실리콘 웨이퍼는 종래 기술로부터 알려져 있는 방식으로 더 가공된다. 예컨대, 열처리 이후, 양면 또는 단지 정면만의 단일 연마 또는 다단계 연마를 추가로 실시할 수 있다.
최대 온도로 초고속 가열하고, 이어서 초고속 냉각하는 열처리는 실리콘 에이퍼 상에 슬립을 유발할 수 있는 것으로 알려져 있다. 슬립은 회로 및 구성요소 제조에 있어서 후속하는 열처리에서 더욱 전파되고, 회로 및 구성요소의 기능을 방해하거나 무효화한다. 상기 슬립은 주로 실리콘 웨이퍼의 에지 영역에서 발생한다.
본 발명에 따른 열처리의 매우 짧은 총 처리 기간으로 인해, 에지 슬립은 매우 짧다. 이에 따라, 상기 에지 슬립이 발생하는 실리콘 웨이퍼의 에지에 있는 구역은 굉장히 좁다. 따라서, 에지 슬립은 큰 손실 없이 제거될 수 있다. 제거 대상 영역의 폭은 바람직하게는 1 내지 5 mm, 매우 바람직하게는 2 내지 3 mm이다. 따라서, 슬립이 위치하는 실리콘 웨이퍼의 최외측 에지를 제거하기 위해, 열처리 이후에 추가의 단계 c)에서 실리콘 웨이퍼의 에지를 기계 가공하는 것이 바람직하다.
이를 위해서는, 실리콘 웨이퍼의 에지 가공을 위한 임의의 기지의 방법, 구체적으로는 실리콘 웨이퍼에 에지에 정해진 프로파일을 동시에 부여하는 방법이 적절하다. 이것은 일반적으로 웨이퍼 에지를 그라인딩함으로써 실시된다. 이를 위해, 프로파일 그라인딩 디스크가 통상 사용되며, 상기 디스크는 그 네거티브 프로파일(negative profile)을 웨이퍼 에지 상에 포지티브식으로(positively) 복제한다. 그러나, 예컨대 연마재 패드와 같은 프로파일이 없는 그라인딩 툴을 사용하는 것도 역시 가능하다. 단계 b)에 따른 열처리 이후에 단계 c)와 같은 에지 가공이 실시되면, 열처리 이전의 에지 라운딩은 생략되는 것이 바람직하다.
실리콘 웨이퍼 에지의 기계적 가공에 의해, 실리콘 웨이퍼의 반경은, 바람직하게는 에지 슬립에 의해 영향을 받는 영역의 폭과 동일한 크기 이상의 값만큼 감소된다.
슬립에 의해 영향을 받는 영역을 제거하기 위한 기계적 에지 가공 이후에, 에지를 연마하는 것이 바람직할 수 있다.
선택적인 단계 c)에서 요구되는 재료 제거량이 너무 많으면, 그 결과 완성된 피가공 실리콘 웨이퍼의 직경은 실리콘 웨이퍼의 공칭 직경 미만으로 되며, 이것은 이미 실리콘 단결정의 형성에 고려될 수 있다. 실리콘 단결정은 이 실리콘 단결정으로부터 형성되는 실리콘 웨이퍼의 공칭 직경보다 적어도 단계 b)에서 발생하는 슬립 영역의 폭에 대응하는 값만큼 큰 직경으로 인상될 수 있다. 이 경우, 실리콘 웨이퍼는 단계 b)에서의 열처리 동안에 공칭 직경보다 큰 직경을 갖는다. 단지 단계 c)에서의 에지 가공의 결과로, 실리콘 웨이퍼의 직경은 공칭 직경으로 감소된다.
이에 상응하게 형성된 실리콘 웨이퍼는 산소 석출에 관한 전술한 특성을 가질 뿐만 아니라 에지 슬립이 없다. 이것은 SIRD(Scanning Infrared Depolarization)로 증명될 수 있다.
에지 슬립이 방해물이 아니면, 에지 슬립을 제거할 필요가 없거나, 또는 에지 슬립을 완전히 제거할 필요가 없다.
예 및 비교예
예 1
초크랄스키법에 의해 붕소로 도핑된 실리콘 단결정을 형성하였다. 상기 실리콘 단결정을 웨이퍼로 쏘잉(sawing)하고, 래핑하며, 에칭하고, 연마하였다. 결과적인 실리콘 웨이퍼는 두께가 725　㎛이고, 저항이 대략 10　Ω·m이며, 산소 농도가 표 1에 제시한 것과 같았다.
실리콘 웨이퍼(비교 샘플 번호 11/3 제외)를 본 발명에 따라 열처리하였다. 이 경우, 실리콘 웨이퍼를 2분 이내로 800 ℃로 예열하였다. 예열 온도에 도달한 직후, 20 ms의 반치전폭을 갖는 제논 램프로부터의 섬광을 발생시키고, 이에 의해 실리콘 웨이퍼의 정면을 조사하였다. 플래시의 에너지 밀도는 변하였으며, 이때 실리콘 웨이퍼의 표면은 97.5　J/m2가 넘는 에너지 밀도에서 용융하기 시작하였다.
그 후, 전술한 테스트 1을 BMD 테스트로서 실시하였고, 다음에 전술한 방식으로 BMD 밀도를 측정하였다.
Figure 112011060389866-pat00001
표 1은 테스트 1 이후의 열처리되지 않은 실리콘 웨이퍼(샘플 번호 11/3)의 BMD 밀도가 3.0×109　cm-3임을 보여준다. 이와 대조적으로, 본 발명에 따른 열처리에 의해 실리콘 웨이퍼의 전체 체적에 있어서 BMD 밀도가 5×107　cm-3 미만으로 줄어들었다. 최저 BMD 밀도는 섬광의 최고 에너지 밀도에 의해, 즉 실리콘 웨이퍼 정면의 최대 온도가 실리콘의 융점에 가능한 한 근접할 때 달성된다. 모든 경우에, BMD 밀도가 너무 낮아서, 무결함층(DZ)을 식별할 수 없다.
본 발명에 따라 열처리된 실리콘 웨이퍼 세트로부터의 다른 실리콘 웨이퍼(표 1에 따른 샘플 번호 20/4에 해당)와, 또한 열처리되지 않은 다른 실리콘 웨이퍼(샘플 번호 11/3에 해당)를 테스트 1 대신에 전술한 테스트 2로 테스트하였다. 테스트 2 이후, 본 발명에 따라 열처리된 실리콘 웨이퍼(20/4)는 도 3에서 볼 수 있다시피 대략 1011　cm-3의 BMD 밀도를 나타냈다. 도 3은 테스트 2 이후의 BMD 밀도에 대한 깊이 의존도를 보여준다. 테스트 2 이후, 열처리되지 않은 실리콘 웨이퍼(11/3)는 BMD 밀도가 1011　cm-3보다 다소 컸다. 이에 따라, 테스트 1 이후의 BMD 밀도들(표 1 참고)은 분명하게 다르지만, 테스트 2 이후에 본 발명에 따라 열처리된 실리콘 웨이퍼와 열처리되지 않은 실리콘 웨이퍼의 BMD 밀도에 있어서 눈에 띄는 차이를 확인할 수 없다. 이것은, BMD 핵이 단지 본 발명에 따른 열처리로 인해서만 줄어들었고, 테스트 2의 특정 조건 하에서는 BMD 핵을 다시 볼 수 있다는 것을 보여준다.
비교예 1
예 1에서와 동일한 방식으로 실리콘 웨이퍼를 형성하고, 실리콘 웨이퍼(샘플 번호 11/3은 제외)를 열처리하였다. 열처리는, 단지 섬광의 반치전폭이 3 ms라는 점에서만 예 1에 따른 열처리와 상이하였다. 플래시의 에너지 밀도는 변하였으며, 이때 실리콘 웨이퍼의 표면은 52.5　J/m2가 넘는 에너지 밀도에서 용융하기 시작하였다.
표 2은 테스트 1 이후의 열처리되지 않은 실리콘 웨이퍼의 BMD 밀도가 3.0×109　cm-3임을 보여준다. 열처리된 실리콘 웨이퍼에서, 실리콘 웨이퍼의 체적에 있어서 BMD 밀도는 단지 1×109　cm-3 미만으로 감소하였다. 2×108　cm-3 미만의 BMD 밀도를 달성하는 것은 불가능하였다. 섬광으로 조사된 측부 상의 표면 아래에서, 표 2에 나타낸 깊이를 갖는 무결함층(DZ)을 검출할 수 있었다. DZ의 깊이는 섬광의 에너지 밀도에 의해 증가되었다. 이 비교예는, 종래 기술에 따른 짧은 플래시램프 열처리로는 소망하는 효과를 달성할 수 없다는 것을 보여준다. 대신에, 표면에 무결함층을 갖고, 실리콘 웨이퍼의 체적에서의 높은 BMD 밀도를 갖는 실리콘 웨이퍼가 형성된다.
Figure 112011060389866-pat00002
예 2
초크랄스키법에 의해 붕소로 도핑된 실리콘 단결정을 형성하였다. 상기 실리콘 단결정을 웨이퍼로 쏘잉하고, 래핑하며, 에칭하였지만, 예 1과는 대조적으로 연마하지는 않았다. 결과적인 실리콘 웨이퍼는 두께가 680　㎛이고, 저항이 대략 10　Ω·m이며, 산소 농도가 6.9×1017 cm-3였다.
이어서, 실리콘 웨이퍼를 예 1에 따라 열처리하였다. 플래시의 에너지 밀도는 변하였으며, 이때 실리콘 웨이퍼의 표면은 97.5　J/m2가 넘는 에너지 밀도에서 용융하기 시작하였다.

샘플번호		 에너지 밀도
(J/m2)		 플래시기간
(ms)		 BMD 밀도
(cm-3)		 BMD 밀도
(cm-2)
표면
S3 95 20 6.1E+07 1.5E+04 에칭됨
S4 100 20 5.1E+06 1.3E+03 에칭됨
예 2는 비연마 실리콘 웨이퍼의 경우에도 역시 본 발명에 따른 발명이 성공적임을 보여준다.

Claims (8)

  1. 실리콘 웨이퍼로서, 산소 농도가 5×1017 내지 7.5×1017　cm-3이고, 양자택일적으로 실시되는 아래의 열처리 이후에 아래의 BMD 밀도, 즉
    780 ℃로 3 시간 동안, 이어서 1000 ℃로 16 시간 동안의 처리한 이후에 최대 1×108 cm-3의 BMD 밀도, 및
    실리콘 웨이퍼를 500 ℃의 시작 온도에서부터 1000 ℃의 타겟 온도까지 1　K/min의 가열율로 가열하고, 후속하여 1000 ℃로 16 시간 동안 유지한 이후에 1×109 cm-3 이상의 BMD 밀도
    를 갖는 것인 실리콘 웨이퍼.
  2. 제1항에 있어서, 780 ℃로 3 시간 동안, 이어서 1000 ℃로 16 시간 동안 처리한 이후에 BMD 밀도가 5×106 cm-3 내지 5×107　cm-3인 것을 특징으로 하는 실리콘 웨이퍼.
  3. 제1항 또는 제2항에 있어서, 실리콘 웨이퍼를 500 ℃의 시작 온도에서부터 1000 ℃의 타겟 온도까지 1 K/min의 가열율로 가열하고, 이어서 1000 ℃로 16 시간 동안 유지한 이후에 BMD 밀도가 1×1010 cm-3 내지 3×1011　cm-3인 것을 특징으로 하는 실리콘 웨이퍼.
  4. 제1항에 따른 실리콘 웨이퍼의 제조 방법으로서, 명시된 순서의 아래의 단계들, 즉
    a) 산소 농도가 5×1017 내지 7.5×1017　cm-3이고, 두께가 0.6 내지 1.2 mm인 비구조화 실리콘 웨이퍼를 마련하는 단계,
    b) 비구조화 실리콘 웨이퍼를 600 내지 1000 ℃ 범위의 예열 온도로 가열하고, 이어서 실리콘 웨이퍼의 측부를 15 내지 400 ms의 기간 동안 플래시라이트로 조사(照射)하는 단계로서, 표면을 최초 용융시키는 데 필요한 에너지 밀도의 50 내지 100 %의 에너지 밀도가 발산되는 것인 단계
    를 포함하는 실리콘 웨이퍼의 제조 방법.
  5. 제4항에 있어서, 상기 실리콘 웨이퍼의 두께는 0.6 내지 1.0 mm이고, 상기 단계 b)에서의 예열 온도는 600 내지 950 ℃인 것인 실리콘 웨이퍼의 제조 방법.
  6. 제5항에 있어서, 상기 실리콘 웨이퍼의 두께는 1.0 내지 1.2 mm이고, 단계 b)에서의 예열 온도는 700 내지 1000 ℃인 것인 실리콘 웨이퍼의 제조 방법.
  7. 제4항 내지 제6항 중 어느 한 항에 있어서, 발산되는 에너지 밀도는 표면을 최초 용융시키는 데 필요한 에너지 밀도의 90 내지 100 %인 것인 실리콘 웨이퍼의 제조 방법.
  8. 제4항 내지 제6항 중 어느 한 항에 있어서, 상기 단계 b) 이후에, 추가의 단계 c)에서 실리콘 웨이퍼의 에지를 재료 제거 방식으로 가공하고, 이때 재료 제거량은 최대 5 mm인 것인 실리콘 웨이퍼의 제조 방법.
KR1020110077788A 2010-08-11 2011-08-04 실리콘 웨이퍼 및 실리콘 웨이퍼의 제조 방법 KR101359849B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010034002.2 2010-08-11
DE102010034002A DE102010034002B4 (de) 2010-08-11 2010-08-11 Siliciumscheibe und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
KR20120023551A KR20120023551A (ko) 2012-03-13
KR101359849B1 true KR101359849B1 (ko) 2014-02-06

Family

ID=45528190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110077788A KR101359849B1 (ko) 2010-08-11 2011-08-04 실리콘 웨이퍼 및 실리콘 웨이퍼의 제조 방법

Country Status (8)

Country Link
US (1) US9005563B2 (ko)
JP (1) JP5548660B2 (ko)
KR (1) KR101359849B1 (ko)
CN (2) CN104451889B (ko)
DE (1) DE102010034002B4 (ko)
MY (1) MY158922A (ko)
SG (1) SG178669A1 (ko)
TW (1) TWI500828B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI614808B (zh) * 2012-11-19 2018-02-11 太陽愛迪生公司 藉由活化非活性氧沉澱核製造高沉澱密度晶圓之方法
JP6241381B2 (ja) * 2014-07-09 2017-12-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6834816B2 (ja) * 2017-07-10 2021-02-24 株式会社Sumco シリコンウェーハの加工方法
JP6897598B2 (ja) * 2018-02-16 2021-06-30 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP7078496B2 (ja) * 2018-08-30 2022-05-31 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
CN109360793A (zh) * 2018-09-13 2019-02-19 胜科纳米（苏州）有限公司 半导体晶圆基片上硅晶体缺陷的快速检测方法
DE102019208670A1 (de) * 2019-06-14 2020-12-17 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben aus Silizium
US11695048B2 (en) * 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same
CN114280072B (zh) * 2021-12-23 2023-06-20 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786881B1 (ko) 2000-09-20 2007-12-20 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼
KR20080031651A (ko) * 2006-10-04 2008-04-10 실트로닉 아게 진성 게터 능력이 양호한 실리콘 웨이퍼 및 그 제조 방법
KR20090029205A (ko) * 2006-06-20 2009-03-20 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼
KR20090129443A (ko) * 2007-05-02 2009-12-16 실트로닉 아게 실리콘 웨이퍼 및 그 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63198335A (ja) * 1987-02-13 1988-08-17 Nec Corp シリコン基板の製造方法
JPH04273128A (ja) 1991-02-27 1992-09-29 Hitachi Ltd 半導体ウエハの製造方法および半導体集積回路装置
JP3006669B2 (ja) * 1995-06-20 2000-02-07 信越半導体株式会社 結晶欠陥の均一なシリコン単結晶の製造方法およびその製造装置
US5882989A (en) * 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
JP3731417B2 (ja) * 1999-11-26 2006-01-05 株式会社Ｓｕｍｃｏ 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
JP4473571B2 (ja) * 2001-07-10 2010-06-02 信越半導体株式会社 シリコンウェーハの製造方法
JP4092946B2 (ja) 2002-05-09 2008-05-28 信越半導体株式会社 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
KR100481476B1 (ko) * 2002-11-19 2005-04-07 주식회사 실트론 어닐 웨이퍼 및 그 제조 방법
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
US7435294B2 (en) 2005-04-08 2008-10-14 Sumco Corporation Method for manufacturing silicon single crystal, and silicon wafer
JP4797477B2 (ja) 2005-04-08 2011-10-19 株式会社Ｓｕｍｃｏ シリコン単結晶の製造方法
SG142208A1 (en) * 2006-10-18 2008-05-28 Siltronic Ag Process for producing p»-doped and epitaxially coated semiconductor wafers from silicon
US20080292523A1 (en) 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
JP5221099B2 (ja) 2007-10-17 2013-06-26 大日本スクリーン製造株式会社 熱処理装置および熱処理方法
JP2010017811A (ja) 2008-07-11 2010-01-28 Sumco Corp 半導体ウェーハの製造方法
CN101423978A (zh) 2008-11-11 2009-05-06 浙江大学 一种具有高机械强度的掺锗直拉硅片及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786881B1 (ko) 2000-09-20 2007-12-20 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 제조방법 및 실리콘 웨이퍼
KR20090029205A (ko) * 2006-06-20 2009-03-20 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼
KR20080031651A (ko) * 2006-10-04 2008-04-10 실트로닉 아게 진성 게터 능력이 양호한 실리콘 웨이퍼 및 그 제조 방법
KR20090129443A (ko) * 2007-05-02 2009-12-16 실트로닉 아게 실리콘 웨이퍼 및 그 제조방법

Also Published As

Publication number Publication date
JP2012039117A (ja) 2012-02-23
SG178669A1 (en) 2012-03-29
KR20120023551A (ko) 2012-03-13
CN102373509B (zh) 2015-07-01
TWI500828B (zh) 2015-09-21
US9005563B2 (en) 2015-04-14
US20120039786A1 (en) 2012-02-16
DE102010034002A1 (de) 2012-02-16
MY158922A (en) 2016-11-30
CN104451889A (zh) 2015-03-25
JP5548660B2 (ja) 2014-07-16
CN102373509A (zh) 2012-03-14
DE102010034002B4 (de) 2013-02-21
CN104451889B (zh) 2017-07-04
TW201207172A (en) 2012-02-16

Similar Documents

Publication Publication Date Title
KR101359849B1 (ko) 실리콘 웨이퍼 및 실리콘 웨이퍼의 제조 방법
US8377202B2 (en) Method for manufacturing silicon wafer and silicon wafer manufactured by this method
US8088219B2 (en) Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it
JP4794137B2 (ja) シリコン半導体基板の熱処理方法
KR101653345B1 (ko) 실리콘으로 구성된 반도체 웨이퍼 및 그 제조 방법
JP2011171377A (ja) シリコンウェーハの製造方法
KR100959624B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
KR101472183B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP5944643B2 (ja) シリコンウェーハの熱処理方法
JP3903655B2 (ja) シリコンウェーハのｉｇ処理法
KR20120013994A (ko) 실리콘 웨이퍼 및 실리콘 웨이퍼의 열처리 방법
JP2010103450A (ja) シリコンウェーハの製造方法
JP4003351B2 (ja) Ｉｇ処理法
JP2010087375A (ja) シリコンウェーハの製造方法
TW201824393A (zh) 矽晶圓的熱處理方法及矽晶圓的製造方法
JP2010283076A (ja) シリコンウェーハの熱処理方法
JP2010199337A (ja) シリコンウェーハの製造方法
JPH0745623A (ja) シリコンウェーハの熱処理方法
JP2012212800A (ja) シリコンウェーハの製造方法
JP2012222337A (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 7