JP5529371B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5529371B2
JP5529371B2 JP2007268504A JP2007268504A JP5529371B2 JP 5529371 B2 JP5529371 B2 JP 5529371B2 JP 2007268504 A JP2007268504 A JP 2007268504A JP 2007268504 A JP2007268504 A JP 2007268504A JP 5529371 B2 JP5529371 B2 JP 5529371B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
wiring board
semiconductor
support member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007268504A
Other languages
English (en)
Other versions
JP2009099697A (ja
Inventor
玲子 藤原
秋彦 畑澤
文友 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PS4 Luxco SARL
Original Assignee
PS4 Luxco SARL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PS4 Luxco SARL filed Critical PS4 Luxco SARL
Priority to JP2007268504A priority Critical patent/JP5529371B2/ja
Priority to US12/285,832 priority patent/US7928551B2/en
Publication of JP2009099697A publication Critical patent/JP2009099697A/ja
Application granted granted Critical
Publication of JP5529371B2 publication Critical patent/JP5529371B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W74/117
    • H10P72/74
    • H10W74/014
    • H10W76/40
    • H10W90/00
    • H10P72/7418
    • H10W70/656
    • H10W72/01
    • H10W72/01225
    • H10W72/01551
    • H10W72/0198
    • H10W72/073
    • H10W72/07327
    • H10W72/07337
    • H10W72/075
    • H10W72/07504
    • H10W72/07511
    • H10W72/07521
    • H10W72/07532
    • H10W72/07533
    • H10W72/07553
    • H10W72/222
    • H10W72/354
    • H10W72/536
    • H10W72/5363
    • H10W72/537
    • H10W72/5434
    • H10W72/5522
    • H10W72/59
    • H10W72/884
    • H10W72/952
    • H10W74/00
    • H10W90/20
    • H10W90/24
    • H10W90/732
    • H10W90/734
    • H10W90/754

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、配線基板上に複数の半導体チップが積層された半導体装置及びその製造方法に関する。
近年は、電子装置の小型・薄型、大容量化等に伴い、半導体チップを多段積層することが必要となり、半導体チップの薄型化が進んでいる。従来の半導体装置は、例えば、特開2002−261233号(特許文献1)に記載されている。この半導体装置は、配線基板上に下側半導体チップを搭載し、下側半導体チップ上にスペーサを介して上側半導体チップを搭載したものである。
しかし、特許文献1に記載の半導体装置のように、下面が支えられていない部位に電極パッドが配置されている場合には、支えられていない部位の上側半導体チップの電極パッドにワイヤボンディングする際に、ボンディングツールの圧着により半導体チップが割れてしまうという問題があった。
そこで、このような半導体チップの一部が突出した部分に設けられた電極パッドをワイヤボンディングする技術として、例えば、特開2000−299431号(特許文献2)や特開2005−197491号(特許文献3)が提案されている。特許文献2、3は、その前提として、配線基板上に下側半導体チップよりチップサイズの大きい上側半導体チップを積層する場合に適用される。
具体的には、特許文献2に記載の半導体装置は、下側半導体チップを異方導電接着剤を介して配線基板にフリップチップボンディングする際に、その一部を下側半導体チップの外部にはみ出させ、はみ出た接着材で支持部を形成し、この支持部と下側半導体チップ上に上側半導体チップを搭載するように構成したものである。
しかしながら、特許文献2に記載の半導体装置では、下側半導体チップの周囲に接着材をはみ出させて、はみ出た樹脂で支持部を形成しているため、支持部の高さを確保するには接着剤の量が多くなってしまう。そのため、配線基板の外方に接着材が広がり、配線基板の上側半導体チップと接続される接続パッドが覆われてしまう恐れがある。さらに、フリップチップ実装された下側半導体チップの裏面と、下側半導体チップの周囲の配線基板に設けた支持部の上に、上側半導体チップを搭載するように構成しているため、3段目以降に搭載される半導体チップには適用困難である。
また、特許文献3は、配線基板上に、下側半導体チップがフリップチップボンディングされると共に、上側半導体チップが下側半導体チップ上に積層された半導体装置において、下側半導体チップの外縁より突出する突出部を有し、下側半導体チップ及び上側半導体チップが積層される配線基板の表面に凸状の支持部を有し、突出部を支持部で支持するように構成したものである。
しかしながら、特許文献3に記載の半導体装置においては、配線基板の表面に支持部を設けるように構成しているため、3段目以降に搭載される半導体チップには適用困難である。仮に、3段目以降の半導体チップに適用しようとした場合には、2段目に積層される半導体チップの周囲の配線基板に支持部を設けることが必要であり、パッケージサイズが大型化してしまう。また、3段目の支持部の高さも高くすることが必要となり、パッケージの厚さも厚くなってしまう。さらには、3段目の支持部の間隔によって、3段目に搭載される半導体チップのチップサイズにも制約が生じる。 さらに、配線基板の表面に支持部を形成し、上側半導体チップを直接的に支持するように構成されており、下側半導体チップと支持部の高さに誤差が生じる可能性がある。薄い半導体チップでは、この高さの差によりクラックを生じる恐れもある。
特開2002−261233号公報 特開2000−299431号公報 特開2005−197491号公報
上記特許文献2,3は、配線基板上に下側半導体チップよりサイズの大きい上側半導体チップを積層する場合に適用され、例えば、同一のチップサイズを有する下側半導体チップと上側半導体チップとの間で、下側半導体チップの上面に配置された電極パッドが露出するように上側半導体チップをずらして配置する場合については開示されていない。さらに、上記特許文献2、3では、パッケージサイズを大きくせずに3段目以降に半導体チップを積層することは困難である。
そこで、本発明は、上記従来技術の問題点の鑑みて成されたものであり、その目的は、複数段に積層された薄い半導体チップを、チップクラックを発生することなく良好に搭載及びワイヤボンディングすることが可能な半導体装置およびその製造方法を提供することにある。
また、本発明の他の目的は、パッケージサイズを大きくせずに3段以上の半導体チップの積層配置が可能な半導体装置およびその製造方法を提供することにある。
上記目的を達成するために、本発明の半導体装置では、配線基板上に積層されかつ上面の所定位置に第1の電極パッドが配置された第1の半導体チップと、第1の半導体チップ上に絶縁部材を介して第1の電極パッドが露出するようにずらして積層された第2の半導体チップと、第2の半導体チップの突出部の裏面を絶縁部材を介して支持する支持部材とを有することを特徴とする。
また、本発明では、配線基板上に3段以上の複数の半導体チップを積層した半導体装置において、各半導体チップの上面には電極パッドがそれぞれ配置されており、各半導体チップは、電極パッドが露出されるように交互にずらして積層され、半導体チップの各突出部の裏面を絶縁部材を介して支持する支持部材を設けたことを特徴とする。
また、本発明の半導体装置では、配線基板上に積層された第1の半導体チップと、第1の半導体チップ上に絶縁部材を介してずらして積層され、かつ第1の半導体チップと同じチップサイズを有する第2の半導体チップと、第2の半導体チップの突出部の裏面を絶縁部材を介して支持する支持部材とを有することを特徴とする。
さらに、本発明の半導体装置の製造方法では、配線基板上に第1の半導体チップを積層し、第1の半導体チップの上面の所定位置に第1の電極パッドを形成し、第1の半導体チップ上に、絶縁部材を介して第1の電極パッドが露出するようにずらした状態で第2の半導体チップを積層し、第2の半導体チップの突出部の裏面を絶縁部材を介して支持する支持部材を形成し、少なくとも第1及び第2の半導体チップを封止体で覆うことを特徴とする。
本発明によれば、複数段に積層された薄い半導体チップを、チップクラックを発生することなく、良好に搭載及びワイヤボンディングすることができる。
また、絶縁部材が緩衝材として作用するため、半導体チップと支持部材とが直接的に接触することがない。このため、半導体チップと支持部材との接触に起因するチップクラックを低減でき、これにより製造歩留を向上できる。
また、多段積層される半導体チップの突出部位を支持部材により支持するように構成したことにより、多段積層構造を安定化できる。
さらに、パッケージサイズを大きくせずに3段以上の半導体チップの積層配置を良好にできる。
(実施例1)
まず、本発明の実施例1に係る半導体装置について図面を参照して説明する。
図1は、実施例1の半導体装置を示す断面図である。図2は、実施例1の半導体装置の要部拡大図である。図3は、実施例1の半導体装置の製造工程を示す断面図である。
まず、実施例1の半導体装置1は、図1に示すように、略四角形の板状で、所定の配線が形成された配線基板2を有している。配線基板2は、例えば0.25mm厚のガラスエポキシ基板であり、基材の両面に所定の配線が形成されている。配線基板2の一面の周囲近傍には複数の接続パッド3、13が形成されている。また、配線基板2の他面には、複数のランド部4が格子状に配置されている。また、ランド部4上には、それぞれ外部端子(バンプ電極)5が搭載されている。
配線基板2の一面の略中央部位には、略四角形の板状で一面に所定の回路が形成された第1(下側)の半導体チップ6が搭載されている。第1の半導体チップ6は一つの辺にのみ複数の電極パッド7が配設されている。半導体チップ6の厚さは、例えば、30〜50μm程度に薄型化されている。また、第1の半導体チップ6の他面は、絶縁性のシート状部材の両面に接着層を有する接着部材8により配線基板2に接着固定されている。接着部材8は、例えば10〜20μm程度の厚さである。また、複数の電極パッド7は、配線基板2の対応する接続パッド3と、例えばAu等の導電材料からなるワイヤ9により電気的に接続されている。
図1及び図2に示すように、第1の半導体チップ6の上方位置には、第2(上側)の半導体チップ10が搭載されている。第2の半導体チップ10は、第1の半導体チップ6と同じチップであり、同様に一つの辺にのみ複数の電極パッド11が配設されている。
このように、第1の半導体チップと第2の半導体チップとは同じチップサイズを有する。
第2の半導体チップ10の他面は、同様に絶縁性のシート状部材の両面に接着層を有する接着部材12により第1の半導体チップ6上に接着固定されている。また、第2の半導体チップ10は、第1の半導体チップ6の電極パッド7と重ならないようにずらした状態で、第1の半導体チップ6の上方に配置されている。
本実施例1の半導体装置1では、第2の半導体チップ10の電極パッド11は、第1の半導体チップ6の電極パッド7が配置された辺と反対側の辺に配置されている。これにより、半導体チップ1及び半導体チップ2を多段積層する場合に省スペース化が可能になる。また、複数の電極パッド11は、配線基板2の対応する接続パッド13と、例えばAu等の導電材料からなるワイヤ14により電気的に接続されている。
また、第1の半導体チップ6と重ならないエリアに、電極パッド11が配置されている第2の半導体チップ10の他面を支える支持部材15を有している。ここでは、支持部材15として、新たな部材を準備する必要がないことから、2段積層されたバンプを用いている。支持部材15の形状は、例えば、円柱または円錐状である。支持部材15は、約30μm程度のバンプを積層し、例えば40〜60μm程度の高さに形成される。
また、支持部材15は、電極パッド11に対応した部位の第2の半導体チップ10の他面側を絶縁部材としての接着部材12を介して支えるように構成されている。上述のように、絶縁部材としての接着部材12は、絶縁性のシート状部材の両面に接着層を有するものである。これにより絶縁部材としての接着部材12が緩衝材となるため、第2の半導体チップ10を直接的に支持しないように構成される。このため、支持部材15と第2の半導体チップ12との接触に起因するチップクラックの発生を低減することができる。ここで、支持部材15は、例えば、配線基板2上の接続パッド40上に形成される。
尚、支持部材15は第2の半導体チップ10の電極パッド11に対応する部位を支持するのが望ましい。しかし、モールド工程での樹脂の流動性を考慮し、2つの電極パッド11の間を支持するように構成することも可能で、これにより支持部材15の設置間隔を広くできる。そして、第1の半導体チップ6及び第2の半導体チップ10を覆うように、配線基板2上に封止体16が形成されている。
次に、図3を参照して、実施例1に係る半導体装置1の製造方法について図1をも使用して説明する。
まず、図3(a)に示すような配線基板2が準備される。そして、裏面に接着部材8が形成された第1の半導体チップ6が配線基板2に搭載される。そして、第1の半導体チップ6の電極パッド7と配線基板2の接続パッド3とをワイヤ9により電気的に接続する。
ここで、ワイヤ9は例えばAu等からなり、図示しないワイヤボンディング装置により、溶融され先端にボールが形成されたワイヤ9を第1の半導体チップ6の電極パッド7上に超音波熱圧着することで接続し、その後、所定のループ形状を描き、ワイヤ9の後端を対応する接続パッド3上に超音波熱圧着することで結線される。
さらに、配線基板2の所定位置、ここでは電極パッド11の配置された部位の第2の半導体チップ11の裏面を支える位置に、支持部材15を形成する。支持部材15は、例えば先端が溶融し、ボールが形成された導電性のワイヤを超音波熱圧着等により配線基板2に圧着し、その後、このワイヤをクランプして引きちぎることによりバンプが形成される。さらに、バンプの上に同様にバンプを形成し、支持部材15である2段バンプを形成する。積層バンプの高さは、第1の半導体チップ6の厚さより若干高く形成する。
尚、支持部材15は、電極パッド11の直下でなくても、電極パッド11の近傍位置に設けても良い。あるいは、第1の半導体チップ6と重ならないエリアに配置された電極パッド11の全てに対応して支持部材15を設けず、所定の間隔で配置しても良い。
次に、図3(b)に示すように、配線基板2上に搭載された第1の半導体チップ6の上に、裏面に接着部材12の接着された第2の半導体チップ10を積層搭載する。このとき、若干高めに形成した支持部材15としての積層バンプは、第2の半導体チップ10の裏面によりレベリングされ良好な高さに形成される。このようにして、第2の半導体チップ10の裏面は、絶縁部材としての接着部材12を介して支持部材15に支持される。
尚、本実施例1では、第2の半導体チップ10の搭載により支持部材15としての積層バンプのレベリングを行うように構成したが、配線基板2への積層バンプの形成後にレベリングを行うように構成しても良い。
その後、図3(c)に示すように、第2の半導体チップ6の電極パッド11と配線基板2の接続パッド13とをワイヤ14により電気的に接続する。ワイヤ14は、第1の半導体チップ6と同様にワイヤボンディングされる。本実施例1では、支持部材15により、絶縁部材としての接着部材12を介して第2の半導体チップ10の電極パッド11に対応する部位近傍を支えるように構成しているため、良好にワイヤボンディングすることができる。
次に、図3(d)に示すように、一括モールドすることで、配線基板2の一面上に封止体16が形成される。封止体16は、例えば、図示しないトランスファモールド装置の上型と下型からなる成形金型で、配線基板2を型締めし、ゲートから上型と下型によって形成されたキャビティ内に熱硬化性のエポキシ樹脂を圧入させ、キャビティ内に充填された後、熱硬化させることで形成される。尚、第1の半導体チップ6に設けた支持部材15は、30μm程度と小さく、円柱状または円錐状で形成されている。このために、樹脂の流動を阻害せずに良好に封止できる。また、積層された第2の半導体チップ10をずらす方向に垂直な方向から樹脂を流すように構成することで、さらに樹脂の流動性を向上できる。
その後、図3(e)に示すように、配線基板2の他面のランド4上に半田等からなる導電性のボールを搭載し、外部端子(バンプ電極)5を形成する。ボールマウント工程では、配線基板2上のランド4の配置に合わせて複数の吸着孔が形成された図示しない吸着機構を用いて、例えば半田等からなるボールを吸着孔に保持し、保持されたボールにフラックスを転写形成し、配線基板2のランド4に一括搭載する。ボール搭載後、リフローすることで外部端子5が形成される。
外部端子5の形成された配線基板2は、図3(f)に示すように、ダイシングライン30で切断・分離し個片化する。基板ダイシングは、配線基板2の封止体16をダイシングテープ35に接着し、ダイシングテープ35によって配線基板2を支持する。配線基板2を図示しないダイシングブレードにより縦横にダイシングライン30を切断して配線基板2を個片化する。個片化完了後、ダイシングテープ35からピックアップすることで、図1に示すような半導体装置1が得られる。
(実施例2)
次に、図4及び図5を参照して、本発明の実施例2に係る半導体装置について説明する。ここで、半導体チップが2段積層された実施例1(図1及び図2参照)に係る半導体装置1と同じ部分についての説明は便宜上省略する。
実施例2は、3段以上に多段積層される半導体チップに適用した場合を示す実施例である。具体的には、第1の半導体チップ6上に積層された第2の半導体チップ10上に、さらに、第3の半導体チップ50及び第4の半導体チップ60がそれぞれ積層されている。
図4及び図5に示すように、配線基板2及び下側に配置される半導体チップ(ここでは、半導体チップ6、10,50)上に支持部材15をそれぞれ設けることで、3段以上に多段積層される半導体チップ6、10,50,60のワイヤボンディングを良好にできる。また、支持部材15により、それぞれの半導体チップ10、50、60の突出部位を支持するように構成することで、積層構造を安定化できる。ここで、第4の半導体チップ60を支持する支持部材15は第2の半導体チップ10の接続パッド41上に形成されている。
図4に示すように、片辺にのみ電極パッド7、11、51,61が形成された半導体チップ6,10,50,60を、電極パッド7、11、51,61が露出されるように交互にずらして積層することにより、配線基板2に占める半導体チップ6、10,50,60の搭載される領域を小さくでき、3段以上の多段積層が可能となる。
(実施例3)
次に、図6及び図7を参照して、本発明の実施例3に係る半導体装置について説明する。ここで、半導体チップが2段積層された実施例2(図4及び図5参照)に係る半導体装置1と同じ部分についての説明は便宜上省略する。
本実施例3においては、図7に示すように第2の半導体チップ10の電極パッド11に設けた支持部材15としてのバンプに、逆ボンディングにより配線基板2の接続パッド13とを導電性のワイヤ14により電気的に接続する。そして、ワイヤ14の接続されたバンプ上にもう1段バンプを形成することで、さらに上に配置される第4の半導体チップ60の裏面を支持するように構成する。これにより、支持部材15の接続用パッドを新たに設ける必要がなく、上側の半導体チップ(ここでは、第4の半導体チップ60)のワイヤボンディングを良好に実施できる。
以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、上記実施例1では、同じ半導体チップを積層した場合について説明したが、第2の半導体チップ10の電極パッド11の下面が支持されている構成であればどのような構成でも良く、例えば図8に示すように異なるタイプの半導体チップを積層した場合でも同様に本発明を適用することが可能である。図8の半導体装置1では、第2の半導体チップ10の両辺に複数の電極パッド11が配置されている。
また、上記実施例1では、半導体チップは、片辺のみに電極パッド7、11が配置されたものを用いた場合について説明したが、図9に示すようにセンターのみに電極パッド7,11が配置された半導体チップ6,10に用いても良い。
また、本実施例では、配線基板2としてガラスエポキシ基板を用いた場合について説明したが、ポリイミド樹脂等のテープ状の配線基板を用いても良い。
また、本実施例では、BGA型の半導体装置に適用した場合について説明したが、LGA(Land Grid Array)やMCP(Multi Chip Package)等の半導体チップの積層構造を有する半導体装置にも適用可能である。
本実施例によれば、配線基板に下側半導体チップと重ならない位置に配置された上側半導体チップの電極パッドが配置され、かつ電極パッドに対応した部位の上側半導体チップの他面側を絶縁部材を介して支える円柱または円錐状の支持部材を設けたことにより、複数段に積層された薄い半導体チップをチップクラックを発生することなく、良好に搭載及びワイヤボンディングすることができる。
また、絶縁部材が緩衝材となるため、半導体チップと支持部材との直接的に接触がなくなるため、半導体チップと支持部材との接触に起因するチップクラックを低減できる。これにより製造歩留を向上できる。
また、配線基板と配線基板に搭載された半導体チップに、多段積層される半導体チップの突出部位を支持部材により支持するように構成したことにより、多段積層構造を安定化できる。さらに、パッケージサイズを大きくせず、3段以上の半導体チップの積層配置を良好にできる。
本発明に係る実施例1の半導体装置を示す断面図である。 本発明に係る実施例1の半導体装置の要部拡大図である。 本発明に係る実施例1の半導体装置の製造工程を示す断面図である。 本発明に係る実施例2の半導体装置を示す断面図である。 本発明に係る実施例2の半導体装置の要部拡大図である。 本発明に係る実施例3の半導体装置を示す断面図である。 本発明に係る実施例3の半導体装置の要部拡大図である。 本発明に係る他の実施例の半導体装置を示す断面図である。 本発明に係る他の実施例の半導体装置を示す断面図である。
符号の説明
1 半導体装置
2 配線基板
3 接続パッド
4 ランド部
5 外部端子(バンプ電極)
6 第1の半導体チップ
7 電極パッド
8 接着部材
9 ワイヤ
10 第2の半導体チップ
11 電極パッド
12 接着部材
13 接続パッド
14 ワイヤ
15 支持部材
16 封止体

Claims (15)

  1. 配線基板上に積層されかつ上面の所定位置に第1の電極パッドが配置された第1の半導体チップと、
    第1の半導体チップ上に第1の絶縁部材を介して第1の電極パッドが露出するようにずらして積層された第2の半導体チップと、
    第2の半導体チップの突出部の裏面を第1の絶縁部材を介して支持する支持部材とを有し、
    配線基板と第1の半導体チップとは、第2の絶縁部材を介して接続され、
    配線基板上の支持部材が配置される領域には第2の絶縁部材は存在せず、支持部材は配線基板に設けられた接続パッド上に配置されており、
    第1の半導体チップの上面には、第1の電極パッドが第1に辺に沿ってのみ複数配置され、
    第2の半導体チップの上面には、第1に辺とは反対方向の第2の辺に沿ってのみ第2の電極パッドが複数配置されており、
    第2の半導体チップは第1の半導体チップと同じチップサイズを有し、
    支持部材はバンプであることを特徴とする半導体装置。
  2. 前記支持部材は、前記第2の半導体チップの前記突出部の裏面であって、前記複数の第2の電極パッドに対応した部位をそれぞれ支持することを特徴とする請求項1に記載の半導体装置。
  3. 前記支持部材は、前記第2の半導体チップの前記突出部の裏面であって、前記複数の第2の電極パッドに対応した部位を所定間隔で支持することを特徴とする請求項1に記載の半導体装置。
  4. 前記支持部材は、前記第2の半導体チップの前記突出部の裏面であって、前記複数の第2の電極パッドの間をそれぞれ支持することを特徴とする請求項1に記載の半導体装置。
  5. 前記絶縁部材は、絶縁性のシート状部材の両面に接着層を有する接着部材であることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
  6. 前記支持部材は、円柱状または円錐状の形状を有することを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
  7. 前記支持部材は、2段積層されたバンプであることを特徴とする請求項6に記載の半導体装置。
  8. 配線基板上に3段以上の複数の半導体チップを積層した半導体装置において、
    各半導体チップの上面には電極パッドがそれぞれ配置されており、
    各半導体チップは、電極パッドが露出されるように交互にずらして積層され、
    半導体チップの各突出部の裏面を第1の絶縁部材を介して支持する支持部材を設け、
    配線基板と半導体チップとは、第2の絶縁部材を介して接続され、
    配線基板上の支持部材が配置される領域には第2の絶縁部材は存在せず、支持部材は配線基板に設けられた接続パッド上に配置されており、
    半導体チップは、それぞれ同じチップサイズを有し、
    前記支持部材は、前記半導体チップの所定の電極パッドに設けた第1のバンプに、逆ボンディングにより前記配線基板の接続パッドを導電性ワイヤにより電気的に接続し、導電性ワイヤの接続された第1のバンプ上に第2のバンプを形成することにより構成されることを特徴とする半導体装置。
  9. 前記絶縁部材は、絶縁性のシート状部材の両面に接着層を有する接着部材であることを特徴とする請求項に記載の半導体装置。
  10. 前記支持部材は、円柱状または円錐状の形状を有することを特徴とする請求項8又は9に記載の半導体装置。
  11. 配線基板上に第1の半導体チップを積層し、
    第1の半導体チップを積層した後、第1の半導体チップの上面の所定位置に第1の電極パッドを形成し、
    第1の半導体チップ上に、第1の絶縁部材を介して第1の電極パッドが露出するようにずらした状態で第2の半導体チップを積層し、
    第2の半導体チップを積層する前に、第2の半導体チップの突出部の裏面を第1の絶縁部材を介して支持する支持部材を形成し、
    少なくとも第1及び第2の半導体チップを封止体で覆い、
    配線基板と第1の半導体チップとは、第2の絶縁部材を介して接続され、
    配線基板上の支持部材が配置される領域には第2の絶縁部材は存在せず、支持部材は配線基板に設けられた接続パッド上に配置されており、
    第1の半導体チップの上面には、第1の電極パッドが第1に辺に沿ってのみ複数配置され、
    第2の半導体チップの上面には、第1に辺とは反対方向の第2の辺に沿ってのみ第2の電極パッドが複数配置されており、
    第2の半導体チップは第1の半導体チップと同じチップサイズを有し、支持部材はバンプであることを特徴とする半導体装置の製造方法。
  12. 前記支持部材は、前記第2の半導体チップの前記突出部の裏面であって、前記複数の第2の電極パッドに対応した部位をそれぞれ支持することを特徴とする請求項11に記載の半導体装置の製造方法。
  13. 前記絶縁部材は、絶縁性のシート状部材の両面に接着層を有する接着部材であることを特徴とする請求項11又は12に記載の半導体装置の製造方法。
  14. 前記支持部材は、円柱状または円錐状の形状を有することを特徴とする請求項11乃至13のいずれか1項に記載の半導体装置の製造方法。
  15. 前記支持部材は、2段積層されたバンプであることを特徴とする請求項14に記載の半導体装置の製造方法。
JP2007268504A 2007-10-16 2007-10-16 半導体装置及びその製造方法 Expired - Fee Related JP5529371B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007268504A JP5529371B2 (ja) 2007-10-16 2007-10-16 半導体装置及びその製造方法
US12/285,832 US7928551B2 (en) 2007-10-16 2008-10-15 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007268504A JP5529371B2 (ja) 2007-10-16 2007-10-16 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009099697A JP2009099697A (ja) 2009-05-07
JP5529371B2 true JP5529371B2 (ja) 2014-06-25

Family

ID=40533401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007268504A Expired - Fee Related JP5529371B2 (ja) 2007-10-16 2007-10-16 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7928551B2 (ja)
JP (1) JP5529371B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101557273B1 (ko) * 2009-03-17 2015-10-05 삼성전자주식회사 반도체 패키지
US7880309B2 (en) * 2007-07-30 2011-02-01 Qimonda Ag Arrangement of stacked integrated circuit dice having a direct electrical connection
JP5184132B2 (ja) * 2008-02-15 2013-04-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101660430B1 (ko) 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
US20100044861A1 (en) * 2008-08-20 2010-02-25 Chin-Tien Chiu Semiconductor die support in an offset die stack
KR20100049283A (ko) * 2008-11-03 2010-05-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8168458B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming bond wires and stud bumps in recessed region of peripheral area around the device for electrical interconnection to other devices
CN103098206A (zh) * 2010-03-18 2013-05-08 莫塞德技术公司 具有偏移裸片叠层的多芯片封装及其制造方法
KR20110124065A (ko) * 2010-05-10 2011-11-16 하나 마이크론(주) 적층형 반도체 패키지
TWI409933B (zh) * 2010-06-15 2013-09-21 力成科技股份有限公司 晶片堆疊封裝結構及其製法
KR20110138789A (ko) * 2010-06-22 2011-12-28 하나 마이크론(주) 적층형 반도체 패키지
KR101640832B1 (ko) * 2010-07-16 2016-07-19 삼성전자주식회사 적층형 반도체 패키지 및 그의 제조 방법
JP5972539B2 (ja) * 2011-08-10 2016-08-17 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置
JP2013214611A (ja) 2012-04-02 2013-10-17 Elpida Memory Inc 半導体装置
JP2016048756A (ja) 2014-08-28 2016-04-07 マイクロン テクノロジー, インク. 半導体装置
US10796975B2 (en) * 2016-04-02 2020-10-06 Intel Corporation Semiconductor package with supported stacked die
KR102534732B1 (ko) 2016-06-14 2023-05-19 삼성전자 주식회사 반도체 패키지
KR102542628B1 (ko) * 2018-02-05 2023-06-14 삼성전자주식회사 반도체 패키지
CN108389849A (zh) * 2018-02-05 2018-08-10 奥肯思(北京)科技有限公司 一种交错堆叠存储器封装
KR102438456B1 (ko) 2018-02-20 2022-08-31 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
KR102556518B1 (ko) * 2018-10-18 2023-07-18 에스케이하이닉스 주식회사 상부 칩 스택을 지지하는 서포팅 블록을 포함하는 반도체 패키지
KR102818456B1 (ko) * 2019-09-23 2025-06-10 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 그 제조 방법
KR102905623B1 (ko) * 2020-12-16 2025-12-30 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
JP2022135727A (ja) 2021-03-05 2022-09-15 キオクシア株式会社 半導体装置
JP2022135735A (ja) 2021-03-05 2022-09-15 キオクシア株式会社 半導体装置およびその製造方法
KR20240042904A (ko) * 2022-09-26 2024-04-02 삼성전자주식회사 지문 센서 패키지 및 이를 포함하는 스마트 카드

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3565319B2 (ja) 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
JP3768761B2 (ja) * 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP2002261233A (ja) 2001-03-05 2002-09-13 Sony Corp 半導体装置及びその製造方法
JP4449258B2 (ja) * 2001-06-15 2010-04-14 ソニー株式会社 電子回路装置およびその製造方法
JP2004071947A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体装置
JP4175138B2 (ja) * 2003-02-21 2008-11-05 日本電気株式会社 半導体装置
JP2005197491A (ja) 2004-01-08 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置
JP4188337B2 (ja) * 2004-05-20 2008-11-26 株式会社東芝 積層型電子部品の製造方法
JP2006013268A (ja) * 2004-06-29 2006-01-12 Matsushita Electric Ind Co Ltd 半導体装置
DE102006001600B3 (de) * 2006-01-11 2007-08-02 Infineon Technologies Ag Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben
JP5205867B2 (ja) * 2007-08-27 2013-06-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7872340B2 (en) * 2007-08-31 2011-01-18 Stats Chippac Ltd. Integrated circuit package system employing an offset stacked configuration

Also Published As

Publication number Publication date
JP2009099697A (ja) 2009-05-07
US20090096111A1 (en) 2009-04-16
US7928551B2 (en) 2011-04-19

Similar Documents

Publication Publication Date Title
JP5529371B2 (ja) 半導体装置及びその製造方法
US8786102B2 (en) Semiconductor device and method of manufacturing the same
TWI277187B (en) Semiconductor device and manufacturing method for the same
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
US8058717B2 (en) Laminated body of semiconductor chips including pads mutually connected to conductive member
WO2007026392A1 (ja) 半導体装置およびその製造方法
JP5184132B2 (ja) 半導体装置およびその製造方法
CN104112715B (zh) 半导体装置及其制造方法
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
US9252126B2 (en) Multi Chip Package-type semiconductor device
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
JP5621712B2 (ja) 半導体チップ
JP2010087403A (ja) 半導体装置
TWI435434B (zh) 省略中介板之半導體封裝方法及其使用之底晶片
JP4435074B2 (ja) 半導体装置およびその製造方法
JP2007214238A (ja) 半導体装置およびその製造方法
JP5215032B2 (ja) 半導体装置の製造方法
JP4331179B2 (ja) 半導体装置
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ
JP3669986B2 (ja) 半導体装置及びその製造方法
JP2025073636A (ja) 半導体装置
JP2005175260A (ja) 半導体装置およびその製造方法
JP5149694B2 (ja) 半導体装置及びその製造方法
KR20110056769A (ko) 스택 패키지용 인터포저 및 이를 이용한 스택 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100910

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131009

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140417

R150 Certificate of patent or registration of utility model

Ref document number: 5529371

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees