JP5529371B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5529371B2 JP5529371B2 JP2007268504A JP2007268504A JP5529371B2 JP 5529371 B2 JP5529371 B2 JP 5529371B2 JP 2007268504 A JP2007268504 A JP 2007268504A JP 2007268504 A JP2007268504 A JP 2007268504A JP 5529371 B2 JP5529371 B2 JP 5529371B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- wiring board
- semiconductor
- support member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10W74/117—
-
- H10P72/74—
-
- H10W74/014—
-
- H10W76/40—
-
- H10W90/00—
-
- H10P72/7418—
-
- H10W70/656—
-
- H10W72/01—
-
- H10W72/01225—
-
- H10W72/01551—
-
- H10W72/0198—
-
- H10W72/073—
-
- H10W72/07327—
-
- H10W72/07337—
-
- H10W72/075—
-
- H10W72/07504—
-
- H10W72/07511—
-
- H10W72/07521—
-
- H10W72/07532—
-
- H10W72/07533—
-
- H10W72/07553—
-
- H10W72/222—
-
- H10W72/354—
-
- H10W72/536—
-
- H10W72/5363—
-
- H10W72/537—
-
- H10W72/5434—
-
- H10W72/5522—
-
- H10W72/59—
-
- H10W72/884—
-
- H10W72/952—
-
- H10W74/00—
-
- H10W90/20—
-
- H10W90/24—
-
- H10W90/732—
-
- H10W90/734—
-
- H10W90/754—
Landscapes
- Wire Bonding (AREA)
Description
まず、本発明の実施例1に係る半導体装置について図面を参照して説明する。
次に、図4及び図5を参照して、本発明の実施例2に係る半導体装置について説明する。ここで、半導体チップが2段積層された実施例1(図1及び図2参照)に係る半導体装置1と同じ部分についての説明は便宜上省略する。
次に、図6及び図7を参照して、本発明の実施例3に係る半導体装置について説明する。ここで、半導体チップが2段積層された実施例2(図4及び図5参照)に係る半導体装置1と同じ部分についての説明は便宜上省略する。
2 配線基板
3 接続パッド
4 ランド部
5 外部端子(バンプ電極)
6 第1の半導体チップ
7 電極パッド
8 接着部材
9 ワイヤ
10 第2の半導体チップ
11 電極パッド
12 接着部材
13 接続パッド
14 ワイヤ
15 支持部材
16 封止体
Claims (15)
- 配線基板上に積層されかつ上面の所定位置に第1の電極パッドが配置された第1の半導体チップと、
第1の半導体チップ上に第1の絶縁部材を介して第1の電極パッドが露出するようにずらして積層された第2の半導体チップと、
第2の半導体チップの突出部の裏面を第1の絶縁部材を介して支持する支持部材とを有し、
配線基板と第1の半導体チップとは、第2の絶縁部材を介して接続され、
配線基板上の支持部材が配置される領域には第2の絶縁部材は存在せず、支持部材は配線基板に設けられた接続パッド上に配置されており、
第1の半導体チップの上面には、第1の電極パッドが第1に辺に沿ってのみ複数配置され、
第2の半導体チップの上面には、第1に辺とは反対方向の第2の辺に沿ってのみ第2の電極パッドが複数配置されており、
第2の半導体チップは第1の半導体チップと同じチップサイズを有し、
支持部材はバンプであることを特徴とする半導体装置。 - 前記支持部材は、前記第2の半導体チップの前記突出部の裏面であって、前記複数の第2の電極パッドに対応した部位をそれぞれ支持することを特徴とする請求項1に記載の半導体装置。
- 前記支持部材は、前記第2の半導体チップの前記突出部の裏面であって、前記複数の第2の電極パッドに対応した部位を所定間隔で支持することを特徴とする請求項1に記載の半導体装置。
- 前記支持部材は、前記第2の半導体チップの前記突出部の裏面であって、前記複数の第2の電極パッドの間をそれぞれ支持することを特徴とする請求項1に記載の半導体装置。
- 前記絶縁部材は、絶縁性のシート状部材の両面に接着層を有する接着部材であることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
- 前記支持部材は、円柱状または円錐状の形状を有することを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置。
- 前記支持部材は、2段積層されたバンプであることを特徴とする請求項6に記載の半導体装置。
- 配線基板上に3段以上の複数の半導体チップを積層した半導体装置において、
各半導体チップの上面には電極パッドがそれぞれ配置されており、
各半導体チップは、電極パッドが露出されるように交互にずらして積層され、
半導体チップの各突出部の裏面を第1の絶縁部材を介して支持する支持部材を設け、
配線基板と半導体チップとは、第2の絶縁部材を介して接続され、
配線基板上の支持部材が配置される領域には第2の絶縁部材は存在せず、支持部材は配線基板に設けられた接続パッド上に配置されており、
半導体チップは、それぞれ同じチップサイズを有し、
前記支持部材は、前記半導体チップの所定の電極パッドに設けた第1のバンプに、逆ボンディングにより前記配線基板の接続パッドを導電性ワイヤにより電気的に接続し、導電性ワイヤの接続された第1のバンプ上に第2のバンプを形成することにより構成されることを特徴とする半導体装置。 - 前記絶縁部材は、絶縁性のシート状部材の両面に接着層を有する接着部材であることを特徴とする請求項8に記載の半導体装置。
- 前記支持部材は、円柱状または円錐状の形状を有することを特徴とする請求項8又は9に記載の半導体装置。
- 配線基板上に第1の半導体チップを積層し、
第1の半導体チップを積層した後、第1の半導体チップの上面の所定位置に第1の電極パッドを形成し、
第1の半導体チップ上に、第1の絶縁部材を介して第1の電極パッドが露出するようにずらした状態で第2の半導体チップを積層し、
第2の半導体チップを積層する前に、第2の半導体チップの突出部の裏面を第1の絶縁部材を介して支持する支持部材を形成し、
少なくとも第1及び第2の半導体チップを封止体で覆い、
配線基板と第1の半導体チップとは、第2の絶縁部材を介して接続され、
配線基板上の支持部材が配置される領域には第2の絶縁部材は存在せず、支持部材は配線基板に設けられた接続パッド上に配置されており、
第1の半導体チップの上面には、第1の電極パッドが第1に辺に沿ってのみ複数配置され、
第2の半導体チップの上面には、第1に辺とは反対方向の第2の辺に沿ってのみ第2の電極パッドが複数配置されており、
第2の半導体チップは第1の半導体チップと同じチップサイズを有し、支持部材はバンプであることを特徴とする半導体装置の製造方法。 - 前記支持部材は、前記第2の半導体チップの前記突出部の裏面であって、前記複数の第2の電極パッドに対応した部位をそれぞれ支持することを特徴とする請求項11に記載の半導体装置の製造方法。
- 前記絶縁部材は、絶縁性のシート状部材の両面に接着層を有する接着部材であることを特徴とする請求項11又は12に記載の半導体装置の製造方法。
- 前記支持部材は、円柱状または円錐状の形状を有することを特徴とする請求項11乃至13のいずれか1項に記載の半導体装置の製造方法。
- 前記支持部材は、2段積層されたバンプであることを特徴とする請求項14に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007268504A JP5529371B2 (ja) | 2007-10-16 | 2007-10-16 | 半導体装置及びその製造方法 |
| US12/285,832 US7928551B2 (en) | 2007-10-16 | 2008-10-15 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007268504A JP5529371B2 (ja) | 2007-10-16 | 2007-10-16 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009099697A JP2009099697A (ja) | 2009-05-07 |
| JP5529371B2 true JP5529371B2 (ja) | 2014-06-25 |
Family
ID=40533401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007268504A Expired - Fee Related JP5529371B2 (ja) | 2007-10-16 | 2007-10-16 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7928551B2 (ja) |
| JP (1) | JP5529371B2 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101557273B1 (ko) * | 2009-03-17 | 2015-10-05 | 삼성전자주식회사 | 반도체 패키지 |
| US7880309B2 (en) * | 2007-07-30 | 2011-02-01 | Qimonda Ag | Arrangement of stacked integrated circuit dice having a direct electrical connection |
| JP5184132B2 (ja) * | 2008-02-15 | 2013-04-17 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| KR101660430B1 (ko) | 2009-08-14 | 2016-09-27 | 삼성전자 주식회사 | 반도체 패키지 |
| US20100044861A1 (en) * | 2008-08-20 | 2010-02-25 | Chin-Tien Chiu | Semiconductor die support in an offset die stack |
| KR20100049283A (ko) * | 2008-11-03 | 2010-05-12 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
| US8168458B2 (en) * | 2008-12-08 | 2012-05-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming bond wires and stud bumps in recessed region of peripheral area around the device for electrical interconnection to other devices |
| CN103098206A (zh) * | 2010-03-18 | 2013-05-08 | 莫塞德技术公司 | 具有偏移裸片叠层的多芯片封装及其制造方法 |
| KR20110124065A (ko) * | 2010-05-10 | 2011-11-16 | 하나 마이크론(주) | 적층형 반도체 패키지 |
| TWI409933B (zh) * | 2010-06-15 | 2013-09-21 | 力成科技股份有限公司 | 晶片堆疊封裝結構及其製法 |
| KR20110138789A (ko) * | 2010-06-22 | 2011-12-28 | 하나 마이크론(주) | 적층형 반도체 패키지 |
| KR101640832B1 (ko) * | 2010-07-16 | 2016-07-19 | 삼성전자주식회사 | 적층형 반도체 패키지 및 그의 제조 방법 |
| JP5972539B2 (ja) * | 2011-08-10 | 2016-08-17 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
| JP2013214611A (ja) | 2012-04-02 | 2013-10-17 | Elpida Memory Inc | 半導体装置 |
| JP2016048756A (ja) | 2014-08-28 | 2016-04-07 | マイクロン テクノロジー, インク. | 半導体装置 |
| US10796975B2 (en) * | 2016-04-02 | 2020-10-06 | Intel Corporation | Semiconductor package with supported stacked die |
| KR102534732B1 (ko) | 2016-06-14 | 2023-05-19 | 삼성전자 주식회사 | 반도체 패키지 |
| KR102542628B1 (ko) * | 2018-02-05 | 2023-06-14 | 삼성전자주식회사 | 반도체 패키지 |
| CN108389849A (zh) * | 2018-02-05 | 2018-08-10 | 奥肯思(北京)科技有限公司 | 一种交错堆叠存储器封装 |
| KR102438456B1 (ko) | 2018-02-20 | 2022-08-31 | 삼성전자주식회사 | 반도체 패키지 및 반도체 패키지의 제조 방법 |
| KR102556518B1 (ko) * | 2018-10-18 | 2023-07-18 | 에스케이하이닉스 주식회사 | 상부 칩 스택을 지지하는 서포팅 블록을 포함하는 반도체 패키지 |
| KR102818456B1 (ko) * | 2019-09-23 | 2025-06-10 | 삼성전자주식회사 | 솔리드 스테이트 드라이브 장치 및 그 제조 방법 |
| KR102905623B1 (ko) * | 2020-12-16 | 2025-12-30 | 에스케이하이닉스 주식회사 | 적층 반도체 칩을 포함하는 반도체 패키지 |
| JP2022135727A (ja) | 2021-03-05 | 2022-09-15 | キオクシア株式会社 | 半導体装置 |
| JP2022135735A (ja) | 2021-03-05 | 2022-09-15 | キオクシア株式会社 | 半導体装置およびその製造方法 |
| KR20240042904A (ko) * | 2022-09-26 | 2024-04-02 | 삼성전자주식회사 | 지문 센서 패키지 및 이를 포함하는 스마트 카드 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3565319B2 (ja) | 1999-04-14 | 2004-09-15 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP3768761B2 (ja) * | 2000-01-31 | 2006-04-19 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| JP2002261233A (ja) | 2001-03-05 | 2002-09-13 | Sony Corp | 半導体装置及びその製造方法 |
| JP4449258B2 (ja) * | 2001-06-15 | 2010-04-14 | ソニー株式会社 | 電子回路装置およびその製造方法 |
| JP2004071947A (ja) * | 2002-08-08 | 2004-03-04 | Renesas Technology Corp | 半導体装置 |
| JP4175138B2 (ja) * | 2003-02-21 | 2008-11-05 | 日本電気株式会社 | 半導体装置 |
| JP2005197491A (ja) | 2004-01-08 | 2005-07-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP4188337B2 (ja) * | 2004-05-20 | 2008-11-26 | 株式会社東芝 | 積層型電子部品の製造方法 |
| JP2006013268A (ja) * | 2004-06-29 | 2006-01-12 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| DE102006001600B3 (de) * | 2006-01-11 | 2007-08-02 | Infineon Technologies Ag | Halbleiterbauelement mit Flipchipkontakten und Verfahren zur Herstellung desselben |
| JP5205867B2 (ja) * | 2007-08-27 | 2013-06-05 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US7872340B2 (en) * | 2007-08-31 | 2011-01-18 | Stats Chippac Ltd. | Integrated circuit package system employing an offset stacked configuration |
-
2007
- 2007-10-16 JP JP2007268504A patent/JP5529371B2/ja not_active Expired - Fee Related
-
2008
- 2008-10-15 US US12/285,832 patent/US7928551B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009099697A (ja) | 2009-05-07 |
| US20090096111A1 (en) | 2009-04-16 |
| US7928551B2 (en) | 2011-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5529371B2 (ja) | 半導体装置及びその製造方法 | |
| US8786102B2 (en) | Semiconductor device and method of manufacturing the same | |
| TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
| TWI724744B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| US8058717B2 (en) | Laminated body of semiconductor chips including pads mutually connected to conductive member | |
| WO2007026392A1 (ja) | 半導体装置およびその製造方法 | |
| JP5184132B2 (ja) | 半導体装置およびその製造方法 | |
| CN104112715B (zh) | 半导体装置及其制造方法 | |
| US8217517B2 (en) | Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other | |
| US9252126B2 (en) | Multi Chip Package-type semiconductor device | |
| JP2010010269A (ja) | 半導体装置、半導体装置製造用中間体およびそれらの製造方法 | |
| KR101494411B1 (ko) | 반도체패키지 및 이의 제조방법 | |
| JP5621712B2 (ja) | 半導体チップ | |
| JP2010087403A (ja) | 半導体装置 | |
| TWI435434B (zh) | 省略中介板之半導體封裝方法及其使用之底晶片 | |
| JP4435074B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007214238A (ja) | 半導体装置およびその製造方法 | |
| JP5215032B2 (ja) | 半導体装置の製造方法 | |
| JP4331179B2 (ja) | 半導体装置 | |
| JP2007116030A (ja) | 半導体装置とそれを用いた半導体パッケージ | |
| JP3669986B2 (ja) | 半導体装置及びその製造方法 | |
| JP2025073636A (ja) | 半導体装置 | |
| JP2005175260A (ja) | 半導体装置およびその製造方法 | |
| JP5149694B2 (ja) | 半導体装置及びその製造方法 | |
| KR20110056769A (ko) | 스택 패키지용 인터포저 및 이를 이용한 스택 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100910 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131009 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131218 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140326 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140417 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5529371 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |