JP5500951B2

JP5500951B2 - 制御装置

Info

Publication number: JP5500951B2
Application number: JP2009260453A
Authority: JP
Inventors: 洋介畑
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2009-11-13
Filing date: 2009-11-13
Publication date: 2014-05-21
Anticipated expiration: 2029-11-13
Also published as: US8880763B2; JP2011107845A; CN102063351A; US20110119420A1; CN102063351B

Description

本発明はマスタ制御部とスレーブ制御部を有する制御装置に関する。

コピーやプリンタ、ファックスなどの複数の機能を持った複合機能型の複写機（いわゆるデジタル複合機）は、機器を稼働させるために必要なモータやファンなどの電気部品が筐体内部に分散配置されている。この制御のために、一般的には、マスタとなる制御基板と、マスタとなる制御基板と協働して複写機の一部を制御する複数のスレーブとなる制御基板とで、制御システムを構成している。最近では、このようなマスタスレーブ型分散制御システムでは、マスタとなる制御基板とスレーブとなる制御基板との通信方式として、シリアル通信が利用される。シリアル通信を利用することで、信号数の削減が可能となり、配線削減によるコストダウンが見込めるからである。またマスタスレーブ型分散制御システムでは、スレーブとなる制御基板に異常があった場合のシステムの保護が必須の技術となる。

マスタスレーブ型分散制御システムの保護技術として、例えば特許文献１には、マスタ制御部とスレーブ制御部とが通信線で接続され、スレーブ制御部に、スレーブ側ＣＰＵの動作を監視するウォッチドッグタイマを設けた構成が記載されている。この構成において、マスタ制御部は、通信線を介して所定周期（例えば１００ｍｓ）でスレーブ制御部のウォッチドッグタイマに初期化指令を出し、カウントダウンの初期値（例えば３秒）をロードする。このウォッチドッグタイマから出力されるリセット信号はスレーブ側ＣＰＵのリセット端子に接続されており、システムの誤動作などで初期値のロードが行われずカウントダウンが０まで進むとスレーブ側ＣＰＵがリセットされる。

特開２００６−１１０１５０号公報

特許文献１では、スレーブ制御部が複数あった場合には、それぞれを監視してリセットをかけるためのウォッチドッグタイマを各スレーブ制御部に設ける必要がある。そのためスレーブ制御部の増加に伴い、ウォッチドッグタイマとそれに係る周辺回路の部品点数が増加し、コストアップとなってしまう。また部品点数の増加は故障の原因を増やすことにもなる。

本発明は上記従来例に鑑みて成されたもので、スレーブ制御部毎にウォッチドッグタイマを設けることなく、マスタ−スレーブ間の通信に異常を生じた場合のシステムの保護を可能とする通信システムを提供する。

上記目的を達成するために、本発明は以下の構成を備える。

すなわち、
マスター制御部と、
第１通信手段を用いて前記マスター制御部と通信を行う第１スレーブ制御部と、
第２通信手段を用いて前記マスター制御部と通信を行う第２スレーブ制御部と、
前記第１スレーブ制御部および前記第２スレーブ制御部をリセットするリセット手段とを有し、
前記マスター制御部は、
前記第１および前記第２通信手段それぞれによる通信状態を監視する監視手段と、
所定間隔で、ウォッチドッグデータを生成し、前記第１通信手段を介して送信するウォッチドッグデータ生成手段とを有し、
前記監視手段が前記第１および第２通信手段のいずれかの通信状態が異常であることを検出した場合は、前記ウォッチドッグデータ生成手段は前記ウォッチドッグデータの送信を停止し、
前記リセット手段は、前記マスター制御部から、所定時間、前記ウォッチドッグデータが送信されてこない場合は、前記第１スレーブ制御部および前記第２スレーブ制御部をリセットする。

本発明によれば、マスタ制御部と複数のスレーブ制御部とを有する制御装置において、スレーブ制御部毎にウォッチドッグタイマを設ける必要がない。これにより、部品点数を削減することができ、ひいてはコスト削減や故障率の低減を図ることができる。

本発明の第１の実施形態である画像形成装置の概略断面図である。本発明の第１の実施形態である画像形成装置の制御システムのブロック図である。本発明の第１の実施形態である通信システムの概略ブロック図である。シリアル通信について説明するための概略図である。本発明の第１の実施形態である通信システムのブロック図である。ＣＰＵのシリアル通信制御例を説明するためのフローチャートである。ＡＳＩＣのシリアル通信制御例を説明するためのフローチャートである。本発明の第２の実施形態である通信システムのブロック図である。本発明の第３の実施形態である通信システムのブロック図である。

［第一実施形態］
＜画像形成装置の構成＞
図１は、本発明の第一実施形態の電子機器である画像形成装置を説明するための概略断面図である。図１を用いて、本実施形態である画像形成装置の構成と、その画像形成動作について説明する。図１は、画像形成装置の一例として、画像スキャナ（読取装置）や電子写真式のプリンタ（画像再生装置）を有するデジタル複合機の構成を示している。

原稿自動送り装置２０１の原稿載置部２０３に置かれた原稿は、給紙ローラ２０４によって分離、給紙され、搬送ガイド２０６を経由して、読取り装置２０２に搬送される。さらに搬送ベルト２０８によって一定速度で搬送され、排紙ローラ２０５によって機外に排出される。この間、読取装置２０２の読取位置で照明系２０９で照明された画像は反射ミラー２１０、２１１、２１２からなる光学系によって画像読取部２１３で画像信号に変換される。画像読取部２１３はレンズ、光電変換素子であるＣＣＤ、ＣＣＤの駆動回路等からなる。原稿の読取りモードには、流し読みモードと固定モードとがある。流し読みモードでは、停止した読み取り系（照明系２０９およびミラー２１０、２１１、２１２を含む）に対して原稿を一定速度で搬送して読み取る。固定モードでは、原稿を読取装置２０２の原稿ガラス台２１４上に載置して、読み取り系を一定速度で移動して読み取る。通常、シート状の原稿は流し読みモードで、綴じられた原稿は固定モードで読取られる。

画像信号は、画像処理部１０３（図示せず）で処理された後、ページ単位で画像再生装置３０１で記録紙に再生される。画像信号は半導体レーザ（図示せず）などによって光信号に変調される。変調されたレーザ光は、ポリゴンミラーによる光走査装置３１１、ミラー３１２、３１３を経由して、帯電器３１０によって表面を一様に帯電された感光ドラム３０９上に露光され、静電潜像を形成する。静電潜像は現像器３１４のトナーによって現像され、転写分離器３１５によってトナー像が記録紙に転写される。記録紙は紙カセット３０２および３０４に収納されている。紙カセット３０２からの記録紙は給紙ローラ３０３よって給紙され、搬送ローラ３０６によって搬送され、レジストローラ３０８によって画像とのタイミングを調整して、感光ドラム３０９の転写位置に搬送される。一方紙カセット３０４の記録紙は給紙ローラ３０５よって給紙され、搬送ローラ３０７、３０６によって搬送され、レジストローラ３０８によって画像とのタイミングを調整して、感光ドラムの転写位置に搬送される。トナー像が転写された記録紙は搬送ベルト３１７で定着器３１８に搬送され記録紙上のトナーが定着される。

片面モードが設定されている時は、定着器３１８からの記録紙は定着排紙ローラ３１９および排紙ローラ３２４によって機外に排紙される。両面モードが設定されている場合は、記録紙は定着排紙ローラ３１９から搬送ローラ３２０を経由して反転ローラ３２１によって反転パス３２５へ搬送される。さらに、記録紙の後端が両面パス３２６との合流ポイントを通過した直後に反転ローラ３２１の回転を反転することで記録紙は反転し両面パス３２６へと搬送される。両面パスに搬送された記録紙はローラ３２２、３２３によって搬送され、再び搬送ローラ３０６を経由してレジストローラ３０８で裏面画像とのタイミング調整された後、転写、定着され機外に排出される。

図２は、本実施形態における制御基板のブロック図である。本実施形態における画像形成装置全体の制御は、マスタとなる制御基板である中央制御基板１０４と、スレーブとなる制御基板である画像形成ユニット制御基板１２０、定着搬送ユニット制御基板１２１、紙搬送ユニット制御基板１２２から構成されている。ここで紙搬送ユニット制御基板１２２は、前述の紙カセット３０２および３０４からレジストローラ３０３までの紙搬送の制御を担っている。定着搬送ユニット制御基板１２１はレジストローラ３０３から転写、定着を経由しての排紙、かつ両面搬送時の紙搬送の制御を担っている。画像形成ユニット制御基板１２０は、その他の部分の制御を担っている。

＜マスタ−スレーブ通信システム＞
次に本実施形態における画像形成装置の内部の、中央制御基板１０４上のマスタ制御部１０１と画像形成ユニット制御基板１０３上の２つのスレーブ制御１０２から構成される通信システムを図３を参照して説明する。マスタ制御部１０１は機器全体の制御を担うＣＰＵ１０７と、シリアル通信機能を有するマスタＡＳＩＣ１０８から構成されている。スレーブ制御部１０２ａ、１０２ｂは、マスタＡＳＩＣ１０８とのシリアル通信機能を有するスレーブＡＳＩＣ１０６ａ、１０６ｂそれぞれから構成され、それぞれマスタＡＳＩＣ１０８と接続されている。また２つのスレーブＡＳＩＣ１０６ａ、１０６ｂに同時にリセットをかけることができるウォッチドッグタイマ１０５（以下、ＷＤＴ１０５）が設けられている。このＷＤＴ１０５から出力されるリセット信号は、２つのスレーブＡＳＩＣ１０６ａ、１０６ｂのリセット端子にそれぞれ接続されている。なお「ウオッチドッグ」は監視機構であり、発明を実施するための形態欄に記載した「ウオッチドッグ」を「監視」と呼び変えることもできる。

さらにマスタＡＳＩＣ１０８は、２系統あるスレーブ制御部１０２ａ、１０２ｂへのシリアル通信のうち、一方のスレーブ制御部１０２ａへの通信系統を利用して、ウォッチドッグデータを送信する。そのウォッチドッグデータを受信したスレーブＡＳＩＣ１０６ａは、受信したウォッチドッグデータに基づいた信号を、スレーブＡＳＩＣ１０６ａの出力ポートから出力し、ＷＤＴ１０５に入力している。ＷＤＴ１０５は、スレーブＡＳＩＣ１０６ａからのウォッチドッグ信号の間隔が予め定められた所定時間を越えた場合にリセット信号を出力する監視機能を有している。このリセット信号はスレーブＡＳＩＣ１０６ａ、１０６ｂのリセット端子に接続されているため、これらＡＳＩＣをリセットすることができる。リセットがかかったスレーブＡＳＩＣ１０６ａ、１０６ｂは一旦初期化され、各スレーブＡＳＩＣ１０６ａ、１０６ｂの入出力ポートの論理は一旦初期状態に戻る。したがって、例えばヒータなどをオンしていた場合でも、一旦オフ状態、つまり安全方向に初期化される。

具体例としては、本実施形態ではＷＤＴ１０５はたとえばダウンカウンタである。初期値がセットされると、ダウンカウントが開始されてカウンタ値が０になると満了信号を出力する。満了信号が、各スレーブ制御部へのリセット信号である。またこの構成では、スレーブＡＳＩＣ１０６ａから入力されるウォッチドッグ信号は、ＷＤＴ１０５へと初期値をロードするための信号となる。すなわち、カウンタのロード信号と初期値とがウォッチドッグ信号を構成する。もちろん構成のバリエーションはさまざまなものがあり得、たとえばＷＤＴ１０５自身が、ウォッチドッグ信号をトリガとして初期値をロードする機能を持つこともできるし、このほかの構成を採り得る。また、本実施形態では、ＷＤＴ１０５を共有する複数のスレーブ制御部は、ひとつの制御基板に載せられた複数のスレーブ制御部である。これは、基板間を接続する通信線に障害が生じた場合、同一の基板上に設けられたスレーブ制御部には同じ障害が生じる可能性があるためである。しかし、ひとつの制御基板に載せられた複数のスレーブ制御部を複数のグループに分割して各グループで共有してもよいし、複数の制御基板にまたがる複数のスレーブ制御部で共有してもよい。もちろん共有するスレーブ制御部の数は２つに限らず、３つ以上でもよい。

＜ウォッチドッグデータの送信＞
次にシリアル通信を用いたウォッチドッグデータの送信方法について説明する。図４に示すように、マスタＡＳＩＣ１０８とスレーブＡＳＩＣ１０６との間のシリアル通信は、通信クロック、送信データ、受信データの３種類の信号から構成されている。このシリアル通信では、一定の間隔でデータの送受信が行なわれている。さらに送信データおよび受信データは、スタートビット、コマンド、データ、パリティビット、ストップビットから構成されており、このうちのデータ部分に前述のウォッチドッグデータが載せられる。例えば図４の例では、ウォッチドッグデータは、８ビットの送信データ中のＤ１に該当する。マスタＡＳＩＣ１０８はこのＤ１にウォッチドッグデータを載せ、定期的にデータを送信している。

このウォッチドッグデータを受信したスレーブ制御部１０２ａは、受信したウォッチドッグデータに基づいたウォッチドッグ信号をＷＤＴ１０５に入力する。したがってスレーブ制御部１０２ａへの通信ラインに断線などの物理的な不具合が生じた場合、正常なウォッチドッグ信号がＷＤＴ１０５に入力されなくなるので、スレーブ制御部１０２ａ、１０２ｂの両方に、自動的にリセットがかかる。またはスレーブ制御部１０２ａ自体の動作に異常が発生した場合も、正常なウォッチドッグ信号がＷＤＴ１０５に入力されなくなるので、スレーブ制御部１０２ａ、１０２ｂの両方に、自動的にリセットがかかる。ここでは、マスタ制御部１０１からスレーブ制御部１０２ａへの通信またはスレーブ制御部１０２ａ自体に異常が発生すると、スレーブ制御部１０２ａと同時にスレーブ制御部１０２ｂにもリセットがかかることになる。このとき、マスタ制御部１０１からスレーブ制御部１０２ｂへの通信及びスレーブ制御部１０２ｂ自体が正常であってもスレーブ制御部１０２ｂはリセットされる。しかし、複数のスレーブ制御部のうち１つでも異常が発生した場合、機器として正常に動作することは出来ないので、正常なスレーブ制御部をリセットしても影響は無い。

次に、ウォッチドッグデータが載っていない、すなわちウォッチドッグデータを監視していないスレーブ制御部１０２ｂへのシリアル通信で通信異常が発生した場合のシステム保護について説明する。マスタ制御部１０１はスレーブ制御部１０２ｂも含めてスレーブ制御部とのシリアル通信を監視し、異常があれば、正常時には定期的に行っているスレーブ制御部１０２ａに対するウォッチドッグデータの送信を停止する。この結果ＷＤＴ１０５がリセット信号を各スレーブ制御部に入力し、スレーブ制御部１０２ｂはリセットされ、異常があっても解除される。この詳細な構成及び手順を以下に説明する。

図５は、本実施形態における通信システムのより詳細なブロック図を示す。ＣＰＵ１０７はマスタＡＳＩＣ１０８とバス接続されている。ＣＰＵ１０７はマスタＡＳＩＣ１０８のバスＩ／Ｆ１０９を介して、マスタＡＳＩＣ１０８の通信制御部１１１ａ、１１１ｂと、ウォッチドッグデータを生成するウォッチドッグ生成部１１０（以下、ＷＤＤ生成部１１０）を制御する。このＷＤＤ生成部１１０は、予め定められた周期のパルス信号を生成する。すなわち、所定の時間間隔でウォッチドッグデータを生成する。この時間間隔は一定でなくともよく、ウォッチドッグタイマ１０５が満了する前に、ウォッチドッグタイマ１０５にウォッチドッグ信号の入力が可能な時間間隔であればよい。マスタＡＳＩＣ１０８内部の通信制御部１１１ａ、１１１ｂはそれぞれスレーブＡＳＩＣ１０６ａ、１０６ｂ内部の通信制御部１１２ａ、１１２ｂと接続されている。通信制御部１１２ａ、１１２ｂは、それぞれＩ／Ｏポート制御部１１３ａ、１１３ｂと接続されている。スレーブＡＳＩＣ１０６ａはマスタＡＳＩＣ１０８からのウォッチドッグデータに基づいたウォッチドッグ信号をＷＤＴ１０５に入力する。ＷＤＴ１０５は、スレーブＡＳＩＣ１０６ａ、１０６ｂのリセット端子に接続されている。

図６は、本実施形態におけるＣＰＵ１０７により実行される制御フローである。まず電源が投入され、ＣＰＵ１０７が動作可能な状態となったら、ＷＤＤ生成部１１０を動作させる（Ｓ１０１）。次に通信制御部１１１ａ、１１１ｂそれぞれのシリアル通信を開始させる（Ｓ１０２）。シリアル通信の系統は、スレーブ制御部１０２ａ、１０２ｂとの２系統あり、個々に設定できるようになっているが、ここでは同時にイネーブル状態にしている。

通信開始後は、ＣＰＵ１０７はシリアル通信の状態を監視し続ける。シリアル通信状態の監視は、マスタＡＳＩＣ１０８内部のレジスタに格納されている、各通信シリアルに該当する通信状態監視ビットを監視することで実現できる。このシリアル通信の状態が、どちらも正常であれば、監視を続ける（Ｓ１０３のＹ）。どちらか一方でも異常であれば（Ｓ１０３のＮ）、直ちにＷＤＤ生成部１１０の動作を停止させる（Ｓ１０４）。その後、操作部などにエラーの表示する（Ｓ１０５）。ＷＤＤ生成部１１０の停止状態になると、ウォッチドッグデータがスレーブＡＳＩＣ１０６ａに送信されないため、ＷＤＴ１０５へのウォッチドッグ信号が入力されなくなる。その結果、ＷＤＴ１０５により、スレーブ制御部１０２ａ、１０２ｂの両方にリセットがかかる。したがってスレーブ制御部１０２ｂに何らかの不具合が発生した場合でも、スレーブ制御部１０２ａ、１０２ｂの両方に対して確実にリセットをかけることができる。

図７は、シリアル通信開始後の、マスタＡＳＩＣ１０８とスレーブＡＳＩＣ１０６の制御フローである。図７は各ＡＳＩＣ内のコントローラや専用のハードウエアにより実現される。

ＣＰＵ１０７によりシリアル通信が開始されると、通信エラーカウンタＮに０をセットし（Ｓ１１１）、シリアル通信状態を示す通信状態監視ビットを０にセットする（Ｓ１１２）。次にマスタＡＳＩＣ１０８、スレーブＡＳＩＣ１０６とのデータの送受信を開始する（Ｓ１１３）。このデータの送受信は、予め定められた周期で、ハード的に繰り返される。データ送受信の完了後は、通信エラーを検知したか否かを判別する（Ｓ１１４）。この通信エラーは前述したパリティビットなどを利用し検知する。ここでは通信エラーが所定回数以下の場合は、データ送受信のリトライを行い、所定回数以下以上発生すると、異常であると判定し、通信状態監視ビットに１をセットし、通信の異常を通知する。ここで通信エラーを検知しなかった場合（Ｓ１１４のＮ）、データの送受信を継続する（Ｓ１１３）。通信エラーを検知した場合（Ｓ１１４のＹ）、通信エラーカウンタＮを１カウントアップする（Ｓ１１５）。次に通信エラーカウンタＮが１５より大きいかを判別する（Ｓ１１６）。通信エラーカウンタＮが１５以下の場合（Ｓ１１６のＮ）、データの送受信を続ける（Ｓ１１４）。しかし通信エラーカウンタＮが１５より大きい場合（Ｓ１１６のＹ）、該当する通信状態監視ビットに１をセットする（Ｓ１１７）。

図６の手順におけるステップＳ１０３では、ＣＰＵ１０７はこの通信状態監視ビットを監視することにより、シリアル通信の状態を監視できる。またこのシリアル通信の制御は、通信制御部ごとに独立に設けられているので、複数動作時はこの制御フローが複数並列に動作している。

以上説明したように、本実施形態における通信システムでは、複数のスレーブ制御部１０２に対し、１つのウォッチドッグタイマを設けることで、通信異常時に確実にリセットをかけることができる。したがって、個々にウォッチドッグタイマを設ける必要が無く、ウォッチドッグタイマとそれに係る回路部品を削減することができ、コストダウンが実現できる。また本実施形態では、マスタ制御部１０１と２つのスレーブ制御部１０２を例として説明したが、当然ながら、接続されるスレーブ制御１０２が３つ以上の複数であっても本発明の通信システムを適用は可能である。

なお、ウォッチドッグデータは複数ビットにわたるデータであっても良いし、コマンド部を利用してウォッチドッグデータを送信しても良い。また、シリアル通信の双方向の正常性を保証するために、ウォッチドッグデータをマスタ制御部１０１とスレーブ制御部１０２ａの間で双方向に送信しても良い。その場合、まずスレーブ制御部１０２ａからマスタ制御部１０１へと上りのウォッチドッグデータを所定の間隔で送信し、マスタ制御部は上りのウォッチドッグデータを正常に受信できた場合、下りのウォッチドッグデータをスレーブ制御部１０２ｂへと送信する。下りのウォッチドッグデータを受信したスレーブ制御部１０２ｂは、ＷＤＴ１０５へウオッチドッグ信号を送信してＷＤＴ１０５をリセットする。この場合上りと下りのウォッチドッグデータは同じものであっても異なるものであっても良い。またウォッチドッグデータは、シリアル通信の状態が全て正常であることを伝えるデータでもあるため、たとえば通信状態通知データなどと呼ぶこともできる。

また本実施形態及び他の実施形態ではシリアル通信を例として説明しているが、パラレル通信の通信システムにも本発明は適用できる。また画像形成装置のみ成らず、マスタースレーブ構成の制御部を有する電子機器一般に対して適用することができる。

［第二実施形態］
次に図８を参照して、本発明の第２の実施形態である画像形成装置について説明する。なお、第一実施形態に対して重複または相当する部分については、図および符号を流用して説明する。

画像形成装置の一部である通信システムは、１つのマスタ制御部１０１と２つのスレーブ制御部１０２ａ、１０２ｂから構成されており、ＷＤＤ生成部１１０で生成されたウォッチドッグデータは、通信制御部１１１ａ、１１１ｂのそれぞれに接続されている。それぞれのウォッチドッグデータは、それぞれのシリアル通信を介して、スレーブＡＳＩＣ１０６ａ、１０６ｂに送られる。ウォッチドッグデータを受信したスレーブ制御部１０２ａ、１０２ｂは、ウォッチドッグデータに基づいたウォッチドッグ信号をそれぞれのＩ／Ｏポート制御部１１３ａ、１１３ｂから出力する。この２本の出力信号の論理積を取るＡＮＤゲート１１６に入力したのち、その出力をＷＤＴ１０５に入力する。したがってスレーブ制御部１０２ａに何らかの不具合が発生した場合でも、スレーブ制御部１０２ａ、１０２ｂの両方に、確実にリセットをかけることができる。同様に、スレーブ制御部１０２ｂに何らかの不具合が発生した場合でも、スレーブ制御部１０２ａ、１０２ｂの両方に、確実にリセットをかけることができる。なおこの場合ウォッチドッグ信号は正論理であることが前提である。

本実施形態では、たとえばウォッチドッグ信号が、ウォッチドッグタイマ１０５のロード信号とロードされる初期値を含む場合には、論理積がとられるのはロード信号のみでよい。初期値は、たとえばレジスタに記憶したり、あるいは回路で固定的に生成したりすることができる。または、ウォッチドッグ信号は、ウォッチドッグタイマ１０５がそれ自身を初期化するためのトリガとなる信号であってもよい。

ここで２つのシリアル通信それぞれを介してスレーブＡＳＩＣ１０６ａ、１０６ｂに送られるウォッチドッグデータの同期が取れていない場合、ＡＮＤゲート１１６にて、論理積を取ると出力に不具合が生じる場合がある。これは、例えスレーブＡＳＩＣ１０６ａ、１０６ｂそれぞれから出力されるウォッチドッグ信号が正常であっても起こり得る。例えば周期は同じだが、位相が逆位相となっていた場合、それぞれは正常でも、論理積は常に０となってしまうからである。同様に、周期が異なる場合でも、同様の不具合が想定される。そこで本実施形態では、上記のような不具合を回避するために、ウォッチドッグデータの生成部を共通としている。当然ながら、同期が取れていれば問題無いので、必ずしもＷＤＤ生成部を共通とする必要はない。

以上説明したように、２系統のシリアル通信それぞれの送信データにウォッチドッグデータを載せる。そして、スレーブ制御部１０２ａ、１０２ｂはそれぞれウォッチドッグデータに応じてウォッチドッグ信号を出力する。そしてそれぞれから出力されるウォッチドッグ信号の論理積を取ってＷＤＴ１０５に入力する構成にすれば、どちらの系統に不具合が生じた場合でも、直ちにリセットをかけることができる。

また本実施形態では、２つのシリアル通信のうち、２つにウォッチドッグデータを送信する構成について説明したが、３つ以上であっても同様である。例えば３つのシリアル通信の全てに、ウォッチドッグデータを載せるのであれば、それぞれから出力されるウォッチドッグ信号の論理積を取って、ＷＤＴ１０５に入力してやれば良い。また３つのうち、２つにウォッチドッグデータを載せ、残りの１つにはウォッチドッグデータを載せない構成であれば、ウォッチドッグデータの載せた２つに関しては、本実施形態と同じ構成とすれば良い。また残りの１つに対しては、第一実施形態で示した通り、ＣＰＵ１０７にて、通信状態を監視して、異常を検知した時点でＷＤＤ生成部１１０を停止してやれば良い。

［第三実施形態］
次に図９を参照して、本発明の第三の実施形態である画像形成装置について説明する。なお、上記第一および第二の実施形態に対して重複または相当する部分については、図および符号を流用して説明する。

第三の実施形態について、中央制御基板１０４上のマスタ制御部１０１と定着搬送ユニット制御基板１０３上の２つのスレーブ制御１０２ａ、１０２ｂから構成される通信システムを用いて説明する。シリアル通信のうち、ウォッチドッグデータを載せたスレーブ制御部１０２ａのスレーブＡＳＩＣ１０６ａには、定着器１１７の制御信号が接続されている。一方、シリアル通信のうち、ウォッチドッグデータを載せていないスレーブ制御部１０２ｂのスレーブＡＳＩＣ１０６ｂには、紙搬送モータや、紙を検知する紙検知センサが接続されている。

第一実施形態で説明した通り、シリアル通信のうち、ウォッチドッグデータを載せたスレーブ制御部１０２ａと、ウォッチドッグデータを載せていないスレーブ制御部１０２ｂでは、不具合発生時にリセットがかかるまでの時間が異なる。スレーブ制御部１０２ａのシリアル通信に不具合が発生した場合は、その段階で正常なウォッチドッグ信号がＷＤＴ１０５に入力できなくなるので、ＷＤＴ１０５の監視時間経過後に、スレーブ制御部１０２ａ、１０２ｂの両方にリセットがかかる。それに対し、スレーブ制御部１０２ｂのシリアル通信に不具合が発生した場合、まず通信状態監視ビットが１になるまで、シリアル通信を継続しなければならない。通信状態監視ビットが１となった段階で、ＣＰＵ１０７が通信異常を検知し、ＷＤＤ生成部１１０を停止する。そこからＷＤＴ１０５の監視時間経過後にスレーブ制御部１０２ａ、１０２ｂにリセットがかかる。したがって、ウォッチドッグデータを載せたシリアル通信で接続されたスレーブ制御部１０２ａのほうが、異常時にリセットがかかるまでの時間が短い。

そこで第３の実施形態では、スレーブ制御部１０２により制御される負荷に対し、優先順位付けを行い、優先順位付けの高い負荷を優先的にウォッチドッグデータを載せたシリアル通信で接続されたスレーブ制御部１０２に接続する。ここでは、負荷の優先順位付けの基準として、制御不具合時に機械に与えるダメージが大きいものを優先順位が高いとしている。例えば、定着器は通常、１０００Ｗ近い大きな電力を扱い、また２００℃近い高温にて制御されているため、不具合時の機械へのダメージが懸念される。またオンデマンド系の定着器、電磁誘導式の定着器は短時間で温度が上がることから、不具合発生時は少しでも早く停止することが望ましい。そこで、ウォッチドッグデータを載せたシリアル通信で接続されたスレーブ制御部１０２ａに定着器を接続する。一方、ウォッチドッグデータを載せていないシリアル通信で接続されたスレーブ制御部１０２ｂに定着器以外の紙搬送モータや紙検知センサなどの負荷を接続する構成としている。このように、異常発生からリセットまでの緊急性の高いスレーブ制御部によりウォッチドッグデータを監視することで、より適切なシステムの保護を実現できる。

以上説明したように、本実施形態では、接続する負荷に優先順位付けを行なった上で、それぞれのスレーブ制御部に優先順位に応じた負荷を接続している。そのため、ウォッチドッグデータを載せたシリアル通信と、ウォッチドッグデータを載せていないシリアル通信とで、不具合発生時にスレーブ制御部１０２にリセットがかかるまでの時間が異なる場合でも、より安全に機械を保護することができる。また本実施例では、不具合時の機械へのダメージを基準として、優先順位付けを行なったが、それに限定されるものではなく、他の基準により優先順位付けを行なっても問題は無い。

［その他の実施例］
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。

Claims

マスター制御部と、
第１通信手段を用いて前記マスター制御部と通信を行う第１スレーブ制御部と、
第２通信手段を用いて前記マスター制御部と通信を行う第２スレーブ制御部と、
前記第１スレーブ制御部および前記第２スレーブ制御部をリセットするリセット手段とを有し、
前記マスター制御部は、
前記第１および前記第２通信手段それぞれによる通信状態を監視する監視手段と、
所定間隔で、ウォッチドッグデータを生成し、前記第１通信手段を介して送信するウォッチドッグデータ生成手段とを有し、
前記監視手段が前記第１および第２通信手段のいずれかの通信状態が異常であることを検出した場合は、前記ウォッチドッグデータ生成手段は前記ウォッチドッグデータの送信を停止し、
前記リセット手段は、前記マスター制御部から、所定時間、前記ウォッチドッグデータが送信されてこない場合は、前記第１スレーブ制御部および前記第２スレーブ制御部をリセットすることを特徴とする制御装置。
前記第１および第２通信手段を用いた通信はシリアル通信であり、
通信データは、スタートビット、データ、パリティビット、ストップビットを有し、前記ウォッチドッグデータは前記データに記述されていることを特徴とする請求項１記載の制御装置。
前記第１スレーブ制御部と前記第２スレーブ制御部は同一の基板に設けられていることを特徴とする請求項１または２記載の制御装置。
前記マスター制御部は、前記ウォッチドッグデータを、前記第２通信手段を用いて送信せず、前記第１通信手段を用いて送信することを特徴とする請求項１記載の制御装置。
前記マスター制御部は、
前記監視手段が前記第１通信手段の通信状態が異常であることを検出した場合は、前記第１通信手段を介して送信する第１ウォッチドッグデータの送信を停止し、
前記監視手段が前記第２通信手段の通信状態が異常であることを検出した場合は、前記第２通信手段を介して送信する第２ウォッチドッグデータの送信を停止し、
前記リセット手段は、前記第１ウォッチドッグデータおよび前記第２ウォッチドッグデータの論理積に基づき、前記第１スレーブ制御部および前記第２スレーブ制御部のリセットを制御する
ことを特徴とする請求項１に記載の制御装置。