JP2016045950A - ハードウェアデバイス制御装置、画像形成装置、および制御方法 - Google Patents

Abstract

【課題】制御部（ＣＰＵ）に接続されたＩ／Ｏエキスパンダーなどの中継部に異常が生じた場合に、ハードウェアデバイスの異常発生を的確に監視し、停止可能にする。
【解決手段】ハードウェアデバイス１０５を制御する制御信号を出力する制御部１０１と、制御信号に基づいてハードウェアデバイス１０５に制御信号を出力するＩ／Ｏエキスパンダー１０３ａと、制御部１０１からＩ／Ｏエキスパンダー１０３ａを介して出力される第１の信号を予め定めた所定期間以上受信しない場合、第２の信号を出力するウォッチドッグタイマ１０２と、を備え、第２の信号が出力されると、制御部１０１及びＩ／Ｏエキスパンダー１０３ａは初期化処理を行い、かつ前記ハードウェアデバイス１０５は駆動を停止する。
【選択図】図２

Description

本発明は、ハードウェアデバイス制御装置、画像形成装置、および制御方法に関するものである。

従来、複数の制御部を有する情報処理装置およびモータ駆動装置において、ＣＰＵに異常が発生した際には制御信号や電源供給を強制的に停止することでデータや装置の保護性を高めている。このＣＰＵの異常を検知する方法として、ウォッチドッグタイマを用いる構成が広く用いられており、ＣＰＵからのクリア信号をウォッチドッグタイマで監視することによりＣＰＵの異常発生時に電源供給を遮断する。このように、ＣＰＵのソフト暴走をウォッチドッグタイマで監視することで装置の保護性を高める構成が知られている。

例えば、特許文献１には、ウォッチドッグタイマでＣＰＵが制御するハードウェアデバイスの異常を監視し、異常発生時にモータなどの負荷を停止する技術が開示されている。

しかしながら、上記に示されるような従来の技術にあっては、制御部（ＣＰＵ）に接続されたＩ／Ｏエキスパンダーなどの中継部に異常が生じた場合に、ハードウェアデバイスの異常発生を的確に監視することができなかった。このため異常発生のハードウェアデバイスを的確に停止させることができないという問題点があった。

本発明は、上記に鑑みてなされたものであって、制御部（ＣＰＵ）に接続されたＩ／Ｏエキスパンダーなどの中継部に異常が生じた場合に異常発生を的確に監視し、ハードウェアデバイスを的確に停止可能にすることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、ハードウェアデバイスを制御する制御信号を出力する制御部と、前記制御信号に基づいて前記ハードウェアデバイスに制御信号を出力する中継部と、前記制御部から前記中継部を介して出力される第１の信号を予め定めた所定期間以上受信しない場合、第２の信号を出力するウォッチドッグタイマと、を備え、前記第２の信号が出力されると、前記制御部及び中継部は初期化処理を行い、かつ前記ハードウェアデバイスは駆動を停止することを特徴とする。

本発明は、制御部に接続された中継部に異常が生じた場合に異常発生を的確に監視し、ハードウェアデバイスを的確に停止できるという効果を奏する。

図１は、実施の形態にかかる画像形成装置の概略構成図である。 図２は、実施の形態にかかるモータ駆動装置の機能を含む主要構成を示すブロック図である。 図３は、本実施の形態にかかるモータ駆動装置における異常発生時の様子を示すタイミングチャートである。 図４は、画像形成装置において複数の制御対象の負荷（ハードウェアデバイス）の例を示すブロック図である。 図５は、従来の異常発生時の様子を示すタイミングチャートである。 図６は、従来のモータ駆動装置のソフト暴走以外の異常発生時の様子を示すタイミングチャートである。

以下に添付図面を参照して、この発明にかかるハードウェアデバイス制御装置、画像形成装置、および制御方法の一実施の形態を詳細に説明する。

（実施の形態）
まず、従来のモータ駆動装置の異常発生時の動作について説明する。図５は、従来の異常発生時の様子を示すタイミングチャートである。なお、図では、クリア信号をＣＬＲ、リセット信号をＲＳＴ、Ｉ／ＯエキスパンダーをＩ／Ｏ、ハードウェアデバイスを負荷と略記する。従来のウォッチドッグタイマを用いて異常発生時にモータ駆動を停止する装置では、ＣＰＵが直接ウォッチドッグタイマへクリア信号を送信している。ＣＰＵがソフト暴走などによりＩ／Ｏエキスパンダーへ制御信号を送信できなくなった際にはクリア信号もウォッチドッグタイマへも送信されない。このときクリア信号を受信できなくなったウォッチドッグタイマがリセット信号を送信することでＣＰＵを初期化してモータの駆動を停止している。

しかし、この場合、Ｉ／Ｏエキスパンダーから負荷への信号は監視されていないことがわかる。これにより生じる問題について図６で説明する。

図６は、従来のモータ駆動装置のソフト暴走以外の異常発生時の様子を示すタイミングチャートである。上述したように、従来の構成においてもＣＰＵのソフト暴走を監視しモータ駆動を停止することで装置の保護性を高めている。しかし、図６に示すように、ＣＰＵが正常で、かつＣＰＵとＩ／Ｏエキスパンダー間の通信についても正常である場合、ウォッチドッグタイマはＣＰＵからクリア信号を受信するため、ＣＰＵが正常であるならばシステムも安全であると判断する。しかし、Ｉ／Ｏエキスパンダーから負荷への制御信号が、ＣＰＵのソフト暴走以外のバスエラー、外的ノイズなどにより正しく送信されない場合、負荷には正常な制御信号が送信されていないにもかかわらずウォッチドッグタイマは異常を検知できない。これにより、モータはシステムとして想定外の動作を続けることになり、装置が危険な状態となる。

本実施の形態では上記の不具合について、以下に示す構成および動作により、装置の保護性を高めている。

まず、本例のモータ駆動装置が搭載される画像形成装置例について説明する。図１は、実施の形態に係る画像形成装置１の概略構成図である。図１に示すように、画像形成装置１は、ＡＤＦ（Auto Document Feeder）１Ａと、装置本体１Ｂと、を備える。また、装置本体１Ｂは、給紙部３と、画像読取部４と、画像形成部５とから構成されている。

ＡＤＦ１Ａは、原稿トレイ２０と、原稿給紙ローラ２１と、原稿搬送ベルト２２と、原稿排紙ローラ２３と、原稿排紙トレイ２４とを含んで構成されている。ＡＤＦ１Ａは、画像読取部４に対し、ヒンジなどの開閉機構（図示せず）を介して開閉自在に取り付けられている。

原稿給紙ローラ２１は、原稿トレイ２０に載置された原稿（図示せず）束から原稿を１枚ずつ分離して、画像読取部４に向かって搬送する。原稿搬送ベルト２２は、原稿給紙ローラ２１によって分離された原稿を画像読取部４に搬送する。原稿排紙ローラ２３は、原稿搬送ベルト２２によって画像読取部４から排紙される原稿を、原稿トレイ２０の下方の原稿排紙トレイ２４に排紙する。

画像読取部４は、筐体４０と、走査光学ユニット４１と、コンタクトガラス４２と、駆動手段（図示せず）とを含んで構成されている。走査光学ユニット４１は、筐体４０の内部に設けられるとともに、ＬＥＤユニットを備えている。走査光学ユニット４１は、ＬＥＤユニットから主走査方向に光を照射するとともに、駆動手段によって全照射領域内において副走査方向に走査される。これにより、走査光学ユニット４１は、原稿の２次元カラー画像を読み取るようになっている。

コンタクトガラス４２は、画像読取部４の筐体４０の上部に設けられ、筐体４０の上面部を構成している。駆動手段は、走査光学ユニット４１に固定された不図示のワイヤと、このワイヤに橋架される複数の従動プーリ（図示せず）および駆動プーリ（図示せず）と、駆動プーリを回転させるモータとを備えている。

給紙部３は、給紙カセット３０と、給紙手段３１とを備えている。給紙カセット３０は用紙サイズの異なる記録媒体としての用紙（図示せず）を収容する。給紙手段３１は、給紙カセット３０に収納された用紙を画像形成部５の主搬送路７０まで搬送する。

また、画像形成部５の側面には、手差しトレイ３２が画像形成部５に対して開閉可能に配設されており、画像形成部５に対して開いた状態でトレイ上面に紙束が手差しされる。手差しされた紙束における一番上の用紙は、手差しトレイ３２の送出ローラによって主搬送路７０に向けて送り出される。

主搬送路７０には、レジストローラ対７０ａが配設されている。レジストローラ対７０ａは、主搬送路７０内を搬送されてくる用紙をローラ間に挟み込んだ後、所定のタイミングで２次転写ニップに向けて送り込む。

画像形成部５は、露光ユニット５１、タンデム作像ユニット５０、中間転写ベルト５４、中間転写ローラ５５、２次転写装置５２、定着ユニット５３などを有している。また、画像形成部５は、主搬送路７０、反転搬送路７３、排紙路６０などを有している。

図１に示すように、露光ユニット５１は、タンデム作像ユニット５０に隣接して配置されている。露光ユニット５１は、イエロー、シアン、マゼンタ、ブラックの各色に対応して設けられた感光体ドラム７４に露光を行うようになっている。

タンデム作像ユニット５０は、中間転写ベルト５４の上であって、中間転写ベルト５４の回転方向に沿って配置されたイエロー、シアン、マゼンタ、ブラックの４つの作像ユニット７５から構成されている。個々の作像ユニット７５は、詳細な図示を省略するが、上記各色に対応して設けられた感光体ドラム７４の周りに帯電装置、現像装置、感光体クリーニング装置、除電装置などを備えている。そして、各感光体ドラム７４とその周りに設けられる上記各装置がユニット化されて１つのプロセスカートリッジを構成している。

タンデム作像ユニット５０は、画像読取部４によって読み取られて色別分解された画像情報に基づいて、各感光体ドラム７４に色分けしてトナーにより形成された可視画像（トナー画像）を形成するようになっている。また、各感光体ドラム７４に形成された可視画像は、各感光体ドラム７４と中間転写ローラ５５との間で中間転写ベルト５４に転写されるようになっている。

一方、中間転写ベルト５４を挟んでタンデム作像ユニット５０の反対側には、２次転写装置５２が設けられている。２次転写装置５２は、転写部材としての２次転写ローラ５２１を有している。この２次転写ローラ５２１を中間転写ベルト５４に押し当てることにより、２次転写ニップを形成している。この２次転写ニップには、中間転写ベルト５４に形成されたトナー画像が、給紙部３から主搬送路７０を介して搬送された用紙に転写されるように構成されている。

２次転写ニップでトナー画像が転写された用紙は、２つの支持ローラ５７に張架された用紙搬送ベルト５６により定着ユニット５３へ送り込まれる。

定着ユニット５３は、無端ベルトである定着ベルト５８に加圧ローラ５９を押し当てて構成している。そして、定着ユニット５３は、加圧ローラ５９により用紙に熱と圧力を加えることにより、用紙に転写されたトナー画像のトナーを溶融して、用紙にカラー画像として定着するようになっている。

このようにしてカラー画像が定着された用紙は、排紙搬送路としての排紙路６０を経由して機外の排紙トレイ６１上にスタックされる。

また、図１に示すように、反転搬送路７３が、２次転写装置５２および定着ユニット５３の下側に設けられている。反転搬送路７３は、用紙の両面に画像を形成するために、定着ユニット５３から排出された用紙の表裏を反転させて再度、主搬送路７０を介して２次転写装置５２に供給するためのものである。

また、主搬送路７０や反転搬送路７３には、搬送経路に沿って複数の紙詰まり検知手段としての用紙検知センサ（図示せず）が配置されている。なお、用紙検知センサの数や配置箇所は適宜設定される。各用紙検知センサが、それぞれ予め決められた時間内に用紙の通過を検知しないとき、用紙ジャムが発生したことを把握し、画像形成装置１の表示部（図示せず）などにジャムが発生したことを通知する。

以上のように構成される画像形成装置１には、例えば、感光体ドラム７４を駆動するモータ、中間転写ベルト５４を駆動するモータ、用紙搬送ベルト５６を駆動するモータなど、適切な画像形成を行うために一定速度で回転することが要求されるモータが設けられている。そして、画像形成装置１は、これら画像形成に用いるモータをフィードバック制御により定速回転となるように駆動制御するモータ駆動装置を備えている。以下、本実施の形態にかかる画像形成装置１が備えるモータ駆動装置１００の具体例について説明する。

図２は、実施の形態にかかるモータ駆動装置の機能を含む主要構成を示すブロック図である。モータ駆動装置１００は、制御部１０１、ウォッチドッグタイマ１０２、Ｉ／Ｏエキスパンダー１０３ａ、ＡＮＤ回路１０４、ハードウェアデバイス１０５、ディスプレイ装置１０６を有する。

ハードウェアデバイス１０５は、例えば画像形成装置のメイン駆動部、転写駆動部といった駆動源に用いるモータ１３を対象としている。画像形成装置としては、電子写真方式の複写機やプリンタ、あるいはインクジェットプリンタなどである。モータ１３は、ステッピングモータ、ＤＣモータなどいずれであってもよい。ディスプレイ装置１０６は、例えば、液晶パネルなどの表示部を有し、制御部１０１から出力される所定の表示情報を視覚的に表示するものである。なお、モータ１３は、例えば、上述したように感光体ドラム７４を駆動するモータ、中間転写ベルト５４を駆動するモータ、用紙搬送ベルト５６を駆動するモータなどが対象となる。

制御部１０１は、マイクロコンピュータシステムでなる。すなわち、制御部１０１は、ＣＰＵ（Central Processing Unit）１０、ＲＯＭ（Read Only Memory）１１、ＲＡＭ（Random Access Memory）１２などを有する。ハードウェアデバイス１０５は、本例では、モータ１３、プリドライバ１４を有する。ＲＯＭ１１はＣＰＵ１０の制御プログラムを格納する。ＲＡＭ１２はＣＰＵ１０の制御時におけるワーキングメモリなどに用いる。

なお、制御部１０１の機能構成の全部、あるいは一部をハードウェアで構成してもよい。また、図では、クリア信号をＣＬＲ（第１の信号に該当）、リセット信号をＲＳＴ（第２の信号に該当）と略記する。

制御部１０１は、ハードウェアデバイス１０５を制御する制御信号を出力する。中継部としてのＩ／Ｏエキスパンダー１０３ａは、上記制御信号に基づいてハードウェアデバイス１０５（プリドライバ１４）に制御信号を出力する。ウォッチドッグタイマ１０２は、制御部１０１からＩ／Ｏエキスパンダー１０３ａを介して出力されるクリア信号（図４ではＣＬＲと記述）を一定間隔で受信する。

ウォッチドッグタイマ１０２は、上記クリア信号を一定間隔で受信できない異常を検出した場合に、制御部１０１にリセット信号を送信するとともに、Ｉ／Ｏエキスパンダー１０３ａを初期化させ、ハードウェアデバイス１０５の駆動を停止する信号を出力する。なお、ウォッチドッグタイマ１０２は所定時間（タイマー）にオーバーフロしない範囲で信号を受信すればよく、一定間隔で受信しなくてもよい。

ＡＮＤ回路１０４は、ウォッチドッグタイマ１０２からのＲＳＴ（第２の信号）と制御部１０１からのＲＳＴ＿Ｏ（第３の信号）を受信してＡＮＤ論理により、第４の信号を出力する。このようにＡＮＤ回路１０４は、電源ＯＮ時のリセットシーケンスを確保するとともに、ウォッチドッグタイマ１０２のリセットが働いたときに、ＣＰＵ１０とモータ１３、Ｉ／Ｏエキスパンダー１０３ａを同じタイミングでリセットする。なお、このＡＮＤ回路１０４はない構成であってもよい。

さらに、図２に示すモータ駆動装置１００について具体的に説明する。ＣＰＵ１０は、モータ駆動制御命令を送信する。Ｉ／Ｏエキスパンダー１０３ａは、ＣＰＵ１０からの信号を各負荷（本例では、プリドライバ１４）に送信する。ウォッチドッグタイマ１０２は、ＣＰＵ１０から送信されＩ／Ｏエキスパンダー１０３ａを介したクリア信号を入力する。プリドライバ１４は、Ｉ／Ｏエキスパンダー１０３ａからの信号によりモータ１３を駆動制御する信号に変換する。

Ｉ／Ｏエキスパンダー１０３ａは、主にＣＰＵ１０だけでは制御するポートが足りないほど負荷（ハードウェアデバイス１０５）の制御が必要な場合にＣＰＵ１０のポート拡張を目的として使用する。Ｉ／Ｏエキスパンダー１０３ａは、ＣＰＵ１０からの信号を制御する負荷へ送信する役割を持っており、これを使用することで少ないＣＰＵ１０で多くの負荷を制御することを可能としている。

この場合、モータ１３の制御信号はＩ／Ｏエキスパンダー１０３ａを通してプリドライバ１４へ送信されており、プリドライバ１４は信号を受信してモータ１３の各相の電流をスイッチングする駆動信号をモータ１３へ送信する。

ウォッチドッグタイマ１０２へのクリア信号は、ＣＰＵ１０がＩ／Ｏエキスパンダー１０３ａを中継して送信する構成となっている。ウォッチドッグタイマ１０２は一定間隔で送信されるクリア信号を受信する。ウォッチドッグタイマ１０２がクリア信号を一定の周期で受信している間は、システム（モータ駆動装置１００）は正常に動作しており、ウォッチドッグタイマ１０２がクリア信号を受信できなくなるとＣＰＵ１０へリセット信号を送信する。

また、ウォッチドッグタイマ１０２は、ＣＰＵ１０およびＩ／Ｏエキスパンダー１０３ａを初期化するとともにプリドライバ１４へDisable（無効）信号を送信する。Disable信号を受信したプリドライバ１４は、モータ１３への制御信号を停止し、モータ１３の駆動が停止する。また、ＣＰＵ１０にはＲＯＭ１１、ＲＡＭ１２が接続されており、ＣＰＵ１０の状態を記録・保持するとともに異常発生時のＣＰＵ１０や通信の状態を保存する構成となっている。

すなわち、上述した図２に示す構成では次の動作制御を行う。制御部１０１は、ハードウェアデバイス１０５を制御する制御信号を出力する。中継部（Ｉ／Ｏエキスパンダー１０３ａ）は、制御部１０１の制御信号に基づいてハードウェアデバイス１０５に制御信号を出力する。ウォッチドッグタイマ１０２は、制御部１０１から中継部（Ｉ／Ｏエキスパンダー１０３ａ）を介して出力される第１の信号を予め定めた所定期間以上受信しない場合、第２の信号を出力する。上記第２の信号が出力されると、制御部１０１及びＩ／Ｏエキスパンダー１０３ａ（中継部）は初期化処理を行い、かつハードウェアデバイス１０５は駆動を停止する。

ＡＮＤ回路１０４は、ウォッチドタイマ１０２から出力されるＲＳＴ（第２の信号）と制御部１０１から出力されるＲＳＴ＿Ｏ（第３の信号）が入力される第４の信号を出力する。制御部１０１は、上記第２の信号が入力されると上記第３の信号を出力する。

また、中継部（Ｉ／Ｏエキスパンダ１０３ａ）は、上記第４の信号が入力されると初期化処理を行い、ハードウェアデバイス１０５は、上記第４の信号が入力されると駆動を停止する。

つぎに、タイミングチャートを参照し、モータ駆動装置１００の動作について説明する。図３は、本実施の形態にかかるモータ駆動装置１００における異常発生時の様子を示すタイミングチャートである。なお、図では、ウォッチドッグタイマをＷＤＴ、クリア信号をＣＬＲ、リセット信号をＲＳＴ、Ｉ／ＯエキスパンダーをＩ／Ｏ、ハードウェアデバイスを負荷と略記する。また、この動作例では、制御信号等のタイミングチャートを容易に説明するため、ＣＰＵ１０からモータ１３までの信号において、Ｉ／Ｏエキスパンダー１０３からモータ１３への信号がなんらかの異常により正しく送信されなかった場合を想定する。

図３において、まず、ＣＰＵ１０からＩ／Ｏエキスパンダー１０３ａへの命令が正常に送信されていると仮定する。ここで、Ｉ／Ｏエキスパンダー１０３ａから制御する負荷（ハードウェアデバイス１０５）への信号が図示するようにＴ１のタイミングで異常発生した場合を考える。

Ｉ／Ｏエキスパンダー１０３ａから負荷への信号が異常により送信されなかった場合、同じくウォッチドッグタイマ１０２へのクリア信号も送信されない。これにより、ウォッチドッグタイマ１０２はＴ１の期間クリア信号を受信せず、システム（モータ駆動装置１００）に異常が発生したことを検知する。

異常を検知したウォッチドッグタイマ１０２は、リセット信号を送信し、ＣＰＵ１０およびＩ／Ｏエキスパンダー１０３ａを初期化するとともにプリドライバ１４へDisable信号を送信する。Disable信号を受信したプリドライバ１４はモータ１３の駆動制御を停止する。これにより異常発生時においてモータ１３の駆動が停止される。したがって、システム（モータ駆動装置１００）に異常状態が発生した場合においても確実にモータの駆動を停止することができる。

また、従来と同様にＣＰＵ１０にソフト暴走などの異常が発生した際は、そもそもクリア信号がＩ／Ｏエキスパンダー１０３ａに送信されない。このためウォッチドッグタイマ１０２もクリア信号を受信できず、上記と同様にモータ１３の駆動を停止することができる。

さて、上述のモータ駆動装置１００の例では、説明を容易にするためＩ／Ｏエキスパンダー１０３ａとこれに制御される負荷を１つとして記載したが、図４のように、複数の負荷にそれぞれの中継部（Ｉ／Ｏエキスパンダー）を設けた構成であってもよい。図４には、Ｉ／Ｏエキスパンダー１０３ａ〜１０３ｃと制御する負荷（ハードウェアデバイス１０５，１０８，１０９）を複数設けた構成のモータ駆動装置２００を示している。

図４では、画像形成装置において複数の制御対象の負荷（ハードウェアデバイス）の例をあげている。図４において、ハードウェアデバイス１０８は定着ヒータを有する定着装置２０、ハードウェアデバイス１０９は、帯電、転写、分離などの高圧電源２１について示している。なお、この構成は、モータ１３に限らずＩ／Ｏエキスパンダー１０３ａ〜１０３ｃで制御可能な全ての負荷について有効である。

図４において、定着装置２０は、例えば、図１の内部に定着ヒータを有する定着ローラと加圧ローラを含む定着ベルト方の定着ユニット５３、あるいは一般に知られている定着ローラと加圧ローラの対による定着装置などいずれであってもよい。また、高圧電源２１は、例えば、図１に示すように感光体ドラム７４の表面に帯電チャージャーなどで高電圧を印加するための電源である。あるいは、転写・分離用の高圧電源２１は、例えば、中間転写ベルト５４の画像を記録紙に密着させて転写および分離するために所定の電圧を印加するための電源である。

図４に示すように、制御部１０１は、それぞれ異なる複数のハードウェアデバイス１０５，１０８，１０９に制御信号を出力する複数の中継部（Ｉ／Ｏエキスパンダー１０３ａ〜１０３ｃ）に接続している。ウォッチドッグタイマ１０２は、複数の中継部（Ｉ／Ｏエキスパンダー１０３ａ〜１０３ｃ）のうちＩ／Ｏエキスパンダー１０３ａから出力されるクリア信号を一定間隔で受信する。

また、図４において、制御部１０１は、ウォッチドッグタイマ１０２により複数の中継部から出力されるクリア信号を一定間隔で受信する。そして、制御部１０１は、上記クリア信号と上記中継部ごとに予め定められる信号とを比較することにより、異常が発生した中継部（Ｉ／Ｏエキスパンダー１０３ａ〜１０３ｃ）を特定する。

また、制御部１０１は、ウォッチドッグタイマ１０２により異常を検出した場合、ディスプレイ装置１０６に所定の表示を行う。この場合、制御部１０１は、例えば、「ＸＸＸ部の異常を検知しました」といった旨の表示をディスプレイ装置１０６に表示する。

このように図６の構成では、それぞれ異なる複数のハードウェアデバイス１０５に制御信号を出力する複数の中継部（Ｉ／Ｏエキスパンダー１０３ａ〜１０３ｃ）を備える。制御部１０１及び上記複数の中継部（Ｉ／Ｏエキスパンダー１０３ａ〜１０３ｃ）は直列に接続され、ウォッチドッグタイマ１０２には、ＣＬＲ（第１の信号）は制御部１０１から直列接続上で最も遠くに接続された中継部から出力される。

従来の構成ではＣＰＵがクリア信号を送信する構成であったため、ＣＰＵ以降の制御信号の異常について検知できず、複数の負荷が異常動作を続けてしまうことがあった。これに対して、図３では、ＣＰＵ１０からのクリア信号を制御系統の末端までを介してウォッチドッグタイマ１０２へ送信する構成とする。これにより、ＣＰＵ１０とＩ／Ｏエキスパンダー１０３ａ〜１０３ｃ間、Ｉ／Ｏエキスパンダー１０３ａ〜１０３ｃ同士の通信のどこで異常が発生しても安全に負荷を停止することができる。

図４において、クリア信号は末端のＩ／Ｏエキスパンダー１０３ａ〜１０３ｃからのみ送信される構成としている。この他に、全てのＩ／Ｏエキスパンダー１０３ａ〜１０３ｃがそれぞれクリア信号を送信する機能を持ち、かつクリア信号がＣＰＵ１０を中継してウォッチドッグタイマ１０２へ送信される構成とすることで異常発生箇所の検知も可能になる。

また、制御部１０１は、主制御部と副制御部と、を有する構成であってもよい。この場合、主制御部および副制御部は、それぞれ異なる複数のハードウェアデバイス１０５，１０８，１０９に制御信号を出力する複数の中継部（Ｉ／Ｏエキスパンダー１０３ａ〜１０３ｃ）に接続する。ウォッチドッグタイマ１０２は、複数の中継部から出力されるクリア信号を一定間隔で監視する。

以上説明してきたように本実施の形態によれば、モータ１３などの負荷を駆動制御する装置において以下のような効果を奏する。すなわち、簡易な回路構成でＣＰＵ１０のソフト暴走を監視するだけでなく、ソフト暴走以外のＣＰＵ１０とＩ／Ｏエキスパンダー１０３a〜１０３ｃ間の異常についても検知し、モータ１３等の負荷を強制停止することで装置を保護することができる。

ところで、本実施の形態で実行されるプログラムは、ＲＯＭ１１に予め組み込まれて提供するものとしているが、これに限定されるものではない。本実施の形態で実行されるプログラムを、コンピュータで読み取り可能な記録媒体に記録してコンピュータプログラムプロダクトとして提供してもよい。たとえば、インストール可能な形式または実行可能な形式のファイルでＣＤ−ＲＯＭ、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ、ＤＶＤ（Digital Versatile Disc）等のコンピュータで読み取り可能な記録媒体に記録して提供してもよい。

また、本実施の形態で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、本実施の形態で実行されるプログラムをインターネット等のネットワーク経由で提供または配布するように構成してもよい。

本実施の形態で実行されるＲＯＭ１１のプログラムは、上述したＣＰＵ１０の機能を含むモジュール構成となっている。実際のハードウェアとしてはＣＰＵ１０（プロセッサ）が上記記録媒体からプログラムを読み出して実行することにより上記各部がＲＡＭ１２等の主記憶装置上にロードされる。そして、上記プログラムが主記憶装置上に生成されるようになっている。

以上、本発明者によってなされた発明を好適な実施の形態に基づき具体的に説明したが、本発明は上記実施の形態で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。上述した実施形態では、本発明を適用可能な画像形成装置の一例として、中間転写方式のタンデム型カラー複写機として構成された画像形成装置１を例示したが、本発明は、あらゆるタイプの画像形成装置に対して広く適用することができる。また、本発明は、画像形成装置に限らず、一定速度で回転することが要求されるモータを備えた機器に対して広く適用することができる。さらに、モータに限らずＩ／Ｏエキスパンダーなどの中継部を介して制御部で接続されるハードウェアデバイスに対して広く適用することができる。

１０ ＣＰＵ
１１ ＲＯＭ
１２ ＲＡＭ
１３ モータ
１４ プリドライバ
２０ 定着装置
２１ 高圧電源
１００，２００ モータ駆動装置
１０１ 制御部
１０２ ウォッチドッグタイマ
１０３ａ，１０３ｂ，１０３ｃ Ｉ／Ｏエキスパンダー
１０４ ＡＮＤ回路
１０５，１０８，１０９ ハードウェアデバイス
１０６ ディスプレイ装置

特開２０１１−５６８５２号公報

Claims (7)

1. ハードウェアデバイスを制御する制御信号を出力する制御部と、
   前記制御信号に基づいて前記ハードウェアデバイスに制御信号を出力する中継部と、
   前記制御部から前記中継部を介して出力される第１の信号を予め定めた所定期間以上受信しない場合、第２の信号を出力するウォッチドッグタイマと、
   を備え、
   前記第２の信号が出力されると、前記制御部及び中継部は初期化処理を行い、かつ前記ハードウェアデバイスは駆動を停止すること
   を特徴とするハードウェアデバイス制御装置。
2. 前記第２の信号と前記制御部から出力される第３の信号が入力される第４の信号を出力する回路を備え、
   前記制御部は、前記第２の信号が入力されると前記第３の信号を出力する
   ことを特徴とする請求項１に記載のハードウェアデバイス制御装置。
3. 前記中継部は、前記第４の信号が入力されると初期化処理を行い、
   前記ハードウェアデバイスは、前記第４の信号が入力されると駆動を停止する
   ことを特徴とする請求項２に記載のハードウェアデバイス制御装置。
4. それぞれ異なる複数のハードウェアデバイスに制御信号を出力する複数の中継部を備え、
   前記制御部及び前記複数の中継部は直列に接続され、
   前記ウォッチドッグタイマには、前記第１の信号は前記制御部から直列接続上で最も遠くに接続された前記中継部から出力されること
   を特徴とする請求項１に記載のハードウェアデバイス制御装置。
5. 表示部を備え、
   前記制御部は、前記ウォッチドッグタイマにより異常を検出した場合、前記表示部に所定の表示を行うことを特徴とする請求項１〜４の何れか一つに記載のハードウェアデバイス制御装置。
6. 請求項１〜５の何れか一つに記載のハードウェアデバイス制御装置と、
   画像情報を記録紙に形成する形成手段と、
   を備えることを特徴とする画像形成装置。
7. ハードウェアデバイスを制御する制御信号を出力する制御部と、
   前記制御信号に基づいて前記ハードウェアデバイスに制御信号を出力する中継部と、
   前記制御部から前記中継部を介して出力される第１の信号を予め定めた所定期間以上受信しない場合、第２の信号を出力するウォッチドッグタイマと、
   を備えるハードウェアデバイス制御装置の制御方法であって、
   前記第２の信号が出力されると、前記制御部及び中継部は初期化処理を行う工程と、前記中継部が初期化処理を行う工程と、前記ハードウェアデバイスが駆動を停止する工程と、
   を含むことを特徴とする制御方法。

Images