JPH0335393A - 自動販売機 - Google Patents

自動販売機

Info

Publication number
JPH0335393A
JPH0335393A JP1170384A JP17038489A JPH0335393A JP H0335393 A JPH0335393 A JP H0335393A JP 1170384 A JP1170384 A JP 1170384A JP 17038489 A JP17038489 A JP 17038489A JP H0335393 A JPH0335393 A JP H0335393A
Authority
JP
Japan
Prior art keywords
terminal
signal
reset
controller
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1170384A
Other languages
English (en)
Inventor
Nobuhiko Ichinose
信彦 一ノ瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1170384A priority Critical patent/JPH0335393A/ja
Publication of JPH0335393A publication Critical patent/JPH0335393A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Vending Devices And Auxiliary Devices For Vending Devices (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、複数の機能を実行するために各機能に対応し
て複数の端末コントローラを設けて制御を行ない、これ
ら複数の端末コントローラをマスターコントローラから
のシリアル通信により制御するようにした自動販売機に
関する。
(従来の技術) 近年、自動販売機は販売する商品が多種多様になると共
にその機能も高度なものが要求されており、それらの機
能を迅速に実行するために、各機能毎に独立して制御が
行なえるようにマイクロコンピュータ等よりなる端末コ
ントローラを複数個設けるようにしたものがある。そし
て、これらの端末コントローラをマスターコントローラ
により制御するようにして全体の制御状態を管理するも
のである。この場合、マスターコントローラと各端末コ
ントローラとの間は共通に接続されており、例えば8ビ
ツトの信号をシリアル信号に変換して送受信を行ない、
端末コントローラは送信されたシリアル信号に対してそ
れが自己の制御信号であるかどうかを判定して制御機能
を実行するようになっている。
このような構成により、多くの機能をひとつのコントロ
ーラで制御する場合に比べて、同時に複数の機能を実行
することができ、迅速な対応が可能とムるものである。
(発明が解決しようとする課題) しかしながら、上述のようなものでは、複数の端末コン
トローラの内ひとつでも誤動作等により暴走をおこすと
、その影響により正常に動作している他の端末コントロ
ーラに対してマスターコントローラからの制御が行なえ
なくなる虞があった。
このような不具合を解決するために、例えば、マスター
コントa−ラにより暴走状態を検知したときに端末コン
トローラにリセット用信号線を介してリセット信号を与
えて強制的にリセットさせるようにすることが考えられ
るが、この場合には、端末コントローラの数が増えるに
従ってリセット用信号線の数も増え、配線が複雑になる
と共に余分なコストがかかってしまうという不具合があ
った。
本発明は、上記事情に鑑みてなされたもので、その目的
は、端末コントローラが暴走をおこした場合でも、リセ
ット用信号線を新たに設けることなくリセットさせるこ
とができ、従って、配線を複雑にすることなく安価にな
し得る自動販売機を提供するにある。
[発明の構成コ (課題を解決するための手段) 本発明は、複数の機能実行用の複数の端末コントローラ
、及びこれらの端末コントローラを信号線を介したシリ
アル通信により制御するマスターコントローラを備えた
自動販売機を対象とし、前記マスターコントローラに設
けられ前記複数の端末コントローラの動作異常を検出し
その検出信号に基づいて前記信号線を介して前記シリア
ル通信時の$1JIIl用信号と異なる信号長のリセッ
ト信号を出力する状態判定手段、及び前記複数の端末コ
ントローラの夫々に設けられ前記信号線を介して与えら
れる前記リセット信号に応じてその端末コントローラを
リセットするリセット回路を具備したところに特徴を有
する。
(作用) 本発明の自動販売機によれば、マスターコントローラは
複数の端末コントローラに対して信号線を介してシリア
ル通信を行うことにより制御用信号を与え、各端末コン
トローラは与えられたυ制御用信号が自己に対するもの
と判断したときにはこれに応じて機能を実行するように
制御を行なう。
一方、制御用信号が与えられたときに端末コントローラ
が暴走等の動作異常をおこしている場合に、マスターコ
ントローラは、そのことを状態判定手段により検出する
と共にその検出信号に基づき信号線を介して制御用信号
と異なる信号長のリセット信号を出力する。これにより
、各端末コントローラに設けられたリセット回路はその
端末コントローラを強制的にリセットさせ、暴走状態を
鯉除させる。この結果、マスターコントローラは各端末
コントローラに対して再び正常状態で制御が行なえるよ
うになるものである。
(実施例) 以下、本発明の第1の実施例について第1図乃至第4図
を参照しながら説明する。
まず、全体のブロック構成を示す第3図において、1は
マスターコントローラで、これは複数個例えば3個の端
末コントローラ2乃至4を制御するためのものであり、
その通信出力端子TDOは第1乃至第3の端末コントロ
ーラ2乃至4の通信入力端子RD、乃至RD、に共通の
信号t15により接続され、通信入力端子RD、は各端
末コントローラ2乃至4の通信出力端子TD、乃至TD
に共通の信号線6により接続されている。これらコント
ローラ1乃至4は例えば8ビツトのマイクロコンピュー
タ等から構成され、マスターコントローラ1と各端末コ
ントローラ2乃至4との間で授受される信号は、第4図
(a)に示すように8ビツトのシリアル信号とその前後
にスタートビット及びストップビットとを付加して1ワ
ードとしたものとなっている。そして、このワード単位
で信号1JI5及び6を介してシリアル通信が行われる
ようになっている。また、端末コントローラ2乃至4は
、自動販売機の各部の例えばコインメカ。
商品搬出部或はデイスプレィ部等の各機能に対応して制
御を行なうように夫々配設されているもので、マスター
コントローラ1から制御用信号C8が与えられると、正
常動作中であればこれに基づいて各機能を実行すると共
に応答信号をマスターコントローラ1に送るようになっ
ている。従って、後述するように、マスターコントロー
ラ1は、各端末コントローラ2乃至4から応答信号が戻
ってこない場合には、状態判定手段たる状態判定プログ
ラムによりその端末コントローラ2乃至4が正常に動作
をしていないと判断するようになっている。
第1図は、マスターコントローラ1の通信出力端子TD
、への出力部分及び端末コントローラ2乃至4の通信入
力端子RD、乃至RD3からの人力部分の電気的構成を
端末コントローラ2を代表として示しており、以下これ
について述べる。
即ち、マスターコントローラ1側において、7は出力回
路で、その端子S及びRには夫々図示しないマイクロコ
ンピュータから出力される制御用信号C8及びリセット
信号RSTが与えられるようになっている。8はオア回
路で、一方の入力端子はインバータ回路9を介して端子
Sに、他方の入力端子は端子Rに接続され、出力端子は
抵抗10を介してトランジスタ11のベースに接続され
ている。トランジスタ11は、そのエミッタがアースさ
れ、コレクタが通信出力端子TDoに接続されている。
通信出力端子TD、は、図示極性のダイオード12を介
してアースされると共に、図示極性のダイオード13を
介して直流電源端子VCCIに接続されている。従って
、出力回路7は、端子Sまたは端子Rに与えられるrH
JまたはrLJレベル信号に応じて通信出力端子T D
 oからrLJまたは「HJレベルの信号を出力するも
のである。
一方、端末コントローラ2において、14は前述の通信
入力端子RD、に接続された入力回路で、その通信入力
端子RD、は、図示極性のツェナーダイオード15及び
抵抗16の直列回路を介してトランジスタ17のベース
に接続され、また、図示極性のダイオード18を介して
アースされると共に、図示極性のダイオード19及び抵
抗20の並列回路を介して直流電源端子VCCIに接続
されている。トランジスタ17は、そのエミッタがアー
スされ、コレクタが端子A1に接続されると共に抵抗2
1を介して直流電源端子V。c2に接続されている。そ
して、入力回路14は、通信入力端子RD、に与えられ
るrHJまたはrLJレベルの信号に応じて、端子A1
からrLJまたはrHJレベルの信号を出力するように
なっている。端子A1は、インバータ回路22を介して
図示しないマイクロコンピュータの信号入力端子■、に
接続されると共に、ウォッチドッグ回路23の入力端子
CK、に接続されている。ウォッチドッグ回路23は、
その比較入力端子TH,がコンデンサ24を介してアー
スされると共に抵抗25を介して直流電源端子vcc2
に接続されており、出力端子01はマイクロコンピュー
タのリセット入力端子P1に接続されている。そして、
ウォッチドッグ回路23.コンデンサ24及び抵抗25
によりリセット回路26が構成されている。このリセッ
ト回路26は、ウォッチドッグ回路23の入力端子CK
 rにrLJレベルの信号が与えられている期間中コン
デンサ24の充電を行い、その端子電圧が所定値に達す
るとリセットパルスRPを出力端子O3から出力する構
成のもので、その動作時間τは1ワードの信号長tより
も十分大きな信号長(例えば5t〜50t)のrLJレ
ベル信号に対応するように設定されている。そして、ウ
ォッチドッグ回路23の動作時間τに達する前に入力端
子CK、にrHJレベルの信号が与えられると、コンデ
ンサ24は充電電荷が放電され、リセットパルスRPは
出力しないようになっている。
次に、本実施例の作用について第2図をも参照しながら
述べる。。
第2図は状態判定手段たる状態判定プログラムのフロー
チャートを示しており、マスターコントローラ1は、端
末コントローラ2乃至4とのシリアル通信を行う際に、
通信用のメインプログラムを実行する前にこの状態判定
プログラムに従って端末コントローラ2乃至4の動作状
態を判定するようになっている。
即ち、マスターコントローラ1は、例えば端末コントロ
ーラ3と通信を開始する場合、まずステップS1でエラ
ー変数ERをOに設定し、この後、ステップS2で端末
コントローラ3に対する制御用信号C8をシリアル信号
として通信出力端子TD、から出力する。この場合、シ
リアル信号は信号線5を介して他の端末コントローラ2
及び4にも与えられるが、各端末コントローラ2乃至4
は夫々与えられた制御用信号C3が自己に与えられたも
のかどうかを判断し、自己に与えられた制御用信号C8
であるときには、これに応じて応答信号を出力するよう
になっている。従って、各端末コントローラ2乃至4が
正常に動作しているときには、端末コントローラ3の通
信出力端子RD2から応答信号が出力され、信号線6を
介してマスターコントローラ1の通信入力端子RDoに
与えられる。これにより、マスターコントローラ1は、
端末コントローラ3との交信が正常に行われていること
を検出し、次のステップS、でrYEsJと判断して、
通信用のメインプログラムに戻る。
そして、端末コントローラ3はマスターコントローラ1
からの制御用信号C8に応じて自己に割り当てられた機
能制御を実行するようになる。以下、他の端末コントロ
ーラ2及び4との間の通信の際にも、同様にして上述の
状態判定プログラムを実行して各端末コントローラ2乃
至4が正常に動作しているかどうかが検出された後に通
信用のメインプログラムが実行されるものである。尚、
上述のように端末コントローラ2乃至4が正常に動作し
ているときには、マスターコントローラ1から出力され
る制御用信号C8は信号長tが短いので、リセット回路
26のウォッチドッグ回路23に「L」レベルの信号が
人力されても、コンデンサ24の充電による端子電圧が
所定値に達する前にrHJレベルに反転し、リセット端
子01乃至OlからはリセットパルスRPが出力される
ことはない。
しかして、上述のように状態判定プログラムを実行した
ときに、例えば端末コントローラ3に送信した制御用信
号C8に対して端末コントローラ3から応答信号が戻っ
てこない場合には、マスターコントローラ1は、これに
基づいてステップS、でrNOJと判断し、続くステッ
プS4でエラー変数ERに1を加算する(この場合はE
R−1)そして、この後ステップS0ではエラー変数E
Rが例えば10となっていないことによりrN OJと
判断して、再びステップS2に戻る。以下、マスターコ
ントローラ1は、端末コントローラ3から応答信号が戻
ってこないときには、ステップS2乃至S5を繰返し、
エラー変数ERの値が10になると、ステップS、でr
YEsJと判断してステップS0に進む。この場合、エ
ラー変数ERが10になるまで上述のステップを繰返す
のは、例えば、マスターコントローラ1からの制御用信
号C8が端末コントローラ3に達するまでの間にノイズ
等の影響を受けて正確な信号が与えられなかった場合を
考慮しているもので、10回続けて制al#f信号C5
を出力しても応答信号が戻ってこないときに、ステップ
S、で初めてその端末コントローラ3が暴走等をおこし
て異常状態であると判定するものである。
さて、ステップS、において、マスターコントローラ1
は、第4図(b)に示すようなリセット信号R8Tを出
力する。このリセット信号R3Tは、同図(a)に示す
制御用信号C3の信号長tに対して、10t〜100を
程度の長い信号長Tを有し、この間はrLJレベルを保
持し続ける信号となっている。これにより、第1図にお
いて、信号線5にはrHJレベルの信号が出力され、各
端末コントローラ2乃至4の入力回路14は端子A、乃
至A、からrLJレベルの信号を信号長Tの期間中出力
し続ける。このとき、リセット回路26においては、ウ
ォッチドッグ回路23が「L」レベルの信号が与えられ
たことにより、コンデンサ24への充電を開始し、動作
時間τが経過してその端子電圧が所定値に達するとリセ
ット端子0乃至O8からりセットパルスRPを出力して
夫々自己の端末コントローラ2乃至4を強制的にリセッ
トする。この結果、すべての端末コントローラ2乃至4
は初期状態から機能を開始するようになり、暴走してい
た端末コントローラ3も正常状態に戻るものである。マ
スターコントローラ1は、この後、通信用のメインプロ
グラムに戻って再び初期状態から通信を開始するように
なる。
このような第1の実施例によれば、状態判定プログラム
により各端末コントローラ2乃至4が正常に動作してい
るかどうかを判定し、暴走等の異常状態を検出したとき
には、信号線5を介してリセット信号R3Tを出力し、
端末コントローラ2乃至4をリセット回路26により強
制的にリセットさせるようにしたので、暴走等の動作異
常によりマスターコントローラ1が制御不能状態に陥る
ことがなく、また、この場合でもリセット用の配線を行
う必要がないので、総じて安価に構成し得るものである
第5図は、本発明の第2の実施例を示す状態判定プログ
ラムのフローチャートで、以下第1の実施例と異なる部
分についてのみ説明する。
この第2の実施例では、第1の実施例における各端末コ
ントローラ2乃至4に設けられたリセット回路26にお
いて、コンデンサ24及び抵抗25の値を異なる値に設
定している。即ち、第1乃至第3の端末コントローラ2
乃至4のリセット回路26のコンデンサ24が所定値に
達するまでの動作時間をTN (N−1,2,3)とす
る゛と、例えば、 τ 1 調200  t τ2−400t τ 1−600t と設定するもので、これにより各端末コントローラ2乃
至4がリセットされるための信号長は、τ1くτ2くτ
3 という大小関係に設定されることになる。
一方、状態判定プログラムにより、マスターコントロー
ラ1が端末コントローラ2乃至4の何れかが異常である
と判断したときに出力するリセット信号R5Tl乃至R
5T3の信号長TN(N−1,2,3)は、夫々次のよ
うに設定されている。
即ち、 Tl−150t 〜250  t Tz−350t 〜450 t Ti−550t  〜650 t となっている。
次に、第2の実施例の作用について述べる。
第5図に示す状態判定プログラムのフローチャートは、
第2図に示したフローチャートにおけるステップS6に
対してステップS6′としているもので、例えばマスタ
ーコントローラ1は、第2の端末コントローラ3に対し
て、第1の実施例同様に状態判定プログラムを開始して
から応答信号が戻らないときにはステップS2乃至S5
を繰返し、エラー変数ERが10になると、ステップS
でリセット信号R3T2  (信号長T2)を出力する
ものである。これにより、各端末コントローラ2乃至4
には、例えば信号長400 tのリセット信号R3T2
が与えられ、第1の実施例同様にリセット回路26のコ
ンデンサ24の充電が開始される。そして、このとき第
1及び第2の端末コントローラ2及び3においては、リ
セット信号RS T 2が与えられている間に上述の動
作時間τ、及びτ2が経過するので、ウォッチドッグ回
路23からリセットパルスRPが出力され、一方、第3
の端末コントローラ4においては、動作時間τ、が経過
する前にリセット信号R8T2が終了して「H」レベル
に戻るので、ウォッチドッグ回路23からリセットパル
スRPは出力されない。
この結果、第1の端末コントローラ2及び暴走等の異常
をおこしていた第2の端末コントローラ3はリセットさ
れ、動作異常をおこしていない第3の端末コントローラ
4はそのままの状態が継続される。
マスターコントローラ1は、この後、通信用のメインプ
ログラムに戻って端末コントローラ2乃至4に制御用信
号C8を出力して各部の機能制御を行うようになるもの
である。
このような第2の実施例によれば、第1の実施例と同様
の効果が得られると共に、加えて、次のような効果が得
られる。即ち、各端末コントローラ2乃至4のウォッチ
ドッグ回路23における動作時間τ、乃至τ、を異なる
値に設定し、マスターコントローラ1からのリセット信
号R8T、乃至RST、の信号長T1乃至T、を各端末
コントローラ2乃至4の動作時間に対応させるようにし
たので、マスターコントローラ1からのリセット信号R
S T Nの信号長TNより短い動作時間の端末コント
ローラのみをリセットさせることができ、従って、それ
より長い動作時間を有し且つ正常動作をしている端末コ
ントローラの動作状態を保持させることができるもので
ある。
尚、上記第2の実施例においては、動作時間τ乃至τ、
を端末コントローラ2乃至4に対応して全て弄なる値に
設定したが、これに限らず、必要に応じて同じ動作時間
τ、に設定されるものが含まれても良い。
第6図及び第7図は本発明の第3の実施例を示すもので
、以下、第1の実施例と異なる部分についてのみ説明す
る。
第6図には、第1の実施例におけるリセット回路26に
代えて設けられたリセット回路27が第1の端末コント
ローラ2のみについて示されており、以下、この第1の
端末コントローラ2のリセット回路27について代表し
て述べる。28はシュミットトリガ機能付のインバータ
回路で、その入力端子は抵抗29を介して入力回路14
の端子A、に接続されると共にコンデンサ30を介して
アースされている。31はシュミットトリガ機能付のバ
ッファ回路で、その入力端子は抵抗32を介して端子A
1に接続されると共にコンデンサ33を介してアースさ
れている。34はNOR回路で、その2つの入力端子は
夫々インバータ回路28及びバッファ回路31の出力端
子に接続されている。この場合、端子AIにrHJレベ
ルの信号が与えられてから動作時間r、が経過するとイ
ンバータ回路28はrLJレベルの信号を出力し、動作
時間τI  (T1 〉T1)が経過するとバッファ回
路31からrHJレベルの信号が出力されるようになっ
ているもので、第1乃至第3の端末コントローラ2乃至
4に対して、これらの動作時間TN及びTN  CN”
1,2.3)は例えば以下に示すように設定されている
τ+ −100t、  τ+  −300tτ2−30
0 t、  τ2’ −500tτ3 ”500 t、
  T3 −700t35はD形のフリップフロップ回
路で、その入力端子DlはNOR回路34の出力端子に
接続され、クロック端子CK、は端子A、に接続され、
出力端子Qlはリセットパルス発生回路36の入力端子
に接続されている。リセットパルス発生回路36は、入
力端子にrHJレベルの信号が与えられると出力端子か
ら図示しないマイクロコンピュータのリセット端子P1
にリセットパルスRP、を出力するもので、その出力端
子はD形フリップフロップ回路35のクリア端子CL、
に接続されている。
次に、第3の実施例の作用について第7図のタイミング
チャートをも参照しながら述べる。尚、マスターコント
ローラ1の状態判定プログラムは第2の実施例で用いた
ものと同様であるので、第5図のフローチャートを援用
する。
マスターコントローラ1は、上記第2の実施例と同様に
して第5図に示す状態判定プログラムのフローチャート
に従って制御用信号C8を出力する。いま、マスターコ
ントローラ1によるシリアル通信を例えば第2の端末コ
ントローラ3と行う場合を考えると、マスターコントロ
ーラ1からの制御用信号C8に対して端末コントローラ
3から応答信号がある場合は、その端末コントローラ3
が正常に動作していることにより、マスターコントロー
ラ1はこの後通信用のメインプログラムに従って制御用
信号C8を与えるようになる。これにより、端末コント
ローラ3は機能制御を実行するものである。
しかして、マスターコントローラ1に端末コントローラ
3からエラー変数ERが10になるまで応答信号が戻ら
ないときには、マスターコントローラ1は、第7図(a
)に示すように、端末コントローラ3に対するリセット
信号R3T2(信号長T2−400t)を出力する。こ
れにより、各端末コントローラ2乃至4の端子A1乃至
A、には、第7図(b)に示すような信号が与えられる
ので、各端末コントローラ2乃至4のリセット回路27
においては、以下に述べるように動作するものである。
即ち、第1の端末コントローラ2においては、第7図(
c)に示すように、端子A1がrHJレベルになってか
ら動作時間τ+(=100t)が経過するとNOR回路
34の入力端子B1にrLJレベルの信号を与えるよう
になり、また、動作時間τr   (−300t)が経
過するとNOR回路34の入力端子C1にrHJレベル
の信号を与えるようになる。従って、動作時間τ、から
τ1の間はNOR回路34からフリップフロップ回路3
5の入力端子DlにrHJレベルの信号が与えられる。
ところが、この期間中にフリップフロップ回路35は、
クロック端子CK、には端子A1からrHJレベルの信
号が与えられており、入力端子DlがrLJレベ・ルに
反転した後にクロック端子CK、にrLJレベルの信号
が与えられるので、出力端子QlからrHJレベルの信
号が出力されることはなく、リセットパルス発生回路3
6からリセットパルスRPが出力されることはない。
従って、この場合、動作異常をおこしていない端末コン
トローラ2は、マスターコントローラ1からのリセット
信号RST2によってリセットされることはない。
次に、第2の端末コントローラ3においては、動作時間
τ−1(−300t)が経過すると、第7図(d)に示
すように、NOR回路34の入力端子B2にrLJレベ
ルの信号が与えられ、このときNOR回路34からフリ
ップフロップ回路35の入力端子B2にrHJレベルの
信号が与えられる。そして、動作時間τ2   (=5
00t)に達する前にリセット信号R3T2がrHJレ
ベルに反転し、端子A2から「L」レベルの信号がフリ
ップフロップ回路35のクロック端子CK2に与えられ
るので、このとき入力端子B2に与えられているrHJ
レベルの信号が出力端子Q2から出力される。これによ
り、リセットパルス発生回路36はマイクロコンピュー
タのリセット端子P2にリセットパルスRPを与えてリ
セットさせると共にフリップフロップ回路35のクリア
端子CL2に信号を与えてリセットさせる。
また、第3の端末コントローラ4においては、動作時間
τ3  (−500t)に達する前にリセット信号RS
T2がrHJレベルに反転するので、NOR回路34の
出力は「L」レベルのままとムリ、フリップフロップ回
路35の入力端子り、にはrHJレベルの信号が与えら
れないので、リセットパルスRPが出力されることはな
い。従って、正常に動作している端末コントローラ4の
マイクロコンピュータはリセットされることなく動作状
態が継続されるものである。
このような第3の実施例によれば、第1の実施例と同様
の効果が得られると共に、加えて、各端末コントローラ
2乃至4の夫々に対して動作時間をτN及びτN  (
τNくτN )の2つを設けて、夫々の端末コントロー
ラ2乃至4はτNからτ9 の期間中にマスターコント
ローラ1からのリセット信号R3TNが反転したときに
リセットされるようにしたので、端末コントローラ2乃
至4のうち状態判定プログラムにより動作異常が検知さ
れたものだけを選択的にリセットさせることができ、正
常動作しているものまで同時にリセットされることがな
くなり、その動作状態が保存継続されるものである。
第8図及び第9図は本発明の第4の実施例を示すもので
、以下、第3の実施例と異なる部分についてのみ説明す
る。
即ち、第8図において、37はインバータ回路28に代
わるシュミットトリガ機能付きのバッファ回路、38は
バッファ回路31に代わるシュミットトリガ機能付きの
インバータ回路、39はNOR回路34に0代わるアン
ド回路、そして、40はD形フリップフロップ回路35
に代わるD形フリップフロップ回路として設けられたも
のである。
このD形フリップフロップ回路40のクロック入力端子
CK、には、端子A1が図示のインバータ回路41を介
して接続されている。そして、これらにより、リセット
回路27に代わるリセット回路27′が構成されている
このような第4の実施例によれば、第3の実施例と略同
様にしてマスターコントローラ1からリセット信号RS
T2が出力されると、各端末コントローラ2乃至4にお
いては、第9図のタイミングチャートに示されるような
信号レベルの出力状態が得られる。この場合、アンド回
路39の入力端子BN及び端子CN  (N−1,2,
3)の信号レベルが、第3の実施例と異なるが、D形フ
リップフロップ回路40の入力端子DN及び出力端子Q
Nの出力レベルは第3の実施例と同様のものが得られる
。この結果、暴走等の動作異常を起こしている第2の端
末コントローラ3のみが、リセットパルス発生回路36
からリセットパルスRPが出力されてリセットされ、他
の正常に動作している端末コントローラ2及び4は、そ
の動作状態が保存継続される。
従って、第4の実施例によっても、第3の実施例と同様
にして、マスターコントローラ1からのリセット信号R
8TNにより選択的に動作異常を起こしている端末コン
トローラ2乃至4をリセットさせることができる。
尚、上記第3及び第4の実施例においては、動作時間τ
N及びτN′の設定にコンデンサと抵抗による時定数回
路を用いたが、これに限らず、例えばデジタルタイマ等
の回路を用いて設定するようにしても良い。
また、上記各実施例においては、3個の端末コントロー
ラ2乃至4を設けた場合について述べたが、これに限ら
ず、2個或は4個以上であっても良い等、本発明の要旨
を逸脱しない範囲内で種々の変形が可能である。
[発明の効果] 以上説明したように、本発明の自動販売機によれば、複
数の端末コントローラの夫々にリセット回路を設け、マ
スターコントローラにおいて、状態判定手段により端末
コントローラの動作異常が検出されたときには、信号線
を介してシリアル通信時の制御用信号と異なる信号長の
リセット信号を出力して端末コントローラのリセット回
路に与えてリセットさせるようにしたので、リセット用
の信号線を別途に設けることなく、暴走等の動作異常を
おこした場合に端末コントローラをリセットさせること
ができ、これにより、マスターコントローラと複数の端
末コントローラとの間の配線の複雑化を回避でき、従っ
て安価に構成し得るという優れた効果を奏するものであ
る。
【図面の簡単な説明】
第1図乃至第4図は本発明の第1の実施例を示し、第1
図は電気的構成図、第2図は状態判定プログラムのフロ
ーチャート、第3図は全体構成のブロック図、第4図は
制御用信号及びリセット信号の説明図であり、第5図は
本発明の第2の実施例を示す第2図相当図であり、また
、第6図及び第7図は本発明の第3の実施例を示し、第
6図は第1図相当図、第7図は各部信号の出力状態を第
9図は第7図相当図である。 図面中、1はマスターコントローラ、2乃至4は第1乃
至第3の端末コントローラ、5及び6は信号線、7は出
力回路、14は入力回路、23はウォッチドッグ回路、
24.30及び33はコンデンサ、26.27及び27
′はリセット回路、34はNOR回路、35及び40は
D形フリップフロップ回路、36はリセットパルス発生
回路、39はアンド回路である。

Claims (1)

    【特許請求の範囲】
  1. 1、複数の機能実行用の複数の端末コントローラと、こ
    れらの端末コントローラを信号線を介したシリアル通信
    により制御するマスターコントローラとを備えた自動販
    売機において、前記マスターコントローラに設けられ前
    記複数の端末コントローラの動作異常を検出しその検出
    信号に基づいて前記信号線を介して前記シリアル通信時
    の制御用信号と異なる信号長のリセット信号を出力する
    状態判定手段と、前記複数の端末コントローラの夫々に
    設けられ前記信号線を介して与えられる前記リセット信
    号に応じてその端末コントローラをリセットするリセッ
    ト回路とを具備してなる自動販売機。
JP1170384A 1989-06-30 1989-06-30 自動販売機 Pending JPH0335393A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1170384A JPH0335393A (ja) 1989-06-30 1989-06-30 自動販売機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1170384A JPH0335393A (ja) 1989-06-30 1989-06-30 自動販売機

Publications (1)

Publication Number Publication Date
JPH0335393A true JPH0335393A (ja) 1991-02-15

Family

ID=15903937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1170384A Pending JPH0335393A (ja) 1989-06-30 1989-06-30 自動販売機

Country Status (1)

Country Link
JP (1) JPH0335393A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003058934A (ja) * 2001-08-10 2003-02-28 Fuji Electric Co Ltd 自動販売機の制御装置
JP2009223677A (ja) * 2008-03-17 2009-10-01 Fuji Electric Retail Systems Co Ltd 自動販売機
JP2011107845A (ja) * 2009-11-13 2011-06-02 Canon Inc 電子機器の通信システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6394394A (ja) * 1986-10-08 1988-04-25 富士電機株式会社 マスタ−スレ−ブ方式の自動販売機の制御装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6394394A (ja) * 1986-10-08 1988-04-25 富士電機株式会社 マスタ−スレ−ブ方式の自動販売機の制御装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003058934A (ja) * 2001-08-10 2003-02-28 Fuji Electric Co Ltd 自動販売機の制御装置
JP2009223677A (ja) * 2008-03-17 2009-10-01 Fuji Electric Retail Systems Co Ltd 自動販売機
JP2011107845A (ja) * 2009-11-13 2011-06-02 Canon Inc 電子機器の通信システム

Similar Documents

Publication Publication Date Title
US9552315B2 (en) Determining addresses of electrical components arranged in a daisy chain
US5299312A (en) Network fault recovery by controllable switching of subnetworks
US10936524B2 (en) Bus system with slave devices
US7287198B2 (en) Method for monitoring a microprocessor and circuit arrangement having a microprocessor
US6076172A (en) Monitoting system for electronic control unit
JPH10116212A (ja) 選択的にイネーブル可能な監視タイマ回路
US20210064563A1 (en) Daisy Chain Mode Entry Sequence
CN110469529B (zh) 服务器风扇控制系统
JPH0335393A (ja) 自動販売機
JP2001265667A (ja) 通信バスの異常検出装置とマイクロコンピュータ
US7334167B2 (en) Circuit for detection of internal microprocessor watchdog device execution and method for resetting microprocessor system
JPH07334392A (ja) リセット装置及び異常動作検出装置
JP2508305B2 (ja) 初期値決定装置
JPH0273451A (ja) 制御装置
JPH064301A (ja) 時分割割込制御方式
JPH07168740A (ja) ウォッチドッグ方法
RU1797122C (ru) Устройство дл перезапуска и контрол электропитани микроЭВМ
JP2588290B2 (ja) データ入出力システム
JP4083954B2 (ja) 異常監視装置及び異常監視方法
JPH02266269A (ja) 異常検出回路
SU1686454A1 (ru) Микропроцессорна система
JP3154538B2 (ja) データ入出力装置
JPS6111859A (ja) 異常検出装置
JP2023122184A (ja) 電子制御装置
JPS639691B2 (ja)