JP5474188B2 - 回路基板およびこれを用いた電子装置 - Google Patents

回路基板およびこれを用いた電子装置 Download PDF

Info

Publication number
JP5474188B2
JP5474188B2 JP2012517337A JP2012517337A JP5474188B2 JP 5474188 B2 JP5474188 B2 JP 5474188B2 JP 2012517337 A JP2012517337 A JP 2012517337A JP 2012517337 A JP2012517337 A JP 2012517337A JP 5474188 B2 JP5474188 B2 JP 5474188B2
Authority
JP
Japan
Prior art keywords
crystal grain
circuit board
average crystal
support substrate
grain size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012517337A
Other languages
English (en)
Other versions
JPWO2011149065A1 (ja
Inventor
裕一 阿部
清隆 中村
洋平 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012517337A priority Critical patent/JP5474188B2/ja
Publication of JPWO2011149065A1 publication Critical patent/JPWO2011149065A1/ja
Application granted granted Critical
Publication of JP5474188B2 publication Critical patent/JP5474188B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Description

本発明は、回路基板およびこの回路基板に電子部品が搭載された電子装置に関するものである。
近年、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）素子、インテリジェント・パワー・モジュール（ＩＰＭ）素子、金属酸化膜型電界効果トランジスタ（ＭＯＳＦＥＴ）素子、発光ダイオード（ＬＥＤ）素子、フリーホイーリングダイオード（ＦＷＤ）素子、ジャイアント・トランジスタ（ＧＴＲ）素子等の半導体素子、昇華型サーマルプリンタヘッド素子、サーマルインクジェットプリンタヘッド素子、ペルチェ素子等の各種電子部品が回路基板の回路部材上に搭載された電子装置が用いられている。
そして、電子部品を搭載する回路部材を設けてなる回路基板の支持基板として、セラミック焼結体が用いられ、セラミック焼結体と回路部材とが接合された構成の回路基板として、例えば、特許文献１には、表面に酸化物層を形成した窒化物セラミックス基板の表面に、Ｔｉ，Ｚｒ，ＨｆおよびＮｂから選択される少なくとも１種の活性金属を含有するろう材層を介して金属回路板が一体に接合されているセラミックス回路基板が記載されている。
また、特許文献２には、希土類元素を酸化物に換算して2.0〜17.5質量％、不純物陽イオン元素としてのＬｉ，Ｎａ，Ｋ，Ｆｅ，Ｃａ，Ｍｇ，Ｓｒ，Ｂａ，Ｍｎ，Ｂを合計で0.3質量％以下含有し、熱伝導率が60Ｗ／ｍ・Ｋ以上である高熱伝導性の窒化珪素基板に回路層接合した回路基板であり、高熱伝導性の窒化珪素基板上に回路層を介して複数の半導体素子を搭載した窒化珪素回路基板が記載されている。
特開2000−272977号公報 特開平９−69590号公報
今般の回路基板においては、回路部材上に搭載される電子部品の動作時に生じる熱が繰り返しかかることによって、回路部材に反りが生じて、接合部の剥離や支持基板にクラックが生じる等の不具合により放熱特性の低下を含む信頼性の低下が少ないことが求められている。加えて、放熱特性をさらに高めることが要求されているものの、特許文献１，２で提案されている回路基板は、回路部材が薄く、高い放熱特性を備えるものではなかった。
本発明は、上記課題を解決すべく案出されたものであり、回路部材上に搭載される電子部品が動作したときの熱によって回路部材に生じる反りが小さく、放熱特性に優れた信頼性の高い回路基板およびこれを用いた電子装置を提供するものである。
本発明の回路基板は、支持基板の一方主面に、銅を主成分とする回路部材が設けられ、該回路部材の上面が電子部品の搭載面となる回路基板であって、前記回路部材は、平均結晶粒径が0.1ｍｍを超えて0.5ｍｍ以下である第１の平均結晶粒径を有した第１の領域と、該第１の領域よりも前記搭載面側に位置して、前記第１の平均結晶粒径よりも小さい平均結晶粒径が0.1ｍｍ以下（但し、０μｍを除く）である第２の平均結晶粒径を有した第２
の領域とを備えることを特徴とするものである。
また、本発明の電子装置は、上記構成の本発明の回路基板における前記回路部材上に電子部品を搭載してなることを特徴とするものである。
本発明の回路基板によれば、支持基板の一方主面に、銅を主成分とする回路部材が設けられ、該回路部材の上面が電子部品の搭載面となる回路基板であって、前記回路部材は、平均結晶粒径が0.1ｍｍを超えて0.5ｍｍ以下である第１の平均結晶粒径を有した第１の領域と、該第１の領域よりも前記搭載面側に位置して、前記第１の平均結晶粒径よりも小さい平均結晶粒径が0.1ｍｍ以下（但し、０μｍを除く）である第２の平均結晶粒径を有し
た第２の領域とを備えることにより、回路部材上に搭載される電子部品が動作時に生じる熱の影響を受けやすい搭載面側に、平均結晶粒径の小さい、すなわち剛性の高い第２の領域が位置していることから、この熱によって回路部材に生じる反りを小さくすることができる。また、第１の領域は、第２の領域と比べて平均結晶粒径が大きく、熱伝導性に優れているので、第２の領域から伝わった熱を効率よく放熱することができる。
また、本発明の電子装置によれば、本発明の回路基板における回路部材上に電子部品を搭載してなることから、信頼性の高い電子装置とすることができる。
本実施形態の回路基板の一例を示す、（ａ）は平面図であり、（ｂ）は（ａ）のＡ−Ａ’線における断面図である。 本実施形態の回路基板の他の例を示す、（ａ）は平面図であり、（ｂ）は（ａ）のＢ−Ｂ’線における断面図であり、（ｃ）は底面図である。 本実施形態の電子装置の一例を示す、（ａ）は平面図であり、（ｂ）は（ａ）のＣ−Ｃ’線における断面図であり、（ｃ）は底面図である。
以下、本実施形態の一例について図面を参照しながら説明する。
図１は、本実施形態の回路基板の一例を示す、（ａ）は平面図であり、（ｂ）は（ａ）のＡ−Ａ’線における断面図である。
図１に示す例の回路基板10は、支持基板１の一方主面に、銅を主成分とする回路部材２（２ａ，２ｂ）が設けられ、回路部材２の上面が電子部品の搭載面となる回路基板10である。
ここで、図１に示す例の支持基板１は平板状であり、例えば、長さ（図１に示すＸ方向）が20ｍｍ以上220ｍｍ以下であり、幅（図１に示すＹ方向）が10ｍｍ以上120ｍｍ以下である。支持基板１の厚みは用途によって異なるが、耐久性および絶縁耐圧が高く、熱抵抗が抑制されたものにするには、0.2ｍｍ以上1.0ｍｍ以下とすることが好適である。また、回路部材２ａ，２ｂの寸法は、例えば、長さ（図１に示すＸ方向）が８ｍｍ以上100ｍｍ以下であり、幅（図１に示すＹ方向）が８ｍｍ以上100ｍｍ以下である。なお、図１において、同寸法の回路部材２ａ，２ｂを設けた例を示しているが、寸法の異なる回路部材２ａ，２ｂを設けてもよいことは言うまでもない。
また、図１に示す例における回路部材２ａ，２ｂの厚みは、回路部材２ａ，２ｂを流れる電流の大きさや回路部材２ａ，２ｂに搭載される電子部品（図示しない）の発熱量等によって決められ、例えば、0.5ｍｍ以上５ｍｍ以下である。なお、支持基板１の一方主面に、銅を主成分とする回路部材２を設けるには、直接接合法または活性金属法のいずれかによって設ければよい。
そして、図１に示す例の回路基板10において、回路部材２は、第１の平均結晶粒径を有した第１の領域と、この第１の領域よりも搭載面側に位置して、第１の平均結晶粒径よりも小さい第２の平均結晶粒径を有した第２の領域とを備えることが重要である。このように、本実施形態の回路基板10を構成する回路部材２において、第１の平均結晶粒径を有した第１の領域と、第１の平均結晶粒径よりも小さい第２の平均結晶粒径を有した第２の領域とでは、第２の領域の方が高い剛性を有している。
そして、回路部材２上に搭載される電子部品が動作時に生じる熱の影響を受けやすい搭載面側に、高い剛性を有する第２の領域が位置していることにより、この熱によって回路部材２に生じる反りを小さくすることができる。なお、このように反りを小さくする効果を得るには、第２の領域が搭載面の全面にわたって存在していることが好ましい。
また、第１の領域は、第２の領域と比べて平均結晶粒径が大きく、熱伝導性に優れているので、第２の領域から伝わった熱を効率よく放熱することができる。そのため、回路部材２上に搭載された電子部品が動作したときの熱によって、回路部材２に生じる反りが小さく、放熱特性に優れているので、長期間にわたって使用可能な信頼性の高い回路基板10とすることができる。
なお、回路部材２における平均結晶粒径の測定は、ＪＩＳ Ｈ 0501−1986（ＩＳＯ 2624−1973）に記載されている切断法に準拠して求めることができる。また、前処理としては、回路部材２をクロスセクションポリッシャ法により研磨し、この研磨面を過酸化水素水および希硫酸がそれぞれ50体積％混合された40℃の温度の溶液に、測定面を１分間浸漬することによって、化学的に腐食させればよい。
そして、本実施形態の回路基板10において、第２の領域における平均結晶粒径が0.1ｍｍ以下（但し、０μｍを除く）であることが好適である。第２の領域における平均結晶粒径が0.1ｍｍ以下（但し、０μｍを除く）であるときには、第２の領域はさらに高い剛性を有していることとなるので、回路部材２上に搭載された電子部品が動作したときの熱によって、回路部材２に生じる反りをさらに小さくすることができる。
また、本実施形態の回路基板10において、第１の領域における平均結晶粒径が0.1ｍｍを超えて0.5ｍｍ以下であることが好適である。第１の領域における平均結晶粒径が0.1ｍｍを超えて0.5ｍｍ以下であるときには、優れた熱伝導性を有しているとともに、支持基板１との接合強度を高めることができる。なお、接合強度については、ＪＩＳ Ｃ 6481−1996に準拠して引きはがし強さを測定することにより確認することができる。
そして、第１の領域および第２の領域の好ましい形態としては、支持基板１側の面を起点として回路部材２の厚みの15〜35％までが第１の領域であり、第１の領域以外の部分が第２の領域であることが好ましい。
図２は、本実施形態の回路基板の実施の形態の他の例を示す、（ａ）は平面図であり、（ｂ）は（ａ）のＢ−Ｂ’線における断面図であり、（ｃ）は底面図である。
図２に示す例の回路基板10は、支持基板１の一方主面に、銅を主成分とする回路部材２が設けられ、支持基板１の他方主面に銅を主成分とする放熱部材５が設けられている回路基板10である。なお、図２において、回路部材２および放熱部材５は、ろう材からなる接合層３ａ〜３ｃを介して支持基板１に接合されている例を示している。
ここで、図２に示す例の回路基板10を構成する支持基板１および回路部材２ａ，２ｂは、図１に示す例の回路基板10を構成する支持基板１および回路部材２ａ，２ｂと同じであるので、形状、外辺寸法および厚みの記載については省略する。なお、接合層３ａ，３ｂの厚みは、例えば、５μｍ以上20μｍ以下である。そして、図２に示す例における放熱部材５は、回路部材２ａ，２ｂ上に搭載される電子部品（図示しない）の動作時に生じる熱を逃がすという機能を有し、例えば、長さ（図２に示すＸ方向）が18ｍｍ以上210ｍｍ以下であり、幅（図２に示すＹ方向）が８ｍｍ以上110ｍｍ以下であり、厚みが0.5ｍｍ以上５ｍｍ以下である。また、接合層３ｃの厚みは、例えば、５μｍ以上20μｍ以下である。
また、銅を主成分とする回路部材２および放熱部材５は、それぞれ銅の含有量が90質量％以上であることが好適である。具体的には、無酸素銅、タフピッチ銅またはりん脱酸銅等からなり、特に、無酸素銅のうち、銅の含有量が99.995質量％以上の線形結晶無酸素銅、単結晶状高純度無酸素銅または真空溶解銅からなることが好適である。このように、回路部材２および放熱部材５における銅の含有量が多いときには、それぞれ電気抵抗が低く、熱伝導率が高くなるため、放熱特性が向上し、さらに回路部材２においては、回路特性（回路部材２上に搭載された電子部品に生じた熱による電力損失を少なくする特性）が向上する。
なお、回路部材２および放熱部材５のそれぞれの銅の含有量については、蛍光Ｘ線分析法またはＩＣＰ（Inductively Coupled Plasma）発光分光分析法により求めることができる。このとき、銅の含有量は、銅を上述した分析法を用いて測定してもよいが、銅以外の成分を測定して、100質量％から引いた値を銅の含有量としてもよい。
また、本実施形態の回路基板10の放熱部材５においても、第１の平均結晶粒径を有した第１の領域と、この第１の領域よりも支持基板１の対向する面側に位置して、第１の平均結晶粒径よりも小さい第２の平均結晶粒径を有した第２の領域とを備えていることが好ましい。これにより、回路部材２上に搭載された電子部品の動作時に生じて支持基板１に伝わった熱を第１の領域から速やかに第２の領域に伝えて、放熱特性に優れているとともに、第２の領域が高い剛性を有していることにより、放熱部材５に生じる反りを小さくすることができる。
また、放熱部材５の第２の領域における平均結晶粒径が0.1ｍｍ以下（但し、０μｍを除く）であることが好適である。放熱部材５の第２の領域における平均結晶粒径が0.1ｍｍ以下（但し、０μｍを除く）であるときには、第２の領域はさらに高い剛性を有していることとなるので、回路部材２上に搭載された電子部品が動作したときの熱が伝わった際の放熱部材５に生じる反りをさらに小さくすることができる。
また、放熱部材５の第１の領域における平均結晶粒径が0.1ｍｍを超えて0.5ｍｍ以下であることが好適である。第１の領域における平均結晶粒径が0.1ｍｍを超えて0.5ｍｍ以下であるときには、優れた熱伝導性を有しているとともに、支持基板１との接合強度を高めることができる。
次に、支持基板１をセラミック焼結体より作製する場合、セラミック焼結体の主成分としては、例えば、酸化アルミニウム、窒化珪素、窒化アルミニウムまたは酸化ジルコニウムが挙げられる。特に、セラミック焼結体の主成分が酸化アルミニウム、窒化珪素または窒化アルミニウムのいずれかであることが好適である。主成分がこれらの成分のいずれかであるときには、これらの成分は熱伝導率が高く、機械的特性に優れているので、放熱特性および信頼性を高くすることができる。
また、セラミック焼結体は、焼成工程において焼結を促進する焼結助剤を含むものであり、例えば、セラミック焼結体の主成分が窒化珪素であるときには、焼結助剤は、希土類元素の酸化物、酸化マグネシウムおよび酸化カルシウム等が挙げられる。
また、セラミック焼結体の機械的特性としては、３点曲げ強度が750ＭＰａ以上であり、動的弾性率が300ＧＰａ以上であり、ビッカース硬度（Ｈｖ）が13ＧＰａ以上であり、破壊靱性（Ｋ１Ｃ）が５ＭＰａ・ｍ１／２以上であることが好ましい。これら機械的特性が上記範囲であることにより、回路基板10は、特に、耐クリープ性やヒートサイクルに対する耐久性を向上させることができるので、高い信頼性が得られるとともに長期間にわたって使用することができる。
なお、３点曲げ強度については、ＪＩＳ Ｒ 1601−2008（ＩＳＯ 17565：2003（ＭＯＤ））に準拠して測定すればよい。ただし、セラミック焼結体の厚みが薄く、セラミック焼結体から切り出した試験片の厚みを３ｍｍとすることができない場合には、セラミック焼結体の厚みをそのまま試験片の厚みとして評価するものとし、その結果が上記数値を満足することが好ましい。
また、セラミック焼結体の剛性を評価するには、動的弾性率を用いて評価すればよく、この動的弾性率については、ＪＩＳ Ｒ 1602−1995で規定される超音波パルス法に準拠して測定すればよい。ただし、セラミック焼結体の厚みが薄く、セラミック焼結体から切り出した試験片の厚みを10ｍｍとすることができない場合には、片持ち梁共振法を用いて評価するものとし、その結果が上記数値を満足することが好ましい。
また、ビッカース硬度（Ｈｖ）および破壊靱性（Ｋ１Ｃ）については、それぞれＪＩＳ Ｒ 1610−2003（ＩＳＯ 14705：2000（ＭＯＤ））およびＪＩＳ Ｒ 1607−1995に規定される圧子圧入法（ＩＦ法）に準拠して測定すればよい。なお、セラミック焼結体の厚みが薄く、セラミック焼結体から切り出した試験片の厚みをそれぞれＪＩＳ Ｒ 1610−2003（ＩＳＯ 14705：2000（ＭＯＤ））およびＪＩＳ Ｒ 1607−1995の圧子圧入法（ＩＦ法）で規定する0.5ｍｍおよび３ｍｍとすることができないときには、セラミック焼結体の厚みをそのまま試験片の厚みとして評価して、その結果が上記数値を満足することが好ましい。ただし、そのままの厚みで評価して上記数値を満足することができないほどにセラミック焼結体の厚みが薄いとき、例えば0.2ｍｍ以上0.5ｍｍ未満のときには、セラミック焼結体に加える試験力および押込荷重をいずれも0.245Ｎとし、試験力および押込荷重を保持する時間をいずれも15秒としてビッカース硬度（Ｈｖ）および破壊靱性（Ｋ１Ｃ）を測定すればよい。
また、セラミック焼結体の電気的特性は、体積抵抗率が常温で10１４Ω・ｃｍ以上であって、300℃で10１２Ω・ｃｍ以上であることが好ましい。この体積抵抗率は、ＪＩＳ Ｃ 2141−1992に準拠して測定すればよい。ただし、セラミック焼結体が小さく、セラミック焼結体からＪＩＳ Ｃ 2141−1992で規定する大きさとすることができない場合には、２端子法を用いて評価するものとし、その結果が上記数値を満足することが好ましい。
なお、回路基板10を構成するセラミック焼結体からなる支持基板１の３点曲げ強度、動的弾性率、ビッカース硬度（Ｈｖ）、破壊靱性（Ｋ１Ｃ）および体積抵抗率については、回路基板10から回路部材２、放熱部材５、接合層３ａ〜３ｃをエッチング等によって除去した後、上述した方法によって求めればよい。
次に、本実施形態の回路基板の製造方法の一例について図２を用いて説明する。
まず、回路基板10を構成する支持基板１として、長さ（図中におけるＸ方向）が20ｍｍ以上220ｍｍ以下であり、幅（図中におけるＹ方向）が10ｍｍ以上120ｍｍ以下であり、厚みが0.2ｍｍ以上1.0ｍｍ以下であり、主成分が酸化アルミニウム、窒化珪素、窒化アルミニウムまたは酸化ジルコニウムのいずれかからなるセラミック焼結体を準備する。そして、この支持基板１を800℃以上900℃以下で熱処理することによって、支持基板１の表面に付着した有機物や残留炭素を除去する。
次いで、接合方法として、活性金属法を用いた例を説明する。この支持基板１の一方主面に、例えば、銅および錫、または銀および銅を主成分とし、チタン、ジルコニウム、ハフニウムおよびニオブから選択される少なくとも１種の活性金属を含むペースト状のろう材を、スクリーン印刷法、ロールコーター法および刷毛塗り法等のいずれかで塗布する。このように、活性金属法により接合したときには、支持基板１を構成する非金属成分と活性金属とが反応することによって、支持基板１と回路部材２との接合強度を高くすることができる。
また、ろう材が銅および錫を主成分とするときには、活性金属に加え、銀を例えば５質量％以上18質量％以下含有させてもよい。これにより、銅は活性金属より銀と結合しやすく、得られた銅と銀との化合物は、活性金属と銅との化合物より脆化しにくいため、支持基板１と回路部材２との接合強度が低下しにくくなるとともに、支持基板１と回路部材２との接合部における不要なはみ出しの少ない粘度のろう材とすることができる。
また、ろう材が銀および銅を主成分とするときには、活性金属に加え、インジウム、亜鉛および錫から選択される少なくとも１種の金属と、モリブデン、オスミウム、レニウムおよびタングステンから選択される少なくとも１種の金属とを含有させてもよい。これにより、インジウム、亜鉛および錫から選択される少なくとも１種の金属は、融点が低く溶融しやすいため、ろう材の流れ性が良好となるので、ろう材からなる接合層３ａ，３ｂと支持基板１との間に生じる空隙（ろう材が追従できずに残る隙間）を減少させることができる。この空隙については、その有無を超音波探傷法により確認することができる。また、モリブデン、オスミウム、レニウムおよびタングステンから選択される少なくとも１種の金属は、融点が高く溶融しにくいため、インジウム、亜鉛および錫から選択される少なくとも１種の金属を含むことによって粘性が下がり過ぎるのを抑えて、接合部における不要なはみ出しを制御することができる。
なお、ろう材における主成分とは、ろう材を構成する全成分100質量％に対して、合算で50質量％より多い量を占める成分をいう。また、ここでいうろう材とは、ＪＩＳ Ｚ 3001−３（ＩＳＯ 857−2005（ＭＯＤ））で定義されるろう付に用いられる、融点が450℃以上のろう（硬ろう）であって、前記規格で定義されるはんだ付に用いられる、融点が450℃未満のはんだ（軟ろう）を含まない。
次に、第１の平均結晶粒径を有した第１の領域と、この第１の領域よりも搭載面側に位置して、第１の平均結晶粒径よりも小さい第２の平均結晶粒径を有した第２の領域とを備える回路部材２の形成方法の一例について説明する。まず、第１の銅材を用意し、ろう材上に配置する。その後、真空雰囲気中において、800℃以上900℃以下で加熱して、支持基板１の一方主面に、ろう材からなる接合層３ａ，３ｂを介して第１の銅材を接合する。そして、接合された第１の銅材の表面を研磨した後、第１の銅材上に第２の銅材をそれぞれ配置する。
そして、水素、窒素、ネオンまたはアルゴンのいずれかから選ばれる雰囲気中、300℃以上500℃以下で加熱し、同時に30ＭＰａ以上の圧力を加えることによって、支持基板１の一方主面に接合層３ａ，３ｂを介して第１の銅材、さらに第２の銅材が接合され、第１の銅材と第２の銅材とからなる回路部材２を接合してなる回路基板10を得ることができる。なお、この構成において、第１の領域となる第１の銅材の主成分である銅は、第２の領域となる第２の銅材の主成分である銅よりも平均結晶粒径が大きいことが重要である。
そして、接合前の第１の銅材と接合前の第２の銅材とにおいても、接合前の第２の銅材の平均結晶粒径が接合前の第１の銅材の平均結晶粒径が小さいことが好ましい。これにより、第２の銅材は第１の銅材よりも剛性が高く、接合時の加熱によって生じる反り自体が小さいため、第２の銅材の反りが支持基板１の反りへ与える影響を少なくすることができる。また、接合前の第１の銅材の平均結晶粒径の方が大きいことにより、接合時の加熱において、接合前の第１の銅材の降伏応力は小さく塑性変形しやすいため、第１の銅材と第２の銅材との接合強度を高めることができる。その結果、回路基板10を構成する各部材間の接合強度が高く、支持基板１に発生する反りが小さいことから、信頼性の高い回路基板10とすることができる。
また、上述した第１の銅材と第２の銅材との平均結晶粒径の関係において、接合時の第２の部材の表面粗さが第１の銅材の表面粗さよりも大きいことが好ましい。これは、接合される第１の銅材と第２の銅材とにおいて、降伏応力の小さい第１の銅材に、表面粗さの大きい第２の銅材が加圧されながら加熱されることによって、接合強度を高めることができる。
また、接合方法として直接接合法を用いることもできる。このとき、セラミック焼結体の主成分が酸化物セラミックスであれば、そのまま適用可能であるが、非酸化物セラミックスからなるときには、表面に予め酸化物層を形成する必要がある。そして、酸化物セラミックスの一方主面上または非酸化物セラミックスの一方主面に形成した酸化物層上に第１の銅材を配置して、押圧した状態で銅−酸化銅の共晶温度以上に加熱することにより、生成したＣｕ−Ｏ共晶化合物の液層が接合材の役割を成し、セラミック焼結体からなる支持基板１の一方主面に、第１の銅材を接合することができる。次に、上述した同様の方法で第１の銅材と第２の銅材とを接合することにより、第１の銅材と第２の銅材とからなる回路部材２を接合してなる回路基板10を得ることができる。
しかしながら、直接接合法は、1000℃を超えて加熱しなければならず、接合時に支持基板１に反りが生じるおそれが高いので活性金属法で接合することが好ましく、第１の銅材と第２の銅材とを用いた接合とすることにより、厚みの厚い回路基板２を形成することができる。第１の銅材の厚みとしては、例えば、0.1ｍｍ以上0.6ｍｍ以下であり、第２の銅材の厚みとしては、例えば、0.5ｍｍ以上５ｍｍ以下である。
なお、第１の領域における平均結晶粒径を0.1ｍｍを超えて0.5ｍｍ以下とするには、上述した接合条件によれば、第１の銅材の平均結晶粒径を0.02ｍｍ以上0.08ｍｍ以下とすればよい。
また、第２の領域における平均結晶粒径を0.1ｍｍ以下（但し、０μｍを除く）とするには、上述した接合条件によれば、第２の銅材の平均結晶粒径を0.02ｍｍ以下（但し、０μｍを除く）とすればよい。
次に、図３は、本実施形態の電子装置の一例を示す、（ａ）は平面図であり、（ｂ）は（ａ）のＣ−Ｃ’線における断面図であり、（ｃ）は底面図である。
図３に示す例の電子装置Ｓは、本実施形態の回路基板10の回路部材２上に１つ以上の電子部品６，７が搭載されたものであり、これらの電子部品６，７同士は導体（図示しない）によって互いに電気的に接続されている。この電子装置Ｓは、本実施形態の回路基板10における回路部材２上に電子部品６，７を搭載してなり、電子部品６，７が発熱を繰り返しても、それぞれの部材に生じる反りが小さく、支持基板１と、回路部材２および放熱部材５とが容易に剥離することが少ないので、高い耐久性を備えたものとなる。
ここで、電子部品６，７は、例えば、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）素子、インテリジェント・パワー・モジュール（ＩＰＭ）素子、金属酸化膜型電界効果トランジスタ（ＭＯＳＦＥＴ）素子、発光ダイオード（ＬＥＤ）素子、フリーホイーリングダイオード（ＦＷＤ）素子、ジャイアント・トランジスタ（ＧＴＲ）素子等の半導体素子、昇華型サーマルプリンタヘッド素子、サーマルインクジェットプリンタヘッド素子またはペルチェ素子等である。
そして、この電子装置Ｓは、本実施形態の回路基板10における回路部材２上に電子部品６，７を搭載されており、本実施形態の回路基板10は、電子部品６，７が発熱を繰り返しても、支持基板１と、回路部材２および放熱部材５とが容易に剥離することが少なく、高い耐久性を備えているので、信頼性の高い電子装置とすることができる。
図３に示す例における支持基板１の形状、外辺寸法および厚みは、図１，２に示す例の回路基板10を構成する支持基板１と同じである。そして、回路部材２および放熱部材５の配置としては、図３に示す例のように、平面視でそれぞれ複数行および複数列に配置されていることが好適である。このように、回路部材２および放熱部材５が平面視で複数行および複数列に配置されることで、回路部材２および放熱部材５を支持基板１に接合した際に、支持基板１に生じる応力が分散されやすくなるので、支持基板１の反りを抑制することができる。特に、回路部材２および放熱部材５は、図３に示す例のように、平面視でそれぞれ複数行および複数列に等間隔で配置されていることが好適である。
また、図３に示す例の電子装置Ｓを構成する回路基板10は、支持基板１にろう材からなる接合層３ａを介して回路部材２が、接合層３ｃを介して放熱部材５が接合されて設けられてなり、回路部材２および放熱部材５は、第１の銅材４ａを先に接合し、次に第２の銅材４ｂを接合することによってなるものである。そして、本実施形態の回路基板10における回路部材２上に電子部品を搭載することにより、本実施形態の電子装置Ｓとすることができる。
以下、本発明の実施例を具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
以下の回路基板10を作製し、ヒートサイクル試験を行ない熱に対する信頼性を評価した。なお、各部材寸法の記載において、図に記載した方向を示す矢印および符号を用いる。
まず、Ｘ方向の長さが60ｍｍであり，Ｙ方向の長さが30ｍｍであり，厚みが0.32ｍｍである、窒化珪素を主成分とするセラミック焼結体からなる支持基板１を準備し、支持基板１を800℃以上900℃以下で熱処理することによって、支持基板１の表面に付着した有機物や残留炭素を除去した。次いで、この支持基板１の一方主面に、ペースト状のろう材（Ａｇ−51.5質量％、Ｃｕ−40質量％、Ｓｎ−３質量％、Ｔｉ−2.5質量％、Ｍｏ−３質量％）を、スクリーン印刷法を用いて塗布した。そして、このろう材上に、表１に示す平均結晶粒径の銅を主成分とする第１の銅材４ａを配置した。次に、真空雰囲気中において、840℃で加熱することによって、支持基板１の一方主面に接合層３ａおよび第１の銅材４ａを形成した。
そして、第１の銅材４ａの表面を研磨した後、第１の銅材４ａ上に、表１に示す平均結晶粒径の銅を主成分とする第２の銅材４ｂを配置した。そして、水素雰囲気中、350℃で加熱し、同時に30ＭＰａ以上の圧力を加えることによって、支持基板１の一方主面に接合層３ａを介して第１の銅材４ａおよび第２の銅材４ｂからなる回路部材２を接合してなる回路基板10を得た。なお、回路部材２の搭載面の一辺の大きさは24ｍｍである。なお、第１の銅材４ａの厚みは0.35ｍｍであり、第２の銅材４ｂの厚みは、1.15ｍｍであり、回路部材２の厚みは1.5ｍｍである。
そして、回路基板10のヒートサイクル試験を行ない、3000サイクル時点での支持基板１に生じているクラックの有無について光学顕微鏡を用いて500倍の倍率で確認した。また、3000サイクル以降については、100サイクル経過する毎に、上述した同様の方法で支持基板１に生じているクラックの有無を確認し、クラックが確認されたサイクル数を表１に示した。なお、１サイクルは、室温から−45℃に降温して15分保持してから、昇温して125℃で15分保持した後、室温まで降温するというサイクルとした。
また、接合前後の第１の銅材４ａ、第２の銅材４ｂの平均結晶粒径は、ＪＩＳ Ｈ 0501−1986（ＩＳＯ 2624−1973）に記載されている切断法に準拠して求め、その測定値を表１に示した。ここで、前処理としては、回路部材２をクロスセクションポリッシャ法により研磨し、この研磨面を過酸化水素水および希硫酸がそれぞれ50体積％混合された、温度が40℃である溶液に１分間浸漬することによって、化学的に腐食された面を測定の対象とした。
Figure 0005474188
表１に示す通り、接合後の第１の銅材４ａと接合後の第２銅材４ｂとの平均結晶粒径の大きさを比較したとき、接合後の第１の銅材４ａの方が小さい、または等しい試料Ｎｏ．１，２に比べて、第２の銅材４ｂの方が小さい試料Ｎｏ．３〜６は、サイクル数値が上回る結果となった。これにより、ヒートサイクル試験における環境において、回路部材２自体に生じる反りが小さいため、回路部材２の反りが支持基板１の反りへ与える影響を少なくできていることがわかった。
また、試料Ｎｏ．２と試料Ｎｏ．３において、ＪＩＳ Ｃ 6481−1996に準拠して引きはがし強さを測定したところ、試料Ｎｏ．３の方が引きはがし強さの測定値が大きかった。これにより、接合後の第１の銅材４ａと接合後の第２銅材４ｂの平均結晶粒径の大きさを比較したとき、接合後の第２の銅材４ｂの平均結晶粒径が小さいことにより、接合強度を高められることがわかった。
次に、以下に示す回路基板10を作製し、高温の熱に曝された際の回路基板10の信頼性を評価した。
実施例１で用いた支持基板１と同じ大きさの窒化珪素を主成分とするセラミック焼結体を準備し、実施例１で示した方法と同じ方法で回路基板10を作製した。なお、支持基板１の一方主面に塗布するろう材としては、Ａｇ−55質量％、Ｃｕ−36.5質量％、Ｓｎ−３質量％、Ｔｉ−2.5質量％、Ｍｏ−３質量となるように調整されたペースト状のろう材を用い、さらに、表２に示す平均結晶粒径の銅を主成分とする第１の銅材４ａと、表２に示す平均結晶粒径の銅を主成分とする第２の銅材４ｂとを用いた。ここで、表２に示す平均結晶粒径の値は、実施例１で用いた方法と同じ方法で求めた値である。
そして、作製した試料をフォーミングガスまたは窒素ガス雰囲気において、260℃の温度で５分間保持した後に、ＪＩＳ Ｂ 0601−2001（ＩＳＯ 4287−1997)に準拠して触針式の表面粗さ計を用い、支持基板１の長手方向の最大高さＲZを測定し、この測定値を反りの値とした。なお、測定長さ、カットオフ値、触針の先端半径および触針の走査速度はそれぞれ55ｍｍ、Ｒ＋Ｗ、２μｍ、１ｍｍ／秒とした。結果を表２に示す。
Figure 0005474188
表２に示す通り、試料Ｎｏ．８〜10は、第２の銅材４ｂ（第２の領域）の平均結晶粒径が0.1ｍｍ以下であることから、回路部材２に生じる反りが小さく、回路部材２に生じた反りが支持基板１の反りへ与える影響を少なくできることがわかった。
次に、以下に示す回路基板10を作製し、回路部材２と支持基板１との接合強度および熱に対する信頼性を評価した。
実施例１で用いた支持基板１と同じ大きさの窒化珪素を主成分とするセラミック焼結体を準備し、実施例１で示した方法と同じ方法で回路基板10を作製した。なお、支持基板１の一方主面に塗布するろう材としては、Ａｇ−53質量％、Ｃｕ−38.5質量％、Ｓｎ−３質量％、Ｔｉ−2.5質量％、Ｍｏ−３質量％となるように調整されたペースト状のろう材を用い、さらに、表３に示す平均結晶粒径の銅を主成分とする第１の銅材４ａと、表３に示す平均結晶粒径の銅を主成分とする第２の銅材４ｂとを用いた。ここで、表３に示す平均結晶粒径の値は、実施例１で用いた方法と同じ方法で求めた値である。
そして、実施例１と同様の方法で引きはがし強さをＪＩＳ Ｃ 6481−1996（ＩＥＣ 249-1(1982)）に準拠して測定し、測定した引きはがし強さの値を表２に示した。この引きはがし強さの値から回路部材２と支持基板１との接合強度を評価した。また、実施例２と同様の方法で支持基板１の反りの値を求めた。結果を表３に示す。
Figure 0005474188
表３に示す通り、第１の銅材４ａの平均結晶粒径が小さくなるにつれて、引きはがし強さおよび反りの値が大きくなった。引きはがし強さの値は大きく、反りの値は小さいことが好ましいので、第１の銅材４ａの平均結晶粒径が0.1ｍｍを超えて0.5ｍｍ以下であることが好ましいことがわかった。
次に、セラミック焼結体からなる支持基板１の主成分の違いによる熱伝導率および３点曲げ強度の確認を行なった。酸化アルミニウム、窒化珪素、窒化アルミニウムおよび酸化ジルコニウムをそれぞれ主成分とするセラミックスからなる支持基板１を作製し、ＪＩＳ Ｒ 1611−1997およびＪＩＳ Ｒ 1601−2008（ＩＳＯ 17565：2003（ＭＯＤ））に準拠して、それぞれ各試料の熱伝導率および３点曲げ強度を測定した。これらの測定値を表４に示す。
Figure 0005474188
表４に示す通り、試料Ｎｏ．16〜18は，支持基板１がそれぞれ酸化アルミニウム、窒化珪素、窒化アルミニウムを主成分とするセラミックスからなることから，熱伝導率が34Ｗ／（ｍ・Ｋ）以上、３点曲げ強度が310ＭＰａ以上であり、回路基板10の支持基板１に求められる熱的、機械的特性を満足していることがわかった。
また、このように優れた本実施形態の回路基板における回路部材上に電子部品を搭載したところ、長期間にわたって不具合が生じることなく信頼性の高い電子装置とすることができた。
１：支持基板
２，２ａ，２ｂ：回路部材
３ａ，３ｂ，３ｃ：接合層
４ａ：第１の銅材
４ｂ：第２の銅材
５：放熱部材
10：回路基板

Claims (4)

  1. 支持基板の一方主面に、銅を主成分とする回路部材が設けられ、該回路部材の上面が電子部品の搭載面となる回路基板であって、前記回路部材は、平均結晶粒径が０．１ｍｍを超えて０．５ｍｍ以下である第１の平均結晶粒径を有した第１の領域と、該第１の領域よりも前記搭載面側に位置して、前記第１の平均結晶粒径よりも小さい平均結晶粒径が０．１ｍｍ以下（但し、０μｍを除く）である第２の平均結晶粒径を有した第２の領域とを備えることを特徴とする回路基板。
  2. 前記支持基板の他方主面に放熱部材が設けられていることを特徴とする請求項１に記載の回路基板。
  3. 前記支持基板がセラミック焼結体からなるとともに、該セラミック焼結体は、主成分が酸化アルミニウム、窒化珪素および窒化アルミニウムのいずれかであることを特徴とする請求項１または請求項２に記載の回路基板。
  4. 請求項１乃至請求項３のいずれかに記載の回路基板における前記回路部材上に電子部品を搭載してなることを特徴とする電子装置。
JP2012517337A 2010-05-27 2011-05-27 回路基板およびこれを用いた電子装置 Expired - Fee Related JP5474188B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012517337A JP5474188B2 (ja) 2010-05-27 2011-05-27 回路基板およびこれを用いた電子装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010121710 2010-05-27
JP2010121710 2010-05-27
PCT/JP2011/062243 WO2011149065A1 (ja) 2010-05-27 2011-05-27 回路基板およびこれを用いた電子装置
JP2012517337A JP5474188B2 (ja) 2010-05-27 2011-05-27 回路基板およびこれを用いた電子装置

Publications (2)

Publication Number Publication Date
JPWO2011149065A1 JPWO2011149065A1 (ja) 2013-07-25
JP5474188B2 true JP5474188B2 (ja) 2014-04-16

Family

ID=45004048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012517337A Expired - Fee Related JP5474188B2 (ja) 2010-05-27 2011-05-27 回路基板およびこれを用いた電子装置

Country Status (3)

Country Link
EP (1) EP2579696B1 (ja)
JP (1) JP5474188B2 (ja)
WO (1) WO2011149065A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887396A (zh) * 2012-12-21 2014-06-25 比亚迪股份有限公司 一种led芯片直接焊接到铜热沉表面的发光组件及其制备方法
JP6678374B2 (ja) * 2013-10-09 2020-04-08 古河電気工業株式会社 接合構造および電子部材接合構造体
WO2016098723A1 (ja) * 2014-12-16 2016-06-23 京セラ株式会社 回路基板および電子装置
JP6462958B2 (ja) * 2016-06-16 2019-01-30 三菱電機株式会社 半導体実装用放熱ベース板およびその製造方法
CN110226363B (zh) * 2017-03-30 2022-08-02 株式会社东芝 陶瓷铜电路基板及使用了其的半导体装置
WO2018216412A1 (ja) * 2017-05-26 2018-11-29 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
JP7008236B2 (ja) * 2017-12-19 2022-01-25 三菱マテリアル株式会社 パワーモジュール用基板及びその製造方法
JP7008239B2 (ja) * 2018-02-27 2022-01-25 三菱マテリアル株式会社 絶縁回路基板及びその製造方法
JP7410872B2 (ja) * 2018-11-22 2024-01-10 デンカ株式会社 セラミックス－銅複合体、セラミックス－銅複合体の製造方法、セラミックス回路基板およびパワーモジュール
EP3951854A4 (en) * 2019-03-29 2022-05-25 Denka Company Limited SILICON NITRIDE CIRCUIT BOARD AND ELECTRONIC COMPONENT MODULE
WO2020209175A1 (ja) * 2019-04-11 2020-10-15 株式会社 東芝 セラミックス銅回路基板およびそれを用いた半導体装置
CN114846912A (zh) * 2020-03-18 2022-08-02 株式会社东芝 接合体、陶瓷铜电路基板、接合体的制造方法及陶瓷铜电路基板的制造方法
JP7119268B2 (ja) * 2020-05-27 2022-08-17 三菱マテリアル株式会社 銅／セラミックス接合体、および、絶縁回路基板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139420A (ja) * 1994-11-02 1996-05-31 Denki Kagaku Kogyo Kk 回路基板
JPH09162325A (ja) * 1995-12-07 1997-06-20 Denki Kagaku Kogyo Kk 窒化珪素回路基板及びその製造方法
JPH11121889A (ja) * 1997-10-16 1999-04-30 Denki Kagaku Kogyo Kk 回路基板
JP2000340912A (ja) * 1999-05-27 2000-12-08 Kyocera Corp セラミック回路基板
JP2006066650A (ja) * 2004-08-26 2006-03-09 Kyocera Corp 金属−単結晶複合体とその接合方法およびこれを用いた放熱基板
JP2006128286A (ja) * 2004-10-27 2006-05-18 Kyocera Corp 金属セラミック複合体とその接合方法およびこれを用いた放熱基板
JP2006237383A (ja) * 2005-02-25 2006-09-07 Hitachi Metals Ltd セラミックス回路基板および半導体モジュール
JP2006282417A (ja) * 2005-03-31 2006-10-19 Dowa Mining Co Ltd 金属−セラミックス接合基板
JP2007066995A (ja) * 2005-08-29 2007-03-15 Hitachi Metals Ltd セラミックス配線基板、その製造方法及び半導体モジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108464A (ja) * 2004-10-07 2006-04-20 Kyoden:Kk 鉛フリーはんだに対応した銅配線基板
WO2008149818A1 (ja) * 2007-05-30 2008-12-11 Kyocera Corporation 積層型放熱基体およびこれを用いた放熱ユニット並びに電子装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139420A (ja) * 1994-11-02 1996-05-31 Denki Kagaku Kogyo Kk 回路基板
JPH09162325A (ja) * 1995-12-07 1997-06-20 Denki Kagaku Kogyo Kk 窒化珪素回路基板及びその製造方法
JPH11121889A (ja) * 1997-10-16 1999-04-30 Denki Kagaku Kogyo Kk 回路基板
JP2000340912A (ja) * 1999-05-27 2000-12-08 Kyocera Corp セラミック回路基板
JP2006066650A (ja) * 2004-08-26 2006-03-09 Kyocera Corp 金属−単結晶複合体とその接合方法およびこれを用いた放熱基板
JP2006128286A (ja) * 2004-10-27 2006-05-18 Kyocera Corp 金属セラミック複合体とその接合方法およびこれを用いた放熱基板
JP2006237383A (ja) * 2005-02-25 2006-09-07 Hitachi Metals Ltd セラミックス回路基板および半導体モジュール
JP2006282417A (ja) * 2005-03-31 2006-10-19 Dowa Mining Co Ltd 金属−セラミックス接合基板
JP2007066995A (ja) * 2005-08-29 2007-03-15 Hitachi Metals Ltd セラミックス配線基板、その製造方法及び半導体モジュール

Also Published As

Publication number Publication date
EP2579696A1 (en) 2013-04-10
EP2579696A4 (en) 2017-11-08
EP2579696B1 (en) 2018-12-05
JPWO2011149065A1 (ja) 2013-07-25
WO2011149065A1 (ja) 2011-12-01

Similar Documents

Publication Publication Date Title
JP5474188B2 (ja) 回路基板およびこれを用いた電子装置
EP2436475B1 (en) Heat dissipation base
CN107408538B (zh) 电路基板及半导体装置
JP6125691B2 (ja) 半導体装置
JP5598522B2 (ja) 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP5665988B2 (ja) 回路基板および電子装置
JP4744385B2 (ja) 放熱基板およびこれを用いた電子装置
JPWO2005032225A1 (ja) セラミック回路基板、その製造方法およびパワーモジュール
JP2013211546A (ja) セラミックス−銅接合体およびその製造方法
JP5743503B2 (ja) ろう材およびこれを用いた回路基板ならびに電子装置
JP5340069B2 (ja) 炭素−金属複合体およびこれを用いた回路部材または放熱部材
JP2016051778A (ja) 金属−セラミックス接合基板
JP4360847B2 (ja) セラミック回路基板、放熱モジュール、および半導体装置
WO2010087432A1 (ja) 放熱基体およびこれを用いた電子装置
JP2011067849A (ja) ろう材およびこれを用いて接合された放熱基体
JP5748487B2 (ja) 回路基板およびこれを用いた電子装置
JP5649489B2 (ja) 放熱基板およびこれを用いた電子装置
JP2016184606A (ja) 放熱基板
JP2012119379A (ja) 熱電変換モジュールおよび熱電変換装置
JP4493445B2 (ja) 金属−単結晶複合体とその接合方法およびこれを用いた放熱基板
JP2004134703A (ja) 端子付き回路基板
JP2002009403A (ja) セラミック回路基板および半導体素子モジュール
JP2004047913A (ja) 半導体モジュール用基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140204

R150 Certificate of patent or registration of utility model

Ref document number: 5474188

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees