JP5445795B2 - 結晶性コバルトシリサイド膜の形成方法 - Google Patents

結晶性コバルトシリサイド膜の形成方法 Download PDF

Info

Publication number
JP5445795B2
JP5445795B2 JP2011547737A JP2011547737A JP5445795B2 JP 5445795 B2 JP5445795 B2 JP 5445795B2 JP 2011547737 A JP2011547737 A JP 2011547737A JP 2011547737 A JP2011547737 A JP 2011547737A JP 5445795 B2 JP5445795 B2 JP 5445795B2
Authority
JP
Japan
Prior art keywords
silicon
film
layer
cobalt silicide
atoms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011547737A
Other languages
English (en)
Other versions
JPWO2011078399A1 (ja
Inventor
達也 下田
安生 松木
陵 川尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JSR Corp
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Original Assignee
JSR Corp
Japan Science and Technology Agency
National Institute of Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JSR Corp, Japan Science and Technology Agency, National Institute of Japan Science and Technology Agency filed Critical JSR Corp
Priority to JP2011547737A priority Critical patent/JP5445795B2/ja
Publication of JPWO2011078399A1 publication Critical patent/JPWO2011078399A1/ja
Application granted granted Critical
Publication of JP5445795B2 publication Critical patent/JP5445795B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Silicon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Description

本発明は、主位的には結晶性コバルトシリサイド膜の形成方法に関し、副位的には該結晶性コバルトシリサイド膜を形成する過程で生ずる二層膜の形成方法に関する。
半導体装置が高集積化され、パターンが微細化されるに伴って、ゲート電極の抵抗をより低くすることが要求されている。ゲート電極の抵抗をより低くする方法としては、ＳＡＬＩＣＩＤＥ（Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｓｉｌｉｃｉｄｅ）技法によりゲート電極をシリサイド化する方法が知られている。
シリコン半導体業界においては、配線用の金属材料とシリコンとの界面の仕事関数によってオーミック接合を形成するために、シリコン層表面をＣｏ、Ｎｉ、Ａｕ、Ａｇ、Ｔｉ、Ｐｄ、Ａｌなどの他種金属のシリサイドで変性する方法が多く採用されている。このシリサイドとしては、シリサイド自体の比抵抗およびシリコンとの格子定数のマッチングの点から、結晶性のコバルトシリサイドが好適であることが知られている（特開平８−１１６０５４号公報）。
コバルトシリサイドを形成するプロセスは、そのプロセス中のいずれかの工程において真空プロセスを用いる方法によることが一般的である。真空プロセスを用いてコバルトシリサイドを形成する方法としては、例えば固相成長法（Ｓ．Ｓａｉｔｏｈ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．３７，２０３（１９８０））、分子線エピタキシー法（Ｊ．Ｃ．Ｂｅａｎ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．３７，６４３（１９８０））、イオン注入法（Ａ．Ｅ．Ｗｈｉｔｅ ｅｔ ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．５０，９５（１９８７））などが知られている。しかしこれらはいずれも気相中でシリコンおよびコバルトのうちの少なくとも一方を堆積するための大掛かりな装置が必要であって製造コストが高いとの問題がある。また、粒子や酸化物が生じ易いため、大面積基板への塗膜が困難である。さらに、原料として、真空下で気体状になる化合物の使用が必須であるために、原料化合物の種類が制約され且つ密閉性の高い真空装置を必要とし、このことがさらに製造コストを高める要因になっていた。
近年、基板上に液体状の組成物を塗布して塗膜を形成し、次いで該塗膜を加熱することによりコバルト−シリコン合金膜を形成する技術が報告された（特開２００３−３１３２９９号公報）。この技術は、コバルト−シリコン合金膜を、真空プロセスを用いない簡易な方法によって形成することができる優れた技術である。しかし、この技術によって形成されたコバルト−シリコン合金膜は、主として任意の抵抗を有する配線材料としての使用が想定されており、膜の結晶化については考慮されていない。
半導体装置における電極材料などに利用することのできる結晶性コバルトシリサイドを簡易な方法によって形成する方法は未だ知られていない。
本発明は、上記の事情に鑑みてなされたものであり、その目的は、結晶性コバルトシリサイドからなる膜を簡易な方法によって形成する方法を提供することにある。
本発明のさらに他の目的および利点は、以下の説明から明らかになろう。
本発明によれば、本発明の上記目的は、
シリコンからなる表面上に、下記式（１Ａ）または（１Ｂ）
ＳｉｎＸ２ｎ＋２ （１Ａ）
ＳｉｍＸ２ｍ （１Ｂ）
（式（１Ａ）および（１Ｂ）中、Ｘは、それぞれ、水素原子またはハロゲン原子であり、ｎは１〜１０の整数であり、ｍは３〜１０の整数である。）
で表される化合物またはその重合体と、０価コバルト錯体とを混合して得られる組成物を塗布して塗膜を形成し、該塗膜を５５０〜９００℃で加熱する工程を経ることにより、
シリコンからなる表面上の結晶性コバルトシリサイドからなる第一層と
該第一層上のシリコン原子、酸素原子、炭素原子およびコバルト原子を含有する第二層とからなる二層膜を形成し、そして
前記二層膜の前記第二層を除去することを特徴とする、結晶性コバルトシリサイド膜の形成方法によって達成される。
また、上記二層膜はこれ自体導電性に優れるものであるから、前記第二層を除去しない二層膜の状態でも各種導電性膜として使用することができ、工業上有用である。
図１は、実施例１でシリコン基板上に形成された二層膜の断面のＴＥＭ像である。図１（ａ）は倍率５０，０００倍であり、図１（ｂ）は倍率５００，０００倍である。
図２は、実施例１でシリコン基板上に形成された二層膜のＥＤＸスペクトルである。図２（ａ）は第一層のＥＤＸスペクトルであり、図２（ｂ）は第二層のＥＤＸスペクトルである。
図３は、実施例１でシリコン基板上に形成された二層膜の電子線回折像である。図３（ａ）は第一層の電子線回折像であり、図３（ｂ）は、第二層中の、ＴＥＭ像において黒く見える部分の電子線回折像である。
図４は、実施例４で、異なる加熱温度においてシリコン基板上に形成された二層膜のうちの第一層のＸＲＤチャートである。図４（ａ）は２θ＝３２〜３５°の範囲のチャートであり、図４（ｂ）は２θ＝６７〜７３°の範囲のチャートである。
図５は、実施例５における、化学機械研磨前後の断面ＳＥＭ像である。図５（ａ）は化学機械研磨前の断面ＳＥＭ像であり、図５（ｂ）は化学機械研磨後の断面ＳＥＭ像である。
図６は、参考例１において形成した膜の断面ＴＥＭ像である。
図７は、実施例６においてシリコン基板上に形成したレジストパターンを示す説明図である。図７（ａ）はレジストパターンの全領域を示す模式図であり、図７（ｂ）は図７（ａ）において破線で囲まれた領域の部分拡大図である。
図８は、実施例６において形成したパターン状膜の光学顕微鏡写真である。
以下、本発明について詳細に説明する。
＜シリコンからなる表面＞
本発明において、後述の組成物が塗布されるシリコンからなる表面とは、例えばシリコン基板の表面を挙げることができるほか、他の材質からなる基体上に形成されたシリコン膜の表面であってもよい。後者の場合、基体を構成する材質としては、例えばガラス、金属、プラスチック、セラミクスなどを挙げることができ、これらの具体例としては、ガラスとして例えば石英ガラス、ホウ珪酸ガラス、ソーダガラス、鉛ガラスなどを；
金属として例えば金、銀、銅、ニッケル、アルミニウム、鉄などのほか、これらを含む合金などを；
プラスチックとして例えばポリイミド、ポリエーテルスルホンなどを、それぞれ挙げることができる。これらの基体上にシリコン膜を形成するには公知の方法を採用することができ、例えば熱ＣＶＤ法、プラズマＣＶＤ法などの真空プロセスによることができるほか、例えば特開２００３−３１３２９９号公報に記載されている如き、液体状のシリコン前駆体組成物を用いる方法によってもよい。基体上に形成されたシリコン膜の厚さは、５ｎｍ以上であることが好ましい。
後述するように、本発明の方法によってシリコンからなる表面上に形成される第一層中のコバルトシリサイドは、下層のシリコンが結晶性である場合、その結晶方向に追随して結晶成長する。従って、高度に結晶化されたコバルトシリサイド膜を形成するためには下層のシリコンとして結晶性の高いシリコンを使用すればよい。このような観点から、上記シリコンからなる表面は、単結晶シリコンの表面であることが好ましく、特に単結晶のシリコン基板の表面であることが好ましい。
＜組成物＞
本発明において、上記の如きシリコンからなる表面上に塗布される組成物は、上記式（１Ａ）もしくは（１Ｂ）で表される化合物またはその重合体と、０価コバルト錯体とを混合して得られる組成物である。
本明細書において、以下、上記式（１Ａ）で表される化合物（鎖状シラン化合物）および上記式（１Ｂ）で表される化合物（環状シラン化合物）ならびこれらのうちの１種以上を重合してなる重合体（高次シラン化合物）を総称して、「シラン化合物」という。
また、本明細書における「混合して得られる組成物」という語は、上記組成物が、
シラン化合物と０価コバルト錯体とをそれぞれ含有する場合のほか、
シラン化合物と０価コバルト錯体とが反応して生ずる化学種を含有する場合をも包含することを意味する。シラン化合物とコバルト錯体とが接触すると、両者の反応が徐々に進行し、Ｓｉ−Ｃｏ結合を有する化学種が生成することが知られている。本発明においては、組成物の調製後にこのような反応が起こったとしても、本発明の効果は何ら減殺されるものではなく、かかる化学種を含有する組成物をそのまま使用しても、良質の結晶性コバルトシリサイド膜を得ることができる。
［シラン化合物］
上記式（１Ａ）および（１Ｂ）におけるＸのハロゲン原子としては、それぞれ例えば塩素原子、臭素原子などを挙げることができる。Ｘとしては水素原子であることが好ましい。
上記式（１Ａ）で表される鎖状シラン化合物の具体例としては、例えばモノシラン、ジシラン、トリシラン、ｎ−ブタシラン、ｎ−ペンタシラン、ｉｓｏ−ペンタシラン、ｎｅｏ−ペンタシラン、ｎ−ヘキサシラン、ｎ−ヘプタシラン、ｎ−オクタシラン、ｎ−ノナシラン、オクタクロロトリシラン、オクタブロモトリシランなどを挙げることができる。上記式（１Ａ）におけるｎとしては、３〜９の整数であることが好ましい。
上記式（１Ｂ）で表される環状シラン化合物の具体例としては、例えばシクロトリシラン、シクロテトラシラン、シクロペンタシラン、シリルシクロトリシラン、シリルシクロテトラシラン、シリルシクロペンタシラン、シクロヘキサシラン、シクロヘプタシラン、シクロオクタシランなどを挙げることができる。上記式（１Ｂ）におけるｍとしては、３〜８の整数であることが好ましい。
本発明における高次シラン化合物は、上記式（１Ａ）で表される鎖状シラン化合物および上記式（１Ｂ）で表される環状シラン化合物のうちの１種以上を重合してなる重合体である。この重合方法としては、光重合、熱重合などを挙げることができるが、光重合によることが好ましい。光重合は、上記鎖状シラン化合物および環状シラン化合物のうちの１種以上に光を照射することにより行うことができる。ここで照射する光としては、可視光線、紫外線、遠紫外線；低圧または高圧の水銀ランプからの光；重水素ランプまたはアルゴン、クリプトン、キセノンなどの希ガスの放電光；ＹＡＧレーザー、アルゴンレーザー、炭酸ガスレーザー、ＸｅＦ、ＸｅＣｌ、ＸｅＢｒ、ＫｒＦ、ＫｒＣｌ、ＡｒＦ、ＡｒＣｌなどのエキシマレーザーなどを使用することができる。これらの光源は、波長２００〜５００ｎｍの光を含むものであることが好ましく、波長２５４〜４２０ｎｍの光を含むものであることがより好ましい。これらの光源の出力としては、好ましくは１０〜５，０００Ｗであり、より好ましくは１００〜１，０００Ｗである。この光照射は、好ましくは室温〜３００℃の温度において、好ましくは０．１〜３０分程度行われる。この光照射は、非酸化性雰囲気下で行うことが好ましい。
高次シラン化合物につき、ゲルパーミエーションクロマトグラフィーで測定したポリスチレン換算の重合平均分子量は、好ましくは５００〜５００，０００であり、より好ましくは２，０００〜１００，０００である。
本発明におけるシラン化合物としては、上記のうち、上記式（１Ｂ）で表される環状シラン化合物であることが好ましく、上記式（１Ｂ）においてｎが５または６である化合物であることがより好ましく、シクロペンタシラン、シリルシクロペンタシランおよびシクロヘキサシランよりなる群から選択される少なくとも１種を使用することがさらに好ましく、特にシクロペンタシランを使用することが好ましい。
［０価コバルト錯体］
シリコンからなる表面上に塗布される組成物に含有される０価コバルト錯体としては、例えば下記式（２−１）〜（２−４）
Ｌ１ ａＣｏ（ＣＯ）ｂ （２−１）
（式（２−１）中、Ｌ１は１，３−シクロオクタジエン、１，４−シクロオクタジエン、１，５−シクロオクタジエン、１，３−ブタジエン、ノルボルナジエンおよびアリルよりなる群から選択される配位子であり、ａは１または２であり、ｂは０、１、２または４であり、ａ＋ｂは２、３、４または５であり、ただしａが２のときは、２つのＬ１は同一であっても互いに異なっていてもよい。）
Ｌ２ ｃＣｏ２（ＣＯ）ｄＲｅ （２−２）
（式（２−２）中、Ｌ２は１，３−シクロヘキサジエン、１，４−シクロヘキサジエン、アリル、ノルボルナジエンおよびシクロオクテンよりなる群から選択される配位子であり、ＲはＰｈＣ：：：ＣＰｈ（：：：は三重結合を意味する）であり、ｃは０、１、２または４であり、ｄは１、２、４、６または８であり、ｅは０、１または２であり、ｃ＋ｄ＋ｅは４、６、７または８である。）
Ｃｏ３（ＣＯ）１２ （２−３）
Ｃｏ４（ＣＯ）１２ （２−４）
のそれぞれで表される錯体などを挙げることができる。このような０価コバルト錯体の具体例としては、上記式（２−１）で表される錯体として例えば１，５−シクロオクタジエンジカルボニルコバルト、ビス（１，５−シクロオクタジエン）コバルト、ビス（１，５−シクロオクタジエン）カルボニルコバルト、１，３−シクロオクタジエンジカルボニルコバルト、ビス（１，３−シクロオクタジエン）コバルト、ビス（１，３−シクロオクタジエン）カルボニルコバルト、η３−アリルトリカルボニルコバルト、ビス（η３−アリル）カルボニルコバルトなどを；
上記式（２−２）で表される化合物として例えばオクタカルボニルジコバルト、（ノルボルナジエン）ヘキサカルボニルジコバルト、シクロオクテンヘキサカルボニルジコバルト、ビス（ノルボルナジエン）テトラカルボニルジコバルトなどを、それぞれ挙げることができる。
本発明における０価コバルト錯体としては、これらのうち、ビス（１，３−シクロオクタジエン）コバルト、ビス（１，５−シクロオクタジエン）コバルト、（１，３−シクロオクタジエン）ジカルボニルコバルト、（１，５−シクロオクタジエン）ジカルボニルコバルト、η３−アリルトリカルボニルコバルトおよびオクタカルボニルジコバルトよりなる群から選択される少なくとも１種を使用することが好ましく、特にオクタカルボニルジコバルトを使用することが好ましい。
［シラン化合物と０価コバルト錯体との比］
シリコンからなる表面上に塗布される組成物に含有されるシラン化合物と０価コバルト錯体との比としては、シラン化合物に含まれるケイ素原子の数（ｎＳｉ）と０価コバルト錯体に含まれるコバルト原子の数（ｎＣｏ）との比（ｎＳｉ／ｎＣｏ）として、０．５〜４とすることが好ましく、０．６〜２．５とすることがより好ましく、特に０．８〜１．２５とすることが好ましい。
［組成物］
シリコンからなる表面上に塗布される組成物は、上記の如きシラン化合物および０価コバルト錯体を適当な有機溶媒中で混合して得られる溶液状の組成物として調製されることが好ましい。
ここで使用することのできる有機溶媒としては、例えば炭化水素化合物、エーテルなどを挙げることができる。上記炭化水素化合物としては、例えば脂肪族炭化水素化合物、脂環族炭化水素化合物、芳香族炭化水素化合物などを挙げることができる。これらの具体例としては、脂肪族炭化水素化合物として例えばｎ−ペンタン、シクロペンタン、ｎ−ヘキサン、シクロヘキサン、ｎ−ヘプタン、ｎ−オクタン、デカン、スクワランなどを；
脂環族炭化水素化合物として例えばシクロヘプタン、シクロオクタン、シクロデカン、ジシクロペンタジエンの水素化物、デカヒドロナフタレンなどを；
芳香族炭化水素化合物として例えばベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレンなどを、それぞれ挙げることができる。エーテルとしては、例えばジエチルエーテル、ジプロピルエーテル、ジブチルエーテル、エチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、テトラヒドロフラン、テトラヒドロピラン、ｐ−ジオキサンなどを挙げることができる。これらのうち、炭化水素化合物を使用することが好ましく、芳香族炭化水素化合物を使用することがより好ましい。
シリコンからなる表面上に塗布される組成物の固形分濃度（組成物中の溶媒以外の成分の合計重量が組成物の全重量に占める割合）は、１〜５０重量％とすることが好ましく、１０〜３０重量％とすることがより好ましい。
このように調製された組成物は、これをそのまま結晶性コバルトシリサイド膜の形成に供してもよく、あるいは調製後の組成物に光照射した後に結晶性コバルトシリサイド膜の形成に供してもよい。組成物に光照射することにより、組成物の塗布性がより向上する。この光照射は、使用する光源として波長１７０〜６００ｎｍの光を含むものを好ましく使用することができるほかは、高次シラン化合物を合成する際の光重合における光照射と同様の条件を採用することができる。
＜結晶性コバルトシリサイド膜の形成＞
本発明の結晶性コバルトシリサイド膜の形成方法においては、先ず、シリコンからなる表面上に上記の如き組成物を塗布して塗膜を形成する。
ここで本発明者らは、上記組成物による結晶性コバルトシリサイドの形成が、組成物が塗布されるシリコン表面の化学組成に依存するものであることを見出した。
上記組成物を清浄なシリコン表面上に塗布して形成された塗膜を後述のように加熱した場合には、強固な接着性を有する結晶性コバルトシリサイド膜からなる層を含む二層膜が形成されるのに対して、
上記組成物をシリコン酸化物の薄膜が形成された表面上に塗布して形成された塗膜を後述のように加熱した場合には、二層膜は形成されないのである。本発明者らは、この現象につき、上記組成物から結晶性コバルトシリサイドが形成される機構に起因するものと推察している。すなわち、清浄なシリコン表面上に形成された塗膜中のコバルト原子はシリコン表面の深さ方向に拡散し、該深部領域に存在するシリコン原子とともにコバルトシリサイドを形成する（従って結晶性コバルトシリサイド膜は、シリコン表面をいわば「侵蝕」して形成され、当初のシリコン表面より深いところにまで形成されることとなる。）のに対し、
シリコン酸化物の薄膜が形成された表面上に形成された塗膜においては、コバルト原子の拡散がシリコン酸化物薄膜によってブロックされるため、上記組成物がそのコバルト原子とシリコン原子との存在比（Ｃｏ：Ｓｉ）を維持してなる単層膜が形成され、コバルトシリサイド膜は形成されないのである（従って、この場合の単層膜は、当初のシリコン表面より上の部分にのみ形成される。）。なお、この単層膜は、シリコン原子、酸素原子、炭素原子およびコバルト原子を含むものと考えられる。
そして驚くべきことに、上記の清浄なシリコン表面上に形成された塗膜中のコバルト原子のシリコン中への拡散は、組成物中のＣｏ：Ｓｉの存在比がコバルトシリサイドの化学組成と一致する場合にも見られるのである。
従って、シリコン表面の全面に結晶性コバルトシリサイド膜を形成する場合には、該シリコン表面から予め自然酸化膜を除去して清浄化しておくことが好ましい。この自然酸化膜の除去は、例えばシリコン表面をフッ化水素酸水溶液に接触させることにより行うことができる。
また、上記の如き表面の化学組成に対する依存性を利用することによって、シリコンからなる表面上に、所望のパターンを有するパターン状結晶性コバルトシリサイド膜からなる層を含む二層膜を容易に形成することができる。すなわち、組成物を塗布するシリコンからなる表面を、その一部領域にシリコン酸化物の薄膜を有するものとすることにより、該領域には単層膜が形成され、該領域以外の領域のみに選択的に結晶性コバルトシリサイド膜からなる層を含む二層膜を形成することができる。そして上記のとおり、結晶性コバルトシリサイド膜は当初のシリコン表面より深いところにまで形成されているから、当初のシリコン表面より上の部分にのみ形成されている単層膜の厚さに相当する表面を除去することにより、シリコンと結晶性コバルトシリサイドとからなるパターンを有する表面を容易に形成することができるのである。なお、使用する塗布用組成物中のＣｏ：Ｓｉ比によっては、シリコン酸化物の薄膜上に形成される単層膜中にコバルトシリサイド微結晶粒子が含まれることがあるが、このことは上記のパターン形成性には影響しない。
シリコンからなる表面の一部領域にシリコン酸化物の薄膜を有するものとするには、例えばシリコン表面に生成した自然酸化膜のうちの一部領域のみを除去する方法、シリコン表面の全面を一旦清浄とした後、該清浄表面の一部領域のみにシリコン酸化物の薄膜を形成する方法などによることができる。
自然酸化膜のうちの一部領域のみを除去するには、例えば全面に自然酸化膜が形成されたシリコン表面に対してフォトリソグラフィーを適用し、適当なレジスト材料の塗膜を表面の一部の領域に形成したうえ、該表面をフッ化水素酸水溶液に接触させた後、レジスト材料を剥離する方法などによることができる。
清浄なシリコン表面の一部領域のみにシリコン酸化物の薄膜を形成するには、例えばシリコン酸化物前駆体を含有する組成物を準備し；
該組成物を清浄表面上にパターン塗布した後、空気中で加熱または光照射する方法、
該組成物を清浄表面の全面に塗布した後、空気中でパターン状に光照射する方法などによることができる。上記シリコン酸化物前駆体としては、例えば上記式（１Ａ）または（１Ｂ）で表される化合物を挙げることができ、これを適当な有機溶媒に溶解した溶液を、上記シリコン酸化物前駆体を含有する組成物として用いることができる。かかる組成物をパターン塗布するには、例えばインクジェット法によることができるほか、所望のパターンに相当する凸面を有するスタンプを用いて該組成物をパターン状に押印する方法などを用いることができる。上記加熱は、例えば３００〜５００℃において例えば０．５〜３０分程度とすることができる。上記光照射においては波長１７０〜６００ｎｍの光を用いることができる。
かくして得られる、清浄化されたシリコン表面上または一部領域のみにシリコン酸化物の薄膜を有するシリコン表面上に、シラン化合物および０価コバルト錯体を混合して得られる組成物が好ましく塗布される。
組成物の塗布方法としては、特に限定されず、例えばスピンコート法、ディップコート法、カーテンコート法、ロールコート法、スプレーコート法、インクジェット法、印刷法などによることができる。塗布は１回で行ってもよく、または複数回重ね塗りしてもよい。
塗布後に塗布膜から溶媒を除去することにより、シリコンからなる表面上に塗膜が形成される。溶媒の除去は適宜の方法によることができる。ここで、塗布方法としてスピンコート法を採用した場合には、塗布工程中に組成物に含有される溶媒のほとんどが蒸散してしまうため、組成物の塗布後に格別の溶媒除去工程を経ずとも得られた塗布膜をそのまま塗膜として次の加熱工程に供することができるが、さらに溶媒を除去する工程を行ってもよい。その他の塗布方法を採用した場合には、溶媒の除去工程を行うことが好ましい。塗布後の溶媒の除去は、塗布後の塗布膜を、好ましくは５０〜１８０℃の温度において、好ましくは５〜６０分間保持することにより行うことができる。
上記塗布工程および溶媒除去工程は、いずれも非酸化性雰囲気下で行うことが好ましい。
ここで形成される塗膜の膜厚は、形成される結晶性コバルトシリサイド膜の膜質の観点から、５〜１，０００ｎｍとすることが好ましく、１０〜２００ｎｍとすることがより好ましい。
このようにして形成された塗膜を、次いで、５５０〜９００℃で加熱する工程に供する。加熱温度は６００〜８５０℃とすることが好ましい。この加熱工程としては、５５０〜９００℃で加熱する工程のみを行う一段階の加熱工程であってもよく、塗膜を５５０℃に満たない温度において加熱する工程を経た後にさらに５５０〜９００℃で加熱する、二段階以上の加熱工程を行ってもよい。加熱は、一段階または二段階で行うことが好ましい。
加熱を一段階で行う場合、５５０〜９００℃で加熱する時間としては、１〜１２０分とすることが好ましく、１０〜６０分とすることがより好ましい。加熱の際の圧力としては、１×１０６〜１×１０−５Ｐａとすることが好ましく、１×１０５〜１×１０−２Ｐａとすることがより好ましい。
一方、加熱を二段階で行う場合、一段階目の加熱工程における加熱温度としては、２００〜５００℃とすることが好ましく、３００〜４００℃とすることがより好ましい。一段階目の加熱時間としては、１〜１２０分とすることが好ましく、５〜３０分とすることがより好ましい。一段階目の加熱の際の圧力としては、１×１０５〜１×１０−２Ｐａとすることが好ましい。一段階目加熱後の塗膜は、次いで５５０〜９００℃、好ましくは６００〜８５０℃において加熱される。この二段階目の加熱時間としては、１〜１２０分とすることが好ましく、５〜６０分とすることがより好ましい。二段階目の加熱の際の圧力としては、１×１０６〜１×１０−５Ｐａとすることが好ましく、１×１０５〜１×１０−２Ｐａとすることがより好ましい。
上記加熱工程は、いずれも非酸化性雰囲気下で行うことが好ましい。この非酸化性雰囲気は、上記各操作を例えば不活性気体または不活性気体と還元性気体との混合気体中で行うことにより実現することができる。上記不活性気体としては、例えば窒素、ヘリウム、アルゴンなどを挙げることができ、上記還元性気体としては、例えば水素、一酸化炭素などを挙げることができる。これらのうち、不活性気体中が好ましく、特に窒素中またはアルゴン中が好ましい。ここで使用される窒素またはアルゴンは、酸素濃度が１０体積ｐｐｍ以下に制御されていることが好ましい。
［二層膜］
以上のようにして、シリコンからなる表面上の結晶性コバルトシリサイドからなる第一層と
該第一層上のシリコン原子、酸素原子、炭素原子およびコバルト原子を含有する第二層とからなる二層膜が形成される。
第一層のコバルトシリサイド層は、化学量論的にＣｏＳｉ２の組成を持ち、しかも結晶性の高いものである。この第一層は、下層のシリコンが結晶性である場合、その結晶方向に追随して結晶成長したコバルトシリサイド層である。下層のシリコンとして結晶性の高いシリコンを使用した場合には、高度に結晶化されたコバルトシリサイド膜を得ることができる。特に上記シリコンからなる表面として単結晶シリコンの表面を使用した場合には、該単結晶シリコンの結晶方向に追随してエピタキシャルに成長した単結晶コバルトシリサイドの膜を得ることができる。この第一層の厚さは、１〜５００ｎｍとすることができ、特に５〜２００ｎｍとすることができる。
第二層は、シリコン原子、酸素原子、炭素原子およびコバルト原子を含有する層である。さらに詳しくは、炭素を含む酸化シリコンからなるマトリクス中に、粒子状のコバルトシリサイドを含む特異な層であることが、本発明者らによる詳細な分析で明らかとなった。この粒子状コバルトシリサイドもまた結晶性を有するものである。この第二層の厚さは、１〜５００ｎｍとすることができ、特に５〜２００ｎｍとすることができる。
そして、さらに驚くべきことに、二層膜の断面を顕微鏡によって観察した場合、シリコンからなる表面と結晶性コバルトシリサイドからなる第一層との界面、ならびに該第一層とシリコン原子、酸素原子、炭素原子およびコバルト原子を含有する第二層との界面は、いずれも直線性の高い明確な境界を示し、各層が均一な膜厚の平坦性の高い層であることが明らかとなった。特に、シリコンからなる表面と第一層との界面が平坦であるということは、従来知られている固相成長法によるコバルトシリサイドの形成方法に対する大きな利点である。
上記の如き二層膜から第二層を除去することにより、シリコンからなる表面上に形成された結晶性コバルトシリサイドからなる単層膜を得ることができるが、この二層膜自体もユニークな性質を持っており、工業的に有利に適用できるものである。すなわち、該二層膜は、その電気抵抗が極めて低く、この二層膜自体が高い導電性を示すものであるから、半導体装置などに用いられる各種電極材料などの用途に適用することができる。
なお、組成物を塗布するシリコンからなる表面がその一部領域にシリコン酸化物の薄膜を有するものである場合には、単層膜の領域と二層膜の領域とがパターンを形成する、パターン状の膜を得ることができる。このようなパターン状の膜も高度の工業的有用性を有するものであることは、当業者には容易に理解されよう。
［第二層の除去］
上記の如き二層膜から第二層を除去し、シリコンからなる表面上に形成された結晶性コバルトシリサイドからなる単層膜を得るためには、例えば機械研磨、化学機械研磨、化学エッチングなどの方法によることができるが、得られる被研磨面の平坦性などの観点から、化学機械研磨によることが好ましい。この化学機械研磨は、酸化シリコン粒子、酸化セリウム粒子などの適当な砥粒を含有する適宜の化学機械研磨用スラリーを用いて、公知の方法に準じて行うことができる。
＜結晶性コバルトシリサイド膜＞
以上のようにしてシリコンからなる表面上に形成された結晶性コバルトシリサイドからなる単層膜を得ることができる。このコバルトシリサイド膜は、化学量論的にＣｏＳｉ２の組成を持ち、結晶性の高いものであるから、例えば半導体装置の電極材料、各種の電気的コンタクト材料（例えばＭＯＳ−ＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のソースドレインコンタクトなど）などに好適に適用することができる。
調製例１（塗布用組成物の調製）
本調製例の操作は、すべて酸素濃度１体積ｐｐｍ以下の窒素雰囲気下で行った。
特開２００１−２６２０５８号公報に記載の方法に準拠して合成したシクロペンタシラン０．１８６ｇおよびオクタカルボニルジコバルト（関東化学（株）製、商品名「コバルトオクタカルボニル」）１．０５８ｇをトルエン３．３２５ｇに溶解することにより、塗布用組成物を調製した。
実施例１
Ｓｉ（１００）基板を、濃度１重量％のフッ化水素酸水溶液に１分間浸し、超純水で洗浄した後、乾燥することにより、表面を清浄化した。
酸素濃度１体積ｐｐｍ以下の窒素環境のグローブボックス中で、上記清浄化後のシリコン基板上に、上記調製例１で調製した塗布用組成物をスピンコーターによって回転数２，０００ｒｐｍ、回転時間３０秒の条件で塗布した後、１気圧下、４００℃において６０分間加熱した。次いで塗布および４００℃加熱後のシリコン基板をグローブボックスから取り出し、１Ｐａの圧力下で、市販のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置を用いて８００℃において６０分間加熱することにより、シリコン基板上に二層膜を形成した。
上記で形成した二層膜につき、以下の方法により、断面の透過型電子顕微鏡（ＴＥＭ）観察、該ＴＥＭ像の超高感度微小部元素分布解析（ＥＤＸ）、電子線回折分析、ならびに比抵抗およびシート抵抗の測定を行った。
（１）ＴＥＭ観察およびＥＤＸ分析
上記で形成した二層膜を用いて以下の操作にて試料を調製し、下記の装置および条件により、ＴＥＭ観察およびＥＤＸ分析を行った。
先ず、上記で形成した二層膜の表面に、最表面保護のため、カーボン蒸着膜とＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）アシストのタングステン膜とをコーティングした後、マイクロサンプリングにより試料小片を摘出した。この試料小片につき、ＦＩＢ加工によって薄片化を行った後、ＡｒイオンミリングによってＦＩＢダメージの軽減および追加薄片化を行い、これを試料としてＴＥＭ観察およびＥＤＸ分析を行った。
［イオンビーム加工］
装置：（株）日立製作所製、集束イオンビーム加工装置、型式「ＦＢ−２０００Ａ」
加速電圧：３０ｋＶ
［イオンミリング］
装置：ＧＡＴＡＮ社製、イオンミリング装置、型式「ＰＩＰＳ Ｍｏｄｅｌ−６９１」
加速電圧：２ｋＶ
［ＴＥＭ観察およびＥＤＸ分析］
装置：日本電子（株）製、電界放射型透過電子顕微鏡、型式「ＪＥＭ−２１００Ｆ」および日本電子（株）製、エネルギー分散型Ｘ線分析装置、型式「ＥＤ−２３００Ｔ」
加速電圧：２００ｋＶ
観察方向：Ｓｉ基板（１１０）方向
ビーム径：φ約１ｎｍ
上記で得た倍率５０，０００倍のＴＥＭ像を図１（ａ）に、倍率５００，０００倍のＴＥＭ像を図１（ｂ）に、それぞれ示した。
これらの図を見ると、シリコン基板の表面と第一層との界面および該第一層と第二層との界面は、いずれも直線性の高い明確な境界を示し、各層が均一な膜厚の平坦性の高い層であることが分かった。
また、上記で得た第一層のＥＤＸスペクトルを図２（ａ）に、第二層のＥＤＸスペクトルを図２（ｂ）に、それぞれ示した。
図２（ａ）を見ると、第一層の組成はほぼ化学量論的にＣｏＳｉ２となっており、一方、第二層の組成は、シリコン原子、炭素原子、酸素原子およびコバルト原子を、Ｓｉ：Ｃ：Ｏ：Ｃｏ＝０．３６２：０．２８４：０．２８１：０．０７４の原子比で含有していることが分かった。
（２）電子線回折分析
上記で形成した二層膜のうちの、第一層、および第二層中の黒く見える部分につき、下記の装置および条件により、電子線回折分析を行った。
装置：日本電子（株）製、電界放射型透過電子顕微鏡、型式「ＪＥＭ−２１００Ｆ」およびＧａｔａｎ社製、ＣＣＤカメラ、型式「ＥＳ５００Ｗ」
加速電圧：２００ｋＶ
ビーム径：φ数十ｎｍ
上記で得た第一層の電子線回折像を図３（ａ）に、第二層中の、ＴＥＭ像において黒く見える部分の電子線回折像を図３（ｂ）に、それぞれ示した。また、これら各部分の電子線回折像から計算した面間隔および面角度を、理論値とともに表１に示した。
図３（ａ）および（ｂ）は、それぞれＣｏＳｉ２単結晶の理論どおりのパターンを示しており、表１における面間隔および面角度は、ともにＣｏＳｉ２単結晶の理論値とそれぞれよい一致を示していることから、第一層、および第二層中の黒く見える部分は、いずれもＣｏＳｉ２単結晶からなるものであることが分かった。この結果から、第二層は、炭素を含む酸化シリコンからなるマトリクス中にコバルトシリサイドを含むものであると推察される。
（３）比抵抗およびシート抵抗の測定
上記で形成した二層膜につき、下記の装置および条件によって比抵抗およびシート抵抗を測定した。
装置：三菱化学（株）製、低抵抗率計、型式「Ｌｏｒｅｓｔａ−ＥＰ ＭＣＰ−Ｔ３６０」
抵抗率補正係数ＲＣＦ：４．５３２
試料サイズ：２ｃｍ×２ｃｍ
その結果、上記二層膜の比抵抗は２９．５μΩ・ｃｍであり、シート抵抗は１．３１Ω／□（ｏｈｍ／ｓｑｕａｒｅ）であった。
実施例２
上記実施例１において、圧力１Ｐａにおける加熱温度を７００℃としたほかは実施例１と同様にして、シリコン基板上に二層膜を形成した。
ここで形成した二層膜につき、実施例１と同様にして測定した比抵抗は３３．５μΩ・ｃｍであり、シート抵抗は、２．９１Ω／□であった。
実施例３
上記実施例１において、圧力１Ｐａにおける加熱温度を９００℃としたほかは実施例１と同様にして、シリコン基板上に二層膜を形成した。
ここで形成した二層膜につき、実施例１と同様にして測定した比抵抗は５６．５μΩ・ｃｍであり、シート抵抗は、３．５３Ω／□であった。
実施例４（加熱温度の影響）
Ｓｉ（１００）基板につき、これを濃度１重量％のフッ化水素酸水溶液に１分間浸し、超純水で洗浄した後、乾燥することにより、表面を清浄化した。同様にしてフッ化水素酸処理Ｓｉ（１００）基板を６枚得た。
これら基板のそれぞれにつき、実施例１と同様にして、グローボックス中で上記調製例１で調製した塗布用組成物を塗布した後、４００℃において６０分間加熱した。次いで塗布および４００℃加熱後の各基板をグローブボックスから取り出した。これら基板のうちの５枚については、１Ｐａの圧力下において、市販のＲＴＡ装置を用いて加熱温度をそれぞれ５００℃、６００℃、７００℃、８００℃および９００℃として６０分間加熱することにより、５枚の基板上に加熱温度の異なる二層膜をそれぞれ形成した。残りの１枚については、圧力１Ｐａにおける加熱を行わず、そのまま次のＸ線回折分析に供した。
これらの二層膜中の第一層につき、以下の装置および条件により、Ｘ線回折分析を行った。
装置：マック・サイエンス社製、Ｘ線回折装置、型式「Ｍ１８ＸＨＦ−ＳＲＡ」
線源：Ｃｏｐｐｅｒ
試料サイズ：２ｃｍ×２ｃｍ
電圧および電流：４０ｋＶ、６０ｍＡ
測定範囲：２０〜８０°
スキャン速度：５°／分
図４（ａ）に２θ＝３２〜３５°の範囲のチャートを、図４（ｂ）に２θ＝６７〜７３°の範囲のチャートを、それぞれ示した。
図４（ａ）および（ｂ）を見ると、第一層は、１Ｐａの圧力下５００℃加熱では結晶性がほとんど見られないが、加熱温度が５００℃を超えると結晶性を示すことが分かった。また、第一層は、下層のシリコン基板の結晶方向に追随してエピタキシャルに結晶成長したものであることが分かった。
実施例５（二層膜からの第二層の除去）
上記実施例１におけるのと同様にして、シリコン基板上に二層膜を形成した。
このシリコン基板上の二層膜のうちの第二層を、以下の条件における化学機械研磨（ＣＭＰ）により除去し、シリコン基板上のコバルトシリサイド単層膜を得た。
研磨装置：ムサシノ電子（株）製、型式「ＭＡ−２００Ｄ」
研磨パッド：（株）フジミインコーポレーテッド製、品名「ＳＵＲＦＩＮＸＸＸ−５」
化学機械研磨用水系分散体：ＪＳＲ（株）製、品名「オキサイド研磨用スラリー“Ｓ３１−Ｄ０８”」
定盤回転数；６０ｒｐｍ
研磨時間；３分
上記で得たシリコン基板上のコバルトシリサイド単層膜につき、以下のようにして評価を行った。
（１）断面の走査型電子顕微鏡（ＳＥＭ）観察
本実施例において、ＣＭＰ前後の試料について、それぞれ以下の装置および条件により、断面のＳＥＭ観察を行った。
装置：（株）日立ハイテクノロジーズ製、走査型電子顕微鏡、型式「Ｓ４８００型」
加速電圧：１．５ｋＶ
ＣＭＰ前の断面ＳＥＭ像を図５（ａ）に、ＣＭＰ後の断面ＳＥＭ像を図５（ｂ）に、それぞれ示した。これら断面ＳＥＭ像により、上記のＣＭＰによって二層膜のうち第二層（上層）のみを除去できたことが確認された。
（２）比抵抗測定およびシート抵抗測定
上記ＣＭＰ後の膜（結晶性コバルトシリサイド単層膜）につき、実施例１と同様にして測定した比抵抗は１８．１μΩ・ｃｍであり、シート抵抗は、４．２２Ω／□であった。
参考例１（自然酸化膜上への膜形成）
基板としてＳｉ（１１１）基板を用い、フッ化水素酸水溶液による基板上面の清浄化を行わなかったほかは、実施例１と同様にして、シリコン基板上に膜を形成した。ここで使用した基板は、その全面に自然酸化膜を有するシリコン基板である。
上記で形成した膜につき、実施例１と同様にして撮影した断面ＴＥＭ像（倍率５００，０００倍）を図６に示した。この写真を見ると、本参考例においては、単層膜が、自然酸化膜（図６において「ＳｉＯ２」と表記）より上の部分にのみ形成されていることが分かった。
実施例６（パターン状の膜の形成）
全面に自然酸化膜を有するＳｉ（１００）基板上に、フォトリソグラフィーによって図７に示したようなレジストパターンを形成した。図７において、灰色に着色された部分がレジスト膜を有する領域である。図７（ａ）はレジストパターンの全領域を示す模式図であり、図７（ｂ）は図７（ａ）中の破線で囲まれた領域の部分拡大図である。このレジストパターンのラインアンドスペースパターン領域（図７（ａ）において「ストリップライン」と表示）の線幅Ｈは３０μｍであり、ギャップ幅Ｇは３μｍであり、長さＷ、ＬおよびＤは、それぞれ、４５９μｍ、４９０μｍおよび１０μｍである。このレジストパターンを有する基板を、濃度１重量％のフッ化水素酸水溶液に１分間浸し、超純水で洗浄して乾燥した後、リムーバーによりレジストを剥離し、超純水で洗浄して乾燥することにより、Ｓｉ基板上に自然酸化膜を有する領域と自然酸化膜を有さない領域とからなるパターンを形成した。
この基板につき、酸素濃度１体積ｐｐｍ以下の窒素環境のグローブボックス中で、上記調製例１で調製した塗布用組成物をスピンコーターを用いて回転数２，０００ｒｐｍ、回転時間３０秒の条件で塗布した後、１気圧下、４００℃において６０分間加熱した。次いで塗布および４００℃加熱後のシリコン基板をグローブボックスから取り出し、１Ｐａの減圧下、市販のＲＴＡ装置を用いて８００℃において６０分間加熱することにより、シリコン基板上に膜を形成した。
ここで形成された膜の光学顕微鏡写真を図８に示した。図８の撮影領域は、図７（ｂ）において一点鎖線で囲まれた領域に相当する。
図８を見ると、Ｓｉ基板上の自然酸化膜を有さない領域上の膜と、自然酸化膜を有する領域上の膜とがパターンを形成していることが理解される。この図７の写真と、実施例１〜５および参考例１の結果とを合わせて考察すると、本実施例で形成された膜は、Ｓｉ基板上の自然酸化膜を有さない領域上の二層膜と、自然酸化膜を有する領域上の単層膜とからなるパターン状の膜であると考えられる。
そして、上記「発明を実施するための形態」において説明したように、二層膜中の第一層である結晶性コバルトシリサイド膜は当初のシリコン表面より深いところにまで形成されているから、本実施例で形成されたパターン状の膜につき、当初のシリコン表面より上の部分にのみ形成されている膜の厚さに相当する表面を除去することにより、シリコンと結晶性コバルトシリサイドとからなる微細パターンを有する表面を形成することができるのである。
発明の効果
本発明の方法によると、シリコンからなる表面上に結晶性コバルトシリサイド膜を簡易な方法により容易、迅速且つ安価に形成することができる。
本発明の方法によって形成される結晶性コバルトシリサイド膜は、結晶性に優れ、導電性に優れるものであるから、半導体装置の電極材料として最適であるほか、各種の電気的コンタクト材料として好適に使用することができる。
また、本発明の方法によって結晶性コバルトシリサイド膜を形成する過程で生ずる二層膜は、これ自体が導電性に優れるものであるから、半導体装置などに用いられる各種電極材料などの用途に好適に使用することができる。

Claims (9)

  1. シリコンからなる表面上に、下記式（１Ａ）または（１Ｂ）
    ＳｉｎＸ２ｎ＋２ （１Ａ）
    ＳｉｍＸ２ｍ （１Ｂ）
    （式（１Ａ）および（１Ｂ）中、Ｘは、それぞれ、水素原子またはハロゲン原子であり、ｎは１〜１０の整数であり、ｍは３〜１０の整数である。）
    で表される化合物またはその重合体と、０価コバルト錯体とを混合して得られる組成物を塗布して塗膜を形成し、該塗膜を５５０〜９００℃で加熱する工程を経ることにより、
    シリコンからなる表面上の結晶性コバルトシリサイドからなる第一層と
    該第一層上のシリコン原子、酸素原子、炭素原子およびコバルト原子を含有する第二層とからなる二層膜を形成し、そして
    前記二層膜の前記第二層を除去することを特徴とする、結晶性コバルトシリサイド膜の形成方法。
  2. 前記結晶性コバルトシリサイドが、コバルトシリサイドの単結晶である、請求項１に記載の方法。
  3. 前記シリコンからなる表面が、シリコン基板の表面である、請求項１に記載の方法。
  4. 前記シリコンからなる表面がその一部領域にシリコン酸化物の薄膜を有するものであり、形成される結晶性コバルトシリサイド膜がパターン状の結晶性コバルトシリサイド膜である、請求項１〜３のいずれか一項に記載の方法。
  5. シリコンからなる表面上に、下記式（１Ａ）または（１Ｂ）で表される化合物および０価コバルト錯体を混合して得られる組成物を塗布して塗膜を形成し、該塗膜を５５０〜９００℃で加熱する工程を経ることを特徴とする、
    シリコンからなる表面上の結晶性コバルトシリサイドからなる第一層と
    該第一層上のシリコン原子、酸素原子、炭素原子およびコバルト原子を含有する第二層とからなる二層膜を形成する方法。
    Ｓｉ ｎ Ｘ ２ｎ＋２ （１Ａ）
    Ｓｉ ｍ Ｘ ２ｍ （１Ｂ）
    （式（１Ａ）および（１Ｂ）中、Ｘは、それぞれ、水素原子またはハロゲン原子であり、ｎは１〜１０の整数であり、ｍは３〜１０の整数である。）
  6. 前記結晶性コバルトシリサイドからなる第一層が、コバルトシリサイドの単結晶からなる層である、請求項５に記載の方法。
  7. 前記シリコンからなる表面が、シリコン基板の表面である、請求項５に記載の方法。
  8. 前記シリコンからなる表面がその一部領域にシリコン酸化物の薄膜を有するものであり、形成される二層膜がパターン状の二層膜である、請求項５〜７のいずれか一項に記載の方法。
  9. 請求項５〜７のいずれか一項に記載の方法によって形成されたことを特徴とする、結晶性コバルトシリサイドからなる第一層と
    該第一層上のシリコン原子、酸素原子、炭素原子およびコバルト原子を含有する第二層とからなる二層膜。
JP2011547737A 2009-12-25 2010-12-22 結晶性コバルトシリサイド膜の形成方法 Expired - Fee Related JP5445795B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011547737A JP5445795B2 (ja) 2009-12-25 2010-12-22 結晶性コバルトシリサイド膜の形成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009295450 2009-12-25
JP2009295450 2009-12-25
JP2011547737A JP5445795B2 (ja) 2009-12-25 2010-12-22 結晶性コバルトシリサイド膜の形成方法
PCT/JP2010/073847 WO2011078399A1 (ja) 2009-12-25 2010-12-22 結晶性コバルトシリサイド膜の形成方法

Publications (2)

Publication Number Publication Date
JPWO2011078399A1 JPWO2011078399A1 (ja) 2013-05-09
JP5445795B2 true JP5445795B2 (ja) 2014-03-19

Family

ID=44195917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011547737A Expired - Fee Related JP5445795B2 (ja) 2009-12-25 2010-12-22 結晶性コバルトシリサイド膜の形成方法

Country Status (6)

Country Link
US (1) US9653306B2 (ja)
JP (1) JP5445795B2 (ja)
KR (1) KR101384395B1 (ja)
CN (1) CN102656667B (ja)
TW (1) TWI500073B (ja)
WO (1) WO2011078399A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10718901B2 (en) * 2013-06-26 2020-07-21 Micron Technology, Inc. Photonic device having a photonic crystal lower cladding layer provided on a semiconductor substrate
CN106571287A (zh) * 2015-10-12 2017-04-19 上海新昇半导体科技有限公司 外延层的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59169127A (ja) * 1983-03-17 1984-09-25 Toshiba Corp 半導体装置の製造方法
JP2005142540A (ja) * 2003-10-16 2005-06-02 Jsr Corp シリコン・コバルト膜形成用組成物、シリコン・コバルト膜およびその形成方法
JP2008060201A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp 半導体装置の製造方法、薄膜トランジスタとその製造方法、電気光学装置とその製造方法、及び電子機器
JP2009514238A (ja) * 2005-10-28 2009-04-02 アプライド マテリアルズ インコーポレイテッド 半導体接合部に薄膜物質を選択的に堆積させる方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4324854A (en) * 1980-03-03 1982-04-13 California Institute Of Technology Deposition of metal films and clusters by reactions of compounds with low energy electrons on surfaces
US4814294A (en) * 1987-07-30 1989-03-21 Allied-Signal Inc. Method of growing cobalt silicide films by chemical vapor deposition
US5700400A (en) * 1993-06-15 1997-12-23 Nippon Oil Co., Ltd. Method for producing a semiconducting material
JP2586345B2 (ja) 1994-10-14 1997-02-26 日本電気株式会社 コバルトシリサイド膜より成る半導体装置及び該装置の製造方法
US6251777B1 (en) * 1999-03-05 2001-06-26 Taiwan Semiconductor Manufacturing Company Thermal annealing method for forming metal silicide layer
JP3424232B2 (ja) 2000-03-13 2003-07-07 ジェイエスアール株式会社 シリコン膜の形成方法
JP2002083974A (ja) * 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
KR100361532B1 (ko) 2000-06-23 2002-11-18 주식회사 하이닉스반도체 반도체소자의 게이트전극 제조방법
US6777565B2 (en) * 2000-06-29 2004-08-17 Board Of Trustees, The University Of Illinois Organometallic compounds and their use as precursors for forming films and powders of metal or metal derivatives
JP3756736B2 (ja) * 2000-07-24 2006-03-15 矢崎総業株式会社 ワイパ制御装置
JP3745959B2 (ja) * 2000-12-28 2006-02-15 セイコーエプソン株式会社 シリコン薄膜パターンの形成方法
US6797602B1 (en) * 2001-02-09 2004-09-28 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with supersaturated source/drain extensions and metal silicide contacts
JP2003313299A (ja) 2002-04-22 2003-11-06 Seiko Epson Corp 高次シラン組成物及び該組成物を用いたシリコン膜の形成方法
US7718228B2 (en) * 2003-10-16 2010-05-18 Jsr Corporation Composition for forming silicon-cobalt film, silicon-cobalt film and method for forming same
TW200734482A (en) 2005-03-18 2007-09-16 Applied Materials Inc Electroless deposition process on a contact containing silicon or silicide
US8772214B2 (en) * 2005-10-14 2014-07-08 Air Products And Chemicals, Inc. Aqueous cleaning composition for removing residues and method using same
TW200746268A (en) * 2006-04-11 2007-12-16 Applied Materials Inc Process for forming cobalt-containing materials
WO2008111499A1 (ja) * 2007-03-12 2008-09-18 Showa Denko K.K. コバルト含有膜形成材料、および該材料を用いたコバルトシリサイド膜の製造方法
US20080254218A1 (en) * 2007-04-16 2008-10-16 Air Products And Chemicals, Inc. Metal Precursor Solutions For Chemical Vapor Deposition
KR101172311B1 (ko) 2010-10-29 2012-08-14 에스케이하이닉스 주식회사 반도체 장치 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59169127A (ja) * 1983-03-17 1984-09-25 Toshiba Corp 半導体装置の製造方法
JP2005142540A (ja) * 2003-10-16 2005-06-02 Jsr Corp シリコン・コバルト膜形成用組成物、シリコン・コバルト膜およびその形成方法
JP2009514238A (ja) * 2005-10-28 2009-04-02 アプライド マテリアルズ インコーポレイテッド 半導体接合部に薄膜物質を選択的に堆積させる方法
JP2008060201A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp 半導体装置の製造方法、薄膜トランジスタとその製造方法、電気光学装置とその製造方法、及び電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013046617; Ｓｔｅｐｈａｎｅ　Ｂｏｕｒｇ，　外２名: 'Ｔｈｅｒｍａｌ　ｃｏｎｖｅｒｓｉｏｎ　ｏｆ　ｏｒｇａｎｏｓｉｌｉｃｏｎ　ｃｏｂａｌｔ　ｐｒｅｃｕｒｓｏｒｓ　ｔｏ　ｍｉｘｅｄ　Ｓｉ／Ｃｏ／Ｃ／Ｏ　ｃｅｒａｍｉｃｓ' Ｊｏｕｒｎａｌ　ｏｆ　Ｍａｔｅｒｉａｌｓ　Ｃｈｅｍｉｓｔｒｙ Ｖｏｌ．　８，　Ｎｏ．　８, 1998, ｐ．　１８４３-１８４９ *

Also Published As

Publication number Publication date
TWI500073B (zh) 2015-09-11
KR101384395B1 (ko) 2014-04-10
US9653306B2 (en) 2017-05-16
CN102656667A (zh) 2012-09-05
KR20120112484A (ko) 2012-10-11
TW201125023A (en) 2011-07-16
US20120301731A1 (en) 2012-11-29
CN102656667B (zh) 2015-08-26
JPWO2011078399A1 (ja) 2013-05-09
WO2011078399A1 (ja) 2011-06-30

Similar Documents

Publication Publication Date Title
US10157786B2 (en) Selective formation of metallic films on metallic surfaces
US8900915B2 (en) Epitaxial structures and methods of forming the same
US9679808B2 (en) Selective formation of metallic films on metallic surfaces
JP4042327B2 (ja) 薄膜トランジスタの製造方法
TWI661080B (zh) 金屬矽化物的選擇性形成
US9005460B2 (en) Layer-by-layer removal of graphene
TW201218316A (en) Method for processing semiconductor structure and device based on the same
JP2011529126A (ja) アルミニウムインク及びその製造方法、アルミニウムインクを堆積する方法、並びにアルミニウムインクの印刷及び／又は堆積により形成されたフィルム
Ma et al. Clean transfer of graphene on Pt foils mediated by a carbon monoxide intercalation process
JP5445795B2 (ja) 結晶性コバルトシリサイド膜の形成方法
WO2009107669A1 (ja) 金属珪素化合物薄膜及びその製造方法
US7718228B2 (en) Composition for forming silicon-cobalt film, silicon-cobalt film and method for forming same
TW201131656A (en) Method of forming cu wiring
KR20210120129A (ko) 금을 포함하는 박막의 기상 증착
CN114381806A (zh) 二维氮化铝晶体的制备方法
WO2004065659A1 (ja) シリコン・アルミニウム膜形成用組成物、シリコン・アルミニウム膜およびその形成方法
JP4636236B2 (ja) シリコン・コバルト膜形成用組成物およびシリコン・コバルト膜の形成方法
KR20180004551A (ko) 금속 기판 패터닝을 통한 질화붕소 화합물 반도체의 선택적 영역 성장 방법
KR101630070B1 (ko) 그래핀 및 자발적 패턴 전사를 이용한 그래핀 성장 방법
Shimoda et al. Liquid Silicon Family Materials (1): SiO 2, CoSi 2, and Al
김민식 Electrical Properties of Single and Multiple Layer Graphene: Carrier Concentration vs. Mobility
KR20190081455A (ko) 코발트 함유 박막의 제조방법
KR20230163180A (ko) 다층 단결정 육방정계 질화붕소 박막 및 이의 제조방법
CN114597123A (zh) 包括非晶氮化硼膜的硬掩模和制造所述硬掩模的方法、以及使用所述硬掩模的图案化方法
Heo et al. Formation of Silicide Nanowires by Annealing of Atomic Layer Deposition Cobalt/Silicon Core-Shell Nanowires

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131210

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5445795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees