CN102656667B - 结晶性硅化钴膜的形成方法 - Google Patents

结晶性硅化钴膜的形成方法 Download PDF

Info

Publication number
CN102656667B
CN102656667B CN201080059237.7A CN201080059237A CN102656667B CN 102656667 B CN102656667 B CN 102656667B CN 201080059237 A CN201080059237 A CN 201080059237A CN 102656667 B CN102656667 B CN 102656667B
Authority
CN
China
Prior art keywords
silicon
film
atom
cobalt silicide
cobalt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080059237.7A
Other languages
English (en)
Other versions
CN102656667A (zh
Inventor
下田达也
松木安生
川尻陵
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Publication of CN102656667A publication Critical patent/CN102656667A/zh
Application granted granted Critical
Publication of CN102656667B publication Critical patent/CN102656667B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Abstract

本发明涉及结晶性硅化钴膜的形成方法，其特征在于：经过在由硅构成的表面上涂布将下式(1A)或(1B)所示的化合物或其聚合物与0价钴络合物混合而得到的组合物形成涂膜，将该涂膜在550～900℃下加热的步骤，形成由第一层和第二层构成的双层膜，然后除去上述双层膜的上述第二层，其中，该第一层在由硅构成的表面上，由结晶性硅化钴构成；该第二层在该第一层上，含有硅原子、氧原子、碳原子和钴原子。式(1A)和(1B)中，X分别为氢原子或卤原子，n为1～10的整数，m为3～10的整数。

Description

结晶性硅化钴膜的形成方法
技术领域
本发明主要涉及结晶性硅化钴膜的形成方法，其次涉及在形成该结晶性硅化钴膜过程中产生的双层膜的形成方法。
背景技术
伴随着半导体装置的高集成化、图案的微细化，要求进一步降低栅电极的电阻。作为进一步降低栅电极的电阻的方法，已知有通过自对准硅化物(SALICIDE，Self-Aligned Silicide)工艺将栅电极硅化物化的方法。
在硅半导体业界，为了由布线用的金属材料与硅的界面的功函数形成欧姆结合，大多采用用Co、Ni、Au、Ag、Ti、Pd、Al等其他金属的硅化物对硅层表面进行改性的方法。作为该硅化物，从硅化物自体的比电阻和与硅的光栅常数匹配的角度来看，已知结晶性的硅化钴是优选的(日本特开平8-116054号公报)。
形成硅化钴的工艺在该工艺中的任一步骤中通过使用真空工艺的方法来进行是很普遍的。作为使用真空工艺来形成硅化钴的方法，已知例如固相生长法(S. Saitoh等人，Appl. Phys. Lett. 37，203(1980))、分子束外延法(J. C. Bean等人，App1. Phys. Lett. 37，643(1980))、离子注入法(A. E. White等人，App1. Phys. Lett. 50，95(1987))等。然而，这些方法都需要大型装置以在气相中堆积硅和钴的至少一方，因此存在制造成本高的问题。另外，由于容易产生颗粒或氧化物，难以在大面积基板上涂膜。还有，必须使用在真空下成为气体状的化合物来作为原料，故原料化合物的种类受到制约，且需要密闭性高的真空装置，这又成为进一步提高制造成本的要因。
近年来，报导了在基板上涂布液体状的组合物形成涂膜，之后通过加热该涂膜来形成钴-硅合金膜的技术(日本特开2003-313299号公报)。该技术是可以通过不使用真空工艺的简易方法形成钴-硅合金膜的优异技术。然而，设想通过该技术形成的钴-硅合金膜主要是用作具有任意电阻的布线材料，并未考虑膜的结晶化。
通过简易的方法形成可用于半导体装置中的电极材料等中的结晶性硅化钴的方法仍是未知的。
发明内容
本发明是鉴于上述情况而进行的，其目的在于提供通过简易的方法形成由结晶性硅化钴构成的膜的方法。
本发明的其他目的和有利之处会从下面的说明中看出。
根据本发明，本发明的上述目的通过具有下述特征的结晶性硅化钴膜的形成方法得以实现：
经过在由硅构成的表面上涂布将下式(1A)或(1B)所示化合物或其聚合物与0价钴络合物混合得到的组合物而形成涂膜，在550～900℃下加热该涂膜的步骤，形成由第一层和第二层构成的双层膜，之后除去上述双层膜的上述第二层，其中，该第一层在由硅构成的表面上，由结晶性硅化钴构成；该第二层在该第一层上，含有硅原子、氧原子、碳原子和钴原子，
(式(1A)和(1B)中，X分别为氢原子或卤原子，n为1～10的整数，m为3～10的整数)。
另外，由于上述双层膜自身的导电性优异，即使在未除去上述第二层的双层膜的状态下也可以用作各种导电性膜，在工业上是有用的。
附图说明
图1是实施例1中在硅基板上形成的双层膜的截面的TEM图。图1(a)的倍率是50,000倍，图1(b)的倍率是500,000倍。
图2是实施例1中在硅基板上形成的双层膜的EDX光谱。图2(a)是第一层的EDX光谱，图2(b)是第二层的EDX光谱。
图3是实施例1中在硅基板上形成的双层膜的电子射线衍射图。图3(a)是第一层的电子射线衍射图，图3(b)是第二层中的TEM图中黑色部分的电子射线衍射图。
图4是实施例4中在不同加热温度下硅基板上形成的双层膜中的第一层的XRD图。图4(a)是2θ＝32～35°的范围的图，图4(b)是2θ＝67～73°的范围的图。
图5是实施例5中化学机械研磨前后的截面SEM图。图5(a)是化学机械研磨前的截面SEM图，图5(b)是化学机械研磨后的截面SEM图。
图6是参考例1中形成的膜的截面TEM图。
图7是显示实施例6中在硅基板上形成的抗蚀图的说明图。图7(a)是显示抗蚀图的整个区域的示意图，图7(b)是图7(a)中虚线围成的区域的部分放大图。
图8是实施例6中形成的图案状膜的光学显微镜照片。
具体实施方式
下面对本发明进行详细说明。
〈由硅构成的表面〉
在本发明中，涂布后述组合物的、由硅构成的表面例如有硅基板的表面，此外还可以是在由其他材质构成的基体上形成的硅膜的表面。在为后者的情况下，构成基体的材质例如有玻璃、金属、塑料、陶瓷等，作为它们的具体例子，玻璃例如有石英玻璃、硼硅酸玻璃、钠玻璃、铅玻璃等；金属例如有金、银、铜、镍、铝、铁等以及包含这些金属的合金等；塑料例如有聚酰亚胺、聚醚砜等。在这些基体上形成硅膜时可以采用公知的方法，例如可以采用热CVD法、等离子体CVD法等真空工艺，还可以采用例如日本特开2003-313299号公报中记载的、使用液体状的硅前体组合物的方法。基体上形成的硅膜的厚度优选为5nm以上。
如后面所述的，通过本发明的方法在由硅构成的表面上形成的第一层中的硅化钴在下层的硅为结晶性的情况下，追随其结晶方向而结晶生长。因此，为了形成高度结晶化的硅化钴膜，使用结晶性高的硅作为下层的硅即可。从这种观点来看，上述由硅构成的表面优选为单晶硅的表面，特别优选为单晶硅基板的表面。
〈组合物〉
在本发明中，涂布在上述由硅构成的表面上的组合物是将上述式(1A)或(1B)所示化合物或其聚合物与0价钴络合物混合而得到的组合物。
在本说明书中，下面将上述式(1A)所示化合物(链状硅烷化合物)和上述式(1B)所示化合物(环状硅烷化合物)以及将它们中的1种以上聚合而成的聚合物(高级硅烷化合物)总称为“硅烷化合物”。
另外，本说明书中的表述“混合而得到的组合物”意味着：上述组合物分别含有硅烷化合物与0价钴络合物的情况，此外还包括含有硅烷化合物与0价钴络合物反应生成的化学种的情况。已知若硅烷化合物与钴络合物接触，则两者的反应缓慢进行，生成具有Si-Co键的化学种。在本发明中，制备组合物后即使发生这种反应，也不会降低本发明的效果，即使直接使用含有所述化学种的组合物，也可以获得优质的结晶性硅化钴膜。
[硅烷化合物]
上述式(1A)和(1B)中X的卤原子分别有例如氯原子、溴原子等。X优选为氢原子。
上述式(1A)表示的链状硅烷化合物的具体例子有例如单硅烷、乙硅烷、丙硅烷、正丁硅烷、正戊硅烷、异戊硅烷、新戊硅烷、正己硅烷、正庚硅烷、正辛硅烷、正壬硅烷、八氯丙硅烷、八溴丙硅烷等。上述式(1A)中n优选为3～9的整数。
上述式(1B)表示的环状硅烷化合物的具体例子有例如环丙硅烷、环丁硅烷、环戊硅烷、甲硅烷基环丙硅烷、甲硅烷基环丁硅烷、甲硅烷基环戊硅烷、环己硅烷、环庚硅烷、环辛硅烷等。上述式(1B)中m优选为3～8的整数。
本发明中的高级硅烷化合物是将上述式(1A)表示的链状硅烷化合物和上述式(1B)表示的环状硅烷化合物中的1种以上聚合而成的聚合物。该聚合方法有光聚合、热聚合等，优选光聚合。光聚合可以通过向上述链状硅烷化合物和环状硅烷化合物中的1种以上照射光来进行。作为此处照射的光，可以使用可见光、紫外线、远紫外线；来自低压或高压汞灯的光；重氢灯或氩、氪、氙等惰性气体的放电光；YAG激光、氩激光、二氧化碳气体激光、XeF、XeCl、XeBr、KrF、KrC1、ArF、ArC1等准分子激光等。这些光的光源优选含有波长200～500nm的光，更优选含有波长254～420nm的光。这些光源的输出功率优选为10～5,000W，更优选为100～1,000W。该光照射优选在室温～300℃的温度下，优选进行0.1～30分钟左右。该光照射优选在非氧化性气氛下进行。
关于高级硅烷化合物，用凝胶渗透色谱法测定的经聚苯乙烯换算的聚合平均分子量优选为500～500,000，更优选为2,000～100,000。
作为本发明中的硅烷化合物，在上述化合物中，优选上述式(1B)表示的环状硅烷化合物，更优选上述式(1B)中n为5或6的化合物，进一步优选使用选自环戊硅烷、甲硅烷基环戊硅烷和环己硅烷的至少1种，特别优选使用环戊硅烷。
[0价钴络合物]
作为在由硅构成的表面上涂布的组合物中所含的0价钴络合物，例如有下式(2-1)～(2-4)分别表示的络合物等，
(式(2-1)中，L1为选自1,3-环辛二烯、1,4-环辛二烯、1,5-环辛二烯、1,3-丁二烯、降莰烷二烯和烯丙基的配体，a为1或2，b为0、1、2或4，a＋b为2、3、4或5，不过a为2时，两个L1彼此相同或不同。)；
(式(2-2)中，L2为选自1,3-环己二烯、1,4-环己二烯、烯丙基、降莰烷二烯和环辛烯的配体，R为PhC ：：：CPh(：：：表示三键)，c为O、1、2或4，d为1、2、4、6或8，e为0、1或2，c＋d＋e为4、6、7或8。)；
作为该0价钴络合物的具体例子，上述式(2-1)表示的络合物例如有1,5-环辛二烯二羰基合钴、双(1,5-环辛二烯)合钴、双(1,5-环辛二烯)羰基合钴、1,3-环辛二烯二羰基合钴、双(1,3-环辛二烯)合钴、双(1,3-环辛二烯)羰基合钴、η 3-烯丙基三羰基合钴、双(η 3-烯丙基)羰基合钴等，上述式(2-2)表示的化合物例如有八羰基二钴、(降莰烷二烯)六羰基二钴、环辛烯六羰基二钴、双(降莰烷二烯)四羰基二钴等。
作为本发明中的0价钴络合物，在上述络合物中，优选使用选自双(1,3−环辛二烯)合钴、双(1,5−环辛二烯)合钴、(1,3−环辛二烯)二羰基合钴、(1,5−环辛二烯)二羰基合钴、η 3−烯丙基三羰基合钴和八羰基二钴的至少1种，特别优选使用八羰基二钴。
[硅烷化合物与0价钴络合物之比]
作为由硅构成的表面上涂布的组合物中所含的硅烷化合物与0价钴络合物之比，优选硅烷化合物中所含硅原子个数(nＳｉ)与0价钴络合物中所含钴原子个数(nＣｏ)之比(nＳｉ/nＣｏ)为0.5~4，更优选0.6~2.5，特别优选为0.8~1.25。
[组合物]
在由硅构成的表面上涂布的组合物优选被制成：将上述的硅烷化合物和0价钴络合物在适当的有机溶剂中混合而得到的溶液状的组合物。
此处可以使用的有机溶剂例如有烃化合物、醚等。上述烃化合物例如有脂族烃化合物、脂环族烃化合物、芳族烃化合物等。作为它们的具体例子，脂族烃化合物例如有正戊烷、环戊烷、正己烷、环己烷、正庚烷、正辛烷、癸烷、角鲨烷等；脂环族烃化合物例如有环庚烷、环辛烷、环癸烷、二环戊二烯的氢化物、十氢化萘等；芳族烃化合物例如有苯、甲苯、二甲苯、均四甲苯、茚、四氢化萘等。醚例如有二乙醚、二丙醚、二丁醚、乙二醇二甲醚、乙二醇二乙醚、乙二醇甲基乙基醚、二乙二醇二甲醚、二乙二醇二乙醚、二乙二醇甲基乙基醚、四氢呋喃、四氢吡喃、对二噁烷等。其中，优选使用烃化合物，更优选使用芳族烃化合物。
在由硅构成的表面上涂布的组合物的固形成分浓度(组合物中的溶剂以外的成分的总重量在组合物的整个重量中所占的比例)优选为1～50重量%，更优选10～30重量。
如此制备的组合物可以直接用于形成结晶性硅化钴膜，或者对制备后的组合物进行光照射后用于形成结晶性硅化钴膜。通过对组合物进行光照射，进一步提高组合物的涂布性。该光照射可以优选使用含波长170～600nm的光的光源作为使用的光源，在合成高级硅烷化合物时的光聚合中可以采用与光照射同样的条件。
〈结晶性硅化钴膜的形成〉
在本发明的结晶性硅化钴膜的形成方法中，首先，在由硅构成的表面上涂布上述的组合物形成涂膜。
此处，本发明人发现，采用上述组合物的结晶性硅化钴的形成取决于组合物涂布的硅表面的化学组成。
在如后所述将上述组合物涂布在清洁的硅表面上形成的涂膜加热时，形成具有牢固粘合性的、含有由结晶性硅化钴膜构成的层的双层膜；而在如后所述将上述组合物涂布在形成有硅氧化物的薄膜的表面上形成的涂膜加热时，不形成双层膜。本发明人推测，这一现象起因于由上述组合物形成结晶性硅化钴的机理。即，在清洁的硅表面上形成的涂膜中的钴原子扩散至硅表面的深度方向，与该深部区域存在的硅原子一起形成硅化钴(因此结晶性硅化钴膜可以说是“侵蚀”硅表面而形成的，形成至比当初的硅表面更深之处)；而在形成有硅氧化物的薄膜的表面上形成的涂膜中，钴原子的扩散被硅氧化物薄膜阻挡，故上述组合物维持其钴原子与硅原子的存在比(Co：Si)而形成单层膜，不形成硅化钴膜(因此，这种情况下的单层膜仅在当初的硅表面之上的部分形成)。需说明的是，认为该单层膜含有硅原子、氧原子、碳原子和钴原子。
令人惊讶的是，在组合物中的Co：Si的存在比与硅化钴的化学组成一致的情况下，也存在上述在清洁的硅表面上形成的涂膜中的钴原子向硅中的扩散。
因此，在硅表面的整个面上形成结晶性硅化钴膜的情况下，优选由该硅表面预先除去自然氧化膜而净化。该自然氧化膜的除去可以通过例如使硅表面与氢氟酸水溶液接触来进行。
另外，通过利用对上述表面的化学组成的依赖性，可以在由硅构成的表面上容易地形成含有由具有希望图案的图案状结晶性硅化钴膜构成的层的双层膜。即，通过使涂布组合物的由硅构成的表面的部分区域具有硅氧化物的薄膜，可以在该区域形成单层膜，仅在该区域以外的区域选择性形成含有由结晶性硅化钴膜构成的层的双层膜。如上所述，由于结晶性硅化钴膜形成至比当初的硅表面更深之处，通过除去厚度相当于仅在当初的硅表面之上的部分形成的单层膜的表面，可以容易地形成由硅与结晶性硅化钴构成的具有图案的表面。需说明的是，根据使用的涂布用组合物中的Co：Si比，在硅氧化物的薄膜上形成的单层膜中有时含有硅化钴微晶颗粒，但这不影响上述的图案形成性。
使由硅构成的表面的部分区域具有硅氧化物的薄膜，可以采用例如仅除去硅表面上生成的自然氧化膜中的部分区域的方法；将硅表面的整个面一次清洁后，仅在该清洁表面的部分区域形成硅氧化物的薄膜的方法等。
仅除去自然酸化膜中的部分区域可以采用例如下述方法等：对整个面上形成有自然氧化膜的硅表面进行照相平版印刷，在表面的部分区域形成适当的抗蚀材料的涂膜，使该表面与氢氟酸水溶液接触后，剥离抗蚀材料。
仅在清洁的硅表面的部分区域形成硅氧化物的薄膜可以采用例如下述方法：准备含有硅氧化物前体的组合物，将该组合物按图案涂布在清洁表面上后，在空气中加热或光照射的方法；将该组合物涂布在清洁表面的整个面上后，在空气中光照射成图案状的方法等。作为上述硅氧化物前体，例如有上述式(1A)或(1B)所示的化合物，可以将其溶解于适当有机溶剂而成的溶液用作含有上述硅氧化物前体的组合物。将所述组合物按图案涂布时，例如可以采用喷墨法，还可以使用用具有相当于希望的图案的凸面的图章将该组合物压印成图案状的方法等。上述加热例如可以在300～500℃下进行例如0.5～30分钟左右。上述光照射中可以使用波长170～600nm的光。
优选在如此获得的、在净化硅表面上或仅部分区域上具有硅氧化物的薄膜的硅表面上涂布将硅烷化合物和0价钴络合物混合而得到的组合物。
组合物的涂布方法没有特别限定，例如可以采用旋涂法、浸涂法、帘涂法、辊涂法、喷涂法、喷墨法、印刷法等。涂布可以进行1次，或者也可以重复涂布多次。
通过涂布后由涂布膜除去溶剂，在由硅构成的表面上形成涂膜。溶剂的除去可以采用适当的方法。此处，采用旋涂法作为涂布方法时，涂布步骤中组合物中所含的溶剂大部分蒸发，故组合物涂布后可以不经另外的溶剂除去步骤而将获得的涂布膜直接作为涂膜供给之后的加热步骤，但也可以进行进一步除去溶剂的步骤。采用其他涂布方法时，优选进行溶剂的除去步骤。涂布后溶剂的除去可以通过将涂布后的涂布膜在优选50～180℃的温度中、优选保持5～60分钟来进行。
上述涂布步骤和溶剂除去步骤均优选在非氧化性气氛下进行。
从形成的结晶性硅化钴膜的膜质的观点来看，优选此处形成的涂膜的膜厚为5～1,000nm，更优选10～200nm。
接下来，将如此形成的涂膜供给在550～900℃下加热的步骤。加热温度优选为600～850℃。该加热步骤可以是仅进行在550～900℃下加热的步骤的一段式加热步骤，也可以是经过将涂膜在不足550℃的温度加热的步骤后再在550～900℃下加热的两段以上的加热步骤。加热优选以一段式或两段式进行。
以一段式进行加热时，在550～900℃下加热的时间优选为1～120分钟，更优选10～60分钟。加热时的压力优选为1×106～1×10-5Pa，更优选1×105～1×10-2Pa。
另一方面，以两段式进行加热时，第一段加热步骤中的加热温度优选为200～500℃，更优选为300～400℃。第一段的加热时间优选为1～120分钟，更优选5～30分钟。第一段加热时的压力优选1×105～1×10-2Pa。第一段加热后的涂膜接着在550～900℃、优选600～850℃加热。该第二段的加热时间优选1～120分钟，更优选5～60分钟。第二段加热时的压力优选1×106～1×10-5Pa，更优选1×105～1×10-2Pa。
优选上述加热步骤均在非氧化性气氛下进行。该非氧化性气氛可通过将上述各操作在例如惰性气体或惰性气体与还原性气体的混合气体中进行来实现。上述惰性气体例如有氮、氦、氩等，上述还原性气体例如有氢、一氧化碳等。其中，优选在惰性气体中，特别优选在氮中或氩中。优选将此处使用的氮或氩控制在氧浓度为10体积ppm以下。
[双层膜]
如上所述，形成由第一层和第二层构成的双层膜，其中，该第一层在由硅构成的表面上，由结晶性硅化钴构成；该第二层在该第一层上，含有硅原子、氧原子、碳原子和钴原子。
第一层的硅化钴层具有化学计量的CoSi2的组成，且结晶性高。该第一层在下层的硅为结晶性的情况下，是追随其结晶方向结晶生长的硅化钴层。在使用结晶性高的硅作为下层的硅的情况下，可以获得高度结晶化的硅化钴膜。特别是在使用单晶硅的表面作为上述由硅构成的表面的情况下，可以获得追随该单晶硅的结晶方向外延生长的单晶硅化钴的膜。该第一层的厚度可以为1～500nm，特别是可以为5～200nm。
第二层是含有硅原子、氧原子、碳原子和钴原子的层。更详细地说，是在含碳的由氧化硅构成的基质中含有颗粒状的硅化钴的特异性层，这是本发明人通过详细分析而明确的。该颗粒状硅化钴也具有结晶性。该第二层的厚度可以为1～500nm，特别是可以为5～200nm。
还令人惊讶的是，在用显微镜观察双层膜的截面时，发现由硅构成的表面与由结晶性硅化钴构成的第一层的界面、以及该第一层与含有硅原子、氧原子、碳原子和钴原子的第二层的界面均显示直线性高的明确的边界，很明显，各层为膜厚均匀的平坦性高的层。特别是，由硅构成的表面与第一层的界面平坦这一点，对于通过已知的固相生长法来形成硅化钴的方法是很大的优点。
通过从上述的双层膜除去第二层，可以获得在由硅构成的表面上形成的由结晶性硅化钴构成的单层膜，该双层膜自身也具有独特的性质，在工业上可有利地应用。即，由于该双层膜的电阻极低，该双层膜自身显示高导电性，可适用于半导体装置等中使用的各种电极材料等的用途。
需说明的是，在涂布组合物的由硅构成的表面的部分区域具有硅氧化物薄膜时，单层膜的区域与双层膜的区域形成图案，可以获得图案状的膜。该图案状的膜在工业上也具有高度的有用性，这是本领域人员容易理解的。
[第二层的除去]
在由上述双层膜除去第二层，获得在由硅构成的表面上形成的由结晶性硅化钴构成的单层膜时，例如可以采用机械研磨、化学机械研磨、化学蚀刻等方法，从获得的被研磨面的平坦性等的观点来看，优选采用化学机械研磨。该化学机械研磨可以采用含有氧化硅颗粒、氧化铈颗粒等适当的磨粒的适当化学机械研磨用浆料，按照公知的方法进行。
＜结晶性硅化钴膜＞
如上操作，可以获得在由硅构成的表面上形成的由结晶性硅化钴构成的单层膜。该硅化钴膜具有化学计量的CoSi２的组成，结晶性高，故可以优选适用于例如半导体装置的电极材料、各种电导体材料(例如MOS-FET (金氧半场效晶体管，Metal-Oxide-Semiconductor Field-Effect Transistor)的源漏导体(source-drain conductor)等)等。
实施例
制备例1(涂布用组合物的制备)
本制备例的操作均在氧浓度1体积ppm以下的氮气氛下进行。
通过将0.186 g按照日本特开2001-262058号公报中记载的方法合成的环戊硅烷和1.058 g八羰基二钴(关东化学(株)制，商品名“Cobalt Octa Carbonyl”)溶解在3.325 g甲苯中，制备涂布用组合物。
实施例1
通过将Si(100)基板在浓度1重量%的氢氟酸水溶液中浸渍1分钟，用超纯水洗涤后干燥，将表面净化。
在氧浓度1体积ppm以下的氮环境的手套箱(glove box)中，在转数2,000 rpm、旋转时间30秒的条件下用旋涂机在上述净化后的硅基板上涂布上述制备例1中制备的涂布用组合物，之后在1气压下、400℃加热60分钟。接下来将涂布和400℃加热后的硅基板从手套箱中取出，在1Pa的压力下用市售的RTA(快速热退火，Rapid Thermal Annealing )装置在800℃加热60分钟，由此在硅基板上形成双层膜。
对于上面形成的双层膜，通过以下的方法进行截面的透过型电子显微镜(TEM)观察、该TEM图的超高灵敏度微小部分元素分布解析(EDX)、电子射线衍射分析、以及比电阻和薄层电阻的测定。
(1)TEM观察和EDX分析
使用上面形成的双层膜按以下的操作制备试料，用下述装置和条件进行TEM观察和EDX分析。
首先，在上面形成的双层膜的表面涂布碳蒸镀膜和FIB(聚焦离子束，Focused Ion Beam)辅助的钨膜作为最表面的保护，之后通过微量取样取试料小片。通过FIB加工对该试料小片进行薄片化，之后通过Ar离子铣削进行FIB损害的减轻和追加薄片化，将其作为试料进行TEM观察和EDX分析。
[离子束加工]
装置：(株)日立制作所制，集束离子束加工装置，型号“FB-2000A”
加速电压：30kV
[离子铣削]
装置：GATAN社制，离子铣削装置，型号“PIPS Mode1-691”
加速电压：2kV
[TEM观察和EDX分析]
装置：日本电子(株)制，电场放射型透过电子显微镜，型号“JEM-2100F”和日本电子(株)制，能量分散型X射线分析装置，型号“ED-2300T”
加速电压：200kV
观察方向：Si基板(110)方向
电子束直径：φ约1nm
将上面得到的倍率50,000倍的TEM图示于图1(a)中，倍率500,000倍的TEM图示于图1(b)中。
由这些图可知，硅基板的表面与第一层的界面和该第一层与第二层的界面均显示直线性高的明确的边界，各层为膜厚均匀的平坦性高的层。
将上面得到的第一层的EDX光谱示于图2(a)中，第二层的EDX光谱示于图2(b)中。
由图2(a)可知，第一层的组成大致为化学计量的CoSi2，另一方面，第二层的组成以Si：C：O：Co＝0.362：0.284：0.281：0.074的原子比含有硅原子、碳原子、氧原子和钴原子。
(2)电子射线衍射分析
对于上面形成的双层膜中的第一层、和第二层中的黑色部分，通过下述的装置和条件进行电子射线衍射分析。
装置：日本电子(株)制，电场放射型透过电子显微镜，型号“JEM-2100F”和Gatan社制，CCD照相机，型号“ES500W”
加速电压：200kV
电子束直径：φ数十nm
将上面得到的第一层的电子射线衍射图示于图3(a)中，第二层中的TEM图中黑色部分的电子射线衍射图示于图3(b)中。另外，由上述各部分的电子射线衍射图计算的面间距和面角度也与理论值一起示于表1中。
表1
。
图3(a)和(b)分别显示CoSi2单晶的理论上的图案，表1中的面间距和面角度均分别与CoSi2单晶的理论值较为一致，故可知第一层和第二层中的黑色部分均由CoSi2单晶构成。由该结果推断，第二层在含碳的由氧化硅构成的基质中含有硅化钴。
(3)比电阻和薄层电阻的测定
对于上面形成的双层膜，通过下述的装置和条件测定比电阻和薄层电阻。
装置：三菱化学(株)制，低电阻率计，型号“Loresta-EP MCP-T360”
电阻率修正系数RCF：4.532
试料尺寸：2cm×2cm
结果，上述双层膜的比电阻为29.5μΩ·cm，薄层电阻为1.31Ω/□(ohm/平方)。
实施例2
上述实施例1中，除使压力1Pa下的加热温度为700℃以外，与实施例1同样操作，在硅基板上形成双层膜。
对于此处形成的双层膜，与实施例1同样操作测定的比电阻为33.5μΩ·cm，薄层电阻为2.91Ω/□。
实施例3
在上述实施例1中，除使压力1Pa下的加热温度为900℃以外，与实施例1同样操作，在硅基板上形成双层膜。
对于此处形成的双层膜，与实施例1同样操作测定的比电阻为56.5μΩ·cm，薄层电阻为3.53Ω/□。
实施例4(加热温度的影响)
通过将Si(100)基板在浓度1重量%的氢氟酸水溶液中浸渍1分钟，用超纯水洗涤后干燥，将表面净化。同样操作获得6片氢氟酸处理Si(100)基板。
对于这些基板，分别与实施例1同样，在手套箱中涂布上述制备例1制备的涂布用组合物后，在400℃加热60分钟。接下来将涂布和400℃加热后的各基板从手套箱中取出。对于这些基板中的5片基板，通过在1Pa的压力下、用市售的RTA装置在分别为500℃、600℃、700℃、800℃和900℃的加热温度下加热60分钟，在5片基板上分别形成加热温度不同的双层膜。对于剩下的1片基板，不在压力1Pa下进行加热，直接用于下述的X射线衍射分析。
对于这些双层膜中的第一层，通过以下的装置和条件进行X射线衍射分析。
装置：Mac Science公司制，X射线衍射装置，型号“M18XHF-SRA”
线源：铜
试料尺寸：2cm×2cm
电压和电流：40kV，60mA
测定范围：20～80°
扫描速度：5°/分钟
图4(a)中显示2θ＝32～35°的范围的图，图4(b)中显示2θ＝67～73°的范围的图。
由图4(a)和(b)可知，第一层在1Pa的压力下500℃加热时几乎不显示结晶性，若加热温度超过500℃则显示结晶性。另外，第一层是追随下层的硅基板的结晶方向外延结晶生长的层。
实施例5(由双层膜除去第二层)
与上述实施例1中同样操作，在硅基板上形成双层膜。
将该硅基板上的双层膜中的第二层通过以下条件的化学机械研磨(CMP)除去，获得硅基板上的硅化钴单层膜。
研磨装置：Musashino电子(株)制、型式“MA-200D”
研磨垫：(株) Fujimi Incorporated制、品名“SURFINXXX-5”
化学机械研磨用水系分散体：JSR(株)制、品名“氧化物研磨用浆料“S31-DO8” ”
定盘转数：60rpm
研磨时间：3分钟
如下对上面获得的硅基板上的硅化钴单层膜进行评价。
(1)截面的扫描型电子显微镜(SEM)观察
在本实施例中，对于CMP前后的试料，分别用以下的装置和条件进行截面的SEM观察。
装置：(株)日立High-Technologies制，扫描型电子显微镜，型号“S4800型”
加速电压：1.5kV
CMP前的截面SEM图示于图5(a)中，CMP后的截面SEM图示于图5(b)中。由这些截面SEM图，确认通过上述的CMP可以仅除去双层膜中的第二层(上层)。
(2)比电阻测定和薄层电阻测定
对于上述CMP后的膜(结晶性硅化钴单层膜)，与实施例1同样操作测定的比电阻为18.1μΩ·cm，薄层电阻为4.22Ω/□。
参考例1(在自然氧化膜上形成膜)
除使用Si(111)基板作为基板，不用氢氟酸水溶液进行基板上面的净化以外，与实施例1同样操作，在硅基板上形成膜。此处使用的基板是整个面上具有自然氧化膜的硅基板。
对于上面形成的膜，与实施例1同样拍摄的截面TEM图(倍率500,000倍)示于图6。由该照片可知，在本参考例中，单层膜仅在自然氧化膜(图6中标记为“SiO2”)之上的部分形成。
实施例6(图案状膜的形成)
通过照相平版印刷在整个面上具有自然氧化膜的Si(100)基板上形成图7所示的抗蚀图。图7中，着灰色的部分为具有抗蚀膜的区域。图7(a)是显示抗蚀图案的整个区域的示意图，图7(b)是图7(a)中虚线围成的区域的部分放大图。该抗蚀图的线与间距(line and space)图案区域(图7(a)中显示为“带状线(strip line)”)的线宽H为30μm，间隙宽G为3μm，长度W、L和D分别为459μm、490μm和10μm。将该具有抗蚀图的基板在浓度1重量%的氢氟酸水溶液中浸渍1分钟，用超纯水洗涤并干燥后，用剥离剂剥离抗蚀膜，用超纯水洗涤后干燥，由此在Si基板上形成由具有自然氧化膜的区域和没有自然氧化膜的区域构成的图案。
在氧浓度1体积ppm以下的氮环境的手套箱中，使用旋涂机在转数2,000rpm、旋转时间30秒的条件下在该基板上涂布上述制备例1制备的涂布用组合物，之后在1气压下、400℃加热60分钟。接下来将涂布和400℃加热后的硅基板从手套箱中取出，在1Pa的减压下、用市售的RTA装置在800℃加热60分钟，在硅基板上形成膜。
此处形成的膜的光学显微镜照片示于图8中。图8的拍摄区域相当于图7(b)中点划线围成的区域。
由图8可以理解，Si基板上的没有自然氧化膜的区域上的膜与具有自然氧化膜的区域上的膜形成图案。结合该图7的照片与实施例1～5和参考例1的结果来看，认为本实施例中形成的膜是由Si基板上的没有自然氧化膜的区域上的双层膜与具有自然氧化膜的区域上的单层膜构成的图案状的膜。
如上面“具体实施方式”中所说明的，作为双层膜中的第一层的结晶性硅化钴膜形成至比当初的硅表面更深之处，故对于本实施例中形成的图案状的膜，通过除去相当于仅在当初的硅表面之上的部分形成的膜厚度的表面，可以形成由硅与结晶性硅化钴构成的、具有微细图案的表面。
发明效果
通过本发明的方法，可以以简易的方法更容易、迅速且廉价地在由硅构成的表面上形成结晶性硅化钴膜。
通过本发明的方法形成的结晶性硅化钴膜的结晶性优异，导电性优异，故最适合作为半导体装置的电极材料，还可以优选用作各种电导体材料。
另外，在用本发明的方法形成结晶性硅化钴膜的过程中产生的双层膜本身也是导电性优异的膜，故可以优选用于半导体装置等中使用的各种电极材料等的用途。

Claims (9)

1.结晶性硅化钴膜的形成方法，其特征在于：经过在由硅构成的表面上涂布将下式(1A)或(1B)所示的化合物或其聚合物与0价钴络合物混合而得到的组合物形成涂膜，将该涂膜在550～900℃下加热的步骤，形成由第一层和第二层构成的双层膜，然后除去上述双层膜的上述第二层，其中，该第一层在由硅构成的表面上，由结晶性硅化钴构成；该第二层在该第一层上，含有硅原子、氧原子、碳原子和钴原子，
式(1A)和(1B)中，X分别为氢原子或卤原子，n为1～10的整数，m为3～10的整数。
2.权利要求1中记载的方法，其中，上述结晶性硅化钴为硅化钴的单晶。
3.权利要求1中记载的方法，其中，上述由硅构成的表面为硅基板的表面。
4.权利要求1～3的任一项中记载的方法，其中，上述由硅构成的表面在其部分区域上具有硅氧化物的薄膜，形成的结晶性硅化钴膜为图案状的结晶性硅化钴膜。
5.由第一层和第二层构成的双层膜的形成方法，其中，该第一层在由硅构成的表面上，由结晶性硅化钴构成；该第二层在该第一层上，含有硅原子、氧原子、碳原子和钴原子，该形成方法的特征在于经过下述步骤：
在由硅构成的表面上涂布将下式(1A)或(1B)所示的化合物与0价钴络合物混合而得到的组合物形成涂膜，将该涂膜在550～900℃下加热，
式(1A)和(1B)中，X分别为氢原子或卤原子，n为1～10的整数，m为3～10的整数。
6.权利要求5中记载的方法，其中，上述由结晶性硅化钴构成的第一层为由硅化钴的单晶构成的层。
7.权利要求5中记载的方法，其中，上述由硅构成的表面为硅基板的表面。
8.权利要求5～7的任一项中记载的方法，其中，上述由硅构成的表面在其部分区域上具有硅氧化物的薄膜，形成的双层膜为图案状的双层膜。
9.由第一层和第二层构成的双层膜，其中，该第一层由结晶性硅化钴构成；该第二层在该第一层上，含有硅原子、氧原子、碳原子和钴原子，该双层膜的特征在于：其通过权利要求5～7的任一项中记载的方法形成。
CN201080059237.7A 2009-12-25 2010-12-22 结晶性硅化钴膜的形成方法 Expired - Fee Related CN102656667B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009295450 2009-12-25
JP2009-295450 2009-12-25
PCT/JP2010/073847 WO2011078399A1 (ja) 2009-12-25 2010-12-22 結晶性コバルトシリサイド膜の形成方法

Publications (2)

Publication Number Publication Date
CN102656667A CN102656667A (zh) 2012-09-05
CN102656667B true CN102656667B (zh) 2015-08-26

Family

ID=44195917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080059237.7A Expired - Fee Related CN102656667B (zh) 2009-12-25 2010-12-22 结晶性硅化钴膜的形成方法

Country Status (6)

Country Link
US (1) US9653306B2 (zh)
JP (1) JP5445795B2 (zh)
KR (1) KR101384395B1 (zh)
CN (1) CN102656667B (zh)
TW (1) TWI500073B (zh)
WO (1) WO2011078399A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10718901B2 (en) * 2013-06-26 2020-07-21 Micron Technology, Inc. Photonic device having a photonic crystal lower cladding layer provided on a semiconductor substrate
CN106571287A (zh) * 2015-10-12 2017-04-19 上海新昇半导体科技有限公司 外延层的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1868037A (zh) * 2003-10-16 2006-11-22 Jsr株式会社 用于形成硅·钴膜的组合物、硅·钴膜及其形成方法
CN101466863A (zh) * 2006-04-11 2009-06-24 应用材料股份有限公司 用于形成含钴材料的工艺

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4324854A (en) * 1980-03-03 1982-04-13 California Institute Of Technology Deposition of metal films and clusters by reactions of compounds with low energy electrons on surfaces
JPS59169127A (ja) * 1983-03-17 1984-09-25 Toshiba Corp 半導体装置の製造方法
US4814294A (en) * 1987-07-30 1989-03-21 Allied-Signal Inc. Method of growing cobalt silicide films by chemical vapor deposition
US5700400A (en) * 1993-06-15 1997-12-23 Nippon Oil Co., Ltd. Method for producing a semiconducting material
JP2586345B2 (ja) 1994-10-14 1997-02-26 日本電気株式会社 コバルトシリサイド膜より成る半導体装置及び該装置の製造方法
US6251777B1 (en) * 1999-03-05 2001-06-26 Taiwan Semiconductor Manufacturing Company Thermal annealing method for forming metal silicide layer
JP3424232B2 (ja) 2000-03-13 2003-07-07 ジェイエスアール株式会社 シリコン膜の形成方法
JP2002083974A (ja) * 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
KR100361532B1 (ko) 2000-06-23 2002-11-18 주식회사 하이닉스반도체 반도체소자의 게이트전극 제조방법
US6777565B2 (en) * 2000-06-29 2004-08-17 Board Of Trustees, The University Of Illinois Organometallic compounds and their use as precursors for forming films and powders of metal or metal derivatives
JP3756736B2 (ja) * 2000-07-24 2006-03-15 矢崎総業株式会社 ワイパ制御装置
JP3745959B2 (ja) * 2000-12-28 2006-02-15 セイコーエプソン株式会社 シリコン薄膜パターンの形成方法
US6797602B1 (en) * 2001-02-09 2004-09-28 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with supersaturated source/drain extensions and metal silicide contacts
JP2003313299A (ja) 2002-04-22 2003-11-06 Seiko Epson Corp 高次シラン組成物及び該組成物を用いたシリコン膜の形成方法
JP4636236B2 (ja) * 2003-10-16 2011-02-23 Ｊｓｒ株式会社 シリコン・コバルト膜形成用組成物およびシリコン・コバルト膜の形成方法
TW200734482A (en) 2005-03-18 2007-09-16 Applied Materials Inc Electroless deposition process on a contact containing silicon or silicide
US8772214B2 (en) * 2005-10-14 2014-07-08 Air Products And Chemicals, Inc. Aqueous cleaning composition for removing residues and method using same
US20070099806A1 (en) 2005-10-28 2007-05-03 Stewart Michael P Composition and method for selectively removing native oxide from silicon-containing surfaces
JP2008060201A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp 半導体装置の製造方法、薄膜トランジスタとその製造方法、電気光学装置とその製造方法、及び電子機器
JPWO2008111499A1 (ja) * 2007-03-12 2010-06-24 昭和電工株式会社 コバルト含有膜形成材料、および該材料を用いたコバルトシリサイド膜の製造方法
US20080254218A1 (en) * 2007-04-16 2008-10-16 Air Products And Chemicals, Inc. Metal Precursor Solutions For Chemical Vapor Deposition
KR101172311B1 (ko) 2010-10-29 2012-08-14 에스케이하이닉스 주식회사 반도체 장치 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1868037A (zh) * 2003-10-16 2006-11-22 Jsr株式会社 用于形成硅·钴膜的组合物、硅·钴膜及其形成方法
CN101466863A (zh) * 2006-04-11 2009-06-24 应用材料股份有限公司 用于形成含钴材料的工艺

Also Published As

Publication number Publication date
TWI500073B (zh) 2015-09-11
CN102656667A (zh) 2012-09-05
WO2011078399A1 (ja) 2011-06-30
JP5445795B2 (ja) 2014-03-19
US20120301731A1 (en) 2012-11-29
US9653306B2 (en) 2017-05-16
KR20120112484A (ko) 2012-10-11
TW201125023A (en) 2011-07-16
JPWO2011078399A1 (ja) 2013-05-09
KR101384395B1 (ko) 2014-04-10

Similar Documents

Publication Publication Date Title
TWI328834B (en) Low temperature epitaxial growth of silicon-containing films using uv radiation
US20160276208A1 (en) Selective formation of metallic films on metallic surfaces
TWI400744B (zh) 含矽與碳磊晶層之形成
JPWO2004075274A1 (ja) 不純物導入方法
WO2000059015A1 (fr) Procede de fabrication d'un film de silicium
CN107217242B (zh) 一种电子器件介电衬底的表面修饰方法
JP4016419B2 (ja) シリコン膜形成用組成物およびシリコン膜の形成方法
TWI661080B (zh) 金屬矽化物的選擇性形成
CN105441902B (zh) 一种外延碳化硅‑石墨烯复合薄膜的制备方法
KR101523172B1 (ko) 금속-칼코게나이드 박막의 제조방법 및 그에 의해 제조되는 금속-칼코게나이드 박막
CN109585278A (zh) 用以形成多层式光罩的方法
CN102656667B (zh) 结晶性硅化钴膜的形成方法
WO2007049402A1 (ja) 大気圧水素プラズマを用いた膜製造方法、精製膜製造方法及び装置
EP3662505B1 (en) Mono- and multilayer silicene prepared by plasma-enhanced chemical vapor deposition
US9865461B2 (en) Process for producing structured coatings
US20100184297A1 (en) Method for protecting semiconductor wafer and process for producing semiconductor device
Obata et al. High degree reduction and restoration of graphene oxide on SiO2 at low temperature via remote Cu-assisted plasma treatment
CN112420835A (zh) 半导体装置的形成方法
JPS6029296B2 (ja) 被膜形成方法
CN113348532A (zh) 金属硅化物的选择性沉积和选择性氧化物移除
JP4636236B2 (ja) シリコン・コバルト膜形成用組成物およびシリコン・コバルト膜の形成方法
Im et al. Interfacial layer control by dry cleaning technology for polycrystalline and single crystalline silicon growth
Iriarte Growth of nickel silicide (NiSix) nanowires by silane decomposition
JP2009259958A (ja) シリコン膜の形成方法
JP3959406B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: JSR CO., LTD.

Effective date: 20121015

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121015

Address after: Saitama Prefecture, Japan

Applicant after: Independent Administrative Corporation Japan Science & Tech Corp.

Address before: Saitama Prefecture, Japan

Applicant before: Independent Administrative Corporation Japan Science & Tech Corp.

Applicant before: JSR Corporation

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Saitama Prefecture, Japan

Patentee after: State-run research and development legal person JST

Address before: Saitama Prefecture, Japan

Patentee before: Independent Administrative Corporation Japan Science & Tech Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150826

Termination date: 20201222