TWI500073B - Method for forming crystalline silicite film - Google Patents

Method for forming crystalline silicite film Download PDF

Info

Publication number
TWI500073B
TWI500073B TW099145822A TW99145822A TWI500073B TW I500073 B TWI500073 B TW I500073B TW 099145822 A TW099145822 A TW 099145822A TW 99145822 A TW99145822 A TW 99145822A TW I500073 B TWI500073 B TW I500073B
Authority
TW
Taiwan
Prior art keywords
film
layer
cobalt
crystalline
ruthenium
Prior art date
Application number
TW099145822A
Other languages
English (en)
Other versions
TW201125023A (en
Inventor
Tatsuya Shimoda
Yasuo Matsuki
Ryo Kawajiri
Original Assignee
Jsr Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jsr Corp filed Critical Jsr Corp
Publication of TW201125023A publication Critical patent/TW201125023A/zh
Application granted granted Critical
Publication of TWI500073B publication Critical patent/TWI500073B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Silicon Compounds (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

結晶性矽化鈷膜之形成方法
本發明主要係關於一種結晶性矽化鈷膜之形成方法，次要係關於在形成該結晶性矽化鈷膜之過程中產生之二層膜之形成方法。
隨著半導體裝置之高積體化、圖型之微細化，而要求閘極電極更低之電阻。使閘極電極之電阻更低之方法已知有利用SALICIDE(自我對準之矽化物)技術使閘極電極矽化之方法。
矽半導體業界中，由於係依據配線用金屬材料與矽之界面之功函數而形成歐姆接合，故多數採用以Co、Ni、Au、Ag、Ti、Pd、Al等其他種類之金屬之矽化物將矽層表面改質之方法。至於該矽化物，就矽化物本身之比電阻及與矽之晶格常數之匹配方面而言，已知較佳者為結晶性矽化鈷(特開平8-116054號公報)。
形成矽化鈷之製程一般係在該製程中之任一步驟中利用真空製程之方法。利用真空製程形成矽化鈷之方法已知有例如固相成長法(S.Saitoh等人之Appl. Phys. Lett. 37,203(1980))、分子束磊晶法(J.C. Bean等人之Appl. Phys. Lett. 37,643(1980))、離子注入法(A.E. White等人之Appl. Phys. Lett. 50,95(1987))等。然而該等方法為了在氣相中堆積矽與鈷之至少一方均需要大型裝置而有製造成本高的問題。且，由於容易產生粒子或氧化物，故難以對大面積基板塗膜。而且，由於必須使用在真空下為氣體狀之化合物作為原料，故原料化合物之種類受到限制且需要密閉性高的真空裝置，該等成為進一步提高製造成本之主因。
近年來，提出有將液體狀之組成物塗佈於基板上形成塗膜，接著藉由加熱該塗膜形成鈷-矽合金膜之技術(特開2003-313299號公報)。該技術為可藉由不使用真空製程之簡易方法形成鈷-矽合金膜之優異技術。然而，利用該技術形成之鈷-矽合金膜主要設定在作為具有任意電阻之配線材料使用，並未考慮到膜之結晶化。
利用簡易方法形成可用在半導體裝置中之電極材料等之結晶性矽化鈷之方法仍未知。
本發明係鑑於上述問題而發展者，其目的係提供一種利用簡易方法形成由結晶性矽化鈷組成之膜之方法。
本發明之其他目的及優點將由以下說明可輕易了解。
依據本發明，本發明之上述目的係藉由結晶性矽化鈷膜之形成方法達成，該方法之特徵為經過在由矽所成之表面上塗佈使以下述式(1A)或(1B)表示之化合物或其聚合物與0價鈷錯合物混合所獲得之組成物並形成塗膜，
Sin X2n+2 　(1A)
Sim X2m 　(1B)
(式(1A)及(1B)中，X各為氫原子或鹵素原子，n為1~10之整數，m為3~10之整數)，且使該塗膜以550~900℃加熱之步驟，藉此在由矽構成之表面上形成由結晶性矽化鈷所成之第一層與在該第一層上之含有矽原子、氧原子、碳原子及鈷原子之第二層所構成之二層膜，接著去除前述二層膜之前述第二層。
又，上述二層膜由於為本身導電性優異者，故即使在未去除前述第二層之二層膜之狀態下亦可作為各種導電性膜使用，於工業上有利。
以下針對本發明詳細加以說明。
〈由矽構成之表面〉
本發明中，所謂塗佈有後述組成物之由矽構成之表面可列舉例如矽基板之表面以外，亦可為在由其他材質所構成之基體上形成之矽膜之表面。後者之情況，構成基體之材質可列舉為例如玻璃、金屬、塑膠、陶磁等，該等之具體例分別可舉例為：玻璃為例如石英玻璃、硼矽酸玻璃、鈉玻璃、鉛玻璃等；金屬為例如金、銀、銅、鎳、鋁、鐵等，以及包含該等之合金；塑膠為例如聚醯亞胺、聚醚碸等。於該等基體上形成矽膜可採用習知之方法，例如熱CVD法、電漿CVD法等真空製程，以及例如諸如特開2003-313299號公報中所述，亦可藉由使用液體狀之矽前驅物組成物之方法。於基體上形成之矽膜厚度較好為5nm以上。
如後述，利用本發明之方法在由矽構成之表面上形成之第一層中之矽化鈷在下層之矽為結晶性時，隨著其結晶方向成長結晶。據此，為了形成高度結晶化之矽化鈷膜，較好使用結晶性高之矽作為下層的矽。就此等觀點而言，上述由矽所構成之表面較好為單結晶矽之表面，最好為單結晶之矽基板之表面。
〈組成物〉
本發明中，塗佈於如上述之由矽所構成之表面上之組成物為混合以上述式(1A)或(1B)表示之化合物或其聚合物與0價鈷錯合物所得之組成物。
本說明書中，以下，以上述式(1A)表示之化合物(鏈狀矽烷化合物)及以上述式(1B)表示之化合物(環狀矽烷化合物)以及使該等中之一種以上聚合而成之聚合物(高次矽烷化合物)總稱為「矽烷化合物」。
另外，本說明書中稱為「混合所得之組成物」意指上述組成物包含分別含有矽烷化合物與0價鈷錯合物之情況，以及含有矽烷化合物與0價鈷錯合物反應生成之化學物種之情況。矽烷化合物與鈷錯合物接觸時，已知二者之反應緩慢進行，生成具有Si-Co鍵之化學物種。本發明中，即使在組成物調製後引起該種反應，對本發明之效果亦不會有任何減損，即使直接使用含有該化學物種之組成物，亦可獲得品質優異之結晶性矽化鈷膜。
[矽烷化合物]
上述式(1A)及(1B)中X之鹵素原子可分別列舉為例如氯原子、溴原子等。X較好為氫原子。
以上述式(1A)表示之鏈狀矽烷化合物之具體例可列舉為例如單矽烷、二矽烷、三矽烷、正丁矽烷、正戊矽烷、異戊矽烷、新戊矽烷、正己矽烷、正庚矽烷、正辛矽烷、正壬矽烷、八氯三矽烷、八溴三矽烷等。上述式(1A)中之n較好為3~9之整數。
以上述式(1B)表示之環狀矽烷化合物之具體例可列舉為例如環三矽烷、環四矽烷、環五矽烷、矽烷基環三矽烷、矽烷基環四矽烷、矽烷基環五矽烷、環六矽烷、環七矽烷、環八矽烷等。上述式(1B)中之m較好為3~8之整數。
本發明中之高次矽烷化合物為使以上述式(1A)表示之鏈狀矽烷化合物與以上述式(1B)表示之環狀矽烷化合物中之一種以上聚合而成之聚合物。該聚合方法可列舉為光聚合、熱聚合等，但較好為以光聚合。光聚合可藉由對上述鏈狀矽烷化合物及環狀矽烷化合物中之一種以上照光而進行。此處照射之光可使用可見光、紫外光、遠紫外光；由低壓或高壓水銀燈發出之光；氘燈或氬氣、氪、氙等稀有氣體之放電光；YAG雷射、氬雷射、碳酸氣體雷射、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArCl等之準分子雷射等。該等光源較好為包含波長200~500nm之光者，更好為包含波長254~420nm之光者。該等光源之輸出較好為10~5,000 W，更好為100~1,000W。該光照射較好於室溫~300℃之溫度，較好進行0.1~30分鐘左右。該光照射較好在非氧化性氛圍下進行。
以凝滲透層析儀測定高次矽烷化合物之聚苯乙烯換算之重量平均分子量較好為500~500,000，更好為2,000~100,000。
本發明中之矽烷化合物較好為上述中之以上述式(1B)表示之環狀矽烷化合物，更好為上述式(1B)中m為5或6之化合物，又更好使用由環五矽烷、矽烷基環五矽烷及環六矽烷所組成群組所選出之至少一種，最好使用環五矽烷。
[0價鈷錯合物]
塗佈於由矽組成之表面上之組成物中含有之0價鈷錯合物可列舉為分別以例如下述式(2-1)~(2-4)表示之錯合物，
L1 a Co(CO)b 　(2-1)
(式(2-1)中，L1 為1,3-環辛二烯、1,4-環辛二烯、1,5-環辛二烯、1,3-丁二烯、原冰片二烯及烯丙基所組成群組所選出之配位子，a為1或2，b為0、1、2或4，a+b為2、3、4或5，但a為2時，兩個L1 可相同亦可彼此不同)
L2 c Co2 (CO)d Re　(2-2)
(式(2-2)中，L2 為1,3-環己二烯、1,4-環己二烯、烯丙基、原冰片二烯及環辛烯所組成群組所選出之配位子，R為PhC:::CPh(::：意指三鍵)，c為0、1、2或4，d為1、2、4、6或8，e為0、1或2，c+d+e為4、6、7或8)
Co3 (CO)12 　(2-3)
Co4 (CO)12 　(2-4)
該等0價鈷錯合物之具體例可分別列舉為：以上述式(2-1)表示之錯合物為例如1,5-環辛二烯二羰基鈷、雙(1,5-環辛二烯)鈷、雙(1,5-環辛二烯)羰基鈷、1,3-環辛二烯二羰基鈷、雙(1,3-環辛二烯)鈷、雙(1,3-環辛二烯)羰基鈷、η3 -烯丙基三羰基鈷、雙(η3 -烯丙基)羰基鈷等；以上述式(2-2)表示之化合物為例如八羰基二鈷、(原冰片二烯)六羰基二鈷、環辛烯六羰基二鈷、雙(原冰片二烯)四羰基二鈷等。
本發明中之0價鈷錯合物較好使用該等中之由雙(1,3-環辛二烯)鈷、雙(1,5-環辛二烯)鈷、(1,3-環辛二烯)二羰基鈷、(1,5-環辛二烯)二羰基鈷、η3 -烯丙基三羰基鈷及八羰基二鈷所組成群組所選出之至少一種，最好使用八羰基二鈷。
[矽烷化合物與0價鈷錯合物之比]
塗佈於由矽所組成之之表面上之組成物中含有之矽烷化合物與0價鈷錯合物之比，以矽烷化合物中所含矽原子數(nSi )與0價鈷錯合物中所含鈷原子數(nCo )之比(nSi /nCo )計，較好為0.5~4，更好為0.6~2.5，最好為0.8~1.25。
[組成物]
塗佈於由矽組成物之表面上之組成物較好調製成為使如上述之矽烷化合物及0價鈷錯合物以適當有機溶劑混合所得之溶液狀組成物。
此處可使用之有機溶劑可列舉為例如烴化合物、醚等。上述烴化合物可列舉為例如脂肪族烴化合物、脂環族烴化合物、芳香族烴化合物等。該等之具體例可分別列舉為：作為脂肪族烴化合物為例如正戊烷、環戊烷、正己烷、環己烷、正庚烷、正辛烷、癸烷、角鯊烷等；作為脂環族烴化合物為例如環庚烷、環辛烷、環癸烷、二環戊二烯之氫化物、十氫萘等；作為芳香族烴化合物為例如苯、甲苯、二甲苯、硬炔(durain)、茚、四氫萘等。至於醚可列舉為例如二乙醚、二丙醚、二丁基醚、乙二醇二甲基醚、乙二醇二乙基醚、乙二醇甲基乙基醚、二乙二醇二甲基醚、二乙二醇二乙基醚、二乙二醇甲基乙基醚、四氫呋喃、四氫吡喃、對-二噁烷等。該等中，以使用烴化合物較佳，更好為使用芳香族烴化合物。
塗佈於由矽組成之表面上之組成物之固體成分濃度(組成物中之溶劑以外之成分之總重量占組成物總重量之比例)較好為1~50重量%，更好為10~30重量%。
如此調製之組成物可將該等直接供給於結晶性矽化鈷膜之形成中，或者亦可對調製後之組成物照光後供給於結晶性矽化鈷膜之形成。藉由對組成物照光，使組成物之塗佈性更獲得改善。該照光較好使用包含波長170~600nm者作為使用之光源，亦可採用與合成高次矽烷化合物時之光聚合中之照光相同之條件。
〈結晶性矽化鈷膜之形成〉
本發明之結晶性矽化鈷膜之形成方法中，首先，將如上述之組成物塗佈於由矽組成之表面上形成塗膜。
此處本發明人等發現以上述組成物進行結晶性矽化鈷之形成與組成物所塗佈之矽表面之化學組成有依存關係。
將上述組成物塗佈於乾淨之矽表面上所形成之塗膜如後述般加熱時，形成含有具有堅固接著性之由結晶性矽化鈷膜構成之層之二層膜，相對地，將上述組成物塗佈於形成有矽氧化物膜薄之表面上所形成之塗膜如後述般加熱時，並無法形成二層膜。本發明人等基於該現象，推測由上述組成物形成結晶性矽化鈷之機制之起因。亦即，於乾淨之矽表面上形成之塗膜中之鈷原子朝矽表面之深度方向擴散，與該深部區域中存在之矽原子一起形成矽化鈷(據此結晶性矽化鈷膜以所謂「侵蝕」形成矽表面，同時形成至比原先之矽表面更深為止)，相對地，形成有矽氧化物之薄膜之表面上形成之塗膜中，鈷原子之擴散因矽氧化物薄膜而受到阻礙，故上述組成物形成其鈷原子與矽原子之存在比(Co：Si)固定之單層膜，不會形成矽化鈷膜(據此，該情況下之單層膜，僅形成於靠近原先之矽表面上之部分)。再者，認為該單層膜係含有矽原子、氧原子、碳原子及鈷原子者。
接著意外的是，上述乾淨矽表面上形成之塗膜中之鈷原子朝矽中之擴散，在組成物中之Co：Si之存在比與矽化鈷之化學組成一致時亦可見到。
因此，於矽表面整面上形成結晶性矽化鈷膜時，較好自該矽表面預先去除自然氧化膜而乾淨化。該自然氧化膜之去除可藉由例如使矽表面接觸氟化氫水溶液而進行。
另外，藉由利用如上述之表面對化學組成之依存性，可容易地在由矽組成之表面上形成包含具有所需圖型之由圖型狀結晶性矽化鈷膜所構成之層的二層膜。亦即，藉由使塗佈組成物之由矽組成之表面之一部份區域上成為具有矽氧化物之薄膜者，可在該區域中形成單層膜，且僅於該區域以外之區域上選擇性地形成包含由結晶性矽化鈷膜所組成之層之二層膜。因此如上述，結晶性矽化鈷膜形成至比原來之矽表面更深處後，藉由去除相當於僅於靠近原先之矽表面上之部份所形成之單層膜厚度之表面，可容易地形成具有由矽與結晶性矽化鈷所構成之圖型之表面。又，依據使用之塗佈用組成物中之Co：Si比，矽氧化物之薄膜上形成之單層膜中有時會含有矽化鈷微結晶粒子，但此對上述圖型形成性並無影響。
在由矽所構成之表面之一部份區域成為具有矽氧化物之薄膜者，可利用例如僅去除矽表面上生成之自然氧化膜中之一部份區域之方法，使矽表面整面暫時乾淨後，僅在該乾淨表面之一部份區域形成矽氧化物之薄膜之方法等。
僅去除自然氧化膜中之一部份區域可利用例如對整面形成有自然氧化膜之矽表面使用微影術，在表面之一部份區域形成適當之抗蝕材料之塗膜，使該表面接觸氟化氫水溶液後，剝離抗蝕材料之方法等。
僅在乾淨矽表面之一部份區域形成矽氧化物薄膜可利用例如下述方法：準備含有矽氧化物前驅物之組成物，將該組成物圖型塗佈於乾淨表面上之後，在空氣中加熱或照光之方法；將該組成物塗佈於乾淨表面整面上之後，於空氣中圖型狀照光之方法。上述矽氧化物前驅物可列舉為例如以上述式(1A)或(1B)表示之化合物，且可使用使該等溶解於適當有機溶劑中之溶液作為上述含有矽氧化物前驅物之組成物。圖型塗佈該組成物除可使用例如噴墨法以外，亦可使用利用具有相當於期望圖型之凸面之戳印，將該組成物壓印成圖型狀之方法等。上述加熱可在例如300~500℃進行例如0.5~30分鐘左右。上述照光可利用波長170~600nm之光。
如此獲得之乾淨化矽表面上或僅一部份區域上具有矽氧化物之薄膜之矽表面上較好塗佈使矽化合物及0價鈷錯合物混合所得之組成物。
組成物之塗佈方法並無特別限制，可利用例如旋轉塗佈法、浸漬塗佈法、簾流塗佈法、輥塗佈法、噴佈塗佈法、噴墨法、印刷法等進行。塗佈可進行一次，或亦可多次重複塗佈。
塗佈後藉由自塗佈膜去除溶劑，在由矽組成之表面上形成塗膜。溶劑之去除可以適宜方法進行。此處，採用旋轉塗佈法作為塗佈方法時，由於使塗佈步驟中組成物所含之溶劑完全蒸散，故組成物塗佈後當然不須經特別之溶劑去除步驟且所得之塗佈膜可直接作為塗膜供於後續之加熱步驟，但亦可進行進一步去除溶劑之步驟。採用其他塗佈方法時，較好進行溶劑之去除步驟。塗佈後之溶劑去除可藉由使塗佈後之塗佈膜較好在50~180℃之溫度，較好保持5~60分鐘而進行。
上述塗佈步驟及溶劑去除步驟較好均在非氧化性氛圍下進行。
此處形成之塗膜厚度，就形成之結晶性矽化鈷膜之膜質觀點而言，較好為5~1,000nm，更好為10~200nm。
接著將如此形成之塗膜供給於在550~900℃加熱之步驟。加熱溫度較好為600~850℃。該加熱步驟可為僅進行在550~900℃加熱之一階段之加熱步驟，亦可使塗膜經過在未達550℃之溫度加熱之步驟後以550~900℃加熱，進行兩階段以上之加熱步驟。加熱較好以一階段或兩階段進行。
以一階段進行加熱時，在550~900℃加熱之時間較好為1~120分鐘，更好為10~60分鐘。加熱時之壓力較好為1×106 ~1×10-5 Pa，更好為1×105 ~1×10-2 Pa。
另一方面，以二階段進行加熱時，第一階段之加熱步驟中加熱溫度較好為200~500℃，更好為300~400℃。第一階段之加熱時間較好為1~120分鐘，更好為5~30分鐘。第一階段之加熱時之壓力較好為1×105 ~1×10-2 Pa。第一階段加熱後之塗膜再於550~900℃，較好在600~850℃下加熱。該第二階段之加熱時間較好為1~120分鐘，更好為5~60分鐘。第二階段加熱時之壓力較好為好為1×106 ~1×10-5 Pa，更好為1×105 ~1×10-2 Pa。
上述加熱步驟中，較好均在非氧化性氛圍下進行。該非氧化性氛圍可藉由使上述各操作在例如惰性氣體或惰性氣體與還原性氣體之混合氣體中進行而實現。上述惰性氣體可列舉為例如氮氣、氦氣、氬氣等，上述還原性氣體可列舉為例如氫，一氧化碳等。該等中，以在惰性氣體中較佳，最好為在氮氣中或氬氣中。此處使用之氮氣或氬氣以使氧濃度控制在10體積ppm以下較佳。
[二層膜]
如上述，形成由下列二層構成之二層膜：在由矽所組成之表面上之由結晶性矽化鈷構成之第一層，及在該第一層上之含有矽原子、氧原子、碳原子及鈷原子之第二層。
第一層之矽化鈷層為具有化學計量上之CoSi2 組成，尤其為結晶性高者。該第一層在下層的矽為結晶性時，為依循其結晶方向進行結晶成長之矽化鈷層。使用結晶性高之矽作為下層的矽時，可獲得高度結晶化之矽化鈷膜。尤其使用單結晶矽之表面作為由矽所組成之表面時，可獲得依循該單結晶矽之結晶方向進行磊晶成長之單結晶矽化鈷之膜。該第一層之厚度可為1~500nm，尤其可為5~200nm。
第二層為含有矽原子、氧原子、碳原子及鈷原子之層。更詳細而言，為在由包含碳之氧化矽所構成之基質中，含有粒狀矽化鈷之特殊層，由本發明人等之詳細分析可明瞭。該粒子狀矽化鈷亦另具有結晶性者。該第二層之厚度可為1~500nm，尤其可為5~200nm。
而且，更意外地，以顯微鏡觀察二層膜之剖面時，由矽所構成之表面與由結晶性矽化鈷所構成之第一層之界面，以及該第一層與含有矽原子、氧原子、碳原子及鈷原子之第二層之界面均顯示直線性之高度明確邊界，可知各層均為均勻膜厚之平坦性高之層。尤其，所謂由矽所構成之表面與第一層之界面為平坦，相對於利用過去習知之固相成長法進行之矽化鈷之形成方法係較大優點。
藉由自如上述二層膜去除第二層，可獲得在由矽所構成之表面上形成之由結晶性矽化鈷所構成之單層膜，但該二層膜本身亦具有獨特之性質，可有利地使用於工業上者。亦即，該二層膜由於其電阻極低，且該二層膜本身顯示高的導電性，故可使用於半導體裝置等所使用之各種電極材料等之用途中。
又，塗佈有組成物之由矽所構成之表面為其一部份區域具有矽氧化物之薄膜者時，單層膜之區域與二層膜之區域形成圖型，可獲得圖形狀之膜。該種圖形狀之膜亦為具有高度工業利用性者，且為熟悉本技藝者容易理解。
[第二層之去除]
為了自如上述之二層膜去除第二層，獲得由在由矽所構成之表面上形成之結晶性矽化鈷所構成之單層膜，可藉由例如機械硏磨、化學機械硏磨、化學蝕刻等方法進行，但就所得被硏磨面之平坦性之觀點而言，以化學機械硏磨較佳。該化學機械硏磨可使用含有氧化矽粒子、氧化鈰粒子等之適當硏磨粒之適宜化學機械硏磨用漿料，依據習知方法進行。
〈結晶性矽化鈷膜〉
如上述獲得在由矽所構成之表面上形成之結晶性矽化鈷所構成之單層膜。該矽化鈷膜由於具有化學計量之CoSi2 組成，且由結晶性高者，故可適當使用於例如半導體裝置之電極材料、各種電性接觸材料(例如MOS-FET(金屬氧化物半導體場效電晶體)之源極汲極接觸等)等。
實施例
調製例1(塗佈用組成物之調製)
本調製例之操作全部在氧濃度為1體積ppm以下之氮氣氛圍中進行。
將依據特開2001-262058號公報中所述之方法合成之環五矽烷0.186g及八羰基二鈷(關東化學(股)製造之商品名「八羰基鈷」1.058g溶解於甲苯3.325g中，藉此調製塗佈用組成物。
實施例1
將Si(100)基板浸漬於濃度1重量%之氟化氫水溶液中一分鐘，以超純水洗淨後，經乾燥使表面乾淨化。
在氧濃度1體積ppm以下之氮氣環境之手套箱中，利用旋轉塗佈，以轉數2,000rpm，旋轉時間30秒之條件將上述調製例1中調製之塗佈用組成物塗佈於上述經乾淨化後之矽基板上後，於一大氣壓下，以400℃加熱60分鐘。接著自手套箱中取出經塗佈且於400℃加熱後之矽基板，於1Pa之壓力下，使用市售RTA(Rapid Thermal Annealing，快速熱退火)裝置，在800℃加熱60分鐘，於矽基板上形成二層膜。
針對上述形成之二層膜，以下述方法進行剖面之透過型電子顯微鏡(TEM)觀察，該TEM圖像之超高感度微小部元素分布解析(EDX)、電子束繞射分析、及比電阻以及薄片電阻之測定。
(1)　TEX觀察及EDX分析
使用上述形成之二層膜調製以下操作之試料，以下述裝置及條件，進行TEM觀察及EDX分析。
首先，於上述形成之二層膜之表面上，塗佈最表面保護用之碳蒸鍍膜與FIB(聚焦離子束)輔助之鎢膜後，藉由微取樣摘取小試料片。以FIB加工對該小試料片進行薄片化後，利用Ar離子硏削減輕FIB之損傷及進行追加之薄片化，以此作為試料進行TEM觀察及EDX分析。
[離子束加工]
裝置：日立製作所(股)製造，集束離子束加工裝置，型式「FB-2000A」
加速電壓：30kV
[離子硏削]
裝置：GATAN公司製造，離子硏削裝置，型號「PIPS Model-691」
加速電壓：2kV
[TEM觀察及EDX分析]
裝置：日本電子(股)製造，電場放射型透過電子顯微鏡，型號「JEM-2100F」及日本電子(股)製造，能量分散型X射線分析裝置，型號「ED-2300T」
加速電壓：200kV
觀察方向：Si基板(110)方向
電子束徑：Φ 約1nm
上述獲得之倍率50,000倍之TEM圖像顯示於圖1(a)，倍率500,000倍之TEM圖像顯示於圖1(b)。
觀察該等圖時，矽基板之表面與第一層之界面及該第一層與第二層之界面均顯示直線性的高明確邊界，確認各層均為均勻膜厚之平坦性高之層。
另外，上述獲得之第一層之EDX光譜示於圖2(a)，第二層之EDX光譜示於圖2(b)。
觀察圖2(a)時，第一層之組成大致上成為化學計量之CoSi2 ，另一方面，第二層之組成確定以Si：C：O：Co=0.362：0.284：0.281：0.074之原子比含有矽原子、碳原子、氧原子及鈷原子者。
(2)　電子束繞射分析
利用下述裝置及條件，對上述形成之二層膜中之第一層及第二層中之黑色部份進行電子束繞射分析。
裝置：日本電子(股)製造，電場放射型透過電子顯微鏡，型號「JEM-2100F」及Gatan公司製造之CCD照相機，型號「ES500W」
加速電壓：200kV
電子束直徑：Φ 數十nm
上述中獲得之第一層之電子束繞射圖像示於圖3(a)，第二層中之TEM圖像中黑色部份之電子束繞射圖像示於圖3(b)。又，由該等各部份之電子繞射像計算之面間隔及面角度與理論值同時示於表1中。
圖3(a)及(b)分別顯示CoSi2 單結晶之理論左右之圖型，表1中之面間隔及面角度由於分別顯示與CoSi2 單結晶之理論值相當一致，故第一層及第二層中之黑色部份均確定為由CoSi2 單結晶所構成者。由該結果，第二層推測為在由包含碳之氧化矽所構成之基質中含有矽化鈷者。
(3)比電阻與薄片電阻之測定
利用下述裝置及條件，對上述形成之二層膜測定比電阻及薄片電阻。
裝置：三菱化學(股)製造，低電阻率計，型號「Loresta-EP MCP-T360」
電阻率修正係數RCF：4.532
試料尺寸：2cm×2cm
結果，上述二層膜之比電阻為29.5μΩ‧cm，薄片電阻為1.31Ω/□(歐姆/平方)。
實施例2
上述實施例1中，除使壓力1Pa下之加熱溫度成為700℃以外，餘與實施例1同樣，於矽基板上形成二層膜。
與實施例1同樣測定此處形成之二層膜之比電阻為33.5 μΩ‧cm，薄片電阻為2.91Ω/□。
實施例3
上述實施例1中，除使壓力1Pa下之加熱溫度成為900℃以外，餘與實施例1同樣，於矽基板上形成二層膜。
與實施例1同樣測定此處形成之二層膜之比電阻為56.5 μΩ‧cm，薄片電阻為3.53Ω/□。
實施例4(加熱溫度之影響)
針對Si(100)基板，使其浸漬於濃度1重量%之氟化氫水溶液中一分鐘，以超純水洗淨後，藉由乾燥使表面乾淨化。同樣獲得6片經氟化氫處理之Si(100)基板。
針對該等基板之各基板，與實施例1同樣，於手套箱中塗佈上述調製例1中調製之塗佈用組成物後，於400℃下加熱60分鐘。接著自手套箱取出經塗佈及400℃加熱後之各基板。接著針對該等基板中之5片，在1Pa之壓力下使用市售RTA裝置，藉由使加熱溫度分別成為500℃、600℃、700℃、800℃、及900℃加熱60分鐘，於5片基板上分別形成加熱溫度不同之二層膜。剩下之一片未在壓力1Pa下進行加熱，直接提供於後續之X射線繞射分析。
利用下述裝置及條件對該等二層膜中之第一層進行X射線繞射分析。
裝置：Mac‧Science公司製造，X射線繞射裝置，型號「M18XHF-SRA」
線源：銅
試料尺寸：2cm×2cm
電壓及電流：40kV，60mA
測定範圍：20~80°
掃描速度：5°/分鐘
圖4(a)顯示2θ=32~35°範圍之圖，圖4(b)顯示2θ=67~73°範圍之圖。
觀察圖4(a)及(b)時，確定第一層在1Pa之壓力下以500℃加熱幾乎看不到結晶性，但加熱溫度超過500℃時顯示結晶性。再者，第一層確定為依循下層之矽基板之結晶方向結晶成長成磊晶者。
實施例5(自二層膜去除第二層)
與上述實施例1同樣，於矽基板上形成二層膜。
以下述條件利用化學機械硏磨(CMP)去除該矽基板上之二層膜中之第二層，獲得矽基板上之矽化鈷單層膜。
硏磨裝置：Musashino電子(股)製造，型號「MA-200D」
硏磨墊：Fujimi incoperated(股)製造，品名「SURFIN XXX-5」
化學機械硏磨用水性分散體：JSR(股)製造，品名「氧化物硏磨用漿料"S31-D08"」
壓盤轉數：60rpm
硏磨時間：3分鐘
對上述獲得之矽基板上之矽化鈷單層膜進行如下述之評價。
(1)　剖面之掃描電子顯微鏡(SEM)觀察
本實施例中，分別以下列裝置及條件，對CMP前後之試料進行剖面之SEM觀察。
裝置：日立高科技公司製造，掃描電子顯微鏡，型號「S4800型」
加速電壓：1.5kV
CMP前之剖面SEM圖像示於圖5(a)，CMP後之剖面SEM圖像示於圖5(b)。由該等剖面之SEM圖像，確認可藉由上述CMP僅去除二層膜中之第二層(上層)。
(2)比電阻測定及薄片電阻測定
與實施例1同樣測定上述CMP後之膜(結晶性矽化鈷單層膜)之比電阻為18.1μΩ‧cm，薄片電阻為4.22Ω/□。
參考例1(於自然氧化膜上之膜形成)
除使用Si(111)基板作為基板，以氟化氫水溶液進行基板上面之乾淨化以外，餘與實施例1同樣於矽基板上形成膜。此處使用之基板為其整面上具有自然氧化膜之矽基板。
針對上述形成之膜，與實施例1同樣拍攝之剖面TEM圖像(倍率500,000倍)示於圖6。觀察該照片，本參考例中，確認單層膜可僅形成於靠近自然氧化膜(圖6中記為「SiO2 」)上之部分。
實施例6(圖型狀之膜形成)
以微影術在整面具有自然氧化膜之Si(100)基板上形成如圖7所示之抗蝕圖型。圖7中，灰色著色之部分為具有抗蝕膜之區域。圖7(a)為顯示抗蝕圖型全部區域之模式圖，圖7(b)為圖7(a)中虛線所框起來之區域部分之擴大圖。該抗蝕圖型之線與空間圖型區域(圖7(a)中以「長條線」表示)之線寬H為30μm，間距寬度G為3μm，長度W、L及D分別為459μm、490μm及10μm。將具有該抗蝕圖型之基板浸漬於濃度1重量%之氟化氫水溶液中1分鐘，以超純水洗淨並經乾燥後，利用移除機剝離抗蝕膜，以超純水洗淨並乾燥，藉此在Si基板上形成由具有自然氧化膜區域與無自然氧化膜區域所構成之圖型。
針對該基板，在氧濃度1體積ppm以下之氮氣環境之手套箱中，使用旋轉塗佈器以轉數2,000rpm，旋轉時間30秒之條件塗佈上述調製例1調製之塗佈用組成物後，在一大氣壓下，於400℃加熱60分鐘。接著自手套箱取出經塗佈且於400℃加熱後之矽基板，在1Pa之減壓下，利用市售RTA裝置在800℃下加熱60分鐘，藉此於矽基板上形成膜。
此處形成之膜的光學顯微鏡照片示於圖8。圖8之攝影區域相當於圖7(b)中以點鏈線框起來之區域。
觀察圖8時，可了解Si基板上無自然氧化膜之區域上之膜，與具有自然氧化膜之區域上之膜均形成圖型。組合探討該圖7之照片及實施例1~5及參考例1之結果，認為本實施例中形成之膜為由Si基板上無自然氧化膜之區域上之二層膜，與具有自然氧化膜之區域上之單層膜所構成之圖型狀之膜。
因此，如上述「實施方式」中之說明，二層膜中之第一層之結晶性矽化鈷膜由於形成至比矽表面更深入，故針對本實施例所形成之圖型狀之膜，藉由去除相當於僅在靠近原先矽表面之上的部分所形成之膜之厚度的表面，可形成具有由矽與結晶性矽化鈷所構成之微細圖型之表面。
[發明效果]
藉由本發明之方法，可以簡易方法在由矽構成之表面上容易、快速且便宜的形成結晶性矽化鈷膜。
以本發明之方法形成之結晶性矽化鈷膜由於為結晶性優異、導電性優異者，故除適合作為半導體裝置之電極材料以外，亦適合使用作為各種電性接觸材料。
又，利用本發明之方法於形成結晶性矽化鈷膜之過程中產生之二層膜，由於其本身即為導電性優異者，故可適當地使用於半導體裝置等所用之各種電極材料等之用途中。
圖1為實施例1中於矽基板上形成之二層膜之剖面之TEM圖像。圖1(a)為倍率50,000倍，圖1(b)為倍率500,000倍。
圖2為實施例1中於矽基板上形成之二層膜之EDX光譜。圖2(a)為第一層之EDX光譜，圖2(b)為第二層之EDX光譜。
圖3為實施例1中於矽基板上形成之二層膜之電子束繞射影像。圖3(a)為第一層之電子束繞射影像，圖3(b)為第二層中之TEM照相中呈現黑色之部分的電子束繞射圖像。
圖4為實施例4中於不同加熱溫度之矽基板上形成之二層膜中之第一層之XRD圖。圖4(a)為2θ=32~35°範圍的圖，圖4(b)為2θ=67~73°範圍之圖。
圖5為實施例中化學機械硏磨前後之剖面SEM圖像。圖5(a)為化學機械硏磨前之剖面SEM圖像，圖5(b)為化學機械硏磨後之剖面SEM圖像。
圖6為參考例1中形成之膜的剖面TEM圖像。
圖7為顯示實施例6中於矽基板上形成之光阻圖型之說明圖。圖7(a)為顯示光阻圖型之整個區域之模式圖，圖7(b)為圖7(a)中以虛線框起來的區域之部分擴大圖。
圖8為實施例6中形成之圖型狀膜之光學顯微鏡照片。

Claims (9)

  1. 一種結晶性矽化鈷膜之形成方法，其特徵為經過在由矽所成之表面上塗佈使以下述式(1A)或(1B)表示之化合物或其聚合物與0價鈷錯合物混合所獲得之組成物並形成塗膜，Sin X2n+2 　(1A)Sim X2m 　(1B)(式(1A)及(1B)中，X各為氫原子或鹵素原子，n為1~10之整數，m為3~10之整數)，使該塗膜以550~900℃加熱之步驟，藉此在由矽構成之表面上形成由結晶性矽化鈷所成之第一層與在該第一層上之含有矽原子、氧原子、碳原子及鈷原子之第二層所構成之二層膜，接著去除前述二層膜之前述第二層。
  2. 如申請專利範圍第1項之方法，其中前述結晶性矽化鈷為矽化鈷單結晶。
  3. 如申請專利範圍第1項之方法，其中前述由矽所成之表面為矽基板之表面。
  4. 如申請專利範圍第1至3項中任一項之方法，其中前述由矽所成之表面為在其一部份區域上具有矽氧化物之薄膜者，所形成之結晶性矽化鈷膜為圖案狀之結晶性矽化鈷膜。
  5. 一種在由矽構成之表面上形成由結晶性矽化鈷所成之第一層與在該第一層上之含有矽原子、氧原子、碳原子及鈷原子之第二層所構成之二層膜之方法，其特徵為經過在由矽所構成之表面上塗佈使以上述式(1A)或(1B)表示之化合物與0價鈷錯合物混合所獲得之組成物並形成塗膜，並使該塗膜在550~900℃加熱之步驟。
  6. 如申請專利範圍第5項之方法，其中由前述結晶性矽化鈷所成之第一層為由矽化鈷之單結晶所成之層。
  7. 如申請專利範圍第5項之方法，其中前述由矽所成之表面為矽基板之表面。
  8. 如申請專利範圍第5至7項中任一項之方法，其中前述由矽所成之表面為在其一部份區域上具有矽氧化物之薄膜者，所形成之二層膜為圖案狀之二層膜。
  9. 一種二層膜，其特徵為以申請專利範圍第5至7項中任一項之方法所形成之由結晶性矽化鈷所成之第一層與於該第一層上之含有矽原子、氧原子、碳原子及鈷原子之第二層所構成。
TW099145822A 2009-12-25 2010-12-24 Method for forming crystalline silicite film TWI500073B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009295450 2009-12-25

Publications (2)

Publication Number Publication Date
TW201125023A TW201125023A (en) 2011-07-16
TWI500073B true TWI500073B (zh) 2015-09-11

Family

ID=44195917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099145822A TWI500073B (zh) 2009-12-25 2010-12-24 Method for forming crystalline silicite film

Country Status (6)

Country Link
US (1) US9653306B2 (zh)
JP (1) JP5445795B2 (zh)
KR (1) KR101384395B1 (zh)
CN (1) CN102656667B (zh)
TW (1) TWI500073B (zh)
WO (1) WO2011078399A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10718901B2 (en) * 2013-06-26 2020-07-21 Micron Technology, Inc. Photonic device having a photonic crystal lower cladding layer provided on a semiconductor substrate
CN106571287A (zh) * 2015-10-12 2017-04-19 上海新昇半导体科技有限公司 外延层的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814294A (en) * 1987-07-30 1989-03-21 Allied-Signal Inc. Method of growing cobalt silicide films by chemical vapor deposition
US6251777B1 (en) * 1999-03-05 2001-06-26 Taiwan Semiconductor Manufacturing Company Thermal annealing method for forming metal silicide layer
US6753245B2 (en) * 2000-06-29 2004-06-22 Board Of Trustees, The University Of Illinois Organometallic compounds and their use as precursors for forming films and powders of metal or metal derivatives
US6797602B1 (en) * 2001-02-09 2004-09-28 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with supersaturated source/drain extensions and metal silicide contacts
US20080254218A1 (en) * 2007-04-16 2008-10-16 Air Products And Chemicals, Inc. Metal Precursor Solutions For Chemical Vapor Deposition

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4324854A (en) * 1980-03-03 1982-04-13 California Institute Of Technology Deposition of metal films and clusters by reactions of compounds with low energy electrons on surfaces
JPS59169127A (ja) * 1983-03-17 1984-09-25 Toshiba Corp 半導体装置の製造方法
US5700400A (en) * 1993-06-15 1997-12-23 Nippon Oil Co., Ltd. Method for producing a semiconducting material
JP2586345B2 (ja) 1994-10-14 1997-02-26 日本電気株式会社 コバルトシリサイド膜より成る半導体装置及び該装置の製造方法
JP3424232B2 (ja) 2000-03-13 2003-07-07 ジェイエスアール株式会社 シリコン膜の形成方法
JP2002083974A (ja) * 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
KR100361532B1 (ko) 2000-06-23 2002-11-18 주식회사 하이닉스반도체 반도체소자의 게이트전극 제조방법
JP3756736B2 (ja) * 2000-07-24 2006-03-15 矢崎総業株式会社 ワイパ制御装置
JP3745959B2 (ja) * 2000-12-28 2006-02-15 セイコーエプソン株式会社 シリコン薄膜パターンの形成方法
JP2003313299A (ja) 2002-04-22 2003-11-06 Seiko Epson Corp 高次シラン組成物及び該組成物を用いたシリコン膜の形成方法
JP4636236B2 (ja) * 2003-10-16 2011-02-23 Ｊｓｒ株式会社 シリコン・コバルト膜形成用組成物およびシリコン・コバルト膜の形成方法
WO2005038891A1 (ja) * 2003-10-16 2005-04-28 Jsr Corporation シリコン・コバルト膜形成用組成物、シリコン・コバルト膜およびその形成方法
US20060246217A1 (en) 2005-03-18 2006-11-02 Weidman Timothy W Electroless deposition process on a silicide contact
US8772214B2 (en) * 2005-10-14 2014-07-08 Air Products And Chemicals, Inc. Aqueous cleaning composition for removing residues and method using same
US20070099806A1 (en) * 2005-10-28 2007-05-03 Stewart Michael P Composition and method for selectively removing native oxide from silicon-containing surfaces
TW200746268A (en) * 2006-04-11 2007-12-16 Applied Materials Inc Process for forming cobalt-containing materials
JP2008060201A (ja) * 2006-08-30 2008-03-13 Seiko Epson Corp 半導体装置の製造方法、薄膜トランジスタとその製造方法、電気光学装置とその製造方法、及び電子機器
JPWO2008111499A1 (ja) * 2007-03-12 2010-06-24 昭和電工株式会社 コバルト含有膜形成材料、および該材料を用いたコバルトシリサイド膜の製造方法
KR101172311B1 (ko) 2010-10-29 2012-08-14 에스케이하이닉스 주식회사 반도체 장치 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814294A (en) * 1987-07-30 1989-03-21 Allied-Signal Inc. Method of growing cobalt silicide films by chemical vapor deposition
US6251777B1 (en) * 1999-03-05 2001-06-26 Taiwan Semiconductor Manufacturing Company Thermal annealing method for forming metal silicide layer
US6753245B2 (en) * 2000-06-29 2004-06-22 Board Of Trustees, The University Of Illinois Organometallic compounds and their use as precursors for forming films and powders of metal or metal derivatives
US6797602B1 (en) * 2001-02-09 2004-09-28 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device with supersaturated source/drain extensions and metal silicide contacts
US20080254218A1 (en) * 2007-04-16 2008-10-16 Air Products And Chemicals, Inc. Metal Precursor Solutions For Chemical Vapor Deposition

Also Published As

Publication number Publication date
US9653306B2 (en) 2017-05-16
WO2011078399A1 (ja) 2011-06-30
CN102656667B (zh) 2015-08-26
KR101384395B1 (ko) 2014-04-10
JPWO2011078399A1 (ja) 2013-05-09
JP5445795B2 (ja) 2014-03-19
US20120301731A1 (en) 2012-11-29
TW201125023A (en) 2011-07-16
CN102656667A (zh) 2012-09-05
KR20120112484A (ko) 2012-10-11

Similar Documents

Publication Publication Date Title
TWI713607B (zh) 光子裝置、用於沈積層於光子裝置中的氣相沈積製程以及光活性材料
JP6296793B2 (ja) エピタキシャル構造、その形成方法、および、それを含むデバイス
KR102579500B1 (ko) 반도체 금속 디칼코제나이드의 단층 막, 그것을 만드는 방법, 및 그것의 사용
Dallaporta et al. Silicon dioxide defects induced by metal impurities
Yabuki et al. Synthesis of copper conductive film by low-temperature thermal decomposition of copper–aminediol complexes under an air atmosphere
US20140234200A1 (en) Growth of graphene films from non-gaseous carbon sources
Hemani et al. Interfacial graphene growth in the Ni/SiO2 system using pulsed laser deposition
KR101523172B1 (ko) 금속-칼코게나이드 박막의 제조방법 및 그에 의해 제조되는 금속-칼코게나이드 박막
KR101228883B1 (ko) 금속규소화합물 박막 및 그 제조방법
TWI500073B (zh) Method for forming crystalline silicite film
Srinadhu et al. Shape transitions of Cu3Si islands grown on Si (1 1 1) and Si (1 0 0)
Iriarte Growth of nickel disilicide nanowires by CVD
CN114381806A (zh) 二维氮化铝晶体的制备方法
Jin et al. Influence of SnO2 coating and annealing on the luminescence properties of porous silicon nanowires
JP4636236B2 (ja) シリコン・コバルト膜形成用組成物およびシリコン・コバルト膜の形成方法
Iriarte Growth of nickel silicide (NiSix) nanowires by silane decomposition
Liu et al. Precise synthesis of graphene by chemical vapor deposition
US10354882B2 (en) Low thermal budget crystallization of amorphous metal silicides
Chang et al. Study of diffusion and quality control for Co Si 2 formation by oxide-mediated cobalt silicidation with Ti capping
KR20230163180A (ko) 다층 단결정 육방정계 질화붕소 박막 및 이의 제조방법
KR101630070B1 (ko) 그래핀 및 자발적 패턴 전사를 이용한 그래핀 성장 방법
Kalarickal et al. Planar and 3-dimensional damage free etching of $\beta $-Ga2O3 using atomic gallium flux
김민식 Electrical Properties of Single and Multiple Layer Graphene: Carrier Concentration vs. Mobility
Hasunuma et al. Utilization of Si atomic steps for Cu nanowire fabrication
Shimoda et al. Liquid Silicon Family Materials (1): SiO 2, CoSi 2, and Al

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees