JP5443753B2

JP5443753B2 - 電力変換装置

Info

Publication number: JP5443753B2
Application number: JP2008334448A
Authority: JP
Inventors: 正昭繁田; 喜久雄高木; 孝史苅部; 紀子川上
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2008-12-26
Filing date: 2008-12-26
Publication date: 2014-03-19
Anticipated expiration: 2028-12-26
Also published as: JP2010158101A

Description

この発明は、ＬＬ（Lord Leveling：負荷平準化）機能を有するシステムであって、系統事故により瞬低が発生した場合には、負荷に対して所要の電力を供給する二次電池システムを含む電力供給システムの制御手段を備える電力変換装置に関する。

近年、半導体工場などでは、落雷による系統事故による瞬低時には、速やかに負荷を系統から遮断し、負荷に対して所要の電力を供給する瞬低補償装置の導入が進んでいる。

この種の電力変換装置として、商用電源系を用いて瞬低が生じて、電圧低下が生じたときに、これを補償することができるようにした電力変換装置が出現している。

従来の電力変換装置として、［特許文献１］に示すようなものがある。

この［特許文献１］に示される技術内容について、図１６乃至図２１を参照して説明する。

図１６は、従来の電力変換装置に係わるＳＰＳ（常時商用給電システム）である瞬低補償回路の概要を説明するブロック図である。図１７は、従来の電力変換装置の瞬低補償の事例を示すグラフで、（ａ）は、負荷電圧振幅の変動特性を示すグラフ、（ｂ）は、負荷電圧波形の変動特性を示すグラフ、（ｃ）は、サイリスタ電流の変動特性を示すグラフ、（ｄ）は、電力変換器の出力電流の変動特性を示すグラフである。図１８は、従来の電力変換装置の自立運転制御回路の原理を例示する回路図である。図１９は、従来の電力変換装置の負荷電圧制御系の原理を説明する回路図である。図２０は、従来の電力変換装置における抵抗負荷時の一巡伝達関数のゲイン周波数特性を示すグラフである。図２１は、従来の３相交流波形の場合において、負荷電圧を時間積分した磁束波形であり、直流電磁の影響を受けることによる不平衡な波形を例示するグラフである。

図１６に示す従来のＳＰＳ１は、交流電源（電力系統）９から高速スイッチ２を介して負荷３へ接続（給電）される。

高速スイッチ２と負荷３との間には、電力変換器４と、複数並列して接続される自立電源ユニット５とを備えている。これらの自立電源ユニット５として、例えば２次電池システムであるナトリウム−硫黄電池（ＮａＳ電池）システムが用いられており、ＮａＳ電池６と、このＮａＳ電池６に接続される直流チョッパ回路７とにより構成されている。

複数並列して接続される電源ユニット５は、電力変換器４および変圧器８を介して負荷３に電力供給する交流電源９に接続される。

高速スイッチ２は、ＶＣＢ（真空遮断機）や半導体スイッチを利用する。

このように構成した電源ユニット５は、系統の健全時は負荷平準化またはピークカット運転を行うが、電力系統で瞬低が発生した場合は、高速スイッチ２を遮断し電源ユニット５から必要とされる（通常の数倍の）負荷全電力を放電することにより瞬低補償制御運転を行う。特に高速スイッチ２として、コストの低い、例えばサイリスタスイッチを適用する場合は、このスイッチを高速に遮断するためにオフアシスト制御系（図示せず）による制御を利用する場合がある。

従来のオフアシスト制御系として、固定値回路、直流電流制御回路、直流電圧制御回路、系統連系運転制御回路、自立運転回路、パルス制御回路、系統事故検出回路、サイリスタゲート駆動回路、極性判定回路、オフアシスト電圧指令生成回路、逆関数回路、系統連系スイッチオフ状態検出回路（以上図示せず）を備えていた。

系統が健全な場合は、直流電流制御回路は、固定値回路に設定されたインバータの出力指令値をＮａＳ電池６の直流電圧検出値で除算することにより直流電流指令値を算出し、この直流電流指令値と直流電流検出値の偏差がゼロになるように双方向チョッパ回路のスイッチをオン／オフする。

この結果、ＮａＳ電池６からは所定の電力が出力される。これと並行して、直流電圧制御回路は、電力変換器の直流電圧を一定に制御するように有効電流指令を出力する。

系統連系運転制御回路は、直流電圧制御回路から有効電流指令値を入力し、電流制御を実行し、制御モード切替器を介してパルス制御回路に対して電力変換器４の出力電圧指令を出力する。

パルス制御回路は、入力した電力変換器４の出力電圧指令を例えばパルス幅変調制御により電力変換器４のゲートパルス信号を生成し、電力変換器４に対して出力する。

電源系統９に瞬低が発生した場合は、系統事故検出回路が検出した系統電圧振幅を瞬低検出のためのしきい値と比較することにより、瞬低の発生を検出し、瞬低発生信号を出力する。

サイリスタゲート駆動回路は、瞬低発生信号を検出すると、サイリスタのオフ信号を出力する。オフアシスト電圧指令生成回路は、瞬低が検出されるとオフアシスト電圧指令を生成し、出力する。

この結果、オフアシスト電圧指令に対するケートパルス信号が発生され電力系統９のサイリスタスイッチは速やかに遮断される。系統連系スイッチオフ状態検出回路は、サイリスタスイッチの系統側と負荷側の電圧とサイリスタ電流を入力し、サイリスタスイッチの両端の電圧が所定値以上でありサイリスタスイッチ電流が所定値以下である場合は、サイリスタスイッチがオフしたと判定しサイリスタスイッチオフ信号を出力する。制御モード切替装置は、サイリスタスイッチオフ信号を入力するとオフアシスト制御から自立運転制御に制御モードを切り替える。

この自立運転制御について、図１８に例示する従来の電力変換装置の自立運転制御回路の原理を例示する回路１０について説明する。

従来の電力変換装置の自立運転制御回路の原理を例示する回路１０は、インバータ１１と、ＬＣフィルタ１２と、変圧器の漏れインダクタンスLT １３と、巻線の銅損を表す抵抗RT１４と、負荷のインピーダンスZLOAD１５とから構成される。

この時の電流の連続の式、電圧方程式、コンデンサの電圧と電流の関係式は、［数１］〜［数３］に示す式（１）〜（３）で表すことができる。

三相／ｄｑ０変換の変換行列は、［数４］に示す式（４）で表される。

式（１）〜（３）の三相電圧と三相電流に対して三相／ｄｑ０変換し、ラプラス変換を施すと、ｄｑ軸成分で表示した電圧と電流は、［数５］〜［数７］に示す各式（５）〜（７）で表される。

図１９は、負荷電圧制御系の構成を示す。

負荷電圧制御回路２０は、ＰＩＤ制御回路本体２０ａと、プラント（ＬＣフィルタ、変圧器、負荷）の伝達関数演算部２０ｂとから構成される。

制御回路本体２０ａは、比例要素（比例ゲインＫ_Ｐ）と積分要素（積分時定数Ｔ_１）の和の形で構成される。伝達関数演算部２０ｂの一巡伝達関数は、［数８］に示す式（８）で表現できる。

図２０に、抵抗負荷時の一巡伝達関数のAC-AVRゲイン周波数特性を示す。

［数８］に示す式（８）において、ラプラス演算子_Ｓをｊ_ｗにより置換し、ゲイン周波数特性曲線を［数９］の各式（９）〜（１３）で定義されるｇ１、ｇ２、ｇ３およびｇ４と、それらの和により全体のゲイン周波数特性曲線ｇを導くことができる。

ここで、カットオフ周波数（角周波数）は、約５５［rad/sec］程度であるので、応答時間は、約１８［ms］程度とすることができる。

しかし、カットオフ周波数より高い周波数帯域におけるゲイン周波数特性曲線は、２０[dB/dec]または４０[dB/dec]で減少するため、ＰＩ制御系の場合は、負荷電圧が高い雌雄端数で振動するとその振動を抑制することが困難である。

図１７は、従来の電力変換装置の瞬低補償の事例を示すグラフで、（ａ）は、負荷電圧振幅の変動特性を示すグラフ、（ｂ）は、負荷電圧波形の変動特性を示すグラフ、（ｃ）は、サイリスタ電流の変動特性を示すグラフ、（ｄ）は、電力変換器の出力電流の変動特性を示すグラフである。

図１７（ａ）にて示すように、負荷電圧振幅の時間変化を示しており、系統に瞬低が発生した後に電力変換器が瞬低を検出し、オフアシスト制御によりサイリスタスイッチを遮断するまでの間は負荷電圧を制御していないために負荷電圧が低下している。サイリスタスイッチが遮断されオフアシスト制御が終了すると電力変換器は負荷電圧制御を開始している。

図１７（ｂ）は、負荷電圧波形の変動特性を示しており、オフアシスト制御期間は、サイリスタスイッチを流通する電流を遮断するため電流極性と逆極性の電圧を発生させるため負荷電圧が変動している。

図１７（ｃ）は、サイリスタ電流波形の変動特性を示しており、オフアシスト制御によりサイリスタが遮断され、電流がゼロになっている。

図１７（ｄ）は、電力変換器の出力電流波形の変動特性を示しており、オフアシスト制御が開始されると負荷が偏磁して偏磁過電流が発生しており、電流波形のピークが増大している。

図２１は、負荷電圧を時間積分した磁束波形であり、負荷の磁束に相当する直流偏磁が発生している。このように図２１に示す波形は、不平衡な波形を負荷の磁束で表している。

具体的には、１相の実線で表す波形（負荷磁束ＴＲ）が、波形の山の点Ｑ１でピークの所要磁束の半分以下である一方、谷の点Ｑ２では底の所要磁束以下になっている。次に、他の位相の点線で表す波形（負荷磁束ＳＴ）が、波形の谷の点Ｒ１でピークの所要磁束の半分程度である一方、山の点Ｒ２では山の所要磁束を上回っている。なお、点線で表す波形（負荷磁束ＲＳ）については、略正常波形が保持されている。

したがって、直流偏磁に基づく、負荷の磁束の乱れによる不平衡な波形が部分的に生じてピーク電流が全体的に所要電流以上に上昇する傾向があった。
特開２００４−２３８６０号公報

従来の電力変換装置１によれば、瞬低を検出し、オフアシスト制御により負荷を系統から切り離し、自立運転制御モードに移行すると、負荷電圧の振動が継続するようになる。この時、負荷が直流偏磁することにより電力変換器１の出力過電流となり、ゲートブロックによりシステムが停止する場合もあり得るという問題が生じている。

本発明は、上記に鑑みてなされたものであり、負荷平準化機能を有する一方で、系統事故により瞬低が発生した場合には、系統連系スイッチを遮断し、インバータの出力過電流により電力変換器としての機能を停止させることなく、負荷に対して所要の電力を安定に供給する二次電池システムを含む電力供給システムを提供することを目的とする。

本発明は、上記目的を達成するために、交流電源から高速スイッチを介して負荷に対して三相交流電力を供給する電力系統に変圧器とフィルタを介して並列接続され電力系統と連系運転を行う二次電池システムを含む自立電源系と、前記電力系統において瞬低が発生した場合に、高速スイッチを遮断し前記負荷へ電力を供給する前記自立電源系の出力電力を制御する制御系と、を具備し、前記制御系は、当該制御系の直流コンデンサ電圧を制御する直流電圧制御回路と、前記直流電圧制御回路の出力に基づき直流電流を制御する直流電流制御回路と、電力系統健全時おいて、前記直流電圧制御回路からの出力に基づき前記自立電源系の出力電流を制御する系統連系運転制御回路と、瞬低事故を検出する系統事故検出回路と、前記系統連系運転制御回路の高速スイッチがオフしたことを検出する系統連系スイッチオフ状態検出回路と、瞬低発生時において、オフアシスト制御を行うオフアシスト制御系と、前記系統事故検出回路と系統連系スイッチオフ状態検出回路から入力した信号の状態から瞬低事故発生を判別し、前記自立電源系のインバータの制御モードを切り替える制御モード切替器と、三相系統電圧位相信号および負荷電圧検出信号を入力して負荷電圧を定格値に制御するようにインバータ出力電流制御を行いインバータのゲートパルス信号を出力する自立運転電流制御手段と、前記制御モード切替器が出力する制御モード切替信号および前記自立運転電流制御手段から出力する三相電圧指令信号に基づき前記インバータのスイッチング状態を制御するパルス制御回路と、を備え、前記自立運転電流制御手段は、三相／ｄｑ変換器と、減算手段と、ＰＩＤ制御回路およびｄｑ／三相変換器を備え、前記三相系統電圧位相信号と前記負荷電圧検出信号を前記三相／ｄｑ変換器に入力し、該三相／ｄｑ変換器により得られたｄｑ軸信号成分と前記負荷電圧のｄｑ軸電圧指令信号とを前記減算手段に入力し、該減算手段により得られた偏差を前記ＰＩＤ制御回路に入力し、当該ＰＩＤ制御回路により得られた該ｄｑ軸電圧指令信号を前記ｄｑ／三相変換器に入力し、該ｄｑ／三相変換器より三相電圧指令信号を得るように構成し、前記ＰＩＤ制御回路は、比例要素と積分要素と微分要素とから構成されるＰＩＤ制御回路本体を備え、前記ＰＩＤ制御回路より得られたｄｑ軸電圧指令信号を、前記減算手段を介して該ＰＩＤ制御回路にフィードバックすることにより、前記瞬低発生時に前記高速スイッチがオフしたときに、前記負荷の直流偏磁による負荷電圧の変動を抑制して、出力過電流を抑制するようにしたことを特徴とする電力変換装置を提供する。

本発明によれば、負荷平準化機能を有するとともに、系統事故により瞬低が発生した場合には、インバータの出力過電流により電力変換器を停止させることなく、負荷に対して所要の電力を安定に供給することができる。

以下、本発明の電力変換装置の実施形態について、図１乃至図１５を参照して説明する。

［第１の実施形態］
本発明の第１の実施形態を示す、図１乃至図５を参照して説明する。

図１は、本発明の電力変換装置の第１の実施形態を示す回路構成図である。図２は、図１に示す自立運転制御系の回路構成図である。図３は、図２に示す自立運転制御系の負荷電圧制御系（ｄ軸信号成分）の回路構成図である。図４は、本発明の電力変換装置の第１の実施形態における開ループ伝達関数のゲイン周波数特性を示すグラフである。図５は、本発明の第１の実施形態の負荷電圧制御のシミュレーション結果を示す図である。

図１に示す電力変換装置３０Ａは、負荷３１に対して交流電力を供給する電力系統３２と、瞬低補償機能を備えた制御系３３Ａおよびこの制御系３３Ａからの出力を受けて自立電力を供給する二次電池システム、例えばＮａＳ電池５５を含む自立電源系３４とから構成される。

電力系統３２には、高速スイッチとしてのサイリスタ３６が接続され、ゲート側にサイリスタゲート駆動回路３８が設けられる。このサイリスタゲート駆動回路３８には、系統事故検出回路４６が接続され、電力系統３２の系統事故による瞬低が検出されることにより、サイリスタ３６の導通を停止するようにサイリスタ３６のゲートにオフ信号を出力するようになっている。

制御系３３Ａは、固定値回路４０、直流電流制御回路４１、直流電圧制御回路４２、系統連系運転制御回路４３、自立運転電流制御手段４４Ａ、パルス制御回路４５、系統事故検出回路４６、オフアシスト制御系４７、系統連系スイッチオフ状態検出回路５０およびパルス制御回路４５に対して制御モード切替信号を出力する制御モード切替器５１を有する。

固定値回路４０は、瞬低発生前の出力指令値を保持する回路である。

直流電流制御回路４１は、固定値回路４０と自立電源系３４のチョッパ回路４８に入力される直流電流と電池電圧検出値を用いて所定の出力になるように直流電流を制御する回路である。

直流電圧制御回路４２は、図１に示す状態に接続されており、系統連系運転制御回路４３へ接続される一方、切替スイッチ５３の常閉接点側を介して直流電流制御回路４１へ接続される。

系統連系運転制御回路４３は、インバータ４９の出力電流制御を実行し、制御モード切替器５１を介してパルス制御回路４５および自立運転電流制御手段４４Ａに対して制御モードを切替るインバータ出力電圧指令信号ｙ１を出力し、インバータ４９に対する出力電圧指令を出力する。これにより系統連系運転制御回路４３は、負荷平準化機能を実行することができる。

自立運転電流制御手段４４Ａは、電力系統３２の電圧検出する電圧検出器５２および負荷側の電圧を検出する平滑コンデンサ５６に接続される電圧検出線路Ｃ１およびＣ２を介してそれぞれ三相系統電圧位相信号ｖ１およびｖ２を入力し、負荷電圧が定格値になるようにインバータ出力電圧を制御するための三相電圧指令信号ｘ３を演算する機能を備える。

自立運転電流制御手段４４Ａにおける演算結果は、パルス制御回路４５へ出力して電力変換装置３０Ａの自立運転制御をなさしめるものである。

自立運転電流制御手段４４Ａは、具体的には、図２に示すように、三相／ｄｑ変換器６０と、減算手段６１と、ＰＩＤ（Proportional Integral Differential;比例・積分・微分）制御回路６２およびｄｑ／三相変換器６３とから構成される。

三相／ｄｑ変換器６０は、三相系統電圧位相信号ｖ１およびｖ２を入力し、三相／ｄｑ変換により系統電圧ペクトルの方向をｄ軸とし、ｄ軸に対して９０°進みの方向をｑ軸とする負荷電圧信号のｄｑ軸信号成分ｚ１を出力する。

減算手段６１は、負荷電圧のｄ軸電圧指令信号ｘ１０とｑ軸電圧指令信号ｘ１０から検出した負荷電圧信号のｄｑ軸信号成分ｚ１を差し引くことにより偏差値α１ａおよびα２ａを出力するものである。

ＰＩＤ制御回路６２は、比例要素（比例定数KP）と積分要素（積分時定数ＴＩ）と微分要素（微分時定数ＴＤ）から構成される。

ＰＩＤ制御回路６２は、偏差値α１ａよびα１ｂ入力することにより、ＰＩＤ制御を行ないｄ軸指令信号ｚ１ａおよびｑ軸指令信号ｚ１ｂ信号を出力することができる。

このＰＩＤ制御回路６２は、入力した偏差値α１ａおよびα１ｂのＰＩＤ制御により、偏差をゼロにするような電力変換装置３０Ａとしての出力電圧のｄ軸指令信号ｚ１ａとｑ軸指令値ｚ１ｂを出力することができる。

ｄｑ／三相変換器６３は、三相系統電圧位相信号ｖ１、ｄ軸成分であるｄ軸指令信号ｚ１ａおよびｑ軸指令信号ｚ１ｂを入力し、ｄｑ／三相信号に変換して三相電圧指令信号ｘ３を出力する。

図３は、ＰＩＤ制御回路による負荷電圧制御系の制御ブロックであって、ｄ軸成分側のみ示している。

ＰＩＤ制御回路６２は、ＰＩＤ制御回路本体６２ａと、その後段に設けられる一巡伝達関数演算手段６２ｂとより構成され、この一巡伝達関数演算手段６２ｂの後段から図３の点線で示すようにＰＩＤ制御回路本体６２ａの前段へｄ軸指令信号ｚ１ａがフィードバックするように設けられる。

減算手段６１（図２参照）は、ｄ軸指令信号ｚ１ａ（図３参照）を減算処理して更新された偏差値α１ａを出力するようになっている。

自立運転電流制御手段４４Ａのｑ軸成分側は、ｄ軸成分側と同様であるので説明を省略するが、ｄ軸成分側と同様にフィードバックし、差し引くことにより偏差値α１ｂを出力するものである。

このときの抵抗負荷時の本制御系の一巡伝達関数は、［数１０］に示す式（１４）で表現することができる。

式（１４）において、ラプラス演算子ｓをｊｗにより置換し、ゲイン周波数特性曲線を［数１１］に示す式（１５）〜（１８）で定義されるｇ１、ｇ２、ｇ３、ｇ４とそれらの和により式（１９）のように全体のゲイン周波数特性曲線ｇを構成する。

次に、図１に示すように、パルス制御回路４５は、自立運転電流制御手段４４Ａから三相電圧指令信号ｘ３と、制御モード切替器５１からインバータ出力電圧指令信号ｙ１を入力してＰＷＭ制御を行い、インバータ４９に対してゲートパルス信号ｘ４を出力するものであり、図示しないＰＷＭ制御回路を備える。

系統事故検出回路４６は、電圧検出器５２により電源Ｐの電圧を検出して系統事故である瞬低状態を検出する回路であり、瞬低を検出すると、サイリスタ３６のオフ信号（図示せず）をサイリスタゲート駆動回路３８に出力する。

また、制御系３３Ａの系統連系スイッチオフ状態検出回路５０には、電力系統３２の負荷電圧を示す三相系統電圧位相信号ｖ２が入力できるように電圧検出器５６を含む電圧検出線路Ｃ２が接続される。

オフアシスト制御系４７は、極性判定回路４７ａ、オフアシスト電圧指令生成回路４７ｂおよび逆関数回路４７ｃを備える。

極性判定回路４７ａは、サイリスタ３６の後段の電流を検出し、極性を判定する回路である。

この極性判定回路４７ａには、電力系統３２の電流検出器３７により電流を検出する電流検出線路Ｃ３が接続され、電流検出器３７にて検出した自立電源系出力電流信号ｉ１が電流検出線路Ｃ３を通じて入力するようになっている。

オフアシスト電圧指令生成回路４７ｂは、オフアシストが必要な状態になった場合に、サイリスタ３６の電流の極性に応じた電圧指令信号を生成する回路でありサイリスタ３６が切れるまでは作動するものである。

逆関数回路４７ｃは、フィルタ３９と変圧器３５の逆関数を掛けたインバータ４９のゲートパルス信号ｘ４を生成するものである。

系統連系スイッチオフ状態検出回路５０は、電圧検出器５２の電圧検出線路Ｃ１より入力する三相系統電圧位相信号ｖ１、電圧検出器５６の電圧検出線路Ｃ２を介して入力する三相系統電圧位相信号ｖ２、電流検出器３７より回路Ｃ３を介して入力する自立電源系出力電流信号ｉ１を入力して、制御モード切替器５１に対して制御モードの切り替えが必要な場合に、インバータ出力電圧指令信号ｙ１を出力するものである。

一方、自立電源系３４は、直流電圧源として用いる二次電池システム、例えばＮａＳ電池５５と、その後段に順次設けられる双方向チョッパ回路４８と、ＮａＳ電池５５の電圧を検出して直流電流制御回路４１および平滑コンデンサ５６と、電力変換手段としてのインバータ４９を備える。

ＮａＳ電池５５は、自立電源であるが、一定条件下では充・放電がなされ、電源Ｐが瞬低が発生した場合に、自前の電源として機能する構成になっている。

チョッパ回路４８は、ＮａＳ電池５５から所定の電力を負荷に供給するように直流電流を制御するものである。

インバータ４９は、直流電力を交流電力ｘ５に変換し、フィルタ３９および変圧器３５を介して電力系統３２の負荷３１側へ電力を供給するものである。

固定値回路４０に設定されたＮａＳ電池５５の出力指令値を電池出力電圧検出値で除算することにより直流電流指令値を算出し、この直流電流指令値と直流電流検出値の偏差がゼロになるように（双方向）チョッパ回路４８のスイッチをオン／オフ制御する。

次に、電力変換装置３０Ａの作用を、系統が健全な場合と、瞬低が発生した場合について、図１を参照して説明する。

［系統が健全な場合］
系統連系運転制御回路４３は、直流電圧制御回路４２から有効電流指令値とインバータ出力電流検出値を入力し、インバータ出力電流制御を行いインバータ出力電圧指令信号ｙ１パルス制御回路４５に出力する。

パルス制御回路４５は、入力したインバータ４９の出力電圧指令を用いてＰＷＭ制御によりゲートパルス信号ｘ４をゲートパルス信号としてインバータ４９に対して出力する。

［系統に瞬低が発生した場合］
オフアシスト電圧指令生成回路４７ｂは、瞬低が検出されるとオフアシスト電圧指令を生成し、出力する。

系統連系運転制御回路４３は、系統事故検出回路４６が検出した系統電圧振幅を瞬低検出のための閾値と比較することにより、瞬低の検出信号を出力する。

サイリスタゲート駆動回路３８は、瞬低検出信号を入力すると、サイリスタ３６に対してゲートオフ信号を出力する。

なお、この時のゲートオフの高速性については、例えば図４には、上述の式（１５）〜（１９）により得たｇ１〜ｇ４およびｇの「ＡＣ−ＡＶＲゲイン周波数特性」（１ＰＵ抵抗負荷時）を示す。

この図４において、カットオフ角周波数は、約５５[rad/sec]程度であり、応答時間は、約１８[ms]程度である。

また、微分要素の作用により、１〜１０[krad/sec]の角周波数帯域におけるゲイン角周波数特性が従来と対比して図４のＧ部に示すように平坦化している。

この時サイリスタ電流の極性判定回路４７ａは、サイリスタ電流の極性を判定し、電流極性信号をオフアシスト電圧指令生成回路４７ｂに出力する。逆関数回路４７ｃは、フィルタ３９と変圧器３５の逆伝達関数を掛けることによりオフアシスト電圧指令信号を出力する。

オフアシスト電圧指令生成回路４７ｂは、瞬低が検出されるとオフアシスト電圧指令を生成し、出力する。

この結果、オフアシスト電圧指令に対するゲートパルス信号が発生し、サイリスタ３６は速やかに遮断される。すると、系統連系スイッチオフ状態検出回路５０は、サイリスタ３６の系統側と負荷３１側の電圧とサイリスタ電流を入力しサイリスタ３６の両端の電圧が所定値以上でありサイリスタ電流が所定値以下である場合はサイリスタ３６がオフしたと判定しサイリスタオフ信号を出力する。同時に、制御モード切替器５１は、サイリスタオフ信号を入力してオフアシスト制御から自立運転制御に制御モードを切り替える。

この自立運転制御モードへの移行により、制御系３３Ａの自立運転電流制御手段４４Ａは、三相／ｄｑ変換器６０により三相系統電圧位相信号ｖ１およびｖ２を入力し、三相／ｄｑ変換により系統電圧ペクトルの方向をｄ軸とし、ｄ軸に対して９０°進みの方向をｑ軸とする負荷電圧信号のｄｑ軸信号成分ｚ１を減算手段６１へ出力する。

減算手段６１は、ｄ軸電圧指令信号ｘ１０およびｑ軸電圧指令信号ｘ１０からｄｑ軸信号成分ｚ１を入力することにより、このｄｑ軸信号成分ｚ１とフィードバックされる負荷電圧ｄｑ軸電圧指令信号ｘ１０を加算して偏差値α１ａおよびα２ａを出力する。

ＰＩＤ制御回路６２は、入力した偏差値α１ａおよびα１ｂゼロにするようにＰＩＤ制御により電力変換器３０Ａとしての出力電圧のｄ軸指令信号ｚ１ａとｑ軸指令信号ｚ１ｂを出力する。

このように、電力変換装置３０Ａの制御系３３Ａの自立運転電流制御手段４４Ａの作用により、パルス制御回路４５のＰＷＭ制御によりインバータ４９に対してゲートパルス信号ｘ４を出力する。

上記の制御により、インバータ４９の出力電流を制御して負荷電圧制御を開始の際、負荷３１が直流偏磁することによりインバータ４９による電力変換器としての出力過電流を防止し、図２１の点線ｚで示すように、磁束波形を正常値に近い状態に修正することができ、安定な瞬低補償制御を実現させることができる電力変換装置を得ることができる。

従来のＰＩ型の負荷電圧制御回路を適用した場合は、負荷電圧はＬＣフィルタの共振周波数で決まる持続振動波形となるが、ＰＩＤ制御方式の場合には、所要の負荷電圧制御回路（図示せず）において、微分要素の効果により、例えば図５に示すように、ｄ軸成分の電圧位相信号ｖ１０およびフィードバック信号ｆ１を所望の電圧波形を得ることができ、より安定に負荷電圧制御を実現できる。

このように、電力変換装置３０Ａによれば、ＰＩＤ制御方式を用いた負荷電圧制御回路により自立運転電流制御手段４４Ａを構成しているため、自立運転制御状態において負荷電圧に振動が発生した場合においても、速やかにその振動を抑制できるので、所定の目標時間内に負荷電圧を所定のレベル以内に復電させ、安定な瞬低補償制御を実現させることができる。

［第２の実施形態］
次に、本発明の第２の実施形態について、図６および図７を参照して説明する。図６は、本発明の電力変換装置の第２実施形態を示す回路構成図である。

図７は、図６に示す自立運転制御系の回路構成図である。

図６に示す電力変換装置３０Ｂは、自立電源制御系３３Ａに自立運転電流制御手段４４Ｂを備える。この自立運転電流制御手段４４Ｂは、電力系統３２の電圧検出器５２および負荷側の電圧検出する平滑コンデンサ５６に接続される電圧検出線路Ｃ１およびＣ２を介して接続される。

自立運転電流制御手段４４Ｂは、電圧検出線路Ｃ１およびＣ２を介してそれぞれ三相系統電圧位相信号ｖ１およびｖ２を入力するように設けられ、三相系統電圧位相信号ｖ１およびｖ２を入力により負荷電圧が定格値になるようにインバータ出力電圧を制御するための三相電圧指令信号ｘ３０を演算する機能を備える。

自立運転電流制御手段４４Ｂにおける演算結果は、パルス制御回路４５へ出力して電力変換装置３０Ｂの自立運転制御をなさしめるものである。

この自立運転電流制御手段４４Ｂは、図７に示すように、三相／ｄｑ変換器６０と、減算手段６１と、ＰＩＤ制御回路６２と、共振抑制制御回路６４およびｄｑ／三相変換器６３を有する。

共振抑制制御回路６４は、共振抑制制御機能を有する三相／ｄｑ変換器７０と、比例ゲイン７１および減算手段７２を備える。

三相／ｄｑ変換器７０は、フィルタコンデンサへの三相入力のコンデンサ電流検出信号ｉ１０と三相系統電圧位相信号ｖ１を入力し、三相／ｄｑ変換によりフィルタコンデンサ電流のｄｑ軸信号成分ｚ３０を出力する。

ｄｑ軸信号成分ｚ３０に比例ゲイン７１を乗算することにより、フィルタコンデンサ電流のｄ軸信号成分ｚ３１およびｑ軸信号成分ｚ３２を入力し、比例ゲイン７１を２倍にしたｄ軸信号成分ｚ３１およびｑ軸信号成分ｚ３２を出力する。

減算手段７２は、ＰＩＤ制御回路６２から出力するｄ軸指令信号ｚ２ａおよびｑ軸指令信号ｚ２ｂからフィルタコンデンサ電流のｄ軸信号成分ｚ３１およびｑ軸信号成分ｚ３２をそれぞれ入力して差し引きｄ軸信号成分ｚ３１２およびｑ軸信号成分ｚ３２２を出力するものである。

ｄｑ／三相変換器６３は、これらのｄ軸信号成分ｚ３１２およびｑ軸信号成分ｚ３２２を入力して、三相電圧指令信号ｘ３０を出力する。

電力変換装置３０Ｂのその他の構成は、図１乃至図３に示す第１の実施形態の構成と同様であるので説明を省略する。

次に、電力変換装置３０Ｂの作用を、系統が健全な場合と、瞬低の状態が発生した場合について、図６を参照して説明する。

［系統が健全な場合］
図１乃至図５に示す、第１の実施形態の構成による作用と同様であるので説明を省略する。

系統事故検出回路４６は、検出した系統電圧振幅を瞬低検出のための閾値と比較することにより、瞬低検出信号を出力する。

なお、この時のゲートオフの高速性については、例えば図４には、上述の式（１５）〜式（１９）により得たｇ１〜ｇ４およびｇの「ＡＣ−ＡＶＲゲイン周波数特性」（１ＰＵ抵抗負荷時）を示す。

この結果、自立運転制御モードへの移行により、制御系３３Ｂの自立運転電流制御手段４４Ｂが、三相／ｄｑ変換器６０により三相系統電圧位相信号ｖ１およびｖ２を入力する。

三相／ｄｑ変換器６０は、三相系統電圧位相信号ｖ１およびｖ２を三相／ｄｑ変換により系統電圧ペクトルの方向をｄ軸とし、ｄ軸に対して９０°進みの方向をｑ軸とする負荷電圧信号のｄｑ軸信号成分ｚ１を減算手段６１へ出力する。

減算手段６１は、負荷電圧のｄ軸指令信号とｑ軸指令信号からｄｑ軸信号成分ｚ１を減算することにより、偏差値α２ａおよびα２ｂを出力する。

偏差値α２ａよびα２ｂ入力したＰＩＤ制御回路６２は、ＰＩＤ制御を行ないｄ軸指令信号ｚ２ａおよびｑ軸指令信号ｚ２ｂ信号を共振抑制制御回路６４へ出力する。

共振抑制制御回路６４は、減算手段７２と三相／ｄｑ変換器７０と比例ゲイン７１とから構成される。三相／ｄｑ変換器７０が、フィルタコンデンサへの三相入力電流のコンデンサ電流検出信号ｉ１０と三相系統電圧位相信号ｖ１を入力し、三相／ｄｑ変換によりフィルタコンデンサ電流のｄｑ軸信号成分ｚ３０を出力する。

比例ゲイン７１は、このｄｑ軸信号成分ｚ３０を入力し、比例ゲイン７１を乗算したｄ軸信号成分ｚ３１およびｑ軸信号成分ｚ３２を出力する。

減算手段７２は、ＰＩＤ制御回路６２から出力されるｚ２ａおよびｑ軸指令信号ｚ２ｂからｄ軸信号成分ｚ３１およびｑ軸指令信号ｚ３２を減算し出力電圧のｄ軸信号成分ｚ３１１およびｑ軸指令信号ｚ３２１をｄｑ／三相変換器６３に対して出力する。

ｄｑ／三相変換器６３は、三相電圧指令信号ｘ３０を、図６に示すように、パルス制御回路４５へ出力する。

パルス制御回路４５は、入力したインバータ４９の出力電圧指令を用いてＰＷＭ制御によりゲートパルス信号ｘ３１をゲートパルス信号としてインバータ４９に対して出力する。

このように、電力変換装置３０Ｂの制御系３３Ｂの自立運転電流制御手段４４Ｂの制御作用を経て、パルス制御回路４５からインバータ４９へ三相電圧指令信号ｘ３０を出力する。

その他の作用については、上述した第１の実施形態の構成による作用と同様であるので説明を省略する。

上述したように、電力変換装置３０Ｂによれば、インバータ４９の出力過電流を防止し、図１７の点線ｚで示すように、磁束波形を正常値に近い状態に修正することができ、安定な瞬低補償制御を実現させることができる電力変換装置を得ることができる。

このように、ＰＩＤ制御方式を用いた負荷電圧制御回路により自立運転電流制御手段４４Ｂを構成しているため、自立運転制御状態において負荷電圧に振動が発生した場合においても、速やかにその振動を抑制できるので、所定の目標時間内に負荷電圧を所定のレベル以内に復電させ、更に安定な瞬低補償制御を実現させることができる。

［第３の実施形態］
次に、本発明の第３の実施形態について、図８および図９を参照して説明する。

図８は、本発明の電力変換装置の第３の実施形態を示す回路構成図である。

図９は、図８に示す自立運転制御系の回路構成図である。

図８に示す電力変換装置３０Ｃは、自立電源制御系３３Ｂに自立運転電流制御手段４４Ｃを備える。

この自立運転電流制御手段４４Ｃは、電力系統３２の電圧検出器５２および負荷側の平滑コンデンサ５６に接続される電圧検出線路Ｃ１およびＣ２を介して接続される。

自立運転電流制御手段４４Ｃは、電圧検出線路Ｃ１およびＣ２を介してそれぞれ三相系統電圧位相信号ｖ１およびｖ２を入力するように設けられ、三相系統電圧位相信号ｖ１およびｖ２を入力により負荷電圧が定格値になるようにインバータ出力電流を制御するための三相電圧指令信号ｘ４０を演算する機能を備える。

自立運転電流制御手段４４Ｃにおける演算結果は、パルス制御回路４５へ出力して電力変換装置３０Ｃの自立運転制御をなさしめるものである。

この自立運転電流制御手段４４Ｃは、具体的には、図９に示すように、三相／ｄｑ変換器６０と、減算手段６１と、ＰＩＤ制御回路６２と、共振抑制制御回路６４と、系統電圧のフィードフォワード制御系６５およびｄｑ／三相変換器６３とから構成される。

フィードフォワード制御系６５は、図９に示すように、共振抑制制御回路６４から出力されるｄ軸信号成分ｚ３１３およびｑ軸信号成分ｚ３２３を入力する加算手段８１および８２と、負荷電圧ｄｑ軸電圧指令信号ｘ１０と系統電圧位相信号Ｖ１を入力して三相／ｄｑ変換信号ｚ４１を出力する三相／ｄｑ変換器８０とから構成される。

フィードフォワード制御系６５は、加算手段８１および８２にて、ｄ軸信号成分ｚ３１３およびｑ軸信号成分ｚ３２３、三相／ｄｑ変換信号ｚ４１を入力し、加算処理して電圧制御指令としてｄ軸成分制御信号ｚ４３とｑ軸成分制御信号ｚ４４を出力するものである。

それによって、系統電圧のフィードフォワード制御作用が得られる。

電力変換装置３０Ｃのその他の構成は、図６および図７に示す第２の実施形態の構成と同様であるので説明を省略する。

次に、電力変換装置３０Ｃの作用を、系統が健全な場合と、瞬低の状態が発生した場合について、図８および図９を参照して説明する。

系統事故検出回路４６は、検出した系統電圧振幅を瞬低検出のための閾値と比較することにより、瞬低の検出信号を出力する。

この結果、自立運転制御モードへの移行により、制御系３３Ｃの自立運転電流制御手段４４Ｃが、三相／ｄｑ変換器６０により系統電圧位相信号ｖ１および負荷電圧検出信号ｖ２を入力する。

三相／ｄｑ変換器６０は、これらの系統電圧位相信号ｖ１および負荷電圧検出信号ｖ２を三相／ｄｑ変換により系統電圧ベクトルの方向をｄ軸とし、ｄ軸に対して９０°進みの方向をｑ軸とする負荷電圧信号のｄｑ軸信号成分ｚ１を減算手段６１へ出力する。

減算手段６１は、負荷電圧ｄ軸指令信号とｑ軸指令信号から負荷電圧のｄｑ軸電圧指令信号ｘ１０を差し引くことにより偏差α３ａおよびα３ｂを出力する。

この偏差値α３ａおよびα３ｂを入力したＰＩＤ制御回路６２は、偏差値α３ａおよびα３ｂのＰＩＤ制御を行ない、ｄ軸指令信号ｚ３ａおよびｑ軸指令信号ｚ３ｂ信号をフィードフォワード制御系６５へ出力する。

フィードフォワード制御系６５の加算手段８１および８２は、共振抑制制御回路６４が出力するｄ軸信号成分ｚ３１３およびｑ軸信号成分ｚ３２３に対して、三相／ｄｑ変換器８０が出力する三相／ｄｑ変換信号ｚ４１をフィードフォワード成分として加算し、ｄ軸成分制御信号ｚ４３およびｑ軸成分制御信号ｚ４４をｄｑ／三相変換器６３に対して出力する。

ｄｑ／三相変換器６３は、三相電圧指令信号ｘ４０を、図８に示すように、パルス制御回路４５へ出力する。

パルス制御回路４５は、インバータ出力電圧指令信号ｙ１として入力したインバータ４９の出力電圧指令を用いてＰＷＭ制御によりケートパルス信号ｘ４１をゲートパルス信号としてインバータ４９に対して出力する。

その他の作用については、上述した第２の実施形態の構成による作用と同様であるので説明を省略する。

上述したように、電力変換装置３０Ｃによれば、インバータ４９の負荷電圧制御を開始の際、負荷３１が直流偏磁することによりインバータ４９による電力変換器としての出力過電流を防止し、図２１の点線ｚで示すように、磁束波形を正常値に近い状態に修正することができ、安定な瞬低補償制御を実現させることができる電力変換装置を得ることができる。

このように、ＰＩＤ制御方式を用いた負荷電圧制御回路により自立運転電流制御手段４４Ｃを構成しているため、自立運転制御状態において負荷電圧に振動が発生した場合においても、速やかにその振動を抑制できると共に、系統電圧フィードフォワード制御が可能となり、電力変換器の出力電圧の応答を高速化することが可能である一方、所定の目標時間内に負荷電圧を所定のレベル以内に復電させ、更に安定な瞬低補償制御を実現させることができる。

［第４の実施形態］
次に、本発明の第４の実施形態について、図１０および図１１を参照して説明する。

図１０は、本発明の電力変換装置の第４の実施形態を示す回路構成図である。

図１１は、図１０に示す自立運転制御系の回路構成図である。

図１０に示す電力変換装置３０Ｄは、自立電源制御系３３Ｄに自立運転電流制御手段４４Ｄを備える。

この自立運転電流制御手段４４Ｄは、電力系統３２の電圧検出器５２および負荷側の平滑コンデンサ５６に接続される電圧検出線路Ｃ１およびＣ２を介して接続される。

自立運転電流制御手段４４Ｄは、電圧検出線路Ｃ１およびＣ２を介してそれぞれ三相系統電圧位相信号ｖ１およびｖ２を入力し負荷電圧が定格値になるようにインバータ出力電圧を制御するための三相電圧指令信号ｘ５０を演算する機能を備える。

自立運転電流制御手段４４Ｄにおける演算結果は、パルス制御回路４５へ出力して電力変換装置３０Ｄの自立運転制御をなさしめるものである。

自立運転電流制御手段４４Ｄは、具体的には、図１１に示すように、三相／ｄｑ変換器６０と、減算手段６１と、ＰＩＤ制御回路９０およびｄｑ／三相変換器６３とから構成される。

ＰＩＤ制御回路９０は、ＰＩＤ制御回路９０の微分制御要素を擬似微分要素
ｓＴ_ｄ／（１＋ｓＴ_ｆ）とした構成である。

すなわち、図２に示す第１の実施形態におけるｄ軸成分およびｑ軸成分であるｓＴ_ｄに代えて擬似微分制御方式にしたものである。

なお、Ｔ_ｄは微分時定数、Ｔ_ｆは一次遅れ時定数、Ｔ_ｆ＝γＴ_ｄ、１／γ＝微分ゲインである。

このように、図１１に示す自立運転制御系の回路は、微分制御要素を擬似微分制御方式に置き換えたものであり、微分ゲインで決まる一時遅れ要素のゲイン周波数特性は、［数１２］に示す式（２０）で表される。

図１１に示す自立運転制御系のゲイン周波数特性は、第１の実施形態のものに対して、［数１３］に示す式（２１）のｇ５が追加された特性であり、式（２１）で表される。

次に、電力変換装置３０Ｄの作用を、系統が健全な場合と、瞬低の状態が発生した場合について、図１０および図１１を参照して説明する。

この結果、自立運転制御モードへの移行により、制御系３３Ｄの自立運転電流制御手段４４Ｄが、三相／ｄｑ変換器６０により系統電圧位相信号ｖ１および負荷電圧検出信号ｖ２を入力する。

三相／ｄｑ変換器６０は、これらの信号ｖ１およびｖ２を入力し、三相／ｄｑ変換により系統電圧ペクトルの方向をｄ軸とし、ｄ軸に対して９０°進みの方向をｑ軸とする負荷電圧信号のｄｑ軸信号成分ｚ１を減算手段６１へ出力する。

減算手段６１は、ｄｑ軸信号成分ｚ１を入力することにより、ｄｑ軸電圧指令信号ｘ１０からフィードバックそれる負荷電圧のｄｑ軸信号成分ｚ１を減算して偏差値α４ａおよびα４ｂを出力する。

ＰＩＤ制御回路９０は、偏差値α１ａよびα１ｂ入力することにより、ＰＩＤ制御を行ないｄ軸指令信号ｚ４ａおよびｑ軸指令信号ｚ４ｂ信号を出力する。

このＰＩＤ制御回路９０は、入力した偏差値α１ａおよびα１ｂのＰＩＤ制御により、偏差をゼロにするようなインバータ出力電圧のｄ軸成分であるｄ軸指令信号ｚ４ａおよびｑ軸指令信号ｚ４ｂ信号を入力し、ｄｑ／三相信号に変換して三相電圧指令信号ｘ５０を出力する。

このように、電力変換装置３０Ｄの制御系３３Ｄの自立運転電流制御手段４４Ｄの制御作用を経て、パルス制御回路４５からインバータ４９へゲートパルス信号ｘ５１を出力する。

上記の制御により、インバータ４９の出力電圧を制御して負荷電圧制御を開始の際、負荷３１が直流偏磁することによりインバータ４９による電力変換器としての出力過電流を防止し、図２１の点線ｚで示すように、磁束波形を正常値に近い状態に修正することができ、安定な瞬低補償制御を実現させることができる電力変換装置を得ることができる。

また、高周波領域における微分制御要素によるゲインの増加を緩和することができるので、ノイズ等による影響を制御し、第１の実施形態で示す電力変換装置３０Ａと比べて一層信頼性の高い電力変換装置３０Ｄを得ることができる。

このように、電力変換装置３０Ｄによれば、擬似微分を用いたＰＩＤ制御方式の負荷電圧制御回路により自立運転電流制御手段４４Ｄを構成しているため、高周波領域における微分制御要素によるゲインの増加を緩和することができるので、負荷電圧に振動が発生した場合においても、速やかにその振動を抑制でき、所定の目標時間内に負荷電圧を所定のレベル以内に復電させ、安定な瞬低補償制御を実現させることができる。

［第５の実施形態］
次に、本発明の第５の実施形態について、図１２および図１３を参照して説明する。

図１２は、本発明の電力変換装置の第５の実施形態を示す回路構成図である。

図１３は、図１２に示す自立運転制御系の回路構成図である。

図１２に示す電力変換装置３０Ｅは、自立運転電流制御手段４４Ｅを備える。

この自立運転電流制御手段４４Ｅは、電力系統３２の電圧検出器５２および負荷側の平滑コンデンサ５６が電圧検出線路Ｃ１およびＣ２を介して接続される。

自立運転電流制御手段４４Ｅは、電圧検出線路Ｃ１およびＣ２を介してそれぞれ三相系統電圧位相信号ｖ１およびｖ２を入力し、負荷電圧が定格値になるようにインバータ電圧を制御するための三相電圧指令信号ｘ６０を演算する機能を備える。

自立運転電流制御手段４４Ｅにおける演算結果は、パルス制御回路４５へ出力して電力変換装置３０Ｅの自立運転制御をなさしめるものである。

この自立運転電流制御手段４４Ｅは、具体的には、図１３に示すように、三相／ｄｑ変換器６０と、減算手段６１と、ＰＩＤ制御回路９０と、共振抑制制御回路６４およびｄｑ／三相変換器６３とから構成される。

ＰＩＤ制御回路９０は、第４の実施形態で、共振抑制制御回路６４は、第２の実施形態でそれぞれ示されるものと同様である。また、電力変換装置３０Ｅのその他の構成は、図６および図７に示す第２の実施形態の構成と同様であるので説明を省略する。

次に、電力変換装置３０Ｅの作用を、系統が健全な場合と、瞬低の状態が発生した場合について、図１２を参照して説明する。

この結果、自立運転制御モードへの移行により、制御系３３Ｅの自立運転電流制御手段４４Ｅが、三相／ｄｑ変換器６０により系統電圧位相信号ｖ１および負荷電圧検出信号ｖ２を入力する。

三相／ｄｑ変換器６０は、これらの信号ｖ１およびｖ２を三相／ｄｑ変換により系統電圧ペクトルの方向をｄ軸とし、ｄ軸に対して９０°進みの方向をｑ軸とする負荷電圧信号のｄｑ軸信号成分ｚ１を減算手段６１へ出力する。

減算手段６１は、ｄｑ軸信号成分ｚ１を入力することにより、ｄｑ軸電圧指令信号ｘ１０からフィードバックされる負荷電圧のｄｑ軸信号成分ｚ１を減算して
偏差値α５ａおよびα５ｂを出力する。

偏差値α５ａよびα５ｂ入力したＰＩＤ制御回路９０は、ＰＩＤ制御を行ないｄ軸指令信号ｚ４ａおよびｑ軸指令信号ｚ４ｂ信号を共振抑制制御回路６４へ出力する。

共振抑制制御回路６４は、このｄ軸指令信号ｚ４ａおよびｄ軸指令信号ｚ４ｂをそれぞれ減算手段７２へ入力する。また、三相／ｄｑ変換器７０は、フィルタコンデンサ電流の検出信号を入力して三相／ｄｑ変換されたフィルタコンデンサ電流のｄｑ軸信号成分を比例ゲイン７１へ出力する。比例ゲイン７１は、比例ゲイン処理されたｄ軸信号成分ｚ３１およびｑ軸信号成分ｚ３２を減算手段７２へ出力する。

減算手段７２は、両信号成分ｚ３１，ｚ３２およびＰＩＤ制御回路９０から出力されるｄ軸指令信号ｚ４ａおよびｑ軸指令信号ｚ４ｂ受信し、共振抑制制御回路６４の出力信号を差し引き補正された出力電圧のｄ軸成分制御信号ｚ４３およびｑ軸成分制御信号ｚ４４をｄｑ／三相変換器６３に対して出力する。

ｄｑ／三相変換器６３は、三相電圧指令信号ｘ６０を、図１２に示すように、パルス制御回路４５へ出力する。

パルス制御回路４５は、インバータ出力電圧指令信号ｙ１として入力したインバータ４９の出力電圧指令を用いてＰＷＭ制御によりゲートパルス信号ｘ６１としてインバータ４９に対して出力する。

このように、電力変換装置３０Ｅの制御系３３Ｅの自立運転電流制御手段４４Ｅの制御作用を経て、パルス制御回路４５からインバータ４９へゲートパルス信号ｘ６１を出力する。

上述したように、電力変換装置３０Ｅによれば、インバータ４９の出力電圧を制御して負荷電圧制御を開始の際、負荷３１が直流偏磁することによりインバータ４９による電力変換器としての出力過電流を防止し、図２１の点線ｚで示すように、磁束波形を正常値に近い状態に修正することができ、安定な瞬低補償制御を実現させることができる電力変換装置を得ることができる。

また、高周波領域における微分制御要素によるゲインの増加を緩和することができるので、ノイズ等による影響を制御し、第１の実施形態で示す電力変換装置３０Ａと比べて一層信頼性の高い電力変換装置３０Ｅを得ることができる。

このように、ＰＩＤ制御方式を用いた負荷電圧制御回路により自立運転電流制御手段４４Ｅを構成しているため、自立運転制御状態において負荷電圧に振動が発生した場合においても、速やかにその振動を抑制できるので、所定の目標時間内に負荷電圧を所定のレベル以内に復電させ、更に安定な瞬低補償制御を実現させることができる。

［第６の実施形態］
次に、本発明の第６の実施形態について、図１４および図１５を参照して説明する。

図１４は、本発明の電力変換装置の第３の実施形態を示す回路構成図である。

図１５は、図１４に示す自立運転制御系の回路構成図である。

図１４に示す電力変換装置３０Ｆは、自立運転電流制御手段４４Ｆを備える。

この自立運転電流制御手段４４Ｆは、電力系統３２の電圧検出器５２および負荷側の平滑コンデンサ５６が電圧検出線路Ｃ１およびＣ２を介して接続される。

自立運転電流制御手段４４Ｆは、電圧検出線路Ｃ１およびＣ２を介してそれぞれ三相系統電圧位相信号ｖ１およびｖ２を入力し負荷電圧が定格値になるようにインバータ出力電圧を制御するための三相電圧指令信号ｘ７０を演算する機能を備える。

自立運転電流制御手段４４Ｆにおける演算結果は、パルス制御回路４５へ出力して電力変換装置３０Ｆの自立運転制御をなさしめるものである。

この自立運転電流制御手段４４Ｆは、具体的には、図１５に示すように、三相／ｄｑ変換器６０と、減算手段６１と、ＰＩＤ制御回路９０と、共振抑制制御回路６４と、フィードフォワード制御系６５およびｄｑ／三相変換器６３とから構成される。

フィードフォワード制御系６５は、図１５に示すように、共振抑制制御回路６４から出力されるｄ軸信号成分ｚ３１６およびｑ軸信号成分ｚ３２６を入力する加算手段８２および８１と、負荷電圧ｄｑ軸電圧指令信号ｘ１０と三相系統電圧位相信号ｖ１を入力して三相／ｄｑ変換信号ｚ４１を出力する三相／ｄｑ変換器８０とから構成される。

加算手段８２および８１は、ｄ軸側において、自立運転電流制御手段４４ＦのＰＩＤ制御回路９０の出力信号であるｄ軸信号成分ｚ３１６と、共振抑制制御回路６４自体からの出力信号であるｑ軸指令信号ｚ３２６を入力する。

すなわち、加算手段８２は、ｄ軸信号成分ｚ３１６および三相／ｄｑ変換信号ｚ４１を入力し、加算手段８１は、負荷電圧のｑ軸信号成分ｚ３２６および三相／ｄｑ変換信号ｚ４１を入力する。これらそれぞれの加算手段８２および８１の加算処理により電圧制御指令のｄ軸信号成分ｚ４５とｑ軸信号成分ｚ４６を出力することによりインバータの出力電圧指令信号が得られる。

電力変換装置３０Ｆのその他の構成は、図６および図７に示す第２の実施形態の構成と同様であるので説明を省略する。

次に、電力変換装置３０Ｆの作用を、系統が健全な場合と、瞬低の状態が発生した場合について、図１４および図１５を参照して説明する。

この結果、自立運転制御モードへの移行により、制御系３３Ｆの自立運転電流制御手段４４Ｆが、三相／ｄｑ変換器６０により系統電圧位相信号ｖ１および負荷電圧検出信号ｖ２を入力する。

三相／ｄｑ変換器６０は、これらの信号ｖ１およびｖ２を三相／ｄｑ変換により系統電圧ベクトルの方向をｄ軸とし、ｄ軸に対して９０°進みの方向をｑ軸とする負荷電圧信号のｄｑ軸信号成分ｚ１を減算回路６１へ出力する。

減算手段６１は、ｄｑ軸信号成分ｚ１をフィードバックし、負荷電圧のｄｑ軸電圧指令信号の指令値から差し引くことにより偏差値α６ａおよびα６ｂを出力する。

この偏差値α６ａおよびα６ｂを入力したＰＩＤ制御回路９０は、ＰＩＤ制御を行ないｄ軸電圧指令信号ｚ５ａおよびｑ軸電圧指令信号ｚ５ｂ信号を共振抑制制御回路６４へ出力する。

共振抑制制御回路６４は、このｄ軸電圧指令信号ｚ５ａおよびｄ軸電圧指令信号値ｚ５ｂ信号をそれぞれ減算手段７２へ出力する。

また、三相／ｄｑ変換器７０は、系統電圧位相信号ｖ１とフィルタコンデンサ電流の検出信号を入力して三相／ｄｑ変換されたフィルタコンデンサ電流のｄｑ軸信号成分ｚ３０を比例ゲイン７１へ出力する。

比例ゲイン７１は、比例ゲイン処理されたｄ軸信号成分ｚ３１およびｑ軸信号成分ｚ３２を減算手段７２へ出力する。

共振抑制制御回路６４は、ｄ軸信号成分ｚ３１６およびｑ軸信号成分ｚ３２６信号を系統電圧のフィードフォワード制御系６５へ出力する。

フィードフォワード制御系６５は、共振抑制制御回路６４から出力されるｄ軸信号成分ｚ３１６およびｑ軸信号成分ｚ３２６を入力する加算手段８２および８１において、三相／ｄｑ変換器８０が出力する負荷電圧のｄ軸信号成分ｚ４１およびｑ軸信号成分ｚ４２を入力して加算し、インバータ出力電圧指令信号のｄ軸信号成分ｚ４５およびｑ軸信号成分ｚ４６をｄｑ／三相変換器６３に対して出力する。

ｄｑ／三相変換器６３は、三相電圧指令信号ｘ７０を、図１４に示すように、パルス制御回路４５へ出力する。

パルス制御回路４５は、入力したインバータ４９の出力電圧指令を用いてＰＷＭ制御によりゲートパルス信号ｘ７１をインバータ４９に対して出力する。

このように、電力変換装置３０Ｆの制御系３３Ｆの自立運転電流制御手段４４Ｆの制御作用を経て、パルス制御回路４５からインバータ４９へゲートパルス信号ｘ７１を出力する。

上述したように、電力変換装置３０Ｆによれば、インバータ４９の出力電圧を制御して負荷電圧制御を開始の際、負荷３１が直流偏磁することによりインバータ４９による電力変換器としての出力過電流を防止し、図２１の点線ｚで示すように、磁束波形を正常値に近い状態に修正することができ、安定な瞬低補償制御を実現させることができる電力変換装置を得ることができる。

また、高周波領域における微分制御要素によるゲインの増加を緩和することができるので、ノイズなどによる影響を抑制し、より高い信頼性を有する電力変換装置を構成することが可能である。

このように、ＰＩＤ制御方式を用いた負荷電圧制御回路により自立運転電流制御手段４４Ｆを構成しているため、自立運転制御状態において負荷電圧に振動が発生した場合においても、速やかにその振動を抑制できると共に、系統電圧フィードフォワード制御が可能となり、電力変換器の出力電圧の応答を高速化することが可能である一方、所定の目標時間内に負荷電圧を所定のレベル以内に復電させ、更に安定な瞬低補償制御を実現させることができる。

本発明の電力変換装置の第１実施形態を示す回路構成図。図１に示す自立運転制御系の回路構成図。図２に示す自立運転制御系の負荷電圧制御系（ｄ軸信号成分）の回路構成図。本発明の電力変換装置の第１実施形態における開ループ伝達関数のゲイン周波数特性を示すグラフ。本発明の第１実施形態の負荷電圧制御のシミュレーション結果を示す図。本発明の電力変換装置の第２実施形態を示す回路構成図。図６に示す自立運転制御系の回路構成図。本発明の電力変換装置の第３実施形態を示す回路構成図。図８に示す自立運転制御系の回路構成図。本発明の電力変換装置の第４実施形態を示す回路構成図。図１０に示す自立運転制御系の回路構成図。本発明の電力変換装置の第５実施形態を示す回路構成図。図１２に示す自立運転制御系の回路構成図。本発明の電力変換装置の第６実施形態を示す回路構成図。図１４に示す自立運転制御系の回路構成図。従来の電力変換装置に係わる瞬低補償回路の概要を示すブロック構成図。従来の電力変換装置の瞬低補償の事例を示すグラフで、（ａ）は、負荷電圧振幅の変動特性を示すグラフ。（ｂ）は、負荷電圧波形の変動特性を示すグラフ。（ｃ）は、サイリスタ電流の変動特性を示すグラフ。（ｄ）は、電力変換器の出力電流の変動特性を示すグラフ。従来の電力変換装置の自立運転制御回路の原理を例示する回路図。従来の電力変換装置の負荷電圧制御系の原理を説明する回路図。従来の電力変換装置における抵抗負荷時の一巡伝達関数のゲイン周波数特性を示すグラフ。従来の電力変換装置に係わる作用を説明するグラフ。

符号の説明

３０Ａ，３０Ｂ，３０Ｃ，３０Ｄ，３０Ｅ，３０Ｆ電力変換装置
３１負荷
３２電力系統
３３Ａ，３３Ｂ，３３Ｃ，３３Ｄ，３３Ｅ，３３Ｆ制御系
３４自立電源系
３５変圧器
３６高速スイッチ（サイリスタ）
３７電流検出器
３８サイリスタゲート駆動回路
３９フィルタ
４０固定値回路
４１直流電流制御回路
４２直流電圧制御回路
４３系統連系運転制御回路
４４Ａ，４４Ｂ，４４Ｃ，４４Ｄ，４４Ｅ，４４Ｆ自立運転電流制御手段
４５パルス制御回路
４６系統事故検出回路
４７オフアシスト制御系
４７ａ極性判定回路
４７ｂオフアシスト電圧指令生成回路
４７ｃ逆関数回路
４８（双方向）チョッパ回路
４９インバータ
５０系統連系スイッチオフ状態検出回路
５１制御モード切替器
５２電圧検出器
５３切替スイッチ
５５２次電池システム（ＮａＳ電池）
５６平滑コンデンサ
６０，７０三相／ｄｑ変換器
６１，７２減算手段
６２，９０ＰＩＤ制御回路
６２ａＰＩＤ制御回路本体
６２ｂ一巡伝達関数演算手段
６３ｄｑ／三相変換器
６４共振抑制制御回路
６５フィードフォワード制御系
７１比例ゲイン
８０三相／ｄｑ変換器
８１，８２加算手段
Ｃ１，Ｃ２電圧検出線路
Ｃ３電流検出線路
ｆ１フィードバック信号
ｉ１自立電源系出力電流信号
ｉ１０コンデンサ電流検出信号
α１ａ〜α６ａ，α１ｂ〜α６ｂ偏差値
ｖ１系統電圧位相信号
ｖ２負荷電圧検出信号
ｖ１０系統電圧位相信号
ｘ３，ｘ３０，ｘ４０，ｘ５０，ｘ６０，ｘ７０三相電圧指令信号
ｘ４，ｘ３１，ｘ４１，ｘ５１，ｘ６１，ｘ７１ゲートパルス信号
ｘ５交流電力
ｘ１０ｄｑ軸電圧指令信号
ｙ１インバータ出力電圧指令信号
ｚ１，ｚ３０ｄｑ軸信号成分
ｚ１ａ，ｚ２ａ，ｚ３ａ，ｚ４ａ，ｚ５ａ，ｚ６ａｄ軸指令信号
ｚ１ｂ，ｚ２ｂ，ｚ３ｂ，ｚ４ｂ，ｚ５ｂ，ｚ６ｂｑ軸指令信号
ｚ３１，ｚ３１２，ｚ３１３，ｚ３１６ｄ軸信号成分
ｚ３２，ｚ３２２，ｚ３２３，ｚ３２６ｑ軸信号成分
ｚ４１三相／ｄｑ変換信号
ｚ４３，ｚ４５ｄ軸成分制御信号
ｚ４４，ｚ４６ｑ軸成分制御信号

Claims

交流電源から高速スイッチを介して負荷に対して三相交流電力を供給する電力系統に変圧器とフィルタを介して並列接続され電力系統と連系運転を行う二次電池システムを含む自立電源系と、
前記電力系統において瞬低が発生した場合に、高速スイッチを遮断し前記負荷へ電力を供給する前記自立電源系の出力電力を制御する制御系と、を具備し、
前記制御系は、当該制御系の直流コンデンサ電圧を制御する直流電圧制御回路と、
前記直流電圧制御回路の出力に基づき直流電流を制御する直流電流制御回路と、
電力系統健全時おいて、前記直流電圧制御回路からの出力に基づき前記自立電源系の出力電流を制御する系統連系運転制御回路と、
瞬低事故を検出する系統事故検出回路と、
前記系統連系運転制御回路の高速スイッチがオフしたことを検出する系統連系スイッチオフ状態検出回路と、
瞬低発生時において、オフアシスト制御を行うオフアシスト制御系と、
前記系統事故検出回路と系統連系スイッチオフ状態検出回路から入力した信号の状態から瞬低事故発生を判別し、前記自立電源系のインバータの制御モードを切り替える制御モード切替器と、
三相系統電圧位相信号および負荷電圧検出信号を入力して負荷電圧を定格値に制御するようにインバータ出力電流制御を行いインバータのゲートパルス信号を出力する自立運転電流制御手段と、
前記制御モード切替器が出力する制御モード切替信号および前記自立運転電流制御手段から出力する三相電圧指令信号に基づき前記インバータのスイッチング状態を制御するパルス制御回路と、を備え、
前記自立運転電流制御手段は、三相／ｄｑ変換器と、減算手段と、ＰＩＤ制御回路およびｄｑ／三相変換器を備え、
前記三相系統電圧位相信号と前記負荷電圧検出信号を前記三相／ｄｑ変換器に入力し、該三相／ｄｑ変換器により得られたｄｑ軸信号成分と前記負荷電圧のｄｑ軸電圧指令信号とを前記減算手段に入力し、該減算手段により得られた偏差を前記ＰＩＤ制御回路に入力し、当該ＰＩＤ制御回路により得られた該ｄｑ軸電圧指令信号を前記ｄｑ／三相変換器に入力し、該ｄｑ／三相変換器より三相電圧指令信号を得るように構成し、
前記ＰＩＤ制御回路は、比例要素と積分要素と微分要素とから構成されるＰＩＤ制御回路本体を備え、
前記ＰＩＤ制御回路より得られたｄｑ軸電圧指令信号を、前記減算手段を介して該ＰＩＤ制御回路にフィードバックすることにより、前記瞬低発生時に前記高速スイッチがオフしたときに、前記負荷の直流偏磁による負荷電圧の変動を抑制して、出力過電流を抑制するようにしたことを特徴とする電力変換装置。
前記自立運転電流制御手段は、ＰＩＤ制御回路の後段にフィルタコンデンサ電流の振動を抑制する共振抑制制御回路を備えたことを特徴とする請求項１記載の電力変換装置。
前記自立運転電流制御手段は、ＰＩＤ制御回路の後段に負荷電圧指令値を微分要素により微分してフィードフォワード制御する共振抑制制御回路および系統電圧フィードフォワード制御系を備えたことを特徴とする請求項２記載の電力変換装置。
前記ＰＩＤ制御回路は、負荷電圧指令値を擬似微分要素により微分してフィードフォワード制御するようにしたことを特徴とする請求項１乃至請求項３のいずれかに記載の電力変換装置。
前記ＰＩＤ制御回路の後段には、負荷電圧指令値を擬似微分要素により微分してフィードフォワード制御する共振抑制制御回路を備えたことを特徴とする請求項４記載の電力変換装置。
前記ＰＩＤ制御回路の後段には、負荷電圧指令値を擬似微分要素により微分してフィードフォワード制御する共振抑制制御回路および系統電圧フィードフォワード制御系を備えたことを特徴とする請求項５記載の電力変換装置。