WO2022054131A1 - 無停電電源装置 - Google Patents

無停電電源装置 Download PDF

Info

Publication number
WO2022054131A1
WO2022054131A1 PCT/JP2020/033952 JP2020033952W WO2022054131A1 WO 2022054131 A1 WO2022054131 A1 WO 2022054131A1 JP 2020033952 W JP2020033952 W JP 2020033952W WO 2022054131 A1 WO2022054131 A1 WO 2022054131A1
Authority
WO
WIPO (PCT)
Prior art keywords
power supply
switch
gate
voltage
thyristors
Prior art date
Application number
PCT/JP2020/033952
Other languages
English (en)
French (fr)
Inventor
定安 李
清文 渡辺
Original Assignee
東芝三菱電機産業システム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝三菱電機産業システム株式会社 filed Critical 東芝三菱電機産業システム株式会社
Priority to JP2021507532A priority Critical patent/JP7108130B1/ja
Priority to CN202080077373.2A priority patent/CN114641915A/zh
Priority to PCT/JP2020/033952 priority patent/WO2022054131A1/ja
Publication of WO2022054131A1 publication Critical patent/WO2022054131A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems

Definitions

  • the present invention relates to an uninterruptible power supply.
  • a converter that converts AC power from AC power to DC power
  • an inverter that converts DC power generated by the converter or DC power of a power storage device into AC power
  • Configurations with a series circuit of converters and inverters and a bypass circuit connected in parallel between the AC power supply and the load are widely adopted.
  • a converter and an inverter are used during normal times when AC power is normally supplied from the AC power supply.
  • power supply will continue with the inverter.
  • Such a power supply method is also called a constant inverter power supply method.
  • the constant inverter power supply method power is supplied from the inverter to the load via the DC link both when the AC power supply is normal and when there is a power failure, so it is easy to ensure the power supply quality of the output regardless of the quality of the input power supply. Excellent power supply stability.
  • the constant inverter power supply method power loss occurs because energy passes through the converter and the inverter in normal times, and improvement of operating efficiency is an issue.
  • the uninterruptible power supply normally executes bypass power supply for supplying AC power to the load from the AC power supply via a semiconductor switch which is a bypass circuit.
  • a semiconductor switch As the semiconductor switch, a thyristor switch configured by connecting a pair of thyristors in antiparallel to each other is used.
  • bypass power supply mode In the uninterruptible power supply equipped with the above bypass power supply mode, if the AC voltage supplied from the AC power supply drops during the execution of bypass power supply, or if a power failure occurs, the load equipment may be damaged or the operation may be stopped. In order to prevent it, it is required to switch from bypass power supply to inverter power supply without interruption. To do this, it is necessary to shut off the semiconductor switch at high speed and start power supply to the inverter.
  • the thyristor constituting the semiconductor switch is in the on state until the current flowing through the thyristor becomes a predetermined value (holding current) or less even after the gate signal is cut off. Therefore, even if the gate signal is cut off when the voltage drop of the AC power supply is detected, the semiconductor switch may not be turned off immediately depending on the timing of cutting off the gate signal, and the AC output terminal and AC input of the uninterruptible power supply may not be turned off immediately. It is possible that the terminals will continue to be electrically connected via a semiconductor switch. Alternatively, the same phenomenon can occur even when a failure occurs in which the thyristor is not turned off normally.
  • the AC voltage output from the inverter to the AC output terminal is higher than the AC voltage supplied from the AC power supply to the AC input terminal, so a part of the AC current output from the inverter is a thyristor. It may flow into the AC input terminal via the switch. As a result, there is a concern that the voltage supplied to the load may decrease or a power failure may occur. Therefore, in order to improve the reliability of the output of the uninterruptible power supply, it is necessary to confirm whether there is a problem in switching from the bypass power supply to the inverter power supply (that is, whether the thyristor is normally turned off).
  • the present invention has been made to solve such a problem, and an object of the present invention is to provide an uninterruptible power supply capable of increasing the reliability of output when switching from bypass power supply to inverter power supply. Is.
  • the uninterruptible power supply is connected between an AC power supply and a load.
  • the first terminal receives AC power supplied from AC power
  • the second terminal is connected to the load
  • the first switch receives AC power output from the inverter and has a second terminal connected to the load
  • a control device that controls the first switch, the second switch, and the inverter.
  • the first switch includes first and second thyristors connected in antiparallel to each other.
  • the control device is configured to turn on the first switch by applying a positive voltage relative to the cathode to the gates of the first and second thyristors.
  • the control device is configured to turn off the first switch by applying a negative voltage with respect to the cathode to the gates of the first and second thyristors.
  • the uninterruptible power supply has a first power supply mode in which the first switch is turned on and the second switch is turned off to supply AC power from the AC power supply to the load, and the first switch is turned off and the second switch is turned off. It has a second power supply mode in which the AC power output from the inverter is supplied to the load by turning on the switch.
  • the control device applies a negative voltage to the gates of the first and second thyristors.
  • the controller switches the uninterruptible power supply to the second power supply mode by turning on the second switch when the gate-cathode voltage of the first and second thyristors becomes lower than the ground voltage.
  • FIG. It is a circuit block diagram which shows the structure of the uninterruptible power supply device which concerns on Embodiment 1.
  • FIG. It is a figure for demonstrating the flow of electric power in a bypass power supply mode. It is a figure for demonstrating the flow of electric power at the time of occurrence of voltage drop of a commercial AC power source. It is a figure for demonstrating the flow of electric power when a semiconductor switch is not completely turned off.
  • FIG. It is a circuit block diagram which shows the structure of the gate circuit and the state detector shown in FIG.
  • FIG. It is a figure for demonstrating the gate circuit and the state detector which concerns on a comparative example. It is a figure explaining the operation of the uninterruptible power supply device which concerns on Embodiment 1.
  • FIG. It is a block diagram which shows the structure of the control device of the uninterruptible power supply device which concerns on Embodiment 2.
  • FIG. It is a figure explaining the operation of the uninterruptible power supply device which concerns on Embodiment 2.
  • FIG. It is a figure explaining the application example of the uninterruptible power supply device which concerns on embodiment.
  • FIG. 1 is a circuit block diagram showing a configuration of an uninterruptible power supply according to the first embodiment.
  • the non-disruptive power supply device 1 temporarily converts the three-phase AC power from the commercial AC power supply 21 into DC power, converts the DC power into three-phase AC power, and supplies the DC power to the load 22.
  • FIG. 1 for the sake of simplification of drawings and explanations, only the circuit of the portion corresponding to one of the three phases (U phase, V phase, W phase) is shown.
  • the uninterruptible power supply 1 includes an AC input terminal T1, an AC output terminal T2, and a battery terminal T3.
  • the AC input terminal T1 receives AC power of a commercial frequency from the commercial AC power supply 21.
  • the AC output terminal T2 is connected to the load 22.
  • the load 22 is driven by AC power.
  • the battery terminal T3 is connected to the battery 23.
  • the battery 23 stores DC power.
  • the uninterruptible power supply 1 further includes electromagnetic contactors (contactors) 2, 8, 14, capacitors 4, 9, 13, reactors 5, 12, converter 6, bidirectional chopper 7, inverter 10, semiconductor switch 15, and control.
  • the device 18 is provided.
  • the contactor 2 and the reactor 5 are connected in series between the AC input terminal T1 and the input node of the converter 6.
  • the capacitor 4 is connected to the node N1 between the contactor 2 and the input node of the reactor 5.
  • the contactor 2 is turned on (conducting) when the uninterruptible power supply device 1 is used, and is turned off (disconnected) when the uninterruptible power supply device 1 is maintained, for example.
  • the instantaneous value of the AC input voltage Vi appearing at the node N1 is detected by the control device 18. Based on the instantaneous value of the AC input voltage Vi, it is determined whether or not the commercial AC power supply 21 has a voltage drop or a power failure.
  • the capacitor 4 and the reactor 5 form a low-pass filter, and the commercial AC power supply 21 passes the commercial frequency AC power to the converter 6, and the switching frequency signal generated by the converter 6 passes through the commercial AC power supply 21. To prevent.
  • the converter 6 is controlled by the control device 18, and normally, when AC power is supplied from the commercial AC power supply 21, the three-phase AC power is converted into DC power and output to the DC line L1.
  • the control device 18 When the supply of AC power from the commercial AC power supply 21 is stopped and the power failure occurs, the operation of the converter 6 is stopped.
  • the output voltage of the converter 6 can be controlled to a desired value.
  • the capacitor 9 is connected to the DC line L1 and smoothes the voltage of the DC line L1.
  • the instantaneous value of the DC voltage VDC appearing on the DC line L1 is detected by the control device 18.
  • the DC line L1 is connected to the high voltage side node of the bidirectional chopper 7, and the low voltage side node of the bidirectional chopper 7 is connected to the battery terminal T3 via the contactor 8.
  • the contactor 8 is turned on when the uninterruptible power supply 1 is used, and is turned off when the uninterruptible power supply 1 and the battery 23 are maintained, for example.
  • the instantaneous value of the voltage between the terminals of the battery 23 (hereinafter, also referred to as “battery voltage”) VB appearing at the battery terminal T3 is detected by the control device 18.
  • the bidirectional chopper 7 is controlled by the control device 18, and normally, the DC power generated by the converter 6 is stored in the battery 23 when the AC power is supplied from the commercial AC power supply 21, and in the event of a power failure, the battery 23 DC power is supplied to the inverter 10 via the DC line L1.
  • the bidirectional chopper 7 When the bidirectional chopper 7 stores DC power in the battery 23, the bidirectional chopper 7 steps down the DC voltage VDC of the DC line L1 and supplies it to the battery 23. Further, when the DC power of the battery 23 is supplied to the inverter 10, the bidirectional chopper 7 boosts the battery voltage VB and outputs the DC power to the DC line L1.
  • the DC line L1 is connected to the input node of the inverter 10.
  • the inverter 10 is controlled by the control device 18 and converts the DC power supplied from the converter 6 or the bidirectional chopper 7 via the DC line L1 into commercial frequency AC power and outputs it. That is, the inverter 10 normally converts the DC power supplied from the converter 6 via the DC line L1 into AC power, and in the event of a power failure, converts the DC power supplied from the battery 23 via the bidirectional chopper 7 into AC power. Convert.
  • the output voltage of the inverter 10 can be controlled to a desired value.
  • the output node of the inverter 10 is connected to one terminal of the reactor 12, and the other terminal (node N2) of the reactor 12 is connected to the AC output terminal T2 via the contactor 14.
  • the capacitor 13 is connected to the node N2.
  • the reactor 12 and the capacitor 13 form a low-pass filter, pass the commercial frequency AC power generated by the inverter 10 to the AC output terminal T2, and the switching frequency signal generated by the inverter 10 is transmitted to the AC output terminal T2. Prevent it from passing.
  • the contactor 14 is controlled by the control device 18 and is turned on in the inverter power supply mode in which the AC power generated by the inverter 10 is supplied to the load 22.
  • the AC power from the commercial AC power supply 21 is supplied to the load 22 via the semiconductor switch 15. It is turned off in the bypass power supply mode.
  • the contactor 14 corresponds to one embodiment of the "second switch".
  • the semiconductor switch 15 is a thyristor switch having a pair of thyristors connected in antiparallel to each other, and is connected between the AC input terminal T1 and the AC output terminal T2.
  • the semiconductor switch 15 is controlled by the control device 18 and is turned on in the bypass power feeding mode and turned off in the inverter power feeding mode.
  • the semiconductor switch 15 corresponds to one embodiment of the "first switch".
  • the control device 18 can be configured by, for example, a microcomputer or the like.
  • the control device 18 has a built-in memory and a CPU (Central Processing Unit) (not shown), and can execute a control operation described later by software processing by the CPU executing a program stored in the memory in advance. ..
  • a part or all of the control operation can be realized by hardware processing using a built-in dedicated electronic circuit or the like instead of software processing.
  • the control device 18 controls the entire uninterruptible power supply device 1 based on the AC input voltage Vi, DC voltage VDC, battery voltage VB, AC output voltage Vo, and the like. That is, the control device 18 determines whether or not a voltage drop and a power failure have occurred in the commercial AC power supply 21 based on the detected value of the AC input voltage Vi, and at the same time, the converter 6 and the inverter are synchronized with the phase of the AC input voltage Vi. 10 is controlled.
  • control device 18 controls the converter 6 so that the DC voltage VDC becomes the desired reference voltage VDCr when the AC power is supplied from the commercial AC power supply 21, and the voltage of the commercial AC power supply 21 drops or fails. At that time, the operation of the converter 6 is stopped.
  • control device 18 controls the bidirectional chopper 7 so that the battery voltage VB becomes the desired reference voltage VBr in the normal state, and the DC voltage VDC is the desired reference in the event of a voltage drop or a power failure of the commercial AC power supply 21.
  • the bidirectional chopper 7 is controlled so that the voltage becomes VDCr.
  • FIG. 2 is a diagram for explaining the flow of electric power in the bypass power supply mode. As shown by the arrows in FIG. 2, the AC power supplied from the commercial AC power supply 21 is supplied to the load 22 via the semiconductor switch 15. The load 22 is driven by AC power supplied from the commercial AC power supply 21.
  • the bypass power supply mode corresponds to the "first power supply mode".
  • the uninterruptible power supply 1 is switched to the inverter power supply mode.
  • the semiconductor switch 15 is turned off and the contactor 14 is turned on.
  • the inverter power supply mode corresponds to the "second power supply mode".
  • FIG. 3 is a diagram for explaining the flow of electric power when a voltage drop occurs in the commercial AC power supply 21. As shown by the arrows in FIG. 3, when the voltage of the commercial AC power supply 21 drops, the DC power of the battery 23 is supplied to the inverter 10 by the bidirectional chopper 7. The inverter 10 converts the DC power from the bidirectional chopper 7 into AC power and supplies it to the load 22.
  • the control device 18 controls the bidirectional chopper 7 so as to boost the battery voltage VB and output it to the DC line L1.
  • the control device 18 further controls the inverter 10 so as to convert the DC power supplied from the DC line L1 into three-phase AC power having a commercial frequency.
  • the DC power of the battery 23 is converted into three-phase AC power having a commercial frequency, and is supplied to the load 22 via the contactor 14.
  • the control device 18 stops the operation of the bidirectional chopper 7 and the inverter 10 when the remaining capacity of the battery 23 reaches a predetermined lower limit value. As a result, the operation of the load 22 can be continued while the DC power is stored in the battery 23. The operation of the converter 6 is stopped.
  • FIG. 4 is a diagram for explaining the flow of electric power when the semiconductor switch 15 is not completely turned off.
  • the contactor 14 is turned on while the semiconductor switch 15 is not completely turned off, the three-phase AC power generated by the inverter 10 is AC via the semiconductor switch 15, as shown by an arrow in FIG. It is returned to the input terminal T1.
  • the voltage supplied to the load 22 may decrease or a power failure may occur. As a result, there is a concern that the load 22 may not be able to be driven due to a power shortage.
  • Such a phenomenon may occur when the thyristor constituting the semiconductor switch 15 is turned off when the current flowing through the thyristor drops below a predetermined value (holding current) after the gate signal is cut off. In other words, even after the gate signal is cut off, the thyristor is in the on state until the current drops below a predetermined value. Therefore, even if the gate signal is cut off when the voltage drop of the commercial AC power supply 21 is detected, the semiconductor switch 15 may not be turned off immediately depending on the timing of cutting off the gate signal, and the AC output terminal T2 and the AC input terminal There may be a case where the state of being electrically connected to T1 via the semiconductor switch 15 continues.
  • the contactor 14 When the contactor 14 is turned on in this state, the AC voltage output from the inverter 10 to the AC output terminal T2 is higher than the AC voltage supplied from the commercial AC power supply 21 to the AC input terminal T1. A part of the alternating current output from the inverter 10 flows into the alternating current input terminal T1 via the semiconductor switch 15.
  • the above phenomenon may occur even when the contactor 14 is turned on in a state where a failure (on failure) in which the semiconductor switch 15 is fixed in the on state has occurred. Even in such a case, the voltage supplied to the load 22 drops (or a power failure), so that there is a concern that the load 22 may run out of power. Therefore, it is necessary to detect whether or not the semiconductor switch 15 is completely turned off when switching from the bypass power supply mode to the inverter power supply mode.
  • the uninterruptible power supply 1 has a state detector for detecting whether the semiconductor switch 15 is in the on state or the off state.
  • the control device 18 is configured to switch from the bypass power supply mode to the inverter power supply mode by turning on the contactor 14. This improves the reliability of the output when switching from the bypass power supply mode to the inverter power supply mode.
  • FIG. 5 is a block diagram showing the configuration of the control device 18 shown in FIG. With reference to FIG. 5, the control device 18 includes a gate circuit 30, a state detector 32, an XOR (exclusive OR) circuit 34, and an UPS control unit 36.
  • the control device 18 includes a gate circuit 30, a state detector 32, an XOR (exclusive OR) circuit 34, and an UPS control unit 36.
  • the gate circuit 30 drives the thyristor constituting the semiconductor switch 15 according to the gate signal GS given from the UPS control unit 36.
  • the semiconductor switch 15 has a pair of thyristors 15a and 15b connected in antiparallel to each other. The on / off of each of the thyristors 15a and 15b is controlled by the gate circuit 30.
  • each of the thyristors 15a and 15b is turned on in response to the gate signal GS input (on) from the UPS control unit 36. While the gate signal GS is input, the thyristors 15a and 15b are alternately turned on every half cycle period in the sinusoidal waveform of the AC voltage according to the polarity of the AC voltage supplied from the commercial AC power supply 21.
  • the thyristor is basically composed of four layers, a first P layer, a first N layer, a second P layer, and a second N layer.
  • the first P layer is an anode (A) and a second layer is used.
  • the N layer of the above is the cathode (C)
  • the second P layer is the gate (G).
  • the thyristor is turned on by passing a gate current from the gate to the cathode in response to the gate signal GS with a voltage applied so that a forward current flows between the anode and the cathode.
  • the thyristor Once the thyristor is turned on, it remains on even if the gate current is set to 0.
  • the thyristor is turned off as the current flowing between the anode and the cathode becomes equal to or less than a predetermined value (holding current) in a state where the gate signal GS is cut off (off). While the current is flowing between the gate and the cathode of the thyristor, the gate-cathode voltage VGC is generated.
  • This gate-cathode voltage VGC corresponds to a voltage drop (about 0.6V) due to a PN junction between the gate and cathode.
  • the state detector 32 detects the gate-cathode voltage VGC of each of the thyristors 15a and 15b, and determines whether each thyristor is in the on state or the off state based on the detected voltage VGC .
  • the state detector 32 has a preset threshold voltage Vref, and determines that the thyristor 15a is in the ON state when the gate-cathode voltage VGC of the thyristor 15a is equal to or higher than the threshold voltage Vref. On the other hand, the state detector 32 determines that the thyristor 15a is in the off state when the gate-cathode voltage VGC is less than the threshold voltage Vref.
  • the state detector 32 determines that the thyristor 15b is in the ON state when the gate-cathode voltage VGC of the thyristor 15b is equal to or higher than the threshold voltage Vref, and the gate-cathode voltage VGC determines the threshold voltage Vref. If it is less than, it is determined that the thyristor 15b is in the off state.
  • the detailed configuration of the gate circuit 30 and the state detector 32 will be described later.
  • the state detector 32 outputs an H (logical high) level signal TS when at least one of the thyristor 15a and the thyristor 15b is in the ON state.
  • the state detector 32 outputs an L (logic low) level signal TS when both the thyristor 15a and the thyristor 15b are in the off state.
  • the XOR circuit 34 receives the output signal TS of the state detector 32 at the first input terminal and the gate signal GS at the second input terminal.
  • the XOR circuit 34 calculates the exclusive OR of the two input signals and outputs the signal DET1 indicating the calculation result.
  • the XOR circuit 34 when the signal TS is H level and the gate signal GS is H level, or when the signal TS is L level and the gate signal GS is L level. Occasionally, the L level signal DET1 is output.
  • the XOR circuit 34 H when the signal TS is H level and the gate signal GS is L level, or when the signal TS is L level and the gate signal GS is H level. The level signal DET1 is output.
  • the XOR circuit 34 outputs the L level signal DET1 when at least one of the thyristors 15a and 15b is in the on state while the gate signal GS is input (on) to the thyristors 15a and 15b.
  • the XOR circuit 34 outputs the L level signal DET1 when both the thyristors 15a and 15b are in the off state while the gate signal GS is cut off (off) from the thyristors 15a and 15b.
  • the XOR circuit 34 outputs the H level signal DET1 when both the thyristors 15a and 15b are in the off state while the gate signal GS is input to the thyristors 15a and 15b.
  • the XOR circuit 34 outputs the H level signal DET1 when at least one of the thyristors 15a and 15b is on while the gate signal GS is cut off from the thyristors 15a and 15b.
  • the output signal DET1 of the XOR circuit 34 is input to the USP control unit 36.
  • the UPS control unit 36 cuts off the gate signal GS of the semiconductor switch 15 when the voltage of the commercial AC power supply 21 drops or a power failure occurs in the bypass power supply mode. Then, in the UPS control unit 36, when the signal DET1 given from the XOR circuit 34 is at the L level in the state where the gate signal GS is cut off, both the thyristors 15a and 15b are in the off state, and the semiconductor switch 15 is turned off. It is determined that it is. In this case, the UPS control unit 36 switches the uninterruptible power supply device 1 to the inverter power supply mode by turning on the contactor 14. Since the semiconductor switch 15 is turned off, as shown in FIG. 3, the AC power generated by the inverter 10 is supplied to the load 22.
  • the UPS control unit 36 has at least one of the thyristors 15a and 15b turned on, and the semiconductor. It is determined that the switch 15 is not turned off. In this case, the UPS control unit 36 determines that the semiconductor switch 15 has an on-failure, and keeps the contactor 14 in the off state, so that the uninterruptible power supply 1 is not switched to the inverter power supply mode. Further, the UPS control unit 36 stops the operation of the uninterruptible power supply device 1.
  • FIG. 6 is a circuit block diagram showing the configurations of the gate circuit 30 and the state detector 32 shown in FIG. FIG. 6 shows a circuit portion of the gate circuit 30 for driving the thyristor 15b.
  • the circuit portion for driving the thyristor 15a (not shown) has the same configuration as the circuit portion for driving the thyristor 15b.
  • the gate circuit 30 has DC terminals 30a and 30b, transformers 31, diodes D1 to D5, capacitors C1 to C3, transistors Tr1 and Tr2, and resistors R1 and R2.
  • a voltage V of a DC power supply (not shown) is applied between the positive DC terminal 30a and the negative DC terminal 30b.
  • the transformer 31 has a primary winding 31a and a secondary winding 31b.
  • the primary winding 31a is connected between the positive DC terminal 30a and the negative DC terminal 30b.
  • Each of the diode D1 and the capacitor C1 is connected between the positive DC terminal 30a and the negative DC terminal 30d.
  • the midpoint of the secondary winding 31b is connected to the cathode of the thyristor 15b and the ground wiring GND.
  • a voltage V1 is generated between the first terminal and the midpoint of the secondary winding 31b.
  • a voltage V2 is generated between the midpoint of the secondary winding 31b and the second terminal.
  • the NPN transistor Tr1 and the PNP transistor Tr2 are electrically connected in series between the first terminal and the second terminal of the secondary winding 31b.
  • the first terminal of the secondary winding 31b is electrically connected to the collector of the NPN transistor Tr1.
  • the second terminal of the secondary winding 31b is electrically connected to the collector of the PNP transistor Tr2.
  • the connection point between the emitter of the NPN transistor Tr1 and the emitter of the PNP transistor Tr2 is electrically connected to the gate of the thyristor 15b.
  • the resistor R1 is connected between the connection point of the NPN transistor Tr1 and the PNP transistor Tr2 and the gate of the thyristor 15b.
  • the resistor R2 is connected between the connection point of the NPN transistor Tr1 and the PNP transistor Tr2 and the midpoint of the secondary winding 31b.
  • the diode D2 is connected between the first terminal of the secondary winding 31b and the collector of the NPN transistor Tr1. Each of the diode D3 and the capacitor C2 is connected between the first terminal and the midpoint of the secondary winding 31b.
  • the diode D4 is connected between the second terminal of the secondary winding 31b and the collector of the PNP transistor Tr2. Each of the diode D5 and the capacitor C3 is connected between the second terminal and the midpoint of the secondary winding 31b.
  • the gate signal GS is input to the base of the NPN transistor Tr1 and the PNP transistor Tr2.
  • the gate signal GS is H level
  • the NPN transistor Tr1 is turned on and the PNP transistor Tr2 is turned off.
  • the NPN transistor Tr1 is turned on, the first terminal of the secondary winding 31b is connected to the gate of the thyristor 15b of the thyristor 15b.
  • a positive voltage (+ V1) is applied to the gate of the thyristor 15b.
  • the gate signal GS is at L level
  • the NPN transistor Tr1 is turned off and the PNP transistor Tr2 is turned on.
  • the PNP transistor Tr2 is turned on, the second terminal of the secondary winding 31b is connected to the gate of the thyristor 15b of the thyristor 15b.
  • a negative voltage ( ⁇ V2) is applied to the gate of the thyristor 15b.
  • the state detector 32 includes the comparators 40 and 42 and the OR circuit 44.
  • the comparator 40 compares the gate-cathode voltage VGC of the thyristor 15b with the threshold voltage Vref.
  • the threshold voltage Vref is set to the ground voltage (0V).
  • the gate-cathode voltage VGC (+ V1) of the thyristor 15b is higher than the threshold voltage Vref, so that the comparator 40 outputs an H level signal.
  • the gate-cathode voltage VGC (-V2) of the thyristor 15b is lower than the threshold voltage Vref, so that the comparator 40 outputs an L-level signal.
  • the comparator 42 compares the gate-cathode voltage VGC of the thyristor 15a with the threshold voltage Vref (0V).
  • the threshold voltage Vref (0V).
  • the gate-cathode voltage VGC (+ V1) of the thyristor 15a is higher than the threshold voltage Vref, so that the comparator 42 outputs an H level signal.
  • the gate-cathode voltage VGC (-V2) of the thyristor 15a is lower than the threshold voltage Vref, so that the comparator 42 outputs an L level signal.
  • the OR circuit 44 outputs an H level signal TS when at least one of the output signal of the comparator 40 and the output signal of the comparator 42 is H level.
  • the OR circuit 44 outputs the L level signal TS. That is, the OR circuit 44 outputs an H level signal TS when at least one of the thyristor 15a and the thyristor 15b is on, and outputs an L level signal TS when both the thyristor 15a and the thyristor 15b are in the off state. Output.
  • FIG. 7 is a diagram for explaining the operation of the state detector 32.
  • FIG. 7 shows the waveforms of the gate-cathode voltage VGC and the gate signal GS of the thyristor 15b.
  • the gate signal GS is input at time t1
  • the thyristor 15b is turned on, and the gate-cathode voltage VGC of the thyristor 15b becomes a positive voltage (+ V1).
  • the gate-cathode voltage VGC corresponds to a voltage drop (about 0.6V) due to the PN junction.
  • the gate-cathode voltage VGC becomes a negative voltage (-V2).
  • the state detector 32 compares the gate-cathode voltage VGC with the threshold voltage Vref (0V). As shown in FIG. 7, the gate-cathode voltage VGC when the thyristor 15b is in the off state is a negative voltage ( ⁇ V2), which is lower than the threshold voltage Vref (0V). Therefore, the state detector 32 can detect that the thyristor 15b is in the off state.
  • FIG. 8A shows the configuration of a general gate circuit 300 as a comparative example.
  • the gate circuit 300 according to the comparative example has input terminals 300a and 300b, diodes D6 and D7, resistors R3, and a capacitor C4.
  • the input terminal 300b is connected to the ground wiring GND.
  • Each of the diode D7, the resistor R3 and the capacitor C4 is connected between the input terminal 300a and the input terminal 300b.
  • FIG. 8B shows the waveform of the gate-cathode voltage VGC of the thyristor 15b generated by the gate circuit 300 of FIG. 8A.
  • the gate signal GS is input at time t1
  • the thyristor 15b is turned on
  • the gate-cathode voltage VGC of the thyristor 15b is a positive voltage (about 0.6 to 1.5V).
  • the gate signal GS is cut off at time t2
  • the gate-cathode voltage VGC is equivalent to a voltage drop (about 0.6 V) due to the PN junction.
  • the gate-cathode voltage VGC becomes the ground voltage (0V).
  • the gate-cathode voltage VGC is pulsating near the ground voltage (0V). Therefore, when the threshold voltage Vref is set to the ground voltage (0V) and the gate-cathode voltage VGC and the threshold voltage Vref (0V) are compared, the thyristor is caused by the pulsation of the gate-cathode voltage VGC . There is a possibility that the state of 15b will be erroneously detected.
  • the gate-cathode voltage VGC when the thyristor 15b is in the off state becomes a negative voltage (-V2). Therefore, the state detector 32 can accurately detect the state of the thyristor 15b without being affected by the pulsation of the gate-cathode voltage VGC .
  • FIG. 9 is a diagram illustrating the operation of the uninterruptible power supply device 1 according to the first embodiment.
  • FIG. 9 shows the gate signal GS, the gate-cathode voltage VGC of the thyristors 15a and 15b, the output signal TS of the state detector 32, the output signal DET1 of the XOR circuit 34, and the on command (close command) of the contactor 14. The waveform is shown.
  • the bypass feeding mode is started.
  • the contactor 14 is turned off.
  • the gate-cathode voltage VGC of each of the thyristors 15a and 15b becomes a positive voltage (+ V1), so that the output signal TS of the state detector 32 becomes H level. Since the gate signal GS is at H level and the signal TS is at H level, the output signal DET1 of the XOR circuit 34 is maintained at L level even after time t1.
  • the gate-cathode voltage VGC of the thyristor at this time corresponds to the voltage drop (about 0.6V) of the PN junction.
  • the gate-cathode voltage VGC becomes a negative voltage (-V2).
  • the output signal TS of the state detector 32 transitions from the H level to the L level.
  • the output signal DET1 of the XOR circuit 34 temporarily becomes H level.
  • the UPS control unit 36 determines that both the thyristors 15a and 15b are in the off state and the semiconductor switch 15 is off.
  • the UPS control unit 36 switches the uninterruptible power supply device 1 to the inverter power supply mode by turning on the contactor 14.
  • the UPS control unit 36 determines that at least one of the thyristors 15a and 15b is in the ON state and the semiconductor switch 15 is not turned off. The UPS control unit 36 does not switch the uninterruptible power supply device 1 to the inverter power supply mode by keeping the contactor 14 in the off state.
  • the uninterruptible power supply 1 is based on the gate-cathode voltage VGC of the thyristors 15a and 15b constituting the semiconductor switch 15 in a state where the gate signal GS is cut off. It is configured to detect that the semiconductor switch 15 is turned off.
  • the semiconductor switch 15 in order to detect that the semiconductor switch 15 is turned off, the current flowing through the semiconductor switch 15 is detected, and when the current detection value is less than the preset threshold current, the semiconductor switch 15 is turned off.
  • a method for determining that the current is performed can be used.
  • the semiconductor switch 15 when the current detected value falls below the threshold current as a result of the decrease in the current flowing through the semiconductor switch 15 when the voltage of the commercial AC power supply 21 decreases or a power failure occurs, the semiconductor switch 15 is in the ON state. Nevertheless, it may be erroneously determined that the semiconductor switch 15 is turned off. Further, even when the semiconductor switch 15 is turned on, it is possible to mistakenly determine that the semiconductor switch 15 is turned off because the current flowing through the semiconductor switch 15 drops and falls below the threshold current. There is sex.
  • the semiconductor switch 15 is turned off based on the gate-cathode voltage VGC of the thyristors 15a and 15b in which the gate signal GS is cut off. Therefore, it is possible to accurately detect the off of the semiconductor switch 15 without being affected by the decrease in the current flowing through the semiconductor switch 15.
  • the uninterruptible power supply 1 when the thyristors 15a and 15b are turned off, a negative voltage is applied to the gate of each thyristor, so that the thyristor is in the off state.
  • the gate-cathode voltage VGC at a certain time can be set to a voltage lower than the threshold voltage (0V). According to this, the state of the thyristors 15a and 15b can be accurately detected without being affected by the pulsation of the gate-cathode voltage VGC . As a result, it is possible to improve the reliability of the output when switching from the bypass power supply to the inverter power supply.
  • FIG. 10 is a block diagram showing a configuration of a control device 18A of the uninterruptible power supply device 1 according to the second embodiment.
  • the control device 18A according to the second embodiment has a current sensor 50, a current detector 52, a comparator 54, an XOR circuit 56, and an OR circuit with respect to the control device 18 shown in FIG. 58 is added.
  • the current sensor 50 detects the current flowing through the semiconductor switch 15.
  • the thyristors 15a and 15b constituting the semiconductor switch 15 are alternately turned on every half cycle period of the AC voltage according to the polarity of the AC voltage supplied from the commercial AC power supply 21 while the gate signal GS is input. ..
  • the current sensor 50 detects the current alternately flowing through the thyristors 15a and 15b every half cycle period of the AC voltage.
  • the current detector 52 detects the amplitude (or effective value) of the alternating current detected by the current sensor 50.
  • the comparator 54 compares the value detected by the current detector 52 with the preset threshold current Iref.
  • the threshold current Iref is set to 0A.
  • the comparator 54 outputs an H level signal.
  • the comparator 54 outputs an L level signal. That is, the comparator 54 outputs an H level signal when a current is flowing through the semiconductor switch 15, and outputs an L level signal when no current is flowing through the semiconductor switch 15.
  • the XOR circuit 56 receives the output signal of the comparator 54 at the first input terminal and the output signal TS of the state detector 32 at the second input terminal.
  • the XOR circuit 56 calculates the exclusive OR of the two input signals and outputs the signal DET2 indicating the calculation result. Specifically, in the XOR circuit 56, when the output signal of the comparator 54 is H level and the signal TS is H level, or when the output signal of the comparator 54 is L level and the signal When the TS is at the L level, the L level signal DET2 is output. On the other hand, in the XOR circuit 56, when the output signal of the comparator 54 is H level and the signal TS is L level, or when the output signal of the comparator 54 is L level and the signal TS is H level. When it is a level, the H level signal DET2 is output.
  • the XOR circuit 56 outputs the L level signal DET2 when a current is flowing through the semiconductor switch 15 and at least one of the thyristors 15a and 15b is in the ON state.
  • the XOR circuit 56 outputs an L-level signal DET2 when no current is flowing through the semiconductor switch 15 and both the thyristors 15a and 15b are in the off state.
  • the H level signal DET1 is output.
  • the output signal DET2 of the XOR circuit 56 is input to the first input terminal of the OR circuit 58.
  • the output signal DET1 of the XOR circuit 34 is input to the second input terminal of the OR circuit 58.
  • the OR circuit 58 outputs an H level signal DET3 when at least one of the output signal DET1 of the XOR circuit 34 and the output signal DET2 of the XOR circuit 56 is H level.
  • the OR circuit 58 outputs the L level signal DET3.
  • the OR circuit 58 when the gate signal GS is input (on) to the thyristors 15a and 15b, at least one of the thyristors 15a and 15b is on and a current is flowing through the semiconductor switch 15. Occasionally, the L level signal DET3 is output.
  • the OR circuit 58 when the gate signals GS are cut off (off) from the thyristors 15a and 15b, both the thyristors 15a and 15b are in the off state, and no current is flowing through the semiconductor switch 15. , L level signal DET3 is output.
  • the OR circuit 58 when the gate signal GS is input to the thyristors 15a and 15b and at least one of the thyristors 15a and 15b is in the ON state, but no current is flowing through the semiconductor switch 15.
  • the H level signal DET3 is output.
  • FIG. 11 is a diagram illustrating the operation of the uninterruptible power supply device 1 according to the second embodiment.
  • FIG. 11 shows the gate signal GS, the gate-cathode voltage VGC of the cyclists 15a and 15b, the output signal TS of the state detector 32, the output signal DET1 of the XOR circuit 34, the on command (close command) of the contactor 14, and the comparison.
  • the waveforms of the output signal of the device 54, the output signal DET2 of the XOR circuit 56, and the output signal DET3 of the OR circuit 58 are shown.
  • the bypass feeding mode is started.
  • the contactor 14 is turned off.
  • the gate-cathode voltage VGC of each of the thyristors 15a and 15b becomes a positive voltage (+ V1), so that the output signal TS of the state detector 32 becomes H level. Since the gate signal GS is at H level and the signal TS is at H level, the output signal DET1 of the XOR circuit 34 is maintained at L level even after time t1.
  • the thyristors 15a and 15b are alternately turned on every half cycle period of the AC voltage, so that a current flows through the semiconductor switch 15. Since the output signal of the comparator 54 is H level, the output signal DET2 of the XOR circuit 56 is L level. Since both the signal DET1 and the signal DET2 are at the L level, the signal DET3 is also at the L level.
  • the semiconductor switch 15 thyristor 15a, 15b
  • the semiconductor switch 15 is disconnected at the time t4 during the execution of the bypass power supply mode.
  • the output signal DET2 of the XOR circuit 56 transitions to the H level as shown by the broken line in the figure.
  • the output signal DET3 of the OR circuit 58 also transitions to the H level.
  • the UPS control unit 36 determines that a failure has occurred in which the semiconductor switch 15 is not normally turned on during the bypass power supply mode. The UPS control unit 36 does not switch the uninterruptible power supply device 1 to the inverter power supply mode by keeping the contactor 14 in the off state.
  • the detected value of the current flowing through the semiconductor switch 15 and the detected value of the current flowing through the semiconductor switch 15 during the execution of the bypass power feeding mode are determined. Based on the gate-cathode voltage VGC of the thyristors 15a and 15b constituting the semiconductor switch 15, it is possible to detect a failure in which the semiconductor switch 15 is not normally turned on.
  • the UPS control unit 36 of each uninterruptible power supply 1 detects a failure of the semiconductor switch 15 in the bypass power supply mode or in the transition from the bypass power supply mode to the inverter power supply mode.
  • the UPS control unit 36 of the uninterruptible power supply 1 has its own uninterruptible power supply. By stopping the operation of 1 and turning off the contactors 2 and 14, the uninterruptible power supply 1 is disconnected.
  • the UPS control unit 36 outputs a signal ERR indicating a failure of its own uninterruptible power supply device 1 to the UPS control unit 36 of the remaining normal uninterruptible power supply device 1 via the communication line 20.
  • the UPS control unit 36 of the remaining normal uninterruptible power supply 1 changes the current command value, which is the target value of the output current of the inverter 10, based on the number of normal uninterruptible power supplies 1. (To increase. As a result, even if a failure of the uninterruptible power supply device 1 occurs, electric power can be stably supplied to the load 22.

Landscapes

  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stand-By Power Supply Arrangements (AREA)
  • Inverter Devices (AREA)

Abstract

制御装置は、第1および第2のサイリスタのゲートに、カソードを基準とした正の電圧を印加することにより第1のスイッチをオンする一方で、第1および第2のサイリスタのゲートに、カソードを基準とした負の電圧を印加することにより第1のスイッチをオフするように構成される。無停電電源装置は、第1のスイッチをオンするとともに第2のスイッチをオフし、交流電源からの交流電力を負荷に供給する第1の給電モードと、第1のスイッチをオフするとともに第2のスイッチをオンし、インバータから出力される交流電力を負荷に供給する第2の給電モードとを有する。第1の給電モードの実行時において交流電源の電圧低下を検出したときには、制御装置は、第1および第2のサイリスタのゲートに負の電圧を印加する。制御装置は、第1および第2のサイリスタのゲート-カソード間電圧が接地電圧よりも低くなったときに第2のスイッチをオンすることにより、無停電電源装置を第2の給電モードに切り替える。

Description

無停電電源装置
 本発明は、無停電電源装置に関する。
 無停電電源装置においては、交流電源からの交流電力を直流電力に変換するコンバータと、コンバータで生成された直流電力または電力貯蔵装置の直流電力を交流電力に変換して負荷に供給するインバータと、交流電源および負荷の間に、コンバータおよびインバータの直列回路と並列に接続されたバイパス回路とを備えた構成が広く採用されている。
 上記無停電電源装置においては、交流電源から正常に交流電力が供給されている通常時には、コンバータおよびインバータを使用する。交流電源からの交流電力の供給が停止された停電時には、インバータで給電を継続する。このような給電方式は、常時インバータ給電方式とも呼ばれている。常時インバータ給電方式は、交流電源が正常なときも停電のときも直流リンクを介してインバータから負荷へ給電するため、入力電源の品質にかかわらず出力の電源品質を確保しやすく、よって、負荷への給電安定性に優れている。その一方で、常時インバータ給電方式は、通常時にエネルギーがコンバータおよびインバータを通過するために電力損失が発生し、運転効率の向上が課題となっている。
 近年では、効率化の対策として、バイパス給電モードを備えた無停電電源装置が提案されている(たとえば米国特許第7372177号明細書(特許文献1)参照)。これによれば、無停電電源装置は、通常時は交流電源からバイパス回路である半導体スイッチを経由して負荷に交流電力を供給するバイパス給電を実行する。半導体スイッチには、一対のサイリスタを互いに逆並列に接続して構成されたサイリスタスイッチが用いられる。
米国特許第7372177号明細書
 上記バイパス給電モードを備えた無停電電源装置においては、バイパス給電の実行中に交流電源から供給される交流電圧が低下する電圧低下、または停電が発生した場合に、負荷設備の破損や運転停止を防ぐために、バイパス給電からインバータ給電に無瞬断で切り替えることが求められる。これには、半導体スイッチを高速に遮断するとともに、インバータ給電を開始する必要がある。
 しかしながら、半導体スイッチを構成するサイリスタは、ゲート信号が遮断された後もサイリスタを流れる電流が所定値(保持電流)以下となるまではオン状態となっている。そのため、交流電源の電圧低下が検出されたときにゲート信号を遮断しても、ゲート信号を遮断するタイミングによっては、半導体スイッチが直ちにオフされずに、無停電電源装置の交流出力端子と交流入力端子とが半導体スイッチを介して電気的に接続されている状態が続く場合が起こり得る。あるいは、サイリスタが正常にオフされない故障が生じている場合においても、同様の現象が起こり得る。
 この場合、交流電源から交流入力端子に供給される交流電圧に比べて、インバータから交流出力端子に出力される交流電圧の方が高くなることから、インバータから出力された交流電流の一部がサイリスタスイッチを経由して交流入力端子に流れ込む可能性がある。その結果、負荷に供給される電圧の低下または停電の発生を招くことが懸念される。したがって、無停電電源装置の出力の信頼性を高めるためには、バイパス給電からインバータ給電への切り替えに問題がないか(すなわち、サイリスタが正常にオフされているか)を確認することが求められる。
 この発明はこのような課題を解決するためになされたものであって、その目的は、バイパス給電からインバータ給電への切り替え時における出力の信頼性を高めることができる無停電電源装置を提供することである。
 この発明のある局面によれば、無停電電源装置は、交流電源および負荷の間に接続される。無停電電源装置は、第1端子が交流電源から供給される交流電力を受け、第2端子が負荷に接続された第1のスイッチと、直流電力を交流電力に変換するインバータと、第1端子がインバータから出力される交流電力を受け、第2端子が負荷に接続された第2のスイッチと、第1のスイッチ、第2のスイッチおよびインバータを制御する制御装置とを備える。第1のスイッチは、互いに逆並列に接続された第1および第2のサイリスタを含む。制御装置は、第1および第2のサイリスタのゲートに、カソードを基準とした正の電圧を印加することにより第1のスイッチをオンするように構成される。制御装置は、第1および第2のサイリスタのゲートに、カソードを基準とした負の電圧を印加することにより第1のスイッチをオフするように構成される。無停電電源装置は、第1のスイッチをオンするとともに第2のスイッチをオフし、交流電源からの交流電力を負荷に供給する第1の給電モードと、第1のスイッチをオフするとともに第2のスイッチをオンし、インバータから出力される交流電力を負荷に供給する第2の給電モードとを有する。第1の給電モードの実行時において交流電源の電圧低下を検出したときには、制御装置は、第1および第2のサイリスタのゲートに負の電圧を印加する。制御装置は、第1および第2のサイリスタのゲート-カソード間電圧が接地電圧よりも低くなったときに第2のスイッチをオンすることにより、無停電電源装置を第2の給電モードに切り替える。
 この発明によれば、バイパス給電からインバータ給電への切り替え時における出力の信頼性を高めることができる無停電電源装置を提供することができる。
実施の形態1に係る無停電電源装置の構成を示す回路ブロック図である。 バイパス給電モードにおける電力の流れを説明するための図である。 商用交流電源の電圧低下の発生時における電力の流れを説明するための図である。 半導体スイッチが完全にオフされていないときの電力の流れを説明するための図である。 図1に示した制御装置の構成を示すブロック図である。 図5に示したゲート回路および状態検出器の構成を示す回路ブロック図である。 状態検出器の動作を説明するための図である。 比較例に係るゲート回路および状態検出器を説明するための図である。 比較例に係るゲート回路および状態検出器を説明するための図である。 実施の形態1に係る無停電電源装置の動作を説明する図である。 実施の形態2に係る無停電電源装置の制御装置の構成を示すブロック図である。 実施の形態2に係る無停電電源装置の動作を説明する図である。 実施の形態に係る無停電電源装置の適用例を説明する図である。
 以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下では、図中の同一または相当する部分には同一符号を付してその説明は原則的に繰返さないものとする。
 [実施の形態1]
 図1は、実施の形態1に係る無停電電源装置の構成を示す回路ブロック図である。無停電電源装置1は、商用交流電源21からの三相交流電力に直流電力に一旦変換し、その直流電力を三相交流電力に変換して負荷22に供給するものである。図1では、図面および説明の簡単化のため、三相(U相、V相、W相)のうちの一相に対応する部分の回路のみが示されている。
 図1において、無停電電源装置1は、交流入力端子T1、交流出力端子T2およびバッテリ端子T3を備える。交流入力端子T1は、商用交流電源21から商用周波数の交流電力を受ける。交流出力端子T2は、負荷22に接続される。負荷22は、交流電力によって駆動される。バッテリ端子T3は、バッテリ23に接続される。バッテリ23は直流電力を蓄える。
 無停電電源装置1は、さらに、電磁接触器(コンタクタ)2,8,14、コンデンサ4,9,13、リアクトル5,12、コンバータ6、双方向チョッパ7、インバータ10、半導体スイッチ15、および制御装置18を備える。
 コンタクタ2およびリアクトル5は、交流入力端子T1とコンバータ6の入力ノードとの間に直列に接続される。コンデンサ4は、コンタクタ2とリアクトル5の入力ノードとの間のノードN1に接続される。コンタクタ2は、無停電電源装置1の使用時にオン(導通)され、例えば無停電電源装置1のメンテナンス時にオフ(遮断)される。
 ノードN1に現れる交流入力電圧Viの瞬時値は、制御装置18によって検出される。交流入力電圧Viの瞬時値に基づいて、商用交流電源21の電圧低下および停電の発生の有無などが判別される。
 コンデンサ4およびリアクトル5は、低域通過フィルタを構成し、商用交流電源21からコンバータ6に商用周波数の交流電力を通過させ、コンバータ6で発生するスイッチング周波数の信号が商用交流電源21に通過することを防止する。
 コンバータ6は、制御装置18によって制御され、商用交流電源21から交流電力が供給されている通常時は、三相交流電力を直流電力に変換して直流ラインL1に出力する。商用交流電源21からの交流電力の供給が停止された停電時は、コンバータ6の運転は停止される。コンバータ6の出力電圧は、所望の値に制御可能になっている。
 コンデンサ9は、直流ラインL1に接続され、直流ラインL1の電圧を平滑化させる。直流ラインL1に現れる直流電圧VDCの瞬時値は、制御装置18によって検出される。直流ラインL1は双方向チョッパ7の高電圧側ノードに接続され、双方向チョッパ7の低電圧側ノードはコンタクタ8を介してバッテリ端子T3に接続される。
 コンタクタ8は、無停電電源装置1の使用時はオンされ、たとえば無停電電源装置1およびバッテリ23のメンテナンス時にオフされる。バッテリ端子T3に現れるバッテリ23の端子間電圧(以下、「バッテリ電圧」とも称する)VBの瞬時値は、制御装置18によって検出される。
 双方向チョッパ7は、制御装置18によって制御され、商用交流電源21から交流電力が供給されている通常時は、コンバータ6によって生成された直流電力をバッテリ23に蓄え、停電時は、バッテリ23の直流電力を、直流ラインL1を介してインバータ10に供給する。
 双方向チョッパ7は、直流電力をバッテリ23に蓄える場合は、直流ラインL1の直流電圧VDCを降圧してバッテリ23に与える。また、双方向チョッパ7は、バッテリ23の直流電力をインバータ10に供給する場合は、バッテリ電圧VBを昇圧して直流ラインL1に出力する。直流ラインL1は、インバータ10の入力ノードに接続されている。
 インバータ10は、制御装置18によって制御され、コンバータ6または双方向チョッパ7から直流ラインL1を介して供給される直流電力を商用周波数の交流電力に変換して出力する。すなわち、インバータ10は、通常時にはコンバータ6から直流ラインL1を介して供給される直流電力を交流電力に変換し、停電時にはバッテリ23から双方向チョッパ7を介して供給される直流電力を交流電力に変換する。インバータ10の出力電圧は、所望の値に制御可能になっている。
 インバータ10の出力ノードはリアクトル12の一方端子に接続され、リアクトル12の他方端子(ノードN2)はコンタクタ14を介して交流出力端子T2に接続される。コンデンサ13は、ノードN2に接続される。
 リアクトル12およびコンデンサ13は、低域通過フィルタを構成し、インバータ10で生成された商用周波数の交流電力を交流出力端子T2に通過させ、インバータ10で発生するスイッチング周波数の信号が交流出力端子T2に通過することを防止する。
 コンタクタ14は、制御装置18によって制御され、インバータ10によって生成された交流電力を負荷22に供給するインバータ給電モード時にはオンされ、商用交流電源21からの交流電力を、半導体スイッチ15を介して負荷22に供給するバイパス給電モード時にはオフされる。コンタクタ14は「第2のスイッチ」の一実施例に対応する。
 半導体スイッチ15は、互いに逆並列に接続された一対のサイリスタを有するサイリスタスイッチであり、交流入力端子T1と交流出力端子T2との間に接続される。半導体スイッチ15は、制御装置18によって制御され、バイパス給電モード時にはオンされ、インバータ給電モード時にはオフされる。半導体スイッチ15は「第1のスイッチ」の一実施例に対応する。
 制御装置18は、例えばマイクロコンピュータなどで構成することが可能である。一例として、制御装置18は、図示しないメモリおよびCPU(Central Processing Unit)を内蔵し、メモリに予め格納されたプログラムをCPUが実行することによるソフトウェア処理によって、後述する制御動作を実行することができる。あるいは、当該制御動作の一部または全部について、ソフトウェア処理に代えて、内蔵された専用の電子回路などを用いたハードウェア処理によって実現することも可能である。
 制御装置18は、交流入力電圧Vi、直流電圧VDC、バッテリ電圧VB、および交流出力電圧Voなどに基づいて無停電電源装置1全体を制御する。すなわち、制御装置18は、交流入力電圧Viの検出値に基づいて、商用交流電源21の電圧低下および停電の発生の有無を判定するとともに、交流入力電圧Viの位相に同期してコンバータ6およびインバータ10を制御する。
 さらに制御装置18は、商用交流電源21から交流電力が供給されている通常時は、直流電圧VDCが所望の参照電圧VDCrになるようにコンバータ6を制御し、商用交流電源21の電圧低下または停電時は、コンバータ6の運転を停止させる。
 さらに制御装置18は、通常時は、バッテリ電圧VBが所望の参照電圧VBrになるように双方向チョッパ7を制御し、商用交流電源21の電圧低下または停電時は、直流電圧VDCが所望の参照電圧VDCrになるように双方向チョッパ7を制御する。
 次に、この無停電電源装置1の動作について説明する。商用交流電源21から交流電力が供給されている通常時において、バイパス給電モードが選択されると、コンタクタ2および半導体スイッチ15がオンされるとともに、コンタクタ14がオフされる。図2は、バイパス給電モードにおける電力の流れを説明するための図である。図2中に矢印で示すように、商用交流電源21から供給される交流電力は、半導体スイッチ15を介して負荷22に供給される。負荷22は、商用交流電源21から供給される交流電力によって駆動される。バイパス給電モードは「第1の給電モード」に対応する。
 バイパス給電モード中に商用交流電源21の電圧低下または停電が発生すると、無停電電源装置1はインバータ給電モードに切り替えられる。インバータ給電モードが選択されると、半導体スイッチ15がオフされるとともに、コンタクタ14がオンされる。インバータ給電モードは「第2の給電モード」に対応する。
 図3は、商用交流電源21の電圧低下の発生時における電力の流れを説明するための図である。図3中に矢印で示すように、商用交流電源21の電圧低下が発生すると、バッテリ23の直流電力が双方向チョッパ7によってインバータ10に供給される。インバータ10は、双方向チョッパ7からの直流電力を交流電力に変換して負荷22に供給する。
 具体的には、制御装置18は、バッテリ電圧VBを昇圧して直流ラインL1に出力するように、双方向チョッパ7を制御する。制御装置18は、さらに、直流ラインL1から供給される直流電力を商用周波数の三相交流電力に変換するように、インバータ10を制御する。これにより、バッテリ23の直流電力は商用周波数の三相交流電力に変換され、コンタクタ14を介して負荷22に供給される。制御装置18は、バッテリ23の残容量が予め定められた下限値に達したときには、双方向チョッパ7およびインバータ10の運転を停止させる。これにより、バッテリ23に直流電力が蓄えられている期間、負荷22の運転を継続することができる。なお、コンバータ6の運転は停止されている。
 しかしながら、商用交流電源21の電圧低下の発生時にバイパス給電モードからインバータ給電モードに切り替える場合において、半導体スイッチ15をオフするように動作させても、半導体スイッチ15が完全にオフされていないときには、図3に示す電力の流れが妨げられる可能性がある。
 図4は、半導体スイッチ15が完全にオフされていないときの電力の流れを説明するための図である。半導体スイッチ15が完全にオフされていない状態においてコンタクタ14がオンされた場合、図4中に矢印で示すように、インバータ10によって生成された三相交流電力は、半導体スイッチ15を経由して交流入力端子T1に戻される。インバータ10の出力電流の一部が半導体スイッチ15を介して交流入力端子T1に導かれることによって、負荷22に供給される電圧の低下または停電が発生する可能性がある。その結果、負荷22において電力不足が生じてしまい、負荷22を駆動できなくなることが懸念される。
 このような現象は、半導体スイッチ15を構成するサイリスタが、ゲート信号を遮断した後、サイリスタを流れる電流が所定値(保持電流)以下に低下したときにオフされることにより起こり得る。言い換えると、ゲート信号が遮断された後も電流が所定値以下に低下するまではサイリスタはオン状態となっている。そのため、商用交流電源21の電圧低下が検出されたときにゲート信号を遮断しても、ゲート信号を遮断するタイミングによっては、半導体スイッチ15が直ちにオフされずに、交流出力端子T2と交流入力端子T1とが半導体スイッチ15を介して電気的に接続されている状態が続く場合が起こり得る。この状態においてコンタクタ14がオンされると、商用交流電源21から交流入力端子T1に供給される交流電圧に比べて、インバータ10から交流出力端子T2に出力される交流電圧の方が高くなるため、インバータ10から出力された交流電流の一部が半導体スイッチ15を経由して交流入力端子T1に流れ込む。
 あるいは、上記の現象は半導体スイッチ15がオン状態に固定される故障(オン故障)が生じている状態においてコンタクタ14がオンされた場合においても起こり得る。このような場合にも、負荷22に供給される電圧が低下(または停電)してしまうため、負荷22において電力不足を招くことが懸念される。したがって、バイパス給電モードからインバータ給電モードに切り替えるときに半導体スイッチ15が完全にオフされているか否かを検出する必要がある。
 本実施の形態に係る無停電電源装置1は、半導体スイッチ15がオン状態であるかオフ状態であるかを検出するための状態検出器を有する。制御装置18は、この状態検出器によって半導体スイッチ15がオフされたことが検出されると、コンタクタ14をオンすることにより、バイパス給電モードからインバータ給電モードに切り替えるように構成される。これにより、バイパス給電モードからインバータ給電モードへの切り替え時における出力の信頼性を向上させる。
 図5は、図1に示した制御装置18の構成を示すブロック図である。図5を参照して、制御装置18は、ゲート回路30、状態検出器32、XOR(排他的論理和)回路34、およびUPS制御部36を有する。
 ゲート回路30は、UPS制御部36から与えられるゲート信号GSに従って、半導体スイッチ15を構成するサイリスタを駆動する。半導体スイッチ15は、互いに逆並列に接続された一対のサイリスタ15a,15bを有している。サイリスタ15a,15bの各々は、ゲート回路30によってオンオフが制御される。
 具合的には、サイリスタ15a,15bの各々は、UPS制御部36から入力(オン)されるゲート信号GSに応答してオンする。サイリスタ15a,15bは、ゲート信号GSが入力されている間、商用交流電源21から供給される交流電圧の極性に従って、交流電圧の正弦波波形における半サイクル期間ごとに交互にオン状態となる。
 サイリスタは、基本的に、第1のP層、第1のN層、第2のP層、第2のN層の4層からなり、第1のP層をアノード(A)とし、第2のN層をカソード(C)とし、第2のP層をゲート(G)とする。サイリスタは、アノード-カソード間に順方向電流が流れるように電圧を加えた状態で、ゲート信号GSに応答してゲートからカソードにゲート電流を流すことによってオンされる。
 サイリスタは一旦オンされると、ゲート電流を0にしてもオン状態が続く。サイリスタは、ゲート信号GSを遮断(オフ)した状態において、アノード-カソード間に流れる電流が所定値(保持電流)以下になるのに応じてオフされる。サイリスタのゲート-カソード間に電流が流れている間、ゲート-カソード間電圧VGCが発生する。このゲート-カソード間電圧VGCは、ゲート-カソード間のPN接合による電圧降下(約0.6V程度)に相当する。
 状態検出器32は、サイリスタ15a,15bの各々のゲート-カソード間電圧VGCを検出し、検出した電圧VGCに基づいて各サイリスタがオン状態であるかオフ状態であるかを判定する。状態検出器32は、予め設定された閾値電圧Vrefを有しており、サイリスタ15aのゲート-カソード間電圧VGCが閾値電圧Vref以上である場合にサイリスタ15aがオン状態であると判定する。一方、状態検出器32は、ゲート-カソード間電圧VGCが閾値電圧Vref未満である場合、サイリスタ15aがオフ状態であると判定する。同様に、状態検出器32は、サイリスタ15bのゲート-カソード間電圧VGCが閾値電圧Vref以上である場合にサイリスタ15bがオン状態であると判定し、ゲート-カソード間電圧VGCが閾値電圧Vref未満である場合にサイリスタ15bがオフ状態であると判定する。ゲート回路30および状態検出器32の詳細な構成については後述する。
 状態検出器32は、サイリスタ15aおよびサイリスタ15bの少なくとも一方がオン状態である場合、H(論理ハイ)レベルの信号TSを出力する。状態検出器32は、サイリスタ15aおよびサイリスタ15bがともにオフ状態である場合、L(論理ロー)レベルの信号TSを出力する。
 XOR回路34は、第1入力端子に状態検出器32の出力信号TSを受け、第2入力端子にゲート信号GSを受ける。XOR回路34は、2つの入力信号の排他的論理和を演算し、演算結果を示す信号DET1を出力する。
 具体的には、XOR回路34は、信号TSがHレベルであり、かつ、ゲート信号GSがHレベルであるとき、または、信号TSがLレベルであり、かつ、ゲート信号GSがLレベルであるときに、Lレベルの信号DET1を出力する。一方、XOR回路34は、信号TSがHレベルであり、かつ、ゲート信号GSがLレベルであるとき、または、信号TSがLレベルであり、かつ、ゲート信号GSがHレベルであるとき、Hレベルの信号DET1を出力する。
 すなわち、XOR回路34は、サイリスタ15a,15bにゲート信号GSが入力(オン)されている状態においてサイリスタ15a,15bの少なくとも一方がオン状態であるときに、Lレベルの信号DET1を出力する。あるいは、XOR回路34は、サイリスタ15a,15bからゲート信号GSが遮断(オフ)されている状態においてサイリスタ15a,15bがともにオフ状態であるときに、Lレベルの信号DET1を出力する。
 これに対して、XOR回路34は、サイリスタ15a,15bにゲート信号GSが入力されている状態においてサイリスタ15a,15bがともにオフ状態であるときに、Hレベルの信号DET1を出力する。あるいは、XOR回路34は、サイリスタ15a,15bからゲート信号GSが遮断されている状態においてサイリスタ15a,15bの少なくとも一方がオン状態であるときに、Hレベルの信号DET1を出力する。XOR回路34の出力信号DET1はUSP制御部36に入力される。
 UPS制御部36は、バイパス給電モード時に商用交流電源21の電圧低下または停電が発生すると、半導体スイッチ15のゲート信号GSを遮断する。そして、UPS制御部36は、ゲート信号GSが遮断されている状態においてXOR回路34から与えられる信号DET1がLレベルであるとき、サイリスタ15a,15bがともにオフ状態であり、半導体スイッチ15がオフされていると判定する。この場合、UPS制御部36は、コンタクタ14をオンすることにより、無停電電源装置1をインバータ給電モードに切り替える。半導体スイッチ15がオフされているため、図3に示したように、インバータ10によって生成された交流電力が負荷22に供給される。
 これに対して、ゲート信号GSが遮断されている状態においてXOR回路34から与えられる信号DET1がHレベルであるとき、UPS制御部36は、サイリスタ15a,15bの少なくとも一方がオン状態であり、半導体スイッチ15がオフされていないと判定する。この場合、UPS制御部36は、半導体スイッチ15のオン故障が生じていると判断し、コンタクタ14をオフ状態に維持することにより、無停電電源装置1をインバータ給電モードに切り替えない。さらにUPS制御部36は、無停電電源装置1の運転を停止させる。
 図6は、図5に示したゲート回路30および状態検出器32の構成を示す回路ブロック図である。図6には、ゲート回路30のうちサイリスタ15bを駆動するための回路部分が示される。図示しないサイリスタ15aを駆動するための回路部分は、サイリスタ15bを駆動するための回路部分と同じ構成を有している。
 図6を参照して、ゲート回路30は、直流端子30a,30bと、トランス31と、ダイオードD1~D5と、コンデンサC1~C3と、トランジスタTr1,Tr2と、抵抗R1,R2とを有する。正側直流端子30aおよび負側直流端子30bの間には、図示しない直流電源の電圧Vが印加される。
 トランス31は、1次巻線31aおよび2次巻線31bを有する。1次巻線31aは、正側直流端子30aおよび負側直流端子30bの間に接続される。ダイオードD1およびコンデンサC1の各々は、正側直流端子30aおよび負側直流端子30d間に接続される。2次巻線31bの中点は、サイリスタ15bのカソードおよび接地配線GNDに接続される。
 2次巻線31bの第1端子と中点との間には電圧V1が生じる。2次巻線31bの中点と第2端子との間には電圧V2が生じる。2次巻線31bの中点の電圧(=接地電圧(0V))は、サイリスタ15bのカソードに印加されるとともに、状態検出器32において閾値電圧Vrefとして用いられる。
 2次巻線31bの第1端子と第2端子との間には、NPNトランジスタTr1およびPNPトランジスタTr2が電気的に直列に接続される。2次巻線31bの第1端子はNPNトランジスタTr1のコレクタと電気的に接続される。2次巻線31bの第2端子はPNPトランジスタTr2のコレクタと電気的に接続される。NPNトランジスタTr1のエミッタとPNPトランジスタTr2のエミッタとの接続点はサイリスタ15bのゲートに電気的に接続される。
 抵抗R1は、NPNトランジスタTr1およびPNPトランジスタTr2の接続点とサイリスタ15bのゲートとの間に接続される。抵抗R2は、NPNトランジスタTr1およびPNPトランジスタTr2の接続点と2次巻線31bの中点との間に接続される。
 ダイオードD2は、2次巻線31bの第1端子およびNPNトランジスタTr1のコレクタの間に接続される。ダイオードD3およびコンデンサC2の各々は、2次巻線31bの第1端子および中点の間に接続される。ダイオードD4は、2次巻線31bの第2端子およびPNPトランジスタTr2のコレクタの間に接続される。ダイオードD5およびコンデンサC3の各々は、2次巻線31bの第2端子および中点の間に接続される。
 NPNトランジスタTr1およびPNPトランジスタTr2のベースには、ゲート信号GSが入力される。ゲート信号GSがHレベルのとき、NPNトランジスタTr1がオンし、PNPトランジスタTr2がオフする。NPNトランジスタTr1がオンすると、2次巻線31bの第1端子がサイリスタ15bのサイリスタ15bのゲートに接続される。これにより、サイリスタ15bのゲートに正の電圧(+V1)が印加される。
 一方、ゲート信号GSがLレベルのときには、NPNトランジスタTr1がオフし、PNPトランジスタTr2がオンする。PNPトランジスタTr2がオンすると、2次巻線31bの第2端子がサイリスタ15bのサイリスタ15bのゲートに接続される。これにより、サイリスタ15bのゲートに負の電圧(-V2)が印加される。
 状態検出器32は、比較器40,42と、OR回路44とを有する。比較器40は、サイリスタ15bのゲート-カソード間電圧VGCと閾値電圧Vrefとを比較する。閾値電圧Vrefは接地電圧(0V)に設定されている。
 サイリスタ15bがオン状態のとき、サイリスタ15bのゲート-カソード間電圧VGC(+V1)が閾値電圧Vrefよりも高いため、比較器40はHレベルの信号を出力する。一方、サイリスタ15bがオフ状態のとき、サイリスタ15bのゲート-カソード間電圧VGC(-V2)が閾値電圧Vrefよりも低いため、比較器40はLレベルの信号を出力する。
 比較器42は、サイリスタ15aのゲート-カソード間電圧VGCと閾値電圧Vref(0V)とを比較する。サイリスタ15aがオン状態のとき、サイリスタ15aのゲート-カソード間電圧VGC(+V1)が閾値電圧Vrefよりも高いため、比較器42はHレベルの信号を出力する。一方、サイリスタ15aがオフ状態のとき、サイリスタ15aのゲート-カソード間電圧VGC(-V2)が閾値電圧Vrefよりも低いため、比較器42はLレベルの信号を出力する。
 OR回路44は、比較器40の出力信号および比較器42の出力信号の少なくとも一方がHレベルのときにHレベルの信号TSを出力する。一方、比較器40の出力信号および比較器42の出力信号がともにLレベルのときに、OR回路44はLレベルの信号TSを出力する。すなわち、OR回路44は、サイリスタ15aおよびサイリスタ15bの少なくとも一方がオン状態であるときにHレベルの信号TSを出力し、サイリスタ15aおよびサイリスタ15bがともにオフ状態であるときにLレベルの信号TSを出力する。
 図7は、状態検出器32の動作を説明するための図である。図7には、サイリスタ15bのゲート-カソード間電圧VGCおよびゲート信号GSの波形が示されている。時刻t1にてゲート信号GSが入力されると、サイリスタ15bがオンされ、サイリスタ15bのゲート-カソード間電圧VGCは正の電圧(+V1)となる。
 時刻t1より後の時刻t2にてゲート信号GSを遮断しても、サイリスタ15bのアノード-カソード間に流れる電流が保持電流以下になるまでオン状態が続く。ゲート信号GSを遮断した後、ゲート-カソード間電圧VGCはPN接合による電圧降下(約0.6V程度)相当となる。サイリスタ15bがオフすると(時刻t3)、ゲート-カソード間電圧VGCは負の電圧(-V2)となる。
 状態検出器32は、ゲート-カソード間電圧VGCと閾値電圧Vref(0V)とを比較する。図7に示すように、サイリスタ15bがオフ状態のときのゲート-カソード間電圧VGCは負の電圧(-V2)となり、閾値電圧Vref(0V)に比べて低い。そのため、状態検出器32は、サイリスタ15bがオフ状態であることを検出できる。
 図8Aには、比較例として、一般的なゲート回路300の構成が示される。比較例に係るゲート回路300は、入力端子300a,300bと、ダイオードD6,D7と、抵抗R3と、コンデンサC4とを有する。入力端子300bは接地配線GNDに接続される。ダイオードD7、抵抗R3およびコンデンサC4の各々は、入力端子300aおよび入力端子300bの間に接続される。
 図8Bには、図8Aのゲート回路300により生成されるサイリスタ15bのゲート-カソード間電圧VGCの波形が示されている。図8Bに示すように、時刻t1にてゲート信号GSが入力されると、サイリスタ15bがオンされ、サイリスタ15bのゲート-カソード間電圧VGCは正の電圧(0.6~1.5V程度)となる。次に時刻t2にてゲート信号GSを遮断すると、ゲート-カソード間電圧VGCはPN接合による電圧降下(約0.6V程度)相当となる。サイリスタ15bがオフすると(時刻t3)、ゲート-カソード間電圧VGCは接地電圧(0V)となる。
 サイリスタ15bがオフ状態のとき、ゲート-カソード間電圧VGCは接地電圧(0V)付近で脈動している。そのため、閾値電圧Vrefを接地電圧(0V)に設定し、ゲート-カソード間電圧VGCと閾値電圧Vref(0V)とを比較した場合、ゲート-カソード間電圧VGCの脈動に起因して、サイリスタ15bの状態を誤って検出してしまう可能性がある。
 これに対して、図7に示したように、本実施の形態に係るゲート回路30は、サイリスタ15bがオフ状態のときのゲート-カソード間電圧VGCが負の電圧(-V2)となるように構成されているため、状態検出器32は、ゲート-カソード間電圧VGCの脈動に影響されることなく、サイリスタ15bの状態を正確に検出することができる。
 図9は、実施の形態1に係る無停電電源装置1の動作を説明する図である。図9には、ゲート信号GS、サイリスタ15a,15bのゲート-カソード間電圧VGC、状態検出器32の出力信号TS、XOR回路34の出力信号DET1、およびコンタクタ14のオン指令(閉指令)の波形が示される。
 図9に示すように、時刻t1にてHレベルのゲート信号GSを受けてサイリスタ15a,15bがともにオンすると、バイパス給電モードが開始される。コンタクタ14はオフされている。時刻t1以降、サイリスタ15a,15bの各々のゲート-カソード間電圧VGCは正の電圧(+V1)となるため、状態検出器32の出力信号TSはHレベルとなる。ゲート信号GSがHレベルであり、かつ、信号TSがHレベルであるため、時刻t1以降もXOR回路34の出力信号DET1はLレベルに維持される。
 バイパス給電モード時に商用交流電源21の電圧低下または停電が発生したことにより、時刻t2にてゲート信号GSを遮断しても、電流が流れているサイリスタには電流が流れ続ける。このときのサイリスタのゲート-カソード間電圧VGCはPN接合の電圧降下(約0.6V)に相当する。アノード-カソード間に流れる電流が所定値以下になり、サイリスタがオフすると、ゲート-カソード間電圧VGCは負の電圧(-V2)になる。サイリスタ15a,15bのゲート-カソード間電圧VGCが閾値電圧Vref(0V)を下回ると(時刻t3)、状態検出器32の出力信号TSはHレベルからLレベルに遷移する。
 ゲート信号GSを遮断した時点(時刻t2)からサイリスタ15a,15bがオフする時点(時刻t3)までの期間、XOR回路34の出力信号DET1は一時的にHレベルとなる。時刻t3にてXOR回路34の出力信号DET1がLレベルに遷移すると、UPS制御部36は、サイリスタ15a,15bがともにオフ状態であり、半導体スイッチ15がオフされていると判定する。UPS制御部36は、コンタクタ14をオンすることにより、無停電電源装置1をインバータ給電モードに切り替える。
 これに対して、図中に破線で示すように、時刻t2以降、サイリスタ15bが正常にオフされない場合には、状態検出器32の出力信号TSがHレベルに維持される。そのため、XOR回路34の出力信号DET1も時刻t2以降、Hレベルに維持される。この場合、UPS制御部36は、サイリスタ15a,15bの少なくとも一方がオン状態であり、半導体スイッチ15がオフされていないと判定する。UPS制御部36は、コンタクタ14をオフ状態に維持することにより、無停電電源装置1をインバータ給電モードに切り替えない。
 以上説明したように、実施の形態1に係る無停電電源装置1は、ゲート信号GSが遮断された状態における、半導体スイッチ15を構成するサイリスタ15a,15bのゲート-カソード間電圧VGCとに基づいて、半導体スイッチ15がオフされていることを検出するように構成される。
 ここで、半導体スイッチ15がオフされていることを検出するためには、半導体スイッチ15に流れる電流を検出し、電流検出値が予め設定された閾値電流未満である場合に、半導体スイッチ15がオフされていると判定する手法を用いることができる。
 しかしながら、この手法では、商用交流電源21の電圧低下または停電の発生時に半導体スイッチ15に流れる電流が低下した結果、電流検出値が閾値電流を下回った場合には、半導体スイッチ15がオン状態であるにもかかわらず、半導体スイッチ15がオフされていると誤って判定してしまう可能性がある。また、半導体スイッチ15のオン故障が生じている場合においても、半導体スイッチ15に流れる電流が低下して閾値電流を下回ったことにより、誤って半導体スイッチ15がオフされていると判定してしまう可能性がある。
 これに対して、実施の形態1に係る無停電電源装置1では、ゲート信号GSが遮断されているサイリスタ15a,15bのゲート-カソード間電圧VGCに基づいて半導体スイッチ15がオフされていることを検出するため、半導体スイッチ15に流れる電流の低下に影響されることなく、半導体スイッチ15のオフを正確に検出することができる。
 さらに、実施の形態1に係る無停電電源装置1によれば、サイリスタ15a,15bをオフする際に、負の電圧を各サイリスタのゲートに印加する構成を採用したことにより、サイリスタがオフ状態であるときのゲート-カソード間電圧VGCを閾値電圧(0V)よりも低い電圧とすることができる。これによると、ゲート-カソード間電圧VGCの脈動に影響されることなくサイリスタ15a,15bの状態を正確に検出することができる。この結果、バイパス給電からインバータ給電への切り替え時における出力の信頼性を向上させることが可能となる。
 [実施の形態2]
 図10は、実施の形態2に係る無停電電源装置1の制御装置18Aの構成を示すブロック図である。図10を参照して、実施の形態2に係る制御装置18Aは、図5に示した制御装置18に対して、電流センサ50、電流検出器52、比較器54、XOR回路56および、OR回路58を追加したものである。
 電流センサ50は、半導体スイッチ15に流れる電流を検出する。半導体スイッチ15を構成するサイリスタ15a,15bは、ゲート信号GSが入力されている間、商用交流電源21から供給される交流電圧の極性に従って、交流電圧の半サイクル期間ごとに交互にオン状態となる。電流センサ50は、交流電圧の半サイクル期間ごとにサイリスタ15a,15bに交互に流れる電流を検出する。
 電流検出器52は、電流センサ50により検出される交流電流の振幅(または実効値)を検出する。比較器54は、電流検出器52による検出値と予め設定された閾値電流Irefとを比較する。閾値電流Irefは0Aに設定されている。電流検出器52による検出値が閾値電流Irefより大きい場合、比較器54はHレベルの信号を出力する。一方、電流検出器52による検出値が閾値電流Iref以下である場合、比較器54はLレベルの信号を出力する。すなわち、比較器54は、半導体スイッチ15に電流が流れているときにHレベルの信号を出力し、半導体スイッチ15に電流が流れていないときにLレベルの信号を出力する。
 XOR回路56は、第1入力端子に比較器54の出力信号を受け、第2入力端子に状態検出器32の出力信号TSを受ける。XOR回路56は、2つの入力信号の排他的論理和を演算し、演算結果を示す信号DET2を出力する。具体的には、XOR回路56は、比較器54の出力信号がHレベルであり、かつ、信号TSがHレベルであるとき、または、比較器54の出力信号がLレベルであり、かつ、信号TSがLレベルであるときに、Lレベルの信号DET2を出力する。一方、XOR回路56は、比較器54の出力信号がHレベルであり、かつ、信号TSがLレベルであるとき、または、比較器54の出力信号がLレベルであり、かつ、信号TSがHレベルであるとき、Hレベルの信号DET2を出力する。
 すなわち、XOR回路56は、半導体スイッチ15に電流が流れており、かつ、サイリスタ15a,15bの少なくとも一方がオン状態であるときに、Lレベルの信号DET2を出力する。あるいは、XOR回路56は、半導体スイッチ15に電流が流れておらず、かつ、サイリスタ15a,15bがともにオフ状態であるときに、Lレベルの信号DET2を出力する。
 これに対して、サイリスタ15a,15bの少なくとも一方がオン状態であるが、半導体スイッチ15に電流が流れていないときに、Hレベルの信号DET1を出力する。
 XOR回路56の出力信号DET2は、OR回路58の第1入力端子に入力される。OR回路58の第2入力端子には、XOR回路34の出力信号DET1が入力される。OR回路58は、XOR回路34の出力信号DET1およびXOR回路56の出力信号DET2の少なくとも一方がHレベルのときにHレベルの信号DET3を出力する。一方、XOR回路34の出力信号DET1およびXOR回路56の出力信号DET2がともにLレベルのときに、OR回路58はLレベルの信号DET3を出力する。
 すなわち、OR回路58は、サイリスタ15a,15bにゲート信号GSが入力(オン)されている状態において、サイリスタ15a,15bの少なくとも一方がオン状態であり、かつ、半導体スイッチ15に電流が流れているときに、Lレベルの信号DET3を出力する。あるいは、OR回路58は、サイリスタ15a,15bからゲート信号GSが遮断(オフ)されている状態において、サイリスタ15a,15bがともにオフ状態であり、かつ、半導体スイッチ15に電流が流れていないときに、Lレベルの信号DET3を出力する。
 これに対して、OR回路58は、サイリスタ15a,15bにゲート信号GSが入力されており、サイリスタ15a,15bの少なくとも一方がオン状態であるが、半導体スイッチ15に電流が流れていないときに、Hレベルの信号DET3を出力する。
 実施の形態2に係る制御装置18Aによれば、バイパス給電モードの実行中、サイリスタ15a,15bが正常にオンされない故障が生じていることを検出することができる。図11は、実施の形態2に係る無停電電源装置1の動作を説明する図である。図11には、ゲート信号GS、サイリスタ15a,15bのゲート-カソード間電圧VGC、状態検出器32の出力信号TS、XOR回路34の出力信号DET1、コンタクタ14のオン指令(閉指令)、比較器54の出力信号、XOR回路56の出力信号DET2、およびOR回路58の出力信号DET3の波形が示される。
 図11に示すように、時刻t1にてHレベルのゲート信号GSを受けてサイリスタ15a,15bがともにオンすると、バイパス給電モードが開始される。コンタクタ14はオフされている。時刻t1以降、サイリスタ15a,15bの各々のゲート-カソード間電圧VGCは正の電圧(+V1)となるため、状態検出器32の出力信号TSはHレベルとなる。ゲート信号GSがHレベルであり、かつ、信号TSがHレベルであるため、時刻t1以降もXOR回路34の出力信号DET1はLレベルに維持される。
 時刻t1以降、サイリスタ15a,15bが交流電圧の半サイクル期間ごとに交互にオンすることにより、半導体スイッチ15に電流が流れる。比較器54の出力信号がHレベルとなるため、XOR回路56の出力信号DET2はLレベルとなる。信号DET1および信号DET2がともにLレベルのため、信号DET3もLレベルとなる。
 ここで、バイパス給電モードの実行中の時刻t4にて、半導体スイッチ15(サイリスタ15a,15b)に断線が生じた場合を想定する。この場合、半導体スイッチ15に流れる電流が遮断されるため、図中に破線で示すように、XOR回路56の出力信号DET2がHレベルに遷移する。その結果、OR回路58の出力信号DET3もHレベルに遷移する。
 時刻t4以降、OR回路58の出力信号DET3はHレベルに維持される。この場合、UPS制御部36は、バイパス給電モード中に半導体スイッチ15が正常にオンされない故障が発生したと判定する。UPS制御部36は、コンタクタ14をオフ状態に維持することにより、無停電電源装置1をインバータ給電モードに切り替えない。
 以上説明したように、実施の形態2に係る無停電電源装置1によれば、実施の形態1による作用効果に加えて、バイパス給電モードの実行中に、半導体スイッチ15を流れる電流の検出値および半導体スイッチ15を構成するサイリスタ15a,15bのゲート-カソード間電圧VGCに基づいて、半導体スイッチ15が正常にオンされない故障を検出することができる。
 なお、上述した実施の形態1,2では、商用交流電源21および負荷22の間に単一の無停電電源装置1が接続されている構成例を説明したが、図12に示すように、複数の無停電電源装置1が負荷22に対して並列に接続されている構成例においても本実施の形態を適用することができる。
 図12に示す構成例においては、各無停電電源装置1のUPS制御部36は、バイパス給電モード時または、バイパス給電モードからインバータ給電モードへの移行時に半導体スイッチ15の故障を検出する。複数の無停電電源装置1のうちのいずれか1つの無停電電源装置1において半導体スイッチ15の故障が検出されると、当該無停電電源装置1のUPS制御部36は、自己の無停電電源装置1の運転を停止させるとともに、コンタクタ2,14をオフすることによって自己の無停電電源装置1を解列させる。
 さらに、UPS制御部36は、通信線20を介して、残りの正常な無停電電源装置1のUPS制御部36に対し、自己の無停電電源装置1の故障を示す信号ERRを出力する。残りの正常な無停電電源装置1のUPS制御部36は、信号ERRを受信すると、正常な無停電電源装置1の台数に基づいて、インバータ10の出力電流の目標値である電流指令値を変更(増加)する。これにより、無停電電源装置1の故障が発生した場合であっても、負荷22に対して安定して電力を供給することができる。
 今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
 1 無停電電源装置、2,8,14 コンタクタ、4,9,13,C1~C4 コンデンサ、5,12 リアクトル、6 コンバータ、7 双方向チョッパ、10 インバータ、15 半導体スイッチ、15a,15b サイリスタ、18,18A 制御装置、21 商用交流電源、22 負荷、23 バッテリ、30,300 ゲート回路、31 トランス、32 状態検出器、34,56 XOR回路、36 UPS制御部、40,42,54 比較器、44,58 OR回路、50 電流センサ、52 電流検出器、D1~D7 ダイオード、GND 接地配線、GS ゲート信号、L1 直流ライン、R1~R3 抵抗、T1 交流入力端子、T2 交流出力端子、T3 バッテリ端子、Tr1,Tr2 トランジスタ。

Claims (5)

  1.  交流電源および負荷の間に接続される無停電電源装置であって、
     第1端子が前記交流電源から供給される交流電力を受け、第2端子が前記負荷に接続された第1のスイッチと、
     直流電力を交流電力に変換するインバータと、
     第1端子が前記インバータから出力される交流電力を受け、第2端子が前記負荷に接続された第2のスイッチと、
     前記第1のスイッチ、前記第2のスイッチおよび前記インバータを制御する制御装置とを備え、
     前記第1のスイッチは、互いに逆並列に接続された第1および第2のサイリスタを含み、
     前記制御装置は、前記第1および第2のサイリスタのゲートに、カソードを基準とした正の電圧を印加することにより前記第1のスイッチをオンする一方で、前記第1および第2のサイリスタの前記ゲートに、前記カソードを基準とした負の電圧を印加することにより前記第1のスイッチをオフするように構成され、
     前記無停電電源装置は、前記第1のスイッチをオンするとともに前記第2のスイッチをオフし、前記交流電源からの交流電力を前記負荷に供給する第1の給電モードと、前記第1のスイッチをオフするとともに前記第2のスイッチをオンし、前記インバータから出力される交流電力を前記負荷に供給する第2の給電モードとを有しており、
     前記第1の給電モードの実行時において前記交流電源の電圧低下を検出したときには、前記制御装置は、前記第1および第2のサイリスタの前記ゲートに前記負の電圧を印加し、前記第1および第2のサイリスタのゲート-カソード間電圧が接地電圧よりも低くなったときに前記第2のスイッチをオンすることにより、前記無停電電源装置を前記第2の給電モードに切り替える、無停電電源装置。
  2.  前記制御装置は、
     前記第1のスイッチを駆動するゲート回路と、
     前記第1のスイッチの状態を検出する状態検出器とを含み、
     前記ゲート回路は、ゲート信号が入力されたときに前記第1および前記第2のサイリスタの前記ゲートに前記正の電圧を印加し、前記ゲート信号が遮断されたときに前記第1および前記第2のサイリスタの前記ゲートに前記負の電圧を印加するように構成され、
     前記状態検出器は、前記第1および第2のサイリスタのゲート-カソード間電圧と接地電圧とを比較することにより前記第1のスイッチの状態を検出する、請求項1に記載の無停電電源装置。
  3.  前記制御装置は、前記ゲート信号が遮断された状態において前記状態検出器により前記第1のスイッチがオフされたと判定されたときに、前記第2のスイッチをオンする、請求項2に記載の無停電電源装置。
  4.  前記制御装置は、前記ゲート信号が遮断された状態において前記状態検出器により前記第1のスイッチがオンしていると判定されたときには、前記第2のスイッチをオンしない、請求項3に記載の無停電電源装置。
  5.  前記第1のスイッチに流れる電流を検出する電流検出器をさらに備え、
     前記第1の給電モードの実行時、前記制御装置は、前記状態検出器により前記第1のスイッチがオンされていると判定された状態において前記電流検出器による検出値が閾値電流よりも低いときには、前記第1のスイッチの故障を検出する、請求項3に記載の無停電電源装置。
PCT/JP2020/033952 2020-09-08 2020-09-08 無停電電源装置 WO2022054131A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021507532A JP7108130B1 (ja) 2020-09-08 2020-09-08 無停電電源装置
CN202080077373.2A CN114641915A (zh) 2020-09-08 2020-09-08 不间断电源装置
PCT/JP2020/033952 WO2022054131A1 (ja) 2020-09-08 2020-09-08 無停電電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/033952 WO2022054131A1 (ja) 2020-09-08 2020-09-08 無停電電源装置

Publications (1)

Publication Number Publication Date
WO2022054131A1 true WO2022054131A1 (ja) 2022-03-17

Family

ID=80631403

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/033952 WO2022054131A1 (ja) 2020-09-08 2020-09-08 無停電電源装置

Country Status (3)

Country Link
JP (1) JP7108130B1 (ja)
CN (1) CN114641915A (ja)
WO (1) WO2022054131A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008099468A (ja) * 2006-10-13 2008-04-24 Aikoh Epoch Corp サイリスタのターンオフを検出する方法
JP2010158101A (ja) * 2008-12-26 2010-07-15 Toshiba Corp 電力変換装置
WO2020021591A1 (ja) * 2018-07-23 2020-01-30 東芝三菱電機産業システム株式会社 無停電電源装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008099468A (ja) * 2006-10-13 2008-04-24 Aikoh Epoch Corp サイリスタのターンオフを検出する方法
JP2010158101A (ja) * 2008-12-26 2010-07-15 Toshiba Corp 電力変換装置
WO2020021591A1 (ja) * 2018-07-23 2020-01-30 東芝三菱電機産業システム株式会社 無停電電源装置

Also Published As

Publication number Publication date
JP7108130B1 (ja) 2022-07-27
CN114641915A (zh) 2022-06-17
JPWO2022054131A1 (ja) 2022-03-17

Similar Documents

Publication Publication Date Title
US7119524B2 (en) Control of DC/DC converters having synchronous rectifiers
JP6957621B2 (ja) 無停電電源装置
EP0618668B1 (en) Power inverting apparatus
EP3621192B1 (en) Voltage and current protection in isolated switched-mode power converters with secondary-side rectified voltage sensing
CN110875630B (zh) 备援切换装置及其控制方法
JP6668556B2 (ja) 電源装置およびそれを用いた電源システム
JP4712148B2 (ja) 電力変換装置
US11196292B2 (en) Uninterruptible power supply system
WO2022054131A1 (ja) 無停電電源装置
WO2021255788A1 (ja) 電力変換装置
JP5490801B2 (ja) 自励式無効電力補償装置
US20220140747A1 (en) Power conversion apparatus
JPWO2021130981A1 (ja) 電源装置
JP3650566B2 (ja) 電力変換装置
JP6835967B2 (ja) 電力変換装置
JP2013243934A (ja) 自励式無効電力補償装置
JP4044533B2 (ja) 切換装置
JP6858834B1 (ja) 電力変換装置の制御装置
JP3816487B2 (ja) 無停電電力供給機能を付加した交流電圧制御装置
JPS63206165A (ja) 無停電電源装置
JP5523499B2 (ja) 電力変換装置
JP4339903B2 (ja) 切換装置
JP2021184656A (ja) インバータ装置
JP2001028880A (ja) 電力変換装置ならびにこれを用いた発電装置および駆動装置
JPS5839296A (ja) 交流電動機の回転制御装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2021507532

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20953199

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20953199

Country of ref document: EP

Kind code of ref document: A1